JP2013070215A - アナログ/デジタル変換器 - Google Patents
アナログ/デジタル変換器 Download PDFInfo
- Publication number
- JP2013070215A JP2013070215A JP2011206961A JP2011206961A JP2013070215A JP 2013070215 A JP2013070215 A JP 2013070215A JP 2011206961 A JP2011206961 A JP 2011206961A JP 2011206961 A JP2011206961 A JP 2011206961A JP 2013070215 A JP2013070215 A JP 2013070215A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- resistance value
- mtj element
- variable
- digital converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
- H03M1/1057—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values
- H03M1/1061—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values using digitally programmable trimming circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N59/00—Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
- H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
- H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
【課題】変換精度が高いアナログ/デジタル変換器を提供する。
【解決手段】実施形態のアナログ/デジタル変換器は、電圧生成部と複数の比較器とを備える。電圧生成部は、基準電圧を、複数の可変抵抗器で分圧して複数の比較用電圧を生成する。複数の可変抵抗器の各々は、直列に接続されるとともに、外部信号に応じて各々の抵抗値が可変に設定される複数の可変抵抗素子を含む。各比較器は、複数の比較用電圧のうちの何れかの比較用電圧とアナログの入力電圧とを比較し、その比較結果に応じたデジタル信号を出力する。
【選択図】図4
Description
MR比=(高抵抗値−低抵抗値)/低抵抗値 (1)
例えば磁化平行から磁化反平行への変化に伴い、抵抗値が2倍変化した場合(すなわち高抵抗値が低抵抗値の2倍の場合)は、MR比が100%(「1」)となる。また、例えば抵抗値が10倍変化した場合は、MR比が900%(「9」)となる。MTJ素子の場合、室温で100%のMR比を有する素子を容易に製造することができる。
抵抗値=Rp×Σ(1+MR比×aj)×2N (2)
式(2)において、Rpは磁化平行の場合の面積抵抗を示す。また、ajは下位ビットから数えてj番目(この例では1≦j≦3)のビットに対応するMTJ素子rjの磁化状態を示し、磁化平行の場合は「0」、磁化反平行の場合は「1」に設定される。N(この例では0≦N≦2)はビットの桁数(重み)を示す。一例として、Rpが単位面積当たり1Ω、MR比が100%、図10の可変抵抗器Rvに対応する制御信号が「101」である場合を想定する。この場合、書き換え回路40は、MTJ素子rj1の磁化状態が「磁化反平行」、MTJ素子rj2の磁化状態が「磁化平行」、MTJ素子rj3の磁化状態が「磁化反平行」となるように、ワード線101およびビット線102を流れる電流を制御する。そして、図10の可変抵抗器Rvの抵抗値は、1×{(1+100%×1)×22+(1+100%×0)×21+(1+100%×1)×20}=12Ωとなる。
以上のように、図10の可変抵抗器の抵抗値は、3ビットの制御信号に応じて可変に設定される。図11は、3ビットの制御信号と、可変抵抗器Rvの抵抗値との対応関係を示す図である。この例では、3ビットの制御信号を調整することで、可変抵抗器Rvの抵抗値を多段階に調整することができる。
上述の実施形態では、各可変抵抗器Rvは、直列に接続される複数の可変抵抗素子(一例としてMTJ素子)rjで構成されているが、これに限らず、例えば図12に示すように、多結晶シリコンから形成される固定抵抗Rsと複数の可変抵抗素子rjが直列に接続される構成であってもよい。要するに、各可変抵抗器Rvは、直列に接続されるとともに、外部信号に応じて各々の抵抗値が可変に設定される複数の可変抵抗素子を含むものであればよい。例えば図12に示す可変抵抗器Rvの抵抗値として1.1kΩを得るのに、多結晶シリコン(固定抵抗Rs)1kΩと、合計抵抗値が1Ωに設定された複数の可変抵抗素子rjとを組み合わせる場合を想定する。この場合、多結晶シリコンが1%の加工ばらつきを持っていて、製造後に999Ωであることが判明したとすると、複数の可変抵抗素子rjの抵抗値が1Ωから2Ωに変化するように外部信号を設定することで、可変抵抗器Rvの全体の抵抗値を1.1kΩに設定することができる。
上述の実施形態では、可変抵抗素子rjはMTJ素子である例を説明したが、これに限らず、例えば可変抵抗素子rjはGMR(Giant Magneto Resistance)素子であってもよい。GMR素子は、トンネル絶縁膜の代わりに非磁性膜が用いられる点でMTJ素子と相違する。つまり、GMR素子は、磁性膜、非磁性膜および磁性膜の3層構造で構成される。例えば、磁性膜としてCoを採用し、非磁性膜としてCuを採用することもできる。なお、磁性膜の材料はCoに限定されるものではなく、一般的なFe、Coを含む合金の磁性膜あるいはホイスラー合金や酸化物磁性体などの高スピン偏極材料を用いることもできる。非磁性膜の材料もCuに限定されるものではなく、例えばAgやCrなどを採用することもできる。すなわち、従来のHDD読み出しヘッドなどに形成されるGMR素子の構成を採用することができる。
MTJ素子(磁気抵抗素子)の磁化状態を可変に制御する方法は任意である。例えばMTJ素子に対して供給される電流の大きさや方向を制御することで当該MTJ素子の磁化状態を変化させるスピン注入磁化反転方式を用いることもできる。スピン注入磁化反転方式を採用する場合、図15に示すように、MTJ素子に対して選択的に電流を供給するための選択トランジスタTsが設けられる。この例では、書き換え回路40は、外部信号に応じて選択トランジスタTsのオンオフを制御し、MTJ素子は、オン状態に変化した選択トランジスタTsを介して供給される電流に応じて磁化状態が変化(抵抗値が変化)する。より具体的には以下のとおりである。
MTJ素子に含まれる磁性膜は任意であり、例えば図17に示すように垂直磁化を有する薄膜を磁性膜として用いることもできる。この場合、CoやFeに対してPtやPdを含有させた垂直膜を磁性膜として採用することもできるし、GdやTbなどを含む垂直膜を磁性膜として採用することもできる。磁化状態を可変に制御する方法としては、例えば図17に示すように、MTJ素子の真横に配置された書き込み配線を流れる電流の大きさや方向を可変に制御することで、当該MTJ素子の磁化状態を変化させることもできる。すなわち、書き込み配線を流れる電流に起因して発生する磁界(書き込み配線から外部に漏れ出す磁界)をMTJ素子に与えることで、当該MTJ素子の磁化状態を変化させることができる。また、これに限らず、例えば上述のスピン注入磁化反転方式によりMTJ素子の磁化状態を可変に変化させる構成であってもよい。
上述の実施形態では、可変抵抗器Rvに含まれる複数のMTJ素子rjの各々を形成する膜の面積値が互いに相違する(各々の抵抗値が互いに相違する)が、これに限らず、可変抵抗器Rvに含まれる複数のMTJ素子rjの各々を形成する膜の面積値が同じ値に設定される構成であってもよい。ただし、本実施形態のように、可変抵抗器Rvに含まれる複数のMTJ素子rjの各々を形成する膜の面積値が互いに相違する構成を採用すれば、複数のMTJ素子rjの各々を形成する膜の面積値が同じ値に設定される構成に比べて、可変抵抗器Rvの抵抗値をより多段階に調整できる。
上述の実施形態では、可変抵抗器Rvに含まれる可変抵抗素子rjの一例として、磁気抵抗素子であるMTJ素子を挙げて説明したが、これに限らず、可変抵抗素子rjとして採用される素子の種類は任意である。要するに、複数の可変抵抗器Rvの各々は、直列に接続されるとともに、外部信号に応じて各々の抵抗値が可変に設定される複数の可変抵抗素子rjを含むものであればよい。そして、書き換え回路40に入力される外部信号を構成する複数の制御信号の各々は、対応する可変抵抗器Rvに含まれる複数の可変抵抗素子rjと1対1に対応する複数のビットで表され、各可変抵抗素子rjは、当該可変抵抗素子rjに対応するビットに応じて、2種類の抵抗値のうちの何れかの値に設定される形態であればよい。なお、各可変抵抗素子Rvに含まれる可変抵抗素子rjの数は任意であり、製造したいADコンバータ100の分解能に応じて決定することができる。
2 電圧生成部
3 比較器
4 エンコーダ
10 電圧生成部
11 磁性膜
12 トンネル絶縁膜
13 磁性膜
20 比較器群
21 比較器
30 エンコーダ
40 書き換え回路
100 ADコンバータ
101 ワード線
102 ビット線
111 第1電源線
112 第2電源線
Claims (8)
- 基準電圧を、複数の可変抵抗器で分圧して複数の比較用電圧を生成する電圧生成部と、
前記複数の比較用電圧のうちの何れかの前記比較用電圧とアナログの入力電圧とを比較し、その比較結果に応じたデジタル信号を出力する複数の比較器と、を備え、
前記複数の可変抵抗器の各々は、直列に接続されるとともに、外部信号に応じて各々の抵抗値が可変に設定される複数の可変抵抗素子を含む、
アナログ/デジタル変換器。 - 前記外部信号は、前記複数の可変抵抗器と1対1に対応する複数の制御信号で構成され、
各前記制御信号は、対応する前記可変抵抗器に含まれる前記複数の可変抵抗素子と1対1に対応する複数のビットで表され、
前記複数の可変抵抗素子の各々は、当該可変抵抗素子に対応する前記ビットに応じて、2種類の抵抗値のうちの何れかの値に設定される、
請求項1のアナログ/デジタル変換器。 - 前記可変抵抗器に含まれる前記複数の可変抵抗素子の各々を形成する膜の面積値は互いに相違する、
請求項2のアナログ/デジタル変換器。 - 前記可変抵抗素子は磁気抵抗素子である、
請求項2または請求項3のアナログ/デジタル変換器。 - 前記磁気抵抗素子は、磁気トンネル接合素子である、
請求項4のアナログ/デジタル変換器。 - 前記磁気抵抗素子は、GMR素子である、
請求項4のアナログ/デジタル変換器。 - 前記外部信号に応じて、前記磁気抵抗素子の抵抗値を可変に設定する書き換え回路をさらに備え、
前記磁気抵抗素子は、対応する信号線を流れる電流に起因して発生する磁界を受けることで磁化状態が変化して抵抗値が変化し、
前記書き換え回路は、前記外部信号に応じて前記信号線に流れる電流を制御する、
請求項4のアナログ/デジタル変換器。 - 前記外部信号に応じて、前記磁気抵抗素子の抵抗値を可変に設定する書き換え回路と、
電源線からの電流を前記磁気抵抗素子へ供給するか否かを切り替える選択トランジスタと、をさらに備え、
前記磁気抵抗素子は、オン状態に変化した選択トランジスタを介して供給される電流によって磁化状態が変化して抵抗値が変化し、
前記書き換え回路は、前記外部信号に応じて前記選択トランジスタのオンオフを制御する、
請求項4のアナログ/デジタル変換器。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011206961A JP5684080B2 (ja) | 2011-09-22 | 2011-09-22 | アナログ/デジタル変換器 |
US13/536,085 US8681034B2 (en) | 2011-09-22 | 2012-06-28 | Analog-to-digital converter for dividing reference voltage using plural variable resistors |
KR1020120070805A KR20130032240A (ko) | 2011-09-22 | 2012-06-29 | 아날로그-디지털 변환기 |
CN201210224176.6A CN103023500B (zh) | 2011-09-22 | 2012-06-29 | 模数转换器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011206961A JP5684080B2 (ja) | 2011-09-22 | 2011-09-22 | アナログ/デジタル変換器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013070215A true JP2013070215A (ja) | 2013-04-18 |
JP5684080B2 JP5684080B2 (ja) | 2015-03-11 |
Family
ID=47910698
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011206961A Expired - Fee Related JP5684080B2 (ja) | 2011-09-22 | 2011-09-22 | アナログ/デジタル変換器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8681034B2 (ja) |
JP (1) | JP5684080B2 (ja) |
KR (1) | KR20130032240A (ja) |
CN (1) | CN103023500B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013207683A (ja) * | 2012-03-29 | 2013-10-07 | Toppan Printing Co Ltd | ラダー回路およびそれを用いたレギュレータ |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6146004B2 (ja) * | 2012-12-17 | 2017-06-14 | 凸版印刷株式会社 | D/a変換回路 |
JP2015126379A (ja) | 2013-12-26 | 2015-07-06 | 株式会社東芝 | 比較器、ad変換器及び無線通信装置 |
US9589615B2 (en) * | 2015-06-25 | 2017-03-07 | Intel Corporation | Digitally trimmable integrated resistors including resistive memory elements |
US9813049B2 (en) * | 2015-08-12 | 2017-11-07 | Qualcomm Incorporated | Comparator including a magnetic tunnel junction (MTJ) device and a transistor |
DE102016112765B4 (de) * | 2016-07-12 | 2024-04-25 | Infineon Technologies Ag | Magnetspeicherbauelement und Verfahren zum Betreiben desselben |
CN106603079A (zh) * | 2016-12-19 | 2017-04-26 | 上海新储集成电路有限公司 | 一种闪速型模数转换器 |
KR20210000987A (ko) * | 2019-06-26 | 2021-01-06 | 삼성전자주식회사 | 아날로그-디지털 컨버터 및 이를 포함하는 뉴로모픽 컴퓨팅 장치 |
US11087814B2 (en) * | 2019-07-11 | 2021-08-10 | Globalfoundries U.S. Inc. | Sensing scheme for STT-MRAM using low-barrier nanomagnets |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62183678A (ja) * | 1986-02-07 | 1987-08-12 | Canon Inc | 画像処理装置 |
JPH01144821A (ja) * | 1987-12-01 | 1989-06-07 | Ricoh Co Ltd | アナログ/デジタル変換装置 |
JPH06111033A (ja) * | 1992-09-29 | 1994-04-22 | Nec Ic Microcomput Syst Ltd | 入力回路 |
JP2008235621A (ja) * | 2007-03-22 | 2008-10-02 | Tohoku Univ | 半導体集積回路装置及びその製造方法 |
WO2011087038A1 (ja) * | 2010-01-13 | 2011-07-21 | 株式会社日立製作所 | 磁気メモリ、磁気メモリの製造方法、及び、磁気メモリの駆動方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4939518A (en) * | 1987-09-24 | 1990-07-03 | Hitachi, Ltd. | Analog to digital converter |
US5451839A (en) * | 1993-01-12 | 1995-09-19 | Rappaport; Theodore S. | Portable real time cellular telephone and pager network system monitor |
JP2624189B2 (ja) | 1994-09-07 | 1997-06-25 | 日本電気株式会社 | A/d変換器 |
CN1166726A (zh) * | 1997-01-17 | 1997-12-03 | 张葭 | 一种新的并行模数转换电路 |
JP3589346B2 (ja) | 1999-06-17 | 2004-11-17 | 松下電器産業株式会社 | 磁気抵抗効果素子および磁気抵抗効果記憶素子 |
US6373423B1 (en) * | 1999-12-14 | 2002-04-16 | National Instruments Corporation | Flash analog-to-digital conversion system and method with reduced comparators |
CN1203615C (zh) * | 2002-07-30 | 2005-05-25 | 李增田 | 环链码模数转换器 |
US6959258B2 (en) * | 2003-02-18 | 2005-10-25 | Lsi Logic Corporation | Methods and structure for IC temperature self-monitoring |
CN101594148B (zh) * | 2008-05-30 | 2014-04-23 | 深圳艾科创新微电子有限公司 | 一种电流内插结构的Flash ADC |
JP4929306B2 (ja) * | 2009-03-17 | 2012-05-09 | 株式会社東芝 | バイアス生成回路及び電圧制御発振器 |
US20120019322A1 (en) * | 2010-07-23 | 2012-01-26 | Rf Micro Devices, Inc. | Low dropout current source |
US8456237B2 (en) * | 2011-03-23 | 2013-06-04 | Integrated Device Technology, Inc. | Low noise variable gain amplifier utilizing variable feedback techniques with constant input/output impedance |
-
2011
- 2011-09-22 JP JP2011206961A patent/JP5684080B2/ja not_active Expired - Fee Related
-
2012
- 2012-06-28 US US13/536,085 patent/US8681034B2/en not_active Expired - Fee Related
- 2012-06-29 CN CN201210224176.6A patent/CN103023500B/zh not_active Expired - Fee Related
- 2012-06-29 KR KR1020120070805A patent/KR20130032240A/ko not_active Application Discontinuation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62183678A (ja) * | 1986-02-07 | 1987-08-12 | Canon Inc | 画像処理装置 |
JPH01144821A (ja) * | 1987-12-01 | 1989-06-07 | Ricoh Co Ltd | アナログ/デジタル変換装置 |
JPH06111033A (ja) * | 1992-09-29 | 1994-04-22 | Nec Ic Microcomput Syst Ltd | 入力回路 |
JP2008235621A (ja) * | 2007-03-22 | 2008-10-02 | Tohoku Univ | 半導体集積回路装置及びその製造方法 |
WO2011087038A1 (ja) * | 2010-01-13 | 2011-07-21 | 株式会社日立製作所 | 磁気メモリ、磁気メモリの製造方法、及び、磁気メモリの駆動方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013207683A (ja) * | 2012-03-29 | 2013-10-07 | Toppan Printing Co Ltd | ラダー回路およびそれを用いたレギュレータ |
Also Published As
Publication number | Publication date |
---|---|
CN103023500B (zh) | 2016-01-20 |
US20130076550A1 (en) | 2013-03-28 |
CN103023500A (zh) | 2013-04-03 |
KR20130032240A (ko) | 2013-04-01 |
JP5684080B2 (ja) | 2015-03-11 |
US8681034B2 (en) | 2014-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5684080B2 (ja) | アナログ/デジタル変換器 | |
JP5684081B2 (ja) | アナログ/デジタル変換器 | |
US9240799B1 (en) | Spin-based logic device | |
US8477055B2 (en) | Resistor devices and digital-to-analog converters using the same | |
US10347309B2 (en) | Digitally trimmable integrated resistors including resistive memory elements | |
US10732933B2 (en) | Generating random bitstreams with magnetic tunnel junctions | |
JP6198823B2 (ja) | 差動増幅器のオフセットを調整するための電子回路 | |
US7894248B2 (en) | Programmable and redundant circuitry based on magnetic tunnel junction (MTJ) | |
JP2004519809A (ja) | Mramセル用の基準 | |
US7511992B2 (en) | Magnetic memory device | |
JP6089572B2 (ja) | 磁気抵抗効果素子のリセット回路 | |
JP6070460B2 (ja) | 電流検知回路及びそれを備えた磁気検出装置 | |
JP5729254B2 (ja) | ヒシテリシス装置 | |
KR102499682B1 (ko) | 확률론적 자기터널접합구조를 이용한 랜덤 넘버 발생기 | |
WO2017154382A1 (ja) | 記憶装置、情報処理装置、および、記憶装置の制御方法 | |
TW201220708A (en) | Analog-to-digital converting method and functional device using the same | |
KR101096088B1 (ko) | 저항열을 이용한 디지털-아날로그 변환기 | |
KR102476478B1 (ko) | 출력 전압/전류 적응형 기준 전압/전류를 갖는 확률론적 비트 소자 | |
KR20220136596A (ko) | 안정적인 전류에 의해 제어되는 확률론적 비트 소자 | |
JP6131591B2 (ja) | D/a変換回路 | |
JP4941733B2 (ja) | 電流増幅回路 | |
JP2004030822A (ja) | 抵抗素子を用いたメモリ装置及びその製造方法 | |
CN114975770A (zh) | 一种基于自旋轨道力矩器件的电流比较器和模数转换器 | |
KR20210048123A (ko) | 스핀 토크를 이용한 연산 기능 로직 소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140702 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140708 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140902 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141216 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150114 |
|
LAPS | Cancellation because of no payment of annual fees |