CN1166726A

CN1166726A - 一种新的并行模数转换电路

Info

Publication number: CN1166726A
Application number: CN 97100267
Authority: CN
Inventors: 张葭; 张晶
Original assignee: Individual
Current assignee: Individual
Priority date: 1997-01-17
Filing date: 1997-01-17
Publication date: 1997-12-03

Abstract

本发明公开了一种并行模数转换电路。该电路使用分压电阻链对模拟输入电压和参考电压直接分压，得到一组由高到低的分压，再由一组电压比较器分别将各分压与地电位比较，比较结果经译码逻辑转换为数字量。该电路用双极型工艺实现时，能消除比较器的共模输入成分，改善高频输入特性；用各种MOS工艺实现时，可以去掉比较器输入端所连接的采样电容，提高转换速度；该电路还可以方便地应用到各种级联型模数转换电路中，以便获得更高的转换频率。

Description

一种新的并行模数转换电路

本发明涉及实现并行模拟数字转换的电路技术。

传统的双极型并行模数转换电路的结构为：由一电阻链对参考电压分压，得到一组由高到低的参考电压，再由一组比较器分别完成各参考电压与模拟输入电压的比较，最后由一译码逻辑将比较结果转换成数字量。由于各电压比较器的两个输入端均要与模拟输入电压和某一参考电压连接，因此，每个比较器的输入均含共模输入成分，这要求比较器具有足够高的共模抑制比。在并行模数转换电路中，模数转换速度的提高，将导致比较器工作频率的增加。随着转换频率的增加，比较器的共模抑制特性将快速衰退，从而引起失调电压迅速增加，这无疑会严重限制这种并行模数转换电路的高频输入特性。

在各种MOS工艺的并行模数转换电路中，为了减小失调电压而使用采样数据比较器，即围绕每个比较器都附加一些模拟开关、采样电容和时钟线，以构成独立的消除失调电压的反馈回路。采样电容一端接在比较器的差分放大器的一个输入端，另一端通过模拟开关接到分压电阻链上，其作用是对失调电压、模拟输入信号、以及来自于电阻链分压出来的参考电压进行采样。由于采样电容的值远大于差分放大器输入电容的值，因而，MOS工艺的并行模数转换电路的转换速度受到很大的限制。

众所周知，插值并行模数转换电路能有效地减小输入非线性电容和输入失调电压。但是，这种电路与传统的并行模数转换电路相比，需要增加相当数量的差分放大电路和分压电阻。这些元器件的增加无疑使该种模数转换电路变得复杂。

本发明的目的是提供一种新的并行模数转换电路，该电路在不增加元器件的条件下，即能克服双极型并行模数转换电路中高频输入时，由于失调电压的增加引起的误差，或去掉MOS工艺并行模数转换电路中的比较器输入端所连接的严重影响转换速度的采样电容。

为达到上述目的，本发明提出的并行模数转换电路结构中，使用电阻链对模拟输入电压和参考电压直接分压，得到一组电压值由高到低的分压，再由一组比较器分别将各分压与地电位比较，比较结果再经译码逻辑转换成数字量。

本发明并行模数转换电路的优点为：1.对双极型并行模数转换电路而言，该电路消除了由于共模抑制特性的衰退而引起失调电压的增加所产生的误差，从而改善了高频输入特性；2.对MOS工艺并行模数转换电路而言，该电路去掉了比较器的输入差分放大级前的采样电容，因而可以提高模数转换的速度；3.该电路还可以方便地应用到各种级联型模数转换电路中，以改善其动态特性和提高转换速度。

根据失调电压增量ΔV_OS、共模输入电压V_OM、和共模抑制比CMRR的关系式：

ΔVos = \frac{V_{CM}}{CMRR}

可知，只要V_OM＝0，则ΔV_OS＝0。本发明使用电阻链对模拟输入电压V_X与参考电压-V_R直接分压，得到一组分压，由比较器把各分压与地电位比较器，从而消除了比较器的共模输入电压V_OM。

分压电阻网络的计算是本发明的关键，对任一本发明并行模数转换电路中分压电阻系数和分压后电压系数的计算均按以下四个步骤进行：

1.设含有N个电阻的分压电阻链中，第一个电阻为R，其余各电阻阻值分别为：KiR(i＝1，2，…，N-1)；

2.设N-1个分压值分别为V_X与一组所希望的参考电压中的一个V_Ri之差再乘以系数Ci，即Vi＝Ci(V_X-V_Ri)(i＝1，2，…，N-1)；

3.由分压电阻网络计算出各分压Vi；

4.由步骤2和步骤3相同的Vi得到关于K组系数的方程组，解出各Ki，并可确定各系数Ci。

图1为并行模数转换电路的框图；

图2为对具有正负两极模拟输入信号进行并行模数转换的电路框图；

图3为在MOS型电压比较器中使用自动归零技术消除第一级差分放大器失调电压的参考电路；

图4为使用2条电阻链分压和比较部分的电路图；

图5为带有溢出判别的使用2条电阻链分压和比较部分的电路图；

下面结合附图作进一步说明。

图1为M位并行模数转换电路框图。图中，使用N(N＝2^M)个电阻对模拟输入电压(V_x)和参考电压(-V_R)分压，得到一组分压V₁，V₂，…，V_N-1；使用N-1个比较器分别将各分压与地电位比较，再经译码逻辑得到M位数字量；Φ为采样控制时钟；用于锁存转换结果的输出寄存器可以省略。该电路中，模拟输入信号直接联接到分压电阻链上；比较器的一个输入端接分压电阻，另一端接地；分压电阻阻值各不相同，需要计算得出。除此以外，其它部分与传统并行模数转换电路相同。

以下按照4个步骤计算各分压电阻的K组系数和分压后电压衰减的C组系数。

假设N个电阻的阻值分别为R，K₁R，K₂R，K₃R，…，K_N-1R。假设各分压值分别为：

V_{1} = C_{1} (V_{X} - \frac{1}{N} V_{R})

V_{2} = C_{2} (V_{X} - \frac{2}{N} V_{R}) - - - - (1)

V_{3} = C_{3} (V_{X} - \frac{3}{N} V_{R})

V_{N - 1} = C_{N - 1} (V_{X} - \frac{N - 1}{N} V_{R})

以上各括号内的差即为传统的并行模数转换电路中比较器所要完成的比较工作。再由图1电路计算得到分压值得：

V_{1} = \frac{K_{1} + K_{2} + \dots + K_{N - 1}}{1 + K_{1} + \dots + K_{N - 1}} (V_{X} - \frac{1}{K_{1} + K_{2} + \dots + K_{N - 1}} V_{R})

V_{2} = \frac{K_{2} + K_{3} + \dots + K_{N - 1}}{1 + K_{1} + \dots + K_{N - 1}} (V_{X} - \frac{1 + K_{1}}{K_{2} + K_{3} + \dots + K_{N - 1}} V_{R}) - - - - (2)

V_{3} = \frac{K_{3} + K_{4} + \dots + K_{N - 1}}{1 + K_{1} + \dots + K_{N - 1}} (V_{X} - \frac{1 + K_{1} + K_{2}}{K_{3} + K_{4} + \dots + K_{N - 1}} V_{R})

…… …… ……

V_{N - 1} = \frac{K_{N - 1}}{1 + K_{1} + \dots + K_{N - 1}} (V_{X} - \frac{1 + K_{1} + \dots + K_{N - 2}}{K_{N - 1}} V_{R})

由上两组等式(1)和(2)可得关于K组系数的方程组：

\frac{1}{K_{1} + K_{2} + \dots + K_{N - 1}} = \frac{1}{N}

\frac{1 + K_{1}}{K_{2} + K_{3} + \dots + K_{N - 1}} = \frac{2}{N}

\frac{1 + K_{1} + K_{2}}{K_{3} + K_{4} + \dots + K_{N - 1}} = \frac{3}{N}

\frac{1 + K_{1} + \dots + K_{N - 2}}{K_{N - 1}} = \frac{N - 1}{N}

解该方程组，得到K组系数为：

K_{m} = \frac{mN}{N + m + 1} - \frac{(m - 1) N}{N + m}

，此处m＝1，2，……，N-2或者写成

K_{m} = \frac{N (N + 1)}{(N + m) (N + m + 1)}

，此处m＝1，2，……，N-2和

K_{N - 1} = \frac{N (N + 1)}{2 N - 1}

从上诸式可以看出K_N-2的值最小，其值为

K_{N - 2} = \frac{N}{2 (2 N - 1)}

当N增大时，K_N-2的值趋近1/4。该系数并非无穷小，该电阻在工艺上是可以实现的。

由等式组(1)、(2)以及上面的K组系数，得到C组系数值：

C_{m} = \frac{N}{N + m}

，此处m＝1，2，……，N-1。上面诸式中，系数C_N-1最小。N增大时，C_N-1趋近于1/2。在分压值为V_N-1附近，模拟输入电压与参考电压之差被衰减近1/2，这不利于大信号的转换。因此，对V_N-1附近的比较器的特性要求比较高些。

图2是对具有正负两极模拟输入信号进行并行模数转换的电路框图。该电路使用2N个电阻组成一条两边对称的分压电阻链；使用2N-2个比较器分别将各分压与地电位比较。模拟输入信号接于两边对称的分压电阻链中间，电阻链的两端分别联接正、负参考电压-V_R和+V_R。图中，上半部分对应于正的模拟输入信号，分压值记为V₁，V₂，…，V_N-1；下半部分对应于负的模拟输入信号，分压值记为-V₁，-V₂，…，-V_N-1。按前面所述4个步骤，解出K组系数和C组系数，可以发现它们的值与图1电路中K组系数和C组系数的值相同。

图1和图2电路易于使用双极型工艺实现。当它们用MOS工艺实现时，可以去掉比较器输入端的采样电容。

图3给出图1和图2所示MOS并行模数转换电路中使用的比较器前两极差分放大电路图。该电路使用3个模拟开关S1、S2、及S3和2个电容C1与C2组成差分输入级失调电压自动归零电路。①为比较器的正向输入端，②为反向输入端。在图1或图2中，该电路的①接分压电阻，②接地。当S1、S2和S3均与地接通时，第一级差分放大器的失调电压被存储于电容C1和C2中。当S1、S2断开，S3接①时，比较器实现图1或图2中分压值与地电位的比较。由图1和图2可以看出，电阻链与比较器的第一级差分放大器之间没有采样电容，因而其转换速度会得到显著的提高。

图3的电路只作为参考，对于各种MOS比较器存在多种自动归零电路。

下面对于图1和图2电路提供2种改进方法。

第一种改进方法。

图1、图2电路中使用参考电压-V_R作为分压电阻链的箝位电压，所得K组系数中K_N-2最小，其值接近1/4，这给加工该电阻增加了困难；所得C组系数中C_N-1最小，其值接近1/2，这要影响大信号模数转换的精度。适当地加大箝位电压的绝对值，可以有效地增加K_N-2和C_N-1的值。

图1括号中，给出使用-2V_R作为分压电阻链的箝位电压的例子。按照4个步骤计算。第一步和第二步设置与前面相同；第三步由电路计算的分压值为：

V_{1} = \frac{K_{1} + K_{2} + \dots + K_{N - 1}}{1 + K_{1} + \dots K_{N - 1}} (V_{X} - \frac{2}{K_{1} + K_{2} + \dots + K_{N - 1}} V_{R})

V_{2} = \frac{K_{2} + K_{3} + \dots + K_{N - 1}}{1 + K_{1} + \dots + K_{N - 1}} (V_{X} - \frac{2 (1 + K_{1})}{K_{2} + K_{3} + \dots + K_{N - 1}} V_{R})

V_{3} = \frac{K_{3} + K_{4} + \dots + K_{N - 1}}{1 + K_{1} + \dots + K_{N - 1}} (V_{X} - \frac{2 (1 + K_{1} + K_{2})}{K_{3} + K_{4} + \dots + K_{N - 1}} V_{R})

…… …… …… ……

K_{N - 1} = \frac{K_{N - 1}}{1 + K_{1} + \dots + K_{N - 1}} (V_{X} - \frac{2 (1 + K_{1} + \dots + K_{N - 2})}{K_{N - 1}} V_{R})

由该等式组与等式组(1)得到关于K系数组的方程组，其解为：

或记为：

K_{m} = \frac{2 N (2 N + 1)}{(2 N + m) (2 N + m + 1)}

，此处m＝1，2，……，N-2和

K_{N - 1} = \frac{2 N (2 N + 1)}{3 N - 1}

其中K_N-2的值最小，

K_{N - 2} = \frac{2 N (2 N + 1)}{(3 N - 2) (3 N - 1)}

当N增大时，K_N-2趋近于4/9。它显然比前面的1/4大。同时可得C组系数

Cm = \frac{2 N}{2 N + m}

，此处m＝1，2，……，N-1C组系数中以C_N-1最小，

C_{N - 1} = \frac{2 N}{3 N - 1}

当N较大时，C_N-1趋近于2/3。它显然比前面的1/2大。

当然，在图1、图2电路中还可以使用诸如-3V_R，-4V_R，甚至-3/2V_R等等作为箝位电压代替-V_R，以便得到较好的K_N-2和C_N-1的值，同时也不会增加太大的负面影响。

第二种改进方法。

当使用图1、图2电路实现较多位的模数转换时，分压电阻链连接大量的比较器。双极型并行模数转换电路中，由于比较器的偏置电流和输入失调电流较大，为了保证分压的准确性，电阻链中需要保持较大的电流，因此要求模数转换电路的驱动电路具有很强的驱动能力，这无疑造成研制该驱动器电路的困难。另外，由于大量比较器的使用还产生一个大的输入非线性电容，特别是MOS电路的输入非线性电容会更大。为了分散该模数转换电路对驱动能力的要求和减小输入非线性电容，可以使用多条电阻链分压代替一条电阻链分压。

图4给出使用两条电阻链分压代替图1中使用一条电阻链分压的例子。第一条链中含有N/2+1个电阻，得到N/2个分压，由N/2个标号为1，3，…，N-3，N-1的比较器分别将各分压与地电位比较；第二条链中含有N/2个电阻，得到N/2-1个分压，由N/2-1个标号为2，4，…，N-2的比较器分别将各分压与地电位比较。首先对第一条分压电阻链进行计算。

设各电阻分别为R₁，K₁₁R₁，K₁₂R₁，…，K_1N/2-2R₁，K_1N/2-1R₁，K_1N/2R₁。

再设各分压值为：

…… ……

V_{11} = C_{11} (V_{X} - \frac{1}{N} V_{R})

V_{1.2} = C_{12} (V_{X} - \frac{3}{N} V_{R})

V_{13} = C_{13} (V_{X} - \frac{5}{N} V_{R})

V_{1 N / 2} = C_{1 N / 2} (V_{X} - \frac{N - 1}{N} V_{R})

由图4计算各分压得到：

V_{11} = \frac{K_{11} + K_{12} + \dots + K_{1 N / 2}}{1 + K_{11} + \dots + K_{1 N / 2}} (V_{X} - \frac{1}{K_{11} + K_{12} + \dots + K_{1 N / 2}} V_{R})

K_{12} = \frac{K_{12} + K_{13} + \dots + K_{1 N / 2}}{1 + K_{11} + \dots + K_{1 N / 2}} (V_{X} - \frac{1 + K_{11}}{K_{12} + K_{13} + \dots K_{1 N / 2}} V_{R})

V_{13} = \frac{K_{13} + K_{14} + \dots + K_{1 N / 2}}{1 + K_{11} + \dots + K_{1 N / 2}} (V_{X} - \frac{1 + K_{11} + K_{12}}{K_{13} + K_{14} + \dots + K_{1 N / 2}} V_{R})

…… …… …… ……

V_{1 N / 2} = \frac{K_{1 N / 2}}{1 + K_{11} + \dots + K_{1 N / 2}} (V_{X} - \frac{1 + K_{11} + \dots + K_{1 N / 2 - 1}}{K_{1 N / 2}} V_{R})

由上两组等式得到关于K组系数的方程组

\frac{1}{K_{11} + K_{12} + \dots + K_{1 N / 2}} = \frac{1}{N}

\frac{1 + K_{11}}{K_{12} + K_{13} + \dots + K_{1 N / 2}} = \frac{3}{N}

\frac{1 + K_{11} + K_{12}}{K_{13} + K_{14} + \dots + K_{1 N / 2}} = \frac{5}{N}

…… …… ……

\frac{1 + K_{11} + \dots + K_{1 N / 2 - 1}}{K_{1 N / 2}} = \frac{N - 1}{N}

解该方程组，得到K组系数为

K_{1 m} = \frac{2 mN}{N + 2 m + 1} - \frac{2 (m - 1) N}{N + 2 m - 1}

，此处m＝1，2，……，N/2-1或写为

K_{1 m} = \frac{2 N (N + 1)}{(N + 2 m + 1) (N + 2 m - 1)}

，此处m＝1，2，……，N/2-1和

K_{1 N / 2} = \frac{N (N + 1)}{2 N - 1}

解得C组系数为

C_{1 m} = \frac{N}{N + 2 m - 1}

，此处m＝1，2，……，N/2。

在第二条链中，设各电阻分别为R₂，K₂₁R₂，K₂₂R₂，…，K_2N/2-2R₂，K_2N/2-1R₂。用同样方法求解，得到K组系数

K_{2 m} = \frac{mN}{N + 2 m + 2} - \frac{(m - 1) N}{N + 2 m} = \frac{N (N + 2)}{(N + 2 m + 2) (N + 2 m)}

，此处m＝1，2，……，N/2-2和

K_{1 N / 2 - 1} = \frac{N (N + 2)}{4 (N - 1)}

同时解得C组系数为

C_{2 m} = \frac{N}{N + 2 m}

，此处m＝1，2，……，N/2-1。

第一条电阻链的总阻值为(N+1)R₁，第二条电阻链的总阻值为(N/2+1)R₂。只要使R₁和R₂满足关系

R_{2} = \frac{2 (N + 1)}{N + 2} R_{1},

两条电阻链的阻值即可相等。可以使用相同两个信号源和相同两个参考电压源驱动图4并行模数转换电路。与图1电路相比，图4电路中每一条链上的比较器减少了一半，因而驱动电流可以减少一半，并且整体电路的输入非线性电容也减少了一半。

图5电路是图4电路的改进，它的两条电阻链用-2V_R作为箝位电压，并在第二条链上增加了一个分压电阻K_2N/2R₂和一个标号为N的比较器，这使得两条链的电阻和比较器的数目相同。增加的比较器可以用于模数转换的溢出判别。

由于MOS并行模数转换电路中比较器的偏置电流和失调电流都极小，使用多链分压的目的是减小输入非线性电容，各电阻链的两端可分别并接于同一信号源和同一箝位电压源，如图4、图5中虚线所示。

当然，还可以使用4条8条等电阻链分压，以便进一步减小输入非线性电容和进一步分散对驱动能力的要求。

在级联型模数转换电路中，各子模数转换电路均使用短链，且各有自己的信号源和参考电压源。因而，本发明电路可以方便地应用到极联型模数转换电路中。

上述2种改进方法说明使用4个步骤可以灵活设计各种分压电阻网络。在设计本发明并行模数转换电路时，除了可以综合使用上述2种改进方法外，还可以采用其他的改进措施。在确定了所有要采用的改进措施后，再应用前面所述的4个步骤计算出分压电阻网络。至于对其它误差源的控制，可借鉴传统模数转换电路所采用的措施。

Claims

1.一种并行模数转换电路，其特征在于(图1)：使用一分压电阻链对模拟输入电压(V_X)和参考电压(-V_R)直接分压，得到一组由高到低的分压，再用一组电压比较器将各分压与地电位进行比较，比较结果经一译码逻辑转换成数字量。

2.根据权利要求1，一种并行模数转换电路，其特征在于(图1括号中所示)：使用诸如-2V_R，-3V_R，以及-3/2V_R等-V_R的整数倍或分数倍的电压代替-V_R，作为分压电阻链的箝位电压。

3.根据权利要求1，一种并行模数转换电路，其特征在于(图4)：使用多条分压电阻链组成模拟输入信号与参考电压直接分压的电阻网络。

4.根据权利要求1，一种并行模数转换电路，其特征在于(图5)：使用多条电阻链组成模拟电压与参考电压(-V_R)的整数倍或分数倍的电压直接分压的电阻网络。