CN103023500A

CN103023500A - 模数转换器

Info

Publication number: CN103023500A
Application number: CN2012102241766A
Authority: CN
Inventors: 丸亀孝生; 棚本哲史; 木下敦宽; 井口智明; 铃木正道; 齐藤好昭
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2011-09-22
Filing date: 2012-06-29
Publication date: 2013-04-03
Anticipated expiration: 2032-06-29
Also published as: US20130076550A1; KR20130032240A; JP2013070215A; JP5684080B2; CN103023500B; US8681034B2

Abstract

本发明涉及模数转换器。根据一个实施例，模数转换器包括电压生成单元以及多个比较器。电压生成单元被配置来利用多个可变电阻器对基准电压进行分压，以生成多个比较电压。所述多个比较器中的每一个被配置来将所述多个比较电压中的任意一个与模拟输入电压进行比较，以及基于比较电压和模拟输入电压之间的比较结果输出数字信号。所述多个可变电阻器中的每一个包括串联连接的多个可变电阻性元件，并且所述多个可变电阻性元件中的每一个具有根据外部信号可变地设置的电阻值。

Description

模数转换器

相关申请的交叉引用

本申请基于2011年9月22日提交的日本专利申请No.2011-206961并要求其优先权益；通过引用将其全部内容并入在此。

技术领域

在此说明的实施例总的来说涉及模数转换器。

背景技术

模数转换器（AD转换器）粗略地分类成三种类型：逐次逼近型、并行比较型、和德尔塔西格玛（△∑）型。在这些类型之中，并行比较型也被称作闪速型（flash type），并且能够利用（2ⁿ-1）个比较电压和（2ⁿ-1）个比较器以用于将模拟信号的全尺度（full scale）划分成2ⁿ个分段来在单个比较中获得数字值。出于该原因，并行比较型AD转换器以高速操作。

然而，已知并行比较型具有电路尺寸大的问题。原因如下。AD转换器包括三种基本元件：用于生成比较电压的电阻器梯（resitorladder）、比较器群组、和编码器。AD转换器的转换精度根据电阻器梯的精度和比较器的分辨率而定，并且随着电路面积增加所述精度或分辨率提高。

也即，在并行比较型中，电路尺寸增加以换取转换精度的改善。换而言之，难以利用小的电路面积实现高分辨率。

为了实现高分辨率，须改善电阻器梯的分压精度。通常，电阻器梯的精度取决于半导体微制造技术的精度。作为避免此的一种方法，使用了这样一种方法，其中，与电阻器梯一起形成电阻性熔丝（可变电阻器），并在出货之前通过激光辐照逐一地熔断电阻性熔丝来调节电阻值。

然而，随着分辨率的增加，电路尺寸增加。因此，在上述的方法中，在电路与另一电路以SOC（芯片上系统）的形式连接操作时，难以逐一地调节电阻值。出于该原因，AD转换器的分辨率最终被限制到半导体微制造技术的精度的范围。另外，一旦电阻性熔丝被熔断，则在此之后不能够调节电阻值。因此，电阻器梯的分压精度难以改善。

发明内容

实施例的一个目的是提供一种能够实现高转换精度同时抑制电路尺寸的模数转换器。

根据一个实施例，模数转换器包括电压生成单元和多个比较器。电压生成单元被配置来通过多个可变电阻器来对基准电压进行分压以生成多个比较电压。所述多个比较器中的每一个被配置来将所述多个比较电压中的任何一个与模拟输入电压进行比较，并基于所述比较电压和所述模拟输入电压之间的比较结果输出数字信号。所述多个可变电阻器中的每一个包括串联连接的多个可变电阻性元件，并且所述多个可变电阻性元件中的每一个具有根据外部信号可变地设置的电阻值。

根据上述的模数转换器，可以实现高转换精度，同时抑制电路尺寸。

附图说明

图1是示出了并行比较型的AD转换器的图；

图2是示出了AD转换器的（I/O）特性的图；

图3是示出了根据一个实施例的AD转换器的示意性配置示例的图；

图4是用于描述AD转换器的详细配置的图；

图5是示出了MTJ元件的示例性配置的图；

图6是示出了形式多个MTJ元件的示例的图；

图7是示出了形式多个MTJ元件的示例的图；

图8是示出了形式多个MTJ元件的示例的图；

图9是用于描述改变每一个MTJ元件的磁化状态的方法的示例的图；

图10是示出了可变电阻器的示例的图；

图11是示出了控制信号和电阻值之间的对应关系的示例的图；

图12是示出了可变电阻器的变型的图；

图13是示出了MTJ元件的I-V特性的示例的图；

图14是示出了GMR元件的I-V特性的示例的图；

图15是用于描述其中采用自旋注入磁化反转技术的情况的图；

图16是用于描述一种特定的MTJ元件的图；和

图17是示出了MTJ元件的一种变型的图。

具体实施例方式

下面将参考附图详细说明根据实施例的模数转换器的示例（在下面的说明中称作“AD转换器”）。

该实施例的AD转换器是一种并行比较型（闪速型）的AD转换器。首先，将说明图1中的并行比较型的AD转换器1的原理和分辨率。如图1中所示，AD转换器1包括电压生成单元2、多个比较器3、和编码器4。电压生成单元2包括串联连接的多个电阻器R（电阻器梯）。电压生成单元2通过利用电阻器梯对外部施加的基准电压V_REF进行分压来生成多个比较电压。电压生成单元2所生成的所述多个比较电压被输入到对应的比较器3。模拟输入信号（输入电压）被共同地输入到所述多个比较器3。比较器3中的每一个将输入的比较电压与模拟输入电压进行比较，并基于所述比较电压和模拟输入电压之间的比较的结果输出数字信号到编码器4。编码器4输出通过对从比较器3输出的数字信号进行编码而获得的数字值。

图1中部分地示出了电阻器R和比较器3的数目。随着电阻器R和比较器3的数目的增加，分辨率被改善。就AD转换器的转换精度的改善而言，期望AD转换器具有10位或更大的分辨率。然而，为便于说明，下面将说明具有较少位的分辨率的AD转换器作为例子。

从通过均等地划分基准电压V_REF的范围（在8位的情况下划分成256而在10位的情况下划分成1024）而获得的值得到的整数值被读取作为来自AD转换器1的输出值（转换的数字值）。另外，“V_REF”或“±V_REF”可以施加作为基准电压。在施加“V_REF”时，在图2中所示的台阶状输入/输出（I/O）特性中，通过将“V_REF”除以2N（N表示输出值的位数）而获得的值（即，V_REF/2N）对应于一个台阶的高度（在施加“±V_REF”时为2V_REF/2N））。在这种情况下，台阶的数目为“2^N-1”。例如，在3位的情况下，模拟输入电压被划分成8（=2³），并且台阶的数目为7，如图2中所示。包括零电压的电压级别被输出作为所述数字值。在使用最小电压单位作为LSB（最低有效位）时，仅LSB具有1/2LSB的范围。LSB原本是指二进制数中的最低有效数位。另一方面，二进制数的最高有效数位被称作MSB。AD转换器1将模拟输入电压与通过电阻器梯对基准电压V_REF进行分压而获得的分压电压中的每一个进行比较，从而获得温度计式码（thermometercode）作为比较器的输出，并且通过编码器4将所述温度计式码转换成二进制码，并输出所述二进制码（数字输出）。

AD转换器1的精度根据每一个比较器3执行的电压比较的精度而定。例如，在8位的情况下，从对其施加“±V_REF=±0.5V”的电阻器梯输出的比较电压之间的间隔为4mV的小值。台阶状电压误差的最大值需要被抑制到2mV（1/2LSB）或更小。在利用CMOS技术的情况下，电阻器梯通常利用多晶硅制造在Si衬底的场区（诸如LOCOS或STI的SiO₂的绝缘部分）上。为了增加处理精度，可以在紧邻电阻器梯的位置形成伪电阻器。另外，电阻器生成的焦耳热可能影响差分非线性误差（DNL）或积分非线性误差（INL）。为了避免从衬底生成的热量的影响，如果不在Si衬底的FEOL（前端制程）的层上而在层间绝缘膜上的BEOL（后端制程）的层上形成可变电阻器，则不存在问题。

在存在DNL的影响时，图2的台阶状线（表示I/O特性的线）被水平偏移。DNL的影响的积分导致一种被称作INL的形式，其中所有部分以台阶形式波动。典型地，AD转换器1需要被制造来实现高分辨率并将DNL和INL的影响抑制到1/2LSB或更小。另外，基准电压V_REF的精度或稳定性对AD转换器的值的可靠性具有大的影响。因此，在该实施例中，假设例如使用CMOS电路中一般用作基准电压的带隙基准电压，并且对于基准电压V_REF确保1位或更低的误差的高精度。

如上所述的，并行比较型AD转换器的性能根据输入电压的精度而定。尤其是，为了实现高分辨率，电阻器梯的分压精度是重要的。就此而言，在该实施例中，电阻器梯被配置有多个可变电阻器，每一个可变电阻器具有根据外部信号可变地设置的电阻值。下面将进行具体说明。

图3是示出了根据该实施例的AD转换器100的示意性配置示例的框图。如图3中所示，AD转换器100包括电压生成单元10、比较器群组20、编码器30、以及重写电路40。在此，将说明其中包括重写电路40的AD转换器100的示例，但是AD转换器100并不限于这样的配置。例如，AD转换器100可以不包括重写电路40。在这种情况下，AD转换器100的封装芯片可以包括要与电压生成单元10、比较器群组20、编码器30、以及重写电路40连接的端子。这允许即使在AD转换器100被制造之后，AD转换器也可以通过所述端子与重写电路40连接，并且可以灵活地执行电阻调节（将在稍后说明）。

图4是用于说明AD转换器100的详细配置的图。在图4中，未示出重写电路40。如图4中所示，电压生成单元10包括串联连接的多个可变电阻器Rv。电压生成单元10利用多个可变电阻器Rv对外部施加的基准电压V_REF进行分压，从而生成多个比较电压。所述可变电阻器Rv中的每一个包括串联连接的多个可变电阻性元件rj。可变电阻性元件rj中的每一个具有根据外部信号可变地设置的电阻值。细节将在稍后说明。

图3中所示的比较器群组20包括多个比较器21。电压生成单元10所生成的多个比较电压被输入到相应的比较器21。模拟输入信号（输入电压）被共同地输入到所述比较器21。比较器21中的每一个将输入的比较电压与所述模拟输入电压进行比较，并基于比较结果输出数字信号到编码器30。编码器30输出通过对从比较器21输出的数字信号进行编码而获得的数字值。驱动电压Vdd被供应到比较器21和编码器30。

接着，将说明可变电阻器Rv中包括的可变电阻性元件rj。例如，在该实施例中，可变电阻性元件rj包括磁致电阻元件。磁致电阻元件通过膜形成工艺和微制造工艺制造。具有相同的薄膜类型的磁致电阻元件薄层电阻率几乎相同。在此，作为磁致电阻元件一个例子描述磁隧道结（下面称作“MTJ”）元件。在下文中，将可变电阻性元件rj称作“MTJ元件rj”。

如图5中所示，MTJ元件rj具有磁性膜11、隧道绝缘膜12和磁性膜13的三层结构。例如，可以采用CoFeB作为磁性膜11，可以采用MgO作为隧道绝缘膜12，并且可以采用CoFeB作为磁性膜13。

在图5的示例中，处于下侧的磁性膜11是其中磁化方向可变的磁化自由层。作为反铁磁材料的IrMn沉积在处于上侧的磁性膜13上，形成其中磁化方向不可变的磁化固定层。当磁化自由层（磁性膜11）的磁化方向与磁化固定层（磁性膜13）的磁化方向相同时（在磁化平行的情况下），MTJ元件rj的电阻变为低电阻值，如图5中所示。然而，在磁化自由层的磁化方向与磁化固定层的磁化方向相反时（在磁化反平行的情况下），MTJ元件rj的电阻变为高电阻值，如图5中所示。如上所述的，MTJ元件rj的电阻值根据MTJ元件rj的磁化状态改变为两种类型的电阻值（高电阻值和低电阻值）中的任何一个。

磁化平行时的电阻值（低电阻值）与磁化反平行时的电阻值之比被称作磁电阻比（下面，称作“MR比”）并由下式（1）定义:

MR比=（高电阻值-低电阻值）/（低电阻值）（1）

例如，在随着磁化平行变为磁化反平行，电阻值已经改变两倍（也即，高电阻值是低电阻值的两倍大）时，MR比变成100%（“1”）。例如，在电阻值已经改变十倍时，MR比变成900%（“9”）。在MTJ元件的情况下，可以容易地制造在室温下具有100%的MR比的元件。

设置磁性膜11、隧道绝缘膜12和磁性膜13中的每一个的膜厚以获得期望的MR比。例如，在CoFeB（磁性膜11和13）的膜厚被设置为约3nm并且MgO（隧道绝缘膜12）的膜厚被设置为约1nm时，获得约10Ωmm²的薄层电阻RA和约100%的MR比。这些值根据膜形成条件以及后续的加热处理而变，并因此制造商需要预先设置条件。然而，MTJ具有这样的特征，即，一旦获得，则MR比或RA的可再现性非常高。如图5中所示，MTJ的电阻根据外部磁场而变，并且在磁化平行的情况下以及在磁化反平行的情况下，电阻值明显地具有二元状态。

磁性膜的材料并不限于CoFeB，并且可以包括包含Fe或Co等合金。为了获得期望的MR比，可以使用高自旋极化材料，诸如Heusler合金或氧化物磁性材料。隧道绝缘膜并不限于MgO，并且可以使用诸如AlOx的隧道绝缘膜，只要获得期望的MR比即可。用于磁化固定的反铁磁膜的类型并不限于IrMn，并且自由层和固定层可以被颠倒。可以采用已知的MRAM或HDD读取头等中形成的MTJ的配置。

在以上述的方式决定每一个膜的膜厚并执行膜形成之后，执行用于确定面积大小的微制造处理，从而形成串联连接的MTJ元件rj。在图6的示例中，形成了三种具有不同尺寸的MTJ元件rj A1、A2和A3。所述MTJ元件rj中的每一个是通过单个成膜而沉积的。图7是示出了在处理之后的膜的从顶部观看的视图。在该示例中，A2的面积是A1的两倍大，并且A3的面积是A1的四倍大。在A1的面积是1时，A2的面积是2，并且A3的面积是4。替代地，如图8中所示，可以利用a1作为单位面积来利用a1的数目定义面积。例如，a2是2个a1，而a3是4个a1。在这种情况下，MTJ元件rj并不必然需要彼此紧邻直至极限，并且可以被布置为彼此保持不对处理产生影响的距离。以这样的方式，可以抑制工艺变化的影响或MTJ元件rj边缘部分的工艺损伤的影响。MTJ元件rj通过在形成所述MTJ元件rj之前和之后的互连形成工艺串联连接（见图6）。以这样的方式，形成串联连接的且具有不同面积的多个MTJ元件rj。

接着，将说明调节可变电阻器Rv的电阻值的方法。图3中所示的重写电路40根据外部信号可变地设置每一个可变电阻器Rv的电阻值。在该实施例中，在由于流过相应信号线的电流而生成的磁场施加到被包括在可变电阻器Rv中的MTJ元件rj时，MTJ元件rj的磁化状态改变（电阻值改变）。重写电路40通过根据输入的外部信号控制流过信号线的电流来可变地设置MTJ元件rj的电阻值。下面将进行更加具体的说明。

如图9中所示，在该实施例中，与在行方向平行延伸的多个字线101和在列方向平行延伸的多个位线102的交叉点对应地形成多个MTJ元件rj。在图9的示例中，串联连接的多个可变电阻器Rv中的每一个包括串联连接的7个MTJ元件rj。

重写电路40通过根据外部信号控制流过字线101和位线102的电流（控制电流的方向或值）来改变与字线101和位线102对应的MTJ元件rj的磁化状态。在此示例中，在由于电流流过相应的字线101和相应的位线102的电流而生成的磁场（从字线101和位线102向外部泄露的磁场）被施加到MTJ元件rj时，MTJ元件rj的磁化状态改变。

在图9的示例中，多个MTJ元件rj被以矩阵形式布置，但本发明并不限于此。例如，可以与一个字线101和多个位线102的交叉点对应地形成多个MTJ元件rj。替代地，例如，可以与一个位线102和多个字线101的交叉点对应地形成多个MTJ元件rj。换而言之，如果每一MTJ元件rj可以被布置为接近于与该MTJ元件rj对应的字线101和位线102，并且在由于流过与该MTJ元件rj对应的字线101和位线102的电流而生成的磁场被施加到该MTJ元件rj时可以可变地控制该MTJ元件rj的磁化状态，就足以。

在图9的示例中，预先对每一MTJ元件rj外部地施加复位磁场，从而将每一MTJ元件rj设置（复位）到磁化平行状态。对于由输入的外部信号指定“磁化反平行”（其将稍后说明）的MTJ元件rj，重写电路40执行控制使得预定的电流流到与所考虑的MTJ元件rj对应的字线101和位线102中的每一个。例如，在图9中，在“磁化反平行”被指定作为与从顶部起第二行中的字线101[2]和从右侧起第三列中的位线102[3]的交叉点对应的MTJ元件rj[2，3]的磁化状态时，重写电路40执行控制使得预定的电流流到第二行的字线101[2]和第三列的位线102[3]中的每一个，如图9中所示。此时，由于流过第二行的字线101[2]和第三列的位线102[3]的电流而生成的磁场（合成磁场）被施加到MTJ元件rj[2，3]，因此该MTJ元件rj[2，3]的磁化状态从磁化平行变为磁化反平行。

上述的实施例是一个示例，并且可以使用任意的方法来将MTJ元件rj的磁化状态改变为磁化平行状态或磁化反平行状态。例如，重写电路40可以通过单独地控制流过字线101和位线102的电流而不应用来自外部的复位磁场来将每一MTJ元件rj的磁化状态复位（单独地复位）到磁化平行状态。

输入到重写电路40的外部信号包括以一对一的方式与所述多个可变电阻器Rv对应的多个控制信号。每一控制信号由多个位表示，所述多个位以一对一的方式与相应的可变电阻器Rv中包括的所述多个MTJ元件rj对应。根据与所考虑的MTJ元件rj对应的位将每一MTJ元件rj设置为两种类型的电阻值中（高电阻值和低电阻值）的任何一个。

现在将说明如图10中所示的一个可变电阻器Rv包括串联连接的三个MTJ元件rj1至rj3的示例。在图10的示例中，假设MTJ元件rj1的大小（形成该MTJ元件的膜的面积值）为A1，MTJ元件rj2的大小为A2，而MTJ元件rj3的大小为A3。由于电阻值与面积值成反比，因此在MTJ元件rj1和rj2具有相同的磁化状态时，MTJ元件rj1的电阻值为MTJ元件rj2的电阻值的两倍大。另外，MTJ元件rj1的电阻值为MTJ元件rj3的电阻值的四倍大。

与图10中所示的可变电阻器Rv对应的控制信号由3位表示，从最低有效位起的第三位（最高有效位）对应于具有最大电阻值的MTJ元件rj1。另外，从最低有效位起的第二位对应于具有第二大电阻值的MTJ元件rj2。另外，从最低有效位起的第一比特对应于具有最小电阻值的MTJ元件rj3。

根据与图10的可变电阻器Rv对应的3位的控制信号，重写电路40可变地设置可变电阻器Rv的电阻值。在图10的示例中，在与MTJ元件rj对应的位为“1”时，由于“磁化反平行”被指定作为的MTJ元件rj的磁化状态，因此重写电路40控制流过字线101和位线102的电流以使得MTJ元件rj的磁化状态改变为磁化反平行。结果，MTJ元件rj的电阻值被设置为高电阻值。在与MTJ元件rj对应的位为“0”时，由于“磁化平行”被指定作为MTJ元件rj的磁化状态，因此重写电路40控制流过字线101和位线102的电流以使得MTJ元件rj的磁化状态改变为磁化平行。结果，MTJ元件rj的电阻值被设置为低电阻值。然而，本实施例并不限于此示例。例如，在与MTJ元件rj对应的位为“1”时，可以将“磁化平行”指定作为MTJ元件rj的磁化状态，而在与该MTJ元件rj对应的位为“0”时，可以将“磁化反平行”指定为该MTJ元件rj的磁化状态。换而言之，如果根据与MTJ元件rj对应的位将每一MTJ元件rj设置为两种类型的电阻值（高电阻值和低电阻值）中的任何一个，那么就是可以的。

图10的可变电阻器Rv的电阻值由下式（2）表示:

电阻值=Rp×∑(1+MR比×aj)×2^N(2)

在公式（2）中，Rp表示在磁化平行的情况下的薄层电阻。另外，aj表示与从最低有效位起第j位（在该示例中，1≤j≤3）对应的MTJ元件rj的磁化状态。在磁化平行的情况下aj被设置为“0”，但在磁化反平行的情况下被设置为“1”。N（在该示例中，0≤N≤2）表示位的位置（权重）。例如，假设Rp为每单位面积1Ω，MR比为100%，并且与图10的可变电阻器Rv对应的控制信号为“101”。在这种情况下，重写电路40控制流过字线101和位线102的电流，使得MTJ元件rj1的磁化状态变成“磁化反平行”，MTJ元件rj2的磁化状态变成“磁化平行”，而MTJ元件rj3的磁化状态变成“磁化反平行”。图10的可变电阻器Rv的电阻值变成12Ω(=1×{(1+100%×1)×2²+(1+100%×0)×2¹+(1+100%×1)×20})。

如上所述的，图10的可变电阻器的电阻值根据3位的控制信号可变地设置。图11是示出了3位的控制信号和可变电阻器Rv的电阻值之间的对应关系的图。在该示例中，通过调节3位的控制信号，可以以步进的方式调节可变电阻器Rv的电阻值。

如上所述的，在该实施例中，AD转换器100的电阻器梯包括多个可变电阻器Rv，每一可变电阻器Rv具有根据外部信号可变地设置的电阻值。因此，即使在AD转换器被制造之后也可以调节电阻值。另外，每一可变电阻器Rv包括串联连接的多个MTJ元件rj，并且每一MTJ元件rj具有根据外部信号（控制信号）可变地设置的电阻值。因此，可以以步进的方式调节每一可变电阻器Rv的电阻值。因此，由于可以改善电阻器梯的分压精度而无需提供熔丝等，因此可以改善AD转换器100的转换精度同时抑制电路尺寸的增加。

另外，在该实施例中，形成被包含在可变电阻器Rv中的所述多个单独的MTJ元件rj的膜在面积值上是不同的（在电阻值上是不同的））。因此，与其中形成被包含在可变电阻器Rv中的多个单独的MTJ元件rj的膜被设置为具有相同的面积值的情况相比，存在如下的优点：可以以更多步进的方式调节可变电阻器Rv的电阻值。

接着，将说明多个变型例。下面描述的变型例可以任意地组合。

（1）第一变型例

在上述的实施例中，每一可变电阻器Rv包含串联连接的多个可变电阻性元件（例如，MTJ元件）rj，但本发明不限于此。例如，每一可变电阻器Rv可以包含由多晶硅制成的固定电阻器Rs和多个可变电阻性元件rj，其串联连接，如图12中所示。换而言之，如果每一可变电阻器Rv包含串联连接的多个可变电阻性元件，并且每一可变电阻性元件具有根据外部信号可变地设置的电阻值，那么就是可以的。例如，假设为了实现1.1kΩ作为图12中的可变电阻器Rv的电阻值，将1kΩ的多晶硅（固定电阻器Rs）与多个总电阻值被设置为1Ω的可变电阻性元件rj组合。在这种情况下，即使如果在制造之后发现多晶硅具有1%的工艺变化并且可变电阻器Rv具有999Ω的电阻值，也可以通过设置外部信号使得多个可变电阻性元件rj的电阻值从1Ω改变为2Ω，来将可变电阻器Rv的总电阻值设置为1.1kΩ。

（2）第二变型例

在上述的实施例中，已经描述了其中可变电阻性元件rj是MTJ元件的示例，但本发明不限于此。例如，可变电阻性元件rj可以是GMR（巨磁致电阻）元件。GMR元件不同于MTJ元件之处在于：使用非磁性膜代替隧道绝缘膜。换而言之，GMR元件具有磁性膜、非磁性膜和磁性膜的三层结构。例如，可以采用Co作为磁性膜，并且可以采用Cu作为非磁性膜。磁性膜的材料并不限于Co，而且可以使用由含有Fe或Co的一般性合金或高自旋极化材料诸如Heusler合金或氧化物磁性材料制成的磁性膜。非磁性膜的材料并不限于Cu，并且可以采用例如Ag或Cr等。也即，可以采用常规的HDD读取头等中形成的GMR元件的配置。

同时，由于隧道电流流过，因此MTJ元件具有如图13中所示的非线性I-V特性。另一方面，GMR元件具有如图14中所示的线性I-V特性。在上述的实施例中，由于两个或更多个MTJ元件串联连接，因此施加到一个MTJ元件的分压降低，并因此减轻了非线性。然而，例如，在模拟输入信号具有高的频率并因此I-V特性的非线性变得有问题时，期望使用GMR元件代替MTJ元件。结果，获得图14的线性I-V特性。另外，由于MJT元件利用隧道电阻，因此其电阻值的绝对值以指数方式取决于隧道绝缘膜的厚度。另一方面，其中每一层由金属膜形成的GMR元件可以容易地获得低电阻。然而，由于GMR元件在MR比方面比MTJ元件小，因此需要利用具有高自旋极化比的磁性薄膜诸如Heusler合金来增加MR比。

换而言之，用作可变电阻性元件rj的磁致电阻元件的类型是任意的。利用象MTJ元件或GMR元件那样的其电阻值根据磁化状态改变为两种值中的任何一个的磁致电阻元件，可以实现用于可变地控制可变电阻器Rv的电阻值的数字控制。

（3）第三变型例

可变地控制MTJ元件（磁致电阻元件）的磁化状态的方法是任意的。例如，可以使用自旋注入磁化反转（spin-injection magnetizationreversal）技术，其通过控制供应到MTJ元件的电流的幅度或方向来改变MTJ元件的磁化状态。在采用自旋注入磁化反转技术时，如图15中所示地，提供用于选择性地供应电流到MTJ元件的选择晶体管Ts。在该示例中，重写电路40根据外部信号控制每一选择晶体管Ts的导通/关断，并且MTJ元件的磁化状态（电阻值）根据通过切换到导通状态的选择晶体管Ts供应的电流而改变。下面将进行更加具体的说明。

接着，将结合如图16中所示的特定MTJ元件进行说明。如图16中所示，第一选择晶体管Ts1、特定MTJ元件rjx、以及第二选择晶体管Ts2串联连接在第一电源线111和第二电源线112之间，第一电位V1被施加到第一电源线111，第二电位V2被施加到第二电源线112。第一选择晶体管Ts1被被布置在第一电源线111和MTJ元件rjx之间。第一选择晶体管Ts1的栅极连接到与MTJ元件rjx对应的字线101。第二选择晶体管Ts2被被布置在第二电源线112和MTJ元件rjx之间。第二选择晶体管Ts2的栅极连接到与MTJ元件rjx对应的位线102。换而言之，选择晶体管Ts是用于执行是否从电源线（111和112）供应电流到MTJ元件rjx的切换的装置。

重写电路40（未示出）通过控制到MTJ元件rjx的电流供应来改变MTJ元件rjx的磁化状态。例如，假设从第一电源线111流向第二电源线112的预定幅度的电流被供应到MTJ元件rjx。在这种情况下，重写电路40首先选择与MTJ元件rjx对应的字线101和位线102。结果，第一选择晶体管Ts1和第二选择晶体管Ts2转变为导通状态，并因此形成从第一电源线111通过MTJ元件rjx到第二电源线112的电流路径。然后重写电路40设置第一电位V1和第二电位V2的值以使得预定幅度的电流可以从第一电源线111流向第二电源线112（在这种情况下，V1>V2）。结果，从第一电源线111流向第二电源线112的预定幅度的电流被供应到MTJ元件rjx，并因此MTJ元件rjx的磁化状态根据该电流而改变。

另外，例如，假设从第二电源线112流向第一电源线111的预定幅度的电流被供应到MTJ元件rjx。在这种情况下，重写电路40首先选择与MTJ元件rjx对应的字线101和位线102。然后重写电路40设置第一电位V1和第二电位V2的值以使得预定幅度的电流可以从第二电源线112流向第一电源线111（在这种情况下，V2>V1）。结果，从第二电源线112流向第一电源线111的预定幅度的电流被供应到MTJ元件rjx，并因此MTJ元件rjx的磁化状态根据该电流而改变。

例如，在根据外部信号将“磁化反平行”指定作为MTJ元件rjx的磁化状态时，重写电路40控制第一选择晶体管Ts1和第二选择晶体管Ts2的导通/关断，并控制第一电源线111和第二电源线112的电位，以使得MTJ元件rjx的磁化状态改变为“磁化反平行”。另外，例如，在根据外部信号将“磁化平行”指定作为MTJ元件rjx的磁化状态时，重写电路40控制第一选择晶体管Ts1和第二选择晶体管Ts2的导通/关断，并控制第一电源线111和第二电源线112的电位，以使得MTJ元件rjx的磁化状态改变为“磁化平行”。在此，作为示例已经描述了特定的MTJ元件rjx，然而可以类似地应用其他MTJ元件rj。图15和16的配置是示例，并且字线101和位线102的连接方法不限于此。换而言之，如果采用其中通过选择性地供应电流到MTJ元件rj来可变地设置MTJ元件rj的磁化状态的配置，则这就足够了。

（4）第四变型例

在MTJ元件中可以包括任意磁性膜。例如，可以使用具有垂直磁化的薄膜作为磁性膜，如图17中所示。在这种情况下，可以采用其中Co或Fe含有Pt或Pd的垂直膜作为磁性膜，并且可以采用含有Gd或Tb等的垂直膜作为磁性膜。作为可变地控制磁化状态的方法，可以采用如图17中所示的其中通过改变流过被布置在MTJ元件附近的写入线的电流的幅度或方向来改变MTJ元件的磁化状态的方法。也即，通过将由于流过写入线的电流而生成的磁场（从写入互连向外部泄露的磁场）施加到MTJ元件，可以改变MTJ元件的磁化状态。配置不限于此，例如，可以通过上述的自旋注入磁化反转技术来改变MTJ元件的磁化状态。

（5）第五变型例

在上述的实施例中，形成被包括在可变电阻器Rv中的多个单独的MTJ元件rj的膜在面积值方面是不同的（在电阻值方面是不同的）。然而，本发明不限于此，并且形成被包括在可变电阻器Rv中的多个单独的MTJ元件rj的膜可以被设置为具有相同的面积值。然而，在如上述实施例中那样，采用其中形成被包括在可变电阻器Rv中的多个单独的MTJ元件rj的膜在面积值方面不同的配置时，与其中形成多个单独的MTJ元件rj的膜被设置为具有相同的面积值的配置相比，可以以更多步进的方式调节可变电阻器Rv的电阻值。

（6）第六变型例

在上述的实施例中，已经描述了其中使用作为磁致电阻元件的MTJ元件作为被包括在可变电阻器Rv中的可变电阻性元件rj的示例。然而，本发明并不限于此，并且被采用作为可变电阻性元件rj的元件的类型是任意的。换而言之，如果所述多个可变电阻器Rv中的每一包括串联连接的多个可变电阻性元件rj，并且每一所述可变电阻性元件rj具有根据外部信号可变地设置的电阻值，那么就是可以的。并且，如果构成输入到重写电路40的外部信号的多个控制信号中的每一个通过多个位表示，所述多个位以一对一的方式与被包含在相应的可变电阻器Rv中的多个可变电阻性元件rj对应，并且根据与可变电阻性元件rj对应的位将每一个可变电阻性元件rj设置为两种类型中的电阻值中的任意一个，那么就是可以的。另外，每一个可变电阻性元件Rv中包含的可变电阻性元件rj的数目是任意的，并且可以根据期望制造的AD转换器100的分辨率而定。

根据至少一个上述实施例的模数转换器，该模数转换器包括电压生成单元和多个比较器。电压生成单元被配置来利用多个可变电阻器对基准电压进行分压，以生成多个比较电压。所述多个比较器中的每一个被配置来将所述多个比较电压中的任意一个与模拟输入电压进行比较，并基于比较结果输出数字信号。所述多个可变电阻器中的每一个包括串联连接的多个可变电阻性元件，并且所述多个可变电阻性元件中的每一个具有根据外部信号可变地设置的电阻值。因此，可以实现高的转换精度，同时抑制电路尺寸。

尽管已经描述了某些特定实施例，但是这些实施例仅作为示例呈现，并且并不意图限制本发明的范围。实际上，在此描述的新颖的实施例可以以各种其它形式实施；此外，在这里所描述的实施例的形式中可以进行各种省略、替换和改变而不偏离本发明的精神。所附权利要求及其等同物意图覆盖将落在本发明范围和精神内的这些形式或变型。

Claims

1.一种模数转换器，包括:

电压生成单元，被配置来通过多个可变电阻器来对基准电压进行分压，以生成多个比较电压；以及

多个比较器，所述多个比较器中的每一个被配置来将所述多个比较电压中的任意一个与模拟输入电压进行比较，并基于该比较电压和所述模拟输入电压之间的比较结果输出数字信号，

其中，所述多个可变电阻器中的每一个包括串联连接的多个可变电阻性元件，并且所述多个可变电阻性元件中的每一个具有根据外部信号可变地设置的电阻值。

2.根据权利要求1所述的模数转换器，

其中所述外部信号包括多个控制信号，所述多个控制信号以一对一的方式与所述多个可变电阻器对应，

所述控制信号中的每一个由多个位表示，所述多个位以一对一的方式与相应的可变电阻器中所包括所述多个可变电阻性元件对应，以及

所述多个可变电阻性元件中的每一个被根据与相应的可变电阻性元件对应的位设置为两种类型的电阻值中的任意一个。

3.根据权利要求2所述的模数转换器，

其中形成被包括在所述可变电阻器中的所述多个可变电阻性元件的膜在面积值方面是不同的。

4.根据权利要求2或3所述的模数转换器，

其中所述可变电阻性元件是磁致电阻元件。

5.根据权利要求4所述的模数转换器，

其中所述磁致电阻元件是磁隧道结元件。

6.根据权利要求4所述的模数转换器，

其中所述磁致电阻元件是巨磁致电阻元件。

7.根据权利要求4所述的模数转换器，还包括：

重写电路，被配置来根据所述外部信号可变地设置所述磁致电阻元件的电阻值，

其中在通过流过相应信号线的电流生成的磁场被施加到所述磁致电阻元件时，磁致电阻元件的磁化状态改变，使得该磁致电阻元件的电阻值改变，以及

所述重写电路根据所述外部信号控制流过该信号线的电流。

8.根据权利要求4所述的模数转换器，还包括:

重写电路，被配置来根据所述外部信号可变地设置所述磁致电阻元件的电阻值；以及

选择晶体管，被配置来执行是否将电流从电源线供应到所述磁致电阻元件的切换，

其中，利用通过被切换到导通状态的所述选择晶体管供应的电流改变所述磁致电阻元件的磁化状态，使得所述磁致电阻元件的电阻值改变，以及

所述重写电路根据所述外部信号控制所述选择晶体管的导通/关断。