JP2013009179A - 駆動用ドライバ、駆動用アンプおよび情報機器 - Google Patents
駆動用ドライバ、駆動用アンプおよび情報機器 Download PDFInfo
- Publication number
- JP2013009179A JP2013009179A JP2011140826A JP2011140826A JP2013009179A JP 2013009179 A JP2013009179 A JP 2013009179A JP 2011140826 A JP2011140826 A JP 2011140826A JP 2011140826 A JP2011140826 A JP 2011140826A JP 2013009179 A JP2013009179 A JP 2013009179A
- Authority
- JP
- Japan
- Prior art keywords
- energy
- charge
- discharge element
- switching
- capacitive load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【解決手段】スイッチング駆動回路24は、容量性負荷である圧電スピーカ15に転送されたエネルギーを抵抗等でなるべく消費させずに、インダクタ42を介してキャパシタ41に再びチャージし、容量性負荷の駆動に再利用する。これにより、圧電スピーカ駆動用アンプ14は、圧電スピーカ15を低消費電力で駆動することができる。その際、圧電スピーカ15を駆動するために必要なエネルギーは、ダイオード48を介して、電源から自動的にキャパシタ41に補充される。従って、ゲートドライバ23は、スイッチング素子の制御を簡潔に行うことができる。
【選択図】図9
Description
そこで、本発明は、上記の課題に鑑み、圧電素子等の容量性負荷にチャージされたエネルギーを無駄に消費することなく、容量性負荷を低消費電力で駆動することのできる駆動用ドライバ、駆動用アンプおよび情報機器を提供することを目的とする。
本発明に係る第1の駆動用ドライバは、容量性負荷を駆動する駆動用ドライバであって、エネルギーを保持する第1の充放電素子と、前記第1の充放電素子または前記容量性負荷により保持されている前記エネルギーを一時的に保持する第2の充放電素子と、前記第1の充放電素子と前記第2の充放電素子との間、並びに前記第2の充放電素子と前記容量性負荷との間にそれぞれ接続されるスイッチング素子と、前記スイッチング素子の電気的接続状態をオン状態とオフ状態とのいずれか一方に切り替えるように制御する制御手段と、ダイオード構成を有し、電源から前記第1の充放電素子にエネルギーを補充するための補充手段と、を備え、前記制御手段は、前記第1の充放電素子に充電されたエネルギーが第2の充放電素子を介して前記容量性負荷に充電され、前記容量性負荷に充電されたエネルギーが第2の充放電素子を介して再び前記第1の充放電素子に充電されるように前記スイッチング素子の電気的接続状態の切り替えを制御することを特徴とする。
また、上記の第1の駆動用ドライバは、主に配線や各素子の抵抗等で消費されたエネルギーや容量性負荷の運動エネルギー分を、電源から第1の充放電素子に補充する。その際に、第1の駆動用ドライバは、ダイオード等の充電素子を介して、電源電圧に対応するエネルギーを自動的に第1の充電素子に補充する。従って、駆動用ドライバのスイッチング素子の制御を簡潔にすることが可能となる。
その際に、第2の駆動用ドライバは、消費されたエネルギーや容量性負荷の運動エネルギー分を、ダイオード等の充電素子を介して、電源電圧に対応するエネルギーを自動的に第1の充電素子に補充することが可能となる。
続いて、制御手段が、第2および第5のフェーズで第1のスイッチング素子のみをオン状態とすることで第1の充放電素子と第2の充放電素子との間でエネルギーを転送し、第3および第4のフェーズで第2のスイッチング素子のみをオン状態とすることで第2の充放電素子と容量性負荷との間でエネルギーを転送することが可能となる。
また、各フェーズが実行されてエネルギー分が消費されると、再び、充電素子が、電源電圧に対応するエネルギーを自動的に第1の充電素子に補充する状態になる。これにより、電源から第1の充放電素子にエネルギーが充電される。
つまり、第4の駆動用ドライバは、2つのスイッチング素子の電気的接続状態を制御するだけの簡易な回路構成で、電源と容量性負荷との間で第2の充放電素子を介してエネルギーの転送を行うことが可能となる。また、第4の駆動用ドライバは、充電素子を介して、電源電圧に対応するエネルギーを自動的に第1の充電素子に補充することが可能となる。
上記の第6の駆動用ドライバによれば、制御手段が、スイッチング素子の電気的接続状態がオフ状態になるように制御することで、第2の充放電素子からエネルギーの転送がない状態にする。これにより、第2の充放電素子に流れる電流が完全に0(A)の状態、つまりエネルギーの転送がない状態にしてから次にフェーズを実行することが可能となる。
上記の第7の駆動用ドライバによれば、第3および第5のフェーズが実行された直後、第2の充放電素子からエネルギーの転送がない状態にしてから、次にフェーズを実行することが可能となる。
上記の駆動用アンプによれば、上記の第1〜第7の駆動用ドライバを備えて構成されるものであるため、低消費電力で容量性負荷を駆動することが可能となる。
上記の情報機器によれば、上記の駆動用アンプを備えて構成されるものであるため、低消費電力で容量性負荷を駆動し、情報機器の全体の消費電力を抑えることが可能となる。
さらに、主に配線や各素子の抵抗等で消費されたエネルギーや容量性負荷の運動エネルギー分を、電源からダイオードを介して第1の充放電素子に補充することが可能となる。このため、電源電圧に対応するエネルギーを自動的に第1の充電素子に補充することができる。従って、駆動用ドライバは、エネルギーをチャージする際のスイッチング素子の制御が不要になるため、容量性負荷を駆動する際のスイッチング素子の制御を簡潔に行うことができる。
(携帯音楽プレーヤ10の構成)
まず、図1を参照して、本発明に係る駆動用アンプを内蔵した情報機器の一例として、携帯音楽プレーヤ10の構成を説明する。図1は、本発明に係る携帯音楽プレーヤ10の構成を示す回路図である。
制御部11は、携帯音楽プレーヤ10を構成する各部と制御信号等を送受信し、携帯音楽プレーヤ10の全体を統括して制御するものである。制御部11は、リチウムイオン電池16から電源電圧VDDが供給される。制御部11は、入力信号であるオーディオ信号Vinを生成し、生成されたオーディオ信号Vinを圧電スピーカ駆動用アンプ14に出力する。
メモリ13は、制御部11で実行されるプログラムや、音楽ファイル等を記憶するためのものである。
圧電スピーカ駆動用アンプ14は、リチウムイオン電池16からの電源電圧VDDと、制御部11から出力されるオーディオ信号Vinとを入力し、圧電スピーカ15を駆動するスイッチング増幅回路アンプである。
リチウムイオン電池16は、商用電源等から充電することが可能な二次電池であり、制御部11や圧電スピーカ駆動用アンプ14に動作電圧を供給する電源である。また、圧電スピーカ駆動用アンプ14の動作電圧が、リチウムイオン電池16から出力される電源電圧VDDよりも高い場合には、DC−DCコンバータ等の昇圧回路を用いて電源電圧VDDを昇圧しても良い。
次に、図2を参照して、本発明に係る駆動用ドライバを内蔵した圧電スピーカ駆動用アンプ14の構成を説明する。図2は、本発明に係る圧電スピーカ駆動用アンプ14の構成を示す回路図である。
図2に示す圧電スピーカ駆動用アンプ14は、誤差抑圧回路21、PWM(Pulse Width Modulation)回路22、ゲートドライバ23、スイッチング駆動回路24およびLPF25を備えて構成される。
誤差抑圧回路21は、入力端子26,27から差動信号で入力されるオーディオ信号Vinの振幅と、差動信号で出力側から帰還する出力信号Voutの振幅との誤差を検出し、検出した振幅の誤差に基づいてオーディオ信号Vinの振幅を補正した信号を出力する回路である。
ゲートドライバ23は、スイッチング駆動回路24を構成するスイッチング素子を駆動するための駆動制御信号φ0〜φ2を生成し、出力する回路である。
LPF25は、スイッチング駆動回路24から出力された出力信号Voutを入力側に帰還させる際、出力信号Voutの高周波成分を除去し、信号の低周波成分を取り出すフィルタリング回路である。
上記で説明したゲートドライバ回路23と、スイッチング駆動回路24とから、圧電スピーカ15を駆動するための出力信号Voutを出力する駆動用ドライバを構成している。そして、ゲートドライバ回路23は、その駆動用ドライバの制御手段として機能する。
次に、図3を参照して、本発明に係るスイッチング駆動回路24の構成を説明する。図3は、本発明に係るスイッチング駆動回路24の構成を示す回路図である。
図3に示すスイッチング駆動回路24は、キャパシタ41、インダクタ42およびスイッチング素子43〜47を備えて構成される。
キャパシタ41は、電源電圧VDDと、グランドとの間に接続される。このキャパシタ41は、リチウムイオン電池16の電源電圧VDDに対応するエネルギーをチャージするとともに、チャージされたエネルギーを放電する充放電素子である。本実施形態において、圧電スピーカ15の容量が1μF程度であるのに対して、キャパシタ41の容量は圧電スピーカ15の容量よりも大きい50μF程度として説明する。
スイッチング素子43は、電源電圧VDDと、キャパシタ41の正端子との間に接続されている。このスイッチング素子43は、駆動制御信号φ0によって電気的接続状態をオン状態とオフ状態とのいずれか一方に切り替えて、電源電圧VDDに対応するエネルギーをキャパシタ41に補充するための素子である。スイッチング素子43は、駆動制御信号φ0がHレベルになると電気的接続状態がオン状態となりキャパシタ41にエネルギーを充電し、駆動制御信号φ0がLレベルになると電気的接続状態がオフ状態となりキャパシタ41への充電をやめる。
このスイッチング駆動回路24においては、スイッチング素子44,45の電気的接続状態がオン状態になってできる回路のグランドと、スイッチング素子46,47の電気的接続状態がオン状態になってできる回路のグランドとが共通化されている。
次に、図4を参照して、スイッチング駆動回路24の動作方法を説明する。スイッチング駆動回路24は、駆動制御信号φ0〜φ2によるスイッチング素子43〜47の切り替えにより、回路の状態が複数種類のフェーズに変化する。図4は、各フェーズにおけるスイッチング駆動回路24の等価回路を示す回路図である。
図4(a)は電源電圧VDDに対応するエネルギーをキャパシタ41にチャージするフェーズ1におけるスイッチング駆動回路24の等価回路を示し、図4(b)はキャパシタ41からインダクタ42にエネルギーをチャージするフェーズ2におけるスイッチング駆動回路24の等価回路を示し、図4(c)はインダクタ42から圧電スピーカ15にエネルギーを転送するフェーズ3におけるスイッチング駆動回路24の等価回路を示し、図4(d)は圧電スピーカ15からインダクタ42にエネルギーをチャージするフェーズ4におけるスイッチング駆動回路24の等価回路を示し、図4(e)はインダクタ42からキャパシタ41にエネルギーを転送するフェーズ5におけるスイッチング駆動回路24の等価回路を示す。
ここで、キャパシタ41のエネルギーが移動する前のキャパシタ41の両端子間の電圧をV1(V)とし、キャパシタ41のエネルギーが移動した後のキャパシタ41の両端子間の電圧をV2(V)とすると、キャパシタ41の両端子間の電圧は、エネルギーが移動する前後でV1(V)からV2(V)に減少していく。このため、キャパシタ41から移動したエネルギーΔEC1(J)は、
ΔEC1=(1/2)C1(V1 2−V2 2) ……式(1)
となる。
ΔEL=(1/2)L(I1 2−0)
=(1/2)LI1 2 ……式(2)
となる。
V=I×√(L/C) ……式(3)
となる。キャパシタのキャパシタンスC(F)をC1(F)として、式(3)を式(1)に代入すると、
ΔEC1=(1/2)C1(V1 2−V2 2)
=(1/2)C1(I1 2(L/C1)−02(L/C1))
=(1/2)LI1 2−0
=(1/2)LI1 2 ……式(4)
となる。よって、キャパシタ41から移動したエネルギーΔEC1(J)とインダクタ42にチャージされたエネルギーΔEL(J)とは等しくなる。つまり、キャパシタ41からインダクタ42にエネルギーが転送される際、配線や各素子の抵抗値等を無視すれば、エネルギーが無駄に消費されないことが言える。但し、実際には、配線や各素子の抵抗等によってエネルギーが消費されるので、配線や各素子の抵抗等で消費されてしまう損失分のエネルギーをELOSS(J)とすると、エネルギー保存の法則によって、キャパシタ41から移動したエネルギーΔEC1(J)は、
ΔEC1=ΔEL+ELOSS ……式(5)
となる。
フェーズ2と同様に、圧電スピーカ15にエネルギーが転送される前のインダクタ42に流れる電流はI1(A)であり、圧電スピーカ15にエネルギーが転送された後のインダクタ42に流れる電流は0(A)となるので、インダクタ42に流れる電流は、エネルギーが転送される前後でI1(A)から0(A)に減少していく。このため、インダクタ42に転送されたエネルギーΔEL(J)は、
ΔEL=(1/2)LI1 2 ……式(6)
となる。
ΔEC2=(1/2)C2(V4 2−V3 2) ……式(7)
となる。
ΔEC2=ΔEL+ELOSS ……式(8)
となる。
圧電スピーカ15のエネルギーが移動する前の圧電スピーカ15の両端子間の電圧をV5(V)とし、圧電スピーカ15のエネルギーが移動した後のキャパシタ41の両端子間の電圧をV6(V)とすると、圧電スピーカ15の両端子間の電圧は、エネルギーが移動する前後でV5(V)からV6(V)に減少していく。このため、圧電スピーカ15から移動したエネルギーΔEC3(J)は、
ΔEC3=(1/2)C2(V5 2−V6 2) ……式(9)
となる。
ΔEL=(1/2)LI2 2 ……式(10)
となる。
ΔEC3=ΔEL+ELOSS ……式(11)
となる。
インダクタ42のエネルギーが移動する前のインダクタ42の両端子間の電圧をV7(V)とし、インダクタ42のエネルギーが移動した後のインダクタ42の両端子間の電圧をV8(V)とすると、インダクタ42の両端子間の電圧は、エネルギーが移動する前後でV7(V)からV8(V)に増加していく。このため、キャパシタ41から移動したエネルギーΔEC4(J)は、
ΔEC4=(1/2)C1(V8 2−V7 2) ……式(12)
となる。
ΔEL=(1/2)LI2 2 ……式(13)
となる。
ΔEC4=ΔEL
+ELOSS ……式(14)
となる。
このため、所定のエネルギーが失われたときや、フェーズ2からフェーズ5までの各フェーズが所定の回数だけ行われると、再びフェーズ1に戻り、配線や各素子の抵抗等によって失われたエネルギー分だけのエネルギーをキャパシタ41にチャージする。その後、各フェーズを同様に行う動作を繰り返す。
次に、図5〜図7を参照して、スイッチング駆動回路24のキャパシタ41およびインダクタ42、圧電スピーカ15におけるエネルギーの変化を説明する。図5〜図7は、スイッチング駆動回路24のキャパシタ41、インダクタ42および圧電スピーカ15におけるエネルギーの変化を示すグラフである。
また、待機フェーズの後、上述したフェーズ2からフェーズ5までの各フェーズを、待機フェーズを入れながら実行すると、再びフェーズ1に戻る。
次に、図8を参照して、図5に示したタイミングで各フェーズを実行するゲートドライバ23の構成を説明する。図8は、本発明に係るゲートドライバ23の構成を示す回路図である。
なお、これから説明するゲートドライバ23は図5で示したように各フェーズを実行する回路の一例であって、ゲートドライバ23は例えばフェーズ1を実行するタイミング等に合わせて様々に構成することができる。
図8に示すゲートドライバ23は、フリップフロップ回路31a〜31e、AND回路32a〜32kおよびOR回路33a〜33cを備えて構成される。
AND回路32bは、駆動制御信号φ0を生成するための駆動制御信号生成回路である。AND回路32bは、4つの入力信号を全て「1」で入力した場合に駆動制御信号φ0をHレベルで出力する。それ以外の場合、AND回路32bは駆動制御信号φ0をLレベルで出力する。
AND回路32g〜32jおよびOR回路33bは、駆動制御信号φ2を生成するための駆動制御信号生成回路である。AND回路32g〜32jのいずれかから「1」が出力された場合に、OR回路33bは駆動制御信号φ2をHレベルで出力する。それ以外の場合、OR回路33bは駆動制御信号φ2をLレベルで出力する。
次に、図9、図10、図11および図12を参照して、スイッチング駆動回路24の変形例に係るスイッチング駆動回路100,200,300,400の構成を説明する。
図9はスイッチング駆動回路24の第1変形例に係るスイッチング駆動回路100の構成を示す回路図であり、図10はスイッチング駆動回路24の第2変形例に係るスイッチング駆動回路200の構成を示す回路図であり、図11はスイッチング駆動回路24の第3変形例に係るスイッチング駆動回路300の構成を示す回路図であり、図12はスイッチング駆動回路24の第4変形例に係るスイッチング駆動回路400の構成を示す回路図である。
そして、スイッチング駆動回路100は、IC(Integrated Circuit)110の内部に含まれ、IC110の外部接続ピン30,31により外付けの圧電スピーカ15に接続されている。
ダイオード48は、電源電圧VDDと、キャパシタ41の正端子との間に接続されている。このダイオード48は、電源電圧VDDに対応するエネルギーを自動的にキャパシタ41に補充するための素子である。ダイオード48は、その順方向の電圧降下分を無視すれば、キャパシタ41の正端子の電位が電源電圧VDDの電位よりも小さいと順方向に導通状態となる。すると、ダイオード48を介して、キャパシタ41にエネルギーが充電される。一方、ダイオード48は、キャパシタ41の正端子の電位が電源電圧VDDの電位よりも大きいと順方向に非導通状態となる。すると、ダイオード48を介して、キャパシタ41にエネルギーが充電されなくなる。
スイッチング駆動回路100においては、スイッチング駆動回路24と同様に、フェーズ1を除く、上述したフェーズ2からフェーズ5までの各フェーズを行うものでありながら、電源電圧VDDに対応するエネルギーを自動的にキャパシタ41に補充することができる。
従って、キャパシタ41にエネルギーをチャージする際に、フェーズ1の実行を必要としないので、ゲートドライバ23は、スイッチング駆動回路100を構成するスイッチング素子の制御を簡潔に行うことができる。また、ゲートドライバ23をを構成する素子を少なくすることができるため、その分だけ回路サイズを小さくすることもできる。
なお、ダイオード48は、ダイオード接続されたMOSトランジスタにより構成しても良い。
そして、スイッチング駆動回路200は、IC210の外部接続ピン30,31により外付けの圧電スピーカ15に接続されている。
さらに、スイッチング駆動回路200のダイオード48、キャパシタ41、およびインダクタ42はIC210の外部に外付けの素子として設けられ、ダイオード48は外部接続ピン33によりIC210に接続され、キャパシタ41は外部接続ピン32,33によりIC210に接続され、インダクタ42は外部接続ピン34,35によりIC210に接続されている。
従って、キャパシタ41にエネルギーをチャージする際に、フェーズ1の実行を必要としないので、ゲートドライバ23は、スイッチング駆動回路200を構成するスイッチング素子の制御を簡潔に行うことができる。また、ゲートドライバ23をを構成する素子を少なくすることができるため、その分だけ回路サイズを小さくすることもできる。
そして、ダイオード48、キャパシタ41、およびインダクタ42は、IC210の外部に外付けの素子として設けられているので、それぞれ所望の値を任意に選択して、スイッチング駆動回路を構成することができる。
また、スイッチング駆動回路300は、IC310の外部接続ピン30,31により外付けの圧電スピーカ15に接続されている。
このスイッチング駆動回路300においては、フェーズ2,5でスイッチング素子45の電気的接続状態がオン状態になってできる回路のみがグランドに接続され、フェーズ3,4でスイッチング素子46の電気的接続状態がオン状態になってできる回路はグランドに接続されていない。
また、スイッチング駆動回路300においては、スイッチング駆動回路100と同様に、電源電圧VDDに対応するエネルギーを自動的にキャパシタ41に補充することができる。
そして、ダイオード48、キャパシタ41、およびインダクタ42は、IC310の外部に外付けの素子として設けられているので、それぞれ所望の値を任意に選択して、スイッチング駆動回路を構成することができる。
そして、スイッチング駆動回路400は、IC410の外部接続ピン30,31により外付けの圧電スピーカ15に接続されている。
つまり、スイッチング駆動回路200においては、フェーズ2,5でスイッチング素子44,45の電気的接続状態がオン状態になってできる回路のみがグランドに接続され、フェーズ3,4でスイッチング素子46,47の電気的接続状態がオン状態になってできる回路はグランドとは別の電圧源に接続されている。このスイッチング駆動回路200においても、上述した制御方法によって、圧電スピーカ15を低消費電力で駆動することができる。
また、スイッチング駆動回路400においては、スイッチング駆動回路100と同様に、電源電圧VDDに対応するエネルギーを自動的にキャパシタ41に補充することができる。
従って、キャパシタ41にエネルギーをチャージする際に、フェーズ1の実行を必要としないので、ゲートドライバ23は、スイッチング駆動回路400を構成するスイッチング素子の制御を簡潔に行うことができる。また、ゲートドライバ23をを構成する素子を少なくすることができるため、その分だけ回路サイズを小さくすることもできる。
そして、ダイオード48、キャパシタ41、およびインダクタ42は、IC410の外部に外付けの素子として設けられているので、それぞれ所望の値を任意に選択して、スイッチング駆動回路を構成することができる。
圧電スピーカ15等の容量性負荷に転送されたエネルギーを抵抗等でなるべく消費させずに、インダクタ42を介して用いて再びキャパシタ41にチャージして容量性負荷の駆動に再利用する。このため、電源電圧VDDからキャパシタ41に渡すエネルギーは、主に配線や各素子の抵抗等で消費されたエネルギーや圧電スピーカ15等の容量性負荷の運動エネルギー分だけで良く、容量性負荷にチャージされたエネルギーを無駄に消費することなく、容量性負荷を低消費電力で駆動することができる。
さらに、スイッチング素子43の代わりにダイオード48を備えているので、電源電圧VDDに対応するエネルギーを自動的にキャパシタ41に補充することができる。
従って、キャパシタ41にエネルギーをチャージする際に、フェーズ1の実行を必要としないので、ゲートドライバ23は、スイッチング駆動回路を構成するスイッチング素子の制御を簡潔に行うことができる。
11 制御部
12 タッチパネル
13 メモリ
14 圧電スピーカ駆動用アンプ
15 圧電スピーカ
16 リチウムイオン電池
21 誤差抑圧回路
22 PWM回路
23 ゲートドライバ
24 スイッチング駆動回路
25 LPF
41 キャパシタ
42 インダクタ
43〜47 スイッチング素子
48 ダイオード
30〜36 外部接続ピン
110,210,310,410 IC
Claims (9)
- 容量性負荷を駆動する駆動用ドライバであって、
エネルギーを保持する第1の充放電素子と、
前記第1の充放電素子または前記容量性負荷により保持されている前記エネルギーを一時的に保持する第2の充放電素子と、
前記第1の充放電素子と前記第2の充放電素子との間、並びに前記第2の充放電素子と前記容量性負荷との間にそれぞれ接続されるスイッチング素子と、
前記スイッチング素子の電気的接続状態をオン状態とオフ状態とのいずれか一方に切り替えるように制御する制御手段と、
ダイオード構成を有し、電源から前記第1の充放電素子にエネルギーを補充するための補充手段と、
を備え、
前記制御手段は、前記第1の充放電素子に充電されたエネルギーが第2の充放電素子を介して前記容量性負荷に充電され、前記容量性負荷に充電されたエネルギーが第2の充放電素子を介して再び前記第1の充放電素子に充電されるように前記スイッチング素子の電気的接続状態の切り替えを制御することを特徴とする駆動用ドライバ。 - 前記補充手段は、
前記第1の充放電素子に充電されたエネルギー量に応じて、自補充手段の動作状態が、前記電源から前記第1の充放電素子にエネルギーが充電されるような状態となり、
前記制御手段は、
第2のフェーズで前記第1の充放電素子から前記第2の充放電素子にエネルギーが充電され、第3のフェーズで前記第2の充放電素子から前記容量性負荷にエネルギーが転送され、第4のフェーズで前記容量性負荷から前記第2の充放電素子にエネルギーが充電され、第5のフェーズで前記第2の充放電素子から前記第1の充放電素子にエネルギーが転送されるように、前記スイッチング素子の電気的接続状態の切り替えを制御することを特徴とする請求項1記載の駆動用ドライバ。 - 前記補充手段は、
前記第1の充放電素子に充電されたエネルギー量に応じて、前記電源から前記第1の充放電素子にエネルギーを充電する場合、自補充手段の動作状態が、前記電源から前記第1の充放電素子にエネルギーが充電されるような状態となり、
前記制御手段は、
前記第1の充放電素子から前記容量性負荷にエネルギーを充電する場合前記第2フェーズおよび前記第3フェーズが実行され、前記容量性負荷から前記第1の充放電素子にエネルギーを放電する場合前記第4フェーズおよび前記第5フェーズが実行されるように、前記スイッチング素子の電気的接続状態の切り替えを制御することを特徴とする請求項1記載の駆動用ドライバ。 - 前記第1の充放電素子は、
前記電源と、グランドとの間に接続され、
前記第2の充放電素子は、
前記第1の充放電素子の正端子と、前記容量性負荷の正端子との間に接続され、
前記補充手段は、
前記電源と、前記第1の充放電素子の正端子との間に接続され、
前記容量性負荷は、
その負端子が前記第2の充放電素子の電源側の端子に接続され、
前記スイッチング素子は、
前記第2の充放電素子の容量性負荷側の端子と、前記第1の充放電素子の負端子との間に接続される第1のスイッチング素子と、
前記第2の充放電素子の容量性負荷側の端子と、前記容量性負荷の正端子との間に接続される第2のスイッチング素子と、
を備え、
前記補充手段は、
前記第1の充放電素子に充電されたエネルギー量に応じて、前記電源から前記第1の充放電素子にエネルギーを充電する場合、自補充手段の動作状態が、前記電源から前記第1の充放電素子にエネルギーが充電されるような状態となり、
前記制御手段は、
前記第2および第5のフェーズで前記第1のスイッチング素子の電気的接続状態がオン状態となるように制御し、前記第3および第4のフェーズで前記第2のスイッチング素子の電気的接続状態がオン状態となるように制御することを特徴とする請求項2または3記載の駆動用ドライバ。 - 前記容量性負荷は、
その負端子が前記グランドまたは電圧源に接続され、
前記スイッチング素子は、
前記第2の充放電素子の電源側の端子と、前記第1の充放電素子の正端子との間に接続される第3のスイッチング素子と、
前記第2の充放電素子の電源側の端子と、前記容量性負荷の負端子との間に接続される第4のスイッチング素子と、
を備え、
前記制御手段は、
前記第2および第5のフェーズで第3のスイッチング素子の電気的接続状態がオン状態となるように制御し、前記第3および第4のフェーズで第4のスイッチング素子の電気的接続状態がオン状態となるように制御することを特徴とする請求項4記載の駆動用ドライバ。 - 前記制御手段は、
前記第2の充放電素子にエネルギーを充電または前記第2の充放電素子からエネルギーを放電させずに、前記スイッチング素子の電気的接続状態をオフ状態とする待機フェーズとなるように制御することを特徴とする請求項2〜5のいずれか1項に記載の駆動用ドライバ。 - 前記制御手段は、
前記第3および第5のフェーズが実行された直後、前記待機フェーズとなるように前記スイッチング素子の電気的接続状態の切り替えを制御することを特徴とする請求項6記載の駆動用ドライバ。 - 入力信号を変調する入力信号変調手段と、
前記入力信号変調手段によって変調された信号に基づいて容量性負荷を駆動するための出力信号を生成する請求項1〜7のいずれか1項に記載の駆動用ドライバと、
を備えることを特徴とする駆動用アンプ。 - 容量性負荷と、
入力信号を生成する入力信号生成手段と、
前記入力信号生成手段によって生成された入力信号から前記容量性負荷を駆動するための出力信号を出力する請求項8に記載の駆動用アンプと、
前記入力信号生成手段および前記駆動用アンプに電圧を供給する駆動用電源と、
を備えることを特徴とする情報機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011140826A JP5777950B2 (ja) | 2011-06-24 | 2011-06-24 | 駆動用アンプおよび情報機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011140826A JP5777950B2 (ja) | 2011-06-24 | 2011-06-24 | 駆動用アンプおよび情報機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013009179A true JP2013009179A (ja) | 2013-01-10 |
JP5777950B2 JP5777950B2 (ja) | 2015-09-09 |
Family
ID=47676173
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011140826A Expired - Fee Related JP5777950B2 (ja) | 2011-06-24 | 2011-06-24 | 駆動用アンプおよび情報機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5777950B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3836394A1 (en) * | 2019-12-10 | 2021-06-16 | xMEMS Labs, Inc. | Method of driving circuit with energy recycle capability |
EP3836393A1 (en) * | 2019-12-10 | 2021-06-16 | xMEMS Labs, Inc. | Driving circuit with energy recycle capability |
WO2022008864A1 (en) * | 2020-07-06 | 2022-01-13 | Cirrus Logic International Semiconductor Limited | Driver circuitry for capacitive transducers |
EP3944494A1 (en) * | 2020-07-19 | 2022-01-26 | xMEMS Labs, Inc. | Driving circuit with energy recycle capability |
JP7496865B2 (ja) | 2022-03-08 | 2024-06-07 | エクスメムス ラブズ,インコーポレイテッド | 駆動回路に適用される方法及びこの方法を用いた駆動回路 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63161721A (ja) * | 1986-12-25 | 1988-07-05 | Toshiba Corp | 振幅比較回路 |
JP2000333445A (ja) * | 1999-05-21 | 2000-11-30 | Toyota Motor Corp | 双方向dc−dcコンバータ |
JP2001514803A (ja) * | 1997-10-07 | 2001-09-11 | エフエーファウ・モトーレンテヒニク・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング | 容量性負荷、特に、圧電アクチュエータを低い電力損失に制御する方法 |
US20010035696A1 (en) * | 2000-03-29 | 2001-11-01 | Knowles Gareth J. | Device and method for driving symmetric load systems |
JP2009050130A (ja) * | 2007-08-22 | 2009-03-05 | Denso Corp | ピエゾアクチュエータ駆動装置及びdc/dcコンバータ |
JP2011135444A (ja) * | 2009-12-25 | 2011-07-07 | Asahi Kasei Electronics Co Ltd | 駆動用ドライバ、駆動用アンプおよび情報機器 |
-
2011
- 2011-06-24 JP JP2011140826A patent/JP5777950B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63161721A (ja) * | 1986-12-25 | 1988-07-05 | Toshiba Corp | 振幅比較回路 |
JP2001514803A (ja) * | 1997-10-07 | 2001-09-11 | エフエーファウ・モトーレンテヒニク・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング | 容量性負荷、特に、圧電アクチュエータを低い電力損失に制御する方法 |
JP2000333445A (ja) * | 1999-05-21 | 2000-11-30 | Toyota Motor Corp | 双方向dc−dcコンバータ |
US20010035696A1 (en) * | 2000-03-29 | 2001-11-01 | Knowles Gareth J. | Device and method for driving symmetric load systems |
JP2009050130A (ja) * | 2007-08-22 | 2009-03-05 | Denso Corp | ピエゾアクチュエータ駆動装置及びdc/dcコンバータ |
JP2011135444A (ja) * | 2009-12-25 | 2011-07-07 | Asahi Kasei Electronics Co Ltd | 駆動用ドライバ、駆動用アンプおよび情報機器 |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102441767B1 (ko) | 2019-12-10 | 2022-09-07 | 엑스멤스 랩스 인코포레이티드 | 에너지 리사이클 능력을 가지는 회로를 구동시키는 방법 |
EP3836393A1 (en) * | 2019-12-10 | 2021-06-16 | xMEMS Labs, Inc. | Driving circuit with energy recycle capability |
KR20210073445A (ko) * | 2019-12-10 | 2021-06-18 | 엑스멤스 랩스 인코포레이티드 | 에너지 리사이클 능력을 가지는 회로를 구동시키는 방법 |
US11133784B2 (en) | 2019-12-10 | 2021-09-28 | xMEMS Labs, Inc. | Method of driving circuit with energy recycle capability |
US11290015B2 (en) | 2019-12-10 | 2022-03-29 | xMEMS Labs, Inc. | Driving circuit with energy recycle capability |
EP3836394A1 (en) * | 2019-12-10 | 2021-06-16 | xMEMS Labs, Inc. | Method of driving circuit with energy recycle capability |
WO2022008864A1 (en) * | 2020-07-06 | 2022-01-13 | Cirrus Logic International Semiconductor Limited | Driver circuitry for capacitive transducers |
GB2609850A (en) * | 2020-07-06 | 2023-02-15 | Cirrus Logic Int Semiconductor Ltd | Driver circuitry for capacitive transducers |
EP3944494A1 (en) * | 2020-07-19 | 2022-01-26 | xMEMS Labs, Inc. | Driving circuit with energy recycle capability |
CN114025284A (zh) * | 2020-07-19 | 2022-02-08 | 知微电子有限公司 | 具有回收能量能力的驱动电路 |
US11336182B2 (en) | 2020-07-19 | 2022-05-17 | xMEMS Labs, Inc. | Driving circuit with energy recycle capability |
CN114025284B (zh) * | 2020-07-19 | 2024-05-28 | 知微电子有限公司 | 具有回收能量能力的驱动电路 |
JP7496865B2 (ja) | 2022-03-08 | 2024-06-07 | エクスメムス ラブズ,インコーポレイテッド | 駆動回路に適用される方法及びこの方法を用いた駆動回路 |
Also Published As
Publication number | Publication date |
---|---|
JP5777950B2 (ja) | 2015-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6685282B2 (ja) | 多相バックコンバータ回路及び方法のための共用ブートストラップキャパシタ | |
US8441231B2 (en) | Bidirectional hysteretic power converter | |
JP5693578B2 (ja) | パルス幅変調を有するチャージポンプ回路 | |
US8901902B2 (en) | Switching regulator and electronic device incorporating same | |
KR102493533B1 (ko) | 다중 입력/다중 출력 스위칭 컨버터 | |
CN102801313B (zh) | 开关调节器及包含该开关调节器的电子设备 | |
CN114424440A (zh) | 开关功率转换器中的能量的有效使用 | |
EP2973971B1 (en) | Systems and methods for 100 percent duty cycle in switching regulators | |
CN103378731A (zh) | 电源装置及电源的控制方法 | |
US9768682B2 (en) | Switched capacitors with inverted break-before-make without external filtering load capacitor | |
JP2001037213A (ja) | スイッチングレギュレータ | |
JP5777950B2 (ja) | 駆動用アンプおよび情報機器 | |
JP2014057478A (ja) | スイッチングレギュレータおよびその制御回路、制御方法、ならびに電子機器 | |
CN103178711A (zh) | 升降压直流变换电路 | |
JP4366540B2 (ja) | パルス幅変調回路及びそれを用いたスイッチングアンプ | |
JP5324417B2 (ja) | 駆動用ドライバ、駆動用アンプおよび情報機器 | |
JP5966503B2 (ja) | 昇降圧型dc−dcコンバータおよび携帯機器 | |
JP2013009176A (ja) | 駆動用ドライバ、駆動用アンプおよび情報機器 | |
JP2017022953A (ja) | 降圧回路及びこれを用いた降圧充電回路 | |
JP5767660B2 (ja) | Dc−dcコンバータ | |
JP3711276B2 (ja) | Dc−dcコンバータ | |
JP2009157820A (ja) | 電源装置 | |
JP5397227B2 (ja) | 電源回路装置および電圧制御方法 | |
US20140375285A1 (en) | Dc-dc boost converter | |
JP2013009178A (ja) | 駆動用ドライバ、駆動用アンプおよび情報機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140417 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141118 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150616 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150708 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5777950 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |