JP5324417B2 - 駆動用ドライバ、駆動用アンプおよび情報機器 - Google Patents
駆動用ドライバ、駆動用アンプおよび情報機器 Download PDFInfo
- Publication number
- JP5324417B2 JP5324417B2 JP2009294404A JP2009294404A JP5324417B2 JP 5324417 B2 JP5324417 B2 JP 5324417B2 JP 2009294404 A JP2009294404 A JP 2009294404A JP 2009294404 A JP2009294404 A JP 2009294404A JP 5324417 B2 JP5324417 B2 JP 5324417B2
- Authority
- JP
- Japan
- Prior art keywords
- energy
- charge
- phase
- capacitive load
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
そこで、本発明は、上記の課題に鑑み、圧電素子等の容量性負荷にチャージされたエネルギーを無駄に消費することなく、容量性負荷を低消費電力で駆動することのできる駆動用ドライバ、駆動用アンプおよび情報機器を提供することを目的とする。
本発明に係る第1の駆動用ドライバは、容量性負荷を駆動する駆動用ドライバであって、エネルギーを保持する第1の充放電素子と、前記第1の充放電素子または前記容量性負荷により保持されている前記エネルギーを一時的に保持する第2の充放電素子と、前記第1の充放電素子と前記第2の充放電素子との間、並びに前記第2の充放電素子と前記容量性負荷との間にそれぞれ接続されるスイッチング素子と、前記スイッチング素子の電気的接続状態をオン状態とオフ状態とのいずれか一方に切り替えるように制御する制御手段と、を備え、前記制御手段は、前記第1の充放電素子に充電されたエネルギーが第2の充放電素子を介して前記容量性負荷に充電され、前記容量性負荷に充電されたエネルギーが第2の充放電素子を介して再び前記第1の充放電素子に充電されるように前記スイッチング素子の電気的接続状態の切り替えを制御し、前記第2の充放電素子にエネルギーを充電または前記第2の充放電素子からエネルギーを放電させずに、前記スイッチング素子の電気的接続状態をオフ状態とする待機フェーズとなるように制御することを特徴とする。
上記の駆動用ドライバによれば、主に配線や各素子の抵抗等で消費されたエネルギーや容量性負荷の運動エネルギー分を、電源から第1の充放電素子に補充することが可能となる。
上記の駆動用ドライバによれば、第1、第3および第5のフェーズが実行された直後、第2の充放電素子からエネルギーの転送がない状態にしてから、次にフェーズを実行することが可能となる。
上記の駆動用アンプによれば、上記の第1〜第7の駆動用ドライバを備えて構成されるものであるため、低消費電力で容量性負荷を駆動することが可能となる。
上記の情報機器によれば、上記の駆動用アンプを備えて構成されるものであるため、低消費電力で容量性負荷を駆動し、情報機器の全体の消費電力を抑えることが可能となる。
(携帯音楽プレーヤ10の構成)
まず、図1を参照して、本発明に係る駆動用アンプを内蔵した情報機器の一例として、携帯音楽プレーヤ10の構成を説明する。図1は、本発明に係る携帯音楽プレーヤ10の構成を示す回路図である。
制御部11は、携帯音楽プレーヤ10を構成する各部と制御信号等を送受信し、携帯音楽プレーヤ10の全体を統括して制御するものである。制御部11は、リチウムイオン電池16から電源電圧VDDが供給される。制御部11は、入力信号であるオーディオ信号Vinを生成し、生成されたオーディオ信号Vinを圧電スピーカ駆動用アンプ14に出力する。
メモリ13は、制御部11で実行されるプログラムや、音楽ファイル等を記憶するためのものである。
圧電スピーカ駆動用アンプ14は、リチウムイオン電池16からの電源電圧VDDと、制御部11から出力されるオーディオ信号Vinとを入力し、圧電スピーカ15を駆動するスイッチング増幅回路アンプである。
リチウムイオン電池16は、商用電源等から充電することが可能な二次電池であり、制御部11や圧電スピーカ駆動用アンプ14に動作電圧を供給する電源である。また、圧電スピーカ駆動用アンプ14の動作電圧が、リチウムイオン電池16から出力される電源電圧VDDよりも高い場合には、DC−DCコンバータ等の昇圧回路を用いて電源電圧VDDを昇圧しても良い。
次に、図2を参照して、本発明に係る駆動用ドライバを内蔵した圧電スピーカ駆動用アンプ14の構成を説明する。図2は、本発明に係る圧電スピーカ駆動用アンプ14の構成を示す回路図である。
図2に示す圧電スピーカ駆動用アンプ14は、誤差抑圧回路21、PWM(Pulse Width Modulation)回路22、ゲートドライバ23、スイッチング駆動回路24およびLPF25を備えて構成される。
誤差抑圧回路21は、入力端子26,27から差動信号で入力されるオーディオ信号Vinの振幅と、差動信号で出力側から帰還する出力信号Voutの振幅との誤差を検出し、検出した振幅の誤差に基づいてオーディオ信号Vinの振幅を補正した信号を出力する回路である。
ゲートドライバ23は、スイッチング駆動回路24を構成するスイッチング素子を駆動するための駆動制御信号φ0〜φ2を生成し、出力する回路である。
LPF25は、スイッチング駆動回路24から出力された出力信号Voutを入力側に帰還させる際、出力信号Voutの高周波成分を除去し、信号の低周波成分を取り出すフィルタリング回路である。
次に、図3を参照して、本発明に係るスイッチング駆動回路24の構成を説明する。図3は、本発明に係るスイッチング駆動回路24の構成を示す回路図である。
図3に示すスイッチング駆動回路24は、キャパシタ41、コイル42およびスイッチング素子43〜47を備えて構成される。
キャパシタ41は、電源電圧VDDと、グランドとの間に接続される。このキャパシタ41は、リチウムイオン電池16の電源電圧VDDに対応するエネルギーをチャージするとともに、チャージされたエネルギーを放電する充放電素子である。本実施形態において、圧電スピーカ15の容量が1μF程度であるのに対して、キャパシタ41の容量は圧電スピーカ15の容量よりも大きい50μF程度として説明する。
スイッチング素子43は、電源電圧VDDと、キャパシタ41の正端子との間に接続されている。このスイッチング素子43は、駆動制御信号φ0によって電気的接続状態をオン状態とオフ状態とのいずれか一方に切り替えて、電源電圧VDDに対応するエネルギーをキャパシタ41に補充するための素子である。スイッチング素子43は、駆動制御信号φ0がHレベルになると電気的接続状態がオン状態となりキャパシタ41にエネルギーを充電し、駆動制御信号φ0がLレベルになると電気的接続状態がオフ状態となりキャパシタ41への充電をやめる。
このスイッチング駆動回路24においては、スイッチング素子44,45の電気的接続状態がオン状態になってできる回路のグランドと、スイッチング素子46,47の電気的接続状態がオン状態になってできる回路のグランドとが共通化されている。
次に、図4を参照して、スイッチング駆動回路24の動作方法を説明する。スイッチング駆動回路24は、駆動制御信号φ0〜φ2によるスイッチング素子43〜47の切り替えにより、回路の状態が複数種類のフェーズに変化する。図4は、各フェーズにおけるスイッチング駆動回路24の等価回路を示す回路図である。
図4(a)は電源電圧VDDに対応するエネルギーをキャパシタ41にチャージするフェーズ1におけるスイッチング駆動回路24の等価回路を示し、図4(b)はキャパシタ41からコイル42にエネルギーをチャージするフェーズ2におけるスイッチング駆動回路24の等価回路を示し、図4(c)はコイル42から圧電スピーカ15にエネルギーを転送するフェーズ3におけるスイッチング駆動回路24の等価回路を示し、図4(d)は圧電スピーカ15からコイル42にエネルギーをチャージするフェーズ4におけるスイッチング駆動回路24の等価回路を示し、図4(e)はコイル42からキャパシタ41にエネルギーを転送するフェーズ5におけるスイッチング駆動回路24の等価回路を示す。
ここで、キャパシタ41のエネルギーが移動する前のキャパシタ41の両端子間の電圧をV1とし、キャパシタ41のエネルギーが移動した後のキャパシタ41の両端子間の電圧をV2とすると、キャパシタ41の両端子間の電圧は、エネルギーが移動する前後でV1からV2に減少していく。このため、キャパシタ41から移動したエネルギーΔEC1は、
ΔEC1=(1/2)C1(V1 2−V2 2) ……式(1)
となる。
ΔEL=(1/2)L(I1 2−0)
=(1/2)LI1 2 ……式(2)
となる。
V=I×√(L/C) ……式(3)
となる。キャパシタのキャパシタンスCをC1として、式(3)を式(1)に代入すると、
ΔEC1=(1/2)C1(V1 2−V2 2)
=(1/2)C1(I1 2(L/C1)−02(L/C1))
=(1/2)LI1 2−0
=(1/2)LI1 2 ……式(4)
となる。よって、キャパシタ41から移動したエネルギーΔEC1とコイル42にチャージされたエネルギーΔELとは等しくなる。つまり、キャパシタ41からコイル42にエネルギーが転送される際、配線や各素子の抵抗値等を無視すれば、エネルギーが無駄に消費されないことが言える。但し、実際には、配線や各素子の抵抗等によってエネルギーが消費されるので、配線や各素子の抵抗等で消費されてしまう損失分のエネルギーをELOSSとすると、エネルギー保存の法則によって、キャパシタ41から移動したエネルギーΔEC1は、
ΔEC1=ΔEL+ELOSS ……式(5)
となる。
フェーズ2と同様に、圧電スピーカ15にエネルギーが転送される前のコイル42に流れる電流はI1であり、圧電スピーカ15にエネルギーが転送された後のコイル42に流れる電流は0となるので、コイル42に流れる電流は、エネルギーが転送される前後でI1から0に減少していく。このため、コイル42に転送されたエネルギーΔELは、
ΔEL=(1/2)LI1 2 ……式(6)
となる。
ΔEC2=(1/2)C2(V4 2−V3 2) ……式(7)
となる。
ΔEC2=ΔEL+ELOSS ……式(8)
となる。
圧電スピーカ15のエネルギーが移動する前の圧電スピーカ15の両端子間の電圧をV5とし、圧電スピーカ15のエネルギーが移動した後のキャパシタ41の両端子間の電圧をV6とすると、圧電スピーカ15の両端子間の電圧は、エネルギーが移動する前後でV5からV6に減少していく。このため、圧電スピーカ15から移動したエネルギーΔEC3は、
ΔEC3=(1/2)C2(V5 2−V6 2) ……式(9)
となる。
ΔEL=(1/2)LI2 2 ……式(10)
となる。
ΔEC3=ΔEL+ELOSS ……式(11)
となる。
コイル42のエネルギーが移動する前のコイル42の両端子間の電圧をV7とし、コイル42のエネルギーが移動した後のコイル42の両端子間の電圧をV8とすると、コイル42の両端子間の電圧は、エネルギーが移動する前後でV7からV8に増加していく。このため、キャパシタ41から移動したエネルギーΔEC4は、
ΔEC4=(1/2)C1(V8 2−V7 2) ……式(12)
となる。
ΔEL=(1/2)LI2 2 ……式(13)
となる。
ΔEC4=ΔEL+ELOSS ……式(14)
となる。
このため、所定のエネルギーが失われたときや、フェーズ2からフェーズ5までの各フェーズが所定の回数だけ行われると、再びフェーズ1に戻り、配線や各素子の抵抗等によって失われたエネルギー分だけのエネルギーをキャパシタ41にチャージする。その後、各フェーズを同様に行う動作を繰り返す。
次に、図5〜図7を参照して、スイッチング駆動回路24のキャパシタ41およびコイル42、圧電スピーカ15におけるエネルギーの変化を説明する。図5〜図7は、スイッチング駆動回路24のキャパシタ41、コイル42および圧電スピーカ15におけるエネルギーの変化を示すグラフである。
また、待機フェーズの後、上述したフェーズ2からフェーズ5までの各フェーズを、待機フェーズを入れながら実行すると、再びフェーズ1に戻る。
次に、図8を参照して、図5に示したタイミングで各フェーズを実行するゲートドライバ23の構成を説明する。図8は、本発明に係るゲートドライバ23の構成を示す回路図である。
なお、これから説明するゲートドライバ23は図5で示したように各フェーズを実行する回路の一例であって、ゲートドライバ23は例えばフェーズ1を実行するタイミング等に合わせて様々に構成することができる。
図8に示すゲートドライバ23は、フリップフロップ回路31a〜31e、AND回路32a〜32kおよびOR回路33a〜33cを備えて構成される。
AND回路32bは、駆動制御信号φ0を生成するための駆動制御信号生成回路である。AND回路32bは、4つの入力信号をすべて「1」で入力した場合に駆動制御信号φ0をHレベルで出力する。それ以外の場合、AND回路32bは駆動制御信号φ0をLレベルで出力する。
AND回路32g〜32jおよびOR回路33bは、駆動制御信号φ2を生成するための駆動制御信号生成回路である。AND回路32g〜32jのいずれかから「1」が出力された場合に、OR回路33bは駆動制御信号φ2をHレベルで出力する。それ以外の場合、OR回路33bは駆動制御信号φ2をLレベルで出力する。
次に、図9および図10を参照して、スイッチング駆動回路24の変形例に係るスイッチング駆動回路100,200の構成を説明する。図9はスイッチング駆動回路24の第1変形例に係るスイッチング駆動回路100の構成を示す回路図であり、図10はスイッチング駆動回路24の第2変形例に係るスイッチング駆動回路200の構成を示す回路図である。
勿論、フェーズ2,5でスイッチング素子44,45の電気的接続状態がオン状態になってできる回路と、フェーズ3,4でスイッチング素子46,47の電気的接続状態がオン状態になってできる回路とを別々のグランドに接続することもできる。
圧電スピーカ15等の容量性負荷に転送されたエネルギーを抵抗等でなるべく消費させずに、コイル42を介して用いて再びキャパシタ41にチャージして容量性負荷の駆動に再利用する。このため、電源電圧VDDからキャパシタ41に渡すエネルギーは、主に配線や各素子の抵抗等で消費されたエネルギーや圧電スピーカ15等の容量性負荷の運動エネルギー分だけで良く、容量性負荷にチャージされたエネルギーを無駄に消費することなく、容量性負荷を低消費電力で駆動することができる。
11 制御部
12 タッチパネル
13 メモリ
14 圧電スピーカ駆動用アンプ
15 圧電スピーカ
16 リチウムイオン電池
21 誤差抑圧回路
22 PWM回路
23 ゲートドライバ
24 スイッチング駆動回路
25 LPF
41 キャパシタ
42 コイル
43〜47 スイッチング素子
Claims (9)
- 容量性負荷を駆動する駆動用ドライバであって、
エネルギーを保持する第1の充放電素子と、
前記第1の充放電素子または前記容量性負荷により保持されている前記エネルギーを一時的に保持する第2の充放電素子と、
前記第1の充放電素子と前記第2の充放電素子との間、並びに前記第2の充放電素子と前記容量性負荷との間にそれぞれ接続されるスイッチング素子と、
前記スイッチング素子の電気的接続状態をオン状態とオフ状態とのいずれか一方に切り替えるように制御する制御手段と、
を備え、
前記制御手段は、前記第1の充放電素子に充電されたエネルギーが第2の充放電素子を介して前記容量性負荷に充電され、前記容量性負荷に充電されたエネルギーが第2の充放電素子を介して再び前記第1の充放電素子に充電されるように前記スイッチング素子の電気的接続状態の切り替えを制御し、前記第2の充放電素子にエネルギーを充電または前記第2の充放電素子からエネルギーを放電させずに、前記スイッチング素子の電気的接続状態をオフ状態とする待機フェーズとなるように制御することを特徴とする駆動用ドライバ。 - 電源から前記第1の充放電素子にエネルギーを補充するための補充手段を備え、
前記制御手段は、
前記電源から前記第1の充放電素子にエネルギーが補充されるように前記補充手段の動作状態を制御することを特徴とする請求項1記載の駆動用ドライバ。 - 前記制御手段は、
第1のフェーズで前記電源から前記第1の充放電素子にエネルギーが充電され、第2のフェーズで前記第1の充放電素子から前記第2の充放電素子にエネルギーが充電され、第3のフェーズで前記第2の充放電素子から前記容量性負荷にエネルギーが転送され、第4のフェーズで前記容量性負荷から前記第2の充放電素子にエネルギーが充電され、第5のフェーズで前記第2の充放電素子から前記第1の充放電素子にエネルギーが転送されるように、前記補充手段の動作状態および前記スイッチング素子の電気的接続状態の切り替えを制御することを特徴とする請求項2記載の駆動用ドライバ。 - 前記制御手段は、
前記電源から前記第1の充放電素子にエネルギーを充電する場合前記第1フェーズが実行され、前記第1の充放電素子から前記容量性負荷にエネルギーを充電する場合前記第2フェーズおよび前記第3フェーズが実行され、前記容量性負荷から前記第1の充放電素子にエネルギーを放電する場合前記第4フェーズおよび前記第5フェーズが実行されるように、前記補充手段の動作状態および前記スイッチング素子の電気的接続状態の切り替えを制御することを特徴とする請求項3記載の駆動用ドライバ。 - 前記第1の充放電素子は、
前記電源と、グランドとの間に接続され、
前記第2の充放電素子は、
前記第1の充放電素子の正端子と、前記容量性負荷の正端子との間に接続され、
前記補充手段は、
前記電源と、前記第1の充放電素子の正端子との間に接続され、
前記容量性負荷は、
その負端子が前記第2の充放電素子の電源側の端子に接続され、
前記スイッチング素子は、
前記第2の充放電素子の容量性負荷側の端子と、前記第1の充放電素子の負端子との間に接続される第1のスイッチング素子と、
前記第2の充放電素子の容量性負荷側の端子と、前記容量性負荷の正端子との間に接続される第2のスイッチング素子と、
を備え、
前記制御手段は、
前記第1のフェーズで前記補充手段の動作状態が前記電源から前記第1の充放電素子にエネルギーを充電する状態となるように制御し、前記第2および第5のフェーズで前記第1のスイッチング素子の電気的接続状態がオン状態となるように制御し、前記第3および第4のフェーズで前記第2のスイッチング素子の電気的接続状態がオン状態となるように制御することを特徴とする請求項3または4記載の駆動用ドライバ。 - 前記容量性負荷は、
その負端子が前記グランドまたは電圧源に接続され、
前記スイッチング素子は、
前記第2の充放電素子の電源側の端子と、前記第1の充放電素子の正端子との間に接続される第3のスイッチング素子と、
前記第2の充放電素子の電源側の端子と、前記容量性負荷の負端子との間に接続される第4のスイッチング素子と、
を備え、
前記制御手段は、
前記第2および第5のフェーズで第3のスイッチング素子の電気的接続状態がオン状態となるように制御し、前記第3および第4のフェーズで第4のスイッチング素子の電気的接続状態がオン状態となるように制御することを特徴とする請求項5記載の駆動用ドライバ。 - 前記制御手段は、
前記第1、第3および第5のフェーズが実行された直後、前記待機フェーズとなるように前記スイッチング素子の電気的接続状態の切り替えを制御することを特徴とする請求項3〜6のいずれか一項に記載の駆動用ドライバ。 - 入力信号を変調する入力信号変調手段と、
前記入力信号変調手段によって変調された信号に基づいて容量性負荷を駆動するための出力信号を生成する請求項1〜7のいずれか1項に記載の駆動用ドライバと、
を備えることを特徴とする駆動用アンプ。 - 容量性負荷と、
入力信号を生成する入力信号生成手段と、
前記入力信号生成手段によって生成された入力信号から前記容量性負荷を駆動するための出力信号を出力する請求項8に記載の駆動用アンプと、
前記入力信号生成手段および前記駆動用アンプに電圧を供給する駆動用電源と、
を備えることを特徴とする情報機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009294404A JP5324417B2 (ja) | 2009-12-25 | 2009-12-25 | 駆動用ドライバ、駆動用アンプおよび情報機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009294404A JP5324417B2 (ja) | 2009-12-25 | 2009-12-25 | 駆動用ドライバ、駆動用アンプおよび情報機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011135444A JP2011135444A (ja) | 2011-07-07 |
JP5324417B2 true JP5324417B2 (ja) | 2013-10-23 |
Family
ID=44347677
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009294404A Expired - Fee Related JP5324417B2 (ja) | 2009-12-25 | 2009-12-25 | 駆動用ドライバ、駆動用アンプおよび情報機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5324417B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5777950B2 (ja) * | 2011-06-24 | 2015-09-09 | 旭化成エレクトロニクス株式会社 | 駆動用アンプおよび情報機器 |
US9000690B2 (en) * | 2012-06-13 | 2015-04-07 | Texas Instruments Incorporated | Driver for capacitive loads |
US11998948B2 (en) * | 2020-07-06 | 2024-06-04 | Cirrus Logic Inc. | Driver circuitry for piezoelectric transducers |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4337192B2 (ja) * | 1999-11-25 | 2009-09-30 | 株式会社デンソー | ピエゾアクチュエータ駆動回路 |
JP4092897B2 (ja) * | 2001-09-25 | 2008-05-28 | 松下電工株式会社 | 圧電素子駆動装置及びダイヤフラムポンプ |
JP2003134851A (ja) * | 2001-10-22 | 2003-05-09 | Nippon Soken Inc | ピエゾアクチュエータ駆動回路 |
EP2763247A3 (en) * | 2006-05-11 | 2014-09-17 | SPI Lasers UK Limited | Apparatus for providing optical radiation |
KR100977505B1 (ko) * | 2006-05-15 | 2010-08-23 | 아사히 가세이 일렉트로닉스 가부시끼가이샤 | 구동 장치 |
-
2009
- 2009-12-25 JP JP2009294404A patent/JP5324417B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011135444A (ja) | 2011-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102493533B1 (ko) | 다중 입력/다중 출력 스위칭 컨버터 | |
CN100514813C (zh) | Dc-dc变换器及其控制单元和方法 | |
JP3666805B2 (ja) | Dc/dcコンバータ | |
JP5777950B2 (ja) | 駆動用アンプおよび情報機器 | |
CN102801313B (zh) | 开关调节器及包含该开关调节器的电子设备 | |
JP5693578B2 (ja) | パルス幅変調を有するチャージポンプ回路 | |
EP2719077B1 (en) | Direct drive waveform generator | |
WO2011159346A1 (en) | Audio output drivers for piezo speakers | |
CN115812272B (zh) | 低占空比下的迟滞功率转换器的优化控制 | |
JP5324417B2 (ja) | 駆動用ドライバ、駆動用アンプおよび情報機器 | |
CN110945767A (zh) | Dc-dc转换器 | |
JP2009065613A (ja) | パルス幅変調回路及びそれを用いたスイッチングアンプ | |
GB2598071A (en) | A DC-DC converter | |
TW200505137A (en) | Power factor correction circuit and method of varying switching frequency | |
JP2017022953A (ja) | 降圧回路及びこれを用いた降圧充電回路 | |
JP5767660B2 (ja) | Dc−dcコンバータ | |
JP2013009176A (ja) | 駆動用ドライバ、駆動用アンプおよび情報機器 | |
JP5966503B2 (ja) | 昇降圧型dc−dcコンバータおよび携帯機器 | |
US20140375285A1 (en) | Dc-dc boost converter | |
JP2013009177A (ja) | 駆動用ドライバ、駆動用アンプおよび情報機器 | |
JP5397227B2 (ja) | 電源回路装置および電圧制御方法 | |
JPH11252900A (ja) | 電源回路、電源回路を含む表示装置及び表示装置を含む電子機器 | |
JP2013009178A (ja) | 駆動用ドライバ、駆動用アンプおよび情報機器 | |
US20080088346A1 (en) | Method and apparatus for voltage to current conversion | |
KR101287854B1 (ko) | 전압 생성 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120830 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130507 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130626 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130716 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130718 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5324417 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |