JP2013009177A - 駆動用ドライバ、駆動用アンプおよび情報機器 - Google Patents
駆動用ドライバ、駆動用アンプおよび情報機器 Download PDFInfo
- Publication number
- JP2013009177A JP2013009177A JP2011140824A JP2011140824A JP2013009177A JP 2013009177 A JP2013009177 A JP 2013009177A JP 2011140824 A JP2011140824 A JP 2011140824A JP 2011140824 A JP2011140824 A JP 2011140824A JP 2013009177 A JP2013009177 A JP 2013009177A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- switching
- energy
- capacitive load
- charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Circuit For Audible Band Transducer (AREA)
- Amplifiers (AREA)
Abstract
【解決手段】ゲートドライバ回路23は、駆動信号VCN,VCPがゼロクロス付近の範囲RZにあるときに、PMOSトランジスタ47,49およびNMOSトランジスタ50,51の導通状態を切り換える。これによって、圧電スピーカー駆動用アンプ14は、動作状態を、通常動作状態からゼロクロス動作状態にする。そして、その駆動信号VCN,VCPによって圧電スピーカー15を駆動するための各動作フェーズを、本来のスイッチング動作周期に基づく時間通りに行うことができる。
【選択図】図3
Description
本発明による第1の駆動用ドライバは、容量性負荷を駆動するためのエネルギーが充電される第1の充放電素子と、前記第1の充放電素子または前記容量性負荷に充電されたエネルギーが一時的に充電される第2の充放電素子と、前記第1の充放電素子に充電されたエネルギーを前記第2の充放電素子を介して前記容量性負荷に充電させる状態と、前記容量性負荷に充電されたエネルギーを前記第2の充放電素子を介して前記第1の充放電素子に充電させる状態とを交互に切り替える充電方向切替用スイッチング素子と、前記充電方向切替用スイッチング素子によって前記第1の充放電素子に充電されたエネルギーを前記容量性負荷に充電させる状態と、前記容量性負荷に充電されたエネルギーを前記第1の充放電素子に充電させる状態とを交互に切り替える際に、前記第1の充放電素子または前記容量性負荷に充電されたエネルギーを前記容量性負荷の正極端子側から充電させる状態と、前記第1の充放電素子または前記容量性負荷に充電されたエネルギーを前記容量性負荷の負極端子側から充電させる状態とを交互に切り替える極性切替用スイッチング素子と、前記容量性負荷に充電されたエネルギーを前記容量性負荷の正極端子側からグランドに放電させる状態と、前記容量性負荷に充電されたエネルギーを前記容量性負荷の負極端子側からグランドに放電させる状態とを交互に切り替える放電方向切替用スイッチング素子と、前記充電方向切替用スイッチング素子、前記極性切替用スイッチング素子および放電方向切替用スイッチング素子の導通状態が、オン状態とオフ状態とのいずれか一方に切り替わるように制御する制御回路とを備え、前記制御回路は、前記容量性負荷を駆動するための差動信号である駆動信号のうちの一方の信号の電圧値と他方の信号の電圧値との差が所定の範囲内にある状態であるゼロクロス動作状態において、前記駆動信号のうちの一方の信号の電圧値を前記容量性負荷に充電されたエネルギーを放電させることで変化させる状態と、他方の信号の電圧値を前記容量性負荷に充電されたエネルギーを放電させることで変化させる状態とが交互に繰り返されるとともに、前記ゼロクロス状態以外の状態である通常動作状態において、前記容量性負荷を駆動するための差動信号である駆動信号のうちの一方の信号の電圧値を前記容量性負荷に充電されるエネルギーに応じて変化させる状態と、他方の信号の電圧値を前記容量性負荷に充電されるエネルギーに応じて変化させる状態とが交互に繰り返されるように、前記充電方向切替用スイッチング素子、前記極性信号切替用スイッチング素子および前記放電方向切替用スイッチング素子の導通状態の切り替えを制御することを特徴とする。
上記の第2の駆動用ドライバによれば、制御回路が、最初に第1フェーズになる前と、第1フェーズから第4フェーズまでの各動作フェーズがある回数だけ順番に繰り返されて再び第1フェーズになる前とに、駆動用ドライバの動作フェーズをエネルギー補充フェーズに決定する。これにより、制御回路が、エネルギー補充フェーズに合わせて、さらにエネルギー補充用素子の導通状態を制御することが可能になる。
本発明による第5の駆動用ドライバは、前記第2の充放電素子を流れる電流が減少し始めてから0(A)になるまでの間の状態であるか否かを監視して、その監視結果に応じた電圧レベルの電流監視結果信号を出力する電流監視回路と、を備え、前記制御回路は、少なくとも、前記第1フェーズから第4フェーズまでの各動作フェーズにおいて、前記電流監視回路から出力された電流監視結果信号の電圧レベルと、前記入力信号を変調した変調信号の電圧レベルとの組み合わせに基づいて、前記第1の充放電素子または前記容量性負荷に充電されたエネルギーを、前記第2の充放電素子に充電させる充電フェーズと、前記第2の充放電素子に充電さたれエネルギーを、前記容量性負荷または前記第1の充放電素子に転送する転送フェーズと、前記第1の充放電素子と前記第2の充放電素子と前記容量性負荷との間で、前記第1の充放電素子、前記第2の充放電素子または前記容量性負荷に充電されたエネルギーの充電および転送を行わない待機フェーズとの各動作フェーズが繰り返されるように、前記充電方向切替用スイッチング素子および前記極性切替用スイッチング素子の導通状態の切り替えを制御する。
本発明による第7の駆動用ドライバは、前記第1の充放電素子は、前記駆動用電源と、グランドとの間に接続され、前記第2の充放電素子は、前記第1の充放電素子の正極端子と、前記容量性負荷の正極端子との間に接続され、前記充電方向切替用スイッチング素子は、前記第2の充放電素子の容量性負荷側の端子と、前記第1の充放電素子の負極端子との間、または前記第1の充放電素子の正極端子と、前記第2の充放電素子の前記駆動用電源側の端子との間のうち、少なくとも前記第2の充放電素子の容量性負荷側の端子と、前記第1の充放電素子の負極端子との間に接続され、前記極性切替用スイッチング素子は、前記第2の充放電素子の容量性負荷側の端子と、前記容量性負荷の正極端子との間に接続され、かつ、前記容量性負荷の負極端子と、前記第2の充放電素子の前記駆動用電源側の端子との間に接続された正極側スイッチング素子と、前記第2の充放電素子の容量性負荷側の端子と、前記容量性負荷の負極端子との間に接続され、かつ、前記容量性負荷の正極端子と、前記第2の充放電素子の前記駆動用電源側の端子との間に接続された負極側スイッチング素子とであって、前記放電方向切替用スイッチング素子は、前記容量性負荷の正極端子と、前記グランドとの間に接続された正極側放電スイッチング素子と、前記容量性負荷の負極端子と、前記グランドとの間に接続された負極側放電スイッチング素子とであって、前記制御回路は、前記第1フェーズの充電フェーズ、前記第2フェーズの転送フェーズ、前記第3フェーズの充電フェーズ、および前記第4フェーズの転送フェーズのとき、前記充電方向切替用スイッチング素子の導通状態をオン状態にすることによって閉回路が形成されるように制御して、前記第1フェーズの転送フェーズ、および前記第2フェーズの充電フェーズのとき、前記正極側スイッチング素子の導通状態をオン状態にすることによって閉回路が形成されるように制御して、前記第3フェーズの転送フェーズ、および前記第4フェーズの充電フェーズのとき、前記負極側スイッチング素子の導通状態をオン状態にすることによって閉回路が形成されるように制御して、前記第1フェーズの待機フェーズ、前記第2フェーズの待機フェーズ、前記第3フェーズの待機フェーズ、および前記第4フェーズの待機フェーズのとき、前記充電方向切替用スイッチング素子、前記正極側スイッチング素子、および前記負極側スイッチング素子の導通状態がオフ状態にすることによって閉回路が形成されないように制御して、前記第2フェーズのゼロクロス動作状態、および前記第3フェーズのゼロクロス動作状態のとき、前記充電方向切替用スイッチング素子および前記正極側スイッチング素子のうちの、前記第1の充放電素子の正極端子と前記容量性負荷の負極端子との間のスイッチング素子、ならびに前記正極側放電スイッチング素子の導通状態をオン状態にすることによって閉回路が形成されるように制御して、前記第4フェーズのゼロクロス動作状態、および前記第1フェーズのゼロクロス動作状態のとき、前記充電方向切替用スイッチング素子および前記負極側スイッチング素子のうちの、前記第1の充放電素子の正極端子と前記容量性負荷の正極端子との間のスイッチング素子、ならびに前記負極側放電スイッチング素子の導通状態をオン状態にすることによって閉回路が形成されるように制御する。
本発明による第9の駆動用ドライバは、前記制御回路は、前記充電方向切替用スイッチング素子の導通状態をオン状態にすることによって閉回路が形成されるように制御する際に、その閉回路がグランドに接続されるように制御して、前記正極側スイッチング素子および前記負極側スイッチング素子の導通状態をオン状態にすることによって閉回路が形成されるように制御する際に、その閉回路が前記駆動用電源とは別の電源、前記グランド、または前記グランドとは別のグランドに接続されるように制御する。
本発明による駆動用アンプは、記入力信号を変調した変調信号を出力する変調回路と、前記変調回路から出力された変調信号に基づいて、前記容量性負荷を駆動するための差動信号である駆動信号を生成する請求項1〜9のいずれか1項に記載の駆動用ドライバとを備えることを特徴とする。
本発明による情報機器は、容量性負荷と、入力信号を生成する入力信号生成回路と、前記入力信号生成回路によって生成された入力信号に基づいて、前記容量性負荷を駆動するための駆動信号を出力する請求項10に記載の駆動用アンプと、前記入力信号生成回路および前記駆動用アンプに所定の電源電圧を供給する駆動用電源とを備えることを特徴とする。
さらに、本発明によれば、駆動用ドライブは、第1の充放電素子と第2の充放電素子とを備え、圧電スピーカー等の容量性負荷に充電されたエネルギーを抵抗等の素子でなるべく無駄に消費させることなく、第2の充放電素子を介して第1の充放電素子にエネルギーを再び充電させる。そして、駆動用ドライブは、その第1の充放電素子に充電されたエネルギーを、容量性負荷を駆動するフェーズで用いる。このため、駆動用ドライバは、主に配線や各素子の抵抗等で消費されたエネルギー分や圧電スピーカー等の容量性負荷の運動エネルギー分だけを、電源から第1の充放電素子に渡して、容量性負荷を低消費電力で駆動することができる。
(携帯音楽プレーヤー10の装置構成)
まず、図1を参照して、本発明に係る駆動用ドライバを駆動用アンプとして備えた情報機器の一例として、携帯音楽プレーヤー10の装置構成を説明する。
制御部11は、携帯音楽プレーヤー10を構成する各部と制御信号等を送受信して、携帯音楽プレーヤー10の全体を統括して制御するものである。制御部11は、リチウムイオン電池16から所定の電源電圧VDDが供給される。制御部11は、入力信号生成回路を兼ねており、入力信号であるオーディオ信号VIP,VINを生成して、生成されたオーディオ信号VIP,VINを圧電スピーカー駆動用アンプ14に出力する。
メモリ13は、制御部11で実行されるプログラムや、外部のパーソナルコンピューター等から取り込んだ音楽ファイル等を記憶するものである。
圧電スピーカー駆動用アンプ14は、リチウムイオン電池16からの電源電圧VDDと、制御部11から出力されたオーディオ信号VIP,VINとを入力して、圧電スピーカー15を駆動する駆動用アンプである。
(圧電スピーカー駆動用アンプ14の回路構成)
続いて、図2を参照して、本発明に係る駆動用アンプの一例として、携帯音楽プレーヤー10の圧電スピーカー駆動用アンプ14の装置構成を説明する。
PWM回路22は、誤差抑圧回路21から出力されたオーディオ信号VIP´,VIN´をPWM変調して、変調信号であるPWM信号を出力する変調回路である。なお、本実施形態における変調方式は、PWM変調であるが、これに限定されない。変調方式は、PWM変調以外にも、例えばデルタシグマ変調を含むPDM(Pulse Density Modulation)変調等であっても良い。
LPF回路25a,25bは、スイッチング駆動回路24から出力された駆動信号VCP,VCNを入力側に帰還させる際に、駆動信号VCP,VCNの高周波成分を除去して、駆動信号VCP,VCNの低周波成分を取り出すフィルタリング回路である。
続いて、図3を参照して、本発明に係るスイッチング駆動回路24の回路構成を説明する。
図3は、スイッチング駆動回路24の回路構成を示す回路図である。図3に示すスイッチング駆動回路24は、キャパシタ41と、インダクタ42と、PMOSトランジスタ43,45〜47と、NMOSトランジスタ44,50,51とを備えて構成される。
キャパシタ41は、電源電圧VDDを出力する駆動用電源と、グランドとの間に接続される。このキャパシタ41には、リチウムイオン電池16の電源電圧VDDに対応するエネルギーが充電される。そして、その充電されたエネルギーが、キャパシタ41から放電される。このキャパシタ41は、第1の充放電素子として機能する。
インダクタ42は、キャパシタ41の正極端子と、圧電スピーカー15の正極端子との間に接続される。このインダクタ42には、インダクタ42に流れる電流値に応じたエネルギーが一時的に充電される。そして、その充電されたエネルギーがインダクタ42から放電される。このインダクタ42は、第2の充放電素子として機能する。
NMOSトランジスタ44は、インダクタ42の容量性負荷側の端子と、キャパシタ41の負極端子との間に接続される。NMOSトランジスタ44は、駆動制御信号φ1によって導通状態をオン状態とオフ状態とのいずれか一方に切り替えるためのスイッチング素子である。NMOSトランジスタ44は、駆動制御信号φ1がHレベルになると導通状態がオン状態になり、駆動制御信号φ1がLレベルになると導通状態がオフ状態になる。
PMOSトランジスタ45は、インダクタ42の容量性負荷側の端子と、PMOSトランジスタ46の駆動用電源側の端子との間に接続される。PMOSトランジスタ45は、駆動制御信号φ2によって導通状態をオン状態とオフ状態とのいずれか一方に切り替えるためのスイッチング素子である。PMOSトランジスタ45は、駆動制御信号φ2がLレベルになると導通状態がオン状態になり、駆動制御信号φ2がHレベルになると導通状態がオフ状態になる。
続いて、図4を参照して、圧電スピーカー駆動用アンプ14の動作フェーズを説明する。
図4は、圧電スピーカー駆動用アンプ14の各動作フェーズにおける比較結果信号Sa,Sbおよび駆動信号VCP,VCNの電圧値を示すタイムチャートである。図4の縦軸は、第1の比較回路31aから出力された比較結果信号Saの電圧レベル、第2の比較回路31bから出力された比較結果信号Sbの電圧レベル、および圧電スピーカー駆動用アンプ14から出力された駆動信号VCN,VCPの電圧値を示す。また、横軸は、時間Tを示す。
まず、第1フェーズは、駆動信号VCPの電圧値を増加させて、駆動信号VCNの電圧値を所定の電圧レベルであるアナロググランド電圧レベルVLPにさせるフェーズである。次の第2フェーズは、駆動信号VCNの電圧値をアナロググランド電圧レベルVLPにさせて、駆動信号VCPの電圧値を減少させるフェーズである。
これらの動作フェーズは、圧電スピーカー駆動用アンプ14が、主に比較結果信号Saの電圧レベルと、比較結果信号Sbの電圧レベルとの組み合わせによって決める。なお、圧電スピーカー駆動用アンプ14が動作フェーズを決定する際に同期をとる必要があるため、PWM信号Spも必要であるがここでは説明を省略する。
続いて、図5、図6Aおよび図6Bを参照して、スイッチング駆動回路24の各動作フェーズにおける各素子のエネルギーの変化を説明する。
図5、図6Aおよび図6Bは、スイッチング駆動回路24の各動作フェーズにおけるスイッチング駆動回路24の等価回路を示す回路図である。図5に示す等価回路(1a)は、エネルギー補充フェーズにおけるスイッチング駆動回路24の等価回路を示す。図5に示す等価回路(1b)および等価回路(1c)は、第1フェーズにおけるスイッチング駆動回路24の等価回路を示す。図5に示す等価回路(1d)および等価回路(1e)は、第2フェーズにおけるスイッチング駆動回路24の等価回路を示す。また、図6Aに示す等価回路(2a)および等価回路(2b)は、第3フェーズにおけるスイッチング駆動回路24の等価回路を示す。図6Aに示す等価回路(2c)および等価回路(2d)は、第4フェーズにおけるスイッチング駆動回路24の等価回路を示す。図6Bに示す等価回路(3a)および等価回路(3b)は、スイッチング駆動回路24の第1フェーズから第4フェーズまでのゼロクロス動作状態における等価回路を示す。
まず、等価回路(1a)に示すように、エネルギー補充フェーズにおいて、PMOSトランジスタ43の導通状態がオン状態になってキャパシタ41の正極端子が駆動用電源に接続され、キャパシタ41の負極端子がグランドに接続される。これにより、電源電圧VDDに対応するエネルギーがキャパシタ41に充電される。
ここで、キャパシタ41のエネルギーが移動する前のキャパシタ41の両端子間の電圧値をV1(V)とし、キャパシタ41のエネルギーが移動した後のキャパシタ41の両端子間の電圧値をV2(V)とすると、キャパシタ41の両端子間の電圧値は、エネルギーが移動する前後でV1(V)からV2(V)に減少していく。このため、キャパシタ41から移動したエネルギーΔEC1(J)は、
ΔEC1=(1/2)C1(V1 2−V2 2) ……式(1)
となる。
ΔEL=(1/2)L(I1 2−0)
=(1/2)LI1 2 ……式(2)
となる。
V=I×√(L/C) ……式(3)
となる。キャパシタ41のキャパシタンスC(F)をC1(F)として、式(3)を式(1)に代入すると、
ΔEC1=(1/2)C1(V1 2−V2 2)
=(1/2)C1(I1 2(L/C1)−02(L/C1))
=(1/2)LI1 2−0
=(1/2)LI1 2 ……式(4)
となる。よって、キャパシタ41から移動したエネルギーΔEC1(J)とインダクタ42に充電されたエネルギーΔEL(J)とは等しくなる。つまり、キャパシタ41からインダクタ42にエネルギーが転送される際に、配線や各素子の抵抗値等を無視すれば、エネルギーが無駄に消費されないことが言える。但し、実際には、配線や各素子の抵抗等によってエネルギーが消費されるので、配線や各素子の抵抗等で消費されてしまう損失分のエネルギーをELOSS(J)とすると、エネルギー保存の法則によって、キャパシタ41から移動したエネルギーΔEC1(J)は、
ΔEC1=ΔEL+ELOSS ……式(5)
となる。
ΔEL=(1/2)LI1 2 ……式(6)
となる。
ΔEC2=(1/2)C2(V4 2−V3 2) ……式(7)
となる。
ΔEC2=ΔEL+ELOSS ……式(8)
となる。
圧電スピーカー15のエネルギーが移動する前の圧電スピーカー15の両端子間の電圧値をV5(V)とし、圧電スピーカー15のエネルギーが移動した後のキャパシタ41の両端子間の電圧値をV6(V)とすると、圧電スピーカー15の両端子間の電圧値は、エネルギーが移動する前後でV5(V)からV6(V)に減少していく。このため、圧電スピーカー15から移動したエネルギーΔEC3(J)は、
ΔEC3=(1/2)C2(V5 2−V6 2) ……式(9)
となる。
ΔEL=(1/2)LI2 2 ……式(10)
となる。
ΔEC3=ΔEL+ELOSS ……式(11)
となる。
インダクタ42のエネルギーが移動する前のインダクタ42の両端子間の電圧値をV7(V)とし、インダクタ42のエネルギーが移動した後のインダクタ42の両端子間の電圧値をV8(V)とすると、インダクタ42の両端子間の電圧値は、エネルギーが移動する前後でV7(V)からV8(V)に増加していく。このため、キャパシタ41から移動したエネルギーΔEC4は、
ΔEC4=(1/2)C1(V8 2−V7 2) ……式(12)
となる。
ΔEL=(1/2)LI2 2 ……式(13)
となる。
ΔEC4=ΔEL+ELOSS ……式(14)
となる。
なお、等価回路(2a)〜等価回路(2d)に示すように、第3フェーズおよび第4フェーズにおいて各素子間でエネルギーが移動する流れは、第1フェーズおよび第2フェーズにおいて各素子間でエネルギーが移動する流れと同じである。但し、第3フェーズにおいて圧電スピーカー15にエネルギーが移動するとき、さらに第4フェーズにおいて圧電スピーカー15からエネルギーが移動するときに、圧電スピーカー15の正極端子側ではなく、圧電スピーカー15の負極端子側からエネルギーがやりとりされる。要するに、ゲートドライバ回路23が、スイッチング駆動回路24のPMOSトランジスタ46〜49だけの導通状態を制御することにより、第1フェーズおよび第2フェーズと、第3フェーズおよび第4フェーズとで圧電スピーカー15の極性が、接続の上で入れ替わっている。上記のような閉回路でエネルギーが移動することにより、第3フェーズでは、圧電スピーカー15に充電されるエネルギーに応じて駆動信号VCNの電圧値を増加させることができて、第4フェーズでは、駆動信号VCNの電圧値を減少させることができる。
さらに、等価回路(3a)に示すように、第2フェーズのゼロクロス動作状態、および第3フェーズのゼロクロス動作状態において、少なくともPMOSトランジスタ47およびNMOSトランジスタ50の導通状態がオン状態に切り替わる。すると、圧電スピーカー15の正極端子と、グランドとが接続される。また、圧電スピーカー15の負極端子と、キャパシタ41の正極端子とが接続される。すると、図示するような閉回路ができる。この閉回路により、圧電スピーカー15に充電されていたエネルギーを、圧電スピーカー15の正極端子側からグランドに放電させる。これによって、駆動用ドライバは、ゼロクロス付近においては、動作状態をゼロクロス動作状態にして、スイッチング動作周期に基づく時間内にエネルギーの転送を行うことが可能となる。
続いて、図7〜図12を参照して、圧電スピーカー駆動用アンプ14の各動作フェーズにおける詳細な動作フェーズを説明する。
図7は、圧電スピーカー駆動用アンプ14の初回目のエネルギー補充フェーズにおける、スイッチング駆動回路24のキャパシタ41の両端子間の電圧値VC41、インダクタ42を流れる電流値IL42、および駆動信号VCP,VCNの電圧値を示すタイムチャートである。図8は、圧電スピーカー駆動用アンプ14の第1フェーズにおける、上記の各電圧値および電流値を示すタイムチャートである。図9Aは、圧電スピーカー駆動用アンプ14の第2フェーズにおける、上記の各電圧値および電流値を示すタイムチャートである。図9Bは、圧電スピーカー駆動用アンプ14の第2フェーズおよび第3フェーズのゼロクロス動作状態における、上記の各電圧値および電流値を示すタイムチャートである。図10は、圧電スピーカー駆動用アンプ14の第3フェーズにおける、上記の各電圧値および電流値を示すタイムチャートである。図11Aは、圧電スピーカー駆動用アンプ14の第4フェーズにおける、上記の各電圧値および電流値を示すタイムチャートである。図11Bは、圧電スピーカー駆動用アンプ14の第4フェーズおよび第1フェーズのゼロクロス動作状態における、上記の各電圧値および電流値を示すタイムチャートである。図12は、圧電スピーカー駆動用アンプ14の2回目以降のエネルギー補充フェーズにおける、上記の各電圧値および電流値を示すタイムチャートである。
さらに、各図の縦軸は、PMOSトランジスタ43,45〜49およびNMOSトランジスタ44,50,51の導通状態、キャパシタ41の両端の電圧値VC41、インダクタ42に流れる電流値IL42、駆動信号VCPの電圧値、および駆動信号VCNの電圧値を示す。
上記で説明したが、圧電スピーカー駆動用アンプ14の動作フェーズには、第1フェーズから第4フェーズまでの4つのフェーズがある。但し、最初に電源電圧VDDに対応するエネルギーをキャパシタ41に充電させる必要がある。このため、圧電スピーカー駆動用アンプ14の動作フェーズは、第1フェーズになる前にエネルギー補充フェーズになる。
従って、圧電スピーカー駆動用アンプ14の動作フェーズは、エネルギー補充フェーズの待機フェーズになる。この待機フェーズにおいては、駆動制御信号φ0〜φ6,φ3´,φ4´の電圧レベルによって、PMOSトランジスタ43,45〜49およびNMOSトランジスタ44,50,51の全てのMOSトランジスタの導通状態がオフ状態になる。これにより、待機フェーズでは、インダクタ42から各素子にエネルギーの転送を行わない状態にし、インダクタ42に流れる電流値IL42が完全に0(A)の状態を保つ。このため、待機フェーズでは、キャパシタ41の両端の電圧値VC41、インダクタ42に流れる電流値IL42は変化しない。このとき、駆動信号VCP,VCNの電圧値は、ともにアナロググランド電圧レベルVLPから変化しない。
次に、圧電スピーカー駆動用アンプ14の動作フェーズは、エネルギー補充フェーズから第1フェーズになる。図8に示すように、第1フェーズは、さらに充電フェーズと、転送フェーズと、待機フェーズとの3つの動作フェーズに分かれており、これらの動作フェーズが繰り返される。なお、本実施形態の説明で用いているスイッチング動作周期とは、充電フェーズと、転送フェーズと、待機フェーズとを合わせた時間である。
続いて、圧電スピーカー駆動用アンプ14の動作フェーズは、第1フェーズから第2フェーズになる。図9Aに示すように、第2フェーズも、第1フェーズと同様に、充電フェーズと、転送フェーズと、待機フェーズとの3つの動作フェーズに分かれており、これらの動作フェーズが繰り返される。
続いて、圧電スピーカー駆動用アンプ14の動作フェーズは、第2フェーズから第3フェーズになる。但し、図9Bに示すように、この第3フェーズになる直前で、第2フェーズのゼロクロス動作状態になる。駆動制御信号φ0〜φ6の電圧レベルに応じて、PMOSトランジスタ46,47およびNMOSトランジスタ50の導通状態がオン状態になり、他の各MOSトランジスタの導通状態がオフ状態になる。これにより、圧電スピーカー15に充電されたエネルギーを、圧電スピーカー15の正極端子側からグランドに放電させる。
そして、図10に示すように、第3フェーズも、各フェーズと同様に、充電フェーズと、転送フェーズと、待機フェーズとの3つの動作フェーズに分かれており、これらの動作フェーズが繰り返される。
続いて、圧電スピーカー駆動用アンプ14の動作フェーズは、第3フェーズから第4フェーズになる。図11Aに示すように、第4フェーズも、第1フェーズから第4フェーズまでの各動作フェーズと同様に、充電フェーズと、転送フェーズと、待機フェーズとの3つの動作フェーズに分かれており、これらの動作フェーズが繰り返される。
上述したように、第1フェーズから第4フェーズまでの各動作フェーズを繰り返しながら、駆動信号VCPの電圧値と、駆動信号VCNの電圧値とを交互に変化させる。但し、駆動信号VCPの電圧値を変化させている間は、駆動信号VCNの電圧値をアナロググランド電圧レベルVLPから変化させない。また、駆動信号VCNの電圧値を変化させている間は、駆動信号VCPの電圧値をアナロググランド電圧レベルVLPから変化させない。
そして、第1フェーズから第4フェーズまでの各動作フェーズを繰り返していく間に、キャパシタ41のエネルギーは、各動作フェーズで配線や各素子の抵抗等で消費されていくため、消費されたエネルギー分だけのエネルギーをキャパシタ41に充電させる必要がある。このため、図12に示すように、第4フェーズが終わって第1フェーズになる前に、圧電スピーカー駆動用アンプ14の動作フェーズは、再びエネルギー補充フェーズになる。
まず、圧電スピーカー駆動用アンプ14の動作フェーズは、エネルギー補充フェーズの充電フェーズになる。この充電フェーズにおいては、駆動制御信号φ0〜φ6,φ3´,φ4´の電圧レベルに応じて、PMOSトランジスタ43のみの導通状態がオン状態になり、他の各MOSトランジスタの導通状態がオフ状態になる。すると、駆動用電源からキャパシタ41にエネルギーが充電される。但し、スイッチング駆動回路24では、圧電スピーカー15に転送されたエネルギーを抵抗等で無駄に消費させずに、スイッチング駆動回路24のインダクタ42を介してキャパシタ41に再び充電して、容量性負荷を駆動するのに再利用している。このため、このエネルギー補充フェーズにおいては、キャパシタ41に電源電圧VDDに対応するエネルギーを全部充電させるのではなく、配線や各素子の抵抗等で消費されたエネルギー分だけを充電すれば良い。キャパシタ41に電源電圧VDDに対応するエネルギーがキャパシタ41に再び充電され始めると、キャパシタ41に充電されるエネルギーは、最初のエネルギー補充フェーズの完了時点と同じエネルギーまで増加していく。このとき、駆動信号VCP,VCNの電圧値は、ともにアナロググランド電圧レベルVLPから変化しない。
なお、ここの説明では、圧電スピーカー駆動用アンプ14は、第1フェーズから第4フェーズまでの各動作フェーズにおいて、充電フェーズ、転送フェーズ、および待機フェーズを3回繰り返した。但し、充電フェーズ、転送フェーズ、および待機フェーズを繰り返す回数はこれに限定されず、任意の回数であって良い。そして、第1フェーズから第4フェーズまでの各動作フェーズを任意の回数繰り返した後等にエネルギー補充フェーズを行って、配線や各素子の抵抗等で消費されたエネルギー分だけを充電すれば良い。従って、圧電スピーカー駆動用アンプ14は、圧電スピーカー15を低消費電力で駆動することができる。
続いて、図13を参照して、圧電スピーカー駆動用アンプ14のゲートドライバ回路23の回路構成を説明する。
図13は、圧電スピーカー駆動用アンプ14のゲートドライバ回路23の回路構成を示すブロック図である。なお、これから説明するゲートドライバ回路23は、図4で示したように各動作フェーズを実行するための論理回路のあくまで一例である。図13に示すゲートドライバ回路23は、第1のフェーズ決定回路23aと、第2のフェーズ決定回路23bとを備えて構成される。
このとき、第1のフェーズ決定回路23aは、PWM信号SpがHレベル(第1フェーズの充電フェーズ、または第3フェーズの充電フェーズ)の間、駆動制御信号φ1をHレベルで出力する。これとは逆に、第1のフェーズ決定回路23aは、PWM信号SpがLレベルの間(第1フェーズの転送フェーズ、第1フェーズの待機フェーズ、第3フェーズの転送フェーズ、および第3フェーズの待機フェーズ)、駆動制御信号φ1をLレベルで出力する。
このとき、第1のフェーズ決定回路23aは、PWM信号SpがHレベル(第2フェーズの充電フェーズ、および第4フェーズの充電フェーズ)の間、駆動制御信号φ2をLレベルで出力する。これとは逆に、第1のフェーズ決定回路23aは、PWM信号SpがLレベルの間(第2フェーズの転送フェーズ、第2フェーズの待機フェーズ、第4フェーズの転送フェーズ、および第4フェーズの待機フェーズ)、駆動制御信号φ2をHレベルで出力する。
続いて、図14および図15を参照して、スイッチング駆動回路24の変形例に係るスイッチング駆動回路100,200の回路構成を説明する。
図14は、スイッチング駆動回路24の第1変形例に係るスイッチング駆動回路100の回路構成を示す回路図である。また、図15は、スイッチング駆動回路24の第2変形例に係るスイッチング駆動回路200の回路構成を示す回路図である。なお、図面において同一の素子等には同一の符号を付しているため、これらの重複する回路等の説明を省略する。
NMOSトランジスタ101は、キャパシタ41の正極端子と、インダクタ42の駆動用電源側の端子との間に接続される。NMOSトランジスタ101は、NMOSトランジスタ44と全く同様に、駆動制御信号φ1によって導通状態をオン状態とオフ状態とのいずれか一方に切り替えるための素子である。このNMOSトランジスタ101は、NMOSトランジスタ44と同様に、充電方向切替用スイッチング素子として機能する。
しかしながら、このスイッチング駆動回路100においても、スイッチング駆動回路24と同様に、上述した第1フェーズから第4フェーズまでの各動作フェーズに合わせて、駆動信号VCP,VCNの電圧値を交互に変化させながら、圧電スピーカー15を駆動することができる。
なお、上記で説明した各スイッチング駆動回路24,100,200を、ICとそれに接続される外付けの素子とから構成することもできる。
続いて、図16〜図18を参照して、スイッチング駆動回路24,100,200をICとして構成されたスイッチング駆動回路300,400,500の回路構成を説明する。
図16は、スイッチング駆動回路24をICとして構成した場合のスイッチング駆動回路300の回路構成を示す回路図である。図17は、スイッチング駆動回路100をICとして構成した場合のスイッチング駆動回路400の回路構成を示す回路図である。図18は、スイッチング駆動回路200をICとして構成した場合のスイッチング駆動回路500の構回路成を示す回路図である。
要するに、スイッチング駆動回路300においては、キャパシタ41、インダクタ42およびPMOSトランジスタ43の外付けの素子がIC310に接続されて、スイッチング駆動回路として機能するようになっている。
これらのスイッチング駆動回路400,500の動作においても、スイッチング駆動回路100,200の動作と実質変わらない。
本実施形態で説明した圧電スピーカー駆動用アンプ14は、圧電スピーカー15に転送されたエネルギーを抵抗等でなるべく消費させずに、インダクタ42を介して用いて再びキャパシタ41に充電させることで、圧電スピーカー15を駆動するためのエネルギーとして再利用する。その際に、ゲートドライバ回路23は、第1フェーズから第4フェーズまでの各動作フェーズに合わせて、スイッチング駆動回路24の各MOSトランジスタの導通状態を切り換える。これにより、差動信号である駆動信号VCN,VCPを生成する。
11……制御部
12……タッチパネル
13……メモリ
14……圧電スピーカー駆動用アンプ
15……圧電スピーカー
16……リチウムイオン電池
21……誤差抑圧回路
22……PWM回路
23……ゲートドライバ回路
23a……第1のフェーズ決定回路
23b……第2のフェーズ決定回路
24……スイッチング駆動回路
25a,25b……LPF回路
30……電流監視回路
31a……第1の比較回路
31b……第2の比較回路
41……キャパシタ
42……インダクタ
43,45〜47……PMOSトランジスタ
44,50,51……NMOSトランジスタ
100……スイッチング駆動回路
101……NMOSトランジスタ
200,300,400,500……スイッチング駆動回路
Claims (11)
- 容量性負荷を駆動するためのエネルギーが充電される第1の充放電素子と、
前記第1の充放電素子または前記容量性負荷に充電されたエネルギーが一時的に充電される第2の充放電素子と、
前記第1の充放電素子に充電されたエネルギーを前記第2の充放電素子を介して前記容量性負荷に充電させる状態と、前記容量性負荷に充電されたエネルギーを前記第2の充放電素子を介して前記第1の充放電素子に充電させる状態とを交互に切り替える充電方向切替用スイッチング素子と、
前記充電方向切替用スイッチング素子によって前記第1の充放電素子に充電されたエネルギーを前記容量性負荷に充電させる状態と、前記容量性負荷に充電されたエネルギーを前記第1の充放電素子に充電させる状態とを交互に切り替える際に、前記第1の充放電素子または前記容量性負荷に充電されたエネルギーを前記容量性負荷の正極端子側から充電させる状態と、前記第1の充放電素子または前記容量性負荷に充電されたエネルギーを前記容量性負荷の負極端子側から充電させる状態とを交互に切り替える極性切替用スイッチング素子と、
前記容量性負荷に充電されたエネルギーを前記容量性負荷の正極端子側からグランドに放電させる状態と、前記容量性負荷に充電されたエネルギーを前記容量性負荷の負極端子側からグランドに放電させる状態とを交互に切り替える放電方向切替用スイッチング素子と、
前記充電方向切替用スイッチング素子、前記極性切替用スイッチング素子および放電方向切替用スイッチング素子の導通状態が、オン状態とオフ状態とのいずれか一方に切り替わるように制御する制御回路と
を備え、
前記制御回路は、
前記容量性負荷を駆動するための差動信号である駆動信号のうちの一方の信号の電圧値と他方の信号の電圧値との差が所定の範囲内にある状態であるゼロクロス動作状態において、前記駆動信号のうちの一方の信号の電圧値を前記容量性負荷に充電されたエネルギーを放電させることで変化させる状態と、他方の信号の電圧値を前記容量性負荷に充電されたエネルギーを放電させることで変化させる状態とが交互に繰り返されるとともに、
前記ゼロクロス状態以外の状態である通常動作状態において、前記容量性負荷を駆動するための差動信号である駆動信号のうちの一方の信号の電圧値を前記容量性負荷に充電されるエネルギーに応じて変化させる状態と、他方の信号の電圧値を前記容量性負荷に充電されるエネルギーに応じて変化させる状態とが交互に繰り返されるように、前記充電方向切替用スイッチング素子、前記極性信号切替用スイッチング素子および前記放電方向切替用スイッチング素子の導通状態の切り替えを制御することを特徴とする駆動用ドライバ。 - 電源電圧を出力する駆動用電源から前記第1の充放電素子にエネルギーを補充するためのエネルギー補充用素子を備え、
前記制御回路は、
前記駆動用電源から前記第1の充放電素子にエネルギーが補充されるように、前記エネルギー補充用素子の導通状態を制御することを特徴とする請求項1に記載の駆動用ドライバ。 - 差動信号である入力信号のうちの一方の信号の電圧値と他方の信号の電圧値とを比較して、その比較結果に応じた電圧レベルの比較結果信号を出力する第1の比較回路と、
前記駆動信号のうちの一方の信号の電圧値と他方の信号の電圧値とを比較して、その比較結果に応じた電圧レベルの比較結果信号を出力する第2の比較回路と、
前記駆動信号のうちの一方の信号の電圧値と他方の信号の電圧値とを比較して、2つの信号の電圧値の差が所定の範囲内にある状態であるか否かに応じた電圧レベルの比較結果信号を出力する第3の比較回路と
を備え、
前記制御回路は、
少なくとも、前記第1の比較回路から出力された比較結果信号の電圧レベルと、前記第2の比較回路から出力された比較結果信号の電圧レベルと、前記入力信号を変調した変調信号の電圧レベルとの組み合わせに基づいて、
前記駆動信号のうちの一方の信号の電圧値を前記容量性負荷に充電されるエネルギーに応じて増加させて、他方の信号の電圧値を所定の電圧レベルであるアナロググランド電圧レベルにさせる第1フェーズと、
前記駆動信号のうちの一方の信号の電圧値を前記容量性負荷に充電されるエネルギーに応じて減少させて、他方の信号の電圧値を前記アナロググランド電圧レベルにさせる第2フェーズと、
前記駆動信号の他方の信号の電圧値を前記容量性負荷に充電されるエネルギーに応じて増加させて、他方の信号の電圧値を前記のアナロググランド電圧レベルにさせる第3フェーズと、
前記駆動信号の他方の信号の電圧値を前記容量性負荷に充電されるエネルギーに応じて減少させて、他方の信号の電圧値を前記アナロググランド電圧レベルにさせる第4フェーズ
との各動作フェーズが繰り返されるとともに、
前記第1フェーズから前記第4フェーズまでの各動作フェーズにおいて、少なくとも、前記第3の比較回路から出力された比較結果信号の電圧レベルと、前記入力信号を変調した変調信号の電圧レベルとの組み合わせに基づいて、前記通常動作状態と前記ゼロクロス動作状態とのいずれか一方の状態になるように、
前記充電方向切替用スイッチング素子、前記極性切替用スイッチング素子および放電方向切替用スイッチング素子の導通状態の切り替えを制御することを特徴とする請求項1または2に記載の駆動用ドライバ。 - 前記制御回路は、
最初に前記第1フェーズになる前と、前記第1フェーズから前記第4フェーズまでの各動作フェーズが所定の回数繰り返された後に再度前記第1フェーズになる前とに、前記駆動用電源から前記第1の充放電素子にエネルギーを補充するエネルギー補充フェーズになるように、前記エネルギー補充用素子の導通状態を制御することを特徴とする請求項3に記載の駆動用ドライバ。 - 前記第2の充放電素子を流れる電流が減少し始めてから0(A)になるまでの間の状態であるか否かを監視して、その監視結果に応じた電圧レベルの電流監視結果信号を出力する電流監視回路と、
を備え、
前記制御回路は、
少なくとも、前記第1フェーズから第4フェーズまでの各動作フェーズにおいて、前記電流監視回路から出力された電流監視結果信号の電圧レベルと、前記入力信号を変調した変調信号の電圧レベルとの組み合わせに基づいて、
前記第1の充放電素子または前記容量性負荷に充電されたエネルギーを、前記第2の充放電素子に充電させる充電フェーズと、
前記第2の充放電素子に充電さたれエネルギーを、前記容量性負荷または前記第1の充放電素子に転送する転送フェーズと、
前記第1の充放電素子と前記第2の充放電素子と前記容量性負荷との間で、前記第1の充放電素子、前記第2の充放電素子または前記容量性負荷に充電されたエネルギーの充電および転送を行わない待機フェーズ
との各動作フェーズが繰り返されるように、前記充電方向切替用スイッチング素子および前記極性切替用スイッチング素子の導通状態の切り替えを制御することを特徴とする請求項3または4に記載の駆動用ドライバ。 - 前記制御回路は、
前記エネルギー補充フェーズにおいて、
前記駆動用電源から、前記第1の充放電素子にエネルギーを充電させる充電フェーズと、
前記駆動用電源から、前記第1の充放電素子にエネルギーを充電させない待機フェーズ
との各動作フェーズになるように、前記エネルギー補充用素子の導通状態の切り替えを制御することを特徴とする請求項5に記載の駆動用ドライバ。 - 前記第1の充放電素子は、
前記駆動用電源と、グランドとの間に接続され、
前記第2の充放電素子は、
前記第1の充放電素子の正極端子と、前記容量性負荷の正極端子との間に接続され、
前記充電方向切替用スイッチング素子は、
前記第2の充放電素子の容量性負荷側の端子と、前記第1の充放電素子の負極端子との間、または前記第1の充放電素子の正極端子と、前記第2の充放電素子の前記駆動用電源側の端子との間のうち、少なくとも前記第2の充放電素子の容量性負荷側の端子と、前記第1の充放電素子の負極端子との間に接続され、
前記極性切替用スイッチング素子は、
前記第2の充放電素子の容量性負荷側の端子と、前記容量性負荷の正極端子との間に接続され、かつ、前記容量性負荷の負極端子と、前記第2の充放電素子の前記駆動用電源側の端子との間に接続された正極側スイッチング素子と、
前記第2の充放電素子の容量性負荷側の端子と、前記容量性負荷の負極端子との間に接続され、かつ、前記容量性負荷の正極端子と、前記第2の充放電素子の前記駆動用電源側の端子との間に接続された負極側スイッチング素子とであって、
前記放電方向切替用スイッチング素子は、
前記容量性負荷の正極端子と、前記グランドとの間に接続された正極側放電スイッチング素子と、
前記容量性負荷の負極端子と、前記グランドとの間に接続された負極側放電スイッチング素子とであって、
前記制御回路は、
前記第1フェーズの充電フェーズ、前記第2フェーズの転送フェーズ、前記第3フェーズの充電フェーズ、および前記第4フェーズの転送フェーズのとき、前記充電方向切替用スイッチング素子の導通状態をオン状態にすることによって閉回路が形成されるように制御して、
前記第1フェーズの転送フェーズ、および前記第2フェーズの充電フェーズのとき、前記正極側スイッチング素子の導通状態をオン状態にすることによって閉回路が形成されるように制御して、
前記第3フェーズの転送フェーズ、および前記第4フェーズの充電フェーズのとき、前記負極側スイッチング素子の導通状態をオン状態にすることによって閉回路が形成されるように制御して、
前記第1フェーズの待機フェーズ、前記第2フェーズの待機フェーズ、前記第3フェーズの待機フェーズ、および前記第4フェーズの待機フェーズのとき、前記充電方向切替用スイッチング素子、前記正極側スイッチング素子、および前記負極側スイッチング素子の導通状態がオフ状態にすることによって閉回路が形成されないように制御して、
前記第2フェーズのゼロクロス動作状態、および前記第3フェーズのゼロクロス動作状態のとき、前記充電方向切替用スイッチング素子および前記正極側スイッチング素子のうちの、前記第1の充放電素子の正極端子と前記容量性負荷の負極端子との間のスイッチング素子、ならびに前記正極側放電スイッチング素子の導通状態をオン状態にすることによって閉回路が形成されるように制御して、
前記第4フェーズのゼロクロス動作状態、および前記第1フェーズのゼロクロス動作状態のとき、前記充電方向切替用スイッチング素子および前記負極側スイッチング素子のうちの、前記第1の充放電素子の正極端子と前記容量性負荷の正極端子との間のスイッチング素子、ならびに前記負極側放電スイッチング素子の導通状態をオン状態にすることによって閉回路が形成されるように制御することを特徴とする請求項5または6に記載の駆動用ドライバ。 - 前記エネルギー補充用素子は、
前記駆動用電源と、前記第1の充放電素子の正極端子との間に接続され、
前記制御回路は、
前記エネルギー補充フェーズの充電フェーズのとき、前記エネルギー補充用素子の導通状態がオン状態になるように制御して、
前記エネルギー補充フェーズの待機フェーズのとき、前記エネルギー補充用素子の導通状態がオフ状態になるように制御することを特徴とする請求項7に記載の駆動用ドライバ。 - 前記制御回路は、
前記充電方向切替用スイッチング素子の導通状態をオン状態にすることによって閉回路が形成されるように制御する際に、その閉回路がグランドに接続されるように制御して、
前記正極側スイッチング素子および前記負極側スイッチング素子の導通状態をオン状態にすることによって閉回路が形成されるように制御する際に、その閉回路が前記駆動用電源とは別の電源、前記グランド、または前記グランドとは別のグランドに接続されるように制御することを特徴とする請求項7または8に記載の駆動用ドライバ。 - 前記入力信号を変調した変調信号を出力する変調回路と、
前記変調回路から出力された変調信号に基づいて、前記容量性負荷を駆動するための差動信号である駆動信号を生成する請求項1〜9のいずれか1項に記載の駆動用ドライバと
を備えることを特徴とする駆動用アンプ。 - 容量性負荷と、
入力信号を生成する入力信号生成回路と、
前記入力信号生成回路によって生成された入力信号に基づいて、前記容量性負荷を駆動するための駆動信号を出力する請求項10に記載の駆動用アンプと、
前記入力信号生成回路および前記駆動用アンプに所定の電源電圧を供給する駆動用電源と
を備えることを特徴とする情報機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011140824A JP2013009177A (ja) | 2011-06-24 | 2011-06-24 | 駆動用ドライバ、駆動用アンプおよび情報機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011140824A JP2013009177A (ja) | 2011-06-24 | 2011-06-24 | 駆動用ドライバ、駆動用アンプおよび情報機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013009177A true JP2013009177A (ja) | 2013-01-10 |
Family
ID=47676171
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011140824A Pending JP2013009177A (ja) | 2011-06-24 | 2011-06-24 | 駆動用ドライバ、駆動用アンプおよび情報機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013009177A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005020363A (ja) * | 2003-06-26 | 2005-01-20 | Matsushita Electric Ind Co Ltd | パルス幅変調駆動装置 |
JP2006010750A (ja) * | 2004-06-22 | 2006-01-12 | Matsushita Electric Ind Co Ltd | 容量性負荷駆動装置、及びそれを搭載するプラズマディスプレイ |
WO2011010443A1 (ja) * | 2009-07-24 | 2011-01-27 | 旭化成エレクトロニクス株式会社 | 駆動装置 |
-
2011
- 2011-06-24 JP JP2011140824A patent/JP2013009177A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005020363A (ja) * | 2003-06-26 | 2005-01-20 | Matsushita Electric Ind Co Ltd | パルス幅変調駆動装置 |
JP2006010750A (ja) * | 2004-06-22 | 2006-01-12 | Matsushita Electric Ind Co Ltd | 容量性負荷駆動装置、及びそれを搭載するプラズマディスプレイ |
WO2011010443A1 (ja) * | 2009-07-24 | 2011-01-27 | 旭化成エレクトロニクス株式会社 | 駆動装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI452834B (zh) | 電壓位準移相電路及其方法 | |
TWI439028B (zh) | 具有不受突波干擾之端子電流的充電泵電路及其操作方法 | |
CN100514813C (zh) | Dc-dc变换器及其控制单元和方法 | |
US7443147B2 (en) | DC-DC converter with step-up and step-down control capable of varying the offset voltage of the PWM triangle | |
US8441231B2 (en) | Bidirectional hysteretic power converter | |
KR102493533B1 (ko) | 다중 입력/다중 출력 스위칭 컨버터 | |
EP2544344B1 (en) | Triple mode charge-pump. | |
US11196344B2 (en) | Power switching circuit, a DC-DC converter including the same and a voltage conversion method | |
US20110084757A1 (en) | VDD/5 or VDD/6 charge-pump | |
JP2004120940A (ja) | Dc−dcコンバータ | |
TW201115295A (en) | Low dropout regulators, DC to DC inverters and method for low dropout regulation | |
CN109687704B (zh) | 三电平降压变换器的电容控制方法、装置及降压变换系统 | |
JP2010051155A (ja) | 電源回路 | |
CN105612685B (zh) | 补偿降压调节器中的等效串联电感(esl)影响的电路和方法 | |
US8269461B2 (en) | Hybrid battery charger and control circuit and method thereof | |
CN107925385A (zh) | 可重新配置的开关式转换器 | |
JP5777950B2 (ja) | 駆動用アンプおよび情報機器 | |
KR20210081076A (ko) | 주파수 제한 회로 및 이를 포함하는 dc-dc 컨버터 | |
JP2013009176A (ja) | 駆動用ドライバ、駆動用アンプおよび情報機器 | |
JP5966503B2 (ja) | 昇降圧型dc−dcコンバータおよび携帯機器 | |
JP5324417B2 (ja) | 駆動用ドライバ、駆動用アンプおよび情報機器 | |
US10790749B2 (en) | Switched-mode power supply with energy storage | |
JP5767660B2 (ja) | Dc−dcコンバータ | |
JP5397227B2 (ja) | 電源回路装置および電圧制御方法 | |
JP2013009177A (ja) | 駆動用ドライバ、駆動用アンプおよび情報機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140417 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141216 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150512 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150709 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160112 |