JP2006010750A - 容量性負荷駆動装置、及びそれを搭載するプラズマディスプレイ - Google Patents

Abstract

【課題】 ＰＤＰのような容量性負荷の駆動装置として、電力回収に要する時間を短く維持したまま電力回収に伴うスイッチング損失を低減し、回収効率を向上させる駆動装置、を提供する。
【解決手段】 放電維持パルス発生部(1)は直流電圧(Vs)に基づき放電維持パルス電圧(Vp)をＰＤＰ(20)の維持電極(X)と走査電極(Y)との間に印加する。放電維持パルス電圧(Vp)の立ち上がり／立ち下がり期間に電力回収部(2X、2Y)の回収スイッチ素子(Q3X、Q4X、Q3Y、Q4Y)がオンオフし、回収インダクタ(LX、LY)を補助共振部(3X、3Y)内の回収コンデンサに接続する。そのとき、その回収インダクタとパネル容量(Cp)とが共振する。回収スイッチ素子(Q3X、Q4X、Q3Y、Q4Y)のターンオン時、同じ電力回収部(2X、2Y)の補助共振部(3X、3Y)内で共振コンデンサと補助回収インダクタとが共振する。その共振により両端電圧(V3X、V4X、V3Y、V4Y)が零まで降下するとき、その回収スイッチ素子がオンする。
【選択図】 図2

Description

本発明は、容量性負荷（例えばプラズマディスプレイパネル（ＰＤＰ））に対しパルス電圧を印加するための駆動装置に関する。特に、そのパルス電圧の印加時に容量性負荷の充放電に要する電力を回収するための電力回収部、を含む駆動装置に関する。

プラズマディスプレイは、気体放電に伴う発光現象を利用した表示装置であり、大画面化、薄型化、及び広視野角の点で他の表示装置より有利である。
プラズマディスプレイの表示部分、すなわち、プラズマディスプレイパネル（ＰＤＰ）は、直流パルスで動作するＤＣ型と、交流パルスで動作するＡＣ型とに大別される。ＡＣ型ＰＤＰは特に、輝度が高く、かつ構造が簡素である。従って、ＡＣ型ＰＤＰは量産化と画素の精細化とに適し、広範に使用される。

ＡＣ型ＰＤＰは例えば三電極面放電型構造を有する。その構造では、ＰＤＰの背面基板上にアドレス電極がパネルの縦方向に配置され、ＰＤＰの前面基板上に維持電極と走査電極とが交互に、かつパネルの横方向に配置される。アドレス電極と走査電極とは一般に、一本ずつ個別に電位を変化させ得る。
隣り合う維持電極と走査電極との対がアドレス電極と交差する位置には放電セルが設置される。放電セルの表面には、誘電体から成る層（誘電体層）、電極と誘電体層とを保護するための層（保護層）、及び蛍光体を含む層（蛍光体層）が設けられる。放電セルの内部にはガスが封入される。維持電極、走査電極、及びアドレス電極の間にパルス電圧が印加されるとき、放電セル中ではガス分子が電離し、放電が生じる。そのとき、ガス分子は紫外線を放出する。その紫外線が放電セル表面の蛍光体を励起し、蛍光を発生させる。こうして、放電セルが発光する。

プラズマディスプレイによる映像の表示方式として、サブフィールド方式が一般に採用される。サブフィールド方式では、映像信号の一フィールドが複数のサブフィールドに分けられる。サブフィールドはそれぞれ、アドレス期間と放電維持期間とを含む。

アドレス期間では、走査パルス電圧が走査電極に対して順次印加される。その印加に同期して信号パルス電圧がアドレス電極のいくつかに対して印加される。走査パルス電圧が走査電極の一つに印加され、それと同時に信号パルス電圧がアドレス電極の一つに印加されるとき、その走査電極とアドレス電極との交差点に位置する放電セルで放電が生じる。その放電により、その放電セルには壁電荷が蓄積される。
信号パルス電圧が印加されるべきアドレス電極とその印加のタイミングとは、発光すべき放電セルの位置に合わせて選択される。

放電維持期間では、放電維持パルス電圧が例えば、全ての維持電極と全ての走査電極とに対して交互に、かつ周期的に印加される。それにより、ＰＤＰ20の各放電セルでは、維持電極と走査電極との間の電圧が周期的に極性を反転させる。
個々の放電維持パルス電圧は放電開始電圧より低い。しかし、アドレス期間中に壁電荷を蓄積した放電セルでは、壁電荷により誘起される電圧、すなわち壁電圧が加わる。従って、放電維持パルス電圧の印加時、その放電セルでは維持電極と走査電極との間の電圧が放電開始電圧を超え、放電が生じる。その放電はその放電セルに蓄積される壁電荷を中和し、更に逆極性の壁電荷をその放電セルに蓄積させて止まる。次の放電維持パルス電圧の印加では、維持電極と走査電極との間の電圧が極性を反転させるので、その放電セルでは再び放電が生じる。こうして、その放電セルでは放電維持パルス電圧の印加ごとに放電が繰り返されるので、その放電セルは放電維持期間中、発光を持続する。
放電維持期間の長さはサブフィールドごとに異なる。従って、放電セルの一フィールド当たりの発光時間、すなわち輝度は、サブフィールドの選択により調節される。
こうして、ＰＤＰ20では、映像信号に応じて各放電セルが適切な輝度で発光する。それにより、映像信号の示す映像が再現される。

ＰＤＰでは上記の通り、放電セルの発光が壁電荷の蓄積を要する。すなわち、ＰＤＰは容量性負荷である。ＰＤＰでは更に、上記の三電極面放電型構造のように多数の電極がパネル上を縦横に走り、かつ互いに近接する。従って、ＰＤＰは浮遊容量が大きい。特に維持電極と走査電極との間の浮遊容量（以下、パネル容量という）が大きい。維持電極と走査電極との間にパルス電圧が印加されるとき、パネル容量が充放電される。その充放電に伴う電流により、ＰＤＰ駆動装置の回路素子、ＰＤＰの維持電極と走査電極、及びリード線のそれぞれの抵抗で電力が消費される。その消費電力はＰＤＰの発光には寄与せず、すなわち無効電力である。ＰＤＰのサイズが大きいほど、維持電極及び走査電極が長く、かつそれらの数が多いので、パネル容量が大きい。それ故、ＰＤＰの大画面化と省電力化との両立には上記の無効電力の低減が不可欠である。

上記の無効電力の削減を目的とするＰＤＰ駆動装置としては、従来、例えば以下のような電力回収回路を含むものが知られる（例えば、特許文献１参照）。その電力回収回路は以下に説明する通り、ＰＤＰに対してパルス電圧が印加されるとき、パネル容量の充放電に要する電力を回収する。更に、その回収された電力を別のパルス電圧の印加時、パネル容量の充放電に再利用する。それにより、ＰＤＰの駆動時の損失が低減する。

図9は、上記のＰＤＰ駆動装置110とＰＤＰ20との等価回路図である。そのＰＤＰ駆動装置110はパルス発生部1と二つの相似な電力回収部102X、102Yとを有する。
パルス発生部1は例えばフルブリッジ型インバータであり、四つの主スイッチ素子Q1X、Q2X、Q1Y、Q2Yを含む。主スイッチ素子Q1X、Q2X、Q1Y、Q2Yは例えばｎチャネル型ＭＯＳＦＥＴである。パルス発生部1の入力端子Iには所定の直流電圧Vsが印加される。パルス発生部1の二つの出力端子J1X、J1Yはそれぞれ、ＰＤＰ20の維持電極Xと走査電極Yとに接続される。ここで、ＰＤＰ20の等価回路はパネル容量Cpでのみ表され、放電セルでの放電時にＰＤＰ20を流れる電流の経路は省略される。

第一の電力回収部102Xは、第一の回収コンデンサCX、第一のハイサイド回収スイッチ素子Q3X、第一のローサイド回収スイッチ素子Q4X、第一のハイサイドダイオードD1X、第一のローサイドダイオードD2X、及び第一の回収インダクタLXを含む。
第一の回収コンデンサCXの容量はＰＤＰ20のパネル容量Cpより十分に大きい。第一の回収コンデンサCXの両端電圧は直流電圧Vsの半値（＝Vs／2）と等しく維持される。
二つの回収スイッチ素子Q3X、Q4Xは例えばｎチャネル型ＭＯＳＦＥＴである。
第一の回収コンデンサCXの一端は接地され、他端は第一のハイサイド回収スイッチ素子Q3Xのドレインと第一のローサイド回収スイッチ素子Q4Xのソースとに接続される。第一のハイサイド回収スイッチ素子Q3Xのソースは第一のハイサイドダイオードD1Xのアノードへ接続される。第一のハイサイドダイオードD1Xのカソードは第一のローサイドダイオードD2Xのアノードへ接続される。第一のローサイドダイオードD2Xのカソードは第一のローサイド回収スイッチ素子Q4Xのドレインへ接続される。第一の回収インダクタLXは、パルス発生部1の第一の出力端子J1X、及び第一のハイサイドダイオードD1Xと第一のローサイドダイオードD2Xとの接続点J2Xの間に接続される。
第二の電力回収部102Yの回路構成は、第二の回収インダクタLYの一端がパルス発生部1の第二の出力端子J1Yへ接続される点を除き、第一の電力回収部102Xの回路構成と全く同様である。

パルス発生部1では、第一のハイサイド主スイッチ素子Q1Xと第二のローサイド主スイッチ素子Q2Yとの対、及び第一のローサイド主スイッチ素子Q2Xと第二のハイサイド主スイッチ素子Q1Yとの対が交互にオンオフする。それにより、パネル容量Cpに対する印加電圧Vpの極性が周期的に反転する。すなわち、一定周期の交流パルス電圧がパネル容量Cpに対して印加される。

パルス電圧の立ち上がりと立ち下がりとではパネル容量Cpが充放電される。電力回収部102X、102Yの回収スイッチ素子Q3X、Q4X、Q3Y、Q4Yは、パルス電圧の立ち上がりと立ち下がりとに合わせてオンオフする。それにより、回収インダクタLX、LYのいずれかが同じ電力回収部の回収コンデンサCX、CYに接続される。そのとき、その回収インダクタ（LX又はLY）とパネル容量Cpとが共振する。その結果、互いに接続される回収コンデンサ（CX又はCY）とパネル容量Cpとの間で電力が効率良く交換される。従って、その共振期間中、ＰＤＰ駆動装置110の回路素子、ＰＤＰ20の維持電極Xと走査電極Y、及びリード線のそれぞれの抵抗（図示せず）により消費される電力が抑えられる。こうして、ＰＤＰ20のパネル容量Cpの充放電に起因する無効電力が低減する。

図10は、パルス発生部1と電力回収部102X、102Yとの各部分での電圧／電流変化を示す波形図である。
四つの主スイッチ素子Q1X、Q2X、Q1Y、Q2Y、及び四つの回収スイッチ素子Q3X、Q4X、Q3Y、Q4Yのそれぞれのゲートに対し、八つの制御信号CTRL1X、CTRL2X、CTRL1Y、CTRL2Y、CTRL3X、CTRL4X、CTRL3Y、CTRL4Yが送出される。それぞれのスイッチ素子は受信される制御信号に従い、オンオフする。図10では、制御信号が高電位に遷移する（アサートされる）とき対応するスイッチ素子がオンし、制御信号が低電位に遷移する（ネゲートされる）とき対応するスイッチ素子がオフする。

パルス発生部1と電力回収部102X、102Yとのスイッチング動作は、パルス電圧Vpの一周期当たり次の八つのモードI〜VIII（図10参照）に分けられる。
＜モードI＞
全てのスイッチ素子がオフ状態に維持され、パネル容量Cpの両端電圧Vpが零と等しく維持される。

＜モードII＞
第二のローサイド主スイッチ素子Q2Yと第一のハイサイド回収スイッチ素子Q3Xとがオンする。ここで、第二のローサイド主スイッチ素子Q2Yでは両端電圧が零と等しいので、スイッチング損失が生じない。そのスイッチングにより、接地端子→第一の回収コンデンサCX→第一のハイサイド回収スイッチ素子Q3X→第一のハイサイドダイオードD1X→第一の回収インダクタLX→パネル容量Cp→第二のローサイド主スイッチ素子Q2Y→接地端子のループが導通する（図9参照）。そのとき、第一の回収インダクタLXとパネル容量Cpとの直列接続が第一の回収コンデンサCXから電圧Vs／2を印加され、共振する。その共振電流ILXが上記のループを矢印の向きに流れる。更に、維持電極Xの電位VXが上昇する。一方、走査電極Yの電位VYは接地電圧に維持される。従って、パネル容量Cpの両端電圧Vp＝VX−VYが上昇する。
共振電流ILXが零まで減衰するとき、第一のハイサイドダイオードD1Xがオフする。それと同時に、パネル容量Cpの両端電圧Vpが正のピーク値＋Vsまで達する。

＜モードIII＞
第一のハイサイド回収スイッチ素子Q1Xがオフし、第一のハイサイド主スイッチ素子Q1Xがオンする。そのとき、維持電極Xの電位VXが入力端子Iの電位Vsと等しく維持される。従って、パネル容量Cpの両端電圧Vpが正のピーク値＋Vsと等しく固定される。ここで、第一のハイサイド主スイッチ素子Q1Xでは両端電圧が零と等しいので、スイッチング損失が生じない。
アドレス期間に壁電荷が蓄積されるＰＤＰ20の放電セルでは壁電圧が加わるので、走査電極Yと維持電極Xとの間の電圧が放電開始電圧を超える。従って、放電が持続するので発光が生じる。そのとき、放電電流を維持するための電力が入力端子Iと第一のハイサイド主スイッチ素子Q1Xとを通してＰＤＰ20に供給される。

＜モードIV＞
第一のハイサイド主スイッチ素子Q1Xがオフされ、第二のローサイド主スイッチ素子Q2Yと第一のローサイド回収スイッチ素子Q4Xとがオンする。そのスイッチングにより、接地端子←第一の回収コンデンサCX←第一のローサイド回収スイッチ素子Q4X←第一のローサイドダイオードD2X←第一の回収インダクタLX←パネル容量Cp←第二のローサイド主スイッチ素子Q2Y←接地端子のループが導通する（図9参照）。そのとき、第一の回収インダクタLXとパネル容量Cpとの直列接続が第一の回収コンデンサCXから電圧Vs／2を印加され、共振する。その共振電流ILXが上記のループを矢印の向きに流れる。更に、維持電極Xの電位VXが降下する。一方、走査電極Yの電位VYは接地電圧に維持される。従って、パネル容量Cpの両端電圧Vp＝VX−VYが降下する。
共振電流ILXが零まで減衰するとき、第一のローサイドダイオードD2Xがオフする。それと同時に、パネル容量Cpの両端電圧Vpが零まで達する。

＜モードV＞
全てのスイッチ素子がオフ状態に維持され、パネル容量Cpの両端電圧Vpが零と等しく維持される。
＜モードVI＞
第一のローサイド主スイッチ素子Q2Xと第二のハイサイド回収スイッチ素子Q3Yとがオンする。ここで、第一のローサイド主スイッチ素子Q2Xでは両端電圧が零と等しいので、スイッチング損失が生じない。そのスイッチングにより、接地端子→第二の回収コンデンサCY→第二のハイサイド回収スイッチ素子Q3Y→第二のハイサイドダイオードD1Y→第二の回収インダクタLY→パネル容量Cp→第一のローサイド主スイッチ素子Q2X→接地端子のループが導通する（図9参照）。そのとき、第二の回収インダクタLYとパネル容量Cpとの直列接続が第二の回収コンデンサCYから電圧Vs／2を印加され、共振する。その共振電流ILYが上記のループを矢印の向きに流れる。更に、走査電極Yの電位VYが上昇する。一方、維持電極Xの電位VXは接地電圧に維持される。従って、パネル容量Cpの両端電圧Vp＝VX−VYが降下する。
共振電流ILYが零まで減衰するとき、第二のハイサイドダイオードD1Yがオフする。それと同時に、パネル容量Cpの両端電圧Vpが負のピーク値−Vsまで達する。

＜モードVII＞
第二のハイサイド回収スイッチ素子Q3Yがオフし、第二のハイサイド主スイッチ素子Q1Yがオンする。そのとき、走査電極Yの電位VYが入力端子Iの電位Vsと等しく維持される。従って、パネル容量Cpの両端電圧Vpが負のピーク値−Vsと等しく固定される。ここで、第二のハイサイド主スイッチ素子Q1Yでは両端電圧が零と等しいので、スイッチング損失が生じない。
ＰＤＰ20で放電が維持されるとき、放電電流を維持するための電力が外部から入力端子Iを通し供給される。
モードIIIと同様に、アドレス期間に壁電荷が蓄積されるＰＤＰ20の放電セルでは発光が生じる。そのとき、放電電流を維持するための電力が入力端子Iと第二のハイサイド主スイッチ素子Q1Yとを通してＰＤＰ20に供給される。

＜モードVIII＞
第二のハイサイド主スイッチ素子Q1Yがオフされ、第一のローサイド主スイッチ素子Q2Xと第二のローサイド回収スイッチ素子Q4Yとがオンする。そのスイッチングにより、接地端子←第二の回収コンデンサCY←第二のローサイド回収スイッチ素子Q4Y←第二のローサイドダイオードD2Y←第二の回収インダクタLY←パネル容量Cp←第一のローサイド主スイッチ素子Q2X←接地端子のループが導通する（図9参照）。そのとき、第二の回収インダクタLYとパネル容量Cpとの直列接続が第二の回収コンデンサCYから電圧Vs／2を印加され、共振する。その共振電流ILYが上記のループを矢印の向きに流れる。更に、走査電極Yの電位VYが降下する。一方、維持電極Xの電位VXは接地電圧に維持される。従って、パネル容量Cpの両端電圧Vp＝VX−VYが上昇する。
共振電流ILYが零まで減衰するとき、第二のローサイドダイオードD2Yがオフする。それと同時に、パネル容量Cpの両端電圧Vpが零まで達する。

モードIIで第一の回収コンデンサCXからパネル容量Cpへ供給される電力は、モードIVでパネル容量Cpから第一の回収コンデンサCXへ回収される。モードVIで第二の回収コンデンサCYからパネル容量Cpへ供給される電力は、モードVIIIでパネル容量Cpから第二の回収コンデンサCYへ回収される。こうして、パルス電圧の立ち上がり及び立ち下がりではＰＤＰのパネル容量と回収インダクタとが共振し、パネル容量と回収コンデンサとの間で電力が効率良く交換される。こうして、パネル容量の充放電に起因する無効電力が低減する。

特開昭６３−１０１８９７号公報

上記のＰＤＰ駆動装置のような従来の容量性負荷駆動装置では、回収スイッチ素子のターンオン（オフ状態からオン状態への遷移）時、次のようなスイッチング損失が生じた。
図11は、モードIからモードIIへの過渡期間での第一のハイサイド回収スイッチ素子Q3Xのドレイン−ソース間電圧V3Xと共振電流ILXとの時間変化を示す拡大波形図である。図11では、実線が共振電流ILXを示し、破線がドレイン−ソース間電圧V3Xを示す。
図12は、モードIからモードIIへの過渡期間での第一のハイサイド回収スイッチ素子Q3Xの動作軌跡図である。図12に示される矢印の向きに、第一のハイサイド回収スイッチ素子Q3Xの動作状態は遷移する。

モードIからモードIIへの過渡期間ではドレイン−ソース間電圧V3Xが十分大きい状態で第一のハイサイド回収スイッチ素子Q3Xがターンオン動作を行う。その結果、ドレイン−ソース間電圧V3Xの波形と共振電流ILXの波形とが重なる（図11に示される斜線部参照）。それに応じ、図12では動作軌跡と座標軸とで囲まれる面積（図12に示される斜線部）が大きい。すなわち、その面積に比例するスイッチング損失が第一のハイサイド回収スイッチ素子Q3Xで生じる。
同様なスイッチング損失が、モードIIIからモードIVへの過渡期間では第一のローサイド回収スイッチ素子Q4Xで生じ、モードVからモードVIへの過渡期間では第二のハイサイド回収スイッチ素子Q3Yで生じ、モードVIIからモードVIIIへの過渡期間では第二のローサイド回収スイッチ素子Q4Yで生じる。

回収スイッチ素子Q3X、Q4X、Q3Y、Q4Yのターンオン時のスイッチング損失は電力回収部102X、102Yの回収効率（回収電力が再利用される割合）を低下させるので好ましくない。
そのスイッチング損失を低減させるには、例えば回収インダクタLX、LYのインダクタンスを大きく設定し、共振電流ILX、ILYの立ち上がりを遅くすれば良い。
しかし、パネル容量と回収インダクタとの共振時間、すなわち電力回収に要する時間が延長されるので、パルス電圧の立ち上がり／立ち下がりが遅くなる。

パルス電圧の立ち上がり／立ち下がりを遅くすることは、特にプラズマディスプレイでは次のようにＰＤＰの更なる高画質化を阻む。
ＰＤＰでは更なる高画質化が望まれる。高画質化は高輝度化と共に、階調の精細化を要する。サブフィールド方式によるＰＤＰでは、一フィールド当たりのサブフィールドの数が多いほど放電セルの発光時間が精密に調整されるので、階調が精細化される。一フィールドの時間は一定であるので、個々のサブフィールドに更なる短縮が望まれる。サブフィールドはそれぞれ、所定数のパルス電圧を含むので、各パルス電圧の幅に更なる短縮が望まれる。
しかし、その一方で高輝度化の要求が満たされるには、パルス電圧のピークが高く、かつある程度長時間維持されねばならない。従って、パルス電圧の立ち上がり／立ち下がりが遅いとき、パルス電圧の幅は更なる短縮が困難である。
こうして、パルス電圧の立ち上がり／立ち下がりを遅くすることはＰＤＰの更なる高画質化を阻むので、好ましくない。

電力回収に要する時間（回収インダクタと容量性負荷との共振時間）を短く維持したまま、回収インダクタのインダクタンスを増大させるには、容量性負荷の容量を低減させ、共振電流のピークを低下させれば良い。しかし、特にＰＤＰではパネル容量がパネルの構造及び材料で決定されるので、パネル容量の更なる低減は困難である。

本発明は、ＰＤＰのような容量性負荷の駆動装置として、電力回収に要する時間を短く維持したまま電力回収に伴うスイッチング損失を低減し、それにより回収効率を向上させる駆動装置、の提供を目的とする。

本発明による容量性負荷駆動装置は、
(A) 所定の直流電圧を所定のパルス電圧へ変換し、そのパルス電圧を容量性負荷に対して印加するパルス発生部；
(B) (a) 容量性負荷より大きい容量を持ち、実質的に一定の両端電圧を維持する回収コンデンサ、
(b) 容量性負荷と共振する回収インダクタ、及び、
(c) 回収コンデンサを容量性負荷と回収インダクタとに接続し、容量性負荷と回収インダクタとの共振に伴う電流を通す回収スイッチ素子、
を有する電力回収部；並びに、
(C) (a) 容量性負荷より大きい容量を持ち、実質的に一定の両端電圧を維持する補助回収コンデンサ、
(b) 容量性負荷より小さい容量を持ち、回収スイッチ素子に接続される共振コンデンサ、
(c) 共振コンデンサと共振する補助回収インダクタ、及び、
(d) 補助回収コンデンサを共振コンデンサと補助回収インダクタとに接続する一方、回収コンデンサを回収スイッチ素子から分離する補助回収スイッチ部、
を有する補助共振部；
を具備する。

上記の容量性負荷は好ましくはプラズマディスプレイパネル（ＰＤＰ）である。その場合、本発明による上記の容量性負荷駆動装置は次のようなプラズマディスプレイに搭載される。そのプラズマディスプレイは、
(A) (a) 内部に封入されたガスの放電により発光する放電セルと、(b) 所定のパルス電圧を放電セルに対し印加するための複数の電極と、を含むＰＤＰ；
(B) 外部電源からの交流電圧を所定の直流電圧へ変換するための電源部；並びに、
(C) その直流電圧を所定のパルス電圧へ変換するためのＰＤＰ駆動装置；を有する。本発明による上記の容量性負荷駆動装置はそのＰＤＰ駆動装置として利用される。

本発明による上記の容量性負荷駆動装置は好ましくは、回収スイッチ素子をパルス電圧の立ち上がり期間と立ち下がり期間とにオンさせる。そのとき、回収インダクタが容量性負荷と共振し、容量性負荷の充放電に要する電力が回収コンデンサと容量性負荷との間で効率良く交換される。それにより、容量性負荷の充放電に起因する無効電力が小さい。

本発明による上記の容量性負荷駆動装置では更に好ましくは、回収スイッチ素子がオンする直前、共振コンデンサと補助回収インダクタとが補助回収コンデンサへの接続により共振する。その共振により、その回収スイッチ素子の両端電圧が実質的に零と一致するとき、その回収スイッチ素子がオンする。すなわち、回収スイッチ素子のターンオンについて、いわゆる零電圧スイッチングが実行される。その結果、回収スイッチ素子のターンオン時にはスイッチング損失が実質上生じない。
共振コンデンサの容量は容量性負荷より小さい。従って、上記の零電圧スイッチングに要する時間は回収インダクタと容量性負荷との共振時間より十分に短い。更に、共振コンデンサと補助回収コンデンサとの共振に伴う電流は回収インダクタと容量性負荷との共振に伴う電流より十分に小さい。それ故、補助回収スイッチ部でのスイッチング損失は従来の駆動装置の回収スイッチ素子でのスイッチング損失より十分に小さい。
こうして、本発明による上記の容量性負荷駆動装置では従来の駆動装置に比べ、電力回収に要する時間が短く維持されたまま、電力回収に伴うスイッチング損失が低減する。

上記の零電圧スイッチングにより、回収スイッチ素子自体のターンオン時間が従来の駆動装置でのターンオン時間より延長されても良い。すなわち、回収スイッチ素子として利用される半導体素子が従来の駆動装置で利用される半導体素子より低速でも良い。そのとき、電力回収部が従来のものより簡単に構成される。

共振コンデンサと補助回収コンデンサとの共振に伴う電流は回収インダクタと容量性負荷との共振に伴う電流より小さいので、補助回収スイッチ部に含まれる回路素子の電流容量は回収スイッチ素子の電流容量より小さくても良い。従って、補助共振部は構成が容易であり、更に小型化が容易である。

本発明による上記の容量性負荷駆動装置では、
(A) 互いに直列に接続されるハイサイド主スイッチ素子とローサイド主スイッチ素子、をパルス発生部が含み；
(B) 容量性負荷と回収インダクタとがハイサイド主スイッチ素子とローサイド主スイッチ素子との接続点に接続されても良い。すなわち、パルス発生部は好ましくは、フルブリッジ型又はハーフブリッジ型のインバータを含む。その場合、主スイッチ素子の耐圧が例えばプッシュプル型インバータでの耐圧より小さく抑えられる。

本発明による上記の容量性負荷駆動装置では、共振コンデンサと補助回収コンデンサとの共振時、回収スイッチ素子と共振コンデンサとの間の接続点の電位が補助回収コンデンサの両端電圧で決まる。
好ましくは、補助共振部が補助回収コンデンサを複数含み、それぞれの補助回収コンデンサが異なる両端電圧を維持する。それらの両端電圧は、容量性負荷と回収スイッチ素子との接続点の電位が取り得る値に調節される。補助回収スイッチ部は容量性負荷と回収スイッチ素子との接続点の電位変化に応じたタイミングで、適切な両端電圧を持つ補助回収コンデンサを共振コンデンサと補助回収インダクタとに接続する。
その結果、容量性負荷と回収スイッチ素子との間の接続点の電位が様々に変化するときでも、回収スイッチ素子のターンオンについて零電圧スイッチングが確実に実現する。

本発明による上記の容量性負荷駆動装置では好ましくは、パルス発生部、電力回収部、及び補助共振部が協働して直流電圧を、回収コンデンサ、補助回収コンデンサ、及び共振コンデンサに対して印加し、それらのコンデンサの初期電圧を設定する。特に回収コンデンサと補助回収コンデンサとではそれらの初期電圧が上記の両端電圧として維持される。それらの初期電圧は更に好ましくは、パルス電圧の周期ごとに調節される。それにより、特に回収コンデンサと補助回収コンデンサとでは両端電圧が長期間一定に維持される。従って、本発明による上記の容量性負荷駆動装置は上記の零電圧スイッチングに対する信頼性が高い。

本発明による上記の容量性負荷駆動装置では好ましくは、補助共振部が、共振コンデンサの両端電圧を検出するための電圧検出部を有しても良い。更に好ましくは、その電圧検出部により検出される共振コンデンサの両端電圧に基づき、電力回収部が回収スイッチ素子のスイッチング動作を制御し、補助共振部が補助回収スイッチ部のスイッチング動作を制御する。それにより回収スイッチ素子のターンオン時、零電圧スイッチングが確実に実行される。
その他に、電圧検出部により検出される共振コンデンサの両端電圧に基づき、電力回収部が回収スイッチ素子の異常を検知し、補助共振部が補助回収スイッチ部の異常を検知しても良い。それにより、電力回収部及び補助共振部内のスイッチ素子の故障が正確にかつ迅速に検知されるので、故障箇所の更なる拡大が確実に回避される。

本発明による上記の容量性負荷駆動装置は電力回収部に加え、補助共振部を有する。それにより、従来の駆動装置とは異なり、電力回収に要する時間が短く維持されたまま、電力回収に伴うスイッチング損失が効果的に低減し、回収効率が向上する。すなわち、パルス電圧の立ち上がり／立ち下がりが十分に速く維持されたまま、容量性負荷の充放電に起因する無効電力が十分に低減する。
特に、本発明による上記の容量性負荷駆動装置がＰＤＰ駆動装置としてプラズマディスプレイに搭載されるとき、ＰＤＰの更なる大画面化と省電力化との両立が、高画質を維持したまま達成される。

以下、本発明の最良の実施形態について、図面を参照しつつ説明する。
《実施形態１》
図1は、本発明の実施形態１によるプラズマディスプレイの構成を示すブロック図である。そのプラズマディスプレイは、電源部40、ＰＤＰ20、ＰＤＰ駆動装置10、及び制御部30を有する。
電源部40は外部の商用交流電源ACからの交流電力を直流電力へ変換し、その直流電力をＰＤＰ駆動装置10に供給する。電源部40は特に、ＰＤＰ駆動装置10の入力端子Iに対して所定の直流電圧Vs（以下、電源電圧という）を印加する。

ＰＤＰ20は例えばＡＣ型であり、三電極面放電型構造を有する。ＰＤＰ20の背面基板上にはアドレス電極A1、A2、A3、…がパネルの縦方向に配置される。ＰＤＰ20の前面基板上には維持電極X1、X2、X3、…と走査電極Y1、Y2、Y3、…とが交互に、かつパネルの横方向に配置される。維持電極X1、X2、X3、…は互いに接続され、電位が実質的に等しい。アドレス電極A1、A2、A3、…と走査電極Y1、Y2、Y3、…とは一本ずつ個別に電位を変化させ得る。

隣り合う維持電極と走査電極との対がアドレス電極と交差する位置には放電セルが設置される。例えば、維持電極X2と走査電極Y2との対がアドレス電極A2と交差する位置には放電セルPが設置される（図1に示される斜線部参照)。放電セルの表面には、誘電体から成る層（誘電体層）、電極と誘電体層とを保護するための層（保護層）、及び蛍光体を含む層（蛍光体層）が設けられる。放電セルの内部にはガスが封入される。維持電極、走査電極、及びアドレス電極の間にパルス電圧が印加されるとき、放電セル中ではガス分子が電離し、放電が生じる。そのとき、ガス分子は紫外線を放出する。その紫外線が放電セル表面の蛍光体を励起し、蛍光を発生させる。こうして、放電セルが発光する。

ＰＤＰ駆動装置10は、維持電極駆動部10X、走査電極駆動部10Y、及びアドレス電極駆動部10Aを含む（図1参照）。
維持電極駆動部10Xと走査電極駆動部10Yとには入力端子Iを通して電源電圧Vsが印加される。
維持電極駆動部10XはＰＤＰ20の維持電極X1、X2、X3、…に接続され、それらの電位を一様に変化させる。
走査電極駆動部10YはＰＤＰ20の走査電極Y1、Y2、Y3、…に接続され、それらの電位を個別に変化させる。
アドレス電極駆動部10AはＰＤＰ20のアドレス電極A1、A2、A3、…に接続され、それらの電位を個別に変化させる。

ＰＤＰ駆動装置10は例えばＡＤＳ（Address Display-period Separation）方式に従いＰＤＰ20の各電極の電位を制御する。ＡＤＳ方式はサブフィールド方式の一種である。例えば日本のテレビ放送では映像信号が一フィールドずつ、1／60秒（＝約16.7msec）間隔で送られる。すなわち、一フィールド当たりの表示時間が一定である。サブフィールド方式では、フィールドがそれぞれ、複数のサブフィールドに分けられる。サブフィールドはそれぞれ、初期化期間、アドレス期間、及び放電維持期間を含む。特にＡＤＳ方式では、それら三つの期間がＰＤＰ20の全ての放電セルに対して共通に設定される。ここで、放電維持期間の長さはサブフィールドごとに異なる。
初期化期間、アドレス期間、及び放電維持期間のそれぞれでは、異なるパルス電圧が次のように放電セルに対して印加される。

初期化期間では、例えば維持電極駆動部10Xと走査電極駆動部10Yとが協働して、初期化パルス電圧を維持電極X1、X2、X3、…と走査電極Y1、Y2、Y3、…との間に印加する。それにより、全ての放電セルで壁電荷が均一化される。

アドレス期間では、走査電極駆動部10Yが走査パルス電圧を走査電極Y1、Y2、Y3、…に対して順次印加する。一方、アドレス電極駆動部10Aが走査パルス電圧の印加に同期して信号パルス電圧をアドレス電極A1、A2、A3、…のいくつかに対して印加する。走査パルス電圧が走査電極の一つに印加され、それと同時に信号パルス電圧がアドレス電極の一つに印加されるとき、その走査電極とアドレス電極との交差点に位置する放電セルで放電が生じる。その放電により、その放電セル表面に新たな壁電荷が蓄積される。

放電維持期間では、例えば、維持電極駆動部10Xと走査電極駆動部10Yとが放電維持パルス電圧を交互に、かつ周期的に発生させる。ここで、維持電極駆動部10Xは放電維持パルス電圧を維持電極X1、X2、X3、…の全てに対して同時に印加し、走査電極駆動部10Yは放電維持パルス電圧を走査電極Y1、Y2、Y3、…の全てに対して同時に印加する。それによりＰＤＰ20の各放電セルでは、維持電極と走査電極との間の電圧が周期的に極性を反転させる。
個々の放電維持パルス電圧は放電開始電圧より低い。しかし、アドレス期間中に壁電荷を蓄積した放電セルでは壁電圧が加わる。従って、放電維持パルス電圧の印加時、その放電セルでは維持電極と走査電極との間の電圧が放電開始電圧を超え、放電が生じる。その放電はその放電セルに蓄積される壁電荷を中和し、更に逆極性の壁電荷をその放電セルに蓄積させて止まる。次の放電維持パルス電圧の印加では、維持電極と走査電極との間の電圧が極性を反転させるので、その放電セルでは再び放電が生じる。こうして、その放電セルでは放電維持パルス電圧の印加ごとに放電が繰り返されるので、その放電セルは放電維持期間中、発光を持続する。
放電維持期間の長さはサブフィールドごとに異なる。従って、放電セルの一フィールド当たりの発光時間、すなわち輝度は、サブフィールドの選択により調節される。

維持電極駆動部10X、走査電極駆動部10Y、及びアドレス電極駆動部10Aはそれぞれ、内部にスイッチングインバータを含む。制御部30はそれらの駆動部に対してスイッチング制御を行う。それにより、初期化パルス電圧、走査パルス電圧、信号パルス電圧、及び放電維持パルス電圧がそれぞれ、所定の波形及びタイミングで発生する。
制御部30は特に、外部から入力される映像信号に基づき、発光すべき放電セルの位置とその輝度とを決定する。制御部30は更に、その位置に合わせて、アドレス期間中に信号パルス電圧が印加されるべきアドレス電極とその印加のタイミングとを選択する。制御部30はその上、その輝度に合わせて、そのアドレス期間に続く放電維持期間の長さ、すなわちサブフィールドを選択する。
こうして、ＰＤＰ20では、映像信号に応じて各放電セルが適切な輝度で発光する。それにより、映像信号の示す映像が再現される。

上記の通り、放電維持期間中、放電セルが発光を維持するには壁電荷の蓄積を要する。更にＰＤＰ20は、特に維持電極と走査電極との間の浮遊容量（以下、パネル容量という）が大きい。特に放電維持期間中、維持電極と走査電極との間にパルス電圧が印加されるとき、パネル容量が充放電される。その充放電に伴う電流により回路各部で電力が消費される。その消費電力はＰＤＰ20の発光には寄与しない無効電力である。ＰＤＰ20のサイズが大きいほど、維持電極及び走査電極が長く、かつそれらの数が多いので、パネル容量が大きい。それ故、ＰＤＰ20の大画面化と省電力化との両立には上記の無効電力の低減が不可欠である。
本発明の実施形態１によるＰＤＰ駆動装置10は、特に放電維持期間中、以下の回路構成を利用してパネル容量の充放電に要する電力を回収する。更に、その回収された電力を別のパルス電圧の印加時、パネル容量の充放電に再利用する。それにより、上記の無効電力が低減する。

図2は、放電維持期間での維持電極駆動部10X、走査電極駆動部10Y、及びＰＤＰ20の等価回路図である。
維持電極駆動部10Xは入力端子Iと接地端子との間に、第一のハイサイド主スイッチ素子Q1Xと第一のローサイド主スイッチ素子Q2Xとの直列接続を含む。それらの主スイッチ素子Q1XとQ2Xとの間の接続点J1XはＰＤＰ20の維持電極Xに接続される。
走査電極駆動部10Yは入力端子Iと接地端子との間に第二のハイサイド主スイッチ素子Q1Yと第二のローサイド主スイッチ素子Q2Yとの直列接続を有する。それらの主スイッチ素子Q1YとQ2Yとの間の接続点J1YはＰＤＰ20の走査電極Yに接続される。
入力端子Iには電源部40から電源電圧Vsが印加される。
ＰＤＰ20の等価回路は、維持電極Xと走査電極Yとの間に接続されるパネル容量Cpでのみ表され、放電セルでの放電時にＰＤＰ20を流れる電流の経路は省略される。

上記四つの主スイッチ素子Q1X、Q2X、Q1Y、Q2Yは好ましくはＭＯＳＦＥＴである。その他にＩＧＢＴ又はバイポーラトランジスタであっても良い。
それら四つの主スイッチ素子Q1X〜Q2Yはフルブリッジ型インバータを成し、放電維持パルス発生部1として機能する。すなわち、それら四つの主スイッチ素子Q1X〜Q2Yのオンオフにより、電源電圧Vsが放電維持パルス電圧Vpに変換され、ＰＤＰ20の維持電極Xと走査電極Yとの間に印加される。

維持電極駆動部10Xは更に、第一の電力回収部2Xを有する。第一の電力回収部2Xは、第一のハイサイド回収スイッチ素子Q3X、第一のローサイド回収スイッチ素子Q4X、第一のハイサイドダイオードD1X、第一のローサイドダイオードD2X、第一の回収インダクタLX、及び第一の補助共振部3Xを含む。
二つの回収スイッチ素子Q3X、Q4Xは、例えばｎチャネル型ＭＯＳＦＥＴである。その他にＩＧＢＴ又はバイポーラトランジスタであっても良い。第一のハイサイド回収スイッチ素子Q3Xのソースは第一のハイサイドダイオードD1Xのアノードへ接続される。第一のハイサイドダイオードD1Xのカソードは第一のローサイドダイオードD2Xのアノードへ接続される。第一のローサイドダイオードD2Xのカソードは第一のローサイド回収スイッチ素子Q4Xのドレインへ接続される。
第一のハイサイドダイオードD1Xのカソードと第一のローサイドダイオードD2Xのアノードとの接続点J2Xは第一の回収インダクタLXを通してＰＤＰ20の維持電極Xに接続される。
第一のハイサイド回収スイッチ素子Q3Xのドレインと第一のローサイド回収スイッチ素子Q4Xのソースとは互いに接続され、その接続点J3Xが第一の補助共振部3Xに接続される。

走査電極駆動部10Yは更に、第二の電力回収部2Yを有する。第二の電力回収部2Yの回路構成は、第二の回収インダクタLYの一端がＰＤＰ20の走査電極Yに接続される点を除き、第一の電力回収部2Xの回路構成と全く同様である。

図3は、第一の補助共振部3Xの等価回路図である。
第一の補助共振部3Xは、回収コンデンサCX、共振コンデンサCrX、第一の補助回収コンデンサC1X、第二の補助回収コンデンサC2X、補助回収インダクタLrX、第一の補助回収スイッチ部Q5X、第二の補助回収スイッチ部Q6X、及び、第三の補助回収スイッチ部Q7Xを含む。それらの素子による回路構成は以下の通りである。
尚、走査電極駆動部10Yに含まれる第二の補助共振部3Y（図2参照）の回路構成は全く同様である。

第一のハイサイド回収スイッチ素子Q3Xのドレインと第一のローサイド回収スイッチ素子Q4Xのソースとは接続点J3Xで接続される（図2参照）。その接続点J3Xと接地端子との間に、回収コンデンサCXと第一の補助回収スイッチ部Q5Xとが直列に接続され、その直列接続に並列に共振コンデンサCrXが接続される。
第一の補助回収コンデンサC1Xと第二の補助回収スイッチ部Q6Xとが直列に接続され、第二の補助回収コンデンサC2Xと第三の補助回収スイッチ部Q7Xとが直列に接続される。それら二つの直列接続は互いに並列に接続され、一方の端子は補助回収インダクタLrXを通して上記の接続点J3Xに接続され、他方の端子は接地される。

回収コンデンサCXの容量は1〜数十[μF]程度であり、ＰＤＰ20のパネル容量Cp（0.01〜1[μF]程度）より十分に大きい。回収コンデンサCXの両端電圧は例えば、電源電圧Vsの半値（＝Vs／2）と等しく維持される。
共振コンデンサCrXの容量は0.001〜0.01[μF]程度であり、ＰＤＰ20のパネル容量Cp（0.01〜1[μF]程度）より十分に小さい。放電維持期間の開始時、共振コンデンサCrXの両端電圧は所定の初期電圧に調節される。その初期電圧は例えば、電源電圧Vsの半値（＝Vs／2）と等しい。
二つの補助回収コンデンサC1XとC2Xとのそれぞれの容量は1〜数十[μF]程度であり、ＰＤＰ20のパネル容量Cp（0.01〜1[μF]程度）より十分に大きい。第一の補助回収コンデンサC1Xの両端電圧は例えば、電源電圧Vsの1／4倍（＝Vs／4）と等しく維持される。第二の補助回収コンデンサC2Xの両端電圧は例えば、電源電圧Vsの3／4倍（＝3Vs／4）と等しく維持される。
補助回収インダクタLrXのインダクタンスは0.1〜10[mH]程度であり、第一の回収インダクタLXのインダクタンスより十分に小さい。

三つの補助回収スイッチ部Q5X、Q6X、Q7Xはいわゆる双方向スイッチであり、オフ状態でいずれの方向の電流も遮断する。図4は、第一の補助回収スイッチ部Q5Xの好ましい回路構成を示す。他の二つの補助回収スイッチ部Q6X、Q7Xも同様に構成される。
第一の補助回収スイッチ部Q5Xは好ましくは、ｎチャネル型ＭＯＳＦＥＴを二つ含む。ＭＯＳＦＥＴは一般にドレイン−ソース間にボディダイオードを含むので、オフ状態でも一方向には電流を通す。図4の(a)では、二つのｎチャネル型ＭＯＳＦＥＴのソース同士が接続される。図4の(b)では、二つのｎチャネル型ＭＯＳＦＥＴがそれぞれ、ダイオードと逆極性で接続され、それら二つの直列接続が互いに並列に接続される。
図4では、スイッチ素子としてＭＯＳＦＥＴが利用される。その他に、ＩＧＢＴ又はバイポーラトランジスタが利用されても良い。

制御部30（図1参照）はまず、放電維持パルス発生部1のスイッチングを以下のように制御する。
第一のハイサイド主スイッチ素子Q1Xと第一のローサイド主スイッチ素子Q2Xとが逆位相でオンオフする。同様に、第二のハイサイド主スイッチ素子Q1Yと第二のローサイド主スイッチ素子Q2Yとが逆位相でオンオフする。更に、第一のハイサイド主スイッチ素子Q1Xと第二のローサイド主スイッチ素子Q2Yとが実質的に同位相でオンオフする。
こうして、パネル容量Cpに対する印加電圧、すなわち放電維持パルス電圧Vpの極性が周期的に反転する。

放電維持パルス電圧Vpの立ち上がり／立ち下がりではパネル容量Cpが充放電される。制御部30は放電維持パルス電圧Vpの立ち上がり／立ち下がりに合わせて、二つの電力回収部2X、2Yの回収スイッチ素子Q3X、Q4X、Q3Y、Q4Y、及び第一の補助回収スイッチ部Q5X、Q5Yをオンオフさせる。それにより、二つの回収インダクタLX、LYのいずれかが同じ電力回収部の回収コンデンサCX又はCYに接続される（図2、3参照）。そのとき、その回収インダクタ（LX又はLY）とパネル容量Cpとが共振する。その結果、互いに接続される回収コンデンサ（CX又はCY）とパネル容量Cpとの間で電力が効率良く交換される。すなわち、その共振期間中、放電維持パルス発生部1の回路素子、ＰＤＰ20の維持電極Xと走査電極Y、及びリード線のそれぞれの抵抗（図示せず）により消費される電力が抑えられる。こうして、ＰＤＰ20のパネル容量Cpの充放電に起因する無効電力が低減する。

制御部30は更に、第一の電力回収部2Xで二つの回収スイッチ素子Q3X、Q4Xのいずれかをオンさせるとき、そのターンオン直前に第一の補助共振部3Xで第二の補助回収スイッチ部Q6X、又は第三の補助回収スイッチ部Q7Xをオンさせる。そのとき、第一の補助共振部3Xでは二つの補助回収コンデンサC1X、C2Xのいずれかからの電圧印加により、補助回収インダクタLrXと共振コンデンサCrXとの直列接続が共振する。その共振が第一の補助共振部3Xの出力端子J3Xの電位を変化させる。その電位変化により、回収スイッチ素子Q3X、Q4Xのいずれかで両端電圧V3X又はV4Xが零まで降下する。その回収スイッチ素子Q3X又はQ4Xはその状態でオンする。
制御部30は第二の電力回収部2Yで二つの回収スイッチ素子Q3Y、Q4Yをオンさせるとき、第二の補助共振部3Yについて同様なスイッチング制御を行う。
こうして、回収スイッチ素子のターンオンについて零電圧スイッチングが実現し、スイッチング損失が低減する。

図5は、放電維持パルス発生部1の各部分での電圧／電流変化、及び放電維持パルス電圧Vpの変化を示す波形図である。
制御部30は、維持電極駆動部10Xの二つの主スイッチ素子Q1X、Q2X、二つの回収スイッチ素子Q3X、Q4X、及び三つの補助回収スイッチ部Q5X、Q6X、Q7X；並びに、走査電極駆動部10Yの二つの主スイッチ素子Q1Y、Q2Y、二つの回収スイッチ素子Q3Y、Q4Y、及び三つの補助回収スイッチ部Q5Y、Q6Y、Q7Y；のそれぞれに対して、14個の制御信号CTRL1X、CTRL2X、CTRL3X、CTRL4X、CTRL5X、CTRL6X、CTRL7X、CTRL1Y、CTRL2Y、CTRL3Y、CTRL4Y、CTRL5Y、CTRL6Y、CTRL7Yを送出する。それぞれのスイッチ素子（又はスイッチ部）は受信される制御信号に従いオンオフする。図5では、制御信号がアサートされるとき対応するスイッチ素子（又はスイッチ部）がオンし、制御信号がネゲートされるとき対応するスイッチ素子（又はスイッチ部）がオフする。

放電維持パルス発生部1、二つの電力回収部2X、2Y、及び、二つの補助共振部3X、3Yのスイッチング動作は、放電維持パルス電圧Vpの一周期当たり次の14個のモード1〜14（図5参照）に分けられる。
＜モード1＞
制御部30は制御信号CTRL6X、CTRL2Y、及びCTRL5Yをアサートする。それにより、第二の補助回収スイッチ部Q6X、第二のローサイド主スイッチ素子Q2Y、及び第二の補助共振部3Yの第一の補助回収スイッチ部Q5Yがオンする。
第一の補助共振部3Xではそのとき、第一の補助回収コンデンサC1X←補助回収インダクタLrX←共振コンデンサCrX←第二の補助回収スイッチ部Q6X←第一の補助回収コンデンサC1Xのループが導通する（図3参照）。補助回収インダクタLrXと共振コンデンサCrXとの直列接続は第一の補助回収コンデンサC1Xから電圧Vs／4を印加され、共振する。その共振電流IrXが上記のループを矢印の向きに流れる。その共振により、共振コンデンサCrXの両端電圧VrXが初期電圧Vs／2から滑らかに降下する。それにより、第一のハイサイド回収スイッチ素子Q3Xの両端電圧V3Xが降下する。

＜モード2＞
共振コンデンサCrXの両端電圧VrXが零まで達するとき、第一のハイサイド回収スイッチ素子Q3Xの両端電圧V3Xが零まで降下する。制御部30はそのとき、制御信号CTRL3Xをアサートする。それにより、第一のハイサイド回収スイッチ素子Q3Xがオンする。こうして、第一のハイサイド回収スイッチ素子Q3Xでは両端電圧V3Xが零と等しいのでスイッチング損失が生じない。
第一の補助共振部3Xでは補助回収インダクタLrXと共振コンデンサCrXとが共振を継続する。特に共振電流IrXが反転し、共振コンデンサCrXの両端電圧VrXが零から滑らかに上昇する。
更に、接地端子→第二の補助回収スイッチ部Q6X→第一の補助回収コンデンサC1X→補助回収インダクタLrX→第一のハイサイド回収スイッチ素子Q3X→第一のハイサイドダイオードD1X→第一の回収インダクタLX→パネル容量Cp→第二のローサイド主スイッチ素子Q2Y→接地端子のループが導通する（図2、3参照）。そのとき第一の回収インダクタLXとパネル容量Cpとの直列接続が共振し、その共振電流ILXが上記のループを矢印の向きに流れる。更に、維持電極Xの電位VXが上昇する。

＜モード3＞
第一の補助共振部3Xで共振コンデンサCrXの両端電圧VrXが初期電圧Vs／2まで達するとき、制御部30は制御信号6Xをネゲートし、制御信号CTRL5Xをアサートする。それにより、第二の補助回収スイッチ部Q6Xがオフし、第一の補助回収スイッチ部Q5Xがオンする。
モード3では、接地端子→第一の補助回収スイッチ部Q5X→回収コンデンサCX→第一のハイサイド回収スイッチ素子Q3X→第一のハイサイドダイオードD1X→第一の回収インダクタLX→パネル容量Cp→第二のローサイド主スイッチ素子Q2Y→接地端子のループが導通する（図2、3参照）。第一の回収インダクタLXとパネル容量Cpとの直列接続は回収コンデンサCXから電圧Vs／2を印加され、共振を更に継続する。その共振電流ILXが上記のループを矢印の向きに流れ、維持電極Xの電位VXが更に上昇する。
一方、走査電極Yの電位VYは接地電圧に維持される。従って、パネル容量Cpの両端電圧Vp＝VX−VYが上昇する。

＜モード4＞
共振電流ILXが零まで減衰するとき、第一のハイサイドダイオードD1Xがオフする。それと同時に、パネル容量Cpの両端電圧Vpが正のピーク値Vsまで達する。
制御部30はそのとき、制御信号CTRL3Xをネゲートし、制御信号CTRL1Xをアサートする。それにより、第一のハイサイド回収スイッチ素子Q3Xがオフし、第一のハイサイド主スイッチ素子Q1Xがオンする。従って、維持電極Xの電位VXが入力端子Iの電位Vsに維持されるので、パネル容量Cpの両端電圧Vpが正のピーク値Vsに固定される。ここで、第一のハイサイド主スイッチ素子Q1Xでは両端電圧が零と等しいのでスイッチング損失が生じない。
アドレス期間に壁電荷が蓄積されるＰＤＰ20の放電セルでは壁電圧が加わるので、維持電極Xと走査電極Yとの間の電圧が放電開始電圧を超える。従って、放電が持続するので発光が生じる。そのとき、放電電流を維持するための電力が入力端子Iと第一のハイサイド主スイッチ素子Q1Xとを通してＰＤＰ20に供給される。

＜モード5＞
制御部30は制御信号CTRL1XとCTRL5Xとをネゲートし、制御信号CTRL7Xをアサートする。それにより、第一のハイサイド主スイッチ素子Q1Xと第一の補助回収スイッチ部Q5Xとがオフし、第三の補助回収スイッチ部Q7Xがオンする。
第一の補助共振部3Xではそのとき、第二の補助回収コンデンサC2X→補助回収インダクタLrX→共振コンデンサCrX→第三の補助回収スイッチ部Q7X→第二の補助回収コンデンサC2Xのループが導通する（図3参照）。ここで、モード5の開始時、共振コンデンサCrXの両端電圧VrXは初期電圧Vs／2に等しい。一方、第二の補助回収コンデンサC2Xの両端電圧は3Vs／4に維持される。従って、両者の電圧差により補助回収インダクタLrXと共振コンデンサCrXとが共振し、共振電流IrXが上記のループを矢印の向きに流れる。その共振により、共振コンデンサCrXの両端電圧VrXが初期電圧Vs／2から滑らかに上昇する。それにより、第一のローサイド回収スイッチ素子Q4Xの両端電圧V4Xが降下する。

＜モード6＞
共振コンデンサCrXの両端電圧VrXが上限値Vsまで達するとき、第一のローサイド回収スイッチ素子Q4Xの両端電圧V4Xが零まで降下する。制御部30はそのとき、制御信号CTRL4Xをアサートする。それにより、第一のローサイド回収スイッチ素子Q4Xがオンする。こうして、第一のローサイド回収スイッチ素子Q4Xでは両端電圧V4Xが零と等しいのでスイッチング損失が生じない。
第一の補助共振部3Xでは補助回収インダクタLrXと共振コンデンサCrXとが共振を継続する。特に共振電流IrXが反転し、共振コンデンサCrXの両端電圧VrXが上限値Vsから滑らかに降下する。
更に、接地端子←第三の補助回収スイッチ部Q7X←第二の補助回収コンデンサC2X←補助回収インダクタLrX←第一のローサイド回収スイッチ素子Q4X←第一のローサイドダイオードD2X←第一の回収インダクタLX←パネル容量Cp←第二のローサイド主スイッチ素子Q2Y←接地端子のループが導通する（図2、3参照）。そのとき第一の回収インダクタLXとパネル容量Cpとの直列接続が共振し、その共振電流ILXが上記のループを矢印の向きに流れる。更に、維持電極Xの電位VXが降下する。

＜モード7＞
共振コンデンサCrXの両端電圧VrXが初期電圧Vs／2まで達するとき、制御部30は制御信号7Xをネゲートし、制御信号CTRL5Xをアサートする。それにより、第三の補助回収スイッチ部Q7Xがオフし、第一の補助回収スイッチ部Q5Xがオンする。
モード7では、接地端子←第一の補助回収スイッチ部Q5X←回収コンデンサCX←第一のローサイド回収スイッチ素子Q4X←第一のローサイドダイオードD2X←第一の回収インダクタLX←パネル容量Cp←第二のローサイド主スイッチ素子Q2Y←接地端子のループが導通する（図2、3参照）。そのとき、第一の回収インダクタLXとパネル容量Cpとの直列接続が回収コンデンサCXから電圧Vs／2を印加され、共振を更に継続する。その共振電流ILXが上記のループを矢印の向きに流れ、維持電極Xの電位VXが更に降下する。
一方、走査電極Yの電位VYは接地電圧に維持される。従って、パネル容量Cpの両端電圧Vp＝VX−VYが降下する。

＜モード8＞
共振電流ILXが零まで減衰するとき、第一のローサイドダイオードD2Xがオフする。それと同時に、パネル容量Cpの両端電圧Vpが零まで達する。
制御部30はそのとき、制御信号CTRL4X、CTRL2Y、及びCTRL5Yをネゲートする。それにより、第一のローサイド回収スイッチ素子Q4X、第二のローサイド主スイッチ素子Q2Y、及び第二の補助共振部3Yの第一の補助回収スイッチ部Q5Yがオフする。制御部30は更に、制御御信号CTRL2XとCTRL6Yとをアサートする。それにより、第一のローサイド主スイッチ素子Q2Xと第二の補助共振部3Yの第二の補助回収スイッチ部Q6Yとがオンする。
第二の補助共振部3Yではそのとき、第一の補助回収コンデンサC1Y←補助回収インダクタLrY←共振コンデンサCrY←第二の補助回収スイッチ部Q6Y←第一の補助回収コンデンサC1Yのループが導通する。ここで、モード8の開始時、共振コンデンサCrYの両端電圧VrYは初期電圧Vs／2に等しい。一方、第一の補助回収コンデンサC1Yの両端電圧はVs／4に維持される。従って、両者の電圧差により補助回収インダクタLrYと共振コンデンサCrYとが共振し、共振電流IrYが上記のループを矢印の向きに流れる。その共振により、共振コンデンサCrYの両端電圧VrYが初期電圧Vs／2から滑らかに降下する。それにより、第二のハイサイド回収スイッチ素子Q3Yの両端電圧V3Yが降下する。

＜モード9＞
共振コンデンサCrYの両端電圧VrYが零まで達するとき、第一のハイサイド回収スイッチ素子Q3Yの両端電圧V3Yが零まで降下する。制御部30はそのとき、制御信号CTRL3Yをアサートする。それにより、第二のハイサイド回収スイッチ素子Q3Yがオンする。こうして、第二のハイサイド回収スイッチ素子Q3Yでは両端電圧V3Yが零と等しいのでスイッチング損失が生じない。
第二の補助共振部3Yでは補助回収インダクタLrYと共振コンデンサCrYとが共振を継続する。特に共振電流IrYが反転し、共振コンデンサCrYの両端電圧VrYが零から滑らかに上昇する。
更に、接地端子←第一のローサイド主スイッチ素子Q2X←パネル容量Cp←第二の回収インダクタLY←第二のハイサイドダイオードD1Y←第二のハイサイド回収スイッチ素子Q3Y←補助回収インダクタLrY←第一の補助回収コンデンサC1Y←第二の補助回収スイッチ部Q6Y←接地端子のループが導通する。そのとき、第二の回収インダクタLYとパネル容量Cpとの直列接続が共振し、その共振電流ILYが上記のループを矢印の向きに流れる。更に、走査電極Yの電位VYが上昇する。

＜モード10＞
第二の補助共振部3Yで共振コンデンサCrYの両端電圧VrYが初期電圧Vs／2まで達するとき、制御部30は制御信号6Yをネゲートし、制御信号CTRL5Yをアサートする。それにより、第二の補助回収スイッチ部Q6Yがオフし、第二の補助回収スイッチ部Q5Yがオンする。
モード10では、接地端子←第一のローサイド主スイッチ素子Q2X←パネル容量Cp←第二の回収インダクタLY←第二のハイサイドダイオードD1Y←第二のハイサイド回収スイッチ素子Q3Y←回収コンデンサCY←第一の補助回収スイッチ部Q5Y←接地端子のループが導通する。そのとき、パネル容量Cpと第二の回収インダクタLYとの直列接続が、第二の補助共振部3Y内にある回収コンデンサCYから電圧Vs／2を印加され、共振を更に継続する。その共振電流ILYが上記のループを矢印の向きに流れ、走査電極Yの電位VYが更に上昇する。
一方、維持電極Xの電位VXは接地電圧に維持される。従って、パネル容量Cpの両端電圧Vp＝VX−VYが降下する。

＜モード11＞
共振電流ILYが零まで減衰するとき、第二のハイサイドダイオードD1Yがオフする。それと同時に、パネル容量Cpの両端電圧Vpが負のピーク値−Vsまで達する。
制御部30はそのとき、制御信号CTRL3Yをネゲートし、制御信号CTRL1Yをアサートする。それにより、第二のハイサイド回収スイッチ素子Q3Yがオフし、第二のハイサイド主スイッチ素子Q1Yがオンする。従って、走査電極Yの電位VYが入力端子Iの電位Vsに維持されるので、パネル容量Cpの両端電圧Vpが負のピーク値−Vsに固定される。ここで、第二のハイサイド主スイッチ素子Q1Yでは両端電圧が零と等しいのでスイッチング損失が生じない。
アドレス期間に壁電荷が蓄積されるＰＤＰ20の放電セルでは壁電圧が加わるので、維持電極Xと走査電極Yとの間の電圧が放電開始電圧を超える。従って、放電が持続するので発光が生じる。そのとき、放電電流を維持するための電力が入力端子Iと第二のハイサイド主スイッチ素子Q1Yとを通してＰＤＰ20に供給される。

＜モード12＞
制御部30は制御信号CTRL1YとCTRL5Yとをネゲートし、制御信号CTRL7Yをアサートする。それにより、第二のハイサイド主スイッチ素子Q1Yと第二の補助回収スイッチ部Q5Yとがオフし、第二の補助共振部3Yでは第三の補助回収スイッチ部Q7Yがオンする。
第二の補助共振部3Yではそのとき、第二の補助回収コンデンサC2Y→補助回収インダクタLrY→共振コンデンサCrY→第三の補助回収スイッチ部Q7Y→第二の補助回収コンデンサC2Yのループが導通する。ここで、モード12の開始時、共振コンデンサCrYの両端電圧VrYは初期電圧Vs／2に等しい。一方、第二の補助回収コンデンサC2Yの両端電圧は3Vs／4に維持される。従って、両者の電圧差により補助回収インダクタLrYと共振コンデンサCrYとが共振し、共振電流IrYが上記のループを矢印の向きに流れる。その共振により、共振コンデンサCrYの両端電圧VrYが初期電圧Vs／2から滑らかに上昇する。それにより、第二のローサイド回収スイッチ素子Q4Yの両端電圧V4Yが降下する。

＜モード13＞
第二の補助共振部3Yでは共振コンデンサCrYの両端電圧VrYが上限値Vsまで達し、第二のローサイド回収スイッチ素子Q4Yの両端電圧V4Yが零まで降下する。制御部30はそのとき、制御信号CTRL4Yをアサートする。それにより、第二のローサイド回収スイッチ素子Q4Yがオンする。こうして、第二のローサイド回収スイッチ素子Q4Yでは両端電圧V4Yが零と等しいのでスイッチング損失が生じない。
第二の補助共振部3Yでは補助回収インダクタLrYと共振コンデンサCrYとが共振を継続する。特に共振電流IrYが反転し、共振コンデンサCrYの両端電圧VrYが上限値Vsから滑らかに降下する。
更に、接地端子→第一のローサイド主スイッチ素子Q2X→パネル容量Cp→第二の回収インダクタLY→第二のローサイドダイオードD2Y→第二のローサイド回収スイッチ素子Q4Y→補助回収インダクタLrY→第二の補助回収コンデンサC2Y→第三の補助回収スイッチ部Q7Y→接地端子のループが導通する。そのとき、パネル容量Cpと第二の回収インダクタLYとの直列接続が回収コンデンサCYから電圧Vs／2を印加され、共振する。その共振電流ILYが上記のループを矢印の向きに流れ、走査電極Yの電位VYが上昇する。

＜モード14＞
共振コンデンサCrYの両端電圧VrYが初期電圧Vs／2まで達するとき、制御部30は制御信号7Yをネゲートし、制御信号CTRL5Yをアサートする。それにより、第二の補助共振部3Yでは第三の補助回収スイッチ部Q7Yがオフし、第一の補助回収スイッチ部Q5Yがオンする。
モード14では、接地端子→第一のローサイド主スイッチ素子Q2X→パネル容量Cp→第二の回収インダクタLY→第二のローサイドダイオードD2Y→第二のローサイド回収スイッチ素子Q4Y→回収コンデンサCY→第一の補助回収スイッチ部Q5Y→接地端子のループが導通する。そのとき、パネル容量Cpと第二の回収インダクタLYとの直列接続が回収コンデンサCYから電圧Vs／2を印加され、共振を更に継続する。その共振電流ILYが上記のループを矢印の向きに流れ、走査電極Yの電位VYが更に上昇する。
一方、維持電極Xの電位VXは接地電圧に維持される。従って、パネル容量Cpの両端電圧Vp＝VX−VYが上昇する。
こうして、モード1直前の状態が再現する。

モード2〜3で第一の補助共振部3X内の回収コンデンサCXからパネル容量Cpへ供給される電力は、モード6〜7でパネル容量Cpからその回収コンデンサCXへ回収される。同様に、モード9〜10で第二の補助共振部3Y内の回収コンデンサCYからパネル容量Cpへ供給される電圧は、モード13〜14でパネル容量Cpからその回収コンデンサCYへ回収される。こうして、放電維持パルス電圧Vpの立ち上がり／立ち下がりではＰＤＰ20のパネル容量Cpと回収インダクタLX／LYとが共振し、パネル容量Cpと回収コンデンサCX／CYとの間で電力が効率良く交換される。すなわち、放電維持期間中、パネル容量の充放電に起因する無効電力が低減する。

モード1〜2と5〜6とでは、第一の補助共振部3X内の補助回収インダクタLrXと共振コンデンサCrXとが共振する。その共振が、モード2の開始時点では第一のハイサイド回収スイッチ素子Q3Xの両端電圧V3Xを零まで降下させ、モード6の開始時点では第一のローサイド回収スイッチ素子Q4Xの両端電圧V4Xを零まで降下させる。それにより、それぞれの回収スイッチ素子のターンオンについて零電圧スイッチングが実現する。
同様に、モード8〜9と12〜13とでは、第二の補助共振部3Y内の補助回収インダクタと共振コンデンサとが共振する。それにより、第二の回収スイッチ素子Q3YとQ4Yとのターンオンについて零電圧スイッチングが実現する。
その結果、回収スイッチ素子のターンオン時のスイッチング損失が低減する。従って、電力回収部2X、2Yの回収効率が高い。

共振コンデンサの容量はＰＤＰ20のパネル容量Cpより十分に小さい。従って、上記の零電圧スイッチングに要する時間（例えばモード1〜2の期間の長さ）は、回収インダクタとパネル容量との共振時間（例えばモード2〜3の期間の長さ）より十分に短い。更に、共振コンデンサと補助回収コンデンサとの共振に伴う電流IrX／IrYは、回収インダクタとパネル容量との共振に伴う電流ILX／ILYより十分に小さい。それ故、補助回収スイッチ部Q5X〜Q7X／Q5Y〜Q7Yでのスイッチング損失は、従来のＰＤＰ駆動装置の回収スイッチ素子でのスイッチング損失より十分に小さい。
こうして、上記のＰＤＰ駆動装置10では従来のＰＤＰ駆動装置に比べ、電力回収に要する時間が短く維持されたまま、電力回収に伴うスイッチング損失が低減する。

上記のＰＤＰ駆動装置10では、回収スイッチ素子自体のターンオン時間が従来のＰＤＰ駆動装置でのターンオン時間より延長されても、回収スイッチ素子のスイッチング損失は小さい。すなわち、回収スイッチ素子として利用される半導体素子が従来のＰＤＰ駆動装置でのものより低速でも良い。

上記の説明は放電維持パルス発生部1に関する。しかし、初期化パルス電圧、走査パルス電圧、及び信号パルス電圧のそれぞれの発生部についても、上記と同様な補助共振部の採用により回収スイッチ素子のスイッチング損失の低減が実現できる。

《実施形態２》
本発明の実施形態２によるプラズマディスプレイは上記の実施形態１によるプラズマディスプレイと全く同様な構成を有する。従って、その構成の詳細は実施形態１についての説明及び図1を援用する。
本発明の実施形態２によるプラズマディスプレイはＰＤＰ駆動装置を有する。そのＰＤＰ駆動装置は上記の実施形態１によるＰＤＰ駆動装置10と全く同様な構成要素を有する。更に、放電維持期間中では上記の実施形態１によるＰＤＰ駆動装置10と全く同様に動作する。その同様な構成要素、及び放電維持期間中での動作の詳細は実施形態１についての説明及び図2〜4を援用する。

第一の補助共振部3Xでは、回収コンデンサCX、及び二つの補助回収コンデンサC1X、C2Xのそれぞれの両端電圧が、Vs／2、Vs／4、及び3Vs／4に維持される。更に、共振コンデンサCrXの初期電圧がVs／2に設定される。第二の補助共振部3Yでも同様に、回収コンデンサCY、及び二つの補助回収コンデンサC1Y、C2Yのそれぞれの両端電圧が、Vs／2、Vs／4、及び3Vs／4に維持され、共振コンデンサCrYの初期電圧がVs／2に設定される。
本発明の実施形態２によるＰＤＰ駆動装置では以下の通り、共振コンデンサCrX、CrY、回収コンデンサCX、CY、及び補助回収コンデンサC1X、C2X、C1Y、C2Yが充電され、それぞれの両端電圧が調節される。それにより、それらの初期電圧が長期間一定値に、確実に維持される。従って、回収スイッチ素子でのスイッチング損失が確実に低減する。
その充電期間は充電対象のコンデンサ別に四つのモードI、II、III、IVに分けられる。制御部30（図1参照）は図6に示されるように、各充電モードI〜IVごとに制御信号CTRL1X〜CTRL7X、CTRL1Y〜CTRL7Yを、以下のように制御する。

＜モードI＞
このモードでは二つの補助共振部3X、3Yそれぞれの共振コンデンサCrX、CrYが次のように充電される。
制御部30は、制御信号CTRL1X、CTRL4X、CTRL1Y、及びCTRL4Yをアサートする。それにより、二つのハイサイド主スイッチ素子Q1X、Q1Y、及び二つのローサイド回収スイッチ素子Q4X、Q4Yがオンする。
そのとき、維持電極駆動部10Xでは、入力端子I→第一のハイサイド主スイッチ素子Q1X→第一の回収インダクタLX→第一のローサイドダイオードD2X→第一のローサイド回収スイッチ素子Q4X→共振コンデンサCrX→接地端子の経路が導通する（図2、3参照）。
同様に、走査電極駆動部10Yでは、入力端子I→第二のハイサイド主スイッチ素子Q1Y→第二の回収インダクタLY→第二のローサイドダイオードD2Y→第二のローサイド回収スイッチ素子Q4Y→共振コンデンサCrY→接地端子の経路が導通する（図2、3参照）。
上記の経路には矢印の向きに電流が流れる。それにより、補助共振部3X、3Yそれぞれの共振コンデンサCrX、CrYが充電される。制御部30は例えば、ローサイド回収スイッチ素子Q4X、Q4Yのオン時間を調節し、共振コンデンサCrX、CrYのそれぞれに蓄えられる電気量を制御する。こうして、共振コンデンサCrX、CrYそれぞれの両端電圧VrX、VrYが初期電圧Vs／2に調節される。

＜モードII＞
このモードでは二つの補助共振部3X、3Yそれぞれの回収コンデンサCX、CYが次のように充電される。
制御部30は、制御信号CTRL1X、CTRL4X、CTRL5X、CTRL1Y、CTRL4Y、及びCTRL5Yをアサートする。それにより、二つのハイサイド主スイッチ素子Q1X、Q1Y、二つのローサイド回収スイッチ素子Q4X、Q4Y、及び二つの第一の補助回収スイッチ部Q5X、Q5Yがオンする。
そのとき、維持電極駆動部10Xでは、入力端子I→第一のハイサイド主スイッチ素子Q1X→第一の回収インダクタLX→第一のローサイドダイオードD2X→第一のローサイド回収スイッチ素子Q4X→回収コンデンサCX→第一の補助回収スイッチ部Q5X→接地端子の経路が導通する（図2、3参照）。
同様に、走査電極駆動部10Yでは、入力端子I→第二のハイサイド主スイッチ素子Q1Y→第二の回収インダクタLY→第二のローサイドダイオードD2Y→第二のローサイド回収スイッチ素子Q4Y→回収コンデンサCY→第一の補助回収スイッチ部Q5Y→接地端子の経路が導通する（図2、3参照）。
上記の経路には矢印の向きに電流が流れる。それにより、補助共振部3X、3Yそれぞれの回収コンデンサCX、CYが充電される。制御部30は例えば、第一の補助回収スイッチ部Q5X、Q5Yのオン時間を調節し、回収コンデンサCX、CYのそれぞれに蓄えられる電気量を制御する。こうして、回収コンデンサCX、CYそれぞれの両端電圧が初期電圧Vs／2に維持される。

＜モードIII＞
このモードでは二つの補助共振部3X、3Yそれぞれの第一の補助回収コンデンサC1X、C1Yが次のように充電される。
制御部30は、制御信号CTRL1X、CTRL4X、CTRL6X、CTRL1Y、CTRL4Y、及びCTRL6Yをアサートする。それにより、二つのハイサイド主スイッチ素子Q1X、Q1Y、二つのローサイド回収スイッチ素子Q4X、Q4Y、及び二つの第二の補助回収スイッチ部Q6X、Q6Yがオンする。
そのとき、維持電極駆動部10Xでは、入力端子I→第一のハイサイド主スイッチ素子Q1X→第一の回収インダクタLX→第一のローサイドダイオードD2X→第一のローサイド回収スイッチ素子Q4X→補助回収インダクタLrX→第一の補助回収コンデンサC1X→第二の補助回収スイッチ部Q6X→接地端子の経路が導通する（図2、3参照）。
同様に、走査電極駆動部10Yでは、入力端子I→第二のハイサイド主スイッチ素子Q1Y→第二の回収インダクタLY→第二のローサイドダイオードD2Y→第二のローサイド回収スイッチ素子Q4Y→補助回収インダクタLrY→第一の補助回収コンデンサC1Y→第二の補助回収スイッチ部Q6Y→接地端子の経路が導通する（図2、3参照）。
上記の経路には矢印の向きに電流が流れる。それにより、補助共振部3X、3Yそれぞれの第一の補助回収コンデンサC1X、C1Yが充電される。制御部30は例えば、第二の補助回収スイッチ部Q6X、Q6Yのオン時間を調節し、第一の補助回収コンデンサC1X、C1Yのそれぞれに蓄えられる電気量を制御する。こうして、第一の補助回収コンデンサC1X、C1Yそれぞれの両端電圧が初期電圧Vs／4に維持される。

＜モードIV＞
このモードでは二つの補助共振部3X、3Yそれぞれの第二の補助回収コンデンサC2X、C2YがモードIIIと同様に充電される。すなわち、制御部30は第二の補助回収スイッチ部Q6X、Q6Yに代えて第三の補助回収スイッチ部Q7X、Q7Yをオンさせる点を除き、モードIIIと同様なスイッチング制御を行う。それにより、二つの補助共振部3X、3Yそれぞれの第三の補助回収コンデンサC2X、C2Yが充電される。制御部30は例えば第三の補助回収スイッチ部Q5X、Q5Yのオン時間を調節し、第二の補助回収コンデンサC2X、C2Yのそれぞれに蓄えられる電気量を制御する。こうして、第二の補助回収コンデンサC2X、C2Yそれぞれの両端電圧が初期電圧3Vs／2に維持される。

モードI〜IVの各充電期間は、それぞれの充電対象のコンデンサが共振していない期間に設定される。各充電期間は特に、放電維持パルス電圧の周期ごとに設定されても良い。
上記の充電期間では、維持電極Xの電位VXと走査電極Yの電位VYとが等しく維持されるので、パネル容量Cpには電圧が印加されない。その他に、維持電極又は走査電極のいずれかに対して電圧が印加される期間に上記の充電期間が含まれても良い。例えば、放電維持期間のモード4（図5参照）では第一の補助共振部3Xについて上記の充電が行われ、モード11では第二の補助共振部3Yについて上記の充電が行われても良い。

《実施形態３》
本発明の実施形態３によるプラズマディスプレイは、上記の実施形態１によるプラズマディスプレイと全く同様な構成を有する。従って、その構成の詳細は実施形態１についての説明及び図1を援用する。
本発明の実施形態３によるプラズマディスプレイはＰＤＰ駆動装置を有する。そのＰＤＰ駆動装置は、実施形態１によるＰＤＰ駆動装置10の構成要素（図2、3参照）と同様な構成要素に加え、電圧検出部を有する。その同様な構成要素の詳細は実施形態１についての説明及び図2、3を援用する。

図7に示される通り、本発明の実施形態３によるＰＤＰ駆動装置は、第一の補助共振部3X内に電圧検出部4Xを有する。更に、第二の補助共振部3Yにも同様な電圧検出部が含まれる。図7では、本発明の実施形態１による構成要素と同様な構成要素に対して図3と同じ符号を付す。更に、それら同様な構成要素の説明は実施形態１についての説明を援用する。

電圧検出部4Xは共振コンデンサCrXと並列に接続され、その両端電圧VrXを検出する。
制御部30（図1参照）は電圧検出部4Xを通し、共振コンデンサCrXの両端電圧VrXを監視する。
例えば放電維持期間中、モード1では共振コンデンサCrXの両端電圧VrXが零まで降下する（図5参照）。制御部30は電圧検出部4Xを通してその零への到達を検出し、その検出に第一のハイサイド回収スイッチ素子Q3Xのオンを同期させる。
更に、モード5では共振コンデンサCrXの両端電圧VrXが上限値Vsまで上昇する（図5参照）。制御部30は電圧検出部4Xを通してその上限値Vsへの到達を検出し、その検出に第一のローサイド回収スイッチ素子Q4Xのオンを同期させる。
制御部30は第二の補助共振部3Yについても同様に、共振コンデンサCrYの両端電圧VrYを監視する。それにより、放電維持期間中、モード9から10への切り換え、及びモード12から13への切り換えのそれぞれのタイミングを正確に制御する（図5参照）。
こうして、回収スイッチ素子のターンオンについて、零電圧スイッチングが確実に実行される。

制御部30は更に、共振コンデンサCrX、CrYそれぞれの両端電圧VrX、VrYの変化から、回収スイッチ素子Q3X、Q4X、Q3Y、Q4Y、又は、補助回収スイッチ部Q5X、Q6X、Q7X、Q5Y、Q6Y、Q7Yのいずれかの故障を、例えば次のように検知できる。
放電維持期間のモード1（図5参照）の開始時、第一の補助共振部3Xでは共振コンデンサCrXの両端電圧VrXが初期電圧Vs／2から降下する。その両端電圧VrXが図8に示される実線のように速やかに降下するとき、回収スイッチ素子Q3X、Q4X、及び補助回収スイッチ部Q5X、Q6X、Q7Xのいずれもが正常に動作している、と判断できる。一方、両端電圧VrXが図8に示される破線のように緩慢に降下するとき、回収スイッチ素子Q3X、Q4X、又は補助回収スイッチ部Q5X、Q6X、Q7Xのいずれかに異常が生じた、と判断できる。
モード5、8、及び12の開始時でも同様に、共振コンデンサの両端電圧VrX、VrYの立ち上がりから、回収スイッチ素子又は補助回収スイッチ部のいずれかの故障が判断される。

共振コンデンサの両端電圧が図8に示される破線のような異常な変化を示すとき、制御部30は直ちに制御信号の送出を停止し、スイッチング制御を停止し、ＰＤＰ駆動装置の動作を速やかに停止させる。それにより、故障の更なる拡大が確実に回避される。

本発明は例えばＰＤＰのような容量性負荷の駆動装置に関し、電力回収部に加えて補助共振部を設ける。それにより、電力回収に要する時間を短く維持したまま、回収スイッチ素子のターンオン時のスイッチング損失を低減させる。このように本発明は産業上の利用が可能である。

本発明の実施形態１によるプラズマディスプレイの構成を示すブロック図である。 本発明の実施形態１によるＰＤＰ駆動装置について、放電維持期間での維持電極駆動部10X、走査電極駆動部10Y、及びＰＤＰ20を示す等価回路図である。 本発明の実施形態１による第一の補助共振部3Xを示す等価回路図である。 本発明の実施形態１による第一の補助回収スイッチ部Q5Xの好ましい回路構成を示す図である。 本発明の実施形態１による放電維持パルス発生部1の各部分での電圧／電流変化、及び放電維持パルス電圧Vpの変化を示す波形図である。 本発明の実施形態２によるＰＤＰ駆動装置について、共振コンデンサの充電期間I、回収コンデンサの充電期間II、及び二つの補助回収コンデンサそれぞれの充電期間III、IVでの制御信号CTRL1X〜CTRL7X、CTRL1Y〜CTRL7Yを示すタイミングチャートである。 本発明の実施形態３による第一の補助共振部3Xを示す等価回路図である。 本発明の実施形態３による放電維持パルス発生部1について、図5に示されるモード1開始時での共振コンデンサCrXの両端電圧VrXの変化を示す拡大波形図である。 従来のＰＤＰ駆動装置110とＰＤＰ20とを示す等価回路図である。 従来のパルス発生部1と電力回収部102X、102Yとの各部分での電圧／電流変化を示す波形図である。 図10に示されるモードIからモードIIへの過渡期間での第一のハイサイド回収スイッチ素子Q3Xのドレイン−ソース間電圧V3Xと共振電流ILXとの時間変化を示す拡大波形図である。 図10に示されるモードIからモードIIへの過渡期間での第一のハイサイド回収スイッチ素子Q3Xの動作軌跡図である。

符号の説明

10X 維持電極駆動部
10Y 走査電極駆動部
1 放電維持パルス発生部
Q1X 第一のハイサイド主スイッチ素子
Q2X 第一のローサイド主スイッチ素子
Q1Y 第二のハイサイド主スイッチ素子
Q2Y 第二のローサイド主スイッチ素子
2X 第一の電力回収部
Q3X 第一のハイサイド回収スイッチ素子
Q4X 第一のローサイド回収スイッチ素子
D1X 第一のハイサイドダイオード
D2X 第一のローサイドダイオード
LX 第一の回収インダクタ
3X 第一の補助共振部
2Y 第二の電力回収部
Q3Y 第二のハイサイド回収スイッチ素子
Q4Y 第二のローサイド回収スイッチ素子
D1Y 第二のハイサイドダイオード
D2Y 第二のローサイドダイオード
LY 第二の回収インダクタ
3Y 第二の補助共振部
I 入力端子
Vs 電源部からの印加電圧
20 ＰＤＰ
X ＰＤＰ20の維持電極
Y ＰＤＰ20の走査電極
Cp ＰＤＰ20のパネル容量
Vp パネル容量Cpの両端電圧

Claims (18)

1. 所定の直流電圧を所定のパルス電圧へ変換し、前記パルス電圧を容量性負荷に対して印加するパルス発生部；
   前記容量性負荷より大きい容量を持ち、実質的に一定の両端電圧を維持する回収コンデンサ、
   前記容量性負荷と共振するための回収インダクタ、及び、
   前記回収コンデンサを前記容量性負荷と前記回収インダクタとに接続し、前記容量性負荷と前記回収インダクタとの共振に伴う電流を通す回収スイッチ素子、
   を有する電力回収部；並びに、
   前記容量性負荷より大きい容量を持ち、実質的に一定の両端電圧を維持する補助回収コンデンサ、
   前記容量性負荷より小さい容量を持ち、前記回収スイッチ素子に接続される共振コンデンサ、
   前記共振コンデンサと共振するための補助回収インダクタ、及び、
   前記補助回収コンデンサを前記共振コンデンサと前記補助回収インダクタとに接続し、前記回収コンデンサを前記回収スイッチ素子から分離する補助回収スイッチ部、
   を有する補助共振部；
   を具備する容量性負荷駆動装置。
2. 前記回収スイッチ素子が前記パルス電圧の立ち上がり期間と立ち下がり期間とにオンする、請求項１記載の容量性負荷駆動装置。
3. 前記回収スイッチ素子がオンする直前、前記共振コンデンサと前記補助回収インダクタとが前記補助回収コンデンサへの接続により共振し、その共振によりその回収スイッチ素子の両端電圧が実質的に零と一致するとき、その回収スイッチ素子がオンする、請求項１記載の容量性負荷駆動装置。
4. 互いに直列に接続されるハイサイド主スイッチ素子とローサイド主スイッチ素子、を前記パルス発生部が含み；
   前記容量性負荷と前記回収インダクタとが前記ハイサイド主スイッチ素子と前記ローサイド主スイッチ素子との接続点に接続される；
   請求項１記載の容量性負荷駆動装置。
5. 前記補助共振部が前記補助回収コンデンサを複数含み、それぞれの前記補助回収コンデンサが異なる両端電圧を維持する、
   請求項１記載の容量性負荷駆動装置。
6. 前記パルス発生部、前記電力回収部、及び前記補助共振部が協働して前記直流電圧を、前記回収コンデンサ、前記補助回収コンデンサ、及び前記共振コンデンサに対して印加し、それらのコンデンサの初期電圧を設定する、請求項１記載の容量性負荷駆動装置。
7. 前記共振コンデンサの両端電圧を検出するための電圧検出部、を前記補助共振部が有する、請求項１記載の容量性負荷駆動装置。
8. 前記電圧検出部により検出される前記共振コンデンサの両端電圧に基づき、前記電力回収部が前記回収スイッチ素子のスイッチング動作を制御し、前記補助共振部が前記補助回収スイッチ部のスイッチング動作を制御する、請求項７記載の容量性負荷駆動装置。
9. 前記電圧検出部により検出される前記共振コンデンサの両端電圧に基づき、前記電力回収部が前記回収スイッチ素子の異常を検知し、前記補助共振部が前記補助回収スイッチ部の異常を検知する、請求項７記載の容量性負荷駆動装置。
10. 内部に封入されたガスの放電により発光する放電セルと、所定のパルス電圧を前記放電セルに対し印加するための複数の電極と、を含むプラズマディスプレイパネル（ＰＤＰ）；
    外部電源からの交流電圧を所定の直流電圧へ変換するための電源部；並びに、
    前記直流電圧を前記パルス電圧へ変換し、前記パルス電圧を前記ＰＤＰの前記電極に対し印加するためのパルス発生部；
    前記電極間の容量より大きい容量を持ち、実質的に一定の両端電圧を維持する回収コンデンサ、
    前記電極間の容量と共振する回収インダクタ、及び、
    前記回収コンデンサを前記電極と前記回収インダクタとに接続し、前記電極間の容量と前記回収インダクタとの共振に伴う電流を通す回収スイッチ素子、
    を含む電力回収部；及び、
    前記電極間の容量より大きい容量を持ち、実質的に一定の両端電圧を維持する補助回収コンデンサ、
    前記電極間の容量より小さい容量を持ち、前記回収スイッチ素子に接続される共振コンデンサ、
    前記共振コンデンサと共振する補助回収インダクタ、及び、
    前記補助回収コンデンサを前記共振コンデンサと前記補助回収インダクタとに接続し、前記回収コンデンサを前記回収スイッチ素子から分離する補助回収スイッチ部、
    を含む補助共振部；
    を有するＰＤＰ駆動装置；
    を具備するプラズマディスプレイ。
11. 前記回収スイッチ素子が前記パルス電圧の立ち上がり期間と立ち下がり期間とにオンする、請求項１０記載のプラズマディスプレイ。
12. 前記回収スイッチ素子がオンする直前、前記共振コンデンサと前記補助回収インダクタとが前記補助回収コンデンサへの接続により共振し、その共振によりその回収スイッチ素子の両端電圧が実質的に零と一致するとき、その回収スイッチ素子がオンする、請求項１０記載のプラズマディスプレイ。
13. 互いに直列に接続されるハイサイド主スイッチ素子とローサイド主スイッチ素子、を前記パルス発生部が含み；
    前記電極間の容量と前記回収インダクタとが前記ハイサイド主スイッチ素子と前記ローサイド主スイッチ素子との接続点に接続される；
    請求項１０記載のプラズマディスプレイ。
14. 前記補助共振部が前記補助回収コンデンサを複数含み、それぞれの前記補助回収コンデンサが異なる両端電圧を維持する、
    請求項１０記載のプラズマディスプレイ。
15. 前記パルス発生部、前記電力回収部、及び前記補助共振部が協働して前記直流電圧を、前記回収コンデンサ、前記補助回収コンデンサ、及び前記共振コンデンサに対して印加し、それらのコンデンサの初期電圧を設定する、請求項１０記載のプラズマディスプレイ。
16. 前記共振コンデンサの両端電圧を検出するための電圧検出部、を前記補助共振部が有する、請求項１０記載のプラズマディスプレイ。
17. 前記電圧検出部により検出される前記共振コンデンサの両端電圧に基づき、前記電力回収部が前記回収スイッチ素子のスイッチング動作を制御し、前記補助共振部が前記補助回収スイッチ部のスイッチング動作を制御する、請求項１６記載のプラズマディスプレイ。
18. 前記電圧検出部により検出される前記共振コンデンサの両端電圧に基づき、前記電力回収部が前記回収スイッチ素子の異常を検知し、前記補助共振部が前記補助回収スイッチ部の異常を検知する、請求項１６記載のプラズマディスプレイ。

Images