JP2005208514A - 容量性負荷駆動装置、及びそれを搭載するプラズマディスプレイ - Google Patents

容量性負荷駆動装置、及びそれを搭載するプラズマディスプレイ Download PDF

Info

Publication number
JP2005208514A
JP2005208514A JP2004017414A JP2004017414A JP2005208514A JP 2005208514 A JP2005208514 A JP 2005208514A JP 2004017414 A JP2004017414 A JP 2004017414A JP 2004017414 A JP2004017414 A JP 2004017414A JP 2005208514 A JP2005208514 A JP 2005208514A
Authority
JP
Japan
Prior art keywords
transformer
voltage
pdp
switch element
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004017414A
Other languages
English (en)
Inventor
Manabu Inoue
学 井上
Satoshi Ikeda
敏 池田
Yasuhiro Arai
康弘 新井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004017414A priority Critical patent/JP2005208514A/ja
Publication of JP2005208514A publication Critical patent/JP2005208514A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】容量性負荷に対しトランスを通しパルス電圧を印加するための駆動装置として、その容量性負荷の充放電に起因する無効電力を効果的にかつ他の回路部分に対し悪影響を及ぼすことなく抑制でき、特にそのトランスでの電力損失の低減により、装置全体の小型化及び省電力を実現する駆動装置、を提供する。
【解決手段】放電維持パルス発生部(1)が二つのハーフブリッジ型インバータ部の縦続接続(11、12)を含む。四つのコンデンサの直列接続(C1〜C4)が外部電源からの直流電圧(Vs)を四等分する。放電維持パルス発生部(1)は四つのスイッチ素子(Q1〜Q4)のスイッチング動作により直流電圧(Vs)を二つの一次パルス電圧(VF1、VF2)に変換し、トランス(2)の二つの一次巻線(21、22)のそれぞれに対し印加する。トランス(2)は一次パルス電圧(VF1、VF2)を放電維持パルス電圧(Vp)に変換し、ＰＤＰ(20)の電極(X、Y)間に印加する。
【選択図】 図2

Description

本発明は、例えばプラズマディスプレイパネル（ＰＤＰ）のような容量性負荷の駆動装置に関する。
プラズマディスプレイは、気体放電に伴う発光現象を利用した表示装置である。プラズマディスプレイパネル（ＰＤＰ）は、大画面化、薄型化、及び広視野角の点で他の表示装置より有利である。
図33は従来のプラズマディスプレイの構成を示すブロック図である（特願２００３−３６７７９４参照)。従来のプラズマディスプレイは、力率改善（ＰＦＣ）コンバータ40、ＰＤＰ駆動装置100、ＰＤＰ20、及び制御部30を有する。
ＰＦＣコンバータ40は外部の商用交流電源ACからの交流電力を直流電力へ変換する。ＰＦＣコンバータ40はそのとき、商用交流電源ACからの入力について力率を実質的に1と等しく保つ。
ＰＤＰ駆動装置100は、放電維持パルス発生部101、トランス102、走査パルス発生部103、及び信号パルス発生部104を含む。
放電維持パルス発生部101はＰＦＣコンバータ40の出力電圧Vsを一次パルス電圧VFに変換し、トランス102の一次巻線102aに対し印加する。トランス102は一次パルス電圧VFを放電維持パルスに変換し、二次巻線102bに接続されるＰＤＰ20の維持電極X1、X2、X3、…に対し同時に印加する。
走査パルス発生部103はＰＦＣコンバータ40の出力電圧Vsを走査パルス電圧に変換し、ＰＤＰ20の走査電極Y1、Y2、Y3、…に対し順次印加する。
信号パルス発生部104は信号パルス電圧を発生させ、ＰＤＰ20のアドレス電極A1、A2、A3、…の中から選択された電極に対し印加する。
ＰＤＰ20は例えばＡＣ型であり、三電極面放電型構造を有する。ＰＤＰ20の背面基板上にはアドレス電極A1、A2、A3、…がパネルの縦方向に配置される。ＰＤＰ20の前面基板上には維持電極X1、X2、X3、…と走査電極Y1、Y2、Y3、…とが交互に、かつパネルの横方向に配置される。走査電極Y1、Y2、Y3、…には走査パルス電圧が順次印加される。それと同時にアドレス電極A1、A2、A3、…のいくつかには信号パルス電圧が印加される。ここで、信号パルス電圧の印加先は表示データに基づき選択される。例えば、走査パルス電圧が走査電極の一つY2に印加され、かつ信号パルス電圧がアドレス電極の一つA2に印加されるとき、その走査電極Y2とアドレス電極A2との交差点に位置する放電セルP（図33に示される斜線部参照）で放電が生じる。その放電によりその放電セルPには壁電荷が蓄積される。その放電セルPのように壁電荷が蓄積された放電セルでは、維持電極と走査電極とに対し交互に印加される放電維持パルス電圧により放電が維持され、発光が生じる。
制御部30は、放電維持パルス発生部101、走査パルス発生部103、及び信号パルス発生部104のそれぞれの内部に設けられたスイッチ素子に対しオンオフ制御を行う。それにより放電維持パルス電圧、走査パルス電圧、及び信号パルス電圧をそれぞれ所定の波形及びタイミングで発生させる。制御部30は特に信号パルス電圧について、外部から入力される映像信号に基づき、例えば印加先のアドレス電極、及び、パルス電圧の高さ又は幅を決定する。それにより、ＰＤＰ20には映像信号に対応する映像が再現される。
このＰＤＰ駆動装置100は特に、放電維持パルス発生部101の出力側にトランス102を有する。トランス102は、放電維持パルス電圧のレベルを適切に調節し、ＰＤＰ20の維持電極に対し印加する。従って、このＰＤＰ駆動装置100はＤＣ−ＤＣコンバータを、放電維持パルス発生部101の入力側には含まなくても良い。それにより、ＰＤＰ駆動装置100は部品点数が少なく、かつ実装面積が小さい。更に、ＤＣ−ＤＣコンバータによる電力損失が除去される。その上、ＰＦＣコンバータ40から送出される高電圧Vsが放電維持パルス発生部101に対し直接印加される。そのとき、放電維持パルス発生部101では電流が小さい。従って、回路素子の電流容量が小さくても良い。その結果、ＰＤＰ駆動装置100は小型化が容易である。トランス102は更に一次側の高電圧部（図33に示される破線で囲まれる部分）と二次側のＰＤＰ20との間を絶縁する。それにより、ＰＤＰ駆動装置100は安全性を十分に確保する。
ＰＤＰの各放電セルの発光は壁電荷の蓄積を要する。すなわちＰＤＰは容量性負荷である。ＰＤＰでは更に、上記の三電極面放電型構造のように、多数の電極がパネル上を縦横に走り、かつ互いに近接する。従ってＰＤＰの浮遊容量が大きい。特に維持電極と走査電極との間の浮遊容量（以下、パネル容量という）が大きい。ＰＤＰに対し放電維持パルス電圧が印加されるとき、パネル容量が充放電される。その充電電流及び放電電流により、ＰＤＰ駆動装置の回路素子、ＰＤＰの維持電極と走査電極、及びリード線のそれぞれの抵抗で電力が消費される。その消費電力は無効電力であり、ＰＤＰの発光には寄与しない。ＰＤＰのサイズが大きいほど、維持電極及び走査電極の長さが大きくかつ数が多いので、パネル容量が大きい。それ故、ＰＤＰの大画面化と省電力化との両立には上記の無効電力の低減が不可欠である。
従来の放電維持パルス発生部は電力回収部を含み、それによりパネル容量の充放電に起因する無効電力を抑制する。そのような放電維持パルス発生部としては例えば特許文献１及び２で開示される放電維持パルス発生部が知られる（特許文献１図5及び特許文献２図2参照)。図34は、特許文献１で開示される放電維持パルス発生部101、トランス102、及びＰＤＰ20の等価回路図である。この放電維持パルス発生部101はフルブリッジ型インバータ部101aに加え、二つの相似な電力回収部101bと101cとを有する。図35は、特許文献２で開示される放電維持パルス発生部101、トランス102、及びＰＤＰ20の等価回路図である。この放電維持パルス発生部101はフルブリッジ型インバータ部に加え、電力回収部101dを有する。トランス102の二次巻線102bの両端はそれぞれ、ＰＤＰ20の維持電極Xと走査電極Yとに接続される。ここで、ＰＤＰ20の等価回路は維持電極Xと走査電極Yとの間の浮遊容量すなわちパネル容量Cpでのみ表される。放電セルでの放電時にＰＤＰ20を流れる電流の経路は省略される。制御部30（図33参照）は放電維持パルス発生部101のスイッチ素子を所定のタイミングでオンオフさせる。それにより、一定周期の交流電圧、すなわち一次パルス電圧VFがトランス102の一次巻線102aに対し印加される。そのとき更に、放電維持パルス電圧Vpがトランス102の二次巻線102bからパネル容量Cpに対し印加される。制御部30は特に、放電維持パルス電圧Vpの立ち上がり期間と立ち下がり期間とで、電力回収部（101b、101c、又は101d）内のインダクタLとパネル容量Cpとを共振させる。その共振が放電維持パルス電圧Vpをほとんど電力消費なしで立ち上がらせ、又は立ち下がらせる。すなわちその共振期間中、放電維持パルス発生部101の回路素子、ＰＤＰ20の維持電極と走査電極、及びリード線のそれぞれの抵抗（図示せず）により消費される電力が抑えられる。こうして、パネル容量Cpの充放電に起因する無効電力が低減する。
特公平７−１０９５４２号公報 特開平１１−３４４９５２号公報
ＰＤＰには、大画面化、薄型化、軽量化、及び省電力化が望まれる。しかし、大画面化はパネル容量の充放電に起因する無効電力の増大を伴う。その無効電力の増大は消費電力全体の増大に繋がるので、省電力化が妨げられる。その無効電力の増大は更に、ＰＤＰ駆動装置の回路素子の電流容量を増大させ、又は耐圧を上昇させる。その結果、回路素子のサイズが増大するので、ＰＤＰ駆動装置全体の実装面積が増大する。こうして、ＰＤＰ全体の薄型化及び軽量化が妨げられる。
ＰＤＰの大画面化、薄型化、軽量化、及び省電力化を同時に成立させるには、上記の無効電力を効果的に抑制可能で、かつ小型のＰＤＰ駆動装置が望ましい。
図33に示されるような従来のＰＤＰ駆動装置100は放電維持パルス発生部101の出力側にトランス102を有する。そのＰＤＰ駆動装置100では、トランス102を流れる電流の実効値が比較的大きい。従って、トランス102の銅損が大きい。その結果、ＰＤＰ駆動装置100の消費電力の更なる低減は困難であった。その上、トランス102の電流容量が比較的大きく維持されねばならない。それ故、トランス102は更なる小型化が困難であり、トランス102の鉄損の更なる低減も困難であった。
本発明は、容量性負荷に対しトランスを通しパルス電圧を印加するための駆動装置として、その容量性負荷の充放電に起因する無効電力を効果的にかつ他の回路部分に対し悪影響を及ぼすことなく抑制でき、特にそのトランスでの電力損失の低減により、装置全体の小型化及び省電力を実現する駆動装置、の提供を目的とする。
本発明による容量性負荷駆動装置は、容量性負荷に対し所定のパルス電圧を印加するための装置であり；
(A) 互いに直列に接続される二つのコンデンサと互いに直列に接続される二つのスイッチ素子とをそれぞれ含み、互いに直列に接続される少なくとも二つのインバータ部、を有し、それらスイッチ素子のスイッチングにより所定の直流電圧を一次パルス電圧へ変換するためのパルス発生部；及び、
(B) パルス発生部に接続される一次巻線と、容量性負荷に接続される二次巻線と、を含み、一次パルス電圧を上記のパルス電圧に変換するためのトランス；を具備する。
ここで、容量性負荷は好ましくはプラズマディスプレイパネル（ＰＤＰ）である。その場合、本発明による上記の容量性負荷駆動装置は、
(A) 外部電源からの交流電圧を所定の直流電圧へ変換するための整流部；
(B) その直流電圧を所定のパルス電圧へ変換するためのＰＤＰ駆動装置；及び、
(C) 内部に封入されたガスの放電により発光する放電セルと、ＰＤＰ駆動装置により出力されるパルス電圧を放電セルに対し印加するための複数の電極と、を含むＰＤＰ；
を有するプラズマディスプレイに、そのＰＤＰ駆動装置として搭載される。
本発明による上記の容量性負荷駆動装置では、パルス発生部が二つ以上のインバータ部の直列接続（縦続接続）を有する。更に、それぞれのインバータ部が二つのコンデンサの直列接続と二つのスイッチ素子の直列接続とを含み、いわゆるハーフブリッジ型インバータとして構成される。コンデンサの直列接続はインバータ部間で更に直列に接続される。それにより、それらのコンデンサの両端電圧が上記の直流電圧を実質的に等分する。従って、一次パルス電圧の実効値、すなわちトランスの一次電圧の実効値が小さい。例えば上記のインバータ部が二つである場合、一次パルス電圧の実効値はフルブリッジ型インバータによる一次パルス電圧の実効値の、実質的に1／4倍に等しい。こうして、トランスでは一次電圧の実効値が小さいので、鉄損が低減する。更に、パルス発生部の回路素子の耐圧が小さくても良い。それ故、本発明による上記の容量性負荷駆動装置は小型化が容易である。
上記のパルス発生部とトランスとの接続には次の二つの好ましい態様がある。第一の態様では、トランスが一次巻線を少なくとも二つ有し、一次巻線のそれぞれが異なるインバータ部に接続される。第二の態様では、トランスが少なくとも二つ具備され、トランスのそれぞれの一次巻線が異なるインバータ部に接続される。いずれの態様でもトランスの一次電圧が十分に低減できる。従って、トランスの一次巻線又はトランス自体の増加による電力損失及びサイズの増大が相殺されるだけでなく、更にトランス全体の電力損失及びサイズが低減できる。こうして、本発明による上記の容量性負荷駆動装置は小型化及び省電力を容易に実現できる。
本発明による上記の容量性負荷駆動装置は好ましくは、上記少なくとも二つのインバータ部のスイッチング動作を同位相又は逆位相に維持する。ここで、その位相の正逆はトランスの極性に応じ、上記のパルス電圧の極性が揃うように決定される。
その他に、パルス発生部とトランスとの接続が第二の態様である場合、本発明による上記の容量性負荷駆動装置では、(A) トランスのそれぞれの二次巻線が直列に接続され；(B) インバータ部のそれぞれのスイッチング動作の間に0°より大きく180°より小さい位相差を設定するための制御部、が具備されても良い。すなわち、インバータ部それぞれのスイッチング動作の位相が互いにずれても良い。
本発明による上記の容量性負荷駆動装置はトランスの励磁インダクタンスを容量性負荷と共振させても良い。その他に、トランスの二次巻線と並列に接続され、容量性負荷と共振するためのインダクタ、を具備し、そのインダクタを容量性負荷と共振させても良い。ここで、トランスの励磁インダクタンス又はインダクタと容量性負荷との共振期間は好ましくはパルス電圧又は一次パルス電圧の立ち上がり期間と立ち下がり期間とに一致する。その共振はパルス電圧の極性をほとんど電力消費なしで反転させる。すなわち、その共振期間中、パルス発生部の回路素子、容量性負荷、及びリード線のそれぞれの抵抗により消費される電力が抑えられる。こうして、容量性負荷の充放電に起因する無効電力が低減する。それ故、トランスの励磁インダクタンス又は上記のインダクタを容量性負荷と共振させるときは、パルス発生部が電力回収部を含まなくても良い。それにより、本発明による上記の容量性負荷駆動装置は部品点数が少なくかつ実装面積が小さい。
上記のインダクタのインダクタンスは好ましくはトランスの励磁インダクタンスより小さい。それにより、共振電流は主にインダクタを流れ、トランスにはほとんど流れない。従って、トランスの銅損が低減する。こうして、本発明による上記の容量性負荷駆動装置は消費電力が小さい。
トランスの励磁インダクタンス及び上記のインダクタは容量性負荷と並列に接続されるので、上記の共振期間がパルス電圧の立ち上がり期間と立ち下がり期間とに限られる。従って、特に容量性負荷がＰＤＰであるとき、上記の共振がＰＤＰの画像に対し悪影響を及ぼさない。その上、ＰＤＰの発光時には上記の共振に伴うリンギングが考慮されなくても良いので、ＰＤＰ駆動装置の回路素子の耐圧が低くても良い。
トランスの励磁インダクタンス又はインダクタが容量性負荷と共振し始めるとき、励磁インダクタンス又はインダクタには電流が既に流れている。それ故、パルス電圧の立ち上がり及び立ち下がりが速い。その結果、一定期間に容量性負荷に対し印加され得る最大パルス数が増加する。特に容量性負荷がＰＤＰであるとき、放電維持パルス電圧の立ち上がり期間と立ち下がり期間との短縮により放電維持期間が短縮される。従って、そのＰＤＰの表示方式がサブフィールド方式であるとき、一フィールド当たりのサブフィールドが容易に増える。こうして、プラズマディスプレイが本発明による上記の容量性負荷駆動装置をＰＤＰ駆動装置として搭載するとき、ＰＤＰの階調の更なる精細化、すなわち更なる高画質化が容易である。
インダクタ、及び、オン期間にそのインダクタと容量性負荷との間の共振に伴う電流を流すためのスイッチ部、を含む電力回収部、を本発明による上記の容量性負荷駆動装置が有しても良い。電力回収部は例えばインバータ部の少なくとも一つに含まれ、上記のトランスの一次巻線に接続されても良い。その他に、電力回収部が上記のトランスの二次巻線に接続されても良い。電力回収部のスイッチ部は好ましくは、そのオン期間を上記のパルス電圧又は一次パルス電圧の立ち上がり期間と立ち下がり期間とに一致させる。そのスイッチ部のオン期間中、電力回収部のインダクタが容量性負荷と共振する。その共振がパルス電圧の極性をほとんど電力消費なしで反転させる。すなわち、その共振期間中、パルス発生部の回路素子、容量性負荷、及びリード線のそれぞれの抵抗により消費される電力が抑えられる。こうして、容量性負荷の充放電に起因する無効電力が低減する。
上記の電力回収部では好ましくは、インダクタとスイッチ部とが直列に接続される。そのとき、スイッチ部のオフ期間では電流がインダクタを流れない。こうして、インダクタと容量性負荷との共振期間が上記のパルス電圧又は一次パルス電圧の立ち上がり期間と立ち下がり期間とに確実に制限される。特に容量性負荷がＰＤＰであるとき、上記の共振が画像に対し悪影響を及ぼさない。更に、ＰＤＰの発光時には上記の共振に伴うリンギングを考慮しなくても良いので、回路素子の耐圧が低く抑えられる。
上記の電力回収部がトランスの二次巻線に接続されるときは特に、上記の共振に伴う電流、すなわち共振電流がトランスの二次巻線には実質上流れない。従って、上記の共振期間ではトランスの銅損が生じない。その結果、消費電力が低減する。更に、トランスを流れる電流の実効値が低減するので、パルス発生部の回路素子とトランスとの電流容量が小さくても良い。それ故、本発明による上記の容量性負荷駆動装置は小型化が容易である。その上、トランスの小型化によりその鉄損が低減する。こうして、消費電力が更に低減する。それに加え、電力回収部のスイッチ部の耐圧がいずれも低減する。
パルス発生部とトランスとの接続が第二の態様であり、トランスのそれぞれの二次巻線が直列に接続されるとき、上記の制御部がインバータ部のスイッチング動作間に上記の位相差を設定しても良い。そのとき、インバータ部のいくつかが上記の電力回収部を含まなくても良い。その他に、上記の電力回収部のスイッチ部が上記の共振電流を一方向に流すだけでも良い。ここで、電力回収部がトランスの一次側に設置されるときは、トランスの一次巻線に接続される電力回収部をインバータ部のそれぞれが有する。一方、電力回収部がトランスの二次側に設置されるときは、電力回収部がトランスの二次巻線のそれぞれに一つずつ、並列に接続される。それらの電力回収部は、双方向スイッチを含まなくても良い。こうして、本発明による上記の容量性負荷駆動装置は部品点数が少なく、かつ実装面積が小さい。
本発明による上記の容量性負荷駆動装置が、上記のパルス発生部とトランスとをそれぞれ有する第一の駆動部と第二の駆動部、を具備しても良い。そのとき、トランスの二次巻線と容量性負荷との接続は直列又は並列のいずれでも良い。いずれの接続でも、容量性負荷の充放電に要する電力が二つの駆動部の両方を通し供給される。特に、二つの駆動部それぞれを流れる電流が小さく抑えられる。従って、二つの駆動部それぞれの回路素子は電流容量が小さく抑えられる。その結果、本発明による上記の容量性負荷駆動装置は小型化が容易である。
トランスの二次巻線が容量性負荷と直列に接続されるときは更に、トランスそれぞれの二次電圧が小さく抑えられる。従って、トランスの耐圧が低い。その上、一定の一次電圧に対し、一次電流が低減する。それ故、パルス発生部の回路素子の電流容量が更に低減できる。その結果、その容量性負荷駆動装置は小型化が更に容易である。
本発明による上記の容量性負荷駆動装置が、上記二つの駆動部に加え、第一の駆動部のスイッチング動作と第二の駆動部のスイッチング動作とを同位相又は逆位相に維持するための制御部、を具備しても良い。ここで、その位相の正逆はトランスそれぞれの極性に応じ、容量性負荷に印加されるパルス電圧の極性が揃うように決定される。
その他に、トランスの二次巻線が容量性負荷と直列に接続されるとき、第一の駆動部のスイッチング動作と第二の駆動部のスイッチング動作との間に0°より大きく180°より小さい位相差を設定するための制御部、が具備されても良い。すなわち、二つの駆動部それぞれのスイッチング動作の位相が互いにずれても良い。
本発明による上記の容量性負荷駆動装置が上記二つの駆動部を具備するとき；インダクタ、及び、オン期間にそのインダクタと容量性負荷との間の共振に伴う電流を流すためのスイッチ部、を含む電力回収部、を第一の駆動部と第二の駆動部との少なくとも一方が有しても良い。ここで、電力回収部は上記のトランスの一次巻線又は二次巻線のいずれに接続されても良い。
トランスの二次巻線が容量性負荷と並列に接続されるとき、第一の駆動部と第二の駆動部との一方だけが、トランスの二次巻線に接続される電力回収部を有しても良い。そのとき、上記の制御部が第一の駆動部のスイッチング動作と第二の駆動部のスイッチング動作とを同位相又は逆位相に維持しても良い。その他に、第一の駆動部のスイッチング動作と第二の駆動部のスイッチング動作との間に上記の位相差を設定しても良い。いずれの動作でも、電力回収部は容量性負荷の充放電に起因する無効電力を低減できる。従って、その容量性負荷駆動装置は部品点数が少なく、かつ実装面積が小さい。
トランスの二次巻線が容量性負荷と直列に接続され、第一の駆動部と第二の駆動部とのそれぞれが電力回収部を具備するとき、上記の制御部が第一の駆動部のスイッチング動作と第二の駆動部のスイッチング動作との間に上記の位相差を設定しても良い。そのとき、二つの駆動部それぞれの電力回収部は交互に単独で動作する。そのような動作でも、電力回収部は容量性負荷の充放電に起因する無効電力を低減できる。更に、二つの駆動部の一方が電力回収部を含まなくても良い。その他に、第一の駆動部と第二の駆動部とのそれぞれでは電力回収部のスイッチ部が上記の共振電流を一方向に流すだけでも良い。それらの容量性負荷駆動装置は部品点数が少なく、かつ実装面積が小さい。
本発明による容量性負荷駆動装置では上記の通り、パルス発生部が二つ以上のインバータ部の直列接続（縦続接続）を有する。更に、それぞれのインバータ部が二つのコンデンサの直列接続と二つのスイッチ素子の直列接続とを含み、いわゆるハーフブリッジ型インバータとして構成される。コンデンサの直列接続はインバータ部間で更に直列に接続される。それにより、それらのコンデンサの両端電圧が上記の直流電圧を実質的に等分する。従って、従来の容量性負荷駆動装置に比べ、一次パルス電圧の実効値、すなわちトランスの一次電圧の実効値が小さい。こうして、トランスの鉄損が低減する。その上、パルス発生部の回路素子の耐圧が小さくても良い。それ故、本発明による容量性負荷駆動装置は従来の装置より小型化が容易である。
以下、本発明の最良の実施形態について、図面を参照しつつ説明する。
《実施形態１》
図1は、本発明の実施形態１によるプラズマディスプレイの構成を示すブロック図である。そのプラズマディスプレイは、力率改善（ＰＦＣ）コンバータ40、プラズマディスプレイパネル（ＰＤＰ）駆動装置10、ＰＤＰ20、及び制御部30を有する。
ＰＦＣコンバータ40は外部の商用交流電源ACへ接続される。ＰＦＣコンバータ40は商用交流電源ACから交流電力（一般的な実効電圧85〜265V）を入力し、その交流電力を直流電力（例えば平均電圧Vs約400V）へ変換する。ＰＦＣコンバータ40は更にそのスイッチング動作により、商用交流電源ACからの入力について力率を実質的に1と等しく保つ。
プラズマディスプレイはＰＦＣコンバータ40に代え、力率改善を行わない全波整流型ＡＣ−ＤＣコンバータを有しても良い。その他に、ダイオードブリッジとコンデンサとで構成される全波整流回路を有するだけでも良い。
ＰＤＰ駆動装置10は、放電維持パルス発生部1、トランス2、走査パルス発生部（図示せず)、信号パルス発生部（図示せず)、及び初期化部（図示せず）を含む。以下、図示されない機能部については説明を省略する。
放電維持パルス発生部1の入力端子はＰＦＣコンバータ40に接続され、出力端子はトランス2の二つの一次巻線21と22とのそれぞれの両端に接続される。放電維持パルス発生部1はＰＦＣコンバータ40から直流電力を入力し、その直流電力を用い一次パルス電圧VFを発生させる。
トランス2の二次巻線23の一端はＰＤＰ20の維持電極X1、X2、X3、…へ接続され、他端は接地される。その他に、トランス2の二次巻線23の一端がＰＤＰ20の走査電極Y1、Y2、Y3、…へ接続され、他端が接地されても良い。その接地導体として、例えばＰＤＰ20のフレーム（図示せず）が利用される。図1では、ＰＤＰ20のフレームを接地導体とする接地端子がトランス2の一次側の回路部分（図1に示される破線で囲まれる部分）の接地端子、例えば放電維持パルス発生部1の接地端子とは別の記号で示される。トランス2は一次パルス電圧VF1とVF2とのそれぞれのレベルを所定のレベル（例えば約175V）に変化させ、放電維持パルス電圧として維持電極X1、X2、X3、…（又は走査電極Y1、Y2、Y3、…）に対し同時に印加する。
ＰＤＰ20はＡＣ型であり、三電極面放電型構造を有する。ＰＤＰ20の背面基板上にはアドレス電極（図示せず）が縦方向に配置される。ＰＤＰ20の前面基板上には維持電極X1、X2、X3、…と走査電極Y1、Y2、Y3、…とが交互に、かつ横方向に配置される。走査電極Y1、Y2、Y3、…は走査パルス発生部（図示せず）に接続され、一本ずつ個別に電位を変化させ得る。
トランス2の二次巻線23の一端が維持電極X1、X2、X3、…に接続されるとき、走査電極Y1、Y2、Y3、…は接地される。逆にトランス2の二次巻線23の一端が走査電極Y1、Y2、Y3、…に接続されるとき、維持電極X1、X2、X3、…は接地される。その接地導体としては、トランス2の二次巻線23が接続される接地導体、例えばＰＤＰ20のフレーム（図示せず）が利用される。それにより、走査電極Y1、Y2、Y3、…はトランス2の二次巻線23と、ＰＤＰ20のフレームを通して接続される。その他に、維持電極X1、X2、X3、…と走査電極Y1、Y2、Y3、…とが共に、接地導体（例えばＰＤＰ20のフレーム）を通さずに直接、トランス2の二次巻線23と接続されても良い。
互いに隣り合う維持電極と走査電極との対（例えば維持電極X1と走査電極Y1との対）及びアドレス電極の交差点には放電セルが設置される。放電セルの内部にはガスが封入される。そのガスは、維持電極、走査電極、及びアドレス電極間に対するパルス電圧の印加により放電し、紫外線を発する。その紫外線が放電セル表面の蛍光物質を励起し、蛍光を発生させる。こうして、放電セルが発光する。
例えば日本のテレビ放送では、画像が一フィールドずつ、1／60秒（＝約16.7msec）間隔で送られる。それにより一フィールド当たりの表示時間は一定である（例えば約16.7msec)。一方、本発明の実施形態１によるプラズマディスプレイはテレビ画像の表示方式としてサブフィールド方式を採用する。その方式では、フィールドがそれぞれ、複数（例えば8〜12個）のサブフィールドを含む。サブフィールドは次の三つの期間、初期化時間、アドレス期間、及び放電維持期間を順に含む。ＰＤＰ20にはそれら三つの期間ごとに異なるパルス電圧が、次のように印加される。
放電直後の放電セル表面には壁電荷が蓄積される。次の放電の開始時、まず、その壁電荷が除去されねばならない。初期化期間では、初期化部（図示せず）が維持電極X1、X2、X3、…と走査電極Y1、Y2、Y3、…とに対し、それぞれ所定の初期化電圧を印加する。それにより、壁電荷が放電セル表面から除去される。
アドレス期間では、走査パルス発生部（図示せず）が走査パルス電圧を走査電極Y1、Y2、Y3、…に対し、順次印加する。走査パルス電圧の印加と同時に、信号パルス発生部（図示せず）が信号パルス電圧を、アドレス電極に対し印加する。ここで、信号パルス電圧の印加先は表示データに基づき選択される。走査パルス電圧が走査電極の一つに印加され、かつ信号パルス電圧がアドレス電極の一つに印加されるとき、その走査電極とアドレス電極との交差点に位置する放電セルで放電が生じる。その放電によりその放電セルには壁電荷が蓄積される。
放電維持期間では、放電維持パルス発生部1が放電維持パルス電圧を、例えば維持電極X1、X2、X3、…に対し印加する。そのとき、アドレス期間中に壁電荷が蓄積された放電セルでは放電が維持され、発光が生じる。
制御部30は、放電維持パルス発生部1、走査パルス発生部、信号パルス発生部、及び初期化部のそれぞれの内部に設けられたスイッチ素子に対しオンオフ制御を行う。それにより、一次パルス電圧VF、走査パルス電圧、信号パルス電圧、及び初期化電圧をそれぞれ所定の波形及びタイミングで発生させる。
図2はＰＤＰ駆動装置10とＰＤＰ20との等価回路図である。
放電維持パルス発生部1は二つのインバータ部11と12との縦続接続である。二つのインバータ部11と12とはいずれもハーフブリッジ型である。第一のインバータ部11は、二つのコンデンサC1とC2との直列接続、及び二つのスイッチ素子Q1とQ2との直列接続を含む。第二のインバータ部12は、二つのコンデンサC3とC4との直列接続、及び二つのスイッチ素子Q3とQ4との直列接続を含む。コンデンサC1とC2との直列接続及びコンデンサC3とC4との直列接続は入力端子1Tと接地端子との間に直列に接続される。スイッチ素子Q1とQ2との直列接続及びスイッチ素子Q3とQ4との直列接続は入力端子1Tと接地端子との間に直列に接続される。第一のコンデンサC1と第二のコンデンサC2との接続点J1、及び、第一のスイッチ素子Q1と第二のスイッチ素子Q2との接続点J2、の間にトランス2の第一の一次巻線21が接続される。第三のコンデンサC3と第四のコンデンサC4との接続点J5、及び、第三のスイッチ素子Q3と第四のスイッチ素子Q4との接続点J6、の間にトランス2の第二の一次巻線22が接続される。第二のコンデンサC2と第三のコンデンサC3との接続点J3は、第二のスイッチ素子Q2と第三のスイッチ素子Q3との接続点J4に接続される。
コンデンサC1〜C4とは容量が実質的に等しく、いずれの容量もＰＤＰ20のパネル容量Cpより十分に大きい。従って、ＰＤＰ20の動作時、コンデンサC1〜C4のそれぞれの両端電圧はいずれも実質的に等しく、かつ実質上一定に維持される。スイッチ素子Q1〜Q4は好ましくはＭＯＳＦＥＴである。その他に、ＩＧＢＴ又はバイポーラトランジスタであっても良い。それらのスイッチ素子Q1〜Q4の特性はいずれも実質的に共通である。
ＰＤＰ駆動装置10の入力端子1TにはＰＦＣコンバータ40から直流電圧Vsが印加される。従って、四つのコンデンサC1〜C4のそれぞれの両端電圧はいずれも共通のレベルVs／4に維持される。
トランス2の二次巻線23はＰＤＰ20の維持電極Xと走査電極Yとに接続される。ここで、ＰＤＰ20の等価回路はパネル容量Cpでのみ表され、放電セルでの放電時にＰＤＰ20を流れる電流の経路は省略される。更に、トランス2の励磁インダクタンスが、二次巻線23と並列に接続されるインダクタLとして明示される。
図2では走査電極Yが接地される。その他に、維持電極Xが接地されても良い。
制御部30は、第一のスイッチ素子Q1と第三のスイッチ素子Q3との対、及び、第二のスイッチ素子Q2と第四のスイッチ素子Q4との対、を交互にかつ周期的にオンオフさせる。それにより、一定周期の交流電圧、すなわち一次パルス電圧VF1とVF2とがそれぞれ、トランス2の一次巻線21と22とに対し印加される。ここで、トランス2の二つの一次巻線21と22とは巻数が等しいので、一次パルス電圧VF1とVF2とはレベルが等しい。一次パルス電圧VF1とVF2との印加時、トランス2の二次側では放電維持パルス電圧VpがＰＤＰ20の維持電極Xと走査電極Yとの間に印加され、パネル容量Cpが充放電される。
制御部30（図1参照）は、放電維持パルス発生部1のスイッチ素子Q1〜Q4に対するオンオフ制御により、放電維持パルス電圧Vpの極性を次のように正から負へ変える。
パネル容量Cpの両端電圧Vpが正のピーク値に維持される状態では、例えば第二のスイッチ素子Q2と第四のスイッチ素子Q4とがオン状態を維持し、他のスイッチ素子Q2とQ3とがオフ状態を維持する。ＰＤＰ20で放電が維持されるとき、放電電流を維持するための電力がＰＦＣコンバータ40から入力端子1Tを通し供給される。その状態で放電維持パルス電圧のパルス幅に相当する所定時間が経過するとき、制御部30は第二のスイッチ素子Q2と第四のスイッチ素子Q4とをオフさせる。そのとき、第二のスイッチ素子Q2と第四のスイッチ素子Q4とでは電流が実質的に零に等しいのでスイッチング損失が生じない。そのスイッチングによりトランス2の一次巻線21と22とが開放され、トランス2の励磁インダクタンスLとパネル容量Cpとの直列回路が共振する。その共振電流ILがトランス2の励磁インダクタンスLを流れる。更にパネル容量Cpの両端電圧Vpが降下する。
パネル容量Cpの両端電圧Vpが負のピークに達するとき、制御部30は第一のスイッチ素子Q1と第三のスイッチ素子Q3とをオンさせる。そのとき、第一のスイッチ素子Q1と第三のスイッチ素子Q3とでは両端電圧が実質的に零に等しいのでスイッチング損失が生じない。そのスイッチングによりパネル容量Cpの両端電圧Vpが負のピーク値に固定される。
制御部30は更に、放電維持パルス発生部1のスイッチ素子Q1〜Q4に対し上記と同様なオンオフ制御を行い、それにより放電維持パルス電圧Vpの極性を負から正へ変える。
本発明の実施形態１による放電維持パルス発生部1は図2に示される通り、ハーフブリッジ型のインバータ部11と12とを含む。それらのコンデンサC1〜C4は直列に接続され、それぞれの両端電圧はいずれも実質的にVs／4に等しく維持される。従って、トランス2の一次巻線21と22とのそれぞれに印加される一次パルス電圧VF1とVF2との実効値が小さい。その実効値は例えば、従来の放電維持パルス発生部のようなフルブリッジ型インバータによる一次パルス電圧の実効値の、実質的に1／4倍に等しい。こうして、トランス2では一次電圧の実効値が小さいので、鉄損が低減する。更に、放電維持パルス発生部1の回路素子の耐圧が小さくても良い。それ故、本発明の実施形態１による放電維持パルス発生部1とトランス2とは小型化が容易である。
本発明の実施形態１によるＰＤＰ駆動装置10では、放電維持パルス電圧Vpの立ち上がり期間及び立ち下がり期間中、トランス2の励磁インダクタンスLがＰＤＰ20のパネル容量Cpと上記のように共振する。その共振がパネル容量Cpの両端電圧Vpの極性をほとんど電力消費なしで反転させる。すなわち、その共振期間中、放電維持パルス発生部1の回路素子、ＰＤＰ20の維持電極と走査電極、及びリード線のそれぞれの抵抗（図示せず）により消費される電力が抑えられる。こうして、ＰＤＰ20のパネル容量Cpの充放電に起因する無効電力が低減する。
更に、トランス2の励磁インダクタンスLはＰＤＰ20のパネル容量Cpと並列に接続されるので、上記の共振期間が放電維持パルス電圧Vpの立ち上がり期間と立ち下がり期間とに限られる。従って、上記の共振がＰＤＰ20の画像に対し悪影響を及ぼさない。その上、ＰＤＰ20の発光時には上記の共振に伴うリンギングを考慮しなくても良いので、ＰＤＰ駆動装置10の回路素子の耐圧が低くても良い。
以上の結果、本発明の実施形態１によるＰＤＰ駆動装置10では、放電維持パルス発生部1が電力回収部を含まなくても良い。それにより、ＰＤＰ駆動装置10は更に部品点数が少なくかつ実装面積が小さい。
本発明の実施形態１によるＰＤＰ駆動装置10では、トランス2の励磁インダクタンスLがＰＤＰ20のパネル容量Cpと共振し始めるとき、励磁インダクタンスLには電流が既に流れている。それ故、放電維持パルス電圧Vpの立ち上がり及び立ち下がりが速い。すなわち、放電維持パルス電圧の立ち上がり期間及び立ち下がり期間が短縮される。その結果、放電維持期間が短縮されるので、一フィールド当たりのサブフィールドが容易に増える。こうして、本発明の実施形態１によるプラズマディスプレイは、ＰＤＰ20の階調の更なる精細化、すなわち更なる高画質化が容易である。
本発明の実施形態１によるＰＤＰ駆動装置10ではトランス2の励磁インダクタンスLがＰＤＰ20のパネル容量Cpと上記のように共振する。その他に、トランス2とは独立なインダクタがトランス2の二次巻線23と並列に接続されても良い。そのインダクタのインダクタンスはトランス2の励磁インダクタンスLより十分に小さく設定される。そのインダクタはトランス2の励磁インダクタンスLに代わり、ＰＤＰ20のパネル容量Cpと上記のように共振する。そのとき、共振電流は主にインダクタを流れ、トランス2にはほとんど流れない。従って、トランス2の銅損が低減する。
本発明の実施形態１による放電維持パルス発生部1は二つのハーフブリッジ型インバータ部11と12との縦続接続を含む。その他に、放電維持パルス発生部1が同様な構成のハーフブリッジ型インバータ部を三つ以上、縦続接続させた構成を有し、かつトランス2が一次巻線を三つ以上、含んでも良い。そのとき、トランス2では、それぞれの一次巻線に対し印加される一次電圧が更に低減するので、鉄損が更に低減する。その上、放電維持パルス発生部1の回路素子の耐圧が更に低減する。
《実施形態２》
図3は、本発明の実施形態２によるプラズマディスプレイの構成を示すブロック図である。そのプラズマディスプレイは、ＰＦＣコンバータ40、ＰＤＰ駆動装置、ＰＤＰ20、及び制御部31を有する。そのＰＤＰ駆動装置は、構成的に相似な第一の駆動部10Aと第二の駆動部10Bとを含む。図3では図1に示される構成要素と同様な構成要素に対し図1と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態１での説明を援用する。
第一の駆動部10Aは、第一の放電維持パルス発生部1A、第一のトランス2A、第一の走査パルス発生部（図示せず)、第一の信号パルス発生部（図示せず)、及び第一の初期化部（図示せず）を含む。第二の駆動部10Bは、第二の放電維持パルス発生部1B、第二のトランス2B、第二の走査パルス発生部（図示せず)、第二の信号パルス発生部（図示せず)、及び第二の初期化部（図示せず）を含む。ここで、走査パルス発生部、信号パルス発生部、及び初期化部は、第一の駆動部10Aと第二の駆動部10Bとのいずれか一方にのみ含まれても良い。以下、図示されない機能部については説明を省略する。
第一の放電維持パルス発生部1Aの入力端子はＰＦＣコンバータ40に接続され、出力端子は第一のトランス2Aの二つの一次巻線2A1と2A2とのそれぞれの両端に接続される。第一の放電維持パルス発生部1AはＰＦＣコンバータ40から第一の入力端子1TAを通して直流電力を入力し、その直流電力を用い二つの一次パルス電圧VFA1とVFA2とを発生させる。
第一のトランス2Aの二次巻線2A3の一端はＰＤＰ20の維持電極X1、X2、X3、…に接続され、他端は接地される。その接地導体としては例えばＰＤＰ20のフレーム（図示せず）が利用される。
第二の放電維持パルス発生部1Bの入力端子はＰＦＣコンバータ40に接続され、出力端子は第二のトランス2Bの二つの一次巻線2B1と2B2とのそれぞれの両端に接続される。第二の放電維持パルス発生部1BはＰＦＣコンバータ40から第二の入力端子1TBを通して直流電力を入力し、その直流電力を用い二つの一次パルス電圧VFB1とVFB2とを発生させる。
第二のトランス2Bの二次巻線2B3の一端はＰＤＰ20の走査電極Y1、Y2、Y3、…に接続され、他端は接地される。その接地導体としては第一のトランス2Aの二次巻線2A3が接続される接地導体、例えばＰＤＰ20のフレーム（図示せず）が利用される。それにより第二のトランス2Bの二次巻線2B3は第一のトランス2Aの二次巻線2A3と、ＰＤＰ20のフレームを通して接続される。第二のトランス2Bの二次巻線2B3はその他に、ＰＤＰ20のフレームを通さずに直接、第一のトランス2Aの二次巻線2A3と接続されても良い。
制御部31は、第一の放電維持パルス発生部1A、第二の放電維持パルス発生部1B、走査パルス発生部、信号パルス発生部、及び初期化部のそれぞれの内部に設けられたスイッチ素子に対しオンオフ制御を行う。それにより、一次パルス電圧VFA1、VFA2、VFB1、及びVFB2、走査パルス電圧、信号パルス電圧、並びに初期化電圧をそれぞれ所定の波形及びタイミングで発生させる。制御部31は特に、第一の放電維持パルス発生部1Aから送出される一次パルス電圧VFA1とVFA2、及び、第二の放電維持パルス発生部1Bから送出される一次パルス電圧VFB1とVFB2、を同期させる。
図4は、第一の駆動部10A、第二の駆動部10B、及びＰＤＰ20の等価回路図である。第一の放電維持パルス発生部1Aと第二の放電維持パルス発生部1Bとはいずれも、本発明の実施形態１による放電維持パルス発生部1と共通の回路構成を持つ（図2参照)。第一の放電維持パルス発生部1Aと第二の放電維持パルス発生部1Bとは特に、互いに対応する回路素子の特性が実質的に等しい。図4では図2に示される回路要素と同様な回路要素に対し図2と同じ符号を付す。更に、それら同様な回路要素の詳細については実施形態１での説明を援用する。
図4では、二つのトランス2Aと2Bとの励磁インダクタンスが、それぞれの二次巻線2A3とと2B3と並列に接続されるインダクタLAとLBとして明示される。
第一のトランス2Aの二次巻線2A3と第二のトランス2Bの二次巻線2B3とは例えば、図4に示されるように極性を逆にして接続される。制御部31は例えば、第一の放電維持パルス発生部1Aのスイッチング動作と第二の放電維持パルス発生部1Bのスイッチング動作とを実質的に同位相に維持する。すなわち、二つの放電維持パルス発生部1Aと1Bとの間で対応するスイッチ素子（例えば、第一の放電維持パルス発生部1A1の第一のスイッチ素子Q1と第二の放電維持パルス発生部1B1の第一のスイッチ素子Q1）のオンオフを一致させる。
第一のトランス2Aの二次巻線2A3と第二のトランス2Bの二次巻線2B3とは図4に示される例とは別に、同じ極性で接続されても良い。そのとき制御部31は、第一の放電維持パルス発生部1Aのスイッチング動作と第二の放電維持パルス発生部1Bのスイッチング動作とを実質的に逆位相に維持する。
上記の制御部31による二つの放電維持パルス発生部1Aと1Bとのスイッチング動作はいずれも、本発明の実施形態１による放電維持パルス発生部1のスイッチング動作と共通である。更に、両方のスイッチング動作が同位相（又は逆位相）に維持される。従って、放電維持パルス電圧VpがＰＤＰ20に対し印加されるとき、第一のトランス2Aの励磁インダクタンスLAと第二のトランス2Bの励磁インダクタンスLBとがＰＤＰ20のパネル容量Cpと同時に共振する。それにより、パネル容量Cpの両端電圧Vpの極性がほとんど電力消費なしで反転する。すなわち、その共振期間中、放電維持パルス発生部1Aと1Bとの回路素子、ＰＤＰ20の維持電極と走査電極、及びリード線のそれぞれの抵抗（図示せず）により消費される電力が抑えられる。こうして、ＰＤＰ20のパネル容量Cpの充放電に起因する無効電力が低減する。
制御部31は上記のスイッチング制御とは別に、二つの放電維持パルス発生部1Aと1Bとのスイッチング動作の間に、次のような（0°より大きく180°より小さい）位相差を設定しても良い。
例えば、第一のトランス2Aの二次巻線2A3と第二のトランス2Bの二次巻線2B3とが図4に示されるように極性を逆にして接続され、二つの放電維持パルス発生部1Aと1Bとで第二のスイッチ素子Q2と第四のスイッチ素子Q4とがオン状態に維持されるときを想定する。すなわち、放電維持パルス電圧Vpは正のピーク値に維持される。制御部31は、第一の放電維持パルス発生部1Aの第二と第四とのスイッチ素子Q2とQ4とをオフさせ、第二の放電維持パルス発生部1Bの第二と第四とのスイッチ素子Q2とQ4とをオン状態に維持する。そのとき第一の放電維持パルス発生部1Aの第二と第四とのスイッチ素子Q2とQ4とでは電流が実質的に零に等しいのでスイッチング損失が生じない。そのスイッチングにより、第一のトランス2Aの励磁インダクタンスLAだけがパネル容量Cpと共振する。更にパネル容量Cpの両端電圧Vpが降下する。
パネル容量Cpの両端電圧Vpが実質的に零まで降下するとき、制御部31は第二の放電維持パルス発生部1Bの第二と第四とのスイッチ素子Q2とQ4とをオフさせる。そのとき第二の放電維持パルス発生部1Bの第二と第四とのスイッチ素子Q2とQ4とでは電流が実質的に零に等しいのでスイッチング損失が生じない。そのスイッチングによりパネル容量Cpの両端電圧Vpが零に固定される。
制御部31は更に、第一の放電維持パルス発生部1Aの第一と第三とのスイッチ素子Q1とQ3とをオンさせ、第二の放電維持パルス発生部1Bの第一と第三とのスイッチ素子Q1とQ3とをオフ状態に維持する。そのスイッチングにより、第二のトランス2Bの励磁インダクタンスLBだけがパネル容量Cpと共振する。更にパネル容量Cpの両端電圧Vpが零から降下する。
パネル容量Cpの両端電圧Vpが負のピークに達するとき、制御部31は第二の放電維持パルス発生部1Bの第一と第三とのスイッチ素子Q1とQ3とをオンさせる。ここで、第二の放電維持パルス発生部1Bの第一のスイッチ素子Q1と第三のスイッチ素子Q3とでは両端電圧が実質的に零に等しいのでスイッチング損失が生じない。そのスイッチングにより、パネル容量Cpの両端電圧Vpが負のピーク値に固定される。
制御部31は、パネル容量Cpの両端電圧Vpすなわち放電維持パルス電圧Vpの極性を負から正に反転させるときも同様に、第二の放電維持パルス発生部1Bのスイッチング動作を第一の放電維持パルス発生部1Aのスイッチング動作より遅らせる。
制御部31による上記のスイッチング制御では、放電維持パルス電圧Vpの極性が反転するとき、二つのトランス2Aと2Bとの励磁インダクタLAとLBとが交互にＰＤＰ20のパネル容量Cpと共振する。その共振がパネル容量Cpの両端電圧Vpの極性をほとんど電力消費なしで反転させる。すなわち、ＰＤＰ20のパネル容量Cpの充放電に起因する無効電力が低減する。
本発明の実施形態２によるＰＤＰ駆動装置では図4に示される通り、第一の放電維持パルス発生部1Aがハーフブリッジ型のインバータ部1A1と1A2とを含み、第二の放電維持パルス発生部1Bがハーフブリッジ型のインバータ部1B1と1B2とを含む。それぞれのインバータ部の縦続接続1A1と1A2及び1B1と1B2とでは四つのコンデンサC1〜C4が直列に接続され、それぞれのコンデンサの両端電圧がいずれも実質的にVs／4に等しく維持される。従って、トランス2Aと2Bとでは、それぞれに印加される一次パルス電圧VFA1とVFA2、及びVFB1とVFB2との実効値がいずれも小さい。それらの実効値は例えば、従来の放電維持パルス発生部のようなフルブリッジ型インバータによる一次パルス電圧の実効値の、実質的に1／4倍に等しい。こうして、トランス2Aと2Bとでは一次電圧の実効値が小さいので、鉄損が低減する。更に、放電維持パルス発生部1Aと1Bとの回路素子の耐圧が小さくても良い。それ故、本発明の実施形態２による放電維持パルス発生部1Aと1B、及びトランス2Aと2Bは小型化が容易である。
本発明の実施形態２によるＰＤＰ駆動装置では、放電維持パルス電圧Vpの立ち上がり期間及び立ち下がり期間中、二つのトランス2Aと2Bとの励磁インダクタンスLAとLBとがＰＤＰ20のパネル容量Cpと、上記の通り、同時に又は交互に共振する。その共振がパネル容量Cpの両端電圧Vpの極性をほとんど電力消費なしで反転させる。すなわちその共振期間中、放電維持パルス発生部1Aと1Bとの回路素子、ＰＤＰ20の維持電極と走査電極、及びリード線のそれぞれの抵抗（図示せず）により消費される電力が抑えられる。こうして、ＰＤＰ20のパネル容量Cpの充放電に起因する無効電力が低減する。
更に、トランス2Aと2Bとの励磁インダクタンスLAとLBとはいずれも、ＰＤＰ20のパネル容量Cpと並列に接続される。従って、上記の共振期間が放電維持パルス電圧Vpの立ち上がり期間と立ち下がり期間とに限られる。それ故、上記の共振がＰＤＰ20の画像に対し悪影響を及ぼさない。その上、ＰＤＰ20の発光時には上記の共振に伴うリンギングが考慮されなくても良いので、ＰＤＰ駆動装置の回路素子の耐圧が低くても良い。
以上の結果、本発明の実施形態２によるＰＤＰ駆動装置では、二つの放電維持パルス発生部1Aと1Bとがいずれも電力回収部を含まなくても良い。それにより、ＰＤＰ駆動装置は更に部品点数が少なくかつ実装面積が小さい。
本発明の実施形態２によるＰＤＰ駆動装置では、トランス2Aと2Bとの励磁インダクタンスLAとLBとがＰＤＰ20のパネル容量Cpと共振し始めるとき、励磁インダクタンスLAとLBとには電流が既に流れている。それ故、放電維持パルス電圧Vpの立ち上がり及び立ち下がりが速い。すなわち、放電維持パルス電圧の立ち上がり期間及び立ち下がり期間が短縮される。その結果、放電維持期間が短縮されるので、一フィールド当たりのサブフィールドが容易に増える。こうして、本発明の実施形態２によるプラズマディスプレイは、ＰＤＰ20の階調の更なる精細化、すなわち更なる高画質化が容易である。
本発明の実施形態２では、ＰＤＰ20の駆動電力が二つの駆動部10Aと10Bとの両方を通し供給される。特に、二つのトランス2Aと2Bとのそれぞれの二次電圧は、本発明の実施形態１によるトランス2の二次電圧の半分で良い。更に、駆動部10Aと10Bとのそれぞれを流れる電流は、本発明の実施形態１によるＰＤＰ駆動装置10を流れる電流の半分と実質的に等しい。その結果、駆動部10Aと10Bとのそれぞれでの消費電力は本発明の実施形態１によるＰＤＰ駆動装置10での消費電力の1／4と実質的に等しい。すなわち、本発明の実施形態２によるＰＤＰ駆動装置は実施形態１によるＰＤＰ駆動装置10より消費電力が少ない。
本発明の実施形態２によるＰＤＰ駆動装置ではトランス2Aと2Bとのそれぞれの励磁インダクタンスLAとLBとがＰＤＰ20のパネル容量Cpと上記のように共振する。その他に、トランス2Aと2Bとのいずれとも独立な二つのインダクタがそれぞれ、第一のトランス2Aの二次巻線2A3と第二のトランス2Bの二次巻線2B3と並列に接続されても良い。それらのインダクタのインダクタンスはトランス2Aと2Bとのそれぞれの励磁インダクタンスLAとLBとより十分に小さく設定される。そのインダクタはトランス2Aと2Bとの励磁インダクタンスLAとLBとに代わり、ＰＤＰ20のパネル容量Cpと上記のように共振する。そのとき、共振電流は主にインダクタを流れ、トランス2Aと2Bとにはほとんど流れない。従って、トランス2Aと2Bとの銅損が低減する。
本発明の実施形態２による放電維持パルス発生部1Aと1Bとはそれぞれ、二つのハーフブリッジ型インバータ部の縦続接続（1A1と1A2、1B1と1B2）を含む。その他に、放電維持パルス発生部1Aと1Bとがそれぞれ、同様な構成のハーフブリッジ型インバータ部を三つ以上、縦続接続させた構成を有し、かつトランス2Aと2Bとがそれぞれ、一次巻線を三つ以上、含んでも良い。そのとき、トランス2Aと2Bとでは、それぞれの一次巻線に対し印加される一次電圧が更に低減するので、鉄損が更に低減する。その上、放電維持パルス発生部1Aと1Bとの回路素子の耐圧が更に低減する。
《実施形態３》
図5は、本発明の実施形態３によるプラズマディスプレイの構成を示すブロック図である。そのプラズマディスプレイは、ＰＦＣコンバータ40、ＰＤＰ駆動装置、ＰＤＰ20、及び制御部31を有する。そのＰＤＰ駆動装置は本発明の実施形態２によるＰＤＰ駆動装置と同様に、第一の駆動部10Aと第二の駆動部10Bとを含む。図5では図3に示される構成要素と同様な構成要素に対し図3と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態１又は実施形態２での説明を援用する。
第一の駆動部10Aは、第一の放電維持パルス発生部1A、第一のトランス2A、第一の走査パルス発生部（図示せず)、第一の信号パルス発生部（図示せず)、及び第一の初期化部（図示せず）を含む。第二の駆動部10Bは、第二の放電維持パルス発生部1B、第二のトランス2C、第二の走査パルス発生部（図示せず)、第二の信号パルス発生部（図示せず)、及び第二の初期化部（図示せず）を含む。ここで、走査パルス発生部、信号パルス発生部、及び初期化部は、第一の駆動部10Aと第二の駆動部10Bとのいずれか一方にのみ含まれても良い。以下、図示されない機能部については説明を省略する。
本発明の実施形態３によるプラズマディスプレイでは、実施形態２によるプラズマディスプレイ（図3参照）とは異なり、第一のトランス2Aの二次巻線2A3、第二のトランス2Cの二次巻線2C3、及びＰＤＰ20が次のように並列に接続される。
第一の放電維持パルス発生部1Aの出力端子は、第一のトランス2Aの二つの一次巻線2A1と2A2との両端に接続される。第二の放電維持パルス発生部1Bの出力端子は、第二のトランス2Cの二つの一次巻線2C1と2C2との両端に接続される。第一のトランス2Aの二次巻線2A3の一端と第二のトランス2Cの二次巻線2C3の一端とはＰＤＰ20の同じ電極、例えば維持電極X1、X2、X3、…に接続され、他端は接地される。それらの接地導体としては共通の接地導体、例えばＰＤＰ20のフレーム（図示せず）が利用される。更に、ＰＤＰ20の走査電極Y1、Y2、Y3、…はその接地導体に接続される。その他に、二つのトランス2Aと2Cとの二次巻線2A3と2C3との一端がＰＤＰ20の走査電極Y1、Y2、Y3、…に接続され、他端が接地され、更に、ＰＤＰ20の維持電極X1、X2、X3、…が接地されても良い。こうして、第一のトランス2Aの二次巻線2A3、第二のトランス2Cの二次巻線2C3、及び走査電極Y1、Y2、…（又は維持電極X1、X2、…）はＰＤＰ20のフレームを通して接続される。その他に、第一のトランス2Aの二次巻線2A3と第二のトランス2Cの二次巻線2C3とが維持電極X1、X2、X3、…と走査電極Y1、Y2、…との間に、接地導体（例えばＰＤＰ20のフレーム）を通さずに直接、並列に接続されても良い。
制御部31は、放電維持パルス発生部1Aと1B、走査パルス発生部、信号パルス発生部、及び初期化部のそれぞれの内部に設けられたスイッチ素子に対し、オンオフ制御を行う。それにより、一次パルス電圧VFA1、VFA2、VFC1、及びVFC2、走査パルス電圧、信号パルス電圧、並びに初期化電圧を、それぞれ所定の波形及びタイミングで発生させる。制御部31は特に、第一の放電維持パルス発生部1Aから送出される一次パルス電圧VFA1とVFA2、及び第二の放電維持パルス発生部1Bから送出される一次パルス電圧VFC1とVFC2とを同期させる。
図6は、第一の駆動部10A、第二の駆動部10B、及びＰＤＰ20の等価回路図である。第一の駆動部10Aと第二の駆動部10Bとはいずれも、本発明の実施形態１によるＰＤＰ駆動装置10と共通の回路構成を持つ（図2参照)。第一の駆動部10Aと第二の駆動部10Bとは特に、互いに対応する回路素子の特性が実質的に等しい。図6では図2に示される回路要素と同様な回路要素に対し図2と同じ符号を付す。更に、それら同様な回路要素の詳細については実１施形態１での説明を援用する。
図6では、二つのトランス2Aと2Cとの励磁インダクタンスが、それぞれの二次巻線2A3とと2C3と並列に接続されるインダクタLAとLCとして明示される。
第一のトランス2Aの二次巻線2A3と第二のトランス2Cの二次巻線2C3とは例えば、図6に示されるように同じ極性で接続される。そのとき制御部31は、第一の駆動部10Aのスイッチング動作と第二の駆動部10Bのスイッチング動作とを実質的に同位相に維持する。すなわち、二つの放電維持パルス発生部1Aと1Bとの間で対応するスイッチ素子（例えば第一の放電維持パルス発生部1Aの第一のスイッチ素子Q1と第二の放電維持パルス発生部1Bの第一のスイッチ素子Q1）のオンオフを一致させる。
第一のトランス2Aの二次巻線2A3と第二のトランス2Cの二次巻線2C3とは図6に示される例とは別に、極性を逆にして接続されても良い。そのとき制御部31は、第一の駆動部10Aのスイッチング動作と第二の駆動部10Bのスイッチング動作とを実質的に逆位相に維持する。
図6では走査電極Yが接地される。その他に、維持電極Xが接地されても良い。
二つの駆動部10Aと10Bとのスイッチング動作はそれぞれ、本発明の実施形態１によるＰＤＰ駆動装置10のスイッチング動作と共通である。更に、両方のスイッチング動作が同位相（又は逆位相）に維持される。従って、放電維持パルス電圧VpがＰＤＰ20に対し印加されるとき、第一のトランス2Aの励磁インダクタンスLAと第二のトランス2Cの励磁インダクタンスLCとがＰＤＰ20のパネル容量Cpと同時に共振する。それにより、パネル容量Cpの両端電圧Vpの極性がほとんど電力消費なしで反転する。すなわち、その共振期間中、放電維持パルス発生部1Aと1Bとの回路素子、ＰＤＰ20の維持電極と走査電極、及びリード線のそれぞれの抵抗（図示せず）により消費される電力が抑えられる。こうして、ＰＤＰ20のパネル容量Cpの充放電に起因する無効電力が低減する。
更に、トランス2Aと2Cとの励磁インダクタンスLAとLCとはいずれもＰＤＰ20のパネル容量Cpと並列に接続されるので、上記の共振期間が放電維持パルス電圧Vpの立ち上がり期間と立ち下がり期間とに限られる。従って、上記の共振がＰＤＰ20の画像に対し悪影響を及ぼさない。その上、ＰＤＰ20の発光時には上記の共振に伴うリンギングが考慮されなくても良いので、ＰＤＰ駆動装置の回路素子の耐圧が低くても良い。
以上の結果、本発明の実施形態３によるＰＤＰ駆動装置では、二つの放電維持パルス発生部1Aと1Bとがいずれも電力回収部を含まなくても良い。それにより、ＰＤＰ駆動装置は更に部品点数が少なくかつ実装面積が小さい。
本発明の実施形態３によるＰＤＰ駆動装置では図6に示される通り、第一の放電維持パルス発生部1Aがハーフブリッジ型のインバータ部1A1と1A2とを含み、第二の放電維持パルス発生部1Bがハーフブリッジ型のインバータ部1B1と1B2とを含む。それぞれのインバータ部の縦続接続1A1と1A2及び1B1と1B2とでは四つのコンデンサC1〜C4が直列に接続され、それぞれのコンデンサの両端電圧がいずれも実質的にVs／4に等しく維持される。従って、トランス2Aと2Cとのそれぞれに印加される一次パルス電圧VFA1とVFA2、及びVFC1とVFC2との実効値がいずれも小さい。それらの実効値は例えば、従来の放電維持パルス発生部のようなフルブリッジ型インバータによる一次パルス電圧の実効値の、実質的に1／4倍に等しい。こうして、トランス2Aと2Cとでは一次電圧の実効値が小さいので、鉄損が低減する。更に、放電維持パルス発生部1Aと1Bとの回路素子の耐圧が小さくても良い。それ故、本発明の実施形態３による放電維持パルス発生部1Aと1B、及びトランス2Aと2Cは小型化が容易である。
本発明の実施形態３によるＰＤＰ駆動装置では、トランス2Aと2Cとのそれぞれの励磁インダクタンスLAとLCとがＰＤＰ20のパネル容量Cpと共振し始めるとき、励磁インダクタンスLAとLCとには電流が既に流れている。それ故、放電維持パルス電圧Vpの立ち上がり及び立ち下がりが速い。すなわち、放電維持パルス電圧の立ち上がり期間及び立ち下がり期間が短縮される。その結果、放電維持期間が短縮されるので一フィールド当たりのサブフィールドが容易に増える。こうして、本発明の実施形態３によるプラズマディスプレイは、ＰＤＰ20の階調の更なる精細化、すなわち更なる高画質化が容易である。
本発明の実施形態３によるＰＤＰ駆動装置では、ＰＤＰ20に対し放電維持パルス電圧Vpが印加されるとき、二つのトランス2Aと2Cとのそれぞれの二次電圧は本発明の実施形態１によるトランス2の二次電圧と実質的に等しい。一方、二つの駆動部10Aと10とのそれぞれを流れる電流は実質上、本発明の実施形態１によるＰＤＰ駆動装置10を流れる電流の半分で良い。従って、駆動部10Aと10Bとのそれぞれの回路素子は本発明の実施形態１によるＰＤＰ駆動装置10の回路素子より電流容量が小さくても良い。その結果、駆動部10Aと10Bとは本発明の実施形態１によるＰＤＰ駆動装置10より小型化が容易である。
本発明の実施形態３によるＰＤＰ駆動装置ではトランス2Aと2Cとのそれぞれの励磁インダクタンスLAとLCとがＰＤＰ20のパネル容量Cpと上記のように共振する。その他に、トランス2Aと2Cとのいずれとも独立な二つのインダクタがそれぞれ、第一のトランス2Aの二次巻線2A3と第二のトランス2Cの二次巻線2C3と並列に接続されても良い。それらのインダクタのインダクタンスはトランス2Aと2Cとの励磁インダクタンスLAとLCとより十分に小さく設定される。それらのインダクタはトランス2Aと2Cとの励磁インダクタンスLAとLCとに代わり、ＰＤＰ20のパネル容量Cpと上記のように共振する。そのとき、共振電流は主にインダクタを流れ、トランス2Aと2Cとにはほとんど流れない。従って、トランス2Aと2Cとの銅損が低減する。
本発明の実施形態３による放電維持パルス発生部1Aと1Bとはそれぞれ、二つのハーフブリッジ型インバータ部の縦続接続（1A1と1A2、1B1と1B2）を含む。その他に、放電維持パルス発生部1Aと1Bとがそれぞれ、同様な構成のハーフブリッジ型インバータ部を三つ以上、縦続接続させた構成を有し、かつトランス2Aと2Cとがそれぞれ、一次巻線を三つ以上、含んでも良い。そのとき、トランス2Aと2Cとでは、それぞれの一次巻線に対し印加される一次電圧が更に低減するので、鉄損が更に低減する。その上、放電維持パルス発生部1Aと1Bとの回路素子の耐圧が更に低減する。
《実施形態４》
本発明の実施形態４によるプラズマディスプレイの構成は、放電維持パルス発生部1の回路構成を除き、本発明の実施形態１によるプラズマディスプレイの構成と同様である。従って、それら同様な構成要素については図1を参照し、かつそれらの詳細は実施形態１での説明を援用する。
図7は本発明の実施形態４によるＰＤＰ駆動装置10とＰＤＰ20との等価回路図である。本発明の実施形態４による放電維持パルス発生部1は、二つのインバータ部11と12とのそれぞれが電力回収部31と32とを含む点で、本発明の実施形態１による放電維持パルス発生部1（図2参照）と異なる。図7では図2に示される構成要素と同様な構成要素に対し図2と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態１での説明を援用する。
二つの電力回収部31と32とはそれぞれ、第五のスイッチ素子Q5、第六のスイッチ素子Q6、第一のダイオードD1、第二のダイオードD2、及びインダクタLを含む。第一の電力回収部31では、第五のスイッチ素子Q5、インダクタL、及び第六のスイッチ素子Q6が、第一のコンデンサC1と第二のコンデンサC2との接続点J1、及び、第一のスイッチ素子Q1と第二のスイッチ素子Q2との接続点J2の間に直列に接続される。第二の電力回収部32では、第五のスイッチ素子Q5、インダクタL、及び第六のスイッチ素子Q6が、第三のコンデンサC3と第四のコンデンサC4との接続点J5、及び、第三のスイッチ素子Q3と第四のスイッチ素子Q4との接続点J6の間に直列に接続される。二つのスイッチ素子Q5とQ6とは好ましくはＭＯＳＦＥＴである。その他に、ＩＧＢＴ又はバイポーラトランジスタであっても良い。インダクタLは好ましくはトランス2とは独立な素子である。その他にトランス2の漏れインダクタンスであっても良い。第一のダイオードD1は第五のスイッチ素子Q5と並列に接続される。第二のダイオードD2は第六のスイッチ素子Q6と並列に接続される。ここで、第一のダイオードD1と第二のダイオードD2とのそれぞれのアノードはインダクタL側に接続される。その他に、第一のダイオードD1と第二のダイオードD2とのそれぞれのカソードがインダクタL側に接続されても良い。その場合、第五のスイッチ素子Q5と第六のスイッチ素子Q6との配置は図7に示される配置とは逆である。第一のダイオードD1と第二のダイオードD2とはそれぞれ、第五のスイッチ素子Q5と第六のスイッチ素子Q6とのボディダイオードであっても良い。
制御部30（図1参照）は、放電維持パルス発生部1のスイッチ素子Q1〜Q4、及び、二つの電力回収部31と32とのそれぞれのスイッチ素子Q5とQ6、に対するオンオフ制御により、放電維持パルス電圧Vpの極性を次のように正から負へ変える。
パネル容量Cpの両端電圧Vpが正のピーク値に維持される状態では、例えば第二のスイッチ素子Q2と第四のスイッチ素子Q4とがオン状態を維持し、他のスイッチ素子Q1、Q3、Q5、Q6がオフ状態を維持する。その状態で放電維持パルス電圧のパルス幅に相当する所定時間が経過するとき、制御部30は、第二のスイッチ素子Q2と第四のスイッチ素子Q4とをオフさせ、第五のスイッチ素子Q5をオンさせる。そのとき、第二のスイッチ素子Q2と第四のスイッチ素子Q4とでは電流が実質的に零に等しいのでスイッチング損失が生じない。そのスイッチングによりインダクタLがパネル容量Cpと共振し、共振電流ILが、第五のスイッチ素子Q5、インダクタL、及び第二のダイオードD2を流れる。更に、パネル容量Cpの両端電圧Vpが降下する。
パネル容量Cpの両端電圧Vpが負のピークに達するとき、制御部30は、第五のスイッチ素子Q5をオフさせ、第一のスイッチ素子Q1と第三のスイッチ素子Q3とをオンさせる。そのとき、第五のスイッチ素子Q5では共振電流ILが実質的に零まで減衰しているのでスイッチング損失が生じない。一方、第一のスイッチ素子Q1と第三のスイッチ素子Q3とでは両端電圧が実質的に零に等しいのでスイッチング損失が生じない。そのスイッチングによりパネル容量Cpの両端電圧Vpが負のピーク値に固定される。
放電維持パルス電圧のパルス幅に相当する所定時間が経過するとき、制御部30は更に、放電維持パルス電圧Vpの極性を次のように負から正へ変える。
制御部30は、第一のスイッチ素子Q1と第三のスイッチ素子Q3とをオフさせ、第六のスイッチ素子Q6をオンさせる。そのとき、第一のスイッチ素子Q1と第三のスイッチ素子Q3とでは電流が実質的に零に等しいのでスイッチング損失が生じない。そのスイッチングによりインダクタLがパネル容量Cpと共振し、共振電流ILが、第六のスイッチ素子Q6、インダクタL、及び第一のダイオードD1を流れる。更に、パネル容量Cpの両端電圧Vpが上昇する。
パネル容量Cpの両端電圧Vpが正のピークに達するとき、制御部30は、第六のスイッチ素子Q6をオフさせ、第二のスイッチ素子Q2と第四のスイッチ素子Q4とをオンさせる。そのとき、第六のスイッチ素子Q6では共振電流ILが実質的に零まで減衰しているのでスイッチング損失が生じない。一方、第二のスイッチ素子Q2と第四のスイッチ素子Q4とでは両端電圧が実質的に零に等しいのでスイッチング損失が生じない。そのスイッチングによりパネル容量Cpの両端電圧Vpが正のピーク値に固定される。
放電維持パルス電圧Vpの極性が反転するとき、二つの電力回収部31と32とのそれぞれのインダクタLがＰＤＰ20のパネル容量Cpと上記のように共振する。その共振がパネル容量Cpの両端電圧Vpの極性をほとんど電力消費なしで反転させる。すなわちその共振期間中、放電維持パルス発生部1の回路素子、ＰＤＰ20の維持電極と走査電極、及びリード線のそれぞれの抵抗（図示せず）により消費される電力が抑えられる。こうして、ＰＤＰ20のパネル容量Cpの充放電に起因する無効電力が低減する。
本発明の実施形態４による放電維持パルス発生部1は図7に示される通り、ハーフブリッジ型のインバータ部11と12とを含む。それらのコンデンサC1〜C4は直列に接続され、それぞれの両端電圧はいずれも実質的にVs／4に等しく維持される。従って、トランス2の一次巻線21と22とのそれぞれに印加される一次パルス電圧VF1とVF2との実効値が小さい。その実効値は例えば、従来の放電維持パルス発生部のようなフルブリッジ型インバータによる一次パルス電圧の実効値の、実質的に1／4倍に等しい。こうして、トランス2では一次電圧の実効値が小さいので、鉄損が低減する。更に、放電維持パルス発生部1の回路素子の耐圧が小さくても良い。それ故、本発明の実施形態４による放電維持パルス発生部1とトランス2とは小型化が容易である。
本発明の実施形態４による放電維持パルス発生部1は二つのハーフブリッジ型インバータ部11と12との縦続接続を含む。その他に、放電維持パルス発生部1が同様な構成のハーフブリッジ型インバータ部を三つ以上、縦続接続させた構成を有し、かつトランス2が一次巻線を三つ以上、含んでも良い。そのとき、トランス2では、それぞれの一次巻線に対し印加される一次電圧が更に低減するので、鉄損が更に低減する。その上、放電維持パルス発生部1の回路素子の耐圧が更に低減する。
本発明の実施形態４による電力回収部31と32とのそれぞれでは図7に示される通り、第五のスイッチ素子Q5、第六のスイッチ素子Q6、第一のダイオードD1、及び第二のダイオードD2が双方向スイッチを構成する。双方向スイッチはその構成に限らず、インダクタLを流れる共振電流ILを反転させ得るものであれば良い。例えば、第一のダイオードD1と第二のダイオードD2とがそれぞれスイッチ素子に置換されても良い。制御部30はそのとき、それらのスイッチ素子のオンオフのタイミングを、第一のダイオードD1と第二のダイオードD2とのオンオフのタイミングと一致するように制御すれば良い。
《実施形態５》
本発明の実施形態５によるプラズマディスプレイの構成は、放電維持パルス発生部1Aと1Bとの回路構成を除き、実施形態２によるプラズマディスプレイの構成と同様である。従って、それら同様な構成要素については図3を参照し、かつそれらの詳細は実施形態２での説明を援用する。
図8は、第一の駆動部10A、第二の駆動部10B、及びＰＤＰ20の等価回路図である。第一の放電維持パルス発生部1Aと第二の放電維持パルス発生部1Bとはいずれも、実施形態４による放電維持パルス発生部1と共通の回路構成を持つ（図7参照)。第一の放電維持パルス発生部1Aと第二の放電維持パルス発生部1Bとは特に、互いに対応する回路素子の特性が実質的に等しい。図8では図7に示される回路要素と同様な回路要素に対し図7と同じ符号を付す。更に、それら同様な回路要素の詳細については実施形態４での説明を援用する。
第一のトランス2Aの二次巻線2A3と第二のトランス2Bの二次巻線2B3とは例えば、図8に示されるように極性を逆にして接続される。そのとき制御部31（図3参照）は、第一の放電維持パルス発生部1Aのスイッチング動作と第二の放電維持パルス発生部1Bのスイッチング動作とを実質的に同位相に維持する。すなわち、二つの放電維持パルス発生部1Aと1Bとの間で対応するスイッチ素子（例えば、第一の放電維持パルス発生部1Aの第一のスイッチ素子Q1と第二の放電維持パルス発生部1Bの第一のスイッチ素子Q1）のオンオフを一致させる。
第一のトランス2Aの二次巻線2A3と第二のトランス2Bの二次巻線2B3とは図8に示される例とは別に、同じ極性で接続されても良い。そのとき制御部31は、第一の放電維持パルス発生部1Aのスイッチング動作と第二の放電維持パルス発生部1Bのスイッチング動作とを実質的に逆位相に維持する。
二つの放電維持パルス発生部1Aと1Bとのスイッチング動作はいずれも、実施形態４による放電維持パルス発生部1のスイッチング動作と共通である。更に、両方のスイッチング動作が同位相（又は逆位相）に維持される。従って、放電維持パルス電圧がＰＤＰ20に対し印加されるとき、電力回収部3A1、3A2、3B1、及び3B2のインダクタLがＰＤＰ20のパネル容量Cpと同時に共振する。その共振がパネル容量Cpの両端電圧Vpの極性をほとんど電力消費なしで反転させる。すなわち、ＰＤＰ20のパネル容量Cpの充放電に起因する無効電力が低減する。
本発明の実施形態５によるＰＤＰ駆動装置では図8に示される通り、第一の放電維持パルス発生部1Aがハーフブリッジ型のインバータ部1A1と1A2とを含み、第二の放電維持パルス発生部1Bがハーフブリッジ型のインバータ部1B1と1B2とを含む。それぞれのインバータ部の縦続接続1A1と1A2及び1B1と1B2とでは四つのコンデンサC1〜C4が直列に接続され、それぞれのコンデンサの両端電圧がいずれも実質的にVs／4に等しく維持される。従って、トランス2Aと2Bとのそれぞれに印加される一次パルス電圧VFA1とVFA2、及びVFB1とVFB2との実効値がいずれも小さい。それらの実効値は例えば、従来の放電維持パルス発生部のようなフルブリッジ型インバータによる一次パルス電圧の実効値の、実質的に1／4倍に等しい。こうして、トランス2Aと2Bとでは一次電圧の実効値が小さいので、鉄損が低減する。更に、放電維持パルス発生部1Aと1Bとの回路素子の耐圧が小さくても良い。それ故、本発明の実施形態５による放電維持パルス発生部1Aと1B、及びトランス2Aと2Bは小型化が容易である。
本発明の実施形態５では、ＰＤＰ20の駆動電力が二つの駆動部10Aと10Bとの両方を通し供給される。特に、二つのトランス2Aと2Bとのそれぞれの二次電圧は、本発明の実施形態４によるトランス2の二次電圧の半分で良い。更に、駆動部10Aと10Bとのそれぞれを流れる電流は、本発明の実施形態１によるＰＤＰ駆動装置10を流れる電流の半分と実質的に等しい。その結果、駆動部10Aと10Bとのそれぞれでの消費電力は本発明の実施形態４によるＰＤＰ駆動装置10での消費電力の1／4と実質的に等しい。すなわち、本発明の実施形態５によるＰＤＰ駆動装置は実施形態４によるＰＤＰ駆動装置10より消費電力が少ない。
本発明の実施形態５による放電維持パルス発生部1Aと1Bとはそれぞれ、二つのハーフブリッジ型インバータ部の縦続接続（1A1と1A2、1B1と1B2）を含む。その他に、放電維持パルス発生部1Aと1Bとがそれぞれ、同様な構成のハーフブリッジ型インバータ部を三つ以上、縦続接続させた構成を有し、かつトランス2Aと2Bとがそれぞれ、一次巻線を三つ以上、含んでも良い。そのとき、トランス2Aと2Bとでは、それぞれの一次巻線に対し印加される一次電圧が更に低減するので、鉄損が更に低減する。その上、放電維持パルス発生部1Aと1Bとの回路素子の耐圧が更に低減する。
本発明の実施形態５による電力回収部3A1、3A2、3B1、及び3B2のそれぞれでは図8に示される通り、第五のスイッチ素子Q5、第六のスイッチ素子Q6、第一のダイオードD1、及び第二のダイオードD2が双方向スイッチを構成する。双方向スイッチはその構成に限らず、インダクタLを流れる共振電流ILを反転させ得るものであれば良い。例えば、第一のダイオードD1と第二のダイオードD2とがそれぞれスイッチ素子に置換されても良い。制御部31はそのとき、それらのスイッチ素子のオンオフのタイミングを、第一のダイオードD1と第二のダイオードD2とのオンオフのタイミングと一致するように制御すれば良い。
《実施形態６》
本発明の実施形態６によるプラズマディスプレイの構成は、放電維持パルス発生部1Aと1Bとの回路構成を除き、実施形態３によるプラズマディスプレイの構成と同様である。従って、それら同様な構成要素については図5を参照し、かつそれらの詳細は実施形態３での説明を援用する。
図9は、第一の駆動部10A、第二の駆動部10B、及びＰＤＰ20の等価回路図である。第一の放電維持パルス発生部1Aと第二の放電維持パルス発生部1Bとはいずれも、実施形態４による放電維持パルス発生部1と共通の回路構成を持つ（図7参照)。第一の放電維持パルス発生部1Aと第二の放電維持パルス発生部1Bとは特に、互いに対応する回路素子の特性が実質的に等しい。図9では図7に示される回路要素と同様な回路要素に対し図7と同じ符号を付す。更に、それら同様な回路要素の詳細については実施形態４での説明を援用する。
第一のトランス2Aの二次巻線2A3と第二のトランス2Cの二次巻線2C3とは例えば、図9に示されるように同じ極性で接続される。そのとき制御部31（図5参照）は、第一の放電維持パルス発生部1Aのスイッチング動作と第二の放電維持パルス発生部1Bのスイッチング動作とを実質的に同位相に維持する。すなわち、二つの放電維持パルス発生部1Aと1Bとの間で対応するスイッチ素子（例えば、第一の放電維持パルス発生部1Aの第一のスイッチ素子Q1と第二の放電維持パルス発生部1Bの第一のスイッチ素子Q1）のオンオフを一致させる。
第一のトランス2Aの二次巻線2A3と第二のトランス2Cの二次巻線2C3とは図9に示される例とは別に、極性を逆にして接続されても良い。そのとき制御部31は、第一の放電維持パルス発生部1Aのスイッチング動作と第二の放電維持パルス発生部1Bのスイッチング動作とを実質的に逆位相に維持する。
図9では走査電極Yが接地される。その他に、維持電極Xが接地されても良い。
二つの放電維持パルス発生部1Aと1Bとのスイッチング動作はいずれも、実施形態４による放電維持パルス発生部1のスイッチング動作と共通である。更に、両方のスイッチング動作が同位相（又は逆位相）に維持される。従って、放電維持パルス電圧VpがＰＤＰ20に対し印加されるとき、電力回収部3A1、3A2、3B1、及び3B2のインダクタLがＰＤＰ20のパネル容量Cpと同時に共振する。その共振がパネル容量Cpの両端電圧Vpの極性をほとんど電力消費なしで反転させる。それにより、ＰＤＰ20のパネル容量Cpの充放電に起因する無効電力が低減する。
本発明の実施形態６によるＰＤＰ駆動装置では図9に示される通り、第一の放電維持パルス発生部1Aがハーフブリッジ型のインバータ部1A1と1A2とを含み、第二の放電維持パルス発生部1Bがハーフブリッジ型のインバータ部1B1と1B2とを含む。それぞれのインバータ部の縦続接続1A1と1A2及び1B1と1B2とでは四つのコンデンサC1〜C4が直列に接続され、それぞれのコンデンサの両端電圧がいずれも実質的にVs／4に等しく維持される。従って、トランス2Aと2Bとのそれぞれに印加される一次パルス電圧VFA1とVFA2、及びVFC1とVFC2との実効値がいずれも小さい。それらの実効値は例えば、従来の放電維持パルス発生部のようなフルブリッジ型インバータによる一次パルス電圧の実効値の、実質的に1／4倍に等しい。こうして、トランス2Aと2Cとでは一次電圧の実効値が小さいので、鉄損が低減する。更に、放電維持パルス発生部1Aと1Bとの回路素子の耐圧が小さくても良い。それ故、本発明の実施形態６による放電維持パルス発生部1Aと1B、及びトランス2Aと2Cは小型化が容易である。
ＰＤＰ20に対し放電維持パルス電圧Vpが印加されるとき、二つのトランス2Aと2Cとのそれぞれの二次電圧は、実施形態４によるトランス2の二次電圧と実質的に等しい。一方、放電維持パルス発生部1Aと1Bとのそれぞれを流れる電流は実質上、実施形態４による放電維持パルス発生部1を流れる電流の半分で良い。従って、放電維持パルス発生部1Aと1Bとのそれぞれの回路素子は実施形態４による放電維持パルス発生部1の回路素子より電流容量が小さくても良い。その結果、ＰＤＰ駆動装置10Aと10Bとは実施形態４によるＰＤＰ駆動装置10より小型化が容易である。
本発明の実施形態６による放電維持パルス発生部1Aと1Bとはそれぞれ、二つのハーフブリッジ型インバータ部の縦続接続（1A1と1A2、1B1と1B2）を含む。その他に、放電維持パルス発生部1Aと1Bとがそれぞれ、同様な構成のハーフブリッジ型インバータ部を三つ以上、縦続接続させた構成を有し、かつトランス2Aと2Cとがそれぞれ、一次巻線を三つ以上、含んでも良い。そのとき、トランス2Aと2Cとでは、それぞれの一次巻線に対し印加される一次電圧が更に低減するので、鉄損が更に低減する。その上、放電維持パルス発生部1Aと1Bとの回路素子の耐圧が更に低減する。
本発明の実施形態６による電力回収部3A1、3A2、3B1、及び3B2のそれぞれでは図8に示される通り、第五のスイッチ素子Q5、第六のスイッチ素子Q6、第一のダイオードD1、及び第二のダイオードD2が双方向スイッチを構成する。双方向スイッチはその構成に限らず、インダクタLを流れる共振電流ILを反転させ得るものであれば良い。例えば、第一のダイオードD1と第二のダイオードD2とがそれぞれスイッチ素子に置換されても良い。制御部31はそのとき、それらのスイッチ素子のオンオフのタイミングを、第一のダイオードD1と第二のダイオードD2とのオンオフのタイミングと一致するように制御すれば良い。
本発明の実施形態６では二つの放電維持パルス発生部1Aと1Bとがそれぞれ二つの電力回収部3A1と3A2、及び3B1と3B2を含む。その他に、いずれか一方の放電維持パルス発生部が電力回収部を含まなくても良い。制御部31は上記と同様なオンオフ制御により、本発明の実施形態６によるＰＤＰ駆動装置と同様な効果を発揮する。
《実施形態７》
図10は、本発明の実施形態７によるプラズマディスプレイの構成を示すブロック図である。本発明の実施形態７によるプラズマディスプレイの構成は、トランス2の二次側に電力回収部3を含む点を除き、本発明の実施形態１によるプラズマディスプレイの構成と同様である。従って、図10では図1に示される構成要素と同様な構成要素に対し図1と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態１での説明を援用する。
トランス2の二次巻線23の一端は電力回収部3を通しＰＤＰ20の維持電極X1、X2、X3、…へ接続され、他端は電力回収部3を通し接地される。その他に、トランス2の二次巻線23の一端がＰＤＰ20の走査電極Y1、Y2、Y3、…へ電力回収部3を通し接続され、他端が電力回収部3を通し接地されても良い。その接地導体として、例えばＰＤＰ20のフレーム（図示せず）が利用される。図10では図1と同様、ＰＤＰ20のフレームを接地導体とする接地端子がトランス2の一次側の回路部分の接地端子とは別の記号で示される。
上記とは更に別に、維持電極X1、X2、X3、…と走査電極Y1、Y2、Y3、…とが共に、接地導体（例えばＰＤＰ20のフレーム）を通さずに直接、トランス2の二次巻線23と接続されても良い。
電力回収部3はインダクタとスイッチ素子とを含む。制御部30は、放電維持パルス発生部1、電力回収部3、走査パルス発生部（図示せず)、信号パルス発生部（図示せず)、及び初期化部（図示せず）のそれぞれの内部に設けられたスイッチ素子に対しオンオフ制御を行う。それにより、一次パルス電圧VF1とVF2、走査パルス電圧、信号パルス電圧、及び初期化電圧をそれぞれ所定の波形及びタイミングで発生させる。
図11は本発明の実施形態７によるＰＤＰ駆動装置10及びＰＤＰ20の等価回路図である。本発明の実施形態７によるＰＤＰ駆動装置10は、トランス2の二次側に電力回収部3を含む点で、本発明の実施形態１によるＰＤＰ駆動装置10とは異なる（図2参照)。図11では図2に示される構成要素と同様な構成要素に対し図2と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態１での説明を援用する。
電力回収部3は、第五のスイッチ素子Q5、第六のスイッチ素子Q6、第一のダイオードD1、第二のダイオードD2、及びインダクタLを含む。第五のスイッチ素子Q5、インダクタL、及び第六のスイッチ素子Q6は、トランス2の二次巻線23の両端間に直列に接続される。二つのスイッチ素子Q5とQ6とは好ましくはＭＯＳＦＥＴである。その他に、ＩＧＢＴ又はバイポーラトランジスタであっても良い。第一のダイオードD1は第五のスイッチ素子Q5と並列に接続される。第二のダイオードD2は第六のスイッチ素子Q6と並列に接続される。ここで、第一のダイオードD1と第二のダイオードD2とのそれぞれのアノードはインダクタL側に接続される。その他に、第一のダイオードD1と第二のダイオードD2とのそれぞれのカソードがインダクタL側に接続されても良い。その場合、第五のスイッチ素子Q5と第六のスイッチ素子Q6との配置は図11に示される配置とは逆である。第一のダイオードD1と第二のダイオードD2とはそれぞれ、第五のスイッチ素子Q5と第六のスイッチ素子Q6とのボディダイオードであっても良い。
制御部30（図10参照）は、放電維持パルス発生部1のスイッチ素子Q1〜Q4、及び、電力回収部3のスイッチ素子Q5とQ6、に対するオンオフ制御により、放電維持パルス電圧Vpの極性を次のように正から負へ変える。
パネル容量Cpの両端電圧Vpが正のピーク値に維持される状態では、例えば第二のスイッチ素子Q2と第四のスイッチ素子Q4とがオン状態を維持し、他のスイッチ素子Q1、Q3、Q5、Q6がオフ状態を維持する。その状態で放電維持パルス電圧のパルス幅に相当する所定時間が経過するとき、制御部30は、第二のスイッチ素子Q2と第四のスイッチ素子Q4とをオフさせ、第五のスイッチ素子Q5をオンさせる。そのとき、第二のスイッチ素子Q2と第四のスイッチ素子Q4とでは電流が実質的に零に等しいのでスイッチング損失が生じない。そのスイッチングによりインダクタLがパネル容量Cpと共振し、共振電流ILが、第五のスイッチ素子Q5、インダクタL、及び第二のダイオードD2を流れる。ここで、インダクタLのインダクタンスはトランス2の励磁インダクタンスより十分に大きいので、トランス2の二次巻線23には共振電流が実質上流れない。更に、パネル容量Cpの両端電圧Vpが降下する。
パネル容量Cpの両端電圧Vpが負のピークに達するとき、制御部30は、第五のスイッチ素子Q5をオフさせ、第一のスイッチ素子Q1と第三のスイッチ素子Q3とをオンさせる。そのとき、第五のスイッチ素子Q5では共振電流ILが実質的に零まで減衰しているのでスイッチング損失が生じない。一方、第一のスイッチ素子Q1と第三のスイッチ素子Q3とでは両端電圧が実質的に零に等しいのでスイッチング損失が生じない。そのスイッチングによりパネル容量Cpの両端電圧Vpが負のピーク値に固定される。
放電維持パルス電圧のパルス幅に相当する所定時間が経過するとき、制御部30は更に、放電維持パルス電圧Vpの極性を次のように負から正へ変える。
制御部30は、第一のスイッチ素子Q1と第三のスイッチ素子Q3とをオフさせ、第六のスイッチ素子Q6をオンさせる。そのとき、第一のスイッチ素子Q1と第三のスイッチ素子Q3とでは電流が実質的に零に等しいのでスイッチング損失が生じない。そのスイッチングによりインダクタLがパネル容量Cpと共振し、共振電流ILが、第六のスイッチ素子Q6、インダクタL、及び第一のダイオードD1を流れる。ここで、トランス2には電流が流れない。更に、パネル容量Cpの両端電圧Vpが上昇する。
パネル容量Cpの両端電圧Vpが正のピークに達するとき、制御部30は、第六のスイッチ素子Q6をオフさせ、第二のスイッチ素子Q2と第四のスイッチ素子Q4とをオンさせる。そのとき、第六のスイッチ素子Q6では共振電流ILが実質的に零まで減衰しているのでスイッチング損失が生じない。一方、第二のスイッチ素子Q2と第四のスイッチ素子Q4とでは両端電圧が実質的に零に等しいのでスイッチング損失が生じない。そのスイッチングによりパネル容量Cpの両端電圧Vpが正のピーク値に固定される。
放電維持パルス電圧Vpの極性が反転するとき、電力回収部3のインダクタLがＰＤＰ20のパネル容量Cpと上記のように共振する。その共振がパネル容量Cpの両端電圧Vpの極性をほとんど電力消費なしで反転させる。すなわち、その共振期間中、放電維持パルス発生部1の回路素子、ＰＤＰ20の維持電極と走査電極、及びリード線のそれぞれの抵抗（図示せず）により消費される電力が抑えられる。こうして、ＰＤＰ20のパネル容量Cpの充放電に起因する無効電力が低減する。
本発明の実施形態７による放電維持パルス発生部1は図11に示される通り、ハーフブリッジ型のインバータ部11と12とを含む。それらのコンデンサC1〜C4は直列に接続され、それぞれの両端電圧はいずれも実質的にVs／4に等しく維持される。従って、トランス2の一次巻線21と22とのそれぞれに印加される一次パルス電圧VF1とVF2との実効値が小さい。その実効値は例えば、従来の放電維持パルス発生部のようなフルブリッジ型インバータによる一次パルス電圧の実効値の、実質的に1／4倍に等しい。こうして、トランス2では一次電圧の実効値が小さいので、鉄損が低減する。更に、放電維持パルス発生部1の回路素子の耐圧が小さくても良い。それ故、本発明の実施形態７による放電維持パルス発生部1とトランス2とは小型化が容易である。
本発明の実施形態７によるＰＤＰ駆動装置10では上記の通り、放電維持パルス電圧Vpの立ち上がり期間中及び立ち下がり期間中、電力回収部3のインダクタLとパネル容量Cpとが共振する。その共振電流はトランス2の二次巻線23には実質上流れない。従って、その共振期間ではトランス2の銅損が生じない。その結果、本発明の実施形態７によるＰＤＰ駆動装置10の消費電力が低減する。更にトランス2を流れる電流の実効値が低減するので、放電維持パルス発生部1の回路素子とトランス2との電流容量が小さくても良い。それ故、本発明の実施形態７によるＰＤＰ駆動装置10は小型化が容易である。その上、トランス2の小型化によりその鉄損が低減する。こうして、本発明の実施形態７によるＰＤＰ駆動装置10の消費電力が更に低減する。それに加え、電力回収部3のスイッチ素子Q5とQ6との耐圧がいずれも低減する。
本発明の実施形態７による放電維持パルス発生部1は、二つのハーフブリッジ型インバータ部11と12との縦続接続を含む。その他に、放電維持パルス発生部1が、同様な構成のハーフブリッジ型インバータ部を三つ以上、縦続接続させた構成を有し、かつ、トランス2が一次巻線を三つ以上、含んでも良い。そのとき、トランス2では、それぞれの一次巻線に対し印加される一次電圧が更に低減するので、鉄損が更に低減する。その上、放電維持パルス発生部1の回路素子の耐圧が更に低減する。
本発明の実施形態７による電力回収部3では図11に示される通り、第五のスイッチ素子Q5、第六のスイッチ素子Q6、第一のダイオードD1、及び第二のダイオードD2が双方向スイッチを構成する。双方向スイッチはその構成に限らず、インダクタLを流れる共振電流ILを反転させ得るものであれば良い。例えば、第一のダイオードD1と第二のダイオードD2とがそれぞれスイッチ素子に置換されても良い。制御部30はそのとき、それらのスイッチ素子のオンオフのタイミングを、第一のダイオードD1と第二のダイオードD2とのオンオフのタイミングと一致するように制御すれば良い。
《実施形態８》
図12は、本発明の実施形態８によるプラズマディスプレイの構成を示すブロック図である。本発明の実施形態８によるプラズマディスプレイの構成は、トランス2Aと2Bとのそれぞれの二次側に電力回収部3Aと3Bとを含む点を除き、本発明の実施形態２によるプラズマディスプレイの構成と同様である。従って、図12では図3に示される構成要素と同様な構成要素に対し図3と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態２での説明を援用する。
第一のトランス2Aの二次巻線2A3の一端は第一の電力回収部3Aを通し、ＰＤＰ20の維持電極X1、X2、X3、…に接続され、他端は第一の電力回収部3Aを通し、接地される。その接地導体としては例えばＰＤＰ20のフレーム（図示せず）が利用される。図12では、ＰＤＰ20のフレームを接地導体とする接地端子が、トランス2Aの一次側の回路部分の接地端子とは別の記号で示される。
第二のトランス2Bの二次巻線2B3の一端は第二の電力回収部3Bを通し、ＰＤＰ20の走査電極Y1、Y2、Y3、…に接続される。第二のトランス2Bの二次巻線2B3の他端は第二の電力回収部3Bを通し、接地される。その接地導体としては第一のトランス2Aの二次巻線2A3が接続される接地導体、例えばＰＤＰ20のフレーム（図示せず）が利用される。それにより第二のトランス2Bの二次巻線2B3は第一のトランス2Aの二次巻線2A3と、ＰＤＰ20のフレームを通して接続される。第二のトランス2Bの二次巻線2B3はその他に、第一のトランス2Aの二次巻線2A3と直接、すなわちＰＤＰ20のフレームを通さずに接続されても良い。
第一の電力回収部3Aと第二の電力回収部3Bとはそれぞれ、インダクタとスイッチ素子とを含む。制御部31は、放電維持パルス発生部1Aと1B、電力回収部3Aと3B、走査パルス発生部（図示せず)、信号パルス発生部（図示せず)、及び初期化部（図示せず）のそれぞれの内部に設けられたスイッチ素子に対しオンオフ制御を行う。それにより、一次パルス電圧VFA1、VFA2、VFB1、及びVFB2、走査パルス電圧、信号パルス電圧、並びに初期化電圧をそれぞれ所定の波形及びタイミングで発生させる。制御部31は特に、第一の放電維持パルス発生部1Aから送出される一次パルス電圧VFA1とVFA2、及び第二の放電維持パルス発生部1Bから送出される一次パルス電圧VFB1とVFB2を同期させる。
図13は、第一の駆動部10A、第二の駆動部10B、及びＰＤＰ20の等価回路図である。第一の駆動部10Aと第二の駆動部10Bとはいずれも、本発明の実施形態７によるＰＤＰ駆動装置10と共通の回路構成を持つ（図11参照)。第一の駆動部10Aと第二の駆動部10Bとは特に、互いに対応する回路素子の特性が実質的に等しい。図13では図11に示される回路要素と同様な回路要素に対し図11と同じ符号を付す。更に、それら同様な回路要素の詳細については実施形態７での説明を援用する。
第一のトランス2Aの二次巻線2A3と第二のトランス2Bの二次巻線2B3とは例えば、図13に示されるように極性を逆にして接続される。そのとき、第一の電力回収部3Aと第二の電力回収部3Bとは逆向きに接続される。すなわち、第一の電力回収部3Aでは、第五のスイッチ素子Q5がＰＤＰ20の維持電極Xに接続され、第六のスイッチ素子Q6が接地される。一方、第二の電力回収部3Bでは、第五のスイッチ素子Q5が接地され、第六のスイッチ素子Q6がＰＤＰ20の走査電極Yに接続される。
制御部31は、第一の駆動部10Aのスイッチング動作と第二の駆動部10Bのスイッチング動作とを実質的に同位相に維持する。すなわち、二つの放電維持パルス発生部1Aと1Bとの間で対応するスイッチ素子（例えば第一の放電維持パルス発生部1Aの第一のスイッチ素子Q1と第二の放電維持パルス発生部1Bの第一のスイッチ素子Q1）のオンオフを一致させる。更に、二つの電力回収部3Aと3Bとの間で対応するスイッチ素子（例えば第一の電力回収部3Aの第五のスイッチ素子Q5と第二の電力回収部3Bの第五のスイッチ素子Q5）のオンオフを一致させる。
第一のトランス2Aの二次巻線2A3と第二のトランス2Bの二次巻線2B3とは図13に示される例とは別に、同じ極性で接続されても良い。そのとき、第一の電力回収部3Aと第二の電力回収部3Bとは同じ向きに接続される。すなわち、第一の電力回収部3Aでは、第五のスイッチ素子Q5がＰＤＰ20の維持電極Xに接続され、第六のスイッチ素子Q6が接地される。一方、第二の電力回収部3Bでは、第五のスイッチ素子Q5がＰＤＰ20の走査電極Yに接続され、第六のスイッチ素子Q6が接地される。更に、制御部31は、第一の駆動部10Aのスイッチング動作と第二の駆動部10Bのスイッチング動作とを実質的に逆位相に維持する。
二つの駆動部10Aと10Bとのスイッチング動作はそれぞれ、本発明の実施形態７によるＰＤＰ駆動装置10のスイッチング動作と共通である。更に、両方のスイッチング動作が同位相（又は逆位相）に維持される。従って、放電維持パルス電圧がＰＤＰ20に対し印加されるとき、二つの電力回収部3Aと3BとのインダクタLがＰＤＰ20のパネル容量Cpと同時に共振する。その共振がパネル容量Cpの両端電圧Vpの極性をほとんど電力消費なしで反転させる。すなわち、ＰＤＰ20のパネル容量Cpの充放電に起因する無効電力が低減する。
本発明の実施形態８によるＰＤＰ駆動装置では図13に示される通り、第一の放電維持パルス発生部1Aがハーフブリッジ型のインバータ部1A1と1A2とを含み、第二の放電維持パルス発生部1Bがハーフブリッジ型のインバータ部1B1と1B2とを含む。それぞれのインバータ部の縦続接続1A1と1A2及び1B1と1B2とでは四つのコンデンサC1〜C4が直列に接続され、それぞれのコンデンサの両端電圧がいずれも実質的にVs／4に等しく維持される。従って、トランス2Aと2Bとのそれぞれに印加される一次パルス電圧VFA1とVFA2、及びVFB1とVFB2との実効値がいずれも小さい。それらの実効値は例えば、従来の放電維持パルス発生部のようなフルブリッジ型インバータによる一次パルス電圧の実効値の、実質的に1／4倍に等しい。こうして、トランス2Aと2Bとでは一次電圧の実効値が小さいので、鉄損が低減する。更に、放電維持パルス発生部1Aと1Bとの回路素子の耐圧が小さくても良い。それ故、本発明の実施形態８による放電維持パルス発生部1Aと1B、及びトランス2Aと2Bは小型化が容易である。
電力回収部3Aと3BとのそれぞれのインダクタLとパネル容量Cpとが共振するとき、その共振電流は第一のトランス2Aの二次巻線2A3と第二のトランス2Bの二次巻線2B3とのいずれにも実質上流れない。従って、その共振期間ではトランス2Aと2Bとのいずれでも、銅損が生じない。その結果、本発明の実施形態８によるＰＤＰ駆動装置全体の消費電力が低減する。更に、トランス2Aと2Bとのそれぞれを流れる電流の実効値が低減するので、放電維持パルス発生部1Aと1Bとの回路素子及びトランス2Aと2Bの電流容量が小さくても良い。それ故、本発明の実施形態８によるＰＤＰ駆動装置は小型化が容易である。その上、トランス2Aと2Bとの小型化によりそれらの鉄損が低減する。こうして、本発明の実施形態８によるＰＤＰ駆動装置の消費電力が更に低減する。それに加え、電力回収部3Aと3Bとのそれぞれのスイッチ素子Q5とQ6との耐圧がいずれも低減する。
本発明の実施形態８では、ＰＤＰ20の駆動電力が二つの駆動部10Aと10Bとの両方を通し供給される。特に、二つのトランス2Aと2Bとのそれぞれの二次電圧は、本発明の実施形態７によるトランス2の二次電圧の半分で良い。更に、駆動部10Aと10Bとのそれぞれを流れる電流は、本発明の実施形態７によるＰＤＰ駆動装置10を流れる電流の半分と実質的に等しい。その結果、駆動部10Aと10Bとのそれぞれでの消費電力は本発明の実施形態７によるＰＤＰ駆動装置10での消費電力の1／4と実質的に等しい。すなわち、本発明の実施形態８によるＰＤＰ駆動装置は実施形態７によるＰＤＰ駆動装置10より消費電力が少ない。
本発明の実施形態８による放電維持パルス発生部1Aと1Bとはそれぞれ、二つのハーフブリッジ型インバータ部の縦続接続（1A1と1A2、1B1と1B2）を含む。その他に、放電維持パルス発生部1Aと1Bとがそれぞれ、同様な構成のハーフブリッジ型インバータ部を三つ以上、縦続接続させた構成を有し、かつトランス2Aと2Bとがそれぞれ、一次巻線を三つ以上、含んでも良い。そのとき、トランス2Aと2Bとでは、それぞれの一次巻線に対し印加される一次電圧が更に低減するので、鉄損が更に低減する。その上、放電維持パルス発生部1Aと1Bとの回路素子の耐圧が更に低減する。
本発明の実施形態８による電力回収部3Aと3Bとのそれぞれでは図13に示される通り、第五のスイッチ素子Q5、第六のスイッチ素子Q6、第一のダイオードD1、及び第二のダイオードD2が双方向スイッチを構成する。双方向スイッチはその構成に限らず、インダクタLを流れる共振電流ILを反転させ得るものであれば良い。例えば、第一のダイオードD1と第二のダイオードD2とがそれぞれスイッチ素子に置換されても良い。制御部31はそのとき、それらのスイッチ素子のオンオフのタイミングを、第一のダイオードD1と第二のダイオードD2とのオンオフのタイミングと一致するように制御すれば良い。
《実施形態９》
図14は、本発明の実施形態９によるプラズマディスプレイの構成を示すブロック図である。本発明の実施形態９によるプラズマディスプレイの構成は、トランス2Aと2Cとのそれぞれの二次側に電力回収部3Aと3Cとを含む点を除き、本発明の実施形態３によるプラズマディスプレイの構成と同様である。従って、図14では図5に示される構成要素と同様な構成要素に対し図5と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態３での説明を援用する。
第一のトランス2Aの二次巻線2A3の一端と第二のトランス2Cの二次巻線2C3の一端とはそれぞれ電力回収部3Aと3Cとを通し、ＰＤＰ20の同じ電極、例えば維持電極X1、X2、X3、…に接続され、他端はそれぞれ電力回収部3Aと3Cとを通し、接地される。それらの接地導体としては共通の接地導体、例えばＰＤＰ20のフレーム（図示せず）が利用される。更に、ＰＤＰ20の走査電極Y1、Y2、Y3、…はその接地導体に接続される。その他に、二つのトランス2Aと2Cとの二次巻線2A3と2C3との一端がそれぞれ電力回収部3Aと3Cとを通しＰＤＰ20の走査電極Y1、Y2、Y3、…に接続され、他端がそれぞれ電力回収部3Aと3Cとを通し接地され、更に、ＰＤＰ20の維持電極X1、X2、X3、…が接地されても良い。こうして、第一のトランス2Aの二次巻線2A3、第二のトランス2Cの二次巻線2C3、及び走査電極Y1、Y2、…（又は維持電極X1、X2、…）はＰＤＰ20のフレームを通して接続される。その他に、第一のトランス2Aの二次巻線2A3と第二のトランス2Cの二次巻線2C3とが維持電極X1、X2、X3、…と走査電極Y1、Y2、…との間に、接地導体（例えばＰＤＰ20のフレーム）を通さずに直接、並列に接続されても良い。
第一の電力回収部3Aと第二の電力回収部3Cとはそれぞれ、インダクタとスイッチ素子とを含む。制御部31は、放電維持パルス発生部1Aと1B、電力回収部3Aと3C、走査パルス発生部（図示せず)、信号パルス発生部（図示せず)、及び初期化部（図示せず）のそれぞれの内部に設けられたスイッチ素子に対しオンオフ制御を行う。それにより、一次パルス電圧VFA1、VFA2、VFC1、及びVFC2、走査パルス電圧、信号パルス電圧、並びに初期化電圧をそれぞれ所定の波形及びタイミングで発生させる。制御部31は特に、第一の放電維持パルス発生部1Aから送出される一次パルス電圧VFA1とVFA2、及び第二の放電維持パルス発生部1Bから送出される一次パルス電圧VFC1とVFC2を同期させる。
図15は、第一の駆動部10A、第二の駆動部10B、及びＰＤＰ20の等価回路図である。第一の駆動部10Aと第二の駆動部10Bとはいずれも、本発明の実施形態７によるＰＤＰ駆動装置10と共通の回路構成を持つ（図11参照)。第一の駆動部10Aと第二の駆動部10Bとは特に、互いに対応する回路素子の特性が実質的に等しい。図15では図11に示される回路要素と同様な回路要素に対し図11と同じ符号を付す。更に、それら同様な回路要素の詳細については実施形態７での説明を援用する。
第一のトランス2Aの二次巻線2A3と第二のトランス2Cの二次巻線2C3とは例えば、図15に示されるように同じ極性で接続される。そのとき、第一の電力回収部3Aと第二の電力回収部3Bとは同じ向きに接続される。すなわち、第一の電力回収部3Aでは、第五のスイッチ素子Q5がＰＤＰ20の維持電極Xに接続され、第六のスイッチ素子Q6が接地される。一方、第二の電力回収部3Bでは、第五のスイッチ素子Q5がＰＤＰ20の走査電極Yに接続され、第六のスイッチ素子Q6が接地される。
制御部31は、第一の駆動部10Aのスイッチング動作と第二の駆動部10Bのスイッチング動作とを実質的に同位相に維持する。すなわち、二つの放電維持パルス発生部1Aと1Bとの間で対応するスイッチ素子（例えば第一の放電維持パルス発生部1Aの第一のスイッチ素子Q1と第二の放電維持パルス発生部1Bの第一のスイッチ素子Q1）のオンオフを一致させる。更に、二つの電力回収部3Aと3Cとの間で対応するスイッチ素子（例えば第一の電力回収部3Aの第五のスイッチ素子Q5と第二の電力回収部3Cの第五のスイッチ素子Q5）のオンオフを一致させる。
第一のトランス2Aの二次巻線2A3と第二のトランス2Cの二次巻線2C3とは図15に示される例とは別に、極性を逆にして接続されても良い。そのとき、第一の電力回収部3Aと第二の電力回収部3Cとは逆向きに接続される。すなわち、第一の電力回収部3Aでは、第五のスイッチ素子Q5がＰＤＰ20の維持電極Xに接続され、第六のスイッチ素子Q6が接地される。一方、第二の電力回収部3Cでは、第五のスイッチ素子Q5が接地され、第六のスイッチ素子Q6がＰＤＰ20の走査電極Yに接続される。更に、制御部31は、第一の駆動部10Aのスイッチング動作と第二の駆動部10Bのスイッチング動作とを実質的に逆位相に維持する。
図15では走査電極Yが接地される。その他に、維持電極Xが接地されても良い。
二つの駆動部10Aと10Bとのスイッチング動作はそれぞれ、本発明の実施形態７によるＰＤＰ駆動装置10のスイッチング動作と共通である。更に、両方のスイッチング動作が同位相（又は逆位相）に維持される。従って、放電維持パルス電圧VpがＰＤＰ20に対し印加されるとき、電力回収部3Aと3CとのインダクタLがＰＤＰ20のパネル容量Cpと同時に共振する。その共振がパネル容量Cpの両端電圧Vpの極性をほとんど電力消費なしで反転させる。それにより、ＰＤＰ20のパネル容量Cpの充放電に起因する無効電力が低減する。
本発明の実施形態９によるＰＤＰ駆動装置では図15に示される通り、第一の放電維持パルス発生部1Aがハーフブリッジ型のインバータ部1A1と1A2とを含み、第二の放電維持パルス発生部1Bがハーフブリッジ型のインバータ部1B1と1B2とを含む。それぞれのインバータ部の縦続接続1A1と1A2及び1B1と1B2とでは四つのコンデンサC1〜C4が直列に接続され、それぞれのコンデンサの両端電圧がいずれも実質的にVs／4に等しく維持される。従って、トランス2Aと2Cとのそれぞれに印加される一次パルス電圧VFA1とVFA2、及びVFC1とVFC2との実効値がいずれも小さい。それらの実効値は例えば、従来の放電維持パルス発生部のようなフルブリッジ型インバータによる一次パルス電圧の実効値の、実質的に1／4倍に等しい。こうして、トランス2Aと2Cとでは一次電圧の実効値が小さいので、鉄損が低減する。更に、放電維持パルス発生部1Aと1Bとの回路素子の耐圧が小さくても良い。それ故、本発明の実施形態９による放電維持パルス発生部1Aと1B、及びトランス2Aと2Cは小型化が容易である。
電力回収部3Aと3CとのそれぞれのインダクタLとパネル容量Cpとが共振するとき、その共振電流は第一のトランス2Aの二次巻線2A3と第二のトランス2Cの二次巻線2C3とのいずれにも実質上流れない。従って、その共振期間ではトランス2Aと2Cとのいずれでも、銅損が生じない。その結果、本発明の実施形態９によるＰＤＰ駆動装置全体の消費電力が低減する。更にトランス2Aと2Cとのそれぞれを流れる電流の実効値が低減するので、放電維持パルス発生部1Aと1Bとの回路素子及びトランス2Aと2Cとの電流容量が小さくても良い。それ故、本発明の実施形態９によるＰＤＰ駆動装置は小型化が容易である。その上、トランス2Aと2Cとの小型化によりそれらの鉄損が低減する。こうして、本発明の実施形態９によるＰＤＰ駆動装置の消費電力が更に低減する。それに加え、電力回収部3Aと3Cとのそれぞれのスイッチ素子Q5とQ6との耐圧がいずれも低減する。
ＰＤＰ20に対し放電維持パルス電圧Vpが印加されるとき、二つのトランス2Aと2Cとのそれぞれの二次電圧は本発明の実施形態７によるトランス2の二次電圧と実質的に等しい。一方、二つの駆動部10Aと10Bとのそれぞれを流れる電流は実質上、本発明の実施形態７によるＰＤＰ駆動装置10を流れる電流の半分で良い。従って、駆動部10Aと10Bとのそれぞれの回路素子は本発明の実施形態７によるＰＤＰ駆動装置10の回路素子より電流容量が小さくても良い。その結果、駆動部10Aと10Bとは本発明の実施形態７によるＰＤＰ駆動装置10より小型化が容易である。
本発明の実施形態９による放電維持パルス発生部1Aと1Bとはそれぞれ、二つのハーフブリッジ型インバータ部の縦続接続（1A1と1A2、1B1と1B2）を含む。その他に、放電維持パルス発生部1Aと1Bとがそれぞれ、同様な構成のハーフブリッジ型インバータ部を三つ以上、縦続接続させた構成を有し、かつトランス2Aと2Cとがそれぞれ、一次巻線を三つ以上、含んでも良い。そのとき、トランス2Aと2Cとでは、それぞれの一次巻線に対し印加される一次電圧が更に低減するので、鉄損が更に低減する。その上、放電維持パルス発生部1Aと1Bとの回路素子の耐圧が更に低減する。
本発明の実施形態９による電力回収部3Aと3Bとのそれぞれでは図15に示される通り、第五のスイッチ素子Q5、第六のスイッチ素子Q6、第一のダイオードD1、及び第二のダイオードD2が双方向スイッチを構成する。双方向スイッチはその構成に限らず、インダクタLを流れる共振電流ILを反転させ得るものであれば良い。例えば、第一のダイオードD1と第二のダイオードD2とがそれぞれスイッチ素子に置換されても良い。制御部31はそのとき、それらのスイッチ素子のオンオフのタイミングを、第一のダイオードD1と第二のダイオードD2とのオンオフのタイミングと一致するように制御すれば良い。
本発明の実施形態９によるＰＤＰ駆動装置は、相似な二つの電力回収部3Aと3Cとを有する。ＰＤＰ駆動装置はその他に、電力回収部を一つだけ有しても良い。その場合でも、電力回収部のインダクタとＰＤＰのパネル容量との共振期間中、共振電流が二つのトランス2Aと2Cとのいずれの二次巻線にも実質上流れない。従って、その共振期間ではトランス2Aと2Cとのいずれでも銅損が生じない。その結果、そのＰＤＰ駆動装置全体の消費電力が低減する。更に、トランス2Aと2Cとのそれぞれを流れる電流の実効値が低減するので、放電維持パルス発生部1Aと1Bとの回路素子、及びトランス2Aと2Cとの電流容量が小さくても良い。それ故、そのＰＤＰ駆動装置は小型化が容易である。その上、トランス2Aと2Cとの小型化によりそれらの鉄損が低減する。こうして、そのＰＤＰ駆動装置の消費電力が更に低減する。それに加え、電力回収部のスイッチ素子Q5とQ6との耐圧がいずれも低減する。
《実施形態１０》
図16は、本発明の実施形態１０によるプラズマディスプレイの構成を示すブロック図である。本発明の実施形態１０によるプラズマディスプレイの構成は電力回収部の構成を除き、本発明の実施形態７によるプラズマディスプレイの構成と同様である。従って、図16では図10に示される構成要素と同様な構成要素に対し図10と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態７での説明を援用する。
本発明の実施形態１０によるＰＤＰ駆動装置10は二つの電力回収部3aと3bとを有する。第一の電力回収部3aは、トランス2の二次巻線23の両端とＰＤＰ20の維持電極X1、X2、X3、…とに接続される。第二の電力回収部3bは、ＰＤＰ20の走査電極Y1、Y2、Y3、…に接続される。その他に、第一の電力回収部3aがトランス2の二次巻線23の両端と走査電極Y1、Y2、Y3、…とに接続され、第二の電力回収部3bが維持電極X1、X2、X3、…に接続されても良い。二つの電力回収部3aと3bとはそれぞれインダクタとスイッチ素子とを含む。
制御部32は、放電維持パルス発生部1、二つの電力回収部3aと3b、走査パルス発生部（図示せず)、信号パルス発生部（図示せず)、及び初期化部（図示せず）のそれぞれの内部に設けられたスイッチ素子に対しオンオフ制御を行う。それにより、一次パルス電圧VF1とVF2、走査パルス電圧、信号パルス電圧、及び初期化電圧をそれぞれ所定の波形及びタイミングで発生させる。
図17は、本発明の実施形態１０によるＰＤＰ駆動装置10とＰＤＰ20との等価回路図である。本発明の実施形態１０によるＰＤＰ駆動装置10では電力回収部の回路構成について、本発明の実施形態７によるＰＤＰ駆動装置10とは異なる（図11参照)。図17では図11に示される構成要素と同様な構成要素に対し図11と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態７での説明を援用する。
制御部32（図16参照）は、第二のスイッチ素子Q2と第四のスイッチ素子Q4との対、及び第一のスイッチ素子Q1と第三のスイッチ素子Q3との対、を交互に、かつ周期的にオンオフさせる。それにより、一定周期の交流電圧、すなわち一次パルス電圧VF1とVF2とがそれぞれ、トランス2の一次巻線21と22とに対し印加される。そのときトランス2の二次側では、放電維持パルス電圧VpがＰＤＰ20の維持電極Xと走査電極Yとに対し印加され、パネル容量Cpが充放電される。
第一の電力回収部3aは、コンデンサC、第五のスイッチ素子Q5、第六のスイッチ素子Q6、第七のスイッチ素子Q7、第一のダイオードD1、第二のダイオードD2、及びインダクタLを含む。コンデンサCの一端は接地され、他端は二つのスイッチ素子Q5とQ6とのそれぞれに接続される。ここで、コンデンサCの接地導体としては例えばＰＤＰ20のフレーム（図示せず）が利用される。図17ではＰＤＰ20のフレームを接地導体とする接地端子が放電維持パルス発生部1の接地端子とは別の記号で示される。コンデンサCの容量はＰＤＰ20のパネル容量Cpより十分に大きい。コンデンサCの両端電圧は放電維持パルス電圧Vpのピーク値Vpmの半分Vpm／2と実質的に等しく維持される。三つのスイッチ素子Q5、Q6、及びQ7は好ましくはＭＯＳＦＥＴである。その他に、ＩＧＢＴ又はバイポーラトランジスタであっても良い。第五のスイッチ素子Q5は第一のダイオードD1のアノードへ接続される。第一のダイオードD1のカソードは第二のダイオードD2のアノードへ接続される。第二のダイオードD2のカソードは第六のスイッチ素子Q6へ接続される。インダクタLの一端は第一のダイオードD1と第二のダイオードD2との接続点J7に接続され、他端はＰＤＰ20の維持電極Xに接続される。第七のスイッチ素子Q7は、インダクタLとＰＤＰ20の維持電極Xとの接続点J8と接地端子との間に接続される。ここで、その接地導体としてはコンデンサCの接地導体（例えばＰＤＰ20のフレーム）が利用される。
第二の電力回収部3bは第一の電力回収部3aと相似な回路構成を持つ。図17では、相似な構成要素に対し同じ符号を付す。更に、それら相似な構成要素の詳細は上記の説明を援用する。第二の電力回収部3bでは第一の電力回収部3aとは異なり、インダクタLの一端がＰＤＰ20の走査電極Yに接続される。第七のスイッチ素子Q7は、インダクタLとＰＤＰ20の走査電極Yとの接続点J9と接地端子との間に接続される。その接地導体としてはコンデンサCの接地導体（例えばＰＤＰ20のフレーム）が利用される。
図17では、第一の電力回収部3aのインダクタLと第七のスイッチ素子Q7との接続点J8がＰＤＰ20の維持電極Xに接続され、第二の電力回収部3bのインダクタLと第七のスイッチ素子Q7との接続点J9がＰＤＰ20の走査電極Yに接続される。逆に、第一の電力回収部3aのインダクタLと第七のスイッチ素子Q7との接続点J8が走査電極Yに接続され、第二の電力回収部3bのインダクタLと第七のスイッチ素子Q7との接続点J9が維持電極Xに接続されても良い。その他に、トランス2の二次巻線23が上記の接続点J8とJ9との間に接続されても良い。すなわちトランス2の二次巻線23は、電力回収部3aと3bとのいずれか一方の第七のスイッチ素子Q7を通し、接地される。
制御部32は、放電維持パルス発生部1のスイッチ素子Q1〜Q4、第一の電力回収部3aの第六のスイッチ素子Q6と第七のスイッチ素子Q7、及び第二の電力回収部3bの第五のスイッチ素子Q5と第七のスイッチ素子Q7に対するオンオフ制御により、放電維持パルス電圧Vpの極性を次のように正から負へ変える。
パネル容量Cpの両端電圧Vpが正のピーク値に維持される状態では、例えば第二のスイッチ素子Q2、第四のスイッチ素子Q4、及び第二の電力回収部3bの第七のスイッチ素子Q7がオン状態を維持し、他のスイッチ素子Q1、Q3、Q5、Q6、及び第一の電力回収部3aの第七のスイッチ素子Q7がオフ状態を維持する。ＰＤＰ20で放電が維持されるとき、放電電流を維持するための電力がＰＦＣコンバータ40から入力端子1Tを通し供給される。
その状態で放電維持パルス電圧のパルス幅に相当する所定時間が経過するとき、制御部32は第二のスイッチ素子Q2と第四のスイッチ素子Q4とをオフさせ、第一の電力回収部3aの第六のスイッチ素子Q6をオンさせる。そのとき、第二のスイッチ素子Q2と第四のスイッチ素子Q4とでは電流が実質的に零に等しいのでスイッチング損失が生じない。そのスイッチングにより、第一の電力回収部3aのインダクタLとパネル容量Cpとの直列回路が第一の電力回収部3aのコンデンサCから電圧Vpm／2を印加され、共振する。第一の電力回収部3aでは共振電流ILが、インダクタL、第二のダイオードD2、及び第六のスイッチ素子Q6を流れる。更に、パネル容量Cpの両端電圧Vpが降下する。
共振電流ILが実質的に零まで減衰するとき、第一の電力回収部3aでは第二のダイオードD2がオフする。それと共に、パネル容量Cpの両端電圧Vpが実質的に零まで降下する。制御部32はそのとき、第一の電力回収部3aの第六のスイッチ素子Q6をオフさせ、第一の電力回収部3aの第七のスイッチ素子Q7をオンさせる。ここで、第六のスイッチ素子Q6では共振電流ILが実質的に零まで減衰しているのでスイッチング損失が生じない。一方、第七のスイッチ素子Q7では両端電圧が実質的に零に等しいのでスイッチング損失が生じない。そのスイッチングによりパネル容量Cpの両端電圧が実質的に零と等しく固定される。
制御部32は続けて第二の電力回収部3bの第七のスイッチ素子Q7をオフさせ、第二の電力回収部3bの第五のスイッチ素子Q5をオンさせる。そのとき、第七のスイッチ素子Q7では電流が実質的に零に等しいのでスイッチング損失が生じない。そのスイッチングにより第二の電力回収部3bのインダクタLとパネル容量Cpとの直列回路が第二の電力回収部3bのコンデンサCから電圧Vpm／2を印加され、共振する。第二の電力回収部3bでは共振電流ILが、第五のスイッチ素子Q5、第一のダイオードD1、及びインダクタLを流れる。更にパネル容量Cpの両端電圧Vpが降下する。
共振電流ILが再び実質的に零まで減衰するとき、第二の電力回収部3bでは第一のダイオードD1がオフする。それと共に、パネル容量Cpの両端電圧Vpが負のピークに達する。制御部32はそのとき、第一の電力回収部3aの第七のスイッチ素子Q7と第二の電力回収部3bの第五のスイッチ素子Q5とをオフさせ、第一のスイッチ素子Q1、第三のスイッチ素子Q3、及び第二の電力回収部3bの第七のスイッチ素子Q7をオンさせる。ここで、第五のスイッチ素子Q5と第七のスイッチ素子Q7とでは共振電流ILが実質的に零まで減衰しているのでスイッチング損失が生じない。一方、第一のスイッチ素子Q1と第三のスイッチ素子Q3とでは両端電圧が実質的に零に等しいのでスイッチング損失が生じない。そのスイッチングによりパネル容量Cpの両端電圧Vpが負のピーク値に固定される。
制御部32は更に、放電維持パルス発生部1のスイッチ素子Q1〜Q4、第一の電力回収部3aの第五のスイッチ素子Q5と第七のスイッチ素子Q7、及び第二の電力回収部1cの第六のスイッチ素子Q6と第七のスイッチ素子Q7とに対し上記と同様なオンオフ制御を行い、それにより放電維持パルス電圧Vpの極性を負から正へ変える。
放電維持パルス電圧Vpの立ち上がり及び立ち下がりでは、電力回収部3aと3bとのそれぞれのインダクタLがＰＤＰ20のパネル容量Cpと、上記のように共振する。その共振が、パネル容量Cp及び電力回収部3aと3bとのそれぞれのコンデンサCの間で電力を効率良く交換させる。従って、その共振期間中、放電維持パルス発生部1の回路素子、ＰＤＰ20の維持電極と走査電極、及びリード線のそれぞれの抵抗（図示せず）により消費される電力が抑えられる。こうして、ＰＤＰ20のパネル容量Cpの充放電に起因する無効電力が低減する。
本発明の実施形態１０による放電維持パルス発生部1は図17に示される通り、ハーフブリッジ型のインバータ部11と12とを含む。それらのコンデンサC1〜C4は直列に接続され、それぞれの両端電圧はいずれも実質的にVs／4に等しく維持される。従って、トランス2の一次巻線21と22とのそれぞれに印加される一次パルス電圧VF1とVF2との実効値が小さい。その実効値は例えば、従来の放電維持パルス発生部のようなフルブリッジ型インバータによる一次パルス電圧の実効値の、実質的に1／4倍に等しい。こうして、トランス2では一次電圧の実効値が小さいので、鉄損が低減する。更に、放電維持パルス発生部1の回路素子の耐圧が小さくても良い。それ故、本発明の実施形態１０による放電維持パルス発生部1とトランス2とは小型化が容易である。
電力回収部3aと3bとのそれぞれのインダクタLがパネル容量Cpと共振するとき、その共振電流はトランス2の二次巻線23には実質上流れない。従って、その共振期間ではトランス2の銅損が生じない。その結果、本発明の実施形態１０によるＰＤＰ駆動装置全体の消費電力が低減する。更にトランス2を流れる電流の実効値が低減するので、放電維持パルス発生部1の回路素子とトランス2との電流容量が小さくても良い。それ故、本発明の実施形態１０によるＰＤＰ駆動装置は小型化が容易である。その上、トランス2の小型化によりその鉄損が低減する。こうして、本発明の実施形態１０によるＰＤＰ駆動装置の消費電力が更に低減する。それに加え、電力回収部3aと3bとのそれぞれのスイッチ素子Q5、Q6、及びQ7の耐圧がいずれも低減する。
本発明の実施形態１０による放電維持パルス発生部1は、二つのハーフブリッジ型インバータ部11と12との縦続接続を含む。その他に、放電維持パルス発生部1が、同様な構成のハーフブリッジ型インバータ部を三つ以上、縦続接続させた構成を有し、かつ、トランス2が一次巻線を三つ以上、含んでも良い。そのとき、トランス2では、それぞれの一次巻線に対し印加される一次電圧が更に低減するので、鉄損が更に低減する。その上、放電維持パルス発生部1の回路素子の耐圧が更に低減する。
本発明の実施形態１０による電力回収部3aと3bとでは図17に示される通り、第五のスイッチ素子Q5、第六のスイッチ素子Q6、第一のダイオードD1、及び第二のダイオードD2が双方向スイッチを構成する。双方向スイッチはその構成に限らず、インダクタLに流れる共振電流ILを反転させ得るものであれば良い。例えば、第一のダイオードD1と第二のダイオードD2とがそれぞれスイッチ素子に置換されても良い。制御部32はそのとき、それらのスイッチ素子のオンオフのタイミングを、第一のダイオードD1と第二のダイオードD2とのオンオフのタイミングと一致するように制御すれば良い。
《実施形態１１》
本発明の実施形態１１によるプラズマディスプレイの構成は、電力回収部3Aと3Bとの回路構成を除き、本発明の実施形態８によるプラズマディスプレイの構成と同様である。従って、それら同様な構成要素については図12を参照し、それらの詳細は本発明の実施形態８の説明を援用する。
図18は、第一の駆動部10A、第二の駆動部10B、及びＰＤＰ20の等価回路図である。第一の放電維持パルス発生部1Aと第二の放電維持パルス発生部1Bとはいずれも、本発明の実施形態１による放電維持パルス発生部1と共通の回路構成を持つ（図2参照)。第一の放電維持パルス発生部1Aと第二の放電維持パルス発生部1Bとは特に、互いに対応する回路素子の特性が実質的に等しい。第一の電力回収部3Aと第二の電力回収部3Bとは、本発明の実施形態１０による電力回収部3aと3bと共通の回路構成を持つ（図17参照)。第一の電力回収部3Aと第二の電力回収部3Bとは特に、互いに対応する回路素子の特性が実質的に等しい。図18では図17に示される回路要素と同様な回路要素に対し図17と同じ符号を付す。更に、それら同様な回路要素の詳細については実施形態１０での説明を援用する。
第一のトランス2Aの二次巻線2A3と第二のトランス2Bの二次巻線2B3とは例えば、図18に示されるように極性を逆にして接続される。そのとき制御部31は、第一の放電維持パルス発生部1Aのスイッチング動作と第二の放電維持パルス発生部1Bのスイッチング動作とを実質的に同位相に維持する。すなわち、二つの放電維持パルス発生部1Aと1Bとの間で対応するスイッチ素子（例えば、第一の放電維持パルス発生部1Aの第一のスイッチ素子Q1と第二の放電維持パルス発生部1Bの第一のスイッチ素子Q1）のオンオフを一致させる。制御部31は更に、電力回収部3Aと3Bとのスイッチング動作を、本発明の実施形態１０による電力回収部3aと3bとのスイッチング動作とそれぞれ一致させる。
第一のトランス2Aの二次巻線2A3と第二のトランス2Bの二次巻線2B3とは図18に示される例とは別に、同じ極性で接続されても良い。そのとき制御部31は、第一の放電維持パルス発生部1Aのスイッチング動作と第二の放電維持パルス発生部1Bのスイッチング動作とを実質的に逆位相に維持する。
二つの放電維持パルス発生部1Aと1Bとのスイッチング動作はそれぞれ、本発明の実施形態１による放電維持パルス発生部1のスイッチング動作と共通である。更に、両方のスイッチング動作が同位相（又は逆位相）に維持される。その上、二つの電力回収部3Aと3Bとのスイッチング動作は、本発明の実施形態１０による電力回収部3aと3bとのスイッチング動作と共通である。従って、放電維持パルス電圧VpがＰＤＰ20に対し印加されるとき、電力回収部3Aと3BとのインダクタLが交互に、ＰＤＰ20のパネル容量Cpと共振する。その共振が、電力回収部3Aと3BとのそれぞれのコンデンサCとパネル容量Cpとの間で電力を効率良く交換させる。それにより、ＰＤＰ20のパネル容量Cpの充放電に起因する無効電力が低減する。
本発明の実施形態１１によるＰＤＰ駆動装置では図18に示される通り、第一の放電維持パルス発生部1Aがハーフブリッジ型のインバータ部1A1と1A2とを含み、第二の放電維持パルス発生部1Bがハーフブリッジ型のインバータ部1B1と1B2とを含む。それぞれのインバータ部の縦続接続1A1と1A2、及び1B1と1B2とでは、四つのコンデンサC1〜C4が直列に接続され、それぞれのコンデンサの両端電圧がいずれも、実質的にVs／4に等しく維持される。従って、トランス2Aと2Bとのそれぞれに印加される一次パルス電圧VFA1とVFA2、及びVFB1とVFB2との実効値がいずれも小さい。それらの実効値は例えば、従来の放電維持パルス発生部のようなフルブリッジ型インバータによる一次パルス電圧の実効値の、実質的に1／4倍に等しい。こうして、トランス2Aと2Bとでは一次電圧の実効値が小さいので、鉄損が低減する。更に、放電維持パルス発生部1Aと1Bとの回路素子の耐圧が小さくても良い。それ故、本発明の実施形態１１による放電維持パルス発生部1Aと1B、及びトランス2Aと2Bは小型化が容易である。
電力回収部3Aと3BとのそれぞれのインダクタLとパネル容量Cpとが共振するとき、その共振電流は第一のトランス2Aの二次巻線2A3と第二のトランス2Bの二次巻線2B3とのいずれにも実質上流れない。従って、その共振期間ではトランス2Aと2Bとのいずれでも、銅損が生じない。その結果、本発明の実施形態１１によるＰＤＰ駆動装置全体の消費電力が低減する。更にトランス2Aと2Bとのそれぞれを流れる電流の実効値が低減するので、放電維持パルス発生部1Aと1Bとの回路素子及びトランス2Aと2Bとの電流容量が小さくても良い。それ故、本発明の実施形態１１によるＰＤＰ駆動装置は小型化が容易である。その上、トランス2Aと2Bとの小型化によりそれらの鉄損が低減する。こうして、本発明の実施形態１１によるＰＤＰ駆動装置の消費電力が更に低減する。それに加え、電力回収部3Aと3Bとのそれぞれのスイッチ素子Q5、Q6、及びQ7の耐圧がいずれも低減する。
本発明の実施形態１１では、ＰＤＰ20の駆動電力は二つの駆動部10Aと10Bとの両方を通し供給される。特に、二つのトランス2Aと2Bとのそれぞれの二次電圧は、本発明の実施形態１０によるトランス2の二次電圧の半分で良い。更に、駆動部10Aと10Bとのそれぞれを流れる電流は、本発明の実施形態１０によるＰＤＰ駆動装置10を流れる電流の半分と実質的に等しい。その結果、駆動部10Aと10Bとのそれぞれでの消費電力は本発明の実施形態１０によるＰＤＰ駆動装置10での消費電力の1／4と実質的に等しい。すなわち、本発明の実施形態１１によるＰＤＰ駆動装置は実施形態１０によるＰＤＰ駆動装置10より消費電力が少ない。
本発明の実施形態１１による放電維持パルス発生部1Aと1Bとはそれぞれ、二つのハーフブリッジ型インバータ部の縦続接続（1A1と1A2、1B1と1B2）を含む。その他に、放電維持パルス発生部1Aと1Bとがそれぞれ、同様な構成のハーフブリッジ型インバータ部を三つ以上、縦続接続させた構成を有し、かつ、トランス2Aと2Bとがそれぞれ、一次巻線を三つ以上、含んでも良い。そのとき、トランス2Aと2Bとでは、それぞれの一次巻線に対し印加される一次電圧が更に低減するので、鉄損が更に低減する。その上、放電維持パルス発生部1Aと1Bとの回路素子の耐圧が更に低減する。
本発明の実施形態１１による電力回収部3Aと3Bとでは図18に示される通り、第五のスイッチ素子Q5、第六のスイッチ素子Q6、第一のダイオードD1、及び第二のダイオードD2が双方向スイッチを構成する。双方向スイッチはその構成に限らず、インダクタLに流れる共振電流ILを反転させ得るものであれば良い。例えば、第一のダイオードD1と第二のダイオードD2とがそれぞれスイッチ素子に置換されても良い。制御部31はそのとき、それらのスイッチ素子のオンオフのタイミングを、第一のダイオードD1と第二のダイオードD2とのオンオフのタイミングと一致するように制御すれば良い。
《実施形態１２》
図19は、本発明の実施形態１２によるプラズマディスプレイの構成を示すブロック図である。本発明の実施形態１２によるプラズマディスプレイの構成は本発明の実施形態３によるプラズマディスプレイの構成と次の点で異なる。第一の駆動部10Aが第一のトランス2Aの二次側に第一の電力回収部3Aを含み、第二の駆動部10BがＰＤＰ20の走査電極Yと接地端子との間に第二の電力回収部3bを含む。図19では、図5に示される構成要素と同様な構成要素に対し図5と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態３での説明を援用する。
本発明の実施形態１２によるプラズマディスプレイでは、実施形態３によるプラズマディスプレイ（図5参照）と同様に、第一のトランス2Aの二次巻線2A3、第二のトランス2Cの二次巻線2C3、及びＰＤＰ20が、次のように並列に接続される。
第一のトランス2Aの二次巻線2A3の一端と第二のトランス2Cの二次巻線2C3の一端とはＰＤＰ20の同じ電極、例えば維持電極X1、X2、X3、…に接続され、他端は接地される。その接地導体として共通の接地導体、例えばＰＤＰ20のフレーム（図示せず）が利用される。ここで、第一のトランス2Aの二次巻線2A3の両端は第一の電力回収部3aを通し、ＰＤＰ20の電極と上記の接地導体（例えばＰＤＰ20のフレーム）とにそれぞれ接続される。第二の電力回収部3bは、ＰＤＰ20の走査電極Y1、Y2、Y3、…と上記の接地導体との間に接続される。その他に、二つのトランス2Aと2Cとの二次巻線2A3と2C3とのそれぞれの一端が走査電極X1、X2、X3、…に接続され、他端が接地され、第二の電力回収部3bが維持電極X1、X2、X3、…と上記の接地導体との間に接続されても良い。こうして、第一のトランス2Aの二次巻線2A3、第二のトランス2Cの二次巻線2C3、及び走査電極Y1、Y2、…（又は維持電極X1、X2、…）は第二の電力回収部3bとＰＤＰ20のフレームとを通し、接続される。その他に、第一のトランス2Aの二次巻線2A3、第二のトランス2Cの二次巻線2C3、及び第二の電力回収部3bが、上記の接地導体を通さずに直接、接続されても良い。
第一の電力回収部3aと第二の電力回収部3bとはそれぞれ、本発明の実施形態１０による第一の電力回収部3aと第二の電力回収部3bと共通の回路構成を持つ。特に、インダクタとスイッチ素子とを含む。制御部32は、放電維持パルス発生部1Aと1B、電力回収部3Aと3C、走査パルス発生部（図示せず)、信号パルス発生部（図示せず)、及び初期化部（図示せず）のそれぞれの内部に設けられたスイッチ素子に対しオンオフ制御を行う。それにより、一次パルス電圧VFA1、VFA2、VFC1、及びVFC2、走査パルス電圧、信号パルス電圧、並びに初期化電圧をそれぞれ所定の波形及びタイミングで発生させる。制御部32は特に、第一の放電維持パルス発生部1Aから送出される二つの一次パルス電圧VFA1とVFA2、及び第二の放電維持パルス発生部1Bから送出される二つの一次パルス電圧VFC1とVFC2を同期させる。
図20は、第一の駆動部10A、第二の駆動部10B、及びＰＤＰ20の等価回路図である。第一の放電維持パルス発生部1Aと第二の放電維持パルス発生部1Bとはいずれも本発明の実施形態１による放電維持パルス発生部1と共通の回路構成を持つ（図2参照)。第一の放電維持パルス発生部1Aと第二の放電維持パルス発生部1Bとは特に互いに対応する回路素子の特性が実質的に等しい。第一の電力回収部3Aと第二の電力回収部3Bとは、本発明の実施形態１０による電力回収部3aと3bと共通の回路構成を持つ（図17参照)。第一の電力回収部3Aと第二の電力回収部3Bとは特に、互いに対応する回路素子の特性が実質的に等しい。図18では図17に示される回路要素と同様な回路要素に対し図17と同じ符号を付す。更に、それら同様な回路要素の詳細については実施形態１０での説明を援用する。
第一のトランス2Aの二次巻線2A3と第二のトランス2Cの二次巻線2C3とは例えば、図11に示されるように同じ極性で接続される。そのとき制御部32は、第一の放電維持パルス発生部1Aのスイッチング動作と第二の放電維持パルス発生部1Bのスイッチング動作とを実質的に同位相に維持する。すなわち、二つの放電維持パルス発生部1Aと1Bとの間で対応するスイッチ素子（例えば、第一の放電維持パルス発生部1Aの第一のスイッチ素子Q1と第二の放電維持パルス発生部1Bの第一のスイッチ素子Q1）のオンオフを一致させる。
第一のトランス2Aの二次巻線2A3と第二のトランス2Cの二次巻線2C3とは図11に示される例とは別に、極性を逆にして接続されても良い。そのとき制御部32は、第一の放電維持パルス発生部1Aのスイッチング動作と第二の放電維持パルス発生部1Bのスイッチング動作とを実質的に逆位相に維持する。
二つの放電維持パルス発生部1Aと1Bとのスイッチング動作はそれぞれ、本発明の実施形態１による放電維持パルス発生部1のスイッチング動作と共通である。更に、両方のスイッチング動作が同位相（又は逆位相）に維持される。その上、二つの電力回収部3aと3bとのスイッチング動作は本発明の実施形態１０による電力回収部3aと3bとのスイッチング動作と共通である。従って、放電維持パルス電圧VpがＰＤＰ20に対し印加されるとき、電力回収部3aと3bとのインダクタLが交互に、ＰＤＰ20のパネル容量Cpと共振する。その共振が、電力回収部3aと3bとのコンデンサC及びＰＤＰ20のパネル容量Cpの間で電力を効率良く交換させる。それにより、ＰＤＰ20のパネル容量Cpの充放電に起因する無効電力が低減する。
本発明の実施形態１２によるＰＤＰ駆動装置では図20に示される通り、第一の放電維持パルス発生部1Aがハーフブリッジ型のインバータ部1A1と1A2とを含み、第二の放電維持パルス発生部1Bがハーフブリッジ型のインバータ部1B1と1B2とを含む。それぞれのインバータ部の縦続接続1A1と1A2、及び1B1と1B2とでは、四つのコンデンサC1〜C4が直列に接続され、それぞれのコンデンサの両端電圧がいずれも、実質的にVs／4に等しく維持される。従って、トランス2Aと2Cとのそれぞれに印加される一次パルス電圧VFA1とVFA2、及びVFC1とVFC2との実効値がいずれも小さい。それらの実効値は例えば、従来の放電維持パルス発生部のようなフルブリッジ型インバータによる一次パルス電圧の実効値の、実質的に1／4倍に等しい。こうして、トランス2Aと2Cとでは一次電圧の実効値が小さいので、鉄損が低減する。更に、放電維持パルス発生部1Aと1Bとの回路素子の耐圧が小さくても良い。それ故、本発明の実施形態１２による放電維持パルス発生部1Aと1B、及びトランス2Aと2Cは小型化が容易である。
電力回収部3Aと3CとのそれぞれのインダクタLとパネル容量Cpとが共振するとき、その共振電流は第一のトランス2Aの二次巻線2A3と第二のトランス2Cの二次巻線2C3とのいずれにも実質上流れない。従って、その共振期間ではトランス2Aと2Cとのいずれでも、銅損が生じない。その結果、本発明の実施形態１２によるＰＤＰ駆動装置全体の消費電力が低減する。更にトランス2Aと2Cとのそれぞれを流れる電流の実効値が低減するので、放電維持パルス発生部1Aと1Bとの回路素子及びトランス2Aと2Cとの電流容量が小さくても良い。それ故、本発明の実施形態１２によるＰＤＰ駆動装置は小型化が容易である。その上、トランス2Aと2Cとの小型化によりそれらの鉄損が低減する。こうして、本発明の実施形態１２によるＰＤＰ駆動装置の消費電力が更に低減する。それに加え、電力回収部3aと3bとのそれぞれのスイッチ素子Q5、Q6、及びQ7の耐圧がいずれも低減する。
ＰＤＰ20に対し放電維持パルス電圧Vpが印加されるとき、二つのトランス2Aと2Cとのそれぞれの二次電圧は、本発明の実施形態１０によるトランス2の二次電圧と実質的に等しい。一方、放電維持パルス発生部1Aと1Bとのそれぞれを流れる電流は実質上、本発明の実施形態１０による放電維持パルス発生部1を流れる電流の半分で良い。従って、放電維持パルス発生部1Aと1Bとのそれぞれの回路素子は本発明の実施形態１０による放電維持パルス発生部1の回路素子より電流容量が小さくても良い。その結果、駆動部10Aと10Bとは本発明の実施形態１０によるＰＤＰ駆動装置10より小型化が容易である。
本発明の実施形態１２による放電維持パルス発生部1Aと1Bとはそれぞれ、二つのハーフブリッジ型インバータ部の縦続接続（1A1と1A2、1B1と1B2）を含む。その他に、放電維持パルス発生部1Aと1Bとがそれぞれ、同様な構成のハーフブリッジ型インバータ部を三つ以上、縦続接続させた構成を有し、かつ、トランス2Aと2Cとがそれぞれ、一次巻線を三つ以上、含んでも良い。そのとき、トランス2Aと2Cとでは、それぞれの一次巻線に対し印加される一次電圧が更に低減するので、鉄損が更に低減する。その上、放電維持パルス発生部1Aと1Bとの回路素子の耐圧が更に低減する。
本発明の実施形態１２による電力回収部3aと3bとでは図20に示される通り、第五のスイッチ素子Q5、第六のスイッチ素子Q6、第一のダイオードD1、及び第二のダイオードD2が双方向スイッチを構成する。双方向スイッチはその構成に限らず、インダクタLに流れる共振電流ILを反転させ得るものであれば良い。例えば、第一のダイオードD1と第二のダイオードD2とがそれぞれスイッチ素子に置換されても良い。制御部32はそのとき、それらのスイッチ素子のオンオフのタイミングを、第一のダイオードD1と第二のダイオードD2とのオンオフのタイミングと一致するように制御すれば良い。
《実施形態１３》
本発明の実施形態５と８とによるプラズマディスプレイの構成はいずれも、電力回収部を除き、実施形態２によるプラズマディスプレイの構成と同様である（図3参照)。更に、制御部31が放電維持パルス発生部1Aと1Bとのスイッチング動作を、実質的に同位相（又は逆位相）に維持する。制御部31はその他に、例えば以下に述べる本発明の実施形態１３による制御部のように、放電維持パルス発生部1Aと1Bとのスイッチング動作の間に所定の（0°より大きく180°より小さい）位相差を設けても良い。
図21は、本発明の実施形態１３によるＰＤＰ駆動装置について、放電維持パルス発生部1Aと1Bとのスイッチ素子Q1〜Q4のオン／オフ期間、電力回収部3A1、3A2、3B1、及び3B2のスイッチ素子Q5とQ6とのオン／オフ期間、ＰＤＰ20のパネル容量Cpの両端電圧Vp、並びに電力回収部3A1、3A2、3B1、及び3B2のインダクタLに流れる共振電流ILを示す波形図である。ここで、本発明の実施形態１３によるプラズマディスプレイの構成は実施形態２によるプラズマディスプレイの構成（図3参照）と同様である。更に、ＰＤＰ駆動装置の二つの駆動部10Aと10B及びＰＤＰ20の等価回路は実施形態５による等価回路と同様である（図8参照)。図21では、図8に示される回路要素と同様な回路要素に対し図8と同じ符号を用いる。更に、それら同様な回路要素の詳細については本発明の実施形態１３での説明を援用する。
制御部31（図3参照）は、放電維持パルス発生部1Aと1Bとのそれぞれのスイッチ素子Q1〜Q4、並びに、電力回収部3A1、3A2、3B1、及び3B2のそれぞれのスイッチ素子Q5とQ6、に対するオンオフ制御により、パネル容量Cpの両端電圧Vpの極性を次のように反転させる。
パネル容量Cpの両端電圧Vpが正のピーク値に維持される状態では、放電維持パルス発生部1Aと1Bとのいずれでも、第二のスイッチ素子Q2と第四のスイッチ素子Q4とがオン状態を維持し、他のスイッチ素子Q1、Q3、Q5、Q6がオフ状態を維持する。
その状態で放電維持パルス電圧のパルス幅に相当する所定時間が経過するとき、制御部31は第一の放電維持パルス発生部1Aで、第二のスイッチ素子Q2と第四のスイッチ素子Q4とをオフさせ、電力回収部3A1と3A2とのそれぞれの第五のスイッチ素子Q5をオンさせる（図21に示される時刻T1参照)。そのとき、第二のスイッチ素子Q2と第四のスイッチ素子Q4とでは電流が実質的に零に等しいのでスイッチング損失が生じない。そのスイッチングにより第一の放電維持パルス発生部1Aでは、電力回収部3A1と3A2とのインダクタLがパネル容量Cpと同時に共振し、共振電流ILが、第五のスイッチ素子Q5、インダクタL、及び第二のダイオードD2を流れる。更に、パネル容量Cpの両端電圧Vpが降下する。
図21に示される時刻T2で、パネル容量Cpの両端電圧Vpが実質的に零まで降下する。制御部31はそのとき、第一の放電維持パルス発生部1Aでは電力回収部3A1と3A2とのそれぞれの第五のスイッチ素子Q5をオフさせ、第二の放電維持パルス発生部1Bでは第二のスイッチ素子Q2と第四のスイッチ素子Q4とをオフさせる。ここで、第五のスイッチ素子Q5では共振電流ILが実質的に零まで減衰しているのでスイッチング損失が生じない。一方、第二のスイッチ素子Q2と第四のスイッチ素子Q4とでは電流が実質的に零に等しいのでスイッチング損失が生じない。そのスイッチングにより、パネル容量Cpの両端電圧Vpが零に固定される。
制御部31は時刻T2で更に、第一の放電維持パルス発生部1Aでは第一のスイッチ素子Q1と第三のスイッチ素子Q3とをオンさせ、第二の放電維持パルス発生部1Bでは電力回収部3B1と3B2とのそれぞれの第五のスイッチ素子Q5をオンさせる。そのスイッチングにより第二の放電維持パルス発生部1Bでは、電力回収部3B1と3B2とのインダクタLがパネル容量Cpと同時に共振し、共振電流ILが、第五のスイッチ素子Q5、インダクタL、及び第二のダイオードD2を流れる。更に、パネル容量Cpの両端電圧Vpが零から降下する。
図21に示される時刻T3で、パネル容量Cpの両端電圧Vpが負のピークに達する。制御部31はそのとき、第二の放電維持パルス発生部1Bで、電力回収部3B1と3B2とのそれぞれの第五のスイッチ素子Q5をオフさせ、第一のスイッチ素子Q1と第三のスイッチ素子Q3とをオンさせる。ここで、第五のスイッチ素子Q5では共振電流ILが実質的に零まで減衰しているのでスイッチング損失が生じない。一方、第一のスイッチ素子Q1と第三のスイッチ素子Q3とでは両端電圧が実質的に零に等しいのでスイッチング損失が生じない。そのスイッチングにより、パネル容量Cpの両端電圧Vpが負のピーク値に固定される。
放電維持パルス電圧のパルス幅に相当する所定時間が経過するとき（図21に示される時刻T4参照)、制御部31は第一の放電維持パルス発生部1Aで、第一のスイッチ素子Q1と第三のスイッチ素子Q3とをオフさせ、電力回収部3A1と3A2とのそれぞれの第六のスイッチ素子Q6をオンさせる。そのとき、第一のスイッチ素子Q1と第三のスイッチ素子Q3とでは電流が実質的に零に等しいのでスイッチング損失が生じない。そのスイッチングにより第一の放電維持パルス発生部1Aでは、電力回収部3A1と3A2とのインダクタLがパネル容量Cpと同時に共振し、共振電流ILが、第六のスイッチ素子Q6、インダクタL、及び第一のダイオードD1を流れる。更に、パネル容量Cpの両端電圧Vpが上昇する。
図21に示される時刻T5で、パネル容量Cpの両端電圧Vpが実質的に零まで上昇する。制御部31はそのとき、第一の放電維持パルス発生部1Aでは電力回収部3A1と3A2との第六のスイッチ素子Q6をオフさせ、第二の放電維持パルス発生部1Bでは第一のスイッチ素子Q1と第三のスイッチ素子Q3とをオフさせる。ここで、第六のスイッチ素子Q6では共振電流ILが実質的に零まで減衰しているのでスイッチング損失が生じない。一方、第二のスイッチ素子Q2と第三のスイッチ素子Q3とでは電流が実質的に零に等しいのでスイッチング損失が生じない。そのスイッチングにより、パネル容量Cpの両端電圧Vpが零に固定される。
制御部31は時刻T5で更に、第一の放電維持パルス発生部1Aでは第二のスイッチ素子Q2と第四のスイッチ素子Q4とをオンさせ、第二の放電維持パルス発生部1Bでは電力回収部3B1と3B2とのそれぞれの第六のスイッチ素子Q6をオンさせる。そのとき、第二の放電維持パルス発生部1Bでは、電力回収部3B1と3B2とのインダクタLがパネル容量Cpと同時に共振し、共振電流ILが、第六のスイッチ素子Q6、インダクタL、及び第一のダイオードD1を流れる。更に、パネル容量Cpの両端電圧Vpが零から上昇する。
図21に示される時刻T6で、パネル容量Cpの両端電圧Vpが正のピークに達する。制御部31はそのとき、第二の放電維持パルス発生部1Bで、電力回収部3B1と3B2との第六のスイッチ素子Q6をオフさせ、第二のスイッチ素子Q2と第四のスイッチ素子Q4とをオンさせる。ここで、第六のスイッチ素子Q6では共振電流ILが実質的に零まで減衰しているのでスイッチング損失が生じない。一方、第二のスイッチ素子Q2と第四のスイッチ素子Q4とでは両端電圧が実質的に零に等しいのでスイッチング損失が生じない。そのスイッチングにより、パネル容量Cpの両端電圧Vpが正のピーク値に固定される。
本発明の実施形態１３によるＰＤＰ駆動装置では上記の通り、制御部31が二つの駆動部10Aと10Bとのスイッチング動作の間に所定の位相差を設ける。それにより、放電維持パルス電圧Vpの極性が反転するとき、電力回収部3A1と3A2、又は3B1と3B2、のいずれか一対のインダクタLがＰＤＰ20のパネル容量Cpと上記のように共振する。その共振がパネル容量Cpの両端電圧Vpの極性をほとんど電力消費なしで反転させる。すなわちその共振期間中、放電維持パルス発生部1Aと1Bとの回路素子、ＰＤＰ20の維持電極と走査電極、及びリード線のそれぞれの抵抗（図示せず）により消費される電力が抑えられる。こうして、ＰＤＰ20のパネル容量Cpの充放電に起因する無効電力が低減する。
本発明の実施形態１３によるＰＤＰ駆動装置では実施形態５によるＰＤＰ駆動装置と同様に、第一の放電維持パルス発生部1Aがハーフブリッジ型のインバータ部1A1と1A2とを含み、第二の放電維持パルス発生部1Bがハーフブリッジ型のインバータ部1B1と1B2とを含む（図8参照)。それぞれのインバータ部の縦続接続1A1と1A2及び1B1と1B2とでは四つのコンデンサC1〜C4が直列に接続され、それぞれのコンデンサの両端電圧がいずれも実質的にVs／4に等しく維持される。従って、本発明の実施形態５によるＰＤＰ駆動装置と同様、トランス2Aと2Bとの鉄損が低減する。更に、放電維持パルス発生部1Aと1Bとの回路素子の耐圧が小さくても良い。それ故、本発明の実施形態１３による放電維持パルス発生部1Aと1B及びトランス2Aと2Bは小型化が容易である。
本発明の実施形態１３による放電維持パルス発生部1Aと1Bとはそれぞれ、二つのハーフブリッジ型インバータ部の縦続接続（1A1と1A2、1B1と1B2）を含む。その他に、放電維持パルス発生部1Aと1Bとがそれぞれ、同様な構成のハーフブリッジ型インバータ部を三つ以上、縦続接続させた構成を有し、かつ、トランス2Aと2Bとがそれぞれ、一次巻線を三つ以上、含んでも良い。そのとき、トランス2Aと2Bとでは、それぞれの一次巻線に対し印加される一次電圧が更に低減するので、鉄損が更に低減する。その上、放電維持パルス発生部1Aと1Bとの回路素子の耐圧が更に低減する。
本発明の実施形態１３による電力回収部3A1、3A2、3B1、及び3B2では実施形態５による電力回収部と同様に、第五のスイッチ素子Q5、第六のスイッチ素子Q6、第一のダイオードD1、及び第二のダイオードD2が双方向スイッチを構成する（図8参照)。双方向スイッチはその構成に限らず、インダクタLに流れる共振電流ILを反転させ得るものであれば良い。例えば、第一のダイオードD1と第二のダイオードD2とがそれぞれスイッチ素子に置換されても良い。制御部31はそのとき、それらのスイッチ素子のオンオフのタイミングを、第一のダイオードD1と第二のダイオードD2とのオンオフのタイミングと一致するように制御すれば良い。
本発明の実施形態１３では実施形態５と同様に、放電維持パルス発生部1Aと1Bとが電力回収部3A1、3A2、3B1、及び3B2を含む。その他に、本発明の実施形態８によるＰＤＰ駆動装置のように、二つの電力回収部3Aと3Bとがトランス2Aと2Bとのそれぞれの二次巻線2A3と2B3と並列に接続されても良い（図13参照)。制御部31は上記と同様なオンオフ制御により、二つの駆動部10Aと10Bとのスイッチング動作の間に所定の位相差を設ける。その場合でも上記と同様な効果が発揮される。
《実施形態１４》
本発明の実施形態５と８とでは、第一の駆動部10Aと第二の駆動部10Bとがそれぞれ電力回収部を持つ。その他に、例えば以下に述べる本発明の実施形態１４によるＰＤＰ駆動装置のように、一方の放電維持パルス発生部が電力回収部を含まなくても良い。それにより本発明の実施形態１４による放電維持パルス発生部は部品点数が少なく、かつ実装面積が小さい。
図22は、本発明の実施形態１４によるＰＤＰ駆動装置の二つの駆動部10Aと10B及びＰＤＰ20の等価回路図である。ここで、本発明の実施形態１４によるプラズマディスプレイの構成は実施形態２によるプラズマディスプレイの構成（図3参照）と同様である。更に、本発明の実施形態１４による上記の等価回路（図22）は実施形態５による等価回路（図8）と次の点で異なる。本発明の実施形態１４では、第一の駆動部10Aだけが電力回収部3A1と3A2とを含み、第二の駆動部10Bは電力回収部を含まない。逆に、第二の駆動部10Bだけが電力回収部を含み、第一の駆動部10Aは電力回収部を含まなくても良い。図22では図8に示される回路要素と同様な回路要素に対し図8と同じ符号を付す。更に、それら同様な回路要素の詳細については実施形態５での説明を援用する。
制御部31（図3参照）は放電維持パルス発生部1Aと1Bとのそれぞれのスイッチ素子Q1〜Q4、及び電力回収部3A1と3A2とのそれぞれのスイッチ素子Q5とQ6とに対するオンオフ制御により、パネル容量Cpの両端電圧Vpの極性を次のように反転させる。
パネル容量Cpの両端電圧Vpが正のピーク値に維持される状態では、放電維持パルス発生部1Aと1Bとのいずれでも、第二のスイッチ素子Q2と第四のスイッチ素子Q4とがオン状態を維持し、他のスイッチ素子Q1、Q3、Q5、Q6がオフ状態を維持する。
その状態で放電維持パルス電圧のパルス幅に相当する所定時間が経過するとき、制御部31は第一の放電維持パルス発生部1Aの第二のスイッチ素子Q2と第四のスイッチ素子Q4とをオフさせ、電力回収部3A1と3A2とのそれぞれの第五のスイッチ素子Q5をオンさせる。そのとき、第二のスイッチ素子Q2と第四のスイッチ素子Q4とでは電流が実質的に零に等しいのでスイッチング損失が生じない。そのスイッチングにより電力回収部3A1と3A2とのそれぞれではインダクタLがパネル容量Cpと共振し、共振電流ILが、第五のスイッチ素子Q5、インダクタL、及び第二のダイオードD2を流れる。更に、パネル容量Cpの両端電圧Vpが降下する。
パネル容量Cpの両端電圧Vpが実質的に零まで降下するとき、制御部31は第二の放電維持パルス発生部1Bで、第二のスイッチ素子Q2と第四のスイッチ素子Q4とをオフさせ、第一のスイッチ素子Q1と第三のスイッチ素子Q3とをオンさせる。ここで、第二のスイッチ素子Q2と第四のスイッチ素子Q4とでは電流が実質的に零に等しいのでスイッチング損失が生じない。そのスイッチングにより、電力回収部3A1と3A2とのそれぞれではインダクタLがパネル容量Cpと更に共振し、共振電流ILが、第五のスイッチ素子Q5、インダクタL、及び第二のダイオードD2を流れる。一方、パネル容量Cpの両端電圧Vpが零を超えて更に降下する。
パネル容量Cpの両端電圧Vpが負のピークに達するとき、制御部31は、電力回収部3A1と3A2とのそれぞれの第五のスイッチ素子Q5をオフさせ、第一の放電維持パルス発生部1Aの第一のスイッチ素子Q1と第三のスイッチ素子Q3とをオンさせる。ここで、第五のスイッチ素子Q5では共振電流ILが実質的に零まで減衰しているのでスイッチング損失が生じない。一方、第一のスイッチ素子Q1と第三のスイッチ素子Q3とでは両端電圧が実質的に零に等しいのでスイッチング損失が生じない。そのスイッチングにより、パネル容量Cpの両端電圧Vpが負のピーク値に固定される。
放電維持パルス電圧のパルス幅に相当する所定時間が経過するとき、制御部31は、第一の放電維持パルス発生部1Aの第一のスイッチ素子Q1と第三のスイッチ素子Q3とをオフさせ、電力回収部3A1と3A2とのそれぞれの第六のスイッチ素子Q6をオンさせる。そのとき、第一のスイッチ素子Q1と第三のスイッチ素子Q3とでは電流が実質的に零に等しいのでスイッチング損失が生じない。そのスイッチングにより、電力回収部3A1と3A2とのそれぞれではインダクタLがパネル容量Cpと共振し、共振電流ILが、第六のスイッチ素子Q6、インダクタL、及び第一のダイオードD1を流れる。更に、パネル容量Cpの両端電圧Vpが上昇する。
パネル容量Cpの両端電圧Vpが実質的に零まで上昇するとき、制御部31は第二の放電維持パルス発生部1Bで、第一のスイッチ素子Q1と第三のスイッチ素子Q3とをオフさせ、第二のスイッチ素子Q2と第四のスイッチ素子Q4とをオンさせる。ここで、第一のスイッチ素子Q1と第三のスイッチ素子Q3とでは電流が実質的に零に等しいのでスイッチング損失が生じない。そのスイッチングにより、電力回収部3A1と3A2とのそれぞれではインダクタLがパネル容量Cpと共振し、共振電流ILが、第六のスイッチ素子Q6、インダクタL、及び第一のダイオードD1を流れる。更に、パネル容量Cpの両端電圧Vpが零を超えて更に上昇する。
パネル容量Cpの両端電圧Vpが正のピークに達するとき、制御部31は、電力回収部3A1と3A2とのそれぞれの第六のスイッチ素子Q6をオフさせ、第一の放電維持パルス発生部1Aの第二のスイッチ素子Q2と第四のスイッチ素子Q4とをオンさせる。そのとき、第六のスイッチ素子Q6では共振電流ILが実質的に零まで減衰しているのでスイッチング損失が生じない。更に、第二のスイッチ素子Q2と第四のスイッチ素子Q4とでは両端電圧が実質的に零に等しいのでスイッチング損失が生じない。そのスイッチングにより、パネル容量Cpの両端電圧Vpが正のピーク値に固定される。
放電維持パルス電圧Vpが変化するとき、電力回収部3A1と3A2とのインダクタLがＰＤＰ20のパネル容量Cpと上記のように同時に共振する。その共振がパネル容量Cpの両端電圧Vpの極性をほとんど電力消費なしで反転させる。すなわちその共振期間中、放電維持パルス発生部1Aと1Bとの回路素子、ＰＤＰ20の維持電極と走査電極、及びリード線のそれぞれの抵抗（図示せず）により消費される電力が抑えられる。こうして、ＰＤＰ20のパネル容量Cpの充放電に起因する無効電力が低減する。
図22では第一のトランス2Aの二次巻線2A3と第二のトランス2Bの二次巻線2B3とが極性を逆にして接続される。第一のトランス2Aの二次巻線2A3と第二のトランス2Bの二次巻線2B3とはその他に、同じ極性で接続されても良い。制御部31はそのとき、第二の駆動部10Bのスイッチング動作を、上記のスイッチング動作とは実質的に逆位相に制御する。
本発明の実施形態１４によるＰＤＰ駆動装置では実施形態５によるＰＤＰ駆動装置と同様に、第一の放電維持パルス発生部1Aがハーフブリッジ型のインバータ部1A1と1A2とを含み、第二の放電維持パルス発生部1Bがハーフブリッジ型のインバータ部1B1と1B2とを含む（図8参照)。それぞれのインバータ部の縦続接続1A1と1A2及び1B1と1B2とでは四つのコンデンサC1〜C4が直列に接続され、それぞれのコンデンサの両端電圧がいずれも実質的にVs／4に等しく維持される。従って、本発明の実施形態５によるＰＤＰ駆動装置と同様、トランス2Aと2Bとの鉄損が低減する。更に、放電維持パルス発生部1Aと1Bとの回路素子の耐圧が小さくても良い。それ故、本発明の実施形態１４による放電維持パルス発生部1Aと1B及びトランス2Aと2Bは小型化が容易である。
本発明の実施形態１４による放電維持パルス発生部1Aと1Bとはそれぞれ、二つのハーフブリッジ型インバータ部の縦続接続（1A1と1A2、1B1と1B2）を含む。その他に、放電維持パルス発生部1Aと1Bとがそれぞれ、同様な構成のハーフブリッジ型インバータ部を三つ以上、縦続接続させた構成を有し、かつ、トランス2Aと2Bとがそれぞれ、一次巻線を三つ以上、含んでも良い。そのとき、トランス2Aと2Bとでは、それぞれの一次巻線に対し印加される一次電圧が更に低減するので、鉄損が更に低減する。その上、放電維持パルス発生部1Aと1Bとの回路素子の耐圧が更に低減する。
本発明の実施形態１４による電力回収部3A1と3A2とでは実施形態５による電力回収部と同様に、第五のスイッチ素子Q5、第六のスイッチ素子Q6、第一のダイオードD1、及び第二のダイオードD2が双方向スイッチを構成する（図8参照)。双方向スイッチはその構成に限らず、インダクタLに流れる共振電流ILを反転させ得るものであれば良い。例えば、第一のダイオードD1と第二のダイオードD2とがそれぞれスイッチ素子に置換されても良い。制御部31はそのとき、それらのスイッチ素子のオンオフのタイミングを、第一のダイオードD1と第二のダイオードD2とのオンオフのタイミングと一致するように制御すれば良い。
本発明の実施形態１４による第一の放電維持パルス発生部1Aは、実施形態５による放電維持パルス発生部1Aと同様に、電力回収部3A1と3A2とを含む。その他に、本発明の実施形態８による二つの電力回収部3Aと3Bとのいずれか一方のみを含んでも良い（図13参照)。制御部31は上記と同様なオンオフ制御により、二つの駆動部10Aと10Bとのスイッチング動作の間に所定の位相差を設ける。その場合でも上記と同様な効果が発揮される。
《実施形態１５》
本発明の実施形態５と８とでは電力回収部が双方向スイッチQ5とQ6とを含み、インダクタLに流れる共振電流ILの向きを反転させる。電力回収部はその他に、例えば以下に述べる本発明の実施形態１５による四つの電力回収部のように、単方向スイッチを含んでも良い。すなわち、それらの電力回収部では以下に示す通り、共振電流ILがインダクタLを一方向にしか流れない。従って、電力回収部が双方向スイッチを含まなくても良いので、本発明の実施形態１５によるＰＤＰ駆動装置は部品点数が少なく、かつ実装面積が小さい。
図23は、本発明の実施形態１５によるＰＤＰ駆動装置の二つの駆動部10Aと10B及びＰＤＰ20の等価回路図である。ここで、本発明の実施形態１４によるプラズマディスプレイの構成は実施形態２によるプラズマディスプレイの構成（図3参照）と同様である。更に、本発明の実施形態１５による上記の等価回路（図23）は実施形態５による等価回路（図8）と次の点で異なる。本発明の実施形態１５では、電力回収部3A1、3A2、3B1、及び3B2がいずれもスイッチ素子を一個だけ含む。図23では図8に示される回路要素と同様な回路要素に対し図8と同じ符号を付す。更に、それら同様な回路要素の詳細については実施形態５での説明を援用する。
四つの電力回収部3A1、3A2、3B1、及び3B2はそれぞれ、第五のスイッチ素子Q5とインダクタLとの直列接続を含む。その直列接続は、ハイサイドの電力回収部3A1と3B1とでは、第一のコンデンサC1と第二のコンデンサC2との接続点J1、及び、第一のスイッチ素子Q1と第二のスイッチ素子Q2との接続点J2の間に接続される。一方、ローサイドの電力回収部3A2と3B2とでは、第三のコンデンサC3と第四のコンデンサC4との接続点J5、及び、第三のスイッチ素子Q3と第四のスイッチ素子Q4との接続点J6の間に接続される。第五のスイッチ素子Q5は好ましくはＭＯＳＦＥＴである。その他に、ＩＧＢＴ又はバイポーラトランジスタであっても良い。電力回収部3A1、3A2、3B1、及び3B2ではいずれも、共振電流ILが以下に示す通り、二つのコンデンサ間の接続点J1又はJ5から二つのスイッチ素子間の接続点J2又はJ4への向きにのみ流れる。ここで、第五のスイッチ素子Q5はボディダイオードD1を含んでも良い。そのとき、ボディダイオードD1の順方向が上記の共振電流ILの向きとは逆に設定される。
制御部31（図3参照）は駆動部10Aと10Bとのそれぞれのスイッチ素子Q1〜Q5に対するオンオフ制御により、パネル容量Cpの両端電圧Vpの極性を次のように反転させる。
パネル容量Cpの両端電圧Vpが正のピーク値に維持される状態では、駆動部10Aと10Bとのいずれでも、第二のスイッチ素子Q2と第四のスイッチ素子Q4とがオン状態を維持し、他のスイッチ素子Q1、Q3、Q5がオフ状態を維持する。
その状態で放電維持パルス電圧のパルス幅に相当する所定時間が経過するとき、制御部31は第一の放電維持パルス発生部1Aで、第二のスイッチ素子Q2と第四のスイッチ素子Q4とをオフさせ、電力回収部3A1と3A2とのそれぞれの第五のスイッチ素子Q5をオンさせる。そのとき、第二のスイッチ素子Q2と第四のスイッチ素子Q4とでは電流が実質的に零に等しいのでスイッチング損失が生じない。そのスイッチングにより第一の放電維持パルス発生部1Aでは、電力回収部3A1と3A2とのインダクタLがパネル容量Cpと同時に共振する。その共振電流ILが第五のスイッチ素子Q5とインダクタLとを、二つのコンデンサ間の接続点J1又はJ5から二つのスイッチ素子間の接続点J2又はJ4への向き（図23に示される矢印の向き参照）に流れる。更に、パネル容量Cpの両端電圧Vpが降下する。
パネル容量Cpの両端電圧Vpが実質的に零まで降下するとき、制御部31は第二の放電維持パルス発生部1Bで、第二のスイッチ素子Q2と第四のスイッチ素子Q4とをオフさせ、第一のスイッチ素子Q1と第三のスイッチ素子Q3とをオンさせる。そのとき、第二のスイッチ素子Q2と第四のスイッチ素子Q4とでは電流が実質的に零に等しいのでスイッチング損失が生じない。そのスイッチングにより第一の放電維持パルス発生部1Aでは、電力回収部3A1と3A2とのインダクタLがパネル容量Cpと更に共振する。その共振電流ILが第五のスイッチ素子Q5とインダクタLとを上記と同じ向き（図23に示される矢印の向き参照）に流れる。一方、パネル容量Cpの両端電圧Vpが零を超えて更に降下する。
パネル容量Cpの両端電圧Vpが負のピークに達するとき、制御部31は第一の放電維持パルス発生部1Aで、第五のスイッチ素子Q5をオフさせ、第一のスイッチ素子Q1と第三のスイッチ素子Q3とをオンさせる。ここで、第五のスイッチ素子Q5では共振電流ILが実質的に零まで減衰しているのでスイッチング損失が生じない。一方、第一のスイッチ素子Q1と第三のスイッチ素子Q3とでは両端電圧が実質的に零に等しいのでスイッチング損失が生じない。そのスイッチングによりパネル容量Cpの両端電圧Vpが負のピーク値に固定される。
放電維持パルス電圧のパルス幅に相当する所定時間が経過するとき、制御部31は、第二の放電維持パルス発生部1Bで、第一のスイッチ素子Q1と第三のスイッチ素子Q3とをオフさせ、電力回収部3B1と3B2とのそれぞれの第五のスイッチ素子Q5をオンさせる。そのとき、第一のスイッチ素子Q1と第三のスイッチ素子Q3とでは電流が実質的に零に等しいのでスイッチング損失が生じない。そのスイッチングにより第二の放電維持パルス発生部1Bでは、電力回収部3B1と3B2とのそれぞれのインダクタLがパネル容量Cpと同時に共振する。その共振電流ILは第五のスイッチ素子Q5とインダクタLとを、二つのコンデンサ間の接続点J1又はJ5から二つのスイッチ素子間の接続点J2又はJ4への向き（図23に示される矢印の向き参照）に流れる。更に、パネル容量Cpの両端電圧Vpが上昇する。
パネル容量Cpの両端電圧Vpが実質的に零まで上昇するとき、制御部31は第一の放電維持パルス発生部1Aで、第一のスイッチ素子Q1と第三のスイッチ素子Q3とをオフさせ、第二のスイッチ素子Q2と第四のスイッチ素子Q4とをオンさせる。そのとき、第一のスイッチ素子Q1と第三のスイッチ素子Q3とでは電流が実質的に零に等しいのでスイッチング損失が生じない。そのスイッチングにより第二の放電維持パルス発生部1Bでは、電力回収部3B1と3B2とのインダクタLがパネル容量Cpと更に共振する。その共振電流ILが第五のスイッチ素子Q5とインダクタLとを上記の向き（図23に示される矢印の向き参照）に流れる。一方、パネル容量Cpの両端電圧Vpが零を超えて更に上昇する。
パネル容量Cpの両端電圧Vpが正のピークに達するとき、制御部31は第二の放電維持パルス発生部1Bで、電力回収部3B1と3B2とのそれぞれの第五のスイッチ素子Q5をオフさせ、第二のスイッチ素子Q2と第四のスイッチ素子Q4とをオンさせる。ここで、第五のスイッチ素子Q5では共振電流ILが実質的に零まで減衰しているのでスイッチング損失が生じない。一方、第二のスイッチ素子Q2と第四のスイッチ素子Q4とでは両端電圧が実質的に零に等しいのでスイッチング損失が生じない。そのスイッチングによりパネル容量Cpの両端電圧Vpが正のピーク値に固定される。
第一のトランス2Aの二次巻線2A3と第二のトランス2Bの二次巻線2B3とは図23に示される例とは別に、同じ極性で接続されても良い。そのとき、制御部31は、第二の放電維持パルス発生部1Bのスイッチング動作を、上記のスイッチング動作とは実質的に逆位相に制御する。
本発明の実施形態１５によるＰＤＰ駆動装置では上記の通り、制御部31が二つの駆動部10Aと10Bとのスイッチング動作の間に所定の位相差を設ける。それにより、放電維持パルス電圧Vpの極性が反転するとき、電力回収部3A1と3A2、又は3B1と3B2、のいずれか一対のインダクタLがＰＤＰ20のパネル容量Cpと上記のように共振する。その共振がパネル容量Cpの両端電圧Vpの極性をほとんど電力消費なしで反転させる。すなわちその共振期間中、放電維持パルス発生部1Aと1Bとの回路素子、ＰＤＰ20の維持電極と走査電極、及びリード線のそれぞれの抵抗（図示せず）により消費される電力が抑えられる。こうして、ＰＤＰ20のパネル容量Cpの充放電に起因する無効電力が低減する。
本発明の実施形態１５によるＰＤＰ駆動装置では実施形態５によるＰＤＰ駆動装置と同様に、第一の放電維持パルス発生部1Aがハーフブリッジ型のインバータ部1A1と1A2とを含み、第二の放電維持パルス発生部1Bがハーフブリッジ型のインバータ部1B1と1B2とを含む（図8参照)。それぞれのインバータ部の縦続接続1A1と1A2及び1B1と1B2とでは四つのコンデンサC1〜C4が直列に接続され、それぞれのコンデンサの両端電圧がいずれも実質的にVs／4に等しく維持される。従って、本発明の実施形態５によるＰＤＰ駆動装置と同様、トランス2Aと2Bとの鉄損が低減する。更に、放電維持パルス発生部1Aと1Bとの回路素子の耐圧が小さくても良い。それ故、本発明の実施形態１５による放電維持パルス発生部1Aと1B及びトランス2Aと2Bは小型化が容易である。
本発明の実施形態１５による放電維持パルス発生部1Aと1Bとはそれぞれ、二つのハーフブリッジ型インバータ部の縦続接続（1A1と1A2、1B1と1B2）を含む。その他に、放電維持パルス発生部1Aと1Bとがそれぞれ、同様な構成のハーフブリッジ型インバータ部を三つ以上、縦続接続させた構成を有し、かつ、トランス2Aと2Bとがそれぞれ、一次巻線を三つ以上、含んでも良い。そのとき、トランス2Aと2Bとでは、それぞれの一次巻線に対し印加される一次電圧が更に低減するので、鉄損が更に低減する。その上、放電維持パルス発生部1Aと1Bとの回路素子の耐圧が更に低減する。
本発明の実施形態１５による電力回収部3A1、3A2、3B1、及び3B2では、第一のダイオードD1がスイッチ素子に置換されても良い。制御部31はそのとき、それらのスイッチ素子のオンオフのタイミングを、第一のダイオードD1のオンオフのタイミングと一致するように制御すれば良い。
本発明の実施形態１５による電力回収部3A1、3A2、3B1、及び3B2は、実施形態５による電力回収部3A1、3A2、3B1、及び3B2の双方向スイッチを単方向スイッチに置換したものである（図8参照)。その他に、本発明の実施形態８による電力回収部3Aと3Bとの双方向スイッチ（図13参照）を単方向スイッチに置換しても良い。制御部は上記と同様なオンオフ制御を行う。それにより、そのＰＤＰ駆動装置は本発明の実施形態１５によるＰＤＰ駆動装置と同様な効果を発揮する。
《実施形態１６》
図24は、本発明の実施形態１６によるプラズマディスプレイの構成を示すブロック図である。本発明の実施形態１６によるプラズマディスプレイの構成は、二つのトランス2Dと2Eとを含む点を除き、本発明の実施形態１によるプラズマディスプレイの構成と同様である。従って、図24では図1に示される構成要素と同様な構成要素に対し図1と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態１での説明を援用する。
放電維持パルス発生部1の出力端子は第一のトランス2Dの一次巻線2D1と第二のトランス2Eの一次巻線2E1との両端に接続される。放電維持パルス発生部1はＰＦＣコンバータ40から直流電力を入力し、その直流電力を用い一次パルス電圧VFDとVFEとを発生させる。
第一のトランス2Dの二次巻線2D2と第二のトランス2Eの二次巻線2E2とは、例えば直列に接続される。その他に、並列に接続されても良い。二つの二次巻線2D2と2E2との直列接続（又は並列接続）の一端はＰＤＰ20の維持電極X1、X2、X3、…へ接続され、他端は接地される。そのとき、走査電極Y1、Y2、Y3、…は接地される。逆に、二つの二次巻線2D2と2E2との直列接続（又は並列接続）の一端がＰＤＰ20の走査電極Y1、Y2、Y3、…へ接続され、他端が接地されても良い。そのとき、維持電極X1、X2、X3、…は接地される。それぞれの接地導体としては共通の導体、例えばＰＤＰ20のフレーム（図示せず）が利用される。それにより、走査電極Y1、Y2、Y3、…（又は維持電極X1、X2、X3、…）は二つの二次巻線2D2と2E2とに、上記の接地導体（例えばＰＤＰ20のフレーム）を通して接続される。その他に、維持電極X1、X2、X3、…と走査電極Y1、Y2、Y3、…とが共に、接地導体（例えばＰＤＰ20のフレーム）を通さずに直接、二つの二次巻線2D2と2E2と接続されても良い。
二つのトランス2Dと2Eとは一次パルス電圧VFDとVFEとのそれぞれのレベルを所定のレベルに変化させる。二つの二次巻線2D2と2E2とが直列に接続されるとき、トランス2Dと2Eとのそれぞれの二次電圧の和が放電維持パルス電圧として維持電極X1、X2、X3、…（又は走査電極Y1、Y2、Y3、…）に対し同時に印加される。二つの二次巻線2D2と2E2とが並列に接続されるとき、トランス2Dと2Eとの二次電圧が放電維持パルス電圧として維持電極X1、X2、X3、…（又は走査電極Y1、Y2、Y3、…）に対し同時に印加される。その場合、トランス2Dと2Eとの二次電圧は同じレベルに設定される。
図25は、本発明の実施形態１６によるＰＤＰ駆動装置10及びＰＤＰ20の等価回路図である。本発明の実施形態１６によるＰＤＰ駆動装置10は、二つのトランス2Dと2Eとを含む点で、本発明の実施形態１によるＰＤＰ駆動装置10とは異なる（図2参照)。図25では図2に示される構成要素と同様な構成要素に対し図2と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態１での説明を援用する。
第一のトランス2Dの一次巻線2D1は、第一のコンデンサC1と第二のコンデンサC2との接続点J1、及び、第一のスイッチ素子Q1と第二のスイッチ素子Q2との接続点J2、の間に接続される。第二のトランス2Eの一次巻線2E1は、第三のコンデンサC3と第四のコンデンサC4との接続点J5、及び、第三のスイッチ素子Q3と第四のスイッチ素子Q4との接続点J6、の間に接続される。
図25では、第一のトランス2Dの二次巻線2D2と第二のトランス2Eの二次巻線2E2とが直列に接続される。二つの二次巻線2D2と2E2とはその他に、並列に接続されても良い。二つの二次巻線2D2と2E2との直列接続（又は並列接続）の両端はＰＤＰ20の維持電極Xと走査電極Yとに接続される。図25では、ＰＤＰ20の等価回路がパネル容量Cpでのみ表され、放電セルでの放電時にＰＤＰ20を流れる電流の経路は省略される。更に、第一のトランス2Dの励磁インダクタンスが、その二次巻線2D2と並列に接続されるインダクタLDとして明示される。同様に、第二のトランス2Eの励磁インダクタンスが、その二次巻線2E2と並列に接続されるインダクタLEとして明示される。
図25では走査電極Yが接地される。その他に、維持電極Xが接地されても良い。
制御部30（図24参照）は、例えば本発明の実施形態１と同様に、第一のスイッチ素子Q1と第三のスイッチ素子Q3との対、及び、第二のスイッチ素子Q2と第四のスイッチ素子Q4との対、を交互にかつ周期的にオンオフさせる。特に、それぞれの対ではオンオフが同時に行われる。それにより、一定周期の交流電圧、すなわち一次パルス電圧VFDとVFEとがそれぞれ、第一のトランス2Dの一次巻線2D1と第二のトランス2Eの一次巻線2E1とに対し同時に印加される。更に、二つのトランス2Dと2Eとの二次電圧が、放電維持パルス電圧VpとしてＰＤＰ20の維持電極Xと走査電極Yとの間に印加され、パネル容量Cpが充放電される。その上、放電維持パルス電圧Vpの立ち上がり期間及び立ち下がり期間中、二つのトランス2Dと2Eとのそれぞれの励磁インダクタンスLDとLEとの直列接続がＰＤＰ20のパネル容量Cpと共振する。その共振がパネル容量Cpの両端電圧Vpの極性をほとんど電力消費なしで反転させる。
図25に示されるように第一のトランス2Dの二次巻線2D2と第二のトランス2Eの二次巻線2E2とが直列に接続されるとき、制御部30は上記のスイッチング制御とは別に、二つのインバータ部11と12とのスイッチング動作の間に、次のような（0°より大きく180°より小さい）位相差を設定しても良い。以下、図25に示されるように、第一のトランス2Dの一次巻線2D1と第二のトランス2Eの二次巻線2E1とが同じ極性で放電維持パルス発生部1に接続され、かつ、第一のトランス2Dの二次巻線2D2と第二のトランス2Eの二次巻線2E2とが同じ極性で直列に接続されるときを想定する。
第二のスイッチ素子Q2と第四のスイッチ素子Q4とが所定時間、オン状態に維持されるとき、すなわち、放電維持パルス電圧Vpが正のピーク値に所定時間、維持されるとき、制御部30は第二のスイッチ素子Q2をオフさせ、第四のスイッチ素子Q4をオン状態に維持する。そのとき第二のスイッチ素子Q2では電流が実質的に零に等しいのでスイッチング損失が生じない。そのスイッチングにより、第一のトランス2Dの励磁インダクタンスLDだけがパネル容量Cpと共振する。更にパネル容量Cpの両端電圧Vpが降下する。
パネル容量Cpの両端電圧Vpが実質的に零まで降下するとき、制御部30は第四のスイッチ素子Q4をオフさせる。そのとき第四のスイッチ素子Q4では電流が実質的に零に等しいのでスイッチング損失が生じない。そのスイッチングによりパネル容量Cpの両端電圧Vpが零に固定される。
制御部30は更に、第一のスイッチ素子Q1をオンさせ、第三のスイッチ素子Q3をオフ状態に維持する。そのスイッチングにより、第二のトランス2Eの励磁インダクタンスLEだけがパネル容量Cpと共振する。更にパネル容量Cpの両端電圧Vpが零から降下する。
パネル容量Cpの両端電圧Vpが負のピークに達するとき、制御部30は第三のスイッチ素子Q3をオンさせる。ここで、第三のスイッチ素子Q3では両端電圧が実質的に零に等しいのでスイッチング損失が生じない。そのスイッチングにより、パネル容量Cpの両端電圧Vpが負のピーク値に固定される。
制御部30は、パネル容量Cpの両端電圧Vpすなわち放電維持パルス電圧Vpの極性を負から正に反転させるときも同様に、第二のインバータ部12のスイッチング動作を第一のインバータ部11のスイッチング動作より遅らせる。
図25の例とは別に、第一のトランス2Dの一次巻線2D1と第二のトランス2Eの二次巻線2E1との対、又は第一のトランス2Dの二次巻線2D2と第二のトランス2Eの二次巻線2E2との対のいずれか一方で、二つの巻線の極性が互いに逆であっても良い。そのとき制御部31は、二つのインバータ部11と12とのいずれかのスイッチング動作を上記のスイッチング動作とは実質的に逆位相に維持する。それにより、放電維持パルス電圧Vpの極性は上記と同様に反転する。
放電維持パルス発生部1の上記のスイッチング動作により、放電維持パルス電圧Vpの立ち上がり期間及び立ち下がり期間中、第一のトランス2Dの励磁インダクタンスLDと第二のトランス2Eの励磁インダクタンスLEとが、交互に又は同時にＰＤＰ20のパネル容量Cpと共振する。その共振がパネル容量Cpの両端電圧Vpの極性をほとんど電力消費なしで反転させる。すなわち、その共振期間中、放電維持パルス発生部1の回路素子、ＰＤＰ20の維持電極と走査電極、及びリード線のそれぞれの抵抗（図示せず）により消費される電力が抑えられる。こうして、ＰＤＰ20のパネル容量Cpの充放電に起因する無効電力が低減する。
更に、二つのトランス2Dと2Eとの励磁インダクタンスLDとLEとはいずれも、ＰＤＰ20のパネル容量Cpと並列に接続されるので、上記の共振期間が放電維持パルス電圧Vpの立ち上がり期間と立ち下がり期間とに限られる。従って、上記の共振がＰＤＰ20の画像に対し悪影響を及ぼさない。その上、ＰＤＰ20の発光時には上記の共振に伴うリンギングを考慮しなくても良いので、ＰＤＰ駆動装置10の回路素子の耐圧が低くても良い。
以上の結果、本発明の実施形態１６によるＰＤＰ駆動装置10では、放電維持パルス発生部1が電力回収部を含まなくても良い。それにより、ＰＤＰ駆動装置10は部品点数が少なくかつ実装面積が小さい。
本発明の実施形態１６による放電維持パルス発生部1は図25に示される通り、ハーフブリッジ型のインバータ部11と12とを含む。それらのコンデンサC1〜C4は直列に接続され、それぞれの両端電圧はいずれも実質的にVs／4に等しく維持される。従って、一次パルス電圧VFDとVFEとの実効値がいずれも小さい。その実効値は例えば、従来の放電維持パルス発生部のようなフルブリッジ型インバータによる一次パルス電圧の実効値の、実質的に1／4倍に等しい。こうして、トランス2Dと2Eとでは一次電圧の実効値が小さいので、鉄損が低減する。更に放電維持パルス発生部1の回路素子の耐圧が小さくても良い。それ故、本発明の実施形態１６による放電維持パルス発生部1及び二つのトランス2Dと2Eとは小型化が容易である。
本発明の実施形態１６によるＰＤＰ駆動装置10では、二つのトランス2Dと2Eとの励磁インダクタンスLDとLEとがＰＤＰ20のパネル容量Cpと共振し始めるとき、それぞれの励磁インダクタンスには電流が既に流れている。それ故、放電維持パルス電圧Vpの立ち上がり及び立ち下がりが速い。すなわち、放電維持パルス電圧の立ち上がり期間及び立ち下がり期間が短縮される。その結果、放電維持期間が短縮されるので、一フィールド当たりのサブフィールドが容易に増える。こうして、本発明の実施形態１６によるプラズマディスプレイは、ＰＤＰ20の階調の更なる精細化、すなわち更なる高画質化が容易である。
本発明の実施形態１６によるＰＤＰ駆動装置10では二つのトランス2Dと2Eとのそれぞれの励磁インダクタンスLDとLEとがＰＤＰ20のパネル容量Cpと上記のように共振する。その他に、第一のトランス2Dの二次巻線2D2又は第二のトランス2Eの二次巻線2E2のいずれか一方、又はその両方に対し、二つのトランス2Dと2Eとは独立なインダクタが並列に接続されても良い。そのインダクタのインダクタンスは、そのインダクタと接続されるトランス（2D又は2E）の励磁インダクタンス（LD又はLE）より十分に小さく設定される。そのインダクタはＰＤＰ20のパネル容量Cpと上記のように共振する。そのとき、共振電流は主にインダクタを流れ、トランス（2D又は2E）にはほとんど流れない。従って、そのトランス（2D又は2E）の銅損が低減する。
本発明の実施形態１６によるＰＤＰ駆動装置10は、ハーフブリッジ型インバータ部とトランスとの対を二つ（11と2D、12と2E）含む。その他に、ＰＤＰ駆動装置10が同様な構成の対を三つ以上、含んでも良い。ここで、それらのインバータ部は上記の二つのインバータ部11と12と同様に、縦続接続される。それにより、それぞれのトランスでは、一次電圧が更に低減するので、鉄損が更に低減する。その上、放電維持パルス発生部1の回路素子の耐圧が更に低減する。
本発明の実施形態１６によるＰＤＰ駆動装置10の構成（図24、25参照）は、本発明の実施形態１によるＰＤＰ駆動装置10の構成（図1、2参照）でそのトランス2を上記二つのトランス2Dと2Eとに分けた構成と等価である。同様に、本発明の実施形態２又は３による二つの駆動部10Aと10Bとの構成（図3〜6参照）でそのトランス2A、2B、及び2Cをそれぞれ、二つのトランスに分けても良い。そのとき、制御部31（図3、5参照）は例えば、本発明の実施形態２又は３と同様なスイッチング制御を行う。ここで、二つの放電維持パルス発生部1Aと1Bとのそれぞれでは、二つのインバータ部（1A1と1A2、1B1と1B2）のスイッチング動作が同位相（又は逆位相）に維持される。その他に、同じ放電維持パルス発生部に接続される二つのトランスの二次巻線が直列に接続されるとき、制御部31はその放電維持パルス発生部では二つのインバータ部のスイッチング動作の間に、上記のような（0°より大きく180°より小さい）位相差を設定しても良い。それぞれのスイッチング制御により、放電維持パルス電圧Vpが本発明の実施形態２又は３と同様に変化する。その結果、本発明の実施形態２又は３と同様な効果が発揮される。
《実施形態１７》
本発明の実施形態１７によるプラズマディスプレイの構成は、放電維持パルス発生部1の回路構成を除き、実施形態１６によるプラズマディスプレイの構成と同様である。従って、それら同様な構成要素については図24を参照し、かつそれらの詳細は実施形態１６での説明を援用する。
図26は、本発明の実施形態１７によるＰＤＰ駆動装置10及びＰＤＰ20の等価回路図である。本発明の実施形態１７によるＰＤＰ駆動装置10は、二つのトランス2Dと2Eとを含む点で、本発明の実施形態４によるＰＤＰ駆動装置10とは異なる（図7参照)。図26では図7又は図25に示される構成要素と同様な構成要素に対し図7又は図25と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態４又は１６での説明を援用する。
制御部30（図24参照）は例えば本発明の実施形態４と同様に、放電維持パルス発生部1のスイッチ素子Q1〜Q4、及び、二つの電力回収部31と32とのそれぞれのスイッチ素子Q5とQ6、に対するオンオフ制御を行う。特に、二つのインバータ部11と12とのスイッチング動作、及び二つの電力回収部31と32とのスイッチング動作はそれぞれ、同位相（又は逆位相）に維持される。それにより、一定周期の交流電圧、すなわち一次パルス電圧VFDとVFEとがそれぞれ、第一のトランス2Dの一次巻線2D1と第二のトランス2Eの一次巻線2E1とに対し同時に印加される。更に、二つのトランス2Dと2Eとの二次電圧が放電維持パルス電圧VpとしてＰＤＰ20の維持電極Xと走査電極Yとの間に印加され、パネル容量Cpが充放電される。その上、放電維持パルス電圧Vpの立ち上がり期間及び立ち下がり期間中、二つの電力回収部31と32とのそれぞれのインダクタLがＰＤＰ20のパネル容量Cpと同時に共振する。その共振がパネル容量Cpの両端電圧Vpの極性をほとんど電力消費なしで反転させる。ここで、第一のトランス2Dの二次巻線2D2と第二のトランス2Eの二次巻線2E2とが並列に接続されるときは、二つの電力回収部31と32とのいずれか一方が含まれなくても良い。
図26に示されるように第一のトランス2Dの二次巻線2D2と第二のトランス2Eの二次巻線2E2とが直列に接続されるとき、制御部30は上記のオンオフ制御とは別に、互いに接続されるインバータ部と電力回収部との対（11と31、12と32）のスイッチング動作の間に、次のような（0°より大きく180°より小さい）位相差を設定しても良い。以下、図26に示されるように、第一のトランス2Dの一次巻線2D1と第二のトランス2Eの二次巻線2E1とが同じ極性で放電維持パルス発生部1に接続され、かつ、第一のトランス2Dの二次巻線2D2と第二のトランス2Eの二次巻線2E2とが同じ極性で直列に接続されるときを想定する。
第二のスイッチ素子Q2と第四のスイッチ素子Q4とが所定時間、オン状態に維持されるとき、すなわち、放電維持パルス電圧Vpが正のピーク値に所定時間、維持されるとき、制御部30は第二のスイッチ素子Q2をオフさせ、第四のスイッチ素子Q4をオン状態に維持する。制御部30はそれと同時に、第一の電力回収部31の第五のスイッチ素子Q5をオンさせる。そのとき、第二のスイッチ素子Q2では電流が実質的に零に等しいのでスイッチング損失が生じない。そのスイッチングにより、第一の電力回収部31のインダクタLがパネル容量Cpと共振する。更にパネル容量Cpの両端電圧Vpが降下する。
パネル容量Cpの両端電圧Vpが実質的に零まで降下するとき、制御部30は第四のスイッチ素子Q4と第一の電力回収部31の第五のスイッチ素子Q5とをオフさせる。そのとき、第四のスイッチ素子Q4では電流が実質的に零に等しいのでスイッチング損失が生じない。一方、第五のスイッチ素子Q5では共振電流ILが実質的に零まで減衰しているのでスイッチング損失が生じない。そのスイッチングによりパネル容量Cpの両端電圧Vpが零に固定される。
制御部30は更に、第一のスイッチ素子Q1をオンさせ、第三のスイッチ素子Q3をオフ状態に維持する。制御部30はそれと同時に、第二の電力回収部32の第五のスイッチ素子Q5をオンさせる。そのスイッチングにより、第二の電力回収部32のインダクタLがパネル容量Cpと共振する。更にパネル容量Cpの両端電圧Vpが零から降下する。
パネル容量Cpの両端電圧Vpが負のピークに達するとき、制御部30は、第二の電力回収部32の第五のスイッチ素子Q5をオフさせ、第三のスイッチ素子Q3をオンさせる。ここで、第五のスイッチ素子Q5では共振電流ILが実質的に零まで減衰しているのでスイッチング損失が生じない。一方、第三のスイッチ素子Q3では両端電圧が実質的に零に等しいのでスイッチング損失が生じない。そのスイッチングにより、パネル容量Cpの両端電圧Vpが負のピーク値に固定される。
制御部30は、パネル容量Cpの両端電圧Vpすなわち放電維持パルス電圧Vpの極性を負から正に反転させるときも同様に、第二のインバータ部12のスイッチング動作を第一のインバータ部11のスイッチング動作より遅らせ、第二の電力回収部32のスイッチング動作を第一の電力回収部31のスイッチング動作より遅らせる。
図26の例とは別に、第一のトランス2Dの一次巻線2D1と第二のトランス2Eの二次巻線2E1との対、又は第一のトランス2Dの二次巻線2D2と第二のトランス2Eの二次巻線2E2との対のいずれか一方で、二つの巻線の極性が互いに逆であっても良い。そのとき制御部31は、インバータ部と電力回収部との対（11と31、12と32）のいずれかのスイッチング動作を上記のスイッチング動作とは実質的に逆位相に維持する。それにより、放電維持パルス電圧Vpの極性は上記と同様に反転する。
放電維持パルス発生部1の上記のスイッチング動作により、放電維持パルス電圧Vpの立ち上がり期間及び立ち下がり期間中、二つの電力回収部31と32とのそれぞれのインダクタLが交互に又は同時にＰＤＰ20のパネル容量Cpと共振する。その共振がパネル容量Cpの両端電圧Vpの極性をほとんど電力消費なしで反転させる。すなわち、その共振期間中、放電維持パルス発生部1の回路素子、ＰＤＰ20の維持電極と走査電極、及びリード線のそれぞれの抵抗（図示せず）により消費される電力が抑えられる。こうして、ＰＤＰ20のパネル容量Cpの充放電に起因する無効電力が低減する。
本発明の実施形態１７による放電維持パルス発生部1は図26に示される通り、ハーフブリッジ型のインバータ部11と12とを含む。それらのコンデンサC1〜C4は直列に接続され、それぞれの両端電圧はいずれも実質的にVs／4に等しく維持される。従って、一次パルス電圧VFDとVFEとの実効値がいずれも小さい。その実効値は例えば、従来の放電維持パルス発生部のようなフルブリッジ型インバータによる一次パルス電圧の実効値の、実質的に1／4倍に等しい。こうして、トランス2Dと2Eとでは一次電圧の実効値が小さいので、鉄損が低減する。更に放電維持パルス発生部1の回路素子の耐圧が小さくても良い。それ故、本発明の実施形態１７による放電維持パルス発生部1及び二つのトランス2Dと2Eとは小型化が容易である。
本発明の実施形態１７によるＰＤＰ駆動装置10は、ハーフブリッジ型インバータ部、電力回収部、及びトランスの組を二つ（11と31と2D、12と32と2E）含む。その他に、ＰＤＰ駆動装置10が同様な構成の組を三つ以上、含んでも良い。ここで、それらのインバータ部は上記の二つのインバータ部11と12と同様に、縦続接続される。それにより、それぞれのトランスでは、一次電圧が更に低減するので、鉄損が更に低減する。その上、放電維持パルス発生部1の回路素子の耐圧が更に低減する。
本発明の実施形態１７によるＰＤＰ駆動装置10の構成（図26参照）は、本発明の実施形態４によるＰＤＰ駆動装置10の構成（図7参照）でそのトランス2を上記二つのトランス2Dと2Eとに分けた構成と等価である。同様に、本発明の実施形態５又は６による二つの駆動部10Aと10Bとの構成（図8、9参照）でそのトランス2A、2B、及び2Cをそれぞれ、二つのトランスに分けても良い。そのとき、制御部31（図3、5参照）は例えば、本発明の実施形態５、６、又は１３と同様なスイッチング制御を行う。ここで、同じ放電維持パルス発生部に接続される二つのトランスの二次巻線が並列に接続されるときは、その放電維持パルス発生部では二つのインバータ部のいずれか一方が電力回収部を含まなくても良い。二つの放電維持パルス発生部1Aと1Bとのそれぞれでは、二つのインバータ部（1A1と1A2、1B1と1B2）のスイッチング動作が同位相（又は逆位相）に維持され、二つの電力回収部（3A1と3A2、3B1と3B2）のスイッチング動作が同位相（又は逆位相）に維持される。
その他に、同じ放電維持パルス発生部に接続される二つのトランスの二次巻線が直列に接続されるときは、その放電維持パルス発生部ではインバータ部と電力回収部との二対のスイッチング動作の間に、上記のような（0°より大きく180°より小さい）位相差が設定されても良い。
それぞれのスイッチング制御により放電維持パルス電圧Vpが本発明の実施形態５、６、又は１３と同様に変化する。その結果、本発明の実施形態５、６、又は１３と同様な効果が発揮される。
本発明の実施形態１７による電力回収部31と32とのそれぞれでは図26に示される通り、第五のスイッチ素子Q5、第六のスイッチ素子Q6、第一のダイオードD1、及び第二のダイオードD2が双方向スイッチを構成する。双方向スイッチはその構成に限らず、インダクタLを流れる共振電流ILを反転させ得るものであれば良い。例えば、第一のダイオードD1と第二のダイオードD2とがそれぞれスイッチ素子に置換されても良い。制御部30はそのとき、それらのスイッチ素子のオンオフのタイミングを、第一のダイオードD1と第二のダイオードD2とのオンオフのタイミングと一致するように制御すれば良い。
本発明の実施形態１７によるＰＤＰ駆動装置10では、第一のトランス2Dの二次巻線2D2と第二のトランス2Eの二次巻線2E2とが直列に接続されるとき、制御部30は、互いに接続されるインバータ部と電力回収部との二対（11と31、12と32）のスイッチング動作の間に上記のような（0°より大きく180°より小さい）位相差を設定しても良い。そのとき、そのＰＤＰ駆動装置は、本発明の実施形態１４と同様に、二つの電力回収部31と32とのいずれか一方を含まなくても良い。その他に、本発明の実施形態１５と同様に、二つの電力回収部31と32とが双方向スイッチに代え、単方向スイッチを含んでも良い。すなわち、それらの電力回収部では共振電流ILがインダクタLを一方向にしか流れない。従って、電力回収部が双方向スイッチを含まなくても良い。こうして、そのＰＤＰ駆動装置は、本発明の実施形態１４又は１５と同様に、部品点数が少なく、かつ実装面積が小さい。
《実施形態１８》
図27は、本発明の実施形態１８によるプラズマディスプレイの構成を示すブロック図である。本発明の実施形態１８によるプラズマディスプレイの構成は、二つのトランス2Dと2Eとを含む点を除き、本発明の実施形態７によるプラズマディスプレイの構成と同様である。従って、図27では図10に示される構成要素と同様な構成要素に対し図10と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態７での説明を援用する。
放電維持パルス発生部1の出力端子は第一のトランス2Dの一次巻線2D1と第二のトランス2Eの一次巻線2E1との両端に接続される。放電維持パルス発生部1はＰＦＣコンバータ40から直流電力を入力し、その直流電力を用い一次パルス電圧VFDとVFEとを発生させる。
第一のトランス2Dの二次巻線2D2と第二のトランス2Eの二次巻線2E2とは、例えば直列に接続される。その他に、並列に接続されても良い。二つの二次巻線2D2と2E2との直列接続（又は並列接続）の一端は電力回収部3を通し、ＰＤＰ20の維持電極X1、X2、X3、…へ接続され、他端は電力回収部3を通し接地される。そのとき、走査電極Y1、Y2、Y3、…は接地される。逆に、二つの二次巻線2D2と2E2との直列接続（又は並列接続）の一端が電力回収部3を通しＰＤＰ20の走査電極Y1、Y2、Y3、…へ接続され、他端が電力回収部3を通し接地されても良い。そのとき、維持電極X1、X2、X3、…は接地される。それぞれの接地導体としては、共通の導体、例えばＰＤＰ20のフレーム（図示せず）が利用される。それにより、走査電極Y1、Y2、Y3、…（又は維持電極X1、X2、X3、…）は二つの二次巻線2D2と2E2とに、上記の接地導体（例えばＰＤＰ20のフレーム）を通して接続される。その他に、維持電極X1、X2、X3、…と走査電極Y1、Y2、Y3、…とが共に、接地導体（例えばＰＤＰ20のフレーム）を通さずに直接、二つの二次巻線2D2と2E2と接続されても良い。
図28は、本発明の実施形態１８によるＰＤＰ駆動装置10及びＰＤＰ20の等価回路図である。本発明の実施形態１８によるＰＤＰ駆動装置10は、二つのトランス2Dと2Eとを含む点で、本発明の実施形態７によるＰＤＰ駆動装置10とは異なる（図11参照)。図28では図11又は図25に示される構成要素と同様な構成要素に対し図11又は図25と同じ符号を付す。更に、それら同様な構成要素の詳細については実施形態７又は１６での説明を援用する。
制御部30（図27参照）は例えば本発明の実施形態７と同様に、放電維持パルス発生部1のスイッチ素子Q1〜Q4、及び、電力回収部3のスイッチ素子Q5とQ6、に対するオンオフ制御を行う。特に、二つのインバータ部11と12とのスイッチング動作は同位相（又は逆位相）に維持される。それにより、一定周期の交流電圧、すなわち一次パルス電圧VFDとVFEとがそれぞれ、第一のトランス2Dの一次巻線2D1と第二のトランス2Eの一次巻線2E1とに対し同時に印加される。更に、二つのトランス2Dと2Eとの二次電圧が放電維持パルス電圧VpとしてＰＤＰ20の維持電極Xと走査電極Yとの間に印加され、パネル容量Cpが充放電される。その上、放電維持パルス電圧Vpの立ち上がり期間及び立ち下がり期間中、電力回収部3のインダクタLがＰＤＰ20のパネル容量Cpと共振する。その共振がパネル容量Cpの両端電圧Vpの極性をほとんど電力消費なしで反転させる。すなわち、その共振期間中、放電維持パルス発生部1の回路素子、ＰＤＰ20の維持電極と走査電極、及びリード線のそれぞれの抵抗（図示せず）により消費される電力が抑えられる。こうして、ＰＤＰ20のパネル容量Cpの充放電に起因する無効電力が低減する。
本発明の実施形態１８による放電維持パルス発生部1は図28に示される通り、ハーフブリッジ型のインバータ部11と12とを含む。それらのコンデンサC1〜C4は直列に接続され、それぞれの両端電圧はいずれも実質的にVs／4に等しく維持される。従って、一次パルス電圧VFDとVFEとの実効値がいずれも小さい。その実効値は例えば、従来の放電維持パルス発生部のようなフルブリッジ型インバータによる一次パルス電圧の実効値の、実質的に1／4倍に等しい。こうして、トランス2Dと2Eとでは一次電圧の実効値が小さいので、鉄損が低減する。更に放電維持パルス発生部1の回路素子の耐圧が小さくても良い。それ故、本発明の実施形態１８による放電維持パルス発生部1及び二つのトランス2Dと2Eとは小型化が容易である。
本発明の実施形態１８によるＰＤＰ駆動装置10は、互いに接続されるハーフブリッジ型インバータ部とトランスとの対を二つ（11と2D、12と2E）含む。その他に、ＰＤＰ駆動装置10が同様な構成の対を三つ以上、含んでも良い。ここで、それらのインバータ部は上記の二つのインバータ部11と12と同様に、縦続接続される。それにより、それぞれのトランスでは、一次電圧が更に低減するので、鉄損が更に低減する。その上、放電維持パルス発生部1の回路素子の耐圧が更に低減する。
本発明の実施形態１８によるＰＤＰ駆動装置10の構成（図27、28参照）は、本発明の実施形態７によるＰＤＰ駆動装置10の構成（図10、11参照）でそのトランス2を上記二つのトランス2Dと2Eとに分けた構成と等価である。同様に、本発明の実施形態８又は９による二つの駆動部10Aと10Bとの構成（図12〜15参照）でそのトランス2A、2B、及び2Cをそれぞれ二つのトランスに分けても良い。そのとき、制御部31（図12、14参照）は例えば本発明の実施形態８、９、又は１３と同様なスイッチング制御を行う。ここで、二つの放電維持パルス発生部1Aと1Bとのそれぞれでは、二つのインバータ部（1A1と1A2、1B1と1B2）のスイッチング動作が同位相（又は逆位相）に維持される。そのスイッチング制御により、放電維持パルス電圧Vpが本発明の実施形態８、９、又は１３と同様に変化する。その結果、本発明の実施形態８、９、又は１３と同様な効果が発揮される。
本発明の実施形態１８による電力回収部3では図28に示される通り、第五のスイッチ素子Q5、第六のスイッチ素子Q6、第一のダイオードD1、及び第二のダイオードD2が双方向スイッチを構成する。双方向スイッチはその構成に限らず、インダクタLを流れる共振電流ILを反転させ得るものであれば良い。例えば、第一のダイオードD1と第二のダイオードD2とがそれぞれスイッチ素子に置換されても良い。制御部30はそのとき、それらのスイッチ素子のオンオフのタイミングを、第一のダイオードD1と第二のダイオードD2とのオンオフのタイミングと一致するように制御すれば良い。
《実施形態１９》
図29は、本発明の実施形態１９によるプラズマディスプレイの構成を示すブロック図である。本発明の実施形態１９によるプラズマディスプレイの構成は、二つの電力回収部3Dと3Eとを含む点を除き、本発明の実施形態１８によるプラズマディスプレイの構成と同様である。従って、図29では図27に示される構成要素と同様な構成要素に対し図27と同じ符号を付す。それら同様な構成要素の詳細については実施形態１８での説明を援用する。
第一のトランス2Dの二次巻線2D2と第二のトランス2Eの二次巻線2E2とは直列に接続される。その接続点Jは接地される。その接地導体としては、例えばＰＤＰ20のフレーム（図示せず）が利用される。二つの二次巻線2D2と2E2との直列接続の一端はＰＤＰ20の維持電極X1、X2、X3、…へ接続され、他端は走査電極Y1、Y2、Y3、…へ接続される。
第一の電力回収部3Dは第一のトランス2Dの二次巻線2D2と並列に接続される。第二の電力回収部3Eは第二のトランス2Eの二次巻線2E2と並列に接続される。
図30は、本発明の実施形態１９によるＰＤＰ駆動装置10及びＰＤＰ20の等価回路図である。本発明の実施形態１９によるＰＤＰ駆動装置10は、二つの電力回収部3Dと3Eとを含む点で、本発明の実施形態１８によるＰＤＰ駆動装置10とは異なる（図28参照)。図30では図28に示される構成要素と同様な構成要素に対し図28と同じ符号を付す。更に、それら同様な構成要素の詳細については実施形態１８での説明を援用する。
二つの電力回収部3Dと3Eとのそれぞれの構成は、本発明の実施形態１８による電力回収部3と同様である。第一の電力回収部3Dの第六のスイッチ素子Q6と第二の電力回収部3Eの第五のスイッチ素子Q5とが接続点Jに接続され、接地される。
例えば、図30では、第一のトランス2Dの一次巻線2D1と第二のトランス2Eの二次巻線2E1とが同じ極性で放電維持パルス発生部1に接続され、第一のトランス2Dの二次巻線2D2と第二のトランス2Eの二次巻線2E2とが同じ極性で直列に接続される。
制御部30（図29参照）は例えば本発明の実施形態７と同様に、放電維持パルス発生部1のスイッチ素子Q1〜Q4、及び二つの電力回収部3Dと3Eとのスイッチ素子Q5とQ6、に対するオンオフ制御を行う。特に、二つのインバータ部11と12とのスイッチング動作、及び二つの電力回収部3Dと3Eとのスイッチング動作はそれぞれ、同位相（又は逆位相）に維持される。それにより、一定周期の交流電圧、すなわち一次パルス電圧VFDとVFEとがそれぞれ、第一のトランス2Dの一次巻線2D1と第二のトランス2Eの一次巻線2E1とに対し同時に印加される。更に、二つのトランス2Dと2Eとの二次電圧が放電維持パルス電圧VpとしてＰＤＰ20の維持電極Xと走査電極Yとの間に印加され、パネル容量Cpが充放電される。その上、放電維持パルス電圧Vpの立ち上がり期間及び立ち下がり期間中、二つの電力回収部3Dと3EとのインダクタLがＰＤＰ20のパネル容量Cpと共振する。その共振がパネル容量Cpの両端電圧Vpの極性をほとんど電力消費なしで反転させる。すなわち、その共振期間中、放電維持パルス発生部1の回路素子、ＰＤＰ20の維持電極と走査電極、及びリード線のそれぞれの抵抗（図示せず）により消費される電力が抑えられる。こうして、ＰＤＰ20のパネル容量Cpの充放電に起因する無効電力が低減する。
第一のトランス2Dの二次巻線2D2と第二のトランス2Eの二次巻線2E2とが直列に接続されるとき（図30参照）、制御部30は上記のスイッチング制御とは別に、二つのインバータ部11と12とのスイッチング動作間、及び二つの電力回収部3Dと3Eとのスイッチング動作間に次のような（0°より大きく180°より小さい）位相差を設定しても良い。以下、図30に示されるように、第一のトランス2Dの一次巻線2D1と第二のトランス2Eの二次巻線2E1とが同じ極性で放電維持パルス発生部1に接続され、かつ、第一のトランス2Dの二次巻線2D2と第二のトランス2Eの二次巻線2E2とが同じ極性で直列に接続されるときを想定する。
第二のスイッチ素子Q2と第四のスイッチ素子Q4とが所定時間、オン状態に維持されるとき、すなわち、放電維持パルス電圧Vpが正のピーク値に所定時間、維持されるとき、制御部30は第二のスイッチ素子Q2をオフさせ、第四のスイッチ素子Q4をオン状態に維持する。制御部30はそれと同時に、第一の電力回収部3Dの第五のスイッチ素子Q5をオンさせる。そのとき、第二のスイッチ素子Q2では電流が実質的に零に等しいのでスイッチング損失が生じない。そのスイッチングにより、第一の電力回収部3DのインダクタLがパネル容量Cpと共振する。更にパネル容量Cpの両端電圧Vpが降下する。
パネル容量Cpの両端電圧Vpが実質的に零まで降下するとき、制御部30は第四のスイッチ素子Q4と第一の電力回収部3Dの第五のスイッチ素子Q5とをオフさせる。そのとき、第四のスイッチ素子Q4では電流が実質的に零に等しいのでスイッチング損失が生じない。一方、第五のスイッチ素子Q5では共振電流ILが実質的に零まで減衰しているのでスイッチング損失が生じない。そのスイッチングによりパネル容量Cpの両端電圧Vpが零に固定される。
制御部30は更に、第一のスイッチ素子Q1をオンさせ、第三のスイッチ素子Q3をオフ状態に維持する。制御部30はそれと同時に、第二の電力回収部3Eの第五のスイッチ素子Q5をオンさせる。そのスイッチングにより、第二の電力回収部3EのインダクタLがパネル容量Cpと共振する。更にパネル容量Cpの両端電圧Vpが零から降下する。
パネル容量Cpの両端電圧Vpが負のピークに達するとき、制御部30は、第二の電力回収部3Eの第五のスイッチ素子Q5をオフさせ、第三のスイッチ素子Q3をオンさせる。ここで、第五のスイッチ素子Q5では、共振電流ILが実質的に零まで減衰しているのでスイッチング損失が生じない。一方、第三のスイッチ素子Q3では両端電圧が実質的に零に等しいのでスイッチング損失が生じない。そのスイッチングにより、パネル容量Cpの両端電圧Vpが負のピーク値に固定される。
制御部30は、パネル容量Cpの両端電圧Vpすなわち放電維持パルス電圧Vpの極性を負から正に反転させるときも同様に、第二のインバータ部12のスイッチング動作を第一のインバータ部11のスイッチング動作より遅らせ、第二の電力回収部3Eのスイッチング動作を第一の電力回収部3Dのスイッチング動作より遅らせる。
図30の例とは別に、第一のトランス2Dの一次巻線2D1と第二のトランス2Eの二次巻線2E1との対、又は第一のトランス2Dの二次巻線2D2と第二のトランス2Eの二次巻線2E2との対のいずれか一方で、二つの巻線の極性が互いに逆であっても良い。そのとき制御部30は、二つのインバータ部11と12とのいずれかのスイッチング動作を上記のスイッチング動作とは実質的に逆位相に維持する。それに併せて、対応する電力回収部3D又は3Eのスイッチング動作を上記とは逆位相に維持する。それにより、放電維持パルス電圧Vpの極性は上記と同様に反転する。
放電維持パルス発生部1の上記のスイッチング動作により、放電維持パルス電圧Vpの立ち上がり期間及び立ち下がり期間中、二つの電力回収部3Dと3EとのインダクタLが同時に又は交互にＰＤＰ20のパネル容量Cpと共振する。その共振がパネル容量Cpの両端電圧Vpの極性をほとんど電力消費なしで反転させる。すなわち、その共振期間中、放電維持パルス発生部1の回路素子、ＰＤＰ20の維持電極と走査電極、及びリード線のそれぞれの抵抗（図示せず）により消費される電力が抑えられる。こうして、ＰＤＰ20のパネル容量Cpの充放電に起因する無効電力が低減する。
本発明の実施形態１９による放電維持パルス発生部1は図30に示される通り、ハーフブリッジ型のインバータ部11と12とを含む。それらのコンデンサC1〜C4は直列に接続され、それぞれの両端電圧はいずれも実質的にVs／4に等しく維持される。従って、一次パルス電圧VFDとVFEとの実効値がいずれも小さい。その実効値は例えば、従来の放電維持パルス発生部のようなフルブリッジ型インバータによる一次パルス電圧の実効値の、実質的に1／4倍に等しい。こうして、トランス2Dと2Eとでは一次電圧の実効値が小さいので、鉄損が低減する。更に放電維持パルス発生部1の回路素子の耐圧が小さくても良い。それ故、本発明の実施形態１９による放電維持パルス発生部1及び二つのトランス2Dと2Eとは小型化が容易である。
本発明の実施形態１９によるＰＤＰ駆動装置10は、互いに接続されるハーフブリッジ型インバータ部、トランス、及び電力回収部の組を二つ（11＋2D＋3D、12＋2E＋3E）含む。その他に、ＰＤＰ駆動装置10が同様な構成の組を三つ以上、含んでも良い。ここで、それらのインバータ部は上記の二つのインバータ部11と12と同様に、縦続接続される。それにより、それぞれのトランスでは、一次電圧が更に低減するので、鉄損が更に低減する。その上、放電維持パルス発生部1の回路素子の耐圧が更に低減する。
本発明の実施形態１９によるＰＤＰ駆動装置10の構成（図29、30参照）は、本発明の実施形態７によるＰＤＰ駆動装置10の構成（図10、11参照）でそのトランス2を上記二つのトランス2Dと2Eとに分けた構成と等価である。同様に、本発明の実施形態８又は９による二つの駆動部10Aと10Bとの構成（図12〜15参照）でそのトランス2A、2B、及び2Cをそれぞれ、二つのトランスに分けても良い。そのとき、制御部31（図12、14参照）は本発明の実施形態８、９、又は１３と同様なスイッチング制御を行う。ここで、二つの放電維持パルス発生部1Aと1Bとのそれぞれでは、二つのインバータ部と二つの電力回収部とのそれぞれのスイッチング動作が上記のように同位相（又は逆位相）で行われても良い。その他に、それらのスイッチング動作の間に上記のような（0°より大きく180°より小さい）位相差が設定されても良い。そのスイッチング制御により、放電維持パルス電圧Vpが本発明の実施形態８、９、又は１３と同様に変化する。その結果、本発明の実施形態８、９、又は１３と同様な効果が発揮される。
本発明の実施形態１９による二つの電力回収部3Dと3Eとでは図30に示される通り、第五のスイッチ素子Q5、第六のスイッチ素子Q6、第一のダイオードD1、及び第二のダイオードD2が双方向スイッチを構成する。双方向スイッチはその構成に限らず、インダクタLを流れる共振電流ILを反転させ得るものであれば良い。例えば、第一のダイオードD1と第二のダイオードD2とがそれぞれスイッチ素子に置換されても良い。制御部30はそのとき、それらのスイッチ素子のオンオフのタイミングを、第一のダイオードD1と第二のダイオードD2とのオンオフのタイミングと一致するように制御すれば良い。
本発明の実施形態１９によるＰＤＰ駆動装置10は、本発明の実施形態１４と同様なスイッチング制御により、二つの電力回収部3Dと3Eとのいずれか一方を含まなくても良い。その他に、本発明の実施形態１５と同様なスイッチング制御により、二つの電力回収部3Dと3Eとが双方向スイッチに代え、単方向スイッチを含んでも良い。すなわち、それらの電力回収部では共振電流ILがインダクタLを一方向にしか流れない。従って、電力回収部が双方向スイッチを含まなくても良い。こうして、そのＰＤＰ駆動装置は本発明の実施形態１９による装置より部品点数が少なく、かつ実装面積が小さい。
《実施形態２０》
図31は、本発明の実施形態２０によるプラズマディスプレイの構成を示すブロック図である。本発明の実施形態２０によるプラズマディスプレイの構成は、二つのトランス2Dと2Eとを含む点を除き、本発明の実施形態１０によるプラズマディスプレイの構成と同様である。従って、図31では図16に示される構成要素と同様な構成要素に対し図16と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態１０での説明を援用する。
放電維持パルス発生部1の出力端子は第一のトランス2Dの一次巻線2D1と第二のトランス2Eの一次巻線2E1との両端に接続される。放電維持パルス発生部1はＰＦＣコンバータ40から直流電力を入力し、その直流電力を用い一次パルス電圧VFDとVFEとを発生させる。
第一のトランス2Dの二次巻線2D2と第二のトランス2Eの二次巻線2E2とは、例えば直列に接続される。その他に、並列に接続されても良い。二つの二次巻線2D2と2E2との直列接続（又は並列接続）の一端は第一の電力回収部3aを通し、ＰＤＰ20の維持電極X1、X2、X3、…へ接続され、他端は第一の電力回収部3aを通し接地される。そのとき、走査電極Y1、Y2、Y3、…は接地される。逆に、二つの二次巻線2D2と2E2との直列接続（又は並列接続）の一端が第一の電力回収部3aを通しＰＤＰ20の走査電極Y1、Y2、Y3、…へ接続され、他端が第一の電力回収部3aを通し接地されても良い。そのとき、維持電極X1、X2、X3、…は接地される。それぞれの接地導体としては、共通の導体、例えばＰＤＰ20のフレーム（図示せず）が利用される。それにより、走査電極Y1、Y2、Y3、…（又は維持電極X1、X2、X3、…）は二つの二次巻線2D2と2E2とに、上記の接地導体（例えばＰＤＰ20のフレーム）を通して接続される。その他に、維持電極X1、X2、X3、…と走査電極Y1、Y2、Y3、…とが共に、接地導体（例えばＰＤＰ20のフレーム）を通さずに直接、二つの二次巻線2D2と2E2と接続されても良い。
図32は、本発明の実施形態２０によるＰＤＰ駆動装置10及びＰＤＰ20の等価回路図である。本発明の実施形態２０によるＰＤＰ駆動装置10は、二つのトランス2Dと2Eとを含む点で、本発明の実施形態１０によるＰＤＰ駆動装置10とは異なる（図17参照)。図32では図17又は図25に示される構成要素と同様な構成要素に対し図17又は図25と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態１０又は１６での説明を援用する。
制御部32（図31参照）は例えば本発明の実施形態１０と同様に、放電維持パルス発生部1のスイッチ素子Q1〜Q4、並びに、二つの電力回収部3aと3bとのそれぞれのスイッチ素子Q5、Q6、及びQ7に対するオンオフ制御を行う。特に、二つのインバータ部11と12とのスイッチング動作は同位相（又は逆位相）に維持される。それにより、一定周期の交流電圧、すなわち一次パルス電圧VFDとVFEとがそれぞれ、第一のトランス2Dの一次巻線2D1と第二のトランス2Eの一次巻線2E1とに対し同時に印加される。更に、二つのトランス2Dと2Eとの二次電圧が放電維持パルス電圧VpとしてＰＤＰ20の維持電極Xと走査電極Yとの間に印加され、パネル容量Cpが充放電される。その上、放電維持パルス電圧Vpの立ち上がり期間及び立ち下がり期間中、二つの電力回収部3aと3bとのそれぞれのインダクタLがＰＤＰ20のパネル容量Cpと交互に共振する。その共振がパネル容量Cpの両端電圧Vpの極性をほとんど電力消費なしで反転させる。
放電維持パルス発生部1の上記のスイッチング動作により、放電維持パルス電圧Vpの立ち上がり期間及び立ち下がり期間中、電力回収部3のインダクタLがＰＤＰ20のパネル容量Cpと共振する。その共振が、パネル容量Cp及び電力回収部3aと3bとのそれぞれのコンデンサCの間で電力を効率良く交換させる。すなわち、その共振期間中、放電維持パルス発生部1の回路素子、ＰＤＰ20の維持電極と走査電極、及びリード線のそれぞれの抵抗（図示せず）により消費される電力が抑えられる。こうして、ＰＤＰ20のパネル容量Cpの充放電に起因する無効電力が低減する。
本発明の実施形態２０による放電維持パルス発生部1は図32に示される通り、ハーフブリッジ型のインバータ部11と12とを含む。それらのコンデンサC1〜C4は直列に接続され、それぞれの両端電圧はいずれも実質的にVs／4に等しく維持される。従って、一次パルス電圧VFDとVFEとの実効値がいずれも小さい。その実効値は例えば、従来の放電維持パルス発生部のようなフルブリッジ型インバータによる一次パルス電圧の実効値の、実質的に1／4倍に等しい。こうして、トランス2Dと2Eとでは一次電圧の実効値が小さいので、鉄損が低減する。更に放電維持パルス発生部1の回路素子の耐圧が小さくても良い。それ故、本発明の実施形態２０による放電維持パルス発生部1及び二つのトランス2Dと2Eとは小型化が容易である。
電力回収部3aと3bとのそれぞれのインダクタLがパネル容量Cpと共振するとき、その共振電流はトランス2Dと2Eとには実質上流れない。従って、その共振期間ではトランス2Dと2Eとでは銅損が生じない。その結果、本発明の実施形態２０によるＰＤＰ駆動装置全体の消費電力が低減する。更に、トランス2Dと2Eとを流れる電流の実効値が低減するので、放電維持パルス発生部1の回路素子の電流容量、及びトランス2Dと2Eとの電流容量が小さくても良い。それ故、本発明の実施形態２０によるＰＤＰ駆動装置は小型化が容易である。その上、トランス2Dと2Eとの小型化によりその鉄損が低減する。こうして、本発明の実施形態２０によるＰＤＰ駆動装置の消費電力が更に低減する。それに加え、電力回収部3aと3bとのそれぞれのスイッチ素子Q5、Q6、及びQ7の耐圧がいずれも低減する。
本発明の実施形態２０によるＰＤＰ駆動装置10は、二つのハーフブリッジ型インバータ部11と12との縦続接続を含む。その他に、ＰＤＰ駆動装置10が同様な構成のハーフブリッジ型インバータ部を三つ以上、含んでも良い。ここで、それらのインバータ部は上記の二つのインバータ部11と12と同様に、縦続接続される。それにより、それぞれのトランスでは、一次電圧が更に低減するので、鉄損が更に低減する。その上、放電維持パルス発生部1の回路素子の耐圧が更に低減する。
本発明の実施形態２０によるＰＤＰ駆動装置10の構成（図31、32参照）は、本発明の実施形態１０によるＰＤＰ駆動装置10の構成（図16、17参照）でそのトランス2を上記二つのトランス2Dと2Eとに分けた構成と等価である。同様に、本発明の実施形態１１又は１２による二つの駆動部10Aと10Bとの構成（図18〜20参照）でそのトランス2A、2B、及び2Cをそれぞれ、二つのトランスに分けても良い。そのとき、制御部32（図16、19参照）は例えば、本発明の実施形態１１又は１２と同様なスイッチング制御を行う。ここで、二つの放電維持パルス発生部1Aと1Bとのそれぞれでは、二つのインバータ部（1A1と1A2、1B1と1B2）のスイッチング動作が同位相（又は逆位相）に維持される。それにより、放電維持パルス電圧Vpが本発明の実施形態１１又は１２と同様に変化する。その結果、本発明の実施形態１１又は１２と同様な効果が発揮される。
本発明の実施形態２０による電力回収部3aと3bとではそれぞれ、図30に示される通り、第五のスイッチ素子Q5、第六のスイッチ素子Q6、第一のダイオードD1、及び第二のダイオードD2が双方向スイッチを構成する。双方向スイッチはその構成に限らず、インダクタLを流れる共振電流ILを反転させ得るものであれば良い。例えば、第一のダイオードD1と第二のダイオードD2とがそれぞれスイッチ素子に置換されても良い。制御部32はそのとき、それらのスイッチ素子のオンオフのタイミングを、第一のダイオードD1と第二のダイオードD2とのオンオフのタイミングと一致するように制御すれば良い。
本発明は例えばＰＤＰのような容量性負荷の駆動装置に関し、上記の通り、一次パルス電圧の実効値、すなわちトランスの一次電圧の実効値を低減させ、トランス及び装置全体の小型化及び省電力を実現する。このように、本発明は産業上利用することができる発明である。
本発明の実施形態１によるプラズマディスプレイの構成を示すブロック図である。 本発明の実施形態１によるＰＤＰ駆動装置10とＰＤＰ20との等価回路図である。 本発明の実施形態２によるプラズマディスプレイの構成を示すブロック図である。 本発明の実施形態２によるＰＤＰ駆動装置の第一の駆動部10Aと第二の駆動部10B、及びＰＤＰ20の等価回路図である。 本発明の実施形態３によるプラズマディスプレイの構成を示すブロック図である。 本発明の実施形態３によるＰＤＰ駆動装置の第一の駆動部10Aと第二の駆動部10B、及びＰＤＰ20の等価回路図である。 本発明の実施形態４によるＰＤＰ駆動装置10とＰＤＰ20との等価回路図である。 本発明の実施形態５によるＰＤＰ駆動装置の第一の駆動部10Aと第二の駆動部10B、及びＰＤＰ20の等価回路図である。 本発明の実施形態６によるＰＤＰ駆動装置の第一の駆動部10Aと第二の駆動部10B、及びＰＤＰ20の等価回路図である。 本発明の実施形態７によるプラズマディスプレイの構成を示すブロック図である。 本発明の実施形態７によるＰＤＰ駆動装置10とＰＤＰ20との等価回路図である。 本発明の実施形態８によるプラズマディスプレイの構成を示すブロック図である。 本発明の実施形態８によるＰＤＰ駆動装置の第一の駆動部10Aと第二の駆動部10B、及びＰＤＰ20の等価回路図である。 本発明の実施形態９によるプラズマディスプレイの構成を示すブロック図である。 本発明の実施形態９によるＰＤＰ駆動装置の第一の駆動部10Aと第二の駆動部10B、及びＰＤＰ20の等価回路図である。 本発明の実施形態１０によるプラズマディスプレイの構成を示すブロック図である。 本発明の実施形態１０によるＰＤＰ駆動装置10とＰＤＰ20との等価回路図である。 本発明の実施形態１１によるＰＤＰ駆動装置の第一の駆動部10Aと第二の駆動部10B、及びＰＤＰ20の等価回路図である。 本発明の実施形態１２によるプラズマディスプレイの構成を示すブロック図である。 本発明の実施形態１２によるＰＤＰ駆動装置の第一の駆動部10Aと第二の駆動部10B、及びＰＤＰ20の等価回路図である。 本発明の実施形態１３によるＰＤＰ駆動装置について、放電維持パルス発生部1Aと1Bとのスイッチ素子Q1〜Q4のオン／オフ期間、電力回収部3A1、3A2、3B1、及び3B2のスイッチ素子Q5とQ6とのオン／オフ期間、ＰＤＰ20のパネル容量Cpの両端電圧Vp、並びに電力回収部3A1、3A2、3B1、及び3B2のインダクタLに流れる共振電流ILを示す波形図である。 本発明の実施形態１４によるＰＤＰ駆動装置の第一の駆動部10Aと第二の駆動部10B、及びＰＤＰ20の等価回路図である。 本発明の実施形態１５によるＰＤＰ駆動装置の第一の駆動部10Aと第二の駆動部10B、及びＰＤＰ20の等価回路図である。 本発明の実施形態１６によるプラズマディスプレイの構成を示すブロック図である。 本発明の実施形態１６によるＰＤＰ駆動装置10及びＰＤＰ20の等価回路図である。 本発明の実施形態１７によるＰＤＰ駆動装置10及びＰＤＰ20の等価回路図である。 本発明の実施形態１８によるプラズマディスプレイの構成を示すブロック図である。 本発明の実施形態１８によるＰＤＰ駆動装置10及びＰＤＰ20の等価回路図である。 本発明の実施形態１９によるプラズマディスプレイの構成を示すブロック図である。 本発明の実施形態１９によるＰＤＰ駆動装置10及びＰＤＰ20の等価回路図である。 本発明の実施形態２０によるプラズマディスプレイの構成を示すブロック図である。 本発明の実施形態２０によるＰＤＰ駆動装置10及びＰＤＰ20の等価回路図である。 従来のプラズマディスプレイの構成を示すブロック図である。 フルブリッジ型インバータ部101a及び二つの相似な電力回収部101bと101cを含む従来の放電維持パルス発生部101、トランス102、及びＰＤＰ20の等価回路図である。 フルブリッジ型インバータ部と別の電力回収部101dとを含む従来の放電維持パルス発生部101、トランス102、及びＰＤＰ20の等価回路図である。
符号の説明
1 放電維持パルス発生部
11、12 インバータ部
1T 入力端子
C1〜C4 コンデンサ
Q1〜Q4 スイッチ素子
2 トランス
21、22 トランス2の一次巻線
23 トランス2の二次巻線
L トランス2の励磁インダクタンス
20 ＰＤＰ
X ＰＤＰ20の維持電極
Y ＰＤＰ20の走査電極
Cp ＰＤＰ20のパネル容量
Vs 外部電源からの直流電圧
Vp 放電維持パルス電圧
VF1、VF2 一次パルス電圧
IL 共振電流

Claims (21)

  1. 容量性負荷に対し所定のパルス電圧を印加するための装置であり；
    互いに直列に接続される二つのコンデンサと互いに直列に接続される二つのスイッチ素子とをそれぞれ含み、互いに直列に接続される少なくとも二つのインバータ部、を有し、前記スイッチ素子のスイッチングにより所定の直流電圧を一次パルス電圧へ変換するためのパルス発生部；及び、
    前記パルス発生部に接続される一次巻線と、前記容量性負荷に接続される二次巻線と、を含み、前記一次パルス電圧を前記パルス電圧に変換するためのトランス；
    を具備する容量性負荷駆動装置。
  2. 前記トランスが前記一次巻線を少なくとも二つ有し、前記一次巻線のそれぞれが異なる前記インバータ部に接続される、請求項１記載の容量性負荷駆動装置。
  3. 前記トランスが少なくとも二つ具備され、前記トランスのそれぞれの前記一次巻線が異なる前記インバータ部に接続される、請求項１記載の容量性負荷駆動装置。
  4. 前記トランスのそれぞれの前記二次巻線が直列に接続され；
    前記インバータ部のそれぞれのスイッチング動作の間に0°より大きく180°より小さい位相差を設定するための制御部、が具備される；
    請求項３記載の容量性負荷駆動装置。
  5. インダクタ、及び、オン期間に前記インダクタと前記容量性負荷との間の共振に伴う電流を一方向に流すためのスイッチ部、を含み、前記トランスの前記一次巻線に接続される電力回収部；
    を前記インバータ部のそれぞれが有する、
    請求項４記載の容量性負荷駆動装置。
  6. インダクタ、及び、オン期間に前記インダクタと前記容量性負荷との間の共振に伴う電流を一方向に流すためのスイッチ部、を含み、前記トランスの前記二次巻線のそれぞれに一つずつ、並列に接続される電力回収部；
    を有する、請求項４記載の容量性負荷駆動装置。
  7. 前記トランスの励磁インダクタンスが前記容量性負荷と共振する、請求項１記載の容量性負荷駆動装置。
  8. 前記トランスの励磁インダクタンスと前記容量性負荷との共振期間が、前記パルス電圧又は前記一次パルス電圧の立ち上がり期間と立ち下がり期間とに一致する、請求項７記載の容量性負荷駆動装置。
  9. 前記トランスの前記二次巻線と並列に接続され、前記容量性負荷と共振するためのインダクタ；
    を具備する、請求項１記載の容量性負荷駆動装置。
  10. 前記インダクタと前記容量性負荷との共振期間が、前記パルス電圧又は前記一次パルス電圧の立ち上がり期間と立ち下がり期間とに一致する、請求項９記載の容量性負荷駆動装置。
  11. 前記インダクタのインダクタンスが前記トランスの励磁インダクタンスより小さい、請求項９記載の容量性負荷駆動装置。
  12. インダクタ、及び、オン期間に前記インダクタと前記容量性負荷との間の共振に伴う電流を流すためのスイッチ部、を含み、前記トランスの前記一次巻線に接続される電力回収部；
    を前記インバータ部の少なくとも一つが有する、請求項１記載の容量性負荷駆動装置。
  13. インダクタ、及び、オン期間に前記インダクタと前記容量性負荷との間の共振に伴う電流を流すためのスイッチ部、を含み、前記トランスの前記二次巻線に接続される電力回収部；
    を具備する、請求項１記載の容量性負荷駆動装置。
  14. 前記スイッチ部が前記オン期間を前記パルス電圧又は前記一次パルス電圧の立ち上がり期間と立ち下がり期間とに一致させる、請求項１２又は請求項１３のいずれかに記載の容量性負荷駆動装置。
  15. 前記電力回収部では前記インダクタと前記スイッチ部とが直列に接続される、請求項１２又は請求項１３のいずれかに記載の容量性負荷駆動装置。
  16. 前記パルス発生部と前記トランスとをそれぞれ有する第一の駆動部と第二の駆動部、を具備する、請求項１記載の容量性負荷駆動装置。
  17. インダクタ、及び、オン期間に前記インダクタと前記容量性負荷との間の共振に伴う電流を流すためのスイッチ部、を含み、前記トランスに接続される電力回収部；
    を前記第一の駆動部と前記第二の駆動部との少なくとも一方が有する、請求項１６記載の容量性負荷駆動装置。
  18. 前記第一の駆動部のスイッチング動作と前記第二の駆動部のスイッチング動作とを同位相又は逆位相に維持するための制御部；
    を有する請求項１６記載の容量性負荷駆動装置。
  19. 前記トランスの前記二次巻線と前記容量性負荷とが直列に接続され；
    前記第一の駆動部のスイッチング動作と前記第二の駆動部のスイッチング動作との間に0°より大きく180°より小さい位相差を設定するための制御部、が具備される；
    請求項１６記載の容量性負荷駆動装置。
  20. インダクタ、及び、オン期間に前記インダクタと前記容量性負荷との間の共振に伴う電流を一方向に流すためのスイッチ部、を含み、前記トランスに接続される電力回収部；
    を前記第一の駆動部と前記第二の駆動部とが有する、請求項１９記載の容量性負荷駆動装置。
  21. 外部電源からの交流電圧を所定の直流電圧へ変換するための整流部；
    前記直流電圧を所定のパルス電圧へ変換するためのプラズマディスプレイパネル（ＰＤＰ）駆動装置；及び、
    内部に封入されたガスの放電により発光する放電セルと、前記パルス電圧を前記放電セルに対し印加するための複数の電極と、を含むＰＤＰ；
    を有するプラズマディスプレイであり、
    互いに直列に接続される二つのコンデンサと互いに直列に接続される二つのスイッチ素子と、をそれぞれ含み、互いに直列に接続される少なくとも二つのインバータ部、を有し、前記スイッチ素子のスイッチングにより前記直流電圧を一次パルス電圧へ変換するためのパルス発生部；及び、
    前記パルス発生部に接続される一次巻線と、前記ＰＤＰの前記電極に接続される二次巻線と、を含み、前記一次パルス電圧を前記パルス電圧に変換するためのトランス；
    を前記ＰＤＰ駆動装置が具備する、プラズマディスプレイ。
JP2004017414A 2004-01-26 2004-01-26 容量性負荷駆動装置、及びそれを搭載するプラズマディスプレイ Pending JP2005208514A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004017414A JP2005208514A (ja) 2004-01-26 2004-01-26 容量性負荷駆動装置、及びそれを搭載するプラズマディスプレイ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004017414A JP2005208514A (ja) 2004-01-26 2004-01-26 容量性負荷駆動装置、及びそれを搭載するプラズマディスプレイ

Publications (1)

Publication Number Publication Date
JP2005208514A true JP2005208514A (ja) 2005-08-04

Family

ID=34902246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004017414A Pending JP2005208514A (ja) 2004-01-26 2004-01-26 容量性負荷駆動装置、及びそれを搭載するプラズマディスプレイ

Country Status (1)

Country Link
JP (1) JP2005208514A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101453162B (zh) * 2008-09-16 2012-04-25 北京交通大学 T型升压变换器的拓扑结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101453162B (zh) * 2008-09-16 2012-04-25 北京交通大学 T型升压变换器的拓扑结构

Similar Documents

Publication Publication Date Title
US20060038750A1 (en) Driving apparatus of plasma display panel and plasma display
JP4937635B2 (ja) プラズマディスプレイパネル駆動回路およびプラズマディスプレイ装置
US20050088376A1 (en) Capacitive load driver and plasma display
JP2008542792A (ja) プラズマディスプレイパネル駆動回路およびプラズマディスプレイ装置
KR100704453B1 (ko) 직류/직류 컨버터를 통합한 플라즈마 디스플레이 패널의유지 전극 구동 장치 및 유지 전극 구동 방법
JP3719352B2 (ja) プラズマ発生用電源装置及びその製造方法
JP2004029817A (ja) プラズマディスプレイパネルのサステイン駆動装置及び駆動方法
JP5110773B2 (ja) プラズマディスプレイパネル駆動装置
JPWO2007094227A1 (ja) プラズマディスプレイパネル駆動回路
JP2005196131A (ja) 容量性負荷駆動装置、及びそれを搭載するプラズマディスプレイ
JP2007323065A (ja) プラズマ表示装置
KR20060043063A (ko) 용량성 부하구동장치, 및 그것을 탑재한 플라즈마 디스플레이
JP2007057737A (ja) プラズマディスプレイパネル駆動回路およびプラズマディスプレイ装置
KR101070067B1 (ko) 분리된 기판 구조의 플라즈마 디스플레이 패널용 구동 장치
US7286124B2 (en) Circuit arrangement for the AC power supply of a plasma display panel
JP2005208514A (ja) 容量性負荷駆動装置、及びそれを搭載するプラズマディスプレイ
JP2005340185A (ja) プラズマ発生用電源装置の製造方法
JP2006010750A (ja) 容量性負荷駆動装置、及びそれを搭載するプラズマディスプレイ
JP2005221656A (ja) 容量性負荷駆動装置、及びそれを搭載するプラズマディスプレイ
CN101599246B (zh) 等离子体显示装置和等离子体显示面板的驱动方法
JP2005301103A (ja) プラズマディスプレイパネル駆動装置及びプラズマディスプレイ
JP2005275377A (ja) 容量性負荷駆動装置、及びそれを搭載するプラズマディスプレイ
KR101070131B1 (ko) 플라즈마 디스플레이 패널용 전원 공급 장치
JP2005338582A (ja) 容量性負荷駆動装置、及びそれを搭載するプラズマディスプレイ
JP2006208586A (ja) 容量性負荷駆動装置、及びそれを搭載するプラズマディスプレイ

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050524