CN103378731A - 电源装置及电源的控制方法 - Google Patents

Abstract

本发明提供电源装置及电源的控制方法，在CCM区域稳定地进行动作且提高输出电压的电压精度。电源装置包括线圈（L）、在线圈内蓄积能量的第一开关电路（T1）、分别连接线圈和多个输出端子（Po1、Po2）的多个第二开关电路（T3、T4）。第一控制部（30）基于分别从多个输出端子输出的多个输出电压（Vout1、Vout2）的合成值和第一基准值（Vr），生成控制第一开关电路的导通/截止的第一控制信号（VH1）。第二控制部（50）基于多个输出电压中的第一输出电压（Vout1）和第二基准值（Vr），生成控制多个第二开关电路的导通/截止的第二控制信号（VL2），该第二控制信号具有与第一控制信号相同的周期。

Description

电源装置及电源的控制方法

技术领域

本发明涉及一种电源装置及电源的控制方法。

背景技术

个人计算机、手机等的电子设备，在进行信号处理的内部电路内置有供给驱动电压的开关电源电路（DC-DC转换器）。开关电源电路将由例如AC适配器、电池供给的直流电压转换成适合内部电路的动作的驱动电压。例如开关电源电路控制主开关导通/截止（ON/OFF），将直流输入电压进行升压或降压，来生成直流输出电压，并且进行反馈控制，来将供给负载的上述直流输出电压保持为规定的目标电压。

近年来，随着笔记本型个人计算机、手机等的携带型电子设备的普及，对上述开关电源电路的小型化的要求越来越高。因此，提出了一种满足这种要求的能够利用一个电感（线圈）获得多个输出的单电感多输出型（SingleInductor Multiple Output：SIMO）DC-DC转换器。由于在这种DC-DC转换器中，共同使用一个电感来获得多个输出，所以能够抑制伴随输出数的增加而导致的部件个数的增加及电路面积的增大。

在上述多输出型DC-DC转换器中，事先分配与各输出（负载）对应的开关周期，将在各开关周期内生成的电力供给对应的负载。例如在负载为两个的情况下，针对两个负载，交替分配开关周期。然后，在各开关周期，根据对应的负载的大小，对用于向一个电感流通与输入电压对应的电流的主开关的导通时间（占空比）进行调整。因此，为了使这种DC-DC转换器稳定地动作，到各开关周期结束时为止，优选地，将流向电感的线圈电流降为零。即，为了使上述DC-DC转换器稳定地动作，优选地，在开关周期期间内，使DC-DC转换器在线圈电流IL的变化不连续的电流不连续模式（Discontinuous Conduction Mode：DCM）下进行动作。这是因为，在使DC-DC转换器在开关周期期间内线圈电流IL连续地变化的电流连续模式（Continuous Conduction Mode：CCM）下进行动作的情况下，残留在电感内的能量会在下一个开关周期释放给其它的负载，输出电压变得不稳定。然而，在使DC-DC转换器在DCM下进行动作的情况下，比在CCM下进行动作的情况下的效率低。

在美国专利第7538527号说明书、美国专利第7312538号说明书、美国专利申请公开第2008/0130331号说明书及D.Trevisan et al,:Digital Control ofSingle-Inductor Multiple-Output Step-Down DC-DC Converters in CCM,IEEETRANSACTIONS ON INDUSTRAIL ELECTRONICS,VOL.55,NO.9,SEPTEMBER2008,3476-3483.中记载了能够在CCM下进行动作的单电感多输出型DC-DC转换器。图18表示SIMO DC-DC转换器的一个例子。图18示出的DC-DC转换器6为基于输入电压Vi来生成比该输入电压Vi低的两个输出电压Vo1、Vo2的同步整流方式的降压型DC-DC转换器。

如图18所示，DC-DC转换器6具有被供给输入电压Vi的主（main）侧的开关SW11、同步侧的开关SW12、与这两个开关SW11、SW12之间的连接节点连接的电感（线圈）L11。DC-DC转换器6还具有与线圈L11连接的输出侧的开关SW13、SW14和分别与开关SW13、SW14连接的电容C21、C22。

另外，DC-DC转换器6具有：电路111，其生成与两个输出电压Vo1、Vo2的合算值相对应的反馈电压VFB21；误差放大电路112，其对反馈电压VFB21与基准电压Vr1的差电压进行放大，生成误差信号S11。

另外，DC-DC转换器6具有PWM（Pulse Width Modulation：脉冲宽度调制）控制电路113，该PWM控制电路113基于误差信号S11，互补地控制开关SW11、SW12的导通/截止（ON/OFF）。DC-DC转换器6还具有电路114，其包括生成与两个输出电压Vo1、Vo2的差电压相对应的信号S12的误差放大电路115；PWM控制电路116，其基于上述信号S12，互补地控制输出侧的开关SW13、SW14的导通/截止（ON/OFF）。

如上所述，DC-DC转换器6基于两个输出电压Vo1、Vo2的合算值，控制输入侧的开关SW11、SW12，基于两个输出电压Vo1、Vo2的差电压，控制输出侧的开关SW13、SW14。

然而，在上述DC-DC转换器6中，输出电压Vo1、Vo2的电压精度很差。之所以如此，是因为输出电压Vo1、Vo2存在于两个反馈环路中。即，输出电压Vo1、Vo2受到所有的电阻的相对偏差及所有的误差放大电路112、115的偏移量（offset）偏差等的影响。因此，两个输出电压Vo1、Vo2的电压精度很差。

发明内容

本发明提供一种能够在CCM区域下稳定地进行动作，并且提高输出电压的电压精度的电源装置及电源的控制方法。

根据本发明的一个观点，提供一种电源装置。电源装置具有：线圈；第一开关电路，用于在所述线圈蓄积能量；多个第二开关电路，分别连接所述线圈与多个输出端子；第一控制部，基于分别从多个所述输出端子输出的多个输出电压的合成值和第一基准值，生成用于控制所述第一开关电路的导通/截止的第一控制信号；第二控制部，基于所述多个输出电压中的第一输出电压和第二基准值，生成用于控制多个所述第二开关电路的导通/截止的第二控制信号，该第二控制信号具有与所述第一控制信号的周期相同的周期。

根据本发明的一个观点，能够达到在CCM区域稳定地进行动作并且提高输出电压的电压精度的效果。

附图说明

图1是表示第一实施方式的DC-DC转换器的电路图。

图2是表示第一实施方式的DC-DC转换器的动作的波形图。

图3A～图3C是表示第一实施方式的DC-DC转换器的动作的说明图。

图4是表示第一实施方式的DC-DC转换器的动作的说明图。

图5是表示第一实施方式的DC-DC转换器的动作的波形图。

图6A及图6B是表示第一实施方式的DC-DC转换器的动作的波形图。

图7是表示第一实施方式的DC-DC转换器的应用例的电路图。

图8是表示现有的DC-DC转换器的电路图。

图9是表示第二实施方式的DC-DC转换器的电路图。

图10是表示检测电路的内部结构例的电路图。

图11A及图11B是表示检测电路的动作的波形图。

图12是表示第二实施方式的DC-DC转换器的动作的仿真结果。

图13是表示第一实施方式的DC-DC转换器的动作的仿真结果。

图14是表示变形例的DC-DC转换器的电路图。

图15是表示变形例的DC-DC转换器的动作的波形图。

图16是表示变形例的DC-DC转换器的电路框图。

图17是表示变形例的DC-DC转换器的动作的波形图。

图18是表示现有的DC-DC转换器的电路框图。

具体实施方式

通过参照所附上的附图和下面所记载的目前的优选实施方式，能够理解本发明以及本发明的其它的形态及优点。

另外，在下面的说明中，用[]表示的是各种参数的单位。

下面，参照图1～图6B，对第一实施方式进行说明。

如图1所示，DC-DC转换器1为利用一个电感（线圈）L生成多个输出电压的单电感多输出型DC-DC转换器。另外，DC-DC转换器1为基于供给输入端子Pi的输入电压Vin，生成低于该输入电压Vin的两个输出电压Vout1、Vout2的同步整流方式的降压型DC-DC转换器。向与输出端子Po1连接的负载2供给输出电压Vout1，向与输出端子Po2连接的负载3供给输出电压Vout2。在此，作为负载2、3的例子，例举有携带型电子设备（个人计算机、手机、游戏机、数码相机等）及其它电子设备的内部电路、内置于笔记本型的个人计算机的锂离子电池等充电电池等。此外，在本实施方式中，例如，将输入电压Vi设定为10[V]，将输出电压Vout1的目标电压设定为2[V]，将输出电压Vout2的目标电压设定为1[V]。因此，合计输出电压Vout1和输出电压Vout2的合成电压Vout1＋Vout2的目标电压为3[V]。下面，为了便于说明，将上述合成电压Vout1＋Vout2称为合成电压Vout，来进行说明。

DC-DC转换器1包括转换器部10、输出侧的开关电路组20、电容C1、电容C2、第一控制部30、第二控制部50、振荡器70。

在转换器部10中，在被供给输入电压Vin的输入端子Pi与电位低于输入电压Vin的电源线（在此，为地）之间串联连接有晶体管T1和晶体管T2。晶体管T1也叫做主侧晶体管，晶体管T2也叫做同步侧晶体管。这些晶体管T1、T2为例如N沟道MOS晶体管。此外，晶体管T1为用于在线圈L储存能量的第一开关电路的一个例子。

晶体管T1包括与输入端子Pi连接的漏极（第一端子）和源极（第二端子）。晶体管T2包括与晶体管T1的源极连接的漏极（第一端子）和与地连接的源极（第二端子）。

另外，晶体管T1包括接收由第一控制部30供给的控制信号VH1的栅极（控制端子）。晶体管T2包括接收由第一控制部30供给的控制信号VL1的栅极（控制端子）。根据控制信号VH1、VL1，互补地导通/截止（ON/OFF）这些晶体管T1、T2。

两个晶体管T1、T2之间的连接节点与线圈L的第一端子LX连接。该线圈L1的第二端子LY与开关电路组20内的N沟道MOS晶体管T3、T4连接。这些晶体管T3、T4为第二开关电路的一个例子。

晶体管T3包括与线圈L的第二端子LY连接的漏极（第一端子）和与电容C1的第一端子连接的源极（第二端子）。另外，晶体管T3包括与该晶体管T3的漏极连接的背栅极。通过这种连接，形成以从晶体管T3的漏极朝向源极的方向（从线圈L朝向输出端子Po1的方向）作为正方向的体二极管D1。即，体二极管D1的阳极与线圈L的第二端子LY连接，体二极管D1的阴极与输出端子Po1连接。

上述电容C1的第二端子接地。该电容C1的第一端子与输出端子Po1连接。并且，从输出端子Po1向负载2供给电容C1的第一端子的电位即输出电压Vout1。此外，电容C1包含在对输出电压Vout1进行平滑处理的第一平滑化电路中。

晶体管T4包括与线圈L的第二端子LY连接的漏极（第一端子）和与电容C2的第一端子连接的源极（第二端子）。另外，晶体管T4包括与该晶体管T4的源极连接的背栅极。通过这样的连接，形成以从晶体管T4的源极朝向漏极的方向（从输出端子Po2朝向线圈L的方向）作为正方向的体二极管D2。即，体二极管D2的阳极与输出端子Po2连接，体二极管D2的阴极与线圈L的第二端子LY连接。

上述电容C2的第二端子接地。该电容C2的第一端子与输出端子Po2连接。并且，从输出端子Po2向负载3供给电容C2的第一端子的电位即输出电压Vout2。此外，电容C2包含在对输出电压Vout2进行平滑处理的第二平滑化电路中。

另外，晶体管T3包括接收由第二控制部50供给的控制信号VH2的栅极（控制端子）。晶体管T4包括接收由第二控制部50供给的控制信号VL2的栅极（控制端子）。根据控制信号VH2、VL2，互补地导通/截止（ON/OFF）这些晶体管T3、T4。

上述输出端子Po1与第一控制部30及第二控制部50连接。另外，上述输出端子Po2与第一控制部30连接。

第一控制部30基于输出电压Vout1和输出电压Vout2的合成值（在本例子中，为合成电压Vout）和第一基准值（在本例子中为基准电压Vr），控制晶体管T1、T2的导通/截止。由此，第一控制部30使输出电压Vout1和Vout2的合成值接近于目标电压（目标值）。换言之，第一控制部30基于合成电压Vout和基准电压Vr，调整晶体管T1的导通（ON）时间，以向负载2、3供给期望的电力。在本例子中，第一控制部30生成频率（周期）恒定且脉冲宽度根据用于向负载2、3供给的电力而变动的控制信号VH1、VL1。分别向晶体管T1、T2供给控制信号VH1、VL1。

第一控制部30包括第一反馈电压生成电路31、误差放大电路32、PWM控制电路40。

第一反馈电压生成电路31生成与合计输出电压Vout1和输出电压Vout2而得到的合成电压Vout相对应的第一反馈电压VFB1。该第一反馈电压生成电路31包括电阻R1、R2、R3。输出端子Po1与电阻R1的第一端子连接，该电阻R1的第二端子与电阻R3的第一端子连接。另外，输出端子Po2与电阻R2的第一端子连接，该电阻R2的第二端子与电阻R1的第二端子及电阻R3的第一端子连接。另外，电阻R3的第二端子接地。并且，电阻R1、R2、电阻R3之间的节点N1与误差放大电路32的反相输入端子连接。

在这种第一反馈电压生成电路31中，电阻R1、R3通过根据各自的电阻值对输出电压Vout1进行分压，来生成分压电压。另外，电阻R2、R3通过根据各自的电阻值对输出电压Vout2进行分压，来生成分压电压。由此，在节点N1生成输出电压Vout1的分压电压和输出电压Vout2的分压电压的合算值，来作为第一反馈电压VFB1。在此，上述输出电压Vout1的分压电压的值与如下因素相关，该因素为电阻R1与电阻R3的电阻值的比及输出电压Vout1与地的电位差，上述输出电压Vout2的分压电压的值与如下因素相关，该因素为电阻R2与电阻R3的电阻值的比及输出电压Vout2与地的电位差。因此，第一反馈电压生成电路31（电阻R1～R3）生成与合计输出电压Vout1和输出电压Vout2而得到的合成电压Vout成正比例的第一反馈电压VFB1。然后，将该第一反馈电压VFB1供给误差放大电路32的反相输入端子。

向误差放大电路32的同相输入端子供给由基准电源E1生成的基准电压Vr。在此，在输出电压Vout1及输出电压Vout2的合成电压Vout达到目标电压（规格值）时，基准电压Vr与上述第一反馈电压VFB1一致。

误差放大电路32对第一反馈电压VFB1和基准电压Vr进行比较，放大两个电压VFB1、Vr的差电压，以生成误差信号S1。将误差信号S1供给PWM控制电路40。

PWM控制电路40包括PWM比较电路41、防止直通（Anti shootthrough：AST）电路42、驱动电路43、44。

从误差放大电路32向PWM比较电路41的同相输入端子供给误差信号S1。从振荡器70向PWM比较电路41的反相输入端子供给具有规定的周期T（参照图2）的周期信号CK。该周期信号CK为例如锯齿状波信号。锯齿状波信号具有从基准值以所赋予的上升特性上升且通过输入复位而迅速下降至基准值的锯齿状波形。

PWM比较电路41对误差信号S1和周期信号CK进行比较。然后，PWM比较电路41在周期信号CK的电平升高至高于误差信号S1时，生成低电平的PWM信号SG1，在周期信号CK的电平降低至低于误差信号S1时，生成高电平的PWM信号SG1。该PWM信号SG1具有与上述周期T相同的周期。向AST42供给该PWM信号SG1。

AST电路42基于PWM信号SG1，以互补地导通/截止（ON/OFF）转换器部10的晶体管T1、T2并且不使两个晶体管T1、T2同时导通（ON）的方式，生成控制信号SH1、SL1。例如，AST电路42基于低电平的PWM信号SG1，生成低电平的控制信号SH1及高电平的控制信号SL1。另外，AST电路42基于高电平的PWM信号SG1，生成高电平的控制信号SH1及低电平的控制信号SL1。

从AST电路42向驱动电路43供给控制信号SH1。驱动电路43的输出端子与晶体管T1的栅极连接。该驱动电路43响应高电平的控制信号SH1，向晶体管T1供给高电平的控制信号VH1，响应低电平的控制信号SH1，向晶体管T1供给高电平的控制信号VH1。根据高电平的控制信号VH1，晶体管T1导通（ON），根据低电平的控制信号VH1，晶体管T1截止（OFF）。

从AST电路42向驱动电路44供给控制信号SL1。驱动电路44的输出端子与晶体管T2连接。该驱动电路44响应高电平的控制信号SL1，向同步侧的晶体管T2供给高电平的控制信号VL1，响应低电平的控制信号SL1，向晶体管T2供给高电平的控制信号VL1。根据高电平的控制信号VL1，晶体管T2导通（ON），根据低电平的控制信号VL1，晶体管T2截止（OFF）。

控制信号VH1、VL1与PWM信号SG1同样地，具有与上述周期T相同的周期。

如上所述，第一控制部30生成互补地控制晶体管T1、T2导通/截止（ON/OFF）的控制信号VH1、VL1，以使与合成电压Vout相对应的第一反馈电压VFB1接近于基准电压Vr。由此，对输出电压Vout1和输出电压Vout2的合成电压Vout进行控制，以使其接近于基于基准电压Vr及电阻R1～R3的电阻值而得的目标电压。

第二控制部50基于除了多个输出电压Vout1、Vout2中的一个输出电压Vout2之后剩余的输出电压Vout1（第一输出电压）和第二基准值（在本例子中为基准电压Vr），控制晶体管T3、T4的导通/截止（ON/OFF）。由此，第二控制部50使输出电压Vout1接近于目标电压。换言之，第二控制部50基于输出电压Vout1和基准电压Vr，调整晶体管T3的导通（ON）时间，以向负载2供给期望的电力。在本例子中，第二控制部50生成频率（周期）恒定且脉冲宽度根据用于向负载2供给的电力而变动的控制信号VH2、VL2。分别向晶体管T3、T4供给控制信号VH2、VL2。

第二控制部50包括第二反馈电压生成电路51、误差放大电路52、PWM控制电路60。

第二反馈电压生成电路51生成与输出电压Vout1相对应的第二反馈电压VFB2。该第二反馈电压生成电路51包括电阻R4、R5。输出端子Po1与电阻R4的第一端子连接，该电阻R4的第二端子与电阻R5的第一端子连接。电阻R5的第二端子接地。并且，电阻R4、R5之间的节点N2与误差放大电路52的反相输入端子连接。由此，在节点N2生成与电阻R4、R5的电阻值相对应的输出电压Vout1的分压值，来作为第二反馈电压VFB2。该第二反馈电压VFB2的值与如下因素相关，该因素为电阻R4与电阻R5的电阻值的比及输出电压Vout1与地的电位差。因此，第二反馈电压生成电路51（电阻R4、R5）生成与输出电压Vout1成正比例的第二反馈电压VFB2。然后，向误差放大电路52的反相输入端子供给该第二反馈电压VFB2。

向误差放大电路52的同相输入端子供给上述基准电压Vr。在此，在输出电压Vout1达到目标电压（规格值）时，基准电压Vr与上述第二反馈电压VFB2一致。

误差放大电路52对第二反馈电压VFB2和基准电压Vr进行比较，放大两个电压VFB2、Vr的差电压，来生成误差信号S2。向PWM控制电路60供给误差信号S2。

PWM控制电路60包括PWM比较电路61、AST电路62、驱动电路63、64。

向PWM比较电路61的反相输入端子供给上述周期信号CK。该PWM比较电路61对误差信号S2和周期信号CK进行比较。然后，在周期信号CK的电平升高至高于误差信号S2时，PWM比较电路61生成低电平的PWM信号SG2，在周期信号CK的电平降低至低于误差信号S2时，生成高电平的PWM信号SG2。该PWM信号SG2具有与上述周期T相同的周期。因此，PWM信号SG1和PWM信号SG2具有相同的周期。向AST电路62供给PWM信号SG2。

AST电路62基于PWM信号SG2，以互补地使开关电路组20的晶体管T3、T4导通/截止（ON/OFF）并且不使晶体管T3、T4同时导通（ON）的方式，生成控制信号SH2、SL2。例如，AST电路62基于低电平的PWM信号SG2，生成低电平的控制信号SH2及高电平的控制信号SL2。另外，AST电路62基于高电平的PWM信号SG2，生成高电平的控制信号SH2及低电平的控制信号SL2。

从AST电路62向驱动电路63供给控制信号SH2。驱动电路63的输出端子与晶体管T3的栅极连接。该驱动电路63响应高电平的控制信号SH2，向晶体管T3输出高电平的控制信号VH2，另一方面，响应低电平的控制信号SH2，向晶体管T3输出高电平的控制信号VH2。此外，晶体管T3响应高电平的控制信号VH2而导通（ON），响应低电平的控制信号VH2而截止（OFF）。

从AST电路62向驱动电路64供给控制信号SL2。驱动电路64的输出端子与晶体管T4的栅极连接。该驱动电路64响应高电平的控制信号SL2，向晶体管T4供给高电平的控制信号VL2，响应低电平的控制信号SL2，向晶体管T4供给高电平的控制信号VL2。晶体管T4根据高电平的控制信号VL2而导通（ON），根据低电平的控制信号VL2而截止（OFF）。

控制信号VH2、VL2与PWM信号SG2同样地，具有与上述周期T相同的周期。

这样，第二控制部50生成互补地控制晶体管T3、T4导通/截止（ON/OFF）的控制信号VH2、VL2，以使与输出电压Vout1相对应的第二反馈电压VFB2接近于基准电压Vr。由此，对输出电压Vout1进行控制，使其接近于基于基准电压Vr及电阻R4、R5的电阻值而得的目标电压。

接着，对上述DC-DC转换器1的动作进行说明。

如图2所示，在时刻t1，当以规定的周期T将周期信号CK复位至基准值时，该周期信号CK的电平降低至低于误差信号S1、S2。于是，PWM比较电路41生成高电平的PWM信号SG1，PWM比较电路61生成高电平的PWM信号SG2。其结果为，基于高电平的PWM信号SG1，生成高电平的控制信号VH1及低电平的控制信号VL1，基于高电平的PWM信号SG2，生成高电平的控制信号VH2及低电平的控制信号VL2。由此，使晶体管T1导通（ON）并使晶体管T2截止（OFF），并且使晶体管T3导通（ON）并使晶体管T4截止（OFF）。于是，如图3A所示，输入端子Pi经由晶体管T1与线圈L的第一端子LX连接，该线圈L的第二端子LY经由晶体管T3与输出端子Po1连接。因此，形成从输入端子Pi经由线圈L到输出端子Po1的电流路径。在该连接状态的期间内，即，在从图2示出的时刻t1到时刻t2为止的第一期间P1内，与输入电压Vin相对应的线圈电流IL流向线圈L，在线圈L蓄积能量。在该第一期间P1内，随着时间的经过，线圈电流IL以规定的斜率增大。若将输入电压Vin及输出电压Vout1的电压值分别设为Vin、Vout1，将线圈L的电感值设为L，则第一期间P1内的线圈电流IL的增大斜率m1由下面的公式1表示。

$m1=\frac{\mathrm{Vin}-\mathrm{Vout}1}{L}\·\·\·\left(1\right)$

即，第一期间P1的线圈电流IL与输入电压Vin和输出电压Vout1的电位差成正比例地增大。

接着，在时刻t2，当从时刻t1起以规定的上升特性逐渐上升的周期信号CK的电平升高至高于误差信号S1时，PWM比较电路61生成低电平的PWM信号SG1。其结果为，基于低电平的PWM信号SG1，生成低电平的控制信号VH1及高电平的控制信号VL1。由此，晶体管T1截止（OFF），并且晶体管T2导通（ON）。于是，如图3B所示，地经由晶体管T2与线圈L的第一端子LX连接，该线圈L的第二端子LY经由晶体管T3与输出端子Po1连接。因此，形成从地经由线圈L到输出端子Po1的电流路径。在该连接状态的期间内，即，在从图2示出的时刻t2到时刻t3为止的第二期间P2内，向输出端子Po1释放在上述第一期间P1内储存在线圈L内的能量，使得感应电流流向线圈L。在该第二期间P2内，随着时间的经过，线圈电流IL以规定的斜率减小。第二期间P2的线圈电流IL的减小斜率m2由下面的公式2表示。

$m2=-\frac{\mathrm{Vout}1}{L}\·\·\·\left(2\right)$

即，第二期间P2的线圈电流IL与输出电压Vout1成正比例地减小。

接着，在时刻t3，当上述周期信号CK的电平升高至高于误差信号S2时，PWM比较电路61生成低电平的PWM信号SG2。其结果为，基于低电平的PWM信号SG2，生成低电平的控制信号VH2及高电平的控制信号VL2。由此，晶体管T3截止（OFF）并且晶体管T4导通（ON）。于是，如图3C所示，地经由晶体管T2与线圈L的第一端子LX连接，该线圈L的第二端子LY经由晶体管T4与输出端子Po2连接。因此，形成从地经由线圈L到输出端子Po2的电流路径。在该连接状态的期间内，即，在从图2示出的时刻t3到时刻t4为止的第三期间P3内，向输出端子Po2释放在上述第一期间P1内储存在线圈L内的能量，使得感应电流流向线圈L。在该第三期间P3内，随着时间的经过，线圈电流IL以规定的斜率减小。若将输出电压Vout2的电压值设为Vout2，则第三期间P3的线圈电流IL的减小斜率m3由下面的公式3表示。

$m3=-\frac{\mathrm{Vout}2}{L}\·\·\·\left(3\right)$

即，第三期间P3的线圈电流IL与输出电压Vout2成正比例地减小。

此后，在时刻t4，当以规定的周期T再次将周期信号CK复位至基准值时，晶体管T1导通（ON），晶体管T2截止（OFF），并且晶体管T3导通（ON），晶体管T4截止（OFF）。由此，开始下一个周期T，在该周期T中，按照第一期间P1、第二期间P2及第三期间P3的顺序产生该三个期间。

在此，各周期T（第一期间P1～第三期间P3）的线圈电流IL的平均值相当于供给负载2、3的输出电流Io1、Io2的合计值Io1＋Io2。另外，将在晶体管T3导通（ON）的期间（第一期间P1及第二期间P2）内的线圈电流IL的总电流量（参照区域A1）除以周期T进行平均而得到的平均值，相当于供给负载2的输出电流Io1。并且，将在晶体管T4导通（ON）的期间（第三期间P3）内的线圈电流IL的总电流量（参照区域A2）除以周期T进行平均而得到的平均值，相当于供给负载3的输出电流Io2。

接着，针对第一控制部30及第二控制部50的反馈控制进行详细的说明。首先，针对第一控制部30的反馈控制进行说明。

在上述的各周期T的一连串的动作中，当输出电压Vout1和输出电压Vout2的合成电压Vout升高至高于目标电压时，即，当第一反馈电压VFB1升高至高于基准电压Vr时，从误差放大电路32输出的误差信号S1降低。于是，控制信号VH1的高电平的脉冲宽度变窄，晶体管T1的导通（ON）时间即在线圈L蓄积能量的第一期间P1变短。由此，在第一期间P1内，流向线圈L的线圈电流IL的电流量减少，蓄积在线圈L内的能量减少。其结果为，在第二期间P2及第三期间P3中，从线圈L向输出端子Po1、Po2释放的能量减少。因此，供给电容C1及电容C2的线圈电流IL的总电流量减少，所以合成电压Vout降低。

相反地，当合成电压Vout降低至低于目标电压时，即，当第一反馈电压VFB1降低至低于基准电压Vr时，从误差放大电路32输出的误差信号S1上升。于是，控制信号VH1的高电平的脉冲宽度变宽，在线圈L蓄积能量的第一期间P1变长。由此，在第一期间P1内，流向线圈L的线圈电流IL的电流量增加，蓄积在线圈L内的能量增加。其结果为，在第二期间P2及第三期间P3中，从线圈L向输出端子Po1、Po2释放的能量增加。因此，向电容C1及电容C2供给的线圈电流IL的总电流量增加，所以合成电压Vout升高。通过反复进行上述动作，来将合成电压Vout维持在基于基准电压Vr及电阻R1～R3而得的目标电压（规定值）。

这样，第一控制部30基于合成电压Vout和基准电压Vr，以使合成电压Vout接近于基于基准电压Vr及电阻R1～R3而得的目标电压的方式，控制晶体管T1的导通（ON）时间。换言之，在第一控制部30，基于合成电压Vout和基准电压Vr，对线圈电流IL的总电流量（参照图2示出的区域A1、A2）进行控制，以使向负载2、3供给期望的电流，即，使相当于输出电流Io1、Io2的合计值Io1＋Io2的电流流向线圈L。

接着，针对第二控制部50的反馈控制进行说明。

在上述一连串的动作中，当输出电压Vout1升高至高于目标电压时，即，当第二反馈电压VFB2升高至高于基准电压Vr时，从误差放大电路52输出的误差信号S2下降。于是，控制信号VH2的高电平的脉冲宽度变窄，晶体管T3的导通（ON）时间变短，即，线圈L的第二端子LY与输出端子Po1连接的时间（第一期间P1及第二期间P2）变短。因此，向电容C1供给线圈电流IL的时间变短，所以输出电压Vout1降低。在此，在假设输出电压Vout1及输出电压Vout2的合成电压Vout恒定的情况下，若输出电压Vout1升高至高于目标电压，则输出电压Vout2降低至低于目标电压。此时，如上所述，当从误差放大电路52输出的误差信号S2下降时，控制信号VL2的高电平的脉冲宽度变宽。其结果为，晶体管T4的导通（ON）时间即向电容C2供给线圈电流IL的第三期间P3变长。由此，输出电压Vout2升高。

相反地，当输出电压Vout1降低至低于目标电压时，即，当第二反馈电压VFB2降低至低于基准电压Vr时，从误差放大电路52输出的误差信号S2上升。于是，控制信号VH2的高电平的脉冲宽度变宽，晶体管T3的导通（ON）时间变长，即，线圈L的第二端子LY与输出端子Po1连接的时间（第一期间P1及第二期间P2）变长。因此，向电容C1供给线圈电流IL的时间变长，所以输出电压Vout1升高。在此，在假设输出电压Vout1及输出电压Vout2的合成电压Vout为恒定的情况下，若输出电压Vout1降低至低于目标电压，则输出电压Vout2升高至高于目标电压。此时，如上所述，当从误差放大电路52输出的误差信号S2上升时，控制信号VL2的高电平的脉冲宽度变窄。其结果为，晶体管T4的导通（ON）时间即向电容C2供给线圈电流IL的第三期间P3变短。由此，输出电压Vout2降低。通过反复进行上述动作，能够将输出电压Vout1维持在基于基准电压Vr及电阻R4、R5而得的目标电压（规定值）。因此，输出电压Vout2也维持在目标电压（规定值）。

这样，第二控制部50基于输出电压Vout1和基准电压Vr，控制晶体管T3的导通（ON）时间，以使输出电压Vout1接近于基于基准电压Vr及电阻R4、R5而得的目标电压。换言之，在第二控制部50中，基于输出电压Vout1和基准电压Vr，来决定向电容C1（输出端子Po1）供给线圈电流IL的时间长度，从而使期望的输出电流Io1流向负载2。此外，从周期T去掉上述所决定的时间长度之后剩余的时间不利用于生成反馈至第二控制部50的反馈信号，而是用来作为向电容C2供给线圈电流IL来生成输出电压Vout2的时间。如上所述，在第二控制部50中，基于输出电压Vout1及输出电压Vout2中的输出电压Vout1，控制将线圈电流IL分给电容C1、C2（输出端子Po1、Po2）的期间的比例。

而且，由于由第一控制部30生成的控制信号VH1、VL1和由第二控制部50生成的控制信号VH2、VL2为具有相同周期（相同频率）的信号，所以晶体管T1、T2和晶体管T3、T4以相同的开关频率导通/截止（ON/OFF）。由此，即使在使DC-DC转换器1在CCM下进行动作的情况下，也能够稳定地生成输出电压Vout1及输出电压Vout2。即，如图3A～图3C所示，能够看作在输入端子Pi与输出端子Po1、Po2之间配置有具有混频电路和低通滤波器（LPF）的电路，该混频电路包括晶体管T1、T2及晶体管T3、T4，该低通滤波器包括线圈L及电容C1、C2。在此，假设在控制混频电路内的晶体管T1、T2导通/截止（ON/OFF）的控制信号的频率fsw1与控制晶体管T3、T4导通/截止（ON/OFF）的控制信号的频率fsw2不同的情况下，在CCM区域内，在输出电压Vout1、Vout2中会出现fsw1×fsw2的低频成分。例如，在fsw1＝1.5[MHz]、fsw2＝1.4[MHz]的情况下，各输出电压Vout1、Vout2以100[kHz]的频率振动而变得不稳定。与此相对地，由于在本实施方式的DC-DC转换器1中，控制信号VH1、VL1和控制信号VH2、VL2具有相同的频率（周期），所以即使在CCM区域也不会产生上述那样的低频成分。因此，即使在CCM区域，也能够稳定地生成输出电压Vout1及输出电压Vout2。

另外，从其它角度来看，在输出电压Vout1、Vout2处于稳定状态下，通过第一控制部30及第二控制部50，对输出电压Vout1、Vout2进行反馈控制，以使各周期T的开始时刻（参照时刻t1）的线圈电流IL的电流值与各周期T的结束时刻（参照时刻t4）的线圈电流IL的电流值一致。即，对输出电压Vout1、Vout2进行控制，以使在第一期间P1内线圈电流IL增加的电流量与在第二期间P2及第三期间P3内线圈电流IL减少的电流量相等。若将第一～第三期间P1、P2、P3分别设为P1、P2、P3，则基于上述公式1～公式3，线圈电流IL增加的电流量与减少的电流量的关系由下面的公式4表示。

$\frac{\mathrm{Vin}-\mathrm{Vout}1}{L}\×P1-\frac{\mathrm{Vout}1}{L}\×P2-\frac{\mathrm{Vout}2}{L}\×P3=0\·\·\·\left(4\right)$

另外，周期T与第一～第三期间P1、P2、P3的关系由下面的公式5表示。

T＝P1+P2+P3…(5)

通过第一控制部30及第二控制部50的反馈控制，对第一～第三期间P1、P2、P3的时间长度进行控制，使得满足上述公式4及公式5的关系。即，通过第一控制部30的反馈控制，对第一期间P1的时间长度（控制信号VH1的高电平的脉冲宽度）进行控制，使得满足公式4及公式5的关系，通过第二控制部50的反馈控制，来对第二期间P2及第三期间P3的时间长度（控制信号VH2、VL2的脉冲宽度）进行控制。

如上所述，在DC-DC转换器1中，基于两个输出电压Vout1、Vout2的合成电压Vout，来决定规定的周期T内的线圈电流IL的总电流量，并且仅基于单方的输出电压Vout1，来决定在上述周期T内将线圈电流IL分给电容C1、C2的期间的比例。由此，即使在线圈L为一个的情况下，也能够在一个周期T内连续控制两个输出电压Vout1、Vout2。因此，即使在输出电流Io1的电流值与输出电流Io2的电流值不同的情况下，也能够使DC-DC转换器1在CCM区域内稳定地进行动作。另外，由于如上所述地各周期T的开始时刻（参照时刻t1）的线圈电流IL的电流值与各周期T的结束时刻（参照时刻t4）的线圈电流IL的电流值一致，所以即使在CCM区域内，也能够更加稳定地生成输出电压Vout1及输出电压Vout2。

另外，通过第一控制部30的反馈控制将输出电压Vout1和输出电压Vout2的合成电压Vout维持在目标电压，通过第二控制部50的反馈控制将输出电压Vout1维持在目标电压。由此，也能够将从上述合成电压Vout减去输出电压Vout1而得到的输出电压Vout2维持在目标电压。若将电阻R1～R5的电阻值分别设为R1～R5，将基准电压Vr的电压值设为Vr，则用下面的公式6、7来决定输出电压Vout1、Vout2的直流成分Vout1、Vout2。

$\mathrm{Vout}1=\frac{R4+R5}{R5}\×\mathrm{Vr}\·\·\·\left(6\right)$

$\begin{array}{c}\mathrm{Vout}2=\frac{R1\×R3+R1\×R2+R2\×R3}{R1\×R3}\×\mathrm{Vr}-\frac{R2}{R1}\×\mathrm{Vout}1\\ \mathrm{Vout}2=\frac{R1\×R3+R1\×R2+R2\×R3}{R1\×R3}\×\mathrm{Vr}-\frac{R2}{R1}\×\frac{R4+R5}{R5}\×\mathrm{Vr}\end{array}\·\·\·\left(7\right)$

换言之，基于上述公式6及公式7，以使输出电压Vout1及输出电压Vout2接近各自的目标电压的方式，设定基准电压Vr的电压值、电阻R1～R5的电阻值。

在此，从上述公式6可以了解到：通过与利用一个线圈生成一个输出电压的情况相同的电压设定式来决定输出电压Vout1。因此，输出电压Vout1的电压精度很高。即，由于通过第二控制部50的反馈环路来控制输出电压Vout1的电压值，所以输出电压Vout1的电压精度取决于电阻R4、R5的偏差和误差放大电路52的偏移量偏差。因此，与取决于位于两个反馈环路的电阻R1～R5的相对偏差及误差放大电路32、52的偏移量偏差的输出电压Vout2相比，输出电压Vout1的电压精度变高。这样，在本实施方式的DC-DC转换器1中，根据除了多个输出电压中的一个输出电压Vout2之外的输出电压Vout1，来决定将线圈电流IL分给两个输出端子Po1、Po2的期间的比例。因此，能够提高去掉一个输出电压Vout2之后剩余的输出电压Vout1的电压精度。

第一实施方式具有下面的优点。

（1）基于两个输出电压Vout1、Vout2，来决定规定的周期T内的线圈电流IL的总电流量，并且仅基于单方的输出电压Vout1，来决定在上述周期T内将线圈电流IL分成电容C1、C2的期间的比例。这样，在本实施方式的DC-DC转换器1中，根据去掉多个输出电压中的一个输出电压Vout2之后的输出电压Vout1，来决定将线圈电流IL分给输出端子Po1、Po2期间的比例。由此，能够提高去掉一个输出电压Vout2之后剩余的输出电压Vout1的电压精度。

（2）将控制晶体管T1、T2导通/截止（ON/OFF）的控制信号VH1、VL1和控制晶体管T3、T4导通/截止（ON/OFF）的控制信号VH2、VL2设定为具有相同周期的信号。由此，即使在CCM区域内，也能够稳定地生成输出电压Vout1及输出电压Vout2。

（3）为了防止以互补地控制导通/截止（ON/OFF）的方式进行控制的晶体管T3、T4同时导通（ON），有时特意设置使晶体管T3、T4同时截止（OFF）的期间，或者有时因第二控制部50内的延迟等而发生使晶体管T3、T4同时截止（OFF）的期间。而且，在负载2及负载3为轻负载时，如图5所示，线圈电流IL沿着从第二端子LY朝向第一端子LX的负方向（参照期间Ta）和从第一端子LX朝向第二端子LY的正方向（参照期间Tb）这双方向流动。在此，在晶体管T3、T4的体二极管仅朝向一个方向（例如、从输出端子侧朝向线圈L的方向）的情况下，若使晶体管T3、T4同时截止（OFF），则会妨碍线圈电流IL的流动。

与此相对地，将与输出端子Po1（第一输出端子）连接的晶体管T3的背栅极连接到漏极上，形成了以从线圈L朝向输出端子Po1的方向作为正方向的体二极管D1，其中，输出端子Po1输出输出电压Vout1、Vout2中目标电压（设定电压）最高的输出电压Vout1。另外，将与输出端子Po2（第二输出端子）连接的晶体管T4的背栅极连接到源极上，形成了以从输出端子Po2朝向线圈的方向作为正方向的体二极管D2，其中，输出端子Po2输出目标电压（设定电压）低的输出电压Vout2。这样，以彼此方向相反的方式连接晶体管T3、T4的体二极管D1、D2。由此，能够使电流经由这些体二极管D1、D2流向两个方向。因此，假设在晶体管T3、T4同时截止（OFF）时，无论线圈电流IL流向正方向及负方向的任一个方向，都不会妨碍该线圈电流IL的流动，使线圈电流IL流经体二极管D1、D2的任一个。因此，即使在产生晶体管T3、T4同时截止（OFF）的期间的情况下，也能够使DC-DC转换器1在CCM区域稳定地进行动作。

（4）在输出目标电压低的输出电压Vout2的输出端子Po2形成有以从线圈L朝向输出端子Po2的方向作为正方向的体二极管的情况下，在晶体管T3、T4同时截止（OFF）时，会因输出电压Vout1、Vout2的电位差而形成流经上述体二极管的电流路径。与此相对地，在本实施方式中，在输出目标电压最高的输出电压Vout1的输出端子Po1形成有以从线圈L朝向输出端子Po1的方向作为正方向的体二极管D1。因此，不会形成因输出电压Vout1、Vout2的电位差而使电流流经体二极管D1的电流路径。因此，能够抑制输出电压Vout1、Vout2变成同电位。由此，优选地，将以从线圈L朝向输出端子侧的方向作为正方向的二极管成分连接到与目标电压最高的输出电压对应的输出端子。

进一步说，优选地，将这种二极管成分仅连接到多个输出端子中的与目标电压最高的输出电压对应的一个输出端子。这是因为，若在例如目标电压低的晶体管T4也形成以从线圈L朝向输出端子Po2的方向作为正方向的体二极管，则线圈L经由各自的体二极管与两个输出端子Po1、Po2电连接，输出电压Vout1、Vout2会变成同电位。

（5）若不存在（形成）体二极管D1，则在晶体管T3、T4同时截止（OFF）时，线圈L的第二端子LY瞬间变为高电压，有可能会对电路部件施加额定电压以上的电压。与此相对地，通过形成将从线圈L朝向输出端子Po1的方向作为正方向的体二极管D1，即使发生上述现象，也能够将线圈L的第二端子LY的电位控制在比输出电压Vout1高出体二极管D1的正方向电压的大小的电位。

（6）在线圈电流IL的电流量增加的第一期间P1内，将输出与输入电压Vin的电压差小的输出电压（在此，为输出电压Vout1）的输出端子Po1与线圈L的第二端子LY连接。此后，控制晶体管T3、T4导通/截止（ON/OFF），以使按照与输入电压Vin的电位差逐渐变大的顺序依次生成输出电压Vout1、Vout2。在本例子中，首先，使晶体管T3导通（ON），将输出端子Po1连接在线圈L的第二端子LY上，此后，使晶体管T4导通（ON），将输出端子Po2连接在线圈L的第二端子LY上。由此，能够降低线圈电流IL的纹波（ripple）ΔIL。

参照图6A及图6B，说明减小纹波的效果。例如图6A所示，与本实施方式同样地，在输出高电平的控制信号VH1时，根据高电平的控制信号VH2使晶体管T3导通（ON）的情况下，在第一期间P1内的线圈电流IL的增大斜率m1为（Vin-Vout1）/L（参照上述公式1）。与此相对地，例如图6B所示，在输出高电平的控制信号VH1时，根据高电平的控制信号VH2，使晶体管T4导通（ON）的情况下，在第一期间P1内的线圈电流IL的增大斜率m1a为（Vin-Vout2）/L。此时，由于输出电压Vout1和输出电压Vout2的关系为Vout1＞Vout2，所以线圈电流IL的增大斜率m1、m1a的关系为m1＜m1a。因此，若第一期间P1的时间长度相同，则该第一期间P1内的线圈电流IL的变化量的关系为m1·P1＜m1a·P1。在此，若认为如上述所述的那样在各周期T的开始时与在结束时的线圈电流IL一致，则第一期间P1内的线圈电流IL的振幅相当于线圈电流IL的纹波ΔIL。因此，在输出高电平的控制信号VH1之后，在使晶体管T3先导通（ON）的情况下的线圈电流IL的纹波ΔILa与在使晶体管T4先导通（ON）的情况下的线圈电流IL的纹波ΔILb的关系为ΔILa＜ΔILb。这样，在线圈电流IL的电流量增加的第一期间P1开始之后，先使晶体管T3导通（ON），并且先将与和输入电压Vin之间的电压差小的输出电压Vout1对应的输出端子Po1连接到线圈L的第二端子LY上，由此能够减小线圈电流IL的纹波ΔIL。其结果为，能够提高电力转换效率。

（7）能够通过简单的电路结构，使DC-DC转换器1在CCM区域内稳定地进行动作，从而能够提高输出电压的电压精度。在本实施方式中，与针对各输出配置线圈的两个输出型的现有的DC-DC转换器相比，能够实现如下单线圈多输出型的DC-DC转换器1，其削减一个线圈，并且几乎不增加其它的部件，即能够在CCM区域内稳定地进行动作。而且，通过仅基于一个输出电压Vout1来控制输出侧的晶体管T3、T4的导通/截止（ON/OFF），与基于两个输出电压的差电压来控制输出侧的开关电路的导通/截止（ON/OFF）的现有的DC-DC转换器的电路相比，能够简化电路，并且能够提高输出电压Vout1的电压精度。

另外，能够直接利用内置有例如针对各输出配置线圈的两个输出型的现有的DC-DC转换器所使用的两个PWM控制电路的控制电路（控制IC），通过改变与该控制电路连接的部件的连接方法来实现DC-DC转换器1。即，能够利用现有的通用的控制电路，来实现DC-DC转换器1的电路结构。

（DC-DC转换器的应用例）

接着，参照图7及图8，针对如上述所述的那样利用现有的DC-DC转换器所利用的控制电路来实现上述DC-DC转换器1的电路结构的方法进行说明。此外，为了方便说明，在图7及图8中，对与之前的图1示出的构件相同的构件分别标注相同的附图标记，省略针对各要素的详细的说明。

首先，针对现有的DC-DC转换器5的结构，进行简单的说明。

如图8所示，DC-DC转换器5为具有分别用于各输出电压Vout11、Vout12的线圈L1、L2的两个输出型的DC-DC转换器。另外，DC-DC转换器5为生成比输入电压Vin低的输出电压Vout11、Vout12的同步整流方式的降压型DC-DC转换器。该DC-DC转换器5包括形成在单芯片的半导体集成电路装置上的控制电路80B。

控制电路80B包括第一控制电路81B、第二控制电路82B、振荡器70。第一控制电路81B包括误差放大电路32和PWM控制电路40，第二控制电路82B包括误差放大电路52和PWM控制电路60。

第一控制电路81B基于与从输出端子Po11输出的输出电压Vout11对应的反馈电压VFB11，以将输出电压Vout11维持在基于基准电压Vr而得的目标电压的方式，互补地控制N沟道MOS晶体管T11、T12的导通/截止（ON/OFF）。当按照基于振荡器70的周期信号CK的规定周期来使晶体管T11导通（ON）时，与输入电压Vin对应的线圈电流流动，在线圈L1内蓄积能量。另外，当反馈电压VFB11与基准电压Vr的误差信号S1低于周期信号CK时，晶体管T11截止（OFF）。于是，向输出端子Po11释放蓄积在线圈L1内的能量。此时，若输出电压Vout11变高，则误差信号S1下降，晶体管T11的导通（ON）时间变短，另一方面，若输出电压Vout11变低，则误差信号S1上升，晶体管T12的导通（ON）时间变长。通过这种动作，来将输出电压Vout11维持在基于基准电压Vr而得的目标电压。

同样地，第二控制电路82B基于与从输出端子Po12输出的输出电压Vout12对应的反馈电压VFB12，以将输出电压Vout12维持在基于基准电压Vr而得的目标电压的方式，互补地控制N沟道MOS晶体管T13、T14的导通/截止（ON/OFF）。

接着，对利用了具有与上述控制电路80B相同的结构的控制电路80A的DC-DC转换器1的结构进行说明。

如图7所示，控制电路80A包括第一控制电路81A、第二控制电路82A、振荡器70。第一控制电路81A及第二控制电路82A具有与上述第一控制电路81B及第二控制电路82B相同的结构。即，第一控制电路81A包括误差放大电路32及PWM控制电路40，第二控制电路82A包括误差放大电路52及PWM控制电路60。但是，由于第一控制电路81A与第一控制电路81B在功能上不同，并且第二控制电路82A与第二控制电路82B在功能上不同，所以分别标记不同的附图标记。在此，以控制电路80A所具有的各种连接端子及这些连接端子与内部的电路元件的连接关系为中心进行说明。

控制电路80A的第一反馈端子FB1与第一控制电路81A的输入端子（在本例子中，为误差放大电路32的反相输入端子）连接。本例子的第一反馈端子FB1为输入与输出电压Vout1及输出电压Vout2的合成电压Vout对应的第一反馈电压VFB1的连接端子。

上述误差放大电路32的输出端子与控制电路80A的误差输出端子ERR1连接。另外，误差放大电路32的输出端子与PWM比较电路41的同相输入端子连接，该PWM比较电路41的输出端子与AST电路42的输入端子连接。该AST电路42的一个输出端子与驱动电路43的输入端子连接，AST电路42的另一输出端子与驱动电路44的输入端子连接。

高边（high side）侧的驱动电路43的输出端子（第一控制电路81A的输出端子）与主侧的晶体管T1驱动用的驱动输出端子DH1（第一驱动输出端子）连接。该驱动输出端子DH1与晶体管T1的栅极连接。另外，低边（lowside）侧的驱动电路44的输出端子（第一控制电路81A的输出端子）与同步侧的晶体管T2驱动用的驱动输出端子DL1连接。该驱动输出端子DL1与晶体管T2的栅极连接。

另外，驱动电路43的高电位侧电源端子与第一电源端子VC1连接，低电位侧电源端子与第一线圈连接端子LX1连接。驱动电路44的高电位侧电源端子与电源端子VCC1连接，低电位侧电源端子与接地端子GND连接。电源端子VCC1与被供给高电位电源电压VCC的电源线相连接，接地端子GND与地连接。另外，二极管D11的阴极和电容C11的第一端子与第一电源端子VC1连接。二极管D11的阳极与上述电源线连接，电容C11的第二端子与第一线圈连接端子LX1连接。这样的电容C11的充电电压被供给至驱动电路43的高电位侧电源端子。另外，上述第一线圈连接端子LX1与主侧的晶体管T1的源极（第二端子）及一个线圈L的第一端子LX连接。此外，晶体管T1的漏极（第一端子）与被供给输入电压Vin的输入端子Pi连接。

在此，针对电容C11的功能进行说明。为了使N沟道MOS晶体管T1导通（ON），优选地，对晶体管T1的栅极施加高于源极的电压。在晶体管T1导通（ON）时，晶体管T1的源极与漏极都变为输入电压Vin。因此，在被供给输入电压Vin的主侧的晶体管T1为N沟道MOS晶体管的情况下，优选地生成高于输入电压Vin的栅极电压。

就电容C11而言，上述电源线经由二极管D11与该电容C11的第一端子，线圈L的第一端子LX与该电容C11的第二端子连接。在此，高电位电源电压VCC为低于输入电压Vin的电压，将二极管D11的正方向电压降设为0.7[V]。若晶体管T1截止（OFF），从而上述第一端子LX的电位变为接地电平（ground level），则经由二极管D11将电容C11充电至VCC-0.7[V]的电压。接着，若晶体管T1导通（ON），从而线圈L的第一端子LX的电压上升至输入电压Vin，则电容C11的第二端子侧的电位变为输入电压Vin，因此，电容C11的第一端子侧的电位会上升至Vin＋VCC-0.7[V]。因此，无论在晶体管T2为导通（ON）状态时，还是在晶体管T1为导通（ON）状态时，由高电位侧电源端子接收电容C11的第一端子侧所供给的电压的驱动电路43都能够始终接受比晶体管T1的源极电压高出VCC-0.7[V]的电压。由此，驱动电路43能够稳定地进行栅极驱动。这样，电容C11发挥自举电路（Bootstrap circuit）的作用。此外，二极管D11具有如下功能：防止在电容C11的第一端子侧的电位上升至Vin＋VCC-0.7[V]时，电流从电容C11侧流向电源线。

另一方面，控制电路80A的第二反馈端子FB2与第二控制电路82A的输入端子（在本例子中，误差放大电路52的反相输入端子）连接。本例子的第二反馈端子FB2为输入与输出电压Vout2对应的第二反馈电压VFB2的连接端子。

上述误差放大电路52的输出端子与控制电路80A的误差输出端子ERR2连接。另外，误差放大电路52的输出端子与PWM比较电路61的同相输入端子连接，该PWM比较电路61的输出端子与AST电路62的输入端子连接。该AST电路62的一方的输出端子与驱动电路63的输入端子连接，AST电路62的另一方的输出端子与驱动电路64的输入端子连接。

驱动电路63的输出端子（第二控制电路82A的第一输出端子）与驱动输出端子DH2（第二驱动输出端子）连接。该驱动输出端子DH2与晶体管T3的栅极连接。另外，驱动电路64的输出端子（第二控制电路82A的第二输出端子）与驱动输出端子DL2（第三驱动输出端子）连接。该驱动输出端子DL2与晶体管T4的栅极连接。此外，在图8示出的现有的DC-DC转换器5中，驱动输出端子DH2为与输出电压Vout12对应地设置的主侧的晶体管T13驱动用的驱动输出端子，驱动输出端子DL2为与输出电压Vout12相对应地设置的同步侧的晶体管T14驱动用的驱动输出端子。

如图7所示，驱动电路63的高电位侧电源端子与第二电源端子VC2连接，低电位侧电源端子与第二线圈连接端子LX2连接。驱动电路44的高电位侧电源端子与电源端子VCC1连接，低电位侧电源端子与接地端子GND连接。在第二电源端子VC2上连接有被供给高电位电源电压VCC的电源线。在图8示出的现有的DC-DC转换器5中，在第二电源端子VC2上连接有具有与上述的二极管D11及电容C11同样的功能的二极管D12及电容C12。设置这些二极管D12及电容C12的理由是为了对晶体管T13的栅极施加高于输入电压Vin的电压。与此相对地，在图7示出的DC-DC转换器1中，与其它的晶体管T1、T2、T4的导通/截止（ON/OFF）状态无关地，能够通过低于输入电压Vin的高电位电源电压VCC，使由驱动电路63驱动的晶体管T3始终导通（ON）。因此，在DC-DC转换器1中，能够省略上述二极管D12及电容C12。

另外，第二线圈连接端子LX2与晶体管T3、T4的漏极（第一端子）之间的连接节点及一个线圈L的第二端子LY连接。此外，在图8示出的现有的DC-DC转换器5中，上述的第一线圈连接端子LX1与线圈L1的第一端子LX11连接，第二线圈连接端子LX2与线圈L2的第一端子LX12连接。并且，线圈L1的第二端子与电容C11的第一端子及输出端子Po11连接，线圈L2的第二端子与电容C12的第一端子及输出端子Po12连接。这样，在DC-DC转换器5中，针对输出端子Po11（输出电压Vout11）设置有线圈L1，针对输出端子Po12（输出电压Vout12）设置有另一个线圈L2。与此相对地，在图7示出的DC-DC转换器1中，第一线圈连接端子LX1与线圈L的第一端子LX连接，第二线圈连接端子LX2与第二端子LY连接。而且，晶体管T3的源极（第二端子）与电容C1的第一端子及输出端子Po1连接，晶体管T4的源极（第二端子）与电容C2的第二端子及输出端子Po2连接。通过这种连接，能够在两个输出端子Po1、Po2共用一个线圈L。由此，与DC-DC转换器5相比，能够削减一个线圈。

上述输出端子Po1及输出端子Po2与第一反馈电压生成电路31连接。并且，该第一反馈电压生成电路31的输出端子（节点N1）与上述控制电路80A的第一反馈端子FB1连接。在本例子中，输出端子Po1经由电阻R1及电阻R3接地。另外，输出端子Po2经由电阻R2及电阻R3接地。上述电阻R1、R2与电阻R3之间的节点N1与控制电路80A的第一反馈端子FB1连接。由此，向第一反馈端子FB1供给与输出电压Vout1及输出电压Vout2的合成电压Vout对应的第一反馈电压VFB1。此外，在图7示出的DC-DC转换器5中，仅根据输出电压Vout11、Vout12中的输出电压Vout11，来生成反馈电压VFB11。因此，与DC-DC转换器5相比，DC-DC转换器1追加了电阻R2。但是，如上所述，由于DC-DC转换器1与DC-DC转换器5相比能够削减二极管D12、电容C12及一个线圈，所以从电路整体来看，能够大幅度地削减电路面积。特别是，由于能够削减一个在各种电路元件中都难以实现小型化的线圈，所以能够实现大幅度地削减电路面积和削减成本。

另外，在本例子中，节点N1还与电阻R11的第一端子连接，该电阻R11的第二端子与电容C13的第一端子连接。并且，电容C13的第二端子与控制电路80A的误差输出端子ERR1连接。因此，第一控制电路81A内的误差放大电路32的输出端子经由电容C13及电阻R11，反馈到误差放大电路32的反相输入端子。此外，根据电阻R1、R2、R3、R11和电容C13，来决定误差放大电路32的增益。

另一方面，上述输出端子Po1与第二反馈电压生成电路51连接。在本例子中，输出端子Po1经由电阻R4及电阻R5接地。并且，这些电阻R4、R5之间的节点N2（第二反馈电压生成电路51的输出端子）与控制电路80A的第二反馈端子FB2连接。由此，向第二反馈端子FB2供给与输出电压Vout1对应的第二反馈电压VFB2。此外，由于在DC-DC转换器5中，根据输出电压Vout12生成反馈电压VFB12，所以输出端子Po12与电阻R4的第一端子连接。

另外，在本例子中，节点N2还与电阻R12的第一端子连接，该电阻R12的第二端子与电容C14的第一端子连接。并且，电容C14的第二端子与控制电路80A的误差输出端子ERR2连接。因此，第二控制电路82A内的误差放大电路52的输出端子经由电容C14及电阻R12而反馈到误差放大电路52的反相输入端子。此外，根据电阻R4、R5、R12和电容C14，来决定误差放大电路52的增益。

如上所述，上述DC-DC转换器1能够利用与现有的DC-DC转换器5所利用的控制电路80B相同的控制电路80A，并且也基本不改变外设于控制电路80A的电路元件，来实现DC-DC转换器1的电路结构。即使如此，DC-DC转换器1也能够达到上述的（1）～（6）的良好的效果。

下面，参照图9～图13，对第二实施方式进行说明。该第二实施方式的DC-DC转换器1A与上述第一实施方式的不同之处在于，第一反馈电压生成电路的内部结构及追加了检测电路90。下面，以与第一实施方式的不同点为中心进行说明。此外，对与之前的图1～图8示出的构件相同的构件分别标注相同的附图标记，省略对各要素进行详细的说明。

如图9所示，第一控制部内的第一反馈电压生成电路31A包括电阻R1、R2、R3、R6、R7和开关SW1、SW2、SW3、SW4。

电阻R1的第一端子与输出端子Po1连接，第二端子与开关SW1的第一端子连接。该开关SW1的第二端子与节点N1连接。另外，电阻R2的第一端子与输出端子Po2连接，第二端子与开关SW2的第一端子连接。该开关SW2的第二端子与节点N1连接。对于开关SW1的控制端子，从检测电路90供给检测信号VS1，对于开关SW2的控制端子，从检测电路90供给检测信号VS2。响应检测信号VS1，控制该开关SW1的导通/截止（ON/OFF），响应检测信号VS2控制开关SW2的导通/截止（ON/OFF）。这些开关SW1、SW2为分别连接/断开节点N1和多个输出端子Po1、Po2的开关，其中，上述节点N1发挥用于合成多个输出电压Vout1、Vout2的合成电路的作用。此外，这些开关SW1、SW2为例如N沟道MOS晶体管。

电阻R3的第一端子与节点N1连接，第二端子与电阻R6的第一端子连接。电阻R6的第二端子与电阻R7的第一端子连接，该电阻R7的第二端子接地。另外，在电阻R6并联连接有开关SW3，在电阻R7并联连接有开关SW4。向开关SW3的控制端子供给检测信号VS1，向开关SW4的控制端子供给检测信号VS2。响应检测信号VS1，控制该开关SW3的导通/截止（ON/OFF），响应检测信号VS2，控制开关SW4的导通/截止（ON/OFF）。此外，这些开关SW3、SW4为例如N沟道MOS晶体管。

向检测电路90供给控制信号VH1及控制信号VH2。检测电路90基于控制信号VH1及控制信号VH2，检测控制信号VH2的占空比是否为0%或100%。检测电路90基于上述检测结果，生成用于控制开关SW1、SW3的导通/截止（ON/OFF）的检测信号VS1和用于控制开关SW2、SW4的导通/截止（ON/OFF）的检测信号VS2。

例如检测电路90在检测出控制信号VH2的占空比为0%时，生成用于使开关SW1、SW3截止（OFF）的低电平的检测信号VS1，并且生成用于使开关SW2、SW4导通（ON）的高电平的检测信号VS2。在此，在控制信号VH2的占空比为0%时，在控制信号VH1的一个周期内，晶体管T3始终处于截止（OFF）的状态。因此，可以说检测电路90在检测出在控制信号VH1的一个周期内晶体管T3不导通（ON）时生成用于使开关SW1、SW3截止（OFF）的低电平的检测信号VS1。

此时，在第一反馈电压生成电路31A中，响应低电平的检测信号VS1，开关SW1截止（OFF），与上述的不导通（ON）的晶体管T3连接的输出端子Po1从节点N1切断。由此，从包括第一反馈电压生成电路31A、误差放大电路32及PWM控制电路40的第一控制部的反馈环路切断输出端子Po1。另一方面，输出端子Po2经由电阻R2、导通（ON）状态的开关SW2、电阻R3、电阻R6及导通（ON）状态的开关SW4与地连接。此时，将电阻R6设定为用于将输出电压Vout2维持在目标电压的电阻值。因此，电阻R6及开关SW3发挥用于将输出电压Vout2维持在目标电压的调整用电路的作用。

在该情况下的第一反馈电压生成电路31A中，生成仅与输出电压Vout1及输出电压Vout2中的输出电压Vout2对应的第一反馈电压VFB1。然后，误差放大电路32及PWM控制电路40控制晶体管T1、T2的导通/截止（ON/OFF），以使上述第一反馈电压VFB1接近于基准电压Vr。由此，将输出电压Vout2维持在基于基准电压Vr及电阻R2、R3、R6而得的目标电压。

另一方面，检测电路90在检测出控制信号VH2的占空比为100%时，生成用于使开关SW2、SW4截止（OFF）的低电平的检测信号VS2，并且生成用于使开关SW1、SW3导通（ON）的高电平的检测信号VS1。在此，在控制信号VH2的占空比为100%时，在控制信号VH1的一个周期内，晶体管T3一直处于导通（ON）的状态。因此，可以说检测电路90在检测出在控制信号VH1的一个周期内晶体管T3不截止（OFF）时生成用于使开关SW2、SW4截止（OFF）的低电平的检测信号VS2。

此时，在第一反馈电压生成电路31A中，响应低电平的检测信号VS2，开关SW2截止（OFF），与除了上述不截止（OFF）的晶体管T3以外的晶体管T4连接的输出端子Po2从节点N1切断。由此，从包括第一反馈电压生成电路31A、误差放大电路32及PWM控制电路40的第一控制部的反馈环路切断输出端子Po2。另一方面，输出端子Po1经由电阻R1、导通（ON）状态的开关SW1、导通（ON）状态的开关SW3及电阻R7与地连接。此时，将电阻R7设定为用于将输出电压Vout1维持在目标电压的电阻值。因此，电阻R7及开关SW4发挥用于将输出电压Vout1维持在目标电压的调整用电路的作用。

在该情况下的第一反馈电压生成电路31A中，生成仅与输出电压Vout1及输出电压Vout2中的输出电压Vout1对应的第一反馈电压VFB1。然后，误差放大电路32及PWM控制电路40控制晶体管T1、T2的导通/截止（ON/OFF），以使上述第一反馈电压VFB1接近于基准电压Vr。由此，将输出电压Vout1维持在基于基准电压Vr及电阻R1、R3、R7而得的目标电压。

接着，说明检测电路90的内部结构例。

如图10所示，检测电路90包括延迟电路91、反相器电路92、D-触发电路（D-FF电路）93、94、反相器电路95、D-FF电路96、97、反相器电路98。

延迟电路91向反相器电路92及D-FF电路96的复位端子R供给使控制信号VH2延迟规定时间（极少时间）的延迟信号VH2a。反相器电路92向D-FF电路93的复位端子R供给与延迟信号VH2a逻辑相反的信号。

向D-FF电路93的输入端子D供给由图中省略的电源电路生成的高电位电源电压VCC。向D-FF电路93的时钟端子输入控制信号VH1。并且，从D-FF电路93的输出端子Q向下一级的D-FF电路94的输入端子D输出输出信号Q1。

向D-FF电路94的时钟端子输入控制信号VH1。从该D-FF电路94的输出端子Q向反相器电路95输出输出信号。该反相器电路95输出与D-FF电路94的输出信号逻辑相反的信号，来作为检测信号VS1。

这样的D-FF电路93、94及反相器电路92、95发挥第一检测电路的作用，该第一检测电路在检测出在控制信号VH1的一个周期内晶体管T3不导通（ON）时生成检测信号VS1（第一检测信号）。

向D-FF电路96的输入端子D供给高电位电源电压VCC，向D-FF电路96的时钟端子输入控制信号VH1。并且，从D-FF电路96的输出端子Q向下一级的D-FF电路97的输入端子D输出输出信号Q2。

向D-FF电路97的时钟端子输入控制信号VH1。从该D-FF电路97的输出端子Q向反相器电路98输出输出信号。该反相器电路98输出与D-FF电路97的输出信号逻辑相反的信号，来作为检测信号VS2。

这样的D-FF电路96、97及反相器电路98发挥第二检测电路的作用，该第二检测电路在检测出在控制信号VH1的一个周期内晶体管T3不截止（OFF）时，生成检测信号VS2（第二检测信号）。

接着，说明上述检测电路90的动作。首先，针对在控制信号VH2的占空比为0%时的检测电路90的动作进行说明。

如图11A示出的期间Tc所示，在控制信号VH1的一个周期T内产生延迟信号VH2a的高电平的脉冲的情况下，由于该高电平的延迟信号VH2a，D-FF电路93复位，输出信号Q1变为低电平。于是，在下一个周期T的控制信号VH1上升时，D-FF电路93的输出信号Q1变为低电平。因此，从D-FF电路94输出低电平的输出信号，从反相器电路95输出高电平的检测信号VS1。并且，响应该高电平的检测信号VS1，开关SW1、SW3导通（ON）。

另一方面，如期间Td所示，在控制信号VH1的一个周期T内不产生延迟信号VH2a的高电平的脉冲的情况下，即，在控制信号VH2的占空比为0%的情况下，在上述周期T内，D-FF电路93不复位。因此，响应控制信号VH1的上升而变为高电平的输出信号Q1（参照时刻t5）不转化成低电平，在下一个周期T的控制信号VH1上升时，D-FF电路93的输出信号Q1为高电平（参照时刻t6）。因此，响应上述控制信号VH1的上升沿，从D-FF电路94输出高电平的输出信号，从反相器电路95输出低电平的检测信号VS1。并且，响应该低电平的检测信号VS1，开关SW1、SW3截止（OFF）。

接着，针对在控制信号VH2的占空比为100%时的检测电路90的动作进行说明。

如图11B示出的期间Te所示，在控制信号VH1的一个周期T内产生延迟信号VH2a的低电平的脉冲的情况下，由于该低电平的延迟信号VH2a，D-FF电路96复位（参照时刻t7）。在该D-FF电路96已复位时，即使控制信号VH1上升（参照时刻t8），D-FF电路96的输出信号Q2仍然保持为低电平。因此，在下一个周期T的控制信号VH1上升时，D-FF电路96的输出信号Q2为低电平（参照时刻t9）。因此，从D-FF电路97输出低电平的输出信号，从反相器电路98输出高电平的检测信号VS2。并且，响应该高电平的检测信号VS2，开关SW2、SW4导通（ON）。

另一方面，如期间Tf所示，在控制信号VH1的一个周期T内不产生延迟信号VH2a的低电平的脉冲的情况下，即，在控制信号VH2的占空比为100%的情况下，在上述周期T内，D-FF电路96不复位。因此，响应控制信号VH1的上升沿，输出信号Q2上升至高电平（参照时刻t10），到下一个周期T为止保持该输出信号Q2的高电平。因此，响应下一个控制信号VH1的上升沿，从D-FF电路97输出高电平的输出信号，从反相器电路98输出低电平的检测信号VS2（参照时刻t11）。并且，响应该低电平的检测信号VS2，开关SW2、SW4截止（OFF）。

接着，参照图12及图13的仿真结果，针对在负载2突变的情况下的DC-DC转换器1A的动作进行说明。

图12表示针对在使输出电流Io1突变时的DC-DC转换器1A的动作进行仿真的结果。另外，图13表示针对在使输出电流Io1突变时的上述第一实施方式的DC-DC转换器1的动作进行仿真的结果。此外，图12及图13的仿真条件为：输入电压Vin为5.0[V]，输出电压Vout1的目标电压为1.5[V]，输出电压Vout2的目标电压为1.2[V]。另外，上述仿真条件还包括：输出电流Io2为200[mA]，线圈L的电感值为3.3[μH]，电容C1、C2的容量值为10[μF]，周期信号CK的频率为1.5[MHz]。并且，图12及图13表示在使输出电流Io1从200[mA]变化至0[mA]时的仿真结果。

首先，针对第一实施方式的DC-DC转换器1的动作进行说明。

如图13所示，当负载2突然变为轻负载，从而使输出电流Io1迅速减小时（200[mA]→0[mA]），输出电压Vout1迅速增加，输出电压Vout1变得高于目标电压（在此，为1.5[V]）（overshoot：过冲）。于是，与输出电压Vout1对应的第二反馈电压VFB2与周期信号CK的误差信号S2下降至低于周期信号CK的基准值，在周期信号CK的各周期T中，控制信号VH2一直为低电平（参照时刻t12）。即，控制信号VH2的占空比为0%，在周期信号CK的各周期，晶体管T3一直为截止（OFF）状态，晶体管T4一直为导通（ON）状态。此时，合计过冲的输出电压Vout1和输出电压Vout2而得到的合成电压Vout反馈到第一控制部30。因此，输出电压Vout2配合输出电压Vout1的过冲，在下冲（undershoot）的状态下达到稳定。

与此相对地，在第二实施方式的DC-DC转换器1A中，像上述那样，当在负载2发生突变之后控制信号VH2的占空比变为0%时（参照时刻t13），在检测电路90检测出该情况，从该检测电路90输出低电平的检测信号VS1及高电平的检测信号VS2。并且，响应这些检测信号VS1、VS2，开关SW1、SW3截止（OFF），开关SW2、SW4导通（ON）。由此，如上所述，从第一反馈电压生成电路31A的节点N1切断输出过冲的输出电压Vout1的输出端子Po1。因此，在第一反馈电压生成电路31A中，生成仅与输出电压Vout1及输出电压Vout2中的输出电压Vout2对应的第一反馈电压VFB1。此外，此时，用于将输出电压Vout2维持在目标电压的调整用的电阻R6与电阻R3连接。因此，在控制信号VH2的占空比变为0%之后，输出电压Vout2暂时下冲，但通过包括第一反馈电压生成电路31A、误差放大电路32及PWM控制电路40的第一控制部的反馈控制，能够将输出电压Vout2维持在目标电压（在此，为1.2[V]）。

此外，在此，虽然省略详细的说明，但是在因负载2或负载3的突变使控制信号VH2的占空比变为100%的情况下，通过从第一反馈电压生成电路31A的节点N1切断输出端子Po2，使输出电压Vout1维持在目标电压。

以上说明的第二实施方式除了第一实施方式的（1）～（6）的优点以外，还具有下面的优点。

（8）检测电路90在检测出在控制信号VH1的一个周期内晶体管T3不导通（ON）时，生成低电平的检测信号VS1，并且从节点N1（合成电路）电切断与该不导通（ON）的晶体管T3连接的输出端子Po1。另外，检测电路90在控制信号VH1的一个周期内检测出晶体管T3处于导通（ON）的状态（即，不截止（OFF））时，生成低电平的检测信号VS2，并且从节点N1（合成电路）电切断与除了该处于导通（ON）状态的晶体管T3以外的晶体管T4连接的输出端子Po2。由此，即使在因负载发生突变等而导致一方的输出电压过冲或下冲的情况下，也能够抑制因该一方的输出电压的过冲或下冲而导致另一方的输出电压下冲或过冲。即，能够改善在负载突变时的输出电压Vout1、Vout2的电压变动。这里，所谓“电切断”是指，解除电连接的动作。

此外，对于本领域技术人员来说，显而易见地，能够在不脱离发明的范围内以各种方式实施上述各实施方式。例如，可以理解为以下面的方式来实施上述实施方式。

在上述实施方式中，虽然将第一基准值和第二基准值设为同一基准电压Vr，但是显然也可以将第一基准值和第二基准值设为不同的基准电压（第一基准电压及第二基准电压）。此时，例如，只要根据第一基准电压来设定第一反馈电压生成电路31的各电阻值并且根据第二基准电压来设定第一反馈电压生成电路51的各电阻值即可。此外，在以下说明的各变形例中也同样。

在上述各实施方式中，具体化到利用一个线圈L生成低于输入电压Vin的两个输出电压Vout1、Vout2的降压型的DC-DC转换器1。但不限于此，例如，如图14所示，还可以具体化到利用一个线圈La生成高于输入电压Vin的两个输出电压Vout1、Vout2的升压型的DC-DC转换器。在此，以与上述第一实施方式的不同点为中心进行说明。此外，将本例子的输入/输出电压的大小关系设为Vin＜Vout1＜Vout2。

DC-DC转换器1B包括转换器部10A、输出侧的开关电路组20A、电容C1、电容C2、第一控制部30A、第二控制部50A、振荡器70。

在转换器部10A中，在被供给输入电压Vin的输入端子Pi与地之间，串联连接有线圈La和主侧的晶体管T5。此外，晶体管T5为例如N沟道MOS晶体管。

线圈La的第一端子与输入端子Pi连接，第二端子与晶体管T5的漏极（第一端子）连接。该晶体管T5的源极（第二端子）接地。

另外，从第一控制部30A向晶体管T5的栅极（控制端子）供给控制信号VH1。该晶体管T5响应控制信号VH1而导通/截止（ON/OFF）。

在线圈La和晶体管T5的连接节点即线圈La的第二端子LXa，共同连接有开关电路组20A内的N沟道MOS晶体管T3a、T4a的漏极。

晶体管T3a的源极与电容C1及输出端子Po1连接。该晶体管T3a的背栅极与该晶体管T3a的源极连接。通过这种连接，来形成以从晶体管T3a的源极朝向漏极的方向（从输出端子Po1朝向线圈La的方向）作为正方向的体二极管D1a。即，体二极管D1a的阳极与输出端子Po1连接，阴极与线圈L的第二端子LY连接。

晶体管T4a的源极与电容C2及输出端子Po2连接。该晶体管T4a的背栅极与该晶体管T4a的漏极连接。通过这种连接，来形成以从晶体管T4a的漏极朝向源极的方向（从线圈La朝向输出端子Po2的方向）作为正方向的体二极管D2a。这样，在输出多个输出电压Vout1、Vout2中最高的输出电压Vout2的输出端子Po2与线圈La之间，形成阳极与输出端子Po1连接并且阴极与线圈L的第二端子LY连接的体二极管D2a。

第一控制部30A基于输出电压Vout1及输出电压Vout2的合成电压Vout和第一基准值（在本例子中为第一基准电压Vr），控制晶体管T5导通/截止（ON/OFF）。由此，第一控制部30使合成电压Vout接近于目标电压。换言之，第一控制部30基于合成电压Vout和基准电压Vr，调整晶体管T5的导通（ON）时间，以向负载2、3分别供给期望的电力。在本例子中，第一控制部30向晶体管T5供给频率（周期）恒定且脉冲宽度根据用于向负载2、3供给的电力而变动的控制信号VH1。还向NOR电路100、101供给该控制信号VH1。此外，在本实施方式的第一控制部30A中，与转换器部10A的结构相应地省略了驱动电路44（参照图1）。

第二控制部50A基于输出电压Vout1（第一输出电压）和第二基准值（在本例子中为基准电压Vr），控制晶体管T3、T4导通/截止（ON/OFF）。由此，第二控制部50A使输出电压Vout1接近于目标电压。换言之，第二控制部50基于输出电压Vout1和基准电压Vr，调整晶体管T3的导通（ON）时间，以向负载2供给期望的电力。在本例子中，第二控制部50向晶体管T3、T4供给频率（周期）恒定且脉冲宽度根据用于向负载2供给的电力而变动的控制信号VH3、VL3。

该第二控制部50A包括第二反馈电压生成电路51、误差放大电路52、PWM控制电路60、NOR电路100、101。

对于NOR电路100，从第一控制部30A供给控制信号VH1，并且从PWM控制电路60内的驱动电路63供给控制信号VH2。NOR电路100的输出端子与晶体管T4的栅极连接。NOR电路100生成具有对控制信号VH1、VH2进行或非逻辑（NOR）运算而得的结果的控制信号VL3，并将该控制信号VL3供给晶体管T4的栅极。

对于NOR电路101，从第一控制部30A供给控制信号VH1，并且从PWM控制电路60内的驱动电路64供给控制信号VL2。NOR电路101的输出端子与晶体管T3的栅极连接。NOR电路101生成具有对控制信号VH1、VL2进行或非逻辑（NOR）运算而得的结果的控制信号VH3，并将该控制信号供给晶体管T3的栅极。

这种NOR电路100、101是用于根据控制信号VH1、VH2、VL2生成控制信号VH3、VL3的逻辑电路，以使得在主侧的晶体管T5导通（ON）时，发挥同步侧的开关电路的作用的晶体管T3、T4不导通（ON）。此外，这些控制信号VH3、VL3为具有与控制信号VH1相同的周期T的信号。

接着，说明上述DC-DC转换器1B的动作。

如图15所示，当在时刻t14，周期信号CK按照规定的周期T复位至基准值时，该周期信号CK的电平降低至低于误差信号S1、S2。于是，从PWM比较电路41输出高电平的PWM信号SG1，从PWM比较电路61输出高电平的PWM信号SG2。响应高电平的PWM信号SG1，生成高电平的控制信号VH1，响应高电平的PWM信号SG2，生成高电平的控制信号VH2及低电平的控制信号VL2。响应这些控制信号VH1、VH2、VL2，生成低电平的控制信号VH3及低电平的控制信号VL3。由此，晶体管T5导通（ON），并且晶体管T3及晶体管T4截止（OFF）。于是，线圈La的第二端子LXa经由晶体管T5与地连接。因此，形成从输入端子Pi经由线圈La到地的电流路径。在该连接状态的期间内，即，在从时刻t14到时刻t15为止的第一期间P1内，与输入电压Vin相对应的线圈电流ILa流向线圈La，在线圈La蓄积能量。在该第一期间P1内，随着时间的经过，线圈电流ILa以规定的斜率增大。若将线圈La的电感值设为La，则第一期间P1内的线圈电流ILa的增大斜率m11由下面的公式8表示。

$m11=\frac{\mathrm{Vin}}{\mathrm{La}}\·\·\·\left(8\right)$

即，在第一期间P1内的线圈电流ILa与输入电压Vin成正比例地增大。

接着，当从时刻t14起以规定的上升特性逐渐上升的周期信号CK的电平升高至高于误差信号S1时（参照时刻t15），从PWM比较电路61输出低电平的PWM信号SG1。若响应该低电平的PWM信号SG1而生成低电平的控制信号VH1，则会生成高电平的控制信号VH3及低电平的控制信号VL3。由此，晶体管T5截止（OFF），并且晶体管T3导通（ON），晶体管T4截止（OFF）。于是，线圈La的第二端子LXa经由晶体管T3与输出端子Po1连接。因此，形成从输入端子Pi经由线圈La到输出端子Po1的电流路径。在该连接状态的期间内，即，在从时刻t15到时刻t16的第二期间P2内，向输出端子Po1释放在上述第一期间P1内储存在线圈La内的能量，使得感应电流流向线圈La。在该第二期间P2内，随着时间的经过，线圈电流ILa以规定的斜率减小。第二期间P2内的线圈电流ILa的减小斜率m12由下面的公式9表示。

$m12=\frac{\mathrm{Vout}1-\mathrm{Vin}}{\mathrm{La}}\·\·\·\left(9\right)$

即，在第二期间P2内的线圈电流ILa与输出电压Vout1和输入电压Vin的电位差成正比例地减小。此外，由于在释放上述能量来进行放电时，线圈La的电压方向与输入电压Vin的方向相同，所以在输出端子Po1生成被升压至高于输入电压Vin的输出电压Vout1。

接着，当上述周期信号CK的电平升高至高于误差信号S2时（参照时刻t16），从PWM比较电路61输出低电平的PWM信号SG2。若响应该低电平的PWM信号SG2而生成低电平的控制信号VH2及高电平的控制信号VL2，则会生成低电平的控制信号VH3及高电平的控制信号VL3。由此，晶体管T3截止（OFF），晶体管T4导通（ON）。于是，线圈La的第二端子LXa经由晶体管T4与输出端子Po2连接。因此，形成从输入端子Pi经由线圈La到输出端子Po2的电流路径。在该连接状态的期间内，即，在从时刻t16到时刻t17为止的第三期间P3内，向输出端子Po2释放在上述第一期间P1内储存在线圈La内的能量，感应电流流向线圈La。在该第三期间P3内，随着时间的经过，线圈电流ILa以规定的斜率减小。第三期间P3内的线圈电流ILa的减小斜率m13由下面的公式10表示。

$m13=\frac{\mathrm{Vout}2-\mathrm{Vin}}{\mathrm{La}}\·\·\·\left(10\right)$

即，在第三期间P3内的线圈电流ILa与输出电压Vout2和输入电压Vin的电位差成正比例地减小。此外，由于在释放上述能量来进行放电时，线圈La的电压方向与输入电压Vin的方向相同，所以在输出端子Po2生成被升压至高于输入电压Vin的输出电压Vout2。

此后，当周期信号CK以规定的周期T再次复位至基准值时，晶体管T5导通（ON），并且晶体管T3、T4均截止（OFF）。由此，开始下一个周期T，在该周期T中，按照第一期间P1、第二期间P2及第三期间P3的顺序执行该三个期间。

在此，将在主侧的晶体管T5截止（OFF）的期间（第二期间P2及第三期间P3）内的线圈电流ILa的总电流量（参照区域A3、A4）除以周期T进行平均而得到的平均值，为供给负载2、3的输出电流Io1、Io2的合计值Io1＋Io2。因此，在周期T（第一期间P1～第三期间P3）内的线圈电流ILa的平均值大于上述合计值Io1＋Io2。另外，将在晶体管T3导通（ON）的期间（第二期间P2）内的线圈电流ILa的总电流量（参照区域A3）除以周期T进行平均而得到的平均值，为供给负载2的输出电流Io1。并且，将在晶体管T4导通（ON）的期间（第三期间P3）内的线圈电流ILa的总电流量（参照区域A4）除以周期T进行平均而得到的平均值，为供给负载3的输出电流Io2。

在这种DC-DC转换器1B中，也与上述第一实施方式同样地，第一控制部30A基于合成电压Vout和基准电压Vr，控制晶体管T5的导通（ON）时间，由此使合成电压Vout接近于基于基准电压Vr及电阻R1～R3而得的目标电压。换言之，在第一控制部30A，基于合成电压Vout和基准电压Vr，控制输出电流Io1、Io2的合计值Io1＋Io2即线圈电流ILa的总电流量，以向负载2、3分别供给期望的电流。

另外，第二控制部50A基于输出电压Vout1和基准电压Vr，控制晶体管T3的导通（ON）时间，由此使输出电压Vout1接近于基于基准电压Vr及电阻R4、R5而得的目标电压。换言之，在第二控制部50A，基于输出电压Vout1和基准电压Vr，控制（决定）向电容C1（输出端子Po1）供给线圈电流ILa的时间长度，从而使应该向负载2供给的期望的输出电流Io1流动。此外，从周期T去掉上述所决定的时间长度之后剩余的时间用来作为向没有用作第二控制部50A的反馈信号的输出电压Vout2侧的电容C2供给线圈电流ILa的时间。如上所述，在第二控制部50A中，仅基于输出电压Vout1及输出电压Vout2中的输出电压Vout1，控制将线圈电流ILa分给各电容C1、C2（各输出端子Po1、Po2）的期间的比例。

即使采用如上说明的变形例的结构，也能够达到与上述第一实施方式的（1）～（5）同样的效果。

或者，可以具体化到利用一个线圈L生成与输入电压Vin反相的两个输出电压的反相型的DC-DC转换器。还可以具体化到组合了上述的降压型、升压型及反相型的单电感多输出型的DC-DC转换器。例如，具体化到利用一个线圈L来生成高于输入电压Vin的输出电压与使输入电压Vin反相而得的输出电压的、组合了升压型和反相型的DC-DC转换器。

在上述各实施方式中，具体化到利用一个线圈L生成两个输出电压Vout1、Vout2的单电感多输出型DC-DC转换器。但不限于此，例如，可以具体化到利用一个线圈L生成三个以上的输出电压的单电感多输出型DC-DC转换器。在此，参照图16，针对利用一个线圈L生成三个输出电压Vout1、Vout2、Vout3的单电感多输出型的DC-DC转换器1C进行说明。

图16示出的DC-DC转换器1C为生成低于输入电压Vin的三个输出电压Vout1、Vout2、Vout3的同步整流方式的降压型DC-DC转换器。向与输出端子Po1连接的负载2供给输出电压Vout1，向与输出端子Po2连接的负载3供给输出电压Vout2，向与输出端子Po3连接的负载4供给输出电压Vout3。此外，本例子的输入输出电压的大小关系为Vout3＜Vout2＜Vout1＜Vin。

DC-DC转换器1C包括转换器部10、输出侧的开关电路组20B、电容C1、电容C2、电容C3、第一控制部30B、第二控制部50B。

输出侧的开关电路组20B包括共同连接在线圈L的第二端子LY上的N沟道MOS晶体管T3、T4、T6。晶体管T6的漏极（第一端子）与线圈L的第二端子LY连接，源极（第二端子）与电容C3的第一端子连接。另外，晶体管T6的背栅极与该晶体管T6的源极连接。通过这种连接，形成以从晶体管T3的源极朝向漏极的方向（从输出端子Po3朝向线圈L的方向）作为正方向的体二极管D3。即，体二极管D3的阳极与输出端子Po3连接，阴极与线圈L的第二端子LY连接。

上述电容C3的第二端子接地。该电容C3的第一端子与输出端子Po3连接。从输出端子Po3向负载4供给电容C3的两端电压即输出电压Vout3。此外，电容C3包含在对输出电压Vout3进行平滑处理的第一平滑化电路。

第一控制部30B基于合计输出电压Vout1、输出电压Vout2和输出电压Vout3而得的合成电压Vout和第一基准值（在本例子中为基准电压Vr），控制晶体管T1、T2的导通/截止（ON/OFF）。由此，第一控制部30B使合成电压Vout接近于目标电压。换言之，第一控制部30B基于合成电压Vout和基准电压Vr，调整晶体管T1的导通（ON）时间，来向负载2、3、4供给期望的电力。在本例子中，第一控制部30B向晶体管T1、T2供给频率（周期）恒定且脉冲宽度根据用于向负载2、负载3及负载4供给的电力而变动的控制信号VH1、VL1。

第一控制部30B包括第一反馈电压生成电路31B、误差放大电路32、PWM控制电路40。

第一反馈电压生成电路31B生成与合计输出电压Vout1、输出电压Vout2和输出电压Vout3而得的合成电压Vout相对应的第一反馈电压VFB1。该第一反馈电压生成电路31B包括电阻R1、R2、R3、R6。在本例子中，输出端子Po1经由电阻R1及电阻R3接地，输出端子Po2经由电阻R2及电阻R3接地，输出端子Po3经由电阻R6及电阻R3接地。并且，这些电阻R1、R2、R6与电阻R3之间的节点N1与误差放大电路32的反相输入端子连接。在这种第一反馈电压生成电路31B中，在节点N1生成合计了输出电压Vout1的分压电压、输出电压Vout2的分压电压、输出电压Vout3的分压电压而得的第一反馈电压VFB1。并且，向误差放大电路32的反相输入端子供给该第一反馈电压VFB1。

第二控制部50B基于除了多个输出电压Vout1、Vout2、Vout3中的一个输出电压Vout3以外的剩余的输出电压Vout1、Vout2和第二基准值（在本例子中为基准电压Vr），控制晶体管T3、T4导通/截止（ON/OFF）。由此，第二控制部50B使输出电压Vout1、Vout2分别接近于各自的目标电压。换言之，第二控制部50B基于输出电压Vout1和基准电压Vr，调整晶体管T3的导通（ON）时间，以向负载2供给期望的电力，并且基于输出电压Vout2和基准电压Vr，调整晶体管T4的导通（ON）时间，以向负载3供给期望的电力。在本例子中，第二控制部50B向晶体管T3供给频率（周期）恒定且脉冲宽度根据用于向负载2供给的电力而变动的控制信号VH2。另外，第二控制部50B向晶体管T4、T6供给频率（周期）恒定且脉冲宽度根据用于向负载3供给的电力而变动的控制信号VH4，VL4。

第二控制部50B包括第二反馈电压生成电路51、误差放大电路52、PWM控制电路60、第三反馈电压生成电路51A、误差放大电路52A、PWM控制电路60A、NOR电路65、66。

第三反馈电压生成电路51A生成与输出电压Vout2相对应的第三反馈电压VFB3。该第三反馈电压生成电路51A包括电阻R7、R8。在本例子中，输出端子Po2与电阻R7的第一端子连接，该电阻R7的第二端子与电阻R8的第一端子连接。另外，电阻R8的第二端子接地。这些电阻R7、R8之间的节点N3与误差放大电路52A的反相输入端子连接。在此，电阻R7、R8根据各自的电阻值，在节点N3生成将输出电压Vout3分压的第三反馈电压VFB3。该第三反馈电压VFB3的值与如下因素相关，该因素为电阻R7与电子R8的电阻值的比及输出电压Vout3与地的电位差。因此，电阻R7、R8生成与输出电压Vout3成正比例的第三反馈电压VFB3。并且，向误差放大电路52A的反相输入端子供给该第二反馈电压VFB2。

向误差放大电路52A的同相输入端子供给上述基准电压Vr。在此，在输出电压Vout2达到目标电压（规格值）时，基准电压Vr与上述第三反馈电压VFB3一致。

误差放大电路52A对第三反馈电压VFB3和基准电压Vr进行比较，并向PWM控制电路60A输出将两个电压的差电压放大而得的误差信号S3。

由于PWM控制电路60A具有与图1示出的PWM控制电路60大致同样的结构，所以在此省略详细的说明。该PWM控制电路60A基于误差信号S3和周期信号CK，生成用于控制晶体管T4、T6导通/截止（ON/OFF）的控制信号VH4、VL4，以使第三反馈电压VFB3接近于基准电压Vr。该控制信号VH4被供给至NOR电路65，该控制信号VH5被供给至NOR电路66。

对于NOR电路65，从PWM控制电路60供给控制信号VH2。NOR电路65的输出端子与晶体管T6的栅极连接。NOR电路65生成具有对控制信号VH2、VH4进行或非逻辑（NOR）运算而得的结果的控制信号VL5，并将该控制信号VL5供给晶体管T6的栅极。

对于NOR电路66，从PWM控制电路60向供给控制信号VH2。NOR电路66的输出端子与晶体管T4的栅极连接。NOR电路66生成具有对控制信号VH2、VL4进行或非逻辑（NOR）运算而得的结果的控制信号VH5，并将该控制信号VH5供给晶体管T4的栅极。

这些NOR电路65、66为决定对晶体管T3、T4、T6进行导通（ON）控制的先后顺序的逻辑电路。即，NOR电路65、66为决定使晶体管T3、T4、T6导通（ON）的顺序的逻辑电路。在本例子中，第一控制部30B输出高电平的控制信号VH1之后，使这些晶体管按照晶体管T3→晶体管T4→晶体管T6的顺序导通（ON）。

如图17所示，在时刻t18，若从PWM控制电路40输出高电平的控制信号VH1及低电平的控制信号VL1，则晶体管T1导通（ON），晶体管T2截止（OFF）。另外，在上述时刻t18，若从PWM控制电路60输出高电平的控制信号VH2，并且从PWM控制电路60A输出高电平的控制信号VH4及低电平的控制信号VL4，则从NOR电路65、66分别输出低电平的控制信号VL5及高电平的控制信号VH5。响应这些控制信号VH2、VH5、VL5，晶体管T3导通（ON），晶体管T4及晶体管T6截止（OFF）。如上所述，在本例子中，在同时生成用于使晶体管T3导通（ON）的高电平的控制信号VH2和用于使晶体管T4导通（ON）的高电平的控制信号VH4的情况下，晶体管T3先导通（ON）。通过这样的晶体管T3的导通（ON），选择多个输出电压Vout1、Vout2、Vout3中的输出电压Vout1。因此，在从时刻t18到时刻t19为止的第一期间P1内，即，在线圈L蓄积能量的期间内，线圈电流IL与输入电压Vin和输出电压Vout1之间的电位差成正比例地增大。此外，在此后的第二期间P2内，线圈电流IL与输出电压Vout1成正比例地减小。

接着，在时刻t20内，若周期信号CK的电平升高至高于误差信号S2，则从PWM控制电路60输出低电平的控制信号VH2。响应该低电平的控制信号VH2，晶体管T3截止（OFF）。另外，响应低电平的控制信号VH2、上述高电平的控制信号VH4及低电平的控制信号VL4，生成高电平的控制信号VH5及低电平的控制信号VL5。响应这些控制信号VH5、VL5，晶体管T4导通（ON），晶体管T5截止（OFF）。通过这样的晶体管T4的导通（ON），选择多个输出电压Vout1、Vout2、Vout3中的输出电压Vout2。因此，在从时刻t20到时刻t21为止的第三期间P3内，线圈电流IL与输出电压Vout2成正比例地减小。

接着，在时刻t21内，若周期信号CK的电平升高至高于误差信号S3，则PWM控制电路60A生成低电平的控制信号VH4及高电平的控制信号VL4，并从NOR电路65、66分别输出高电平的控制信号VL5及低电平的控制信号VH5。响应这些控制信号VH5、VL5，晶体管T4截止（OFF），晶体管T5导通（ON）。通过这样的晶体管T5的导通（ON），选择多个输出电压Vout1、Vout2、Vout3中的输出电压Vout3。因此，在从时刻t21到时刻t22为止的第四期间P4内，线圈电流IL与输出电压Vout3成正比例地减小。

此后，当周期信号CK以规定的周期T再次复位至基准值时（参照时刻t22），晶体管T1导通（ON），晶体管T2截止（OFF），并且晶体管T3导通（ON），晶体管T4、T6截止（OFF）。由此，开始下一个周期T，在该周期T中，这四个期间按照第一期间P1、第二期间P2、第三期间P3及第四期间P4的顺序执行。

这样，在第二控制部50B，从第一控制部30B输出高电平的控制信号VH1之后，通过控制晶体管T3、T4、T6导通（ON），来按照输出电压Vout1→输出电压Vout2→输出电压Vout3的顺序选择这些输出电压。此时，如上所述，输入输出电压的大小关系为Vout3＜Vout2＜Vout1＜Vin。因此，在输出高电平的控制信号VH1之后通过控制晶体管T3、T4、T6导通（ON）来选择的输出电压与输入电压Vin的电位差逐渐增大。换言之，在输出高电平的控制信号VH1之后，第二控制部50B按照在多个输出电压Vout1、Vout2、Vout3中通过控制晶体管T3、T4、T6导通（ON）来选择的输出电压与输入电压Vin的电位差逐渐增大的顺序，使晶体管T3、T4、T6导通（ON）。由此，能够达到与上述第一实施方式的（6）同样的效果。

在这种DC-DC转换器1C中，也与上述第一实施方式同样地，第一控制部30B基于合成电压Vout和基准电压Vr，控制晶体管T1的导通（ON）时间，由此使合成电压Vout接近于基于基准电压Vr及电阻R1～R3、R6而得的目标电压。换言之，在第一控制部30B，基于合成电压Vout和基准电压Vr，控制输出电流Io1、Io2、Io3的合计值Io1＋Io2＋Io3即线圈电流IL的总电流量，以使向负载2、3、4分别供给期望的电流。

另外，第二控制部50B基于输出电压Vout1和基准电压Vr，控制晶体管T3的导通（ON）时间，由此使输出电压Vout1接近于基于基准电压Vr及电阻R4、R5而得的目标电压。换言之，在第二控制部50B，基于输出电压Vout1和基准电压Vr，控制（决定）向电容C1（输出端子Po1）供给线圈电流IL的时间长度（第一及第二期间P1、P2的时间长度），以使向负载2供给期望的输出电流Io1。而且，第二控制部50B基于输出电压Vout2和基准电压Vr，控制晶体管T3的导通（ON）时间，由此使输出电压Vout2接近于基于基准电压Vr及电阻R7、R8而得的目标电压。换言之，在第二控制部50B，基于输出电压Vout2和基准电压Vr，决定向电容C2（输出端子Po2）供给线圈电流IL的时间长度（第三期间P3的时间长度），以使向负载3供给期望的输出电流Io2。此外，从周期T去掉上述所决定的时间长度之后剩余的时间（第四期间P4）用来作为向没有用作第二控制部50B的反馈信号的输出电压Vout3侧的电容C3供给线圈电流IL的时间。这样，在第二控制部50B中，基于从多个输出电压中去掉一个输出电压Vout3之后剩余的输出电压Vout1、Vout2，控制将线圈电流IL分给各电容C1、C2、C3（各输出端子Po1、Po2、Po3）的期间的比例。

通过这种第一控制部30B的反馈控制，将合成电压Vout维持在目标电压，通过第二控制部50B的反馈控制，分别将输出电压Vout1及输出电压Vout2维持在目标电压。在此，若将电阻R4、R5、R7、R8的电阻值分别设为R4、R5、R7、R8，则以下面的公式11、12的方式决定输出电压Vout1、Vout2的直流成分Vout1、Vout2。

$\mathrm{Vout}1=\frac{R4+R5}{R5}\×\mathrm{Vr}\·\·\·\left(11\right)$

$\mathrm{Vout}2=\frac{R7+R8}{R8}\×\mathrm{Vr}\·\·\·\left(12\right)$

从上述公式11及公式12可以明了：反馈到第二控制部50B的输出电压Vout1及输出电压Vout2由与利用一个线圈生成一个输出电压的情况相同的电压设定式决定。因此，在DC-DC转换器1C中，能够提高除了一个输出电压Vout3以外剩余的输出电压Vout1、Vout2的电压精度。

在上述各实施方式及图16示出的变形例中，在输出高电平的控制信号VH1之后，按照通过控制晶体管T3、T4、T6导通（ON）来选择的输出电压与输入电压Vin的电位差逐渐变大的顺序，来使晶体管T3、T4、T6导通（ON）。然而，使这些晶体管T3、T4、T6导通（ON）的顺序没有特别的限定。

在上述各实施方式及图14示出的变形例中，向第二控制部50、50A反馈多个输出电压Vout1、Vout2中的输出电压Vout1。但不限于此，可以向第二控制部50反馈输出电压Vout2。

在图16示出的变形例中，向第二控制部50B反馈多个输出电压Vout1、Vout2、Vout3中的输出电压Vout1、Vout2。但不限于此，例如，可以反馈输出电压Vout1，Vout3，还可以反馈输出电压Vout2、Vout3。

在上述各实施方式及上述各变形例中，作为第一开关电路的一个例子，公开了N沟道MOS晶体管T1、T5，但是还可以利用P沟道MOS晶体管。另外，还可以利用双极性晶体管来作为第一开关电路。或者，还可以利用包括多个晶体管的开关电路来作为第一开关电路。

在上述各实施方式及上述各变形例中，作为第二开关电路的一个例子，公开了N沟道MOS晶体管T3、T4、T6，但是还可以利用P沟道MOS晶体管。另外，还可以利用双极性晶体管来作为第二开关电路。或者，还可以利用包括多个晶体管的开关电路来作为第二开关电路。

在上述各实施方式及图16示出的变形例中，作为同步侧的开关电路的一个例子，公开了N沟道MOS晶体管T2，但是还可以利用P沟道MOS晶体管。另外，还可以利用双极性晶体管来作为同步侧的开关电路。或者，还可以利用包括多个晶体管的开关电路来作为同步侧的开关电路。

在上述各实施方式及图16示出的变形例中，具体化到同步整流方式的DC-DC转换器，但是还可以具体化到非同步整流方式的DC-DC转换器。

取代在上述各实施方式及上述各变形例内的体二极管（寄生二极管）D1、D1a、D2、D2a、D3，还可以将相当于上述体二极管的二极管分别与晶体管T3、T3a、T4、T4a、T6并联连接。

另外，可以省略上述体二极管D1、D1a、D2、D2a、D3的形成。

在上述各实施方式及图16示出的变形例的开关电路组20、20B中，取代与输出目标电压最高的输出电压Vout1的输出端子Po1连接的晶体管T1，也可以设置以从线圈L朝向输出端子Po1的方向作为正方向的二极管。即，可以在线圈L与输出端子Po1之间，设置阳极与线圈L的第二端子LY连接并且阴极与输出端子Po1连接的二极管。

在图14示出的变形例的开关电路组20A中，取代与输出目标电压最高的输出电压Vout2的输出端子Po2连接的晶体管T4a，也可以设置以从线圈La朝向输出端子Po2的方向作为正方向的二极管。即，可以在线圈La与输出端子Po2之间，设置阳极与线圈La的第二端子LXa连接并且阴极与输出端子Po2连接的二极管。

上述各实施方式及上述各变形例的第一控制部30、30A、30B及第二控制部50、50A、50B的内部结构没有特别的限定。

上述各实施方式及上述各变形例的振荡器70生成锯齿状波信号来作为周期信号CK。但不限于此，振荡器70也可以生成三角波信号。

在上述各实施方式及上述各变形例中，具体化到电压控制模式的DC-DC转换器，但是还可以具体化到电流控制模式的DC-DC转换器。

在上述各实施方式及上述各变形例中，具体化到PWM控制方式的DC-DC转换器，但是还可以具体化到PFM（Pulse Frequency Modulation：脉冲频率调制）控制方式的DC-DC转换器、PSM（Pulse Skipping Modulation：脉冲跨周期调制）控制方式的DC-DC转换器。但是，在该情况下，也优选地，控制主侧的晶体管T1、T5导通/截止（ON/OFF）的控制信号VH1和控制输出侧的晶体管T3、T4、T6导通/截止（ON/OFF）的控制信号为具有相同周期的信号。

以上，详细地说明了本发明的实施方式，在不脱离本发明的思想的范围内能够进行各种的变更、替换、变形。

Claims (10)

1.一种电源装置，其特征在于，具有：

线圈，

第一开关电路，用于在所述线圈蓄积能量，

多个第二开关电路，分别连接所述线圈与多个输出端子，

第一控制部，基于分别从多个所述输出端子输出的多个输出电压的合成值和第一基准值，生成用于控制所述第一开关电路的导通/截止的第一控制信号，

第二控制部，基于所述多个输出电压中的第一输出电压和第二基准值，生成用于以与所述第一控制信号的周期相同的周期控制多个所述第二开关电路的导通/截止的第二控制信号。

2.如权利要求1所述的电源装置，其特征在于，

多个所述输出电压中的最高的输出电压从第一输出端子输出，

所述电源装置还具有第一二极管，所述第一二极管设置在所述第一输出端子与所述线圈之间，包括与所述线圈连接的阳极和与所述第一输出端子连接的阴极。

3.如权利要求2所述的电源装置，其特征在于，

所述电源装置还具有第二二极管，所述第二二极管设置在多个所述输出端子中的除了所述第一输出端子以外的第二输出端子与所述线圈之间，包括与所述第二输出端子连接的阳极和与所述线圈连接的阴极。

4.如权利要求3所述的电源装置，其特征在于，

多个所述第二开关电路包括第一晶体管及第二晶体管，

所述第一二极管为所述第一晶体管的寄生二极管，

所述第二二极管为所述第二晶体管的寄生二极管。

5.如权利要求1～4中任一项所述的电源装置，其特征在于，

多个所述输出电压为低于输入电压的电压，

在用于使所述第一开关电路导通的所述第一控制信号被输出之后，所述第二控制部以按照所述输出电压与所述输入电压之间的电位差逐渐变大的顺序依次生成多个所述输出电压的方式，控制多个所述第二开关电路导通/截止。

6.如权利要求1～4中任一项所述的电源装置，其特征在于，

所述电源装置还具有第一检测电路，所述第一检测电路在检测出在所述第一控制信号的一个周期内多个所述第二开关电路中的一个第二开关电路不导通时，生成第一检测信号，

所述第一控制部包括合成多个所述输出电压的合成电路，响应所述第一检测信号，所述第一控制部将多个所述输出端子中的与不导通的所述第二开关电路连接的输出端子从所述合成电路进行电切断。

7.如权利要求6所述的电源装置，其特征在于，

所述电源装置还具有第二检测电路，所述第二检测电路在检测出在所述第一控制信号的一个周期内多个所述第二开关电路中的一个第二开关电路不截止时，生成第二检测信号，

响应所述第二检测信号，所述第一控制部将多个所述输出端子中的与除了不截止的所述第二开关电路以外的第二开关电路连接的输出端子（Po2）从所述合成电路进行电切断。

8.一种电源装置，其特征在于，具有：

控制电路，其包括第一控制电路和第二控制电路，并且具有与所述第一控制电路的输入端子连接的第一反馈端子、与所述第一控制电路的输出端子连接的第一驱动输出端子、与所述第二控制电路的输入端子连接的第二反馈端子、分别与所述第二控制电路的第一输出端子及第二输出端子连接的第二驱动输出端子及第三驱动输出端子，

第一开关电路，其包括与所述第一驱动输出端子连接的控制端子、接受输入电压的第一端子、与线圈的第一端子连接的第二端子，

第二开关电路，其包括与所述第二驱动输出端子连接的控制端子、与所述线圈的第二端子连接的第一端子、与第一电容及第一输出端子连接的第二端子，

第三开关电路，其包括与所述第三驱动输出端子连接的控制端子、与所述线圈的第二端子连接的第一端子、与第二电容及第二输出端子连接的第二端子，

第一反馈电压生成电路，其向所述第一反馈端子供给与在所述第一输出端子生成的第一输出电压和在所述第二输出端子生成的第二输出电压的合成电压相对应的第一反馈电压，

第二反馈电压生成电路，其向所述第二反馈端子供给与所述第一输出电压相对应的第二反馈电压。

9.如权利要求8所述的电源装置，其特征在于，

所述第一控制电路包括第一驱动电路，所述第一驱动电路包括与所述第一驱动输出端子连接的输出端子，

所述第二控制电路包括第二驱动电路，所述第二驱动电路包括与所述第二驱动输出端子连接的输出端子，

所述控制电路包括：

第一电源端子及第二电源端子，分别与所述第一驱动电路及第二驱动电路的高电位侧电源端子连接，

第一线圈连接端子及第二线圈连接端子，分别与所述第一驱动电路及第二驱动电路的低电位侧电源端子连接；

所述电源装置还具有：

二极管，其包括与所述第一电源端子连接的阴极、与被供给高电位电源电压的电源线连接的阳极，

第三电容，其包括与所述第一电源端子连接的第一端子、与所述第一线圈连接端子及所述线圈的所述第一端子连接的第二端子；

所述第二电源端子与所述电源线连接，所述第二线圈连接端子与所述线圈的所述第二端子连接。

10.一种电源的控制方法，所述电源包括：

线圈，

第一开关电路，用于在所述线圈蓄积能量，

多个第二开关电路，分别连接所述线圈与多个输出端子；

所述电源的控制方法的特征在于，

基于分别从多个所述输出端子输出的多个输出电压的合成值和第一基准值，控制所述第一开关电路的导通/截止，

基于多个所述输出电压中的第一输出电压和第二基准值，以与所述第一开关电路的开关频率相同的频率控制多个所述第二开关电路的导通/截止。

Images