JP2013223286A - 電源装置及び電源の制御方法 - Google Patents

Abstract

【課題】ＣＣＭ領域で安定して動作させつつも、出力電圧の電圧精度を向上することができる電源装置を提供する。
【解決手段】ＤＣ−ＤＣコンバータ１は、コイルＬと、コイルＬにエネルギーを蓄えるためのトランジスタＴ１と、コイルＬと複数の出力端子Ｐｏ１，Ｐｏ２とをそれぞれ接続するトランジスタＴ３，Ｔ４と、第１制御部３０と、第２制御部５０とを有する。第１制御部３０は、複数の出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２を合成した結果に基づいて、その結果を第１目標値に近づけるように、トランジスタＴ１をオン・オフ制御する制御信号ＶＨ１を生成する。また、第２制御部５０は、複数の出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２のうち１つの出力電圧Ｖｏｕｔ２を除いた残りの出力電圧Ｖｏｕｔ１に基づいて、その出力電圧Ｖｏｕｔ１を第２目標値に近づけるように、上記制御信号ＶＨ１と同一の周期でトランジスタＴ３，Ｔ４をオン・オフ制御する。
【選択図】図１

Description

本発明は、電源装置及び電源の制御方法に関するものである。

パーソナルコンピュータ、携帯電話等の電子機器は、信号処理を行う内部回路に駆動電圧を供給するスイッチング電源回路（ＤＣ−ＤＣコンバータ）を内蔵している。スイッチング電源回路は、例えばＡＣアダプタやバッテリから供給される直流電圧を、内部回路の動作に適した駆動電圧に変換する。例えばスイッチング電源回路は、主スイッチをオン・オフ制御して直流入力電圧を昇圧・降圧して直流出力電圧を生成するとともに、負荷に供給する上記直流出力電圧を一定の目標電圧に保つようにフィードバック制御を行っている。

ところで、近年、ノート型パーソナルコンピュータや携帯電話等の携帯型電子機器の普及に伴って、上記スイッチング電源回路に対する小型化の要求が高まっている。そこで、このような要求に応えるべく、１つのインダクタ（コイル）で複数の出力を得ることができる単一インダクタ多出力型（Single Inductor Multiple Output：ＳＩＭＯ）ＤＣ−ＤＣコンバータが提案されている。この種のＤＣ−ＤＣコンバータでは、複数の出力で単一のインダクタが共用されるため、出力数の増加に伴う部品点数の増加及び回路面積の増大を抑えることができる。

上記多出力型ＤＣ−ＤＣコンバータでは、各出力（負荷）毎にスイッチング周期が予め割り当てられており、各スイッチング周期内で各負荷に必要な電力供給が行われている。例えば負荷が２つの場合には、２つの負荷に対して交互にスイッチング周期が割り当てられる。そして、各スイッチング周期では、対応する負荷の軽重に応じて、単一のインダクタへ入力電圧に応じた電流を流すための主スイッチをオンする時間（デューティ比）が調整されている。このため、このようなＤＣ−ＤＣコンバータを安定して動作させるためには、各スイッチング周期の終了時までにインダクタに流れるコイル電流をゼロにする必要がある。すなわち、上記ＤＣ−ＤＣコンバータを安定して動作させるためには、各スイッチング周期においてコイル電流ＩＬの変化が不連続となる電流不連続モード（Discontinuous Conduction Mode：ＤＣＭ）で動作させる必要がある。これは、各スイッチング周期においてコイル電流ＩＬが連続的に変化する電流連続モード（Continuous Conduction Mode：ＣＣＭ）で動作させた場合には、インダクタに残されたエネルギーが次のスイッチング周期で他の負荷に放出され、出力電圧が不安定となってしまうためである。しかしながら、ＤＣ−ＤＣコンバータをＤＣＭで動作させた場合には、ＣＣＭで動作させた場合よりも効率が悪いという問題がある。

そこで、ＣＣＭで動作を可能とした単一インダクタ多出力型ＤＣ−ＤＣコンバータが提案されている（例えば、特許文献１〜３及び非特許文献１参照）。図１８は、この種のＤＣ−ＤＣコンバータの一例を示している。図１８に示したＤＣ−ＤＣコンバータ６は、入力電圧Ｖｉに基づいて、その入力電圧Ｖｉよりも低い２つの出力電圧Ｖｏ１，Ｖｏ２を生成する同期整流方式の降圧型ＤＣ−ＤＣコンバータである。

図１８に示すように、ＤＣ−ＤＣコンバータ６は、入力電圧Ｖｉが供給されるメイン側のスイッチＳＷ１１と、同期側のスイッチＳＷ１２と、それらスイッチＳＷ１１，ＳＷ１２間の接続点に接続されたインダクタ（コイル）Ｌ１１とを有している。ＤＣ−ＤＣコンバータ６は、コイルＬ１１に共通に接続された出力側のスイッチＳＷ１３，ＳＷ１４と、スイッチＳＷ１３，ＳＷ１４にそれぞれ接続されたコンデンサＣ２１，Ｃ２２とを有している。また、ＤＣ−ＤＣコンバータ６は、２つの出力電圧Ｖｏ１，Ｖｏ２を合算した電圧に応じた帰還電圧ＶＦＢ２１を生成する回路１１１と、帰還電圧ＶＦＢ２１と基準電圧Ｖｒ１との差電圧を増幅した誤差信号Ｓ１１を生成する誤差増幅回路１１２とを有している。ＤＣ−ＤＣコンバータ６は、誤差信号Ｓ１１に基づいてメイン側のスイッチＳＷ１１及び同期側のスイッチＳＷ１２を相補的にオン・オフ制御するＰＷＭ（Pulse Width Modulation）制御回路１１３を有している。さらに、ＤＣ−ＤＣコンバータ６は、誤差増幅回路１１５を含み、２つの出力電圧Ｖｏ１，Ｖｏ２の差電圧に応じた信号Ｓ１２を生成する回路１１４と、上記信号Ｓ１２に基づいて出力側のスイッチＳＷ１３，ＳＷ１４を相補的にオン・オフ制御するＰＷＭ制御回路１１６とを有している。

このように、ＤＣ−ＤＣコンバータ６では、入力側のスイッチＳＷ１１，ＳＷ１２を２つの出力電圧Ｖｏ１，Ｖｏ２の合算値に基づいて制御し、出力側のスイッチＳＷ１３，ＳＷ１４を２つの出力電圧Ｖｏ１，Ｖｏ２の差電圧に基づいて制御している。

米国特許第７５３８５２７号明細書 米国特許第７３１２５３８号明細書 米国特許出願公開第２００８／０１３０３３１号明細書

D.Trevisan et al,:Digital Control of Single-Inductor Multiple-Output Step-Down DC-DC Converters in CCM,IEEE TRANSACTIONS ON INDUSTRAIL ELECTRONICS,VOL.55,NO.9,SEPTEMBER 2008,3476-3483.

しかしながら、上記ＤＣ−ＤＣコンバータ６では、出力電圧Ｖｏ１，Ｖｏ２の電圧精度が悪いという問題がある。すなわち、出力電圧Ｖｏ１，Ｖｏ２は、２つのフィードバックループに存在する、全ての抵抗の相対ばらつき及び全ての誤差増幅回路１１２，１１５のオフセットばらつき等の影響を受ける。このため、２つの出力電圧Ｖｏ１，Ｖｏ２の電圧精度は悪い。

本発明の一観点によれば、コイルと、前記コイルにエネルギーを蓄えるための第１スイッチ回路と、前記コイルと複数の出力端子とをそれぞれ接続する複数の第２スイッチ回路と、前記複数の出力端子にそれぞれ生成される複数の出力電圧を合成した結果に基づいて、前記結果を第１目標値に近づけるように、前記第１スイッチ回路をオン・オフ制御する第１制御信号を生成する第１制御部と、前記複数の出力電圧のうち１つの第１出力電圧を除いた残りの１又は複数の第２出力電圧に基づいて、前記各第２出力電圧を対応する第２目標値に近づけるように、前記第１制御信号と同一の周期で前記第２スイッチ回路をオン・オフ制御する第２制御信号を生成する第２制御部と、を有する。

本発明の一観点によれば、ＣＣＭ領域で安定して動作させつつも、出力電圧の電圧精度を向上することができるという効果を奏する。

第１実施形態のＤＣ−ＤＣコンバータを示す回路図。 第１実施形態のＤＣ−ＤＣコンバータの動作を示す波形図。 （ａ）〜（ｃ）は、第１実施形態のＤＣ−ＤＣコンバータの動作を示す説明図。 第１実施形態のＤＣ−ＤＣコンバータの動作を示す説明図。 第１実施形態のＤＣ−ＤＣコンバータの動作を示す波形図。 （ａ）、（ｂ）は、第１実施形態のＤＣ−ＤＣコンバータの動作を示す波形図。 第１実施形態のＤＣ−ＤＣコンバータの適用例を示す回路図。 従来のＤＣ−ＤＣコンバータを示す回路図。 第２実施形態のＤＣ−ＤＣコンバータを示す回路図。 検出回路の内部構成例を示す回路図。 （ａ）、（ｂ）は、検出回路の動作を示す波形図。 第２実施形態のＤＣ−ＤＣコンバータの動作を示すシミュレーション結果。 第１実施形態のＤＣ−ＤＣコンバータの動作を示すシミュレーション結果。 変形例のＤＣ−ＤＣコンバータを示す回路図。 変形例のＤＣ−ＤＣコンバータの動作を示す波形図。 変形例のＤＣ−ＤＣコンバータを示すブロック回路図。 変形例のＤＣ−ＤＣコンバータの動作を示す波形図。 従来のＤＣ−ＤＣコンバータを示すブロック回路図。

（第１実施形態）
以下、第１実施形態を図１〜図６に従って説明する。
図１に示すように、ＤＣ−ＤＣコンバータ１は、１つのインダクタ（コイル）Ｌで多数の出力電圧を生成する単一インダクタ多出力型ＤＣ−ＤＣコンバータである。また、ＤＣ−ＤＣコンバータ１は、入力端子Ｐｉに供給される入力電圧Ｖｉｎに基づいて、その入力電圧Ｖｉｎよりも低い２つの出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２を生成する同期整流方式の降圧型ＤＣ−ＤＣコンバータである。出力電圧Ｖｏｕｔ１は、出力端子Ｐｏ１に接続される負荷２に供給され、出力電圧Ｖｏｕｔ２は、出力端子Ｐｏ２に接続される負荷３に供給される。ここで、負荷２，３の例としては、携帯型電子機器（パーソナルコンピュータ、携帯電話、ゲーム機器、デジタルカメラ等）及びその他の電子機器の内部回路や、ノート型のパーソナルコンピュータに内蔵されているリチウム電池等の充電池などが挙げられる。なお、本実施形態では、例えば入力電圧Ｖｉが１０Ｖ、出力電圧Ｖｏｕｔ１の目標電圧が２Ｖ、出力電圧Ｖｏｕｔ２の目標電圧が１Ｖに設定されている。このため、出力電圧Ｖｏｕｔ１と出力電圧Ｖｏｕｔ２とを足し合わせた合成電圧Ｖｏｕｔ１＋Ｖｏｕｔ２の目標電圧は３Ｖになる。以下では、説明の便宜上、上記合成電圧Ｖｏｕｔ１＋Ｖｏｕｔ２を合成電圧Ｖｏｕｔと称して説明する。

ＤＣ−ＤＣコンバータ１は、コンバータ部１０と、出力側のスイッチ回路群２０と、コンデンサＣ１と、コンデンサＣ２と、第１制御部３０と、第２制御部５０と、発振器７０とを有している。

コンバータ部１０では、入力電圧Ｖｉｎの供給される入力端子Ｐｉと、入力電圧Ｖｉｎよりも低い電位の電源線（ここでは、グランド）との間に、メイン側のトランジスタＴ１と同期側のトランジスタＴ２とが直列に接続されている。これらトランジスタＴ１，Ｔ２は、例えばＮチャネルＭＯＳトランジスタである。なお、メイン側のトランジスタＴ１は、コイルＬにエネルギーを蓄えるための第１スイッチ回路の一例である。

トランジスタＴ１は、そのドレイン（第１端子）が入力端子Ｐｉに接続され、ソース（第２端子）がトランジスタＴ２のドレイン（第１端子）に接続されている。そのトランジスタＴ２のソース（第２端子）は、グランドに接続されている。

また、トランジスタＴ１のゲート（制御端子）には、第１制御部３０から制御信号ＶＨ１が供給される。トランジスタＴ２のゲート（制御端子）には、第１制御部３０から制御信号ＶＬ１が供給される。これらトランジスタＴ１，Ｔ２は、制御信号ＶＨ１，ＶＬ１に応答して相補的にオン・オフする。

両トランジスタＴ１，Ｔ２間の接続点は、コイルＬの第１端子ＬＸに接続されている。このコイルＬ１の第２端子ＬＹには、スイッチ回路群２０内のＮチャネルＭＯＳトランジスタＴ３，Ｔ４が共通に接続されている。これらトランジスタＴ３，Ｔ４は、第２スイッチ回路の一例である。

トランジスタＴ３は、そのドレイン（第１端子）がコイルＬの第２端子ＬＹに接続され、ソース（第２端子）がコンデンサＣ１の第１端子に接続されている。また、トランジスタＴ３のバックゲートは、同トランジスタＴ３のドレインに接続されている。このような接続によって、トランジスタＴ３のドレインからソースに向かう方向（コイルＬから出力端子Ｐｏ１に向かう方向）が順方向になるボディダイオードＤ１が形成される。すなわち、ボディダイオードＤ１は、そのアノードがコイルＬの第２端子ＬＹに接続され、カソードが出力端子Ｐｏ１に接続される。

上記コンデンサＣ１の第２端子はグランドに接続されている。そのコンデンサＣ１の第１端子は出力端子Ｐｏ１に接続されている。そして、出力端子Ｐｏ１からコンデンサＣ１の両端電圧である出力電圧Ｖｏｕｔ１が負荷２に供給される。なお、コンデンサＣ１は、出力電圧Ｖｏｕｔ１を平滑化する第１平滑化回路に含まれる。

一方、トランジスタＴ４は、そのドレイン（第１端子）がコイルＬの第２端子ＬＹに接続され、ソース（第２端子）がコンデンサＣ２の第１端子に接続されている。また、トランジスタＴ４のバックゲートは、同トランジスタＴ４のソースに接続されている。このような接続によって、トランジスタＴ４のソースからドレインに向かう方向（出力端子Ｐｏ２からコイルＬに向かう方向）が順方向になるボディダイオードＤ２が形成される。すなわち、ボディダイオードＤ２は、そのアノードが出力端子Ｐｏ２に接続され、カソードがコイルＬの第２端子ＬＹに接続される。

上記コンデンサＣ２の第２端子はグランドに接続されている。そのコンデンサＣ２の第１端子は出力端子Ｐｏ２に接続されている。そして、出力端子Ｐｏ２からコンデンサＣ２の両端電圧である出力電圧Ｖｏｕｔ２が負荷３に供給される。なお、コンデンサＣ２は、出力電圧Ｖｏｕｔ２を平滑化する第２平滑化回路に含まれる。

また、トランジスタＴ３のゲート（制御端子）には、第２制御部５０から制御信号ＶＨ２が供給される。トランジスタＴ４のゲート（制御端子）には、第２制御部５０から制御信号ＶＬ２が供給される。これらトランジスタＴ３，Ｔ４は、制御信号ＶＨ２，ＶＬ２に応答して相補的にオン・オフする。

上記出力端子Ｐｏ１は、第１制御部３０及び第２制御部５０に接続されている。また、上記出力端子Ｐｏ２は、第１制御部３０に接続されている。
第１制御部３０は、出力電圧Ｖｏｕｔ１と出力電圧Ｖｏｕｔ２とを合成した結果（合成電圧Ｖｏｕｔ）に基づいて、その合成電圧Ｖｏｕｔを目標電圧（第１目標値）に近づけるように、トランジスタＴ１，Ｔ２をオン・オフ制御する。換言すると、第１制御部３０は、合成電圧Ｖｏｕｔに基づいて、負荷２，３に所望の電力が供給されるように、トランジスタＴ１のオン時間を調整する。具体的には、第１制御部３０は、周波数（周期）が一定で、負荷２及び負荷３へ供給すべき必要な電力に応じてパルス幅が変動する制御信号ＶＨ１，ＶＬ１をトランジスタＴ１，Ｔ２に供給する。

第１制御部３０は、第１帰還電圧生成回路３１と、誤差増幅回路３２と、ＰＷＭ制御回路４０とを有している。
第１帰還電圧生成回路３１は、出力電圧Ｖｏｕｔ１と出力電圧Ｖｏｕｔ２とを足し合わせた合成電圧Ｖｏｕｔに応じた第１帰還電圧ＶＦＢ１を生成する。この第１帰還電圧生成回路３１は、抵抗Ｒ１，Ｒ２，Ｒ３を有している。具体的には、出力端子Ｐｏ１が抵抗Ｒ１の第１端子に接続され、その抵抗Ｒ１の第２端子が抵抗Ｒ３の第１端子に接続されている。一方、出力端子Ｐｏ２が抵抗Ｒ２の第１端子に接続され、その抵抗Ｒ２の第２端子が抵抗Ｒ１の第２端子及び抵抗Ｒ３の第１端子に接続されている。また、抵抗Ｒ３の第２端子はグランドに接続されている。そして、これら抵抗Ｒ１，Ｒ２と抵抗Ｒ３との間のノードＮ１が誤差増幅回路３２の反転入力端子に接続されている。

このような第１帰還電圧生成回路３１において、抵抗Ｒ１，Ｒ３は、それぞれの抵抗値に応じて、出力電圧Ｖｏｕｔ１を分圧した分圧電圧を生成する。また、抵抗Ｒ２，Ｒ３は、それぞれの抵抗値に応じて、出力電圧Ｖｏｕｔ２を分圧した分圧電圧を生成する。そして、ノードＮ１には、出力電圧Ｖｏｕｔ１の分圧電圧と出力電圧Ｖｏｕｔ２の分圧電圧を加算した第１帰還電圧ＶＦＢ１が生成されることになる。ここで、上記出力電圧Ｖｏｕｔ１の分圧電圧の値は、抵抗Ｒ１，Ｒ３の抵抗値の比と、出力電圧Ｖｏｕｔ１とグランドとの電位差に対応し、上記出力電圧Ｖｏｕｔ２の分圧電圧の値は、抵抗Ｒ２，Ｒ３の抵抗値の比と、出力電圧Ｖｏｕｔ２とグランドとの電位差に対応する。このため、第１帰還電圧生成回路３１（抵抗Ｒ１〜Ｒ３）は、出力電圧Ｖｏｕｔ１と出力電圧Ｖｏｕｔ２とを足し合わせた合成電圧Ｖｏｕｔに比例した第１帰還電圧ＶＦＢ１を生成することになる。そして、この第１帰還電圧ＶＦＢ１が誤差増幅回路３２の反転入力端子に供給される。

誤差増幅回路３２の非反転入力端子には、基準電源Ｅ１にて生成される基準電圧Ｖｒが供給される。ここで、基準電圧Ｖｒは、出力電圧Ｖｏｕｔ１及び出力電圧Ｖｏｕｔ２の合成電圧Ｖｏｕｔが目標電圧（規格値）に達したときに、上記第１帰還電圧ＶＦＢ１と一致する電圧である。

誤差増幅回路３２は、第１帰還電圧ＶＦＢ１と基準電圧Ｖｒとを比較し、両電圧の差電圧を増幅した誤差信号Ｓ１をＰＷＭ制御回路４０に出力する。
ＰＷＭ制御回路４０は、ＰＷＭ比較回路４１と、貫通防止回路（Anti shoot through：ＡＳＴ）４２と、ドライバ回路４３，４４とを有している。

ＰＷＭ比較回路４１の非反転入力端子には、誤差増幅回路３２から誤差信号Ｓ１が供給される。ＰＷＭ比較回路４１の反転入力端子には、発振器７０から所定の周期Ｔ（図２参照）を有する周期信号ＣＫが供給される。この周期信号ＣＫは、例えば鋸歯状波信号（基準値から所定の立ち上がり特性で上昇し、リセットにより基準値に急速低下する鋸歯状波形の信号）である。

ＰＷＭ比較回路４１は、誤差信号Ｓ１と周期信号ＣＫとを比較する。そして、ＰＷＭ比較回路４１は、誤差信号Ｓ１よりも周期信号ＣＫのレベルが高くなるときにはＬレベルのＰＷＭ信号ＳＧ１を生成し、誤差信号Ｓ１よりも周期信号ＣＫのレベルが低くなるときにはＨレベルのＰＷＭ信号ＳＧ１を生成する。このＰＷＭ信号ＳＧ１は、上記周期Ｔと同一の周期を有する。このＰＷＭ信号ＳＧ１は、ＡＳＴ４２に供給される。

ＡＳＴ４２は、ＰＷＭ信号ＳＧ１に基づいて、コンバータ部１０のトランジスタＴ１，Ｔ２を相補的にオン・オフするように、且つ両トランジスタＴ１，Ｔ２が同時にオンしないように、制御信号ＳＨ１，ＳＬ１を生成する。例えば、ＡＳＴ４２は、ＬレベルのＰＷＭ信号ＳＧ１に基づいて、Ｌレベルの制御信号ＳＨ１及びＨレベルの制御信号ＳＬ１を生成する。また、ＡＳＴ４２は、ＨレベルのＰＷＭ信号ＳＧ１に基づいて、Ｈレベルの制御信号ＳＨ１及びＬレベルの制御信号ＳＬ１を生成する。

ドライバ回路４３には、ＡＳＴ４２から制御信号ＳＨ１が供給される。ドライバ回路４３の出力端子は、メイン側のトランジスタＴ１のゲートに接続されている。このドライバ回路４３は、Ｈレベルの制御信号ＳＨ１に応答してＨレベルの制御信号ＶＨ１をメイン側のトランジスタＴ１に出力する一方、Ｌレベルの制御信号ＳＨ１に応答してＨレベルの制御信号ＶＨ１をトランジスタＴ１に出力する。なお、トランジスタＴ１は、Ｈレベルの制御信号ＶＨ１に応答してオンし、Ｌレベルの制御信号ＶＨ１に応答してオフする。

ドライバ回路４４には、ＡＳＴ４２から制御信号ＳＬ１が供給される。ドライバ回路４４の出力端子は、同期側のトランジスタＴ２に接続されている。このドライバ回路４４は、Ｈレベルの制御信号ＳＬ１に応答してＨレベルの制御信号ＶＬ１を同期側のトランジスタＴ２に出力する一方、Ｌレベルの制御信号ＳＬ１に応答してＨレベルの制御信号ＶＬ１をトランジスタＴ２に出力する。なお、トランジスタＴ２は、Ｈレベルの制御信号ＶＬ１に応答してオンし、Ｌレベルの制御信号ＶＬ１に応答してオフする。

なお、これら制御信号ＶＨ１，ＶＬ１は、ＰＷＭ信号ＳＧ１と同様に、上記周期Ｔと同一の周期を有する。
このような第１制御部３０では、合成電圧Ｖｏｕｔに応じた第１帰還電圧ＶＦＢ１が基準電圧Ｖｒに近づくように、トランジスタＴ１，Ｔ２を相補的にオン・オフ制御する制御信号ＶＨ１，ＶＬ１が生成される。これにより、出力電圧Ｖｏｕｔ１及び出力電圧Ｖｏｕｔ２の合成電圧Ｖｏｕｔが基準電圧Ｖｒ及び抵抗Ｒ１〜Ｒ３の抵抗値に基づく目標電圧に近づくように制御される。

第２制御部５０は、複数の出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２のうち１つの出力電圧Ｖｏｕｔ２（第１出力電圧）を除いた残りの出力電圧Ｖｏｕｔ１（第２出力電圧）に基づいて、その出力電圧Ｖｏｕｔ１が目標電圧に近づくように、トランジスタＴ３，Ｔ４をオン・オフ制御する。換言すると、第２制御部５０は、出力電圧Ｖｏｕｔ１に基づいて、負荷２に所望の電力が供給されるように、トランジスタＴ３のオン時間を調整する。具体的には、第２制御部５０は、周波数（周期）が一定で、負荷２へ供給すべき必要な電力に応じてパルス幅が変動する制御信号ＶＨ２，ＶＬ２をトランジスタＴ３，Ｔ４に供給する。

第２制御部５０は、第２帰還電圧生成回路５１と、誤差増幅回路５２と、ＰＷＭ制御回路６０とを有している。
第２帰還電圧生成回路５１は、出力電圧Ｖｏｕｔ１に応じた第２帰還電圧ＶＦＢ２を生成する。この第２帰還電圧生成回路５１は、抵抗Ｒ４，Ｒ５を有している。具体的には、出力端子Ｐｏ１が抵抗Ｒ４の第１端子に接続され、その抵抗Ｒ４の第２端子が抵抗Ｒ５の第１端子に接続されている。また、抵抗Ｒ５の第２端子がグランドに接続されている。そして、これら抵抗Ｒ４，Ｒ５間のノードＮ２が誤差増幅回路５２の反転入力端子に接続されている。ここで、抵抗Ｒ４，Ｒ５は、それぞれの抵抗値に応じて、出力電圧Ｖｏｕｔ１を分圧した第２帰還電圧ＶＦＢ２をノードＮ２に生成する。この第２帰還電圧ＶＦＢ２の値は、抵抗Ｒ４，Ｒ５の抵抗値の比と、出力電圧Ｖｏｕｔ１とグランドとの電位差に対応する。このため、抵抗Ｒ４，Ｒ５は、出力電圧Ｖｏｕｔ１に比例した第２帰還電圧ＶＦＢ２を生成することになる。そして、この第２帰還電圧ＶＦＢ２が誤差増幅回路５２の反転入力端子に供給される。

誤差増幅回路５２の非反転入力端子には、上記基準電圧Ｖｒが供給される。ここで、基準電圧Ｖｒは、出力電圧Ｖｏｕｔ１が目標電圧（規格値）に達したときに、上記第２帰還電圧ＶＦＢ２と一致する電圧である。

誤差増幅回路５２は、第２帰還電圧ＶＦＢ２と基準電圧Ｖｒとを比較し、両電圧の差電圧を増幅した誤差信号Ｓ２をＰＷＭ制御回路６０に出力する。
ＰＷＭ制御回路６０は、ＰＷＭ比較回路６１と、ＡＳＴ６２と、ドライバ回路６３，６４とを有している。

ＰＷＭ比較回路６１の反転入力端子には、上記周期信号ＣＫが供給される。このＰＷＭ比較回路６１は、誤差信号Ｓ２と周期信号ＣＫとを比較する。そして、ＰＷＭ比較回路６１は、誤差信号Ｓ２よりも周期信号ＣＫのレベルが高くなるときにはＬレベルのＰＷＭ信号ＳＧ２を生成し、誤差信号Ｓ２よりも周期信号ＣＫのレベルが低くなるときにはＨレベルのＰＷＭ信号ＳＧ２を生成する。このＰＷＭ信号ＳＧ２は、上記周期Ｔと同一の周期を有する。このため、ＰＷＭ信号ＳＧ１とＰＷＭ信号ＳＧ２とは同一の周期を有する。なお、ＰＷＭ信号ＳＧ２は、ＡＳＴ６２に供給される。

ＡＳＴ６２は、ＰＷＭ信号ＳＧ２に基づいて、スイッチ回路群２０のトランジスタＴ３，Ｔ４を相補的にオン・オフするように、且つ両トランジスタＴ３，Ｔ４が同時にオンしないように、制御信号ＳＨ２，ＳＬ２を生成する。例えば、ＡＳＴ６２は、ＬレベルのＰＷＭ信号ＳＧ２に基づいて、Ｌレベルの制御信号ＳＨ２及びＨレベルの制御信号ＳＬ２を生成する。また、ＡＳＴ６２は、ＨレベルのＰＷＭ信号ＳＧ２に基づいて、Ｈレベルの制御信号ＳＨ２及びＬレベルの制御信号ＳＬ２を生成する。

ドライバ回路６３には、ＡＳＴ６２から制御信号ＳＨ２が供給される。ドライバ回路６３の出力端子は、トランジスタＴ３のゲートに接続されている。このドライバ回路６３は、Ｈレベルの制御信号ＳＨ２に応答してＨレベルの制御信号ＶＨ２をトランジスタＴ３に出力する一方、Ｌレベルの制御信号ＳＨ２に応答してＨレベルの制御信号ＶＨ２をトランジスタＴ３に出力する。なお、トランジスタＴ３は、Ｈレベルの制御信号ＶＨ２に応答してオンし、Ｌレベルの制御信号ＶＨ２に応答してオフする。

ドライバ回路６４には、ＡＳＴ６２から制御信号ＳＬ２が供給される。ドライバ回路６４の出力端子は、トランジスタＴ４のゲートに接続されている。このドライバ回路６４は、Ｈレベルの制御信号ＳＬ２に応答してＨレベルの制御信号ＶＬ２をトランジスタＴ４に出力する一方、Ｌレベルの制御信号ＳＬ２に応答してＨレベルの制御信号ＶＬ２をトランジスタＴ４に出力する。なお、トランジスタＴ４は、Ｈレベルの制御信号ＶＬ２に応答してオンし、Ｌレベルの制御信号ＶＬ２に応答してオフする。

なお、これら制御信号ＶＨ２，ＶＬ２は、ＰＷＭ信号ＳＧ２と同様に、上記周期Ｔと同一の周期を有する。
このような第２制御部５０では、出力電圧Ｖｏｕｔ１に応じた第２帰還電圧ＶＦＢ２が基準電圧Ｖｒに近づくように、トランジスタＴ３，Ｔ４を相補的にオン・オフ制御する制御信号ＶＨ２，ＶＬ２が生成される。これにより、出力電圧Ｖｏｕｔ１が基準電圧Ｖｒ及び抵抗Ｒ４，Ｒ５の抵抗値に基づく目標電圧に近づくように制御される。

次に、上記ＤＣ−ＤＣコンバータ１の動作を説明する。
図２に示すように、時刻ｔ１において、周期信号ＣＫが一定の周期Ｔで基準値にリセットされると、その周期信号ＣＫのレベルが誤差信号Ｓ１，Ｓ２よりも低くなる。すると、ＰＷＭ比較回路４１からＨレベルのＰＷＭ信号ＳＧ１が出力され、ＰＷＭ比較回路６１からＨレベルのＰＷＭ信号ＳＧ２が出力される。ＨレベルのＰＷＭ信号ＳＧ１に応答して、Ｈレベルの制御信号ＶＨ１及びＬレベルの制御信号ＶＬ１が生成され、ＨレベルのＰＷＭ信号ＳＧ２に応答して、Ｈレベルの制御信号ＶＨ２及びＬレベルの制御信号ＶＬ２が生成される。これにより、トランジスタＴ１がオンされトランジスタＴ２がオフされるとともに、トランジスタＴ３がオンされトランジスタＴ４がオフされる。すると、図３（ａ）に示すように、入力端子ＰｉがトランジスタＴ１を通じてコイルＬの第１端子ＬＸに接続され、そのコイルＬの第２端子ＬＹがトランジスタＴ３を通じて出力端子Ｐｏ１に接続される。このため、入力端子ＰｉからコイルＬを通じて出力端子Ｐｏ１に至る電流経路が形成される。この接続状態の間、具体的には図２に示した時刻ｔ１から時刻ｔ２までの第１の期間Ｐ１では、入力電圧Ｖｉｎに応じたコイル電流ＩＬがコイルＬに流れ、コイルＬにエネルギーが蓄積される。この第１の期間Ｐ１では、コイル電流ＩＬが時間の経過とともに所定の傾きで増加する。具体的には、第１の期間Ｐ１におけるコイル電流ＩＬの増加傾きｍ１は、入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔ１の電圧値をそれぞれＶｉｎ，Ｖｏｕｔ１とし、コイルＬのインダクタンス値をＬとすると、

となる。すなわち、第１の期間Ｐ１におけるコイル電流ＩＬは、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔ１との電位差に比例して増加する。

次に、時刻ｔ１から所定の立ち上がり特性で徐々に上昇する周期信号ＣＫのレベルが誤差信号Ｓ１よりも高くなると（時刻ｔ２参照）、ＰＷＭ比較回路６１からＬレベルのＰＷＭ信号ＳＧ１が出力される。このＬレベルのＰＷＭ信号ＳＧ１に応答してＬレベルの制御信号ＶＨ１及びＨレベルの制御信号ＶＬ１が生成されると、トランジスタＴ１がオフされトランジスタＴ２がオンされる。すると、図３（ｂ）に示すように、グランドがトランジスタＴ２を通じてコイルＬの第１端子ＬＸに接続され、そのコイルＬの第２端子ＬＹがトランジスタＴ３を通じて出力端子Ｐｏ１に接続される。このため、グランドからコイルＬを通じて出力端子Ｐｏ１に至る電流経路が形成される。この接続状態の間、具体的には図２に示した時刻ｔ２から時刻ｔ３までの第２の期間Ｐ２では、上記第１の期間Ｐ１でコイルＬに蓄えられたエネルギーが出力端子Ｐｏ１に向けて放出され、コイルＬに誘導電流が流れる。この第２の期間Ｐ２では、コイル電流ＩＬが時間の経過とともに所定の傾きで減少する。具体的には、第２の期間Ｐ２におけるコイル電流ＩＬの減少傾きｍ２は、

となる。すなわち、第２の期間Ｐ２におけるコイル電流ＩＬは、出力電圧Ｖｏｕｔ１に比例して減少する。

続いて、上記周期信号ＣＫのレベルが誤差信号Ｓ２よりも高くなると（時刻ｔ３参照）、ＰＷＭ比較回路６１からＬレベルのＰＷＭ信号ＳＧ２が出力される。このＬレベルのＰＷＭ信号ＳＧ２に応答してＬレベルの制御信号ＶＨ２及びＨレベルの制御信号ＶＬ２が生成されると、トランジスタＴ３がオフされトランジスタＴ４がオンされる。すると、図３（ｃ）に示すように、グランドがトランジスタＴ２を通じてコイルＬの第１端子ＬＸに接続され、そのコイルＬの第２端子ＬＹがトランジスタＴ４を通じて出力端子Ｐｏ２に接続される。このため、グランドからコイルＬを通じて出力端子Ｐｏ２に至る電流経路が形成される。この接続状態の間、具体的には図２に示した時刻ｔ３から時刻ｔ４までの第３の期間Ｐ３では、上記第１の期間Ｐ１でコイルＬに蓄えられたエネルギーが出力端子Ｐｏ２に向けて放出され、コイルＬに誘導電流が流れる。この第３の期間Ｐ３では、コイル電流ＩＬが時間の経過とともに所定の傾きで減少する。具体的には、第３の期間Ｐ３におけるコイル電流ＩＬの減少傾きｍ３は、出力電圧Ｖｏｕｔ２の電圧値をＶｏｕｔ２とすると、

となる。すなわち、第３の期間Ｐ３におけるコイル電流ＩＬは、出力電圧Ｖｏｕｔ２に比例して減少する。

その後、周期信号ＣＫが一定の周期Ｔで基準値に再度リセットされると（時刻ｔ４参照）、トランジスタＴ１がオンされトランジスタＴ２がオフされるとともに、トランジスタＴ３がオンされトランジスタＴ４がオフされる。これにより、次の周期Ｔが開始され、その周期Ｔにおいて、第１の期間Ｐ１、第２の期間Ｐ２及び第３の期間Ｐ３がこの順番で実行される。

ここで、各周期Ｔ（第１の期間Ｐ１〜第３の期間Ｐ３）におけるコイル電流ＩＬの平均値が負荷２，３に供給される出力電流Ｉｏ１，Ｉｏ２の合計値Ｉｏ１＋Ｉｏ２となる。また、トランジスタＴ３がオンしている期間（第１の期間Ｐ１及び第２の期間Ｐ２）におけるコイル電流ＩＬの電流量の総量（領域Ａ１参照）を周期Ｔで平均した平均値が負荷２に供給される出力電流Ｉｏ１となる。そして、トランジスタＴ４がオンしている期間（第３の期間Ｐ３）におけるコイル電流ＩＬの電流量の総量（領域Ａ２参照）を周期Ｔで平均した平均値が負荷３に供給される出力電流Ｉｏ２となる。

次に、第１制御部３０及び第２制御部５０によるフィードバック制御について詳述する。まず、第１制御部３０によるフィードバック制御について説明する。
上述した各周期Ｔにおける一連の動作において、出力電圧Ｖｏｕｔ１及び出力電圧Ｖｏｕｔ２の合成電圧Ｖｏｕｔが目標電圧よりも高くなると、つまり第１帰還電圧ＶＦＢ１が基準電圧Ｖｒよりも高くなると、誤差増幅回路３２から出力される誤差信号Ｓ１が低下する。すると、制御信号ＶＨ１のＨレベルのパルス幅が短くなり、トランジスタＴ１のオン時間、つまりコイルＬにエネルギーを蓄積する第１の期間Ｐ１が短くなる。これにより、第１の期間Ｐ１においてコイルＬに流れるコイル電流ＩＬの電流量が減少し、コイルＬに蓄積されるエネルギーが減少する。これに伴って、第２の期間Ｐ２及び第３の期間Ｐ３においてコイルＬから出力端子Ｐｏ１，Ｐｏ２に向けて放出されるエネルギーが減少する。したがって、コンデンサＣ１及びコンデンサＣ２に供給されるコイル電流ＩＬの電流量の総量が減少するため、合成電圧Ｖｏｕｔが低くなる。

反対に、合成電圧Ｖｏｕｔが目標電圧よりも低くなると、つまり第１帰還電圧ＶＦＢ１が基準電圧Ｖｒよりも低くなると、誤差増幅回路３２から出力される誤差信号Ｓ１が上昇する。すると、制御信号ＶＨ１のＨレベルのパルス幅が長くなり、コイルＬにエネルギーを蓄積する第１の期間Ｐ１が長くなる。これにより、第１の期間Ｐ１においてコイルＬに流れるコイル電流ＩＬの電流量が増加し、コイルＬに蓄積されるエネルギーが増加する。これに伴って、第２の期間Ｐ２及び第３の期間Ｐ３においてコイルＬから出力端子Ｐｏ１，Ｐｏ２に向けて放出されるエネルギーが増加する。したがって、コンデンサＣ１及びコンデンサＣ２に供給されるコイル電流ＩＬの電流量の総量が増加するため、合成電圧Ｖｏｕｔが高くなる。このような動作により、合成電圧Ｖｏｕｔが基準電圧Ｖｒ及び抵抗Ｒ１〜Ｒ３に基づく目標電圧（一定値）に維持される。

このように、第１制御部３０では、合成電圧Ｖｏｕｔに基づいて、合成電圧Ｖｏｕｔが基準電圧Ｖｒ及び抵抗Ｒ１〜Ｒ３に基づく目標電圧に近づくように、トランジスタＴ１のオン時間が制御される。換言すると、第１制御部３０では、合成電圧Ｖｏｕｔに基づいて、負荷２，３に供給すべき所望の電流、つまり出力電流Ｉｏ１，Ｉｏ２の合計値Ｉｏ１＋Ｉｏ２が流れるように、コイル電流ＩＬの電流量の総量（図２に示した領域Ａ１，Ａ２参照）が制御される。

次に、第２制御部５０によるフィードバック制御について説明する。
上記一連の動作において、出力電圧Ｖｏｕｔ１が目標電圧よりも高くなると、つまり第２帰還電圧ＶＦＢ２が基準電圧Ｖｒよりも高くなると、誤差増幅回路５２から出力される誤差信号Ｓ２が低下する。すると、制御信号ＶＨ２のＨレベルのパルス幅が短くなり、トランジスタＴ３のオン時間、つまりコイルＬの第２端子ＬＹが出力端子Ｐｏ１に接続される時間（第１の期間Ｐ１及び第２の期間Ｐ２）が短くなる。したがって、コイル電流ＩＬがコンデンサＣ１に供給される時間が短くなるため、出力電圧Ｖｏｕｔ１が低くなる。その一方で、出力電圧Ｖｏｕｔ１及び出力電圧Ｖｏｕｔ２の合成電圧Ｖｏｕｔが一定と仮定した場合には、出力電圧Ｖｏｕｔ１が目標電圧よりも高くなると、出力電圧Ｖｏｕｔ２が目標電圧よりも低くなる。このとき、上述したように誤差増幅回路５２から出力される誤差信号Ｓ２が低下すると、制御信号ＶＬ２のＨレベルのパルス幅が長くなり、トランジスタＴ４のオン時間、つまりコイル電流ＩＬがコンデンサＣ２に供給される第３の期間Ｐ３が長くなる。これにより、出力電圧Ｖｏｕｔ２が高くなる。

反対に、出力電圧Ｖｏｕｔ１が目標電圧よりも低くなると、つまり第２帰還電圧ＶＦＢ２が基準電圧Ｖｒよりも低くなると、誤差増幅回路５２から出力される誤差信号Ｓ２が上昇する。すると、制御信号ＶＨ２のＨレベルのパルス幅が長くなり、トランジスタＴ３のオン時間、つまりコイルＬの第２端子ＬＹが出力端子Ｐｏ１に接続される時間（第１の期間Ｐ１及び第２の期間Ｐ２）が長くなる。したがって、コイル電流ＩＬがコンデンサＣ１に供給される時間が長くなるため、出力電圧Ｖｏｕｔ１が高くなる。その一方で、出力電圧Ｖｏｕｔ１及び出力電圧Ｖｏｕｔ２の合成電圧Ｖｏｕｔが一定と仮定した場合には、出力電圧Ｖｏｕｔ１が目標電圧よりも低くなると、出力電圧Ｖｏｕｔ２が目標電圧よりも高くなる。このとき、上述したように誤差増幅回路５２から出力される誤差信号Ｓ２が上昇すると、制御信号ＶＬ２のＨレベルのパルス幅が短くなり、トランジスタＴ４のオン時間、つまりコイル電流ＩＬがコンデンサＣ２に供給される第３の期間Ｐ３が短くなる。これにより、出力電圧Ｖｏｕｔ２が低くなる。このような動作により、出力電圧Ｖｏｕｔ１が基準電圧Ｖｒ及び抵抗Ｒ４，Ｒ５に基づく目標電圧（一定値）に維持される。これに伴って、出力電圧Ｖｏｕｔ２も目標電圧（一定値）に維持される。

このように、第２制御部５０では、出力電圧Ｖｏｕｔ１に基づいて、その出力電圧Ｖｏｕｔ１が基準電圧Ｖｒ及び抵抗Ｒ４，Ｒ５に基づく目標電圧に近づくように、トランジスタＴ３のオン時間が制御される。換言すると、第２制御部５０では、出力電圧Ｖｏｕｔ１に基づいて、負荷２に供給すべき所望の出力電流Ｉｏ１が流れるように、コンデンサＣ１（出力端子Ｐｏ１）にコイル電流ＩＬを供給する必要な時間幅が制御（決定）される。なお、周期Ｔから上記決定された時間幅を除いた残りの時間は、第２制御部５０のフィードバック信号として利用していない出力電圧Ｖｏｕｔ２側のコンデンサＣ２にコイル電流ＩＬを供給する時間として利用される。このように、第２制御部５０では、出力電圧Ｖｏｕｔ１及び出力電圧Ｖｏｕｔ２のうちの出力電圧Ｖｏｕｔ１のみに基づいて、コイル電流ＩＬを各コンデンサＣ１，Ｃ２（各出力端子Ｐｏ１，Ｐｏ２）に振り分ける期間の割合が制御される。

さらに、第１制御部３０で生成される制御信号ＶＨ１，ＶＬ１と、第２制御部５０で生成される制御信号ＶＨ２，ＶＬ２とが同一周期（同一周波数）の信号であるため、トランジスタＴ１，Ｔ２とトランジスタＴ３，Ｔ４とが同一のスイッチング周波数でオン・オフされる。これにより、当該ＤＣ−ＤＣコンバータ１をＣＣＭで動作させる場合であっても、出力電圧Ｖｏｕｔ１及び出力電圧Ｖｏｕｔ２を安定して生成することができる。詳述すると、図３に示すように、入力端子Ｐｉと出力端子Ｐｏ１，Ｐｏ２との間の回路は、トランジスタＴ１，Ｔ２及びトランジスタＴ３，Ｔ４を含むミキサ回路と、コイルＬ及びコンデンサＣ１，Ｃ２を含むローパスフィルタ（ＬＰＦ）と見ることができる。このため、仮にミキサ回路内のトランジスタＴ１，Ｔ２をオン・オフ制御する制御信号の周波数ｆｓｗ１と、トランジスタＴ３，Ｔ４をオン・オフ制御する制御信号の周波数ｆｓｗ２とが異なる場合には、ＣＣＭ領域ではｆｓｗ１×ｆｓｗ２の低周波成分が出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２に現れてしまう。例えばｆｓｗ１＝１．５ＭＨｚ、ｆｓｗ２＝１．４ＭＨｚの場合には、各出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２は１００ｋＨｚで揺れて不安定になる。これに対し、本実施形態のＤＣ−ＤＣコンバータ１では、制御信号ＶＨ１，ＶＬ１と制御信号ＶＨ２，ＶＬ２との周波数（周期）が同一であるため、ＣＣＭ領域であっても上述のような低周波成分が発生しない。したがって、ＣＣＭ領域であっても出力電圧Ｖｏｕｔ１及び出力電圧Ｖｏｕｔ２を安定して生成することができる。

また、別の見方をすれば、出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２が定常状態では、第１制御部３０及び第２制御部５０によるフィードバック制御によって、各周期Ｔの開始時刻（時刻ｔ１参照）におけるコイル電流ＩＬの電流値と、各周期Ｔの終了時刻（時刻ｔ４参照）におけるコイル電流ＩＬの電流値とが一致するように制御される。詳述すると、第１の期間Ｐ１におけるコイル電流ＩＬの増加分と、第２の期間Ｐ２及び第３の期間Ｐ３におけるコイル電流ＩＬの減少分とが等しくなるように制御される。これらコイル電流ＩＬの増加分と減少分との関係は、第１〜第３の期間Ｐ１，Ｐ２，Ｐ３の時間をそれぞれＰ１，Ｐ２，Ｐ３とすると、上記式１〜式３より、

となる。また、周期Ｔと第１〜第３の期間Ｐ１，Ｐ２，Ｐ３との関係は、

となる。そして、第１制御部３０及び第２制御部５０によるフィードバック制御によって、これら式４及び式５の関係が満たされるように、第１〜第３の期間Ｐ１，Ｐ２，Ｐ３の時間幅が制御される。すなわち、第１制御部３０によるフィードバック制御によって、式４及び式５の関係が満たされるように、第１の期間Ｐ１の時間幅（制御信号ＶＨ１のＨレベルのパルス幅）が制御され、第２制御部５０によるフィードバック制御によって、第２の期間Ｐ２及び第３の期間Ｐ３の時間幅（制御信号ＶＨ２，ＶＬ２のパルス幅）が制御される。

以上説明したように、ＤＣ−ＤＣコンバータ１では、２つの出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２の合成電圧Ｖｏｕｔに基づいて所定の周期Ｔにおけるコイル電流ＩＬの電流量の総量が決定され、一方の出力電圧Ｖｏｕｔ１のみに基づいてコイル電流ＩＬを各コンデンサＣ１，Ｃ２に振り分ける期間の割合が上記周期Ｔ内で決定される。これにより、コイルＬが１つの場合であっても、一つの周期Ｔ内で２つの出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２を連続的に制御することができる。このため、出力電流Ｉｏ１と出力電流Ｉｏ２の電流値が異なっている場合であってもＣＣＭ領域で安定に動作させることができる。また、上述したように各周期Ｔの開始時刻（時刻ｔ１参照）におけるコイル電流ＩＬの電流値と、各周期Ｔの終了時刻（時刻ｔ４参照）におけるコイル電流ＩＬの電流値とが一致するため、ＣＣＭ領域であっても出力電圧Ｖｏｕｔ１及び出力電圧Ｖｏｕｔ２をより安定して生成することができる。

また、第１制御部３０によるフィードバック制御によって、出力電圧Ｖｏｕｔ１及び出力電圧Ｖｏｕｔ２の合成電圧Ｖｏｕｔが目標電圧に維持され、第２制御部５０によるフィードバック制御によって、出力電圧Ｖｏｕｔ１が目標電圧に維持される。これにより、上記合成電圧Ｖｏｕｔから出力電圧Ｖｏｕｔ１を減算した電圧となる出力電圧Ｖｏｕｔ２も目標電圧に維持される。具体的には、出力電圧Ｖｏｕｔ１及び出力電圧Ｖｏｕｔ２の直流成分Ｖｏｕｔ１，Ｖｏｕｔ２は、抵抗Ｒ１〜Ｒ５の抵抗値をそれぞれＲ１〜Ｒ５とし、基準電圧Ｖｒの電圧値をＶｒとすると、下記式のように決まる。

換言すると、上記式６及び式７から、出力電圧Ｖｏｕｔ１及び出力電圧Ｖｏｕｔ２がそれぞれ目標電圧になるように、基準電圧Ｖｒの電圧値、抵抗Ｒ１〜Ｒ５の抵抗値が設定されている。

ここで、上記式６から明らかなように、出力電圧Ｖｏｕｔ１は、１つのコイルで１つの出力電圧を生成する場合と同じ電圧設定式で決まる。このため、出力電圧Ｖｏｕｔ１の電圧精度は高い。具体的には、出力電圧Ｖｏｕｔ１は、第２制御部５０によるフィードバックループによってその電圧値が制御されるため、抵抗Ｒ４，Ｒ５のばらつきと、誤差増幅回路５２のオフセットばらつきとでその電圧精度が決まる。したがって、２つのフィードバックループに存在する抵抗Ｒ１〜Ｒ５の相対ばらつき、及び誤差増幅回路３２，５２のオフセットばらつきに依存する出力電圧Ｖｏｕｔ２に比べて出力電圧Ｖｏｕｔ１の電圧精度は高くなる。このように、本実施形態のＤＣ−ＤＣコンバータ１では、コイル電流ＩＬを各出力端子Ｐｏ１，Ｐｏ２に振り分ける期間の割合を、複数の出力電圧のうちの１つの出力電圧Ｖｏｕｔ２を除いた出力電圧Ｖｏｕｔ１に応じて決定するようにした。このため、１つの出力電圧Ｖｏｕｔ２を除いた残りの出力電圧Ｖｏｕｔ１の電圧精度を高くすることができる。

以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）２つの出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２に基づいて所定の周期Ｔにおけるコイル電流ＩＬの電流量の総量を決定し、一方の出力電圧Ｖｏｕｔ１のみに基づいてコイル電流ＩＬを各コンデンサＣ１，Ｃ２に振り分ける期間の割合を上記周期Ｔ内で決定している。このように、本実施形態のＤＣ−ＤＣコンバータ１では、コイル電流ＩＬを各出力端子Ｐｏ１，Ｐｏ２に振り分ける期間の割合を、複数の出力電圧のうちの１つの出力電圧Ｖｏｕｔ２を除いた出力電圧Ｖｏｕｔ１に応じて決定するようにした。これにより、１つの出力電圧Ｖｏｕｔ２を除いた残りの出力電圧Ｖｏｕｔ１の電圧精度を高くすることができる。

（２）トランジスタＴ１，Ｔ２をオン・オフ制御する制御信号ＶＨ１，ＶＬ１と、トランジスタＴ３，Ｔ４をオン・オフ制御する制御信号ＶＨ２，ＶＬ２とを同一周期の信号とした。これにより、ＣＣＭ領域であっても出力電圧Ｖｏｕｔ１及び出力電圧Ｖｏｕｔ２を安定して生成することができる。

（３）ところで、トランジスタＴ３，Ｔ４を相補的にオン・オフ制御するときに、それらトランジスタＴ３，Ｔ４が同時にオンすることを防止するために意図的にトランジスタＴ３，Ｔ４を同時にオフする設ける場合や、第２制御部５０内の遅延等でトランジスタＴ３，Ｔ４が同時にオフする期間が生じる場合がある。さらに、負荷２及び負荷３が軽負荷時には、図５に示すように、コイル電流ＩＬが第２端子ＬＹから第１端子ＬＸに向かうマイナス方向（期間Ｔａ参照）と、第１端子ＬＸから第２端子ＬＹに向かうプラス方向（期間Ｔｂ参照）との双方向に流れる。ここで、トランジスタＴ３，Ｔ４のボディダイオードが１つの方向（例えば、出力端子側からコイルＬに向かう方向）のみに向いている場合には、トランジスタＴ３，Ｔ４が同時にオフすると、コイル電流ＩＬの流れが妨げられてしまう。

これに対し、出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２のうち最も目標電圧（設定電圧）の高い出力電圧Ｖｏｕｔ１側の出力端子Ｐｏ１（第１出力端子）に接続されたトランジスタＴ３のバックゲートをドレインに接続し、コイルＬから出力端子Ｐｏ１に向かう方向が順方向になるボディダイオードＤ１を形成するようにした。また、目標電圧（設定電圧）の低い出力電圧Ｖｏｕｔ２側の出力端子Ｐｏ２（第２出力端子）に接続されたトランジスタＴ４のバックゲートをソースに接続し、出力端子Ｐｏ２からコイルに向かう方向が順方向になるボディダイオードＤ２を形成するようにした。このように、トランジスタＴ３，Ｔ４のボディダイオードＤ１，Ｄ２が双方向に向くように接続した。これにより、それら第１及びボディダイオードＤ１，Ｄ２を通じて双方向に電流を流すことができる。したがって、仮にトランジスタＴ３，Ｔ４が同時にオフしたときに、コイル電流ＩＬがプラス方向及びマイナス方向のいずれの方向に流れても、そのコイル電流ＩＬの流れが妨げられることはなく、ボディダイオードＤ１，Ｄ２のいずれかを通じてコイル電流ＩＬが流れる。このため、トランジスタＴ３，Ｔ４が同時にオフする期間が生じる場合であっても、ＣＣＭ領域で安定に動作させることができる。

（４）目標電圧の低い出力電圧Ｖｏｕｔ２側の出力端子Ｐｏ１に、コイルＬから出力端子Ｐｏ１に向かう方向が順方向になるボディダイオードを形成した場合には、トランジスタＴ３，Ｔ４が同時にオフしたときに、出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２の電位差に起因して上記ボディダイオードを通じる電流経路が形成されてしまう。これに対し、本実施形態では、目標電圧の最も高い出力電圧Ｖｏｕｔ１側の出力端子Ｐｏ１に、コイルＬから出力端子Ｐｏ１に向かう方向が順方向になるボディダイオードＤ１を形成するようにした。このため、出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２の電位差に起因してボディダイオードＤ１を通じる電流経路が形成されることはない。したがって、出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２が同電位になるといった問題の発生を抑制することができる。このことから、コイルＬから出力端子側に向かう方向が順方向になるダイオード成分は、目標電圧の最も高い出力電圧に対応する出力端子に接続することが好ましい。

さらに言えば、このようなダイオード成分は、複数の出力端子のうち、目標電圧の最も高い出力電圧に対応する１つの出力端子のみに接続することが好ましい。これは、例えば目標電圧の低いトランジスタＴ４に対しても、コイルＬから出力端子Ｐｏ２に向かう方向が順方向になるボディダイオードを形成してしまうと、コイルＬがそれぞれのボディダイオードを通じて両出力端子Ｐｏ１，Ｐｏ２に接続され、出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２が同電位になってしまうためである。

（５）また、ボディダイオードＤ１が存在しないと、トランジスタＴ３，Ｔ４が同時にオフとなった際に瞬間的にコイルＬの第２端子ＬＹが高電圧となり、回路部品に定格以上の電圧が加わってしまう可能性がある。これに対し、コイルＬから出力端子Ｐｏ１に向かう方向が順方向になるボディダイオードＤ１を形成することにより、上記現象が発生しても、コイルＬの第２端子ＬＹの電位を出力電圧Ｖｏｕｔ１よりもボディダイオードＤ１の順方向電圧分だけ高い電位に抑えることができる。

（６）コイル電流ＩＬの電流量が増加する第１の期間Ｐ１では、入力電圧Ｖｉｎとの電圧差が小さい出力電圧（ここでは、出力電圧Ｖｏｕｔ１）が出力される出力端子Ｐｏ１をコイルＬの第２端子ＬＹに接続するようにした。詳述すると、トランジスタＴ１をオンするＨレベルの制御信号ＶＨ１が出力されてから、出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２のうちトランジスタＴ３，Ｔ４のオン制御により選択される出力電圧と入力電圧Ｖｉｎとの電位差が徐々に大きくなる順番でトランジスタＴ３，Ｔ４をオンするようにした。すなわち、本例ではまず、トランジスタＴ３をオンしてコイルＬの第２端子ＬＹに出力端子Ｐｏ１を接続し、その後、トランジスタＴ４をオンしてコイルＬの第２端子ＬＹに出力端子Ｐｏ２を接続するようにした。これにより、コイル電流ＩＬのリップルΔＩＬを小さくすることができる。

詳述すると、例えば図６（ａ）に示すように、本実施形態と同様に、Ｈレベルの制御信号ＶＨ１が出力されるときに、Ｈレベルの制御信号ＶＨ２に応答してトランジスタＴ３をオンさせた場合には、第１の期間Ｐ１におけるコイル電流ＩＬの増加傾きｍ１が（Ｖｉｎ−Ｖｏｕｔ１）／Ｌとなる（上記式１参照）。これに対し、例えば図６（ｂ）に示すように、Ｈレベルの制御信号ＶＨ１が出力されるときに、Ｈレベルの制御信号ＶＨ２に応答してトランジスタＴ４をオンさせた場合には、第１の期間Ｐ１におけるコイル電流ＩＬの増加傾きｍ１ａが（Ｖｉｎ−Ｖｏｕｔ２）／Ｌとなる。このとき、出力電圧Ｖｏｕｔ１と出力電圧Ｖｏｕｔ２との関係はＶｏｕｔ１＞Ｖｏｕｔ２であるため、コイル電流ＩＬの増加傾きｍ１，ｍ１ａの関係はｍ１＜ｍ１ａとなる。このため、第１の期間Ｐ１の時間幅が同じであれば、その第１の期間Ｐ１におけるコイル電流ＩＬの変化量の関係は、ｍ１・Ｐ１＜ｍ１ａ・Ｐ１となる。ここで、上述したように各周期Ｔの開始時と終了時とのコイル電流ＩＬが一致すると考えると、第１の期間Ｐ１におけるコイル電流ＩＬの振幅がコイル電流ＩＬのリップルΔＩＬに相当する。したがって、Ｈレベルの制御信号ＶＨ１の出力後、トランジスタＴ３を先にオンした場合のコイル電流ＩＬのリップルΔＩＬａと、トランジスタＴ４を先にオンした場合のコイル電流ＩＬのリップルΔＩＬｂとの関係は、ΔＩＬａ＜ΔＩＬｂとなる。このように、コイル電流ＩＬの電流量が増加する第１の期間Ｐ１の開始から、トランジスタＴ３を先にオンし、入力電圧Ｖｉｎとの電圧差が小さい出力電圧Ｖｏｕｔ１側の出力端子Ｐｏ１を先にコイルＬの第２端子ＬＹに接続することで、コイル電流ＩＬのリップルΔＩＬを小さくすることができる。この結果、電力変換効率を向上させることができる。

（７）単純な回路構成によって、ＣＣＭ領域で安定に動作させることができ、出力電圧の電圧精度を向上させることができる。詳述すると、まず、各出力に対してコイルを有する２出力型の従来のＤＣ−ＤＣコンバータに比してコイルを１つ削減しつつも、その他の部品をほとんど追加することなく、ＣＣＭ領域で安定に動作させることが可能な単一コイル多出力型のＤＣ−ＤＣコンバータ１を実現することができる。さらに、１つの出力電圧Ｖｏｕｔ１のみに基づいて出力側のトランジスタＴ３，Ｔ４をオン・オフ制御することで、出力側のスイッチ回路を２つの出力電圧の差電圧に基づいてオン・オフ制御する従来のＤＣ−ＤＣコンバータよりも回路を単純化しつつも、出力電圧Ｖｏｕｔ１の電圧精度を向上させることができる。

より具体的には、ＤＣ−ＤＣコンバータ１は、例えば各出力に対してコイルを有する２出力型の従来のＤＣ−ＤＣコンバータに利用される２つのＰＷＭ制御回路が内蔵された制御回路（制御ＩＣ）をそのまま利用し、その制御回路に接続される部品の接続方法を変更することで実現することができる。すなわち、ＤＣ−ＤＣコンバータ１は、従来から存在する汎用の制御回路を利用してその回路構成を実現することができる。

（ＤＣ−ＤＣコンバータの適用例）
次に、上述のように従来のＤＣ−ＤＣコンバータに利用される制御回路を利用して上記ＤＣ−ＤＣコンバータ１の回路構成を実現する方法について図７及び図８に従って説明する。なお、説明の便宜上、図７及び図８において、先の図１に示した部材と同一の部材にはそれぞれ同一の符号を付し、それら各要素についての詳細な説明は省略する。

まず、従来のＤＣ−ＤＣコンバータ５の構成について簡単に説明する。
図８に示すように、ＤＣ−ＤＣコンバータ５は、各出力電圧Ｖｏｕｔ１１，Ｖｏｕｔ１２用にそれぞれコイルＬ１，Ｌ２を有する２出力型のＤＣ−ＤＣコンバータである。また、ＤＣ−ＤＣコンバータ５は、入力電圧Ｖｉｎよりも低い出力電圧Ｖｏｕｔ１１，Ｖｏｕｔ１２を生成する同期整流方式の降圧型ＤＣ−ＤＣコンバータである。このＤＣ−ＤＣコンバータ５は、１チップの半導体集積回路装置上に形成された制御回路８０Ｂを有している。

制御回路８０Ｂは、第１制御回路８１Ｂと、第２制御回路８２Ｂと、発振器７０とを有している。第１制御回路８１Ｂは、誤差増幅回路３２とＰＷＭ制御回路４０とを有し、第２制御回路８２Ｂは、誤差増幅回路５２とＰＷＭ制御回路６０とを有している。

第１制御回路８１Ｂは、出力端子Ｐｏ１１から出力される出力電圧Ｖｏｕｔ１１に応じた帰還電圧ＶＦＢ１１に基づいて、出力電圧Ｖｏｕｔ１１が基準電圧Ｖｒに基づく目標電圧に維持されるように、ＮチャネルＭＯＳトランジスタＴ１１，Ｔ１２を相補的にオン・オフ制御する。詳述すると、トランジスタＴ１１は発振器７０の周期信号ＣＫに基づく一定周期でオンされると、入力電圧Ｖｉｎに応じたコイル電流が流れ、コイルＬ１にエネルギーが蓄積される。また、帰還電圧ＶＦＢ１１と基準電圧Ｖｒとの誤差信号Ｓ１が周期信号ＣＫよりも低くなると、トランジスタＴ１１がオフされる。すると、コイルＬ１に蓄積されたエネルギーが出力端子Ｐｏ１１に向けて放出される。このとき、出力電圧Ｖｏｕｔ１１が高くなると誤差信号Ｓ１が低下してトランジスタＴ１１のオン時間が短くなる一方、出力電圧Ｖｏｕｔ１１が低くなると誤差信号Ｓ１が上昇してトランジスタＴ１２のオン時間が長くなる。このような動作により、出力電圧Ｖｏｕｔ１１が基準電圧Ｖｒに基づく目標電圧に維持される。

同様に、第２制御回路８２Ｂは、出力端子Ｐｏ１２から出力される出力電圧Ｖｏｕｔ１２に応じた帰還電圧ＶＦＢ１２に基づいて、出力電圧Ｖｏｕｔ１２が基準電圧Ｖｒに基づく目標電圧に維持されるように、ＮチャネルＭＯＳトランジスタＴ１３，Ｔ１４を相補的にオン・オフ制御する。

次に、上記制御回路８０Ｂと同一の制御回路８０Ａを利用したＤＣ−ＤＣコンバータ１の構成を説明する。
図７に示すように、制御回路８０Ａは、第１制御回路８１Ａと第２制御回路８２Ａと発振器７０とを有している。第１制御回路８１Ａ及び第２制御回路８２Ａは、上記第１制御回路８１Ｂ及び第２制御回路８２Ｂと同一の構成を有している。すなわち、第１制御回路８１Ａは、誤差増幅回路３２及びＰＷＭ制御回路４０を有し、第２制御回路８２Ａは、誤差増幅回路５２及びＰＷＭ制御回路６０を有している。但し、第１制御回路８１Ａと第１制御回路８１Ｂとは機能的に異なり、第２制御回路８２Ａと第２制御回路８２Ｂとは機能的に異なるため、それぞれ異なる符号を付している。ここでは、制御回路８０Ａの有する各種接続端子、及びそれら接続端子と内部の回路素子との接続関係を中心に説明する。

制御回路８０Ａの第１帰還端子ＦＢ１は、第１制御回路８１Ａの入力端子（具体的には、誤差増幅回路３２の反転入力端子）に接続されている。本例の第１帰還端子ＦＢ１は、出力電圧Ｖｏｕｔ１及び出力電圧Ｖｏｕｔ２の合成電圧Ｖｏｕｔに応じた第１帰還電圧ＶＦＢ１を入力する接続端子である。

上記誤差増幅回路３２の出力端子は、制御回路８０Ａの誤差出力端子ＥＲＲ１に接続されている。また、誤差増幅回路３２の出力端子がＰＷＭ比較回路４１の非反転入力端子に接続され、そのＰＷＭ比較回路４１の出力端子がＡＳＴ４２の入力端子に接続されている。このＡＳＴ４２の一方の出力端子がドライバ回路４３の入力端子に接続され、ＡＳＴ４２の他方の出力端子がドライバ回路４４の入力端子に接続されている。

ハイサイド側のドライバ回路４３の出力端子（第１制御回路８１Ａの出力端子）は、メイン側のトランジスタＴ１駆動用の駆動出力端子ＤＨ１（第１駆動出力端子）に接続されている。この駆動出力端子ＤＨ１がトランジスタＴ１のゲートに接続されている。また、ローサイド側のドライバ回路４４の出力端子（第１制御回路８１Ａの出力端子）は、同期側のトランジスタＴ２駆動用の駆動出力端子ＤＬ１に接続されている。この駆動出力端子ＤＬ１がトランジスタＴ２のゲートに接続されている。

また、ドライバ回路４３は、その高電位側電源端子が第１電源端子ＶＣ１に接続され、低電位側電源端子が第１コイル接続端子ＬＸ１に接続されている。ドライバ回路４４は、その高電位側電源端子が電源端子ＶＣＣ１に接続され、低電位側電源端子が接地端子ＧＮＤに接続されている。電源端子ＶＣＣ１には、高電位電源電圧ＶＣＣが供給される電源線が接続され、接地端子ＧＮＤにはグランドが接続されている。また、第１電源端子ＶＣ１には、ダイオードＤ１１のカソードとコンデンサＣ１１の第１端子が接続されている。ダイオードＤ１１のアノードは上記電源線に接続され、コンデンサＣ１１の第２端子は第１コイル接続端子ＬＸ１に接続されている。このようなコンデンサＣ１１の充電電圧がドライバ回路４３の高電位側電源端子に供給される。また、上記第１コイル接続端子ＬＸ１は、メイン側のトランジスタＴ１のソース（第２端子）及び単一のコイルＬの第１端子ＬＸに接続されている。なお、トランジスタＴ１のドレイン（第１端子）は、入力電圧Ｖｉｎの供給される入力端子Ｐｉに接続されている。

ここで、コンデンサＣ１１の機能について説明する。ＮチャネルＭＯＳトランジスタＴ１をオンさせるためには、トランジスタＴ１のゲートにソースより高い電圧を印加する必要がある。トランジスタＴ１がオンしたときには、トランジスタＴ１のソースとドレインは共に入力電圧Ｖｉｎとなる。このため、入力電圧Ｖｉｎが供給されるメイン側のトランジスタＴ１がＮチャネルＭＯＳトランジスタである場合には、入力電圧Ｖｉｎよりも高いゲート電圧を生成する必要がある。

コンデンサＣ１１は、その第１端子に上記電源線がダイオードＤ１１を介して接続され、第２端子にコイルＬの第１端子ＬＸが接続されている。ここでは、高電位電源電圧ＶＣＣが入力電圧Ｖｉｎよりも低い電圧であり、ダイオードＤ１１の順方向電圧降下を０．７Ｖとする。トランジスタＴ１がオフして上記第１端子ＬＸの電位がグランドレベルになると、コンデンサＣ１１はダイオードＤ１１を経由してＶＣＣ−０．７Ｖの電圧まで充電される。次に、トランジスタＴ１がオンしてコイルＬの第１端子ＬＸの電圧が入力電圧Ｖｉｎまで上昇すると、コンデンサＣ１１の第２端子側の電位が入力電圧Ｖｉｎとなるため、コンデンサＣ１１の第１端子側の電位はＶｉｎ＋ＶＣＣ−０．７Ｖまで上昇する。したがって、コンデンサＣ１１の第１端子側から高電位側電源端子に電圧が供給されるドライバ回路４３は、トランジスタＴ２がオン状態のときも、トランジスタＴ１がオン状態のときも、常にトランジスタＴ１のソース電圧よりもＶＣＣ−０．７Ｖだけ高い電圧を受けることができる。これにより、ドライバ回路４３は、安定してゲート駆動を行うことができる。このように、コンデンサＣ１１は、ブートストラップ回路として機能する。なお、ダイオードＤ１１は、コンデンサＣ１１の第１端子側の電位がＶｉｎ＋ＶＣＣ−０．７Ｖに上昇したときに、コンデンサＣ１１側から電源線に向かって電流が流れることを防止する機能を有している。

一方、制御回路８０Ａの第２帰還端子ＦＢ２は、第２制御回路８２Ａの入力端子（具体的には、誤差増幅回路５２の反転入力端子）に接続されている。本例の第２帰還端子ＦＢ２は、出力電圧Ｖｏｕｔ２に応じた第２帰還電圧ＶＦＢ２を入力する接続端子である。

上記誤差増幅回路５２の出力端子は、制御回路８０Ａの誤差出力端子ＥＲＲ２に接続されている。また、誤差増幅回路５２の出力端子がＰＷＭ比較回路６１の非反転入力端子に接続され、そのＰＷＭ比較回路６１の出力端子がＡＳＴ６２の入力端子に接続されている。このＡＳＴ６２の一方の出力端子がドライバ回路６３の入力端子に接続され、ＡＳＴ６２の他方の出力端子がドライバ回路６４の入力端子に接続されている。

ドライバ回路６３の出力端子（第２制御回路８２Ａの出力端子）は、駆動出力端子ＤＨ２（第２駆動出力端子）に接続されている。この駆動出力端子ＤＨ２がトランジスタＴ３のゲートに接続されている。また、ドライバ回路６４の出力端子（第２制御回路８２Ａの出力端子）は、駆動出力端子ＤＬ２（第３駆動出力端子）に接続されている。この駆動出力端子ＤＬ２がトランジスタＴ４のゲートに接続されている。なお、図８に示した従来のＤＣ−ＤＣコンバータ５では、駆動出力端子ＤＨ２は出力電圧Ｖｏｕｔ１２に対応して設けられたメイン側のトランジスタＴ１３駆動用の駆動出力端子であり、駆動出力端子ＤＬ２は出力電圧Ｖｏｕｔ１２に対応して設けられた同期側のトランジスタＴ１４駆動用の駆動出力端子である。

図７に示すように、ドライバ回路６３は、その高電位側電源端子が第２電源端子ＶＣ２に接続され、低電位側電源端子が第２コイル接続端子ＬＸ２に接続されている。ドライバ回路４４は、その高電位側電源端子が電源端子ＶＣＣ１に接続され、低電位側電源端子が接地端子ＧＮＤに接続されている。第２電源端子ＶＣ２には、高電位電源電圧ＶＣＣが供給される電源線が接続されている。図８に示した従来のＤＣ−ＤＣコンバータ５では、第２電源端子ＶＣ２には、上述したダイオードＤ１１及びコンデンサＣ１１と同様の機能を有するダイオードＤ１２及びコンデンサＣ１２が接続されている。これらダイオードＤ１２及びコンデンサＣ１２を設けた理由は、トランジスタＴ１３のゲートに、入力電圧Ｖｉｎよりも高い電圧を印加するためである。これに対し、図７に示したＤＣ−ＤＣコンバータ１では、ドライバ回路６３によって駆動されるトランジスタＴ３を、その他のトランジスタＴ１，Ｔ２，Ｔ４のオン・オフ状態に関わらず、入力電圧Ｖｉｎよりも低い高電位電源電圧ＶＣＣによって常にオンさせることができる。このため、ＤＣ−ＤＣコンバータ１では、上記ダイオードＤ１２及びコンデンサＣ１２を省略することができる。

また、第２コイル接続端子ＬＸ２は、トランジスタＴ３，Ｔ４のドレイン（第１端子）間の接続点及び単一のコイルＬの第２端子ＬＹに接続されている。なお、図８に示した従来のＤＣ−ＤＣコンバータ５では、上述した第１コイル接続端子ＬＸ１がコイルＬ１の第１端子ＬＸ１１に接続され、第２コイル接続端子ＬＸ２がコイルＬ２の第１端子ＬＸ１２に接続されている。そして、コイルＬ１の第２端子がコンデンサＣ１１の第１端子及び出力端子Ｐｏ１１に接続され、コイルＬ２の第２端子がコンデンサＣ１２の第１端子及び出力端子Ｐｏ１２に接続されている。このように、ＤＣ−ＤＣコンバータ５では、出力端子Ｐｏ１１（出力電圧Ｖｏｕｔ１１）に対してコイルＬ１が設けられ、出力端子Ｐｏ１２（出力電圧Ｖｏｕｔ１２）に対して別のコイルＬ２が設けられる。これに対し、図７に示したＤＣ−ＤＣコンバータ１では、第１コイル接続端子ＬＸ１がコイルＬの第１端子ＬＸに接続され、第２コイル接続端子ＬＸ２が第２端子ＬＹに接続されている。さらに、トランジスタＴ３のソース（第２端子）がコンデンサＣ１の第１端子及び出力端子Ｐｏ１に接続され、トランジスタＴ４のソース（第２端子）がコンデンサＣ２の第２端子及び出力端子Ｐｏ２に接続されている。このような接続によって、単一のコイルＬを２つの出力端子Ｐｏ１，Ｐｏ２で共有することができる。これにより、ＤＣ−ＤＣコンバータ５よりもコイルを１つ削減することができる。

上記出力端子Ｐｏ１及び出力端子Ｐｏ２は、第１帰還電圧生成回路３１に接続されている。そして、この第１帰還電圧生成回路３１の出力端子（ノードＮ１）が上記制御回路８０Ａの第１帰還端子ＦＢ１に接続されている。詳述すると、出力端子Ｐｏ１は、抵抗Ｒ１及び抵抗Ｒ３を介してグランドに接続されている。また、出力端子Ｐｏ２は、抵抗Ｒ２及び抵抗Ｒ３を介してグランドに接続されている。上記抵抗Ｒ１，Ｒ２と抵抗Ｒ３との間のノードＮ１は、制御回路８０Ａの第１帰還端子ＦＢ１に接続されている。これにより、出力電圧Ｖｏｕｔ１及び出力電圧Ｖｏｕｔ２の合成電圧Ｖｏｕｔに応じた第１帰還電圧ＶＦＢ１が第１帰還端子ＦＢ１に供給される。なお、図７に示したＤＣ−ＤＣコンバータ５では、出力電圧Ｖｏｕｔ１１，Ｖｏｕｔ１２のうち出力電圧Ｖｏｕｔ１１のみに応じて帰還電圧ＶＦＢ１１が生成されている。このため、ＤＣ−ＤＣコンバータ１は、ＤＣ−ＤＣコンバータ５と比較すると、抵抗Ｒ２が追加されている。但し、上述したように、ＤＣ−ＤＣコンバータ１は、ＤＣ−ＤＣコンバータ５からダイオードＤ１２、コンデンサＣ１２及び１つのコイルを削減することができるため、回路全体で見ると回路面積を大幅に削減することができる。特に、種々の回路素子の中でも小型化の困難なコイルを１つ削減できるため、回路面積の大幅な削減とコスト削減を実現することができる。

また、本例では、ノードＮ１は抵抗Ｒ１１の第１端子にも接続され、その抵抗Ｒ１１の第２端子はコンデンサＣ１３の第１端子に接続されている。そして、コンデンサＣ１３の第２端子は、制御回路８０Ａの誤差出力端子ＥＲＲ１に接続されている。このため、第１制御回路８１Ａ内の誤差増幅回路３２の出力端子は、コンデンサＣ１３及び抵抗Ｒ１１を介して誤差増幅回路３２の反転入力端子にフィードバックされている。なお、誤差増幅回路３２の利得は、抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ１１とコンデンサＣ１３とによって決定される。

一方、上記出力端子Ｐｏ１は、第２帰還電圧生成回路５１に接続されている。具体的には、出力端子Ｐｏ１は、抵抗Ｒ４及び抵抗Ｒ５を介してグランドに接続されている。そして、これら抵抗Ｒ４，Ｒ５間のノードＮ２（第２帰還電圧生成回路５１の出力端子）は、制御回路８０Ａの第２帰還端子ＦＢ２に接続されている。これにより、出力電圧Ｖｏｕｔ１に応じた第２帰還電圧ＶＦＢ２が第２帰還端子ＦＢ２に供給される。なお、ＤＣ−ＤＣコンバータ５では、出力電圧Ｖｏｕｔ１２に応じて帰還電圧ＶＦＢ１２が生成されるため、抵抗Ｒ４の第１端子には出力端子Ｐｏ１２が接続されている。

また、本例では、ノードＮ２は抵抗Ｒ１２の第１端子にも接続され、その抵抗Ｒ１２の第２端子はコンデンサＣ１４の第１端子に接続されている。そして、コンデンサＣ１４の第２端子は、制御回路８０Ａの誤差出力端子ＥＲＲ２に接続されている。このため、第２制御回路８２Ａ内の誤差増幅回路５２の出力端子は、コンデンサＣ１４及び抵抗Ｒ１２を介して誤差増幅回路５２の反転入力端子にフィードバックされている。なお、誤差増幅回路５２の利得は、抵抗Ｒ４，Ｒ５，Ｒ１２とコンデンサＣ１４とによって決定される。

以上説明したように、上記ＤＣ−ＤＣコンバータ１は、従来のＤＣ−ＤＣコンバータ５で利用される制御回路８０Ｂと同一の制御回路８０Ａを利用し、制御回路８０Ａに外付けされる回路素子もほとんど変更することなくその回路構成を実現することができる。それにも関わらず、ＤＣ−ＤＣコンバータ１は、上述した（１）〜（６）の優れた効果を奏することができる。

（第２実施形態）
以下、第２実施形態を図９〜図１３に従って説明する。この実施形態のＤＣ−ＤＣコンバータ１Ａは、第１帰還電圧生成回路の内部構成、及び検出回路９０を追加した点が上記第１実施形態と異なっている。以下、第１実施形態との相違点を中心に説明する。なお、先の図１〜図８に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。

図９に示すように、第１制御部内の第１帰還電圧生成回路３１Ａは、抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ６，Ｒ７と、スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４とを有している。
抵抗Ｒ１は、その第１端子が出力端子Ｐｏ１に接続され、第２端子がスイッチＳＷ１の第１端子に接続されている。このスイッチＳＷ１の第２端子はノードＮ１に接続されている。また、抵抗Ｒ２は、その第１端子が出力端子Ｐｏ２に接続され、第２端子がスイッチＳＷ２の第１端子に接続されている。このスイッチＳＷ２の第２端子はノードＮ１に接続されている。スイッチＳＷ１の制御端子には検出回路９０から検出信号ＶＳ１が供給され、スイッチＳＷ２の制御端子には検出回路９０から検出信号ＶＳ２が供給される。このスイッチＳＷ１は検出信号ＶＳ１に応答してオン・オフ制御され、スイッチＳＷ２は検出信号ＶＳ２に応答してオン・オフ制御される。これらスイッチＳＷ１，ＳＷ２は、複数の出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２を合成する合成回路として機能するノードＮ１と、複数の出力端子Ｐｏ１，Ｐｏ２とをそれぞれ接離するスイッチである。なお、これらスイッチＳＷ１，ＳＷ２は、例えばＮチャネルＭＯＳトランジスタである。

抵抗Ｒ３は、その第１端子がノードＮ１に接続され、第２端子が抵抗Ｒ６の第１端子に接続されている。抵抗Ｒ６の第２端子は抵抗Ｒ７の第１端子に接続され、その抵抗Ｒ７の第２端子はグランドに接続されている。また、抵抗Ｒ６にはスイッチＳＷ３が並列に接続され、抵抗Ｒ７にはスイッチＳＷ４が並列に接続されている。スイッチＳＷ３の制御端子には検出信号ＶＳ１が供給され、スイッチＳＷ４の制御端子には検出信号ＶＳ２が供給される。このスイッチＳＷ３は検出信号ＶＳ１に応答してオン・オフ制御され、スイッチＳＷ４は検出信号ＶＳ２に応答してオン・オフ制御される。なお、これらスイッチＳＷ３，ＳＷ４は、例えばＮチャネルＭＯＳトランジスタである。

検出回路９０には、制御信号ＶＨ１及び制御信号ＶＨ２が供給される。検出回路９０は、制御信号ＶＨ１及び制御信号ＶＨ２に基づいて、制御信号ＶＨ２のデューティが０％又は１００％であるか否かを検出する。検出回路９０は、上記検出結果に基づいて、スイッチＳＷ１，ＳＷ３をオン・オフ制御する検出信号ＶＳ１と、スイッチＳＷ２，ＳＷ４をオン・オフ制御する検出信号ＶＳ２を生成する。

例えば検出回路９０は、制御信号ＶＨ２のデューティが０％であることを検出したときに、スイッチＳＷ１，ＳＷ３をオフするＬレベルの検出信号ＶＳ１を生成するとともに、スイッチＳＷ２，ＳＷ４をオンするＨレベルの検出信号ＶＳ２を生成する。ここで、制御信号ＶＨ２のデューティが０％のときには、制御信号ＶＨ１の一周期内でトランジスタＴ３が常にオフしている状態である。このため、検出回路９０は、制御信号ＶＨ１の一周期内でトランジスタＴ３がオンしないことを検出したときに、スイッチＳＷ１，ＳＷ３をオフするＬレベルの検出信号ＶＳ１を生成していると言える。

このとき、第１帰還電圧生成回路３１Ａでは、Ｌレベルの検出信号ＶＳ１に応答してスイッチＳＷ１がオフされ、上記オンしないトランジスタＴ３に接続される出力端子Ｐｏ１がノードＮ１から切り離される。これにより、第１帰還電圧生成回路３１Ａ、誤差増幅回路３２及びＰＷＭ制御回路４０を含む第１制御部のフィードバックループから出力端子Ｐｏ１が切り離されることになる。その一方で、出力端子Ｐｏ２は、抵抗Ｒ２、オン状態のスイッチＳＷ２、抵抗Ｒ３、抵抗Ｒ６及びオン状態のスイッチＳＷ４を介してグランドに接続される。このとき、抵抗Ｒ６は、出力電圧Ｖｏｕｔ２を目標電圧に維持するための抵抗値に設定されている。このため、抵抗Ｒ６及びスイッチＳＷ３は、出力電圧Ｖｏｕｔ２を目標電圧にするための調整用回路として機能する。

この場合の第１帰還電圧生成回路３１Ａでは、出力電圧Ｖｏｕｔ１及び出力電圧Ｖｏｕｔ２のうち出力電圧Ｖｏｕｔ２のみに応じた第１帰還電圧ＶＦＢ１が生成される。そして、誤差増幅回路３２及びＰＷＭ制御回路４０は、上記第１帰還電圧ＶＦＢ１が基準電圧Ｖｒに近づくように、トランジスタＴ１，Ｔ２をオン・オフ制御する。これにより、出力電圧Ｖｏｕｔ２が基準電圧Ｖｒ及び抵抗Ｒ２，Ｒ３，Ｒ６に基づく目標電圧に維持される。

一方、検出回路９０は、制御信号ＶＨ２のデューティが１００％であることを検出したときに、スイッチＳＷ２，ＳＷ４をオフするＬレベルの検出信号ＶＳ２を生成するとともに、スイッチＳＷ１，ＳＷ３をオンするＨレベルの検出信号ＶＳ１を生成する。ここで、制御信号ＶＨ２のデューティが１００％のときには、制御信号ＶＨ１の一周期内でトランジスタＴ３が常にオンしている状態である。このため、検出回路９０は、制御信号ＶＨ１の一周期内でトランジスタＴ３がオフしないことを検出したときに、スイッチＳＷ２，ＳＷ４をオフするＬレベルの検出信号ＶＳ２を生成していると言える。

このとき、第１帰還電圧生成回路３１Ａでは、Ｌレベルの検出信号ＶＳ２に応答してスイッチＳＷ２がオフされ、上記オフしないトランジスタＴ３以外のトランジスタＴ４に接続される出力端子Ｐｏ２がノードＮ１から切り離される。これにより、第１帰還電圧生成回路３１Ａ、誤差増幅回路３２及びＰＷＭ制御回路４０を含む第１制御部のフィードバックループから出力端子Ｐｏ２が切り離されることになる。その一方で、出力端子Ｐｏ１は、抵抗Ｒ１、オン状態のスイッチＳＷ１、オン状態のスイッチＳＷ３及び抵抗Ｒ７を介してグランドに接続される。このとき、抵抗Ｒ７は、出力電圧Ｖｏｕｔ１を目標電圧に維持するための抵抗値に設定されている。このため、抵抗Ｒ７及びスイッチＳＷ４は、出力電圧Ｖｏｕｔ１を目標電圧にするための調整用回路として機能する。

この場合の第１帰還電圧生成回路３１Ａでは、出力電圧Ｖｏｕｔ１及び出力電圧Ｖｏｕｔ２のうち出力電圧Ｖｏｕｔ１のみに応じた第１帰還電圧ＶＦＢ１が生成される。そして、誤差増幅回路３２及びＰＷＭ制御回路４０は、上記第１帰還電圧ＶＦＢ１が基準電圧Ｖｒに近づくように、トランジスタＴ１，Ｔ２をオン・オフ制御する。これにより、出力電圧Ｖｏｕｔ１が基準電圧Ｖｒ及び抵抗Ｒ１，Ｒ３，Ｒ７に基づく目標電圧に維持される。

次に、検出回路９０の内部構成例を説明する。
図１０に示すように、検出回路９０は、遅延回路９１と、インバータ回路９２と、Ｄ−フリップフリップ回路（Ｄ−ＦＦ回路）９３，９４と、インバータ回路９５と、Ｄ−ＦＦ回路９６，９７と、インバータ回路９８とを有している。

遅延回路９１は、制御信号ＶＨ２を所定時間（微小時間）だけ遅延させた遅延信号ＶＨ２ａをインバータ回路９２及びＤ−ＦＦ回路９６のリセット端子Ｒに供給する。インバータ回路９２は、遅延信号ＶＨ２ａを論理反転した信号をＤ−ＦＦ回路９３のリセット端子Ｒに供給する。

Ｄ−ＦＦ回路９３の入力端子Ｄには、図示しない電源回路により生成された高電位電源電圧ＶＣＣが供給される。Ｄ−ＦＦ回路９３のクロック端子には制御信号ＶＨ１が入力されている。そして、Ｄ−ＦＦ回路９３の出力端子Ｑから出力信号Ｑ１が次段のＤ−ＦＦ回路９４の入力端子Ｄに出力される。

Ｄ−ＦＦ回路９４のクロック端子には制御信号ＶＨ１が入力されている。このＤ−ＦＦ回路９４の出力端子Ｑから出力信号がインバータ回路９５に出力される。このインバータ回路９５は、Ｄ−ＦＦ回路９４の出力信号を論理反転した信号を検出信号ＶＳ１として出力する。

このようなＤ−ＦＦ回路９３，９４及びインバータ回路９２，９５は、制御信号ＶＨ１の一周期内でトランジスタＴ３がオンしないことを検出したときに検出信号ＶＳ１（第１検出信号）を生成する第１検出回路として機能する。

Ｄ−ＦＦ回路９６の入力端子Ｄには高電位電源電圧ＶＣＣが供給され、Ｄ−ＦＦ回路９６のクロック端子には制御信号ＶＨ１が入力されている。そして、Ｄ−ＦＦ回路９６の出力端子Ｑから出力信号Ｑ２が次段のＤ−ＦＦ回路９７の入力端子Ｄに出力される。

Ｄ−ＦＦ回路９７のクロック端子には制御信号ＶＨ１が入力されている。このＤ−ＦＦ回路９７の出力端子Ｑから出力信号がインバータ回路９８に出力される。このインバータ回路９８は、Ｄ−ＦＦ回路９７の出力信号を論理反転した信号を検出信号ＶＳ２として出力する。

このようなＤ−ＦＦ回路９６，９７及びインバータ回路９８は、制御信号ＶＨ１の一周期内でトランジスタＴ３がオフしないことを検出したときに検出信号ＶＳ２（第２検出信号）を生成する第２検出回路として機能する。

次に、上記検出回路９０の動作を説明する。まず、制御信号ＶＨ２のデューティが０％になるときの検出回路９０の動作について説明する。
図１１に示す期間Ｔｃのように、制御信号ＶＨ１の一つの周期Ｔ内に遅延信号ＶＨ２ａのＨレベルのパルスが発生する場合には、そのＨレベルの遅延信号ＶＨ２ａによってＤ−ＦＦ回路９３がリセットされて出力信号Ｑ１がＬレベルになる。すると、次の周期Ｔの制御信号ＶＨ１の立ち上がり時に、Ｄ−ＦＦ回路９３の出力信号Ｑ１がＬレベルになる。このため、Ｄ−ＦＦ回路９４からはＬレベルの出力信号が出力され、インバータ回路９５からはＨレベルの検出信号ＶＳ１が出力される。そして、このＨレベルの検出信号ＶＳ１に応答してスイッチＳＷ１，ＳＷ３がオンされる。

一方、期間Ｔｄのように、制御信号ＶＨ１の一つの周期Ｔ内に遅延信号ＶＨ２ａのＨレベルのパルスが発生しない場合、つまり制御信号ＶＨ２のデューティが０％になった場合には、上記周期Ｔ内においてＤ−ＦＦ回路９３がリセットされない。このため、制御信号ＶＨ１の立ち上がりに応答してＨレベルとなった出力信号Ｑ１（時刻ｔ５参照）がＬレベルに遷移せず、次の周期Ｔの制御信号ＶＨ１の立ち上がり時に、Ｄ−ＦＦ回路９３の出力信号Ｑ１がＨレベルになる（時刻ｔ６参照）。したがって、上記制御信号ＶＨ１の立ち上がりエッジに応答してＤ−ＦＦ回路９４からＨレベルの出力信号が出力され、インバータ回路９５からはＬレベルの検出信号ＶＳ１が出力される。そして、このＬレベルの検出信号ＶＳ１に応答してスイッチＳＷ１，ＳＷ３がオフされる。

次に、制御信号ＶＨ２のデューティが１００％になるときの検出回路９０の動作について説明する。
図１１に示す期間Ｔｅのように、制御信号ＶＨ１の一つの周期Ｔ内に遅延信号ＶＨ２ａのＬレベルのパルスが発生する場合には、そのＬレベルの遅延信号ＶＨ２ａによってＤ−ＦＦ回路９６がリセットされる（時刻ｔ７参照）。このＤ−ＦＦ回路９６がリセットされているときに、制御信号ＶＨ１が立ち上がっても（時刻ｔ８参照）、Ｄ−ＦＦ回路９６の出力信号Ｑ２はＬレベルに保持される。このため、次の周期Ｔの制御信号ＶＨ１の立ち上がり時には、Ｄ−ＦＦ回路９６の出力信号Ｑ２がＬレベルになる（時刻ｔ９参照）。したがって、Ｄ−ＦＦ回路９７からはＬレベルの出力信号が出力され、インバータ回路９８からはＨレベルの検出信号ＶＳ２が出力される。そして、このＨレベルの検出信号ＶＳ２に応答してスイッチＳＷ２，ＳＷ４がオンされる。

一方、期間Ｔｆのように、制御信号ＶＨ１の一つの周期Ｔ内に遅延信号ＶＨ２ａのＬレベルのパルスが発生しない場合、つまり制御信号ＶＨ２のデューティが１００％になった場合には、上記周期Ｔ内においてＤ−ＦＦ回路９６がリセットされない。このため、制御信号ＶＨ１の立ち上がりに応答して出力信号Ｑ２がＨレベルに立ち上がり（時刻ｔ１０参照）、その出力信号Ｑ２のＨレベルが次の周期Ｔまで保持される。このため、次の制御信号ＶＨ１の立ち上がりに応答して、Ｄ−ＦＦ回路９７からＨレベルの出力信号が出力され、インバータ回路９８からはＬレベルの検出信号ＶＳ２が出力される（時刻ｔ１１参照）。そして、このＬレベルの検出信号ＶＳ２に応答してスイッチＳＷ２，ＳＷ４がオフされる。

次に、負荷２が急変した場合におけるＤＣ−ＤＣコンバータ１Ａの動作について、図１２及び図１３のシミュレーション結果を参照して説明する。
図１２は、出力電流Ｉｏ１を急変させたときのＤＣ−ＤＣコンバータ１Ａの動作についてシミュレーションした結果を示したものである。また、図１３は、出力電流Ｉｏ１を急変させたときの上記第１実施形態のＤＣ−ＤＣコンバータ１の動作についてシミュレーションした結果を示したものである。なお、図１２及び図１３のシミュレーション条件は、入力電圧Ｖｉｎが５．０［Ｖ］、出力電圧Ｖｏｕｔ１の目標電圧が１．５［Ｖ］、出力電圧Ｖｏｕｔ２の目標電圧が１．２［Ｖ］である。また、上記シミュレーション条件は、出力電流Ｉｏ２が２００［ｍＡ］、コイルＬのインダクタンス値が３．３［μＨ］、コンデンサＣ１，Ｃ２の容量値が１０［μＦ］、周期信号ＣＫの周波数が１．５［ＭＨｚ］である。そして、図１２及び図１３は、出力電流Ｉｏ１を２００［ｍＡ］から０［ｍＡ］に変化させたときのシミュレーション結果を示している。

まず、第１実施形態のＤＣ−ＤＣコンバータ１の動作について説明する。
図１３に示すように、負荷２が軽負荷に急変して出力電流Ｉｏ１が急激に減少すると（２００［ｍＡ］→０［ｍＡ］）、出力電圧Ｖｏｕｔ１が急激に増加し、出力電圧Ｖｏｕｔ１が目標電圧（ここでは、１．５Ｖ）よりも高くなる（オーバーシュートする）。すると、出力電圧Ｖｏｕｔ１に応じた第２帰還電圧ＶＦＢ２と周期信号ＣＫとの誤差信号Ｓ２が周期信号ＣＫの基準値よりも低くなり、周期信号ＣＫの各周期Ｔにおいて制御信号ＶＨ２が常にＬレベルとなる（時刻ｔ１２参照）。すなわち、制御信号ＶＨ２のデューティが０％となり、周期信号ＣＫの各周期においてトランジスタＴ３が常にオフ状態、トランジスタＴ４が常にオン状態となる。このとき、第１制御部３０には、オーバーシュートした出力電圧Ｖｏｕｔ１と出力電圧Ｖｏｕｔ２とを足し合わせた合成電圧Ｖｏｕｔがフィードバックされる。このため、出力電圧Ｖｏｕｔ１のオーバーシュートに合わせて出力電圧Ｖｏｕｔ２がアンダーシュートした状態で安定してしまう。

これに対し、本実施形態のＤＣ−ＤＣコンバータ１Ａでは、上述のように負荷２の急変後に制御信号ＶＨ２のデューティが０％となると（時刻ｔ１３参照）、それが検出回路９０で検出され、その検出回路９０からＬレベルの検出信号ＶＳ１及びＨレベルの検出信号ＶＳ２が出力される。そして、これら検出信号ＶＳ１，ＶＳ２に応答してスイッチＳＷ１，ＳＷ３がオフされスイッチＳＷ２，ＳＷ４がオンされる。これにより、上述のようにオーバーシュートした出力電圧Ｖｏｕｔ１が出力される出力端子Ｐｏ１が第１帰還電圧生成回路３１ＡのノードＮ１から切り離される。したがって、第１帰還電圧生成回路３１Ａでは、出力電圧Ｖｏｕｔ１及び出力電圧Ｖｏｕｔ２のうち出力電圧Ｖｏｕｔ２のみに応じた第１帰還電圧ＶＦＢ１が生成される。なお、このとき、出力電圧Ｖｏｕｔ２を目標電圧に維持させるための調整用の抵抗Ｒ６が抵抗Ｒ３に接続される。このため、制御信号ＶＨ２のデューティが０％となった後に、出力電圧Ｖｏｕｔ２が一旦アンダーシュートするものの、第１帰還電圧生成回路３１Ａ、誤差増幅回路３２及びＰＷＭ制御回路４０を含む第１制御部によるフィードバック制御によって出力電圧Ｖｏｕｔ２を目標電圧（ここでは、１．２Ｖ）に安定させることができる。

なお、ここでは詳細な説明を省略するが、負荷２又は負荷３の急変によって制御信号ＶＨ２のデューティが１００％になった場合には、出力端子Ｐｏ２を第１帰還電圧生成回路３１ＡのノードＮ１から切り離すことで、出力電圧Ｖｏｕｔ１が目標電圧に維持される。

以上説明した実施形態によれば、第１実施形態の（１）〜（６）の効果に加えて以下の効果を奏する。
（８）制御信号ＶＨ１の一周期内でトランジスタＴ３がオンしないことを検出したときにＬレベルの検出信号ＶＳ１を生成し、そのオンしないトランジスタＴ３に接続された出力端子Ｐｏ１をノードＮ１（合成回路）から切り離すようにした。また、制御信号ＶＨ１の一周期内でトランジスタＴ３が常にオフしていることを検出したときにＬレベルの検出信号ＶＳ２を生成し、その常にオフしているトランジスタＴ３以外のトランジスタＴ４に接続された出力端子Ｐｏ２をノードＮ１（合成回路）から切り離すようにした。これらにより、負荷急変などに起因して一方の出力電圧がオーバーシュートやアンダーシュートした場合であっても、それに合わせて他方の出力電圧がアンダーシュートやオーバーシュートすることを抑制することができる。すなわち、負荷急変時の出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２の電圧変動を改善することができる。

（他の実施形態）
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記各実施形態では、１つのコイルＬで、入力電圧Ｖｉｎよりも低い２つの出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２を生成する降圧型のＤＣ−ＤＣコンバータ１に具体化した。これに限らず、例えば図１４に示すように、１つのコイルＬａで、入力電圧Ｖｉｎよりも高い２つの出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２を生成する昇圧型のＤＣ−ＤＣコンバータに具体化してもよい。ここでは、上記第１実施形態との相違点を中心に説明する。なお、本例における入出力電圧の大小関係は、Ｖｉｎ＜Ｖｏｕｔ１＜Ｖｏｕｔ２とする。

詳述すると、ＤＣ−ＤＣコンバータ１Ｂは、コンバータ部１０Ａと、出力側のスイッチ回路群２０Ａと、コンデンサＣ１と、コンデンサＣ２と、第１制御部３０Ａと、第２制御部５０Ａと、発振器７０とを有している。

コンバータ部１０Ａでは、入力電圧Ｖｉｎの供給される入力端子Ｐｉとグランドとの間に、コイルＬａとメイン側のトランジスタＴ５とが直列に接続されている。なお、トランジスタＴ５は、例えばＮチャネルＭＯＳトランジスタである。

コイルＬａは、その第１端子が入力端子Ｐｉに接続され、第２端子がトランジスタＴ５のドレイン（第１端子）に接続されている。そのトランジスタＴ５のソース（第２端子）は、グランドに接続されている。

また、トランジスタＴ５のゲート（制御端子）には、第１制御部３０Ａから制御信号ＶＨ１が供給される。このトランジスタＴ５は、制御信号ＶＨ１に応答してオン・オフする。

コイルＬａとトランジスタＴ５との接続点、つまりコイルＬａの第２端子ＬＸａには、スイッチ回路群２０Ａ内のＮチャネルＭＯＳトランジスタＴ３ａ，Ｔ４ａのドレインが共通に接続されている。

トランジスタＴ３ａのソースはコンデンサＣ１及び出力端子Ｐｏ１に接続されている。このトランジスタＴ３ａのバックゲートは、同トランジスタＴ３ａのソースに接続されている。このような接続によって、トランジスタＴ３ａのソースからドレインに向かう方向（出力端子Ｐｏ１からコイルＬａに向かう方向）が順方向になるボディダイオードＤ１ａが形成される。すなわち、ボディダイオードＤ１ａは、そのアノードが出力端子Ｐｏ１に接続され、カソードがコイルＬの第２端子ＬＹに接続される。

トランジスタＴ４ａのソースはコンデンサＣ２及び出力端子Ｐｏ２に接続されている。このトランジスタＴ４ａのバックゲートは、同トランジスタＴ４ａのドレインに接続されている。このような接続によって、トランジスタＴ４ａのドレインからソースに向かう方向（コイルＬａから出力端子Ｐｏ２に向かう方向）が順方向になるボディダイオードＤ２ａが形成される。このように、複数の出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２のうち最も高い出力電圧Ｖｏｕｔ２が出力される出力端子Ｐｏ２とコイルＬａとの間には、アノードが出力端子Ｐｏ１に接続され、カソードがコイルＬの第２端子ＬＹに接続されるボディダイオードＤ２ａが形成される。

第１制御部３０Ａは、出力電圧Ｖｏｕｔ１及び出力電圧Ｖｏｕｔ２の合成電圧Ｖｏｕｔに基づいて、その合成電圧Ｖｏｕｔが目標電圧に近づくように、トランジスタＴ５をオン・オフ制御する。換言すると、第１制御部３０は、合成電圧Ｖｏｕｔに基づいて、負荷２，３に所望の電力が供給されるように、トランジスタＴ５のオン時間を調整する。具体的には、第１制御部３０は、周波数（周期）が一定で、負荷２及び負荷３へ供給すべき必要な電力に応じてパルス幅が変動する制御信号ＶＨ１をトランジスタＴ５に供給する。この制御信号ＶＨ１は、ＮＯＲ回路１００，１０１にも供給される。なお、本実施形態の第１制御部３０Ａでは、コンバータ部１０Ａの構成に合わせてドライバ回路４４（図１参照）が省略されている。

第２制御部５０Ａは、出力電圧Ｖｏｕｔ１に基づいて、その出力電圧Ｖｏｕｔ１が目標電圧に近づくように、トランジスタＴ３，Ｔ４をオン・オフ制御する。換言すると、第２制御部５０は、出力電圧Ｖｏｕｔ１に基づいて、負荷２に所望の電力が供給されるように、トランジスタＴ３のオン時間を調整する。具体的には、第２制御部５０は、周波数（周期）が一定で、負荷２へ供給すべき必要な電力に応じてパルス幅が変動する制御信号ＶＨ３，ＶＬ３をトランジスタＴ３，Ｔ４に供給する。

この第２制御部５０Ａは、第２帰還電圧生成回路５１と、誤差増幅回路５２と、ＰＷＭ制御回路６０と、ＮＯＲ回路１００，１０１とを有している。
ＮＯＲ回路１００には、第１制御部３０Ａから制御信号ＶＨ１が供給されるとともに、ＰＷＭ制御回路６０内のドライバ回路６３から制御信号ＶＨ２が供給される。ＮＯＲ回路１００の出力端子はトランジスタＴ４のゲートに接続されている。ＮＯＲ回路１００は、制御信号ＶＨ１，ＶＨ２を否定論理和演算した結果を持つ制御信号ＶＬ３を生成し、その制御信号ＶＬ３をトランジスタＴ４のゲートに供給する。

ＮＯＲ回路１０１には、第１制御部３０Ａから制御信号ＶＨ１が供給されるとともに、ＰＷＭ制御回路６０内のドライバ回路６４から制御信号ＶＬ２が供給される。ＮＯＲ回路１０１の出力端子はトランジスタＴ３のゲートに接続されている。ＮＯＲ回路１０１は、制御信号ＶＨ１，ＶＬ２を否定論理和演算した結果を持つ制御信号ＶＨ３を生成し、その制御信号をトランジスタＴ３のゲートに供給する。

このようなＮＯＲ回路１００，１０１は、メイン側のトランジスタＴ５がオンするときに同期側のスイッチ回路として機能するトランジスタＴ３，Ｔ４がオンしないように、制御信号ＶＨ１，ＶＨ２，ＶＬ２から制御信号ＶＨ３，ＶＬ３を生成するための論理回路である。なお、これら制御信号ＶＨ３，ＶＬ３は、制御信号ＶＨ１と同一の周期Ｔを有する信号である。

次に、上記ＤＣ−ＤＣコンバータ１Ｂの動作を説明する。
図１５に示すように、時刻ｔ１４において、周期信号ＣＫが一定の周期Ｔで基準値にリセットされると、その周期信号ＣＫのレベルが誤差信号Ｓ１，Ｓ２よりも低くなる。すると、ＰＷＭ比較回路４１からＨレベルのＰＷＭ信号ＳＧ１が出力され、ＰＷＭ比較回路６１からＨレベルのＰＷＭ信号ＳＧ２が出力される。ＨレベルのＰＷＭ信号ＳＧ１に応答して、Ｈレベルの制御信号ＶＨ１が生成され、ＨレベルのＰＷＭ信号ＳＧ２に応答して、Ｈレベルの制御信号ＶＨ２及びＬレベルの制御信号ＶＬ２が生成される。これら制御信号ＶＨ１，ＶＨ２，ＶＬ２に応答して、Ｌレベルの制御信号ＶＨ３及びＬレベルの制御信号ＶＬ３が生成される。これにより、トランジスタＴ５がオンされるとともに、トランジスタＴ３及びトランジスタＴ４がオフされる。すると、コイルＬａの第２端子ＬＸａがトランジスタＴ５を通じてグランドに接続される。このため、入力端子ＰｉからコイルＬａを通じてグランドに至る電流経路が形成される。この接続状態の間、具体的には時刻ｔ１４から時刻ｔ１５までの第１の期間Ｐ１では、入力電圧Ｖｉｎに応じたコイル電流ＩＬａがコイルＬａに流れ、コイルＬａにエネルギーが蓄積される。この第１の期間Ｐ１では、コイル電流ＩＬａが時間の経過とともに所定の傾きで増加する。具体的には、第１の期間Ｐ１におけるコイル電流ＩＬａの増加傾きｍ１１は、コイルＬａのインダクタンス値をＬａとすると、

となる。すなわち、第１の期間Ｐ１におけるコイル電流ＩＬａは、入力電圧Ｖｉｎに比例して増加する。

次に、時刻ｔ１４から所定の立ち上がり特性で徐々に上昇する周期信号ＣＫのレベルが誤差信号Ｓ１よりも高くなると（時刻ｔ１５参照）、ＰＷＭ比較回路６１からＬレベルのＰＷＭ信号ＳＧ１が出力される。このＬレベルのＰＷＭ信号ＳＧ１に応答してＬレベルの制御信号ＶＨ１が生成されると、Ｈレベルの制御信号ＶＨ３及びＬレベルの制御信号ＶＬ３が生成される。これにより、トランジスタＴ５がオフされるとともに、トランジスタＴ３がオンされトランジスタＴ４がオフされる。すると、コイルＬａの第２端子ＬＸａがトランジスタＴ３を通じて出力端子Ｐｏ１に接続される。このため、入力端子ＰｉからコイルＬａを通じて出力端子Ｐｏ１に至る電流経路が形成される。この接続状態の間、具体的には時刻ｔ１５から時刻ｔ１６までの第２の期間Ｐ２では、上記第１の期間Ｐ１でコイルＬａに蓄えられたエネルギーが出力端子Ｐｏ１に向けて放出され、コイルＬａに誘導電流が流れる。この第２の期間Ｐ２では、コイル電流ＩＬａが時間の経過とともに所定の傾きで減少する。具体的には、第２の期間Ｐ２におけるコイル電流ＩＬａの減少傾きｍ１２は、

となる。すなわち、第２の期間Ｐ２におけるコイル電流ＩＬａは、出力電圧Ｖｏｕｔ１と入力電圧Ｖｉｎとの電位差に比例して減少する。なお、上記エネルギーの放電の際に、コイルＬａの電圧方向が入力電圧Ｖｉｎと同方向であるため、入力電圧Ｖｉｎよりも昇圧された出力電圧Ｖｏｕｔ１が出力端子Ｐｏ１に生成されることになる。

続いて、上記周期信号ＣＫのレベルが誤差信号Ｓ２よりも高くなると（時刻ｔ１６参照）、ＰＷＭ比較回路６１からＬレベルのＰＷＭ信号ＳＧ２が出力される。このＬレベルのＰＷＭ信号ＳＧ２に応答してＬレベルの制御信号ＶＨ２及びＨレベルの制御信号ＶＬ２が生成されると、Ｌレベルの制御信号ＶＨ３及びＨレベルの制御信号ＶＬ３が生成される。これにより、トランジスタＴ３がオフされトランジスタＴ４がオンされる。すると、コイルＬａの第２端子ＬＸａがトランジスタＴ４を通じて出力端子Ｐｏ２に接続される。このため、入力端子ＰｉからコイルＬａを通じて出力端子Ｐｏ２に至る電流経路が形成される。この接続状態の間、具体的には時刻ｔ１６から時刻ｔ１７までの第３の期間Ｐ３では、上記第１の期間Ｐ１でコイルＬａに蓄えられたエネルギーが出力端子Ｐｏ２に向けて放出され、コイルＬａに誘導電流が流れる。この第３の期間Ｐ３では、コイル電流ＩＬａが時間の経過とともに所定の傾きで減少する。具体的には、第３の期間Ｐ３におけるコイル電流ＩＬａの減少傾きｍ１３は、

となる。すなわち、第３の期間Ｐ３におけるコイル電流ＩＬａは、出力電圧Ｖｏｕｔ２と入力電圧Ｖｉｎとの電位差に比例して減少する。なお、上記エネルギーの放電の際に、コイルＬａの電圧方向が入力電圧Ｖｉｎと同方向であるため、入力電圧Ｖｉｎよりも昇圧された出力電圧Ｖｏｕｔ２が出力端子Ｐｏ２に生成されることになる。

その後、周期信号ＣＫが一定の周期Ｔで基準値に再度リセットされると（時刻ｔ１７参照）、トランジスタＴ５がオンされるとともに、トランジスタＴ３，Ｔ４が共にオフされる。これにより、次の周期Ｔが開始され、その周期Ｔにおいて、第１の期間Ｐ１、第２の期間Ｐ２及び第３の期間Ｐ３がこの順番で実行される。

ここで、メイン側のトランジスタＴ５がオフしている期間（第２の期間Ｐ２及び第３の期間Ｐ３）におけるコイル電流ＩＬａの電流量の総量（領域Ａ３，Ａ４参照）を周期Ｔで平均した平均値が負荷２，３に供給される出力電流Ｉｏ１，Ｉｏ２の合計値Ｉｏ１＋Ｉｏ２となる。このため、周期Ｔ（第１の期間Ｐ１〜第３の期間Ｐ３）におけるコイル電流ＩＬａの平均値は、上記合計値Ｉｏ１＋Ｉｏ２よりも大きくなる。また、トランジスタＴ３がオンしている期間（第２の期間Ｐ２）におけるコイル電流ＩＬａの電流量の総量（領域Ａ３参照）を周期Ｔで平均した平均値が負荷２に供給される出力電流Ｉｏ１となる。そして、トランジスタＴ４がオンしている期間（第３の期間Ｐ３）におけるコイル電流ＩＬａの電流量の総量（領域Ａ４参照）を周期Ｔで平均した平均値が負荷３に供給される出力電流Ｉｏ２となる。

このようなＤＣ−ＤＣコンバータ１Ｂにおいても、上記第１実施形態と同様に、第１制御部３０Ａでは、合成電圧Ｖｏｕｔに基づいて、合成電圧Ｖｏｕｔが基準電圧Ｖｒ及び抵抗Ｒ１〜Ｒ３に基づく目標電圧に近づくように、トランジスタＴ５のオン時間が制御される。換言すると、第１制御部３０Ａでは、合成電圧Ｖｏｕｔに基づいて、負荷２，３に供給すべき所望の電流、つまり出力電流Ｉｏ１，Ｉｏ２の合計値Ｉｏ１＋Ｉｏ２が流れるように、コイル電流ＩＬａの電流量の総量が制御される。

また、第２制御部５０Ａでは、出力電圧Ｖｏｕｔ１に基づいて、その出力電圧Ｖｏｕｔ１が基準電圧Ｖｒ及び抵抗Ｒ４，Ｒ５に基づく目標電圧に近づくように、トランジスタＴ３のオン時間が制御される。換言すると、第２制御部５０Ａでは、出力電圧Ｖｏｕｔ１に基づいて、負荷２に供給すべき所望の出力電流Ｉｏ１が流れるように、コンデンサＣ１（出力端子Ｐｏ１）にコイル電流ＩＬａを供給する必要な時間幅が制御（決定）される。なお、周期Ｔから上記決定された時間幅を除いた残りの時間は、第２制御部５０Ａのフィードバック信号として利用していない出力電圧Ｖｏｕｔ２側のコンデンサＣ２にコイル電流ＩＬａを供給する時間として利用される。このように、第２制御部５０Ａでは、出力電圧Ｖｏｕｔ１及び出力電圧Ｖｏｕｔ２のうちの出力電圧Ｖｏｕｔ１のみに基づいて、コイル電流ＩＬａを各コンデンサＣ１，Ｃ２（各出力端子Ｐｏ１，Ｐｏ２）に振り分ける期間の割合が制御される。

以上説明した変形例の構成であっても、上記第１実施形態の（１）〜（５）と同様の効果を奏することができる。
・あるいは、１つのコイルＬで、入力電圧Ｖｉｎを反転させた２つの出力電圧を生成する反転型のＤＣ−ＤＣコンバータに具体化してもよい。さらに、上述したような降圧型、昇圧型及び反転型を組み合わせた単一インダクタ多出力型のＤＣ−ＤＣコンバータに具体化してもよい。例えば１つのコイルＬで、入力電圧Ｖｉｎよりも高い出力電圧と、入力電圧Ｖｉｎを反転させた出力電圧とを生成する昇圧型と反転型とを組み合わせたＤＣ−ＤＣコンバータに具体化してもよい。

・上記各実施形態では、１つのコイルＬで２つの出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２を生成する単一インダクタ多出力型ＤＣ−ＤＣコンバータに具体化した。これに限らず、例えば１つのコイルＬで３つ以上の出力電圧を生成する単一インダクタ多出力型ＤＣ−ＤＣコンバータに具体化してもよい。ここでは、１つのコイルＬで３つの出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２，Ｖｏｕｔ３を生成する単一インダクタ多出力型のＤＣ−ＤＣコンバータ１Ｃについて図１６に従って説明する。

図１６に示したＤＣ−ＤＣコンバータ１Ｃは、入力電圧Ｖｉｎよりも低い３つの出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２，Ｖｏｕｔ３を生成する同期整流方式の降圧型ＤＣ−ＤＣコンバータである。出力電圧Ｖｏｕｔ１は、出力端子Ｐｏ１に接続される負荷２に供給され、出力電圧Ｖｏｕｔ２は、出力端子Ｐｏ２に接続される負荷３に供給され、出力電圧Ｖｏｕｔ３は、出力端子Ｐｏ３に接続される負荷４に供給される。なお、本例における入出力電圧の大小関係は、Ｖｏｕｔ３＜Ｖｏｕｔ２＜Ｖｏｕｔ１＜Ｖｉｎとする。

ＤＣ−ＤＣコンバータ１Ｃは、コンバータ部１０と、出力側のスイッチ回路群２０Ｂと、コンデンサＣ１と、コンデンサＣ２と、コンデンサＣ３と、第１制御部３０Ｂと、第２制御部５０Ｂとを有している。

出力側のスイッチ回路群２０Ｂは、コイルＬの第２端子ＬＹに共通に接続されたＮチャネルＭＯＳトランジスタＴ３，Ｔ４，Ｔ６を有している。トランジスタＴ６は、そのドレイン（第１端子）がコイルＬの第２端子ＬＹに接続され、ソース（第２端子）がコンデンサＣ３の第１端子に接続されている。また、トランジスタＴ６のバックゲートは、同トランジスタＴ６のソースに接続されている。このような接続によって、トランジスタＴ３のソースからドレインに向かう方向（出力端子Ｐｏ３からコイルＬに向かう方向）が順方向になるボディダイオードＤ３が形成される。すなわち、ボディダイオードＤ３は、そのアノードが出力端子Ｐｏ３に接続され、カソードがコイルＬの第２端子ＬＹに接続される。

上記コンデンサＣ３の第２端子はグランドに接続されている。そのコンデンサＣ３の第１端子は出力端子Ｐｏ３に接続されている。そして、出力端子Ｐｏ３からコンデンサＣ３の両端電圧である出力電圧Ｖｏｕｔ３が負荷４に供給される。なお、コンデンサＣ３は、出力電圧Ｖｏｕｔ３を平滑化する第１平滑化回路に含まれる。

第１制御部３０Ｂは、出力電圧Ｖｏｕｔ１と出力電圧Ｖｏｕｔ２と出力電圧Ｖｏｕｔ３とを足し合わせた合成電圧Ｖｏｕｔに基づいて、その合成電圧Ｖｏｕｔが目標電圧に近づくように、トランジスタＴ１，Ｔ２をオン・オフ制御する。換言すると、第１制御部３０Ｂは、合成電圧Ｖｏｕｔに基づいて、負荷２，３，４に所望の電力が供給されるように、トランジスタＴ１のオン時間を調整する。具体的には、第１制御部３０Ｂは、周波数（周期）が一定で、負荷２、負荷３及び負荷４へ供給すべき必要な電力に応じてパルス幅が変動する制御信号ＶＨ１，ＶＬ１をトランジスタＴ１，Ｔ２に供給する。

第１制御部３０Ｂは、第１帰還電圧生成回路３１Ｂと、誤差増幅回路３２と、ＰＷＭ制御回路４０とを有している。
第１帰還電圧生成回路３１Ｂは、出力電圧Ｖｏｕｔ１と出力電圧Ｖｏｕｔ２と出力電圧Ｖｏｕｔ３とを足し合わせた合成電圧Ｖｏｕｔに応じた第１帰還電圧ＶＦＢ１を生成する。この第１帰還電圧生成回路３１Ｂは、抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ６を有している。具体的には、出力端子Ｐｏ１が抵抗Ｒ１及び抵抗Ｒ３を介してグランドに接続され、出力端子Ｐｏ２が抵抗Ｒ２及び抵抗Ｒ３を介してグランドに接続され、出力端子Ｐｏ３が抵抗Ｒ６及び抵抗Ｒ３を介してグランドに接続されている。そして、これら抵抗Ｒ１，Ｒ２，Ｒ６と抵抗Ｒ３との間のノードＮ１が誤差増幅回路３２の反転入力端子に接続されている。このような第１帰還電圧生成回路３１Ｂでは、出力電圧Ｖｏｕｔ１の分圧電圧と、出力電圧Ｖｏｕｔ２の分圧電圧と、出力電圧Ｖｏｕｔ３の分圧電圧とを足し合わせた第１帰還電圧ＶＦＢ１がノードＮ１に生成される。そして、この第１帰還電圧ＶＦＢ１が誤差増幅回路３２の反転入力端子に供給される。

第２制御部５０Ｂは、複数の出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２，Ｖｏｕｔ３のうち１つの出力電圧Ｖｏｕｔ３（第１出力電圧）を除いた残りの出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２（第２出力電圧）に基づいて、それら出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２がそれぞれ目標電圧（第２目標値）に近づくように、トランジスタＴ３，Ｔ４をオン・オフ制御する。換言すると、第２制御部５０Ｂは、出力電圧Ｖｏｕｔ１に基づいて、負荷２に所望の電力が供給されるように、トランジスタＴ３のオン時間を調整するとともに、出力電圧Ｖｏｕｔ２に基づいて、負荷３に所望の電力が供給されるように、トランジスタＴ４のオン時間を調整する。具体的には、第２制御部５０Ｂは、周波数（周期）が一定で、負荷２へ供給すべき必要な電力に応じてパルス幅が変動する制御信号ＶＨ２をトランジスタＴ３に供給する。また、第２制御部５０Ｂは、周波数（周期）が一定で、負荷３へ供給すべき必要な電力に応じてパルス幅が変動する制御信号ＶＨ４，ＶＬ４をトランジスタＴ４，Ｔ６に供給する。

第２制御部５０Ｂは、第２帰還電圧生成回路５１と、誤差増幅回路５２と、ＰＷＭ制御回路６０と、第３帰還電圧生成回路５１Ａと、誤差増幅回路５２Ａと、ＰＷＭ制御回路６０Ａと、ＮＯＲ回路６５，６６とを有している。

第３帰還電圧生成回路５１Ａは、出力電圧Ｖｏｕｔ２に応じた第３帰還電圧ＶＦＢ３を生成する。この第３帰還電圧生成回路５１Ａは、抵抗Ｒ７，Ｒ８を有している。具体的には、出力端子Ｐｏ２が抵抗Ｒ７の第１端子に接続され、その抵抗Ｒ７の第２端子が抵抗Ｒ８の第１端子に接続されている。また、抵抗Ｒ８の第２端子がグランドに接続されている。そして、これら抵抗Ｒ７，Ｒ８間のノードＮ３が誤差増幅回路５２Ａの反転入力端子に接続されている。ここで、抵抗Ｒ７，Ｒ８は、それぞれの抵抗値に応じて、出力電圧Ｖｏｕｔ３を分圧した第３帰還電圧ＶＦＢ３をノードＮ３に生成する。この第３帰還電圧ＶＦＢ３の値は、抵抗Ｒ７，Ｒ８の抵抗値の比と、出力電圧Ｖｏｕｔ３とグランドとの電位差に対応する。このため、抵抗Ｒ７，Ｒ８は、出力電圧Ｖｏｕｔ３に比例した第３帰還電圧ＶＦＢ３を生成することになる。そして、この第２帰還電圧ＶＦＢ２が誤差増幅回路５２Ａの反転入力端子に供給される。

誤差増幅回路５２Ａの非反転入力端子には、上記基準電圧Ｖｒが供給される。ここで、基準電圧Ｖｒは、出力電圧Ｖｏｕｔ２が目標電圧（規格値）に達したときに、上記第３帰還電圧ＶＦＢ３と一致する電圧である。

誤差増幅回路５２Ａは、第３帰還電圧ＶＦＢ３と基準電圧Ｖｒとを比較し、両電圧の差電圧を増幅した誤差信号Ｓ３をＰＷＭ制御回路６０Ａに出力する。
ＰＷＭ制御回路６０Ａは、図１に示したＰＷＭ制御回路６０と略同様の構成を有しているため、ここでは詳細な説明を省略する。このＰＷＭ制御回路６０Ａは、誤差信号Ｓ３と周期信号ＣＫに基づいて、第３帰還電圧ＶＦＢ３が基準電圧Ｖｒに近づくように、トランジスタＴ４，Ｔ６をオン・オフ制御するための制御信号ＶＨ４，ＶＬ４を生成する。この制御信号ＶＨ４はＮＯＲ回路６５に供給され、制御信号ＶＨ５はＮＯＲ回路６６に供給される。

ＮＯＲ回路６５には、ＰＷＭ制御回路６０から制御信号ＶＨ２が供給される。ＮＯＲ回路６５の出力端子はトランジスタＴ６のゲートに接続されている。ＮＯＲ回路６５は、制御信号ＶＨ２，ＶＨ４を否定論理和演算した結果を持つ制御信号ＶＬ５を生成し、その制御信号ＶＬ５をトランジスタＴ６のゲートに供給する。

ＮＯＲ回路６６には、ＰＷＭ制御回路６０から制御信号ＶＨ２が供給される。ＮＯＲ回路６６の出力端子はトランジスタＴ４のゲートに接続されている。ＮＯＲ回路６６は、制御信号ＶＨ２，ＶＬ４を否定論理和演算した結果を持つ制御信号ＶＨ５を生成し、その制御信号ＶＨ５をトランジスタＴ４のゲートに供給する。

これらＮＯＲ回路６５，６６は、トランジスタＴ３，Ｔ４，Ｔ６のオン制御の優先順位を決定する論理回路である。すなわち、ＮＯＲ回路６５，６６は、トランジスタＴ３，Ｔ４，Ｔ６をオンさせる順番を決定する論理回路である。本例では、第１制御部３０ＢからＨレベルの制御信号ＶＨ１が出力されてから、トランジスタＴ３→トランジスタＴ４→トランジスタＴ６の順番でオンされるようになっている。

詳述すると、図１７に示すように、時刻ｔ１８において、ＰＷＭ制御回路４０からＨレベルの制御信号ＶＨ１及びＬレベルの制御信号ＶＬ１が出力されると、トランジスタＴ１がオンされトランジスタＴ２がオフされる。また、上記時刻ｔ１８において、ＰＷＭ制御回路６０からＨレベルの制御信号ＶＨ２が出力され、ＰＷＭ制御回路６０ＡからＨレベルの制御信号ＶＨ４及びＬレベルの制御信号ＶＬ４が出力されると、ＮＯＲ回路６５，６６からＬレベルの制御信号ＶＬ５及びＨレベルの制御信号ＶＨ５がそれぞれ出力される。これら制御信号ＶＨ２，ＶＨ５，ＶＬ５に応答して、トランジスタＴ３がオンされ、トランジスタＴ４及びトランジスタＴ６がオフされる。このように、本例では、トランジスタＴ３をオンさせるためのＨレベルの制御信号ＶＨ２と、トランジスタＴ４をオンさせるためのＨレベルの制御信号ＶＨ４とが同時に生成された場合には、トランジスタＴ３が先にオンされる。このようなトランジスタＴ３のオンにより、複数の出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２，Ｖｏｕｔ３のうち出力電圧Ｖｏｕｔ１が選択されることになる。このため、時刻ｔ１８から時刻ｔ１９までの第１の期間Ｐ１、つまりコイルＬにエネルギーを蓄積する期間では、コイル電流ＩＬが入力電圧Ｖｉｎと出力電圧Ｖｏｕｔ１との電位差に比例して増加する。なお、その後の第２の期間Ｐ２では、コイル電流ＩＬが出力電圧Ｖｏｕｔ１に比例して減少する。

次に、時刻ｔ２０において、周期信号ＣＫのレベルが誤差信号Ｓ２よりも高くなると、ＰＷＭ制御回路６０からＬレベルの制御信号ＶＨ２が出力される。このＬレベルの制御信号ＶＨ２に応答してトランジスタＴ３がオフされる。また、Ｌレベルの制御信号ＶＨ２、上記Ｈレベルの制御信号ＶＨ４及びＬレベルの制御信号ＶＬ４に応答して、Ｈレベルの制御信号ＶＨ５及びＬレベルの制御信号ＶＬ５が生成される。これら制御信号ＶＨ５，ＶＬ５に応答して、トランジスタＴ４がオンされトランジスタＴ５がオフされる。このようなトランジスタＴ４のオンにより、複数の出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２，Ｖｏｕｔ３のうち出力電圧Ｖｏｕｔ２が選択されることになる。このため、時刻ｔ２０から時刻ｔ２１までの第３の期間Ｐ３では、コイル電流ＩＬが出力電圧Ｖｏｕｔ２に比例して減少する。

次に、時刻ｔ２１において、周期信号ＣＫのレベルが誤差信号Ｓ３よりも高くなると、ＰＷＭ制御回路６０ＡからＬレベルの制御信号ＶＨ４及びＨレベルの制御信号ＶＬ４が生成され、ＮＯＲ回路６５，６６からＨレベルの制御信号ＶＬ５及びＬレベルの制御信号ＶＨ５が出力される。これら制御信号ＶＨ５，ＶＬ５に応答して、トランジスタＴ４がオフされトランジスタＴ５がオンされる。このようなトランジスタＴ５のオンにより、複数の出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２，Ｖｏｕｔ３のうち出力電圧Ｖｏｕｔ３が選択されることになる。このため、時刻ｔ２１から時刻ｔ２２までの第４の期間Ｐ４では、コイル電流ＩＬが出力電圧Ｖｏｕｔ３に比例して減少する。

その後、周期信号ＣＫが一定の周期Ｔで基準値に再度リセットされると（時刻ｔ２２参照）、トランジスタＴ１がオンされトランジスタＴ２がオフされるとともに、トランジスタＴ３がオンされトランジスタＴ４，Ｔ６がオフされる。これにより、次の周期Ｔが開始され、その周期Ｔにおいて、第１の期間Ｐ１、第２の期間Ｐ２、第３の期間Ｐ３及び第４の期間Ｐ４がこの順番で実行される。

このように、第２制御部５０Ｂでは、第１制御部３０ＢからＨレベルの制御信号ＶＨ１が出力されてから、トランジスタＴ３，Ｔ４，Ｔ６のオン制御により出力電圧Ｖｏｕｔ１→出力電圧Ｖｏｕｔ２→出力電圧Ｖｏｕｔ３がこの順番で選択される。このとき、上述したように入出力電圧の大小関係は、Ｖｏｕｔ３＜Ｖｏｕｔ２＜Ｖｏｕｔ１＜Ｖｉｎである。このため、Ｈレベルの制御信号ＶＨ１が出力された後、トランジスタＴ３，Ｔ４，Ｔ６のオン制御により選択される出力電圧と入力電圧Ｖｉｎとの電位差が徐々に大きくなる。換言すると、第２制御部５０Ｂは、Ｈレベルの制御信号ＶＨ１が出力されてから、複数の出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２，Ｖｏｕｔ３のうちトランジスタＴ３，Ｔ４，Ｔ６のオン制御により選択される出力電圧と入力電圧Ｖｉｎとの電位差が徐々に大きくなる順番でトランジスタＴ３，Ｔ４，Ｔ６をオンするようにした。これにより、上記第１実施形態の（６）と同様の効果を奏することができる。

このようなＤＣ−ＤＣコンバータ１Ｃにおいても、上記第１実施形態と同様に、第１制御部３０Ｂでは、合成電圧Ｖｏｕｔに基づいて、合成電圧Ｖｏｕｔが基準電圧Ｖｒ及び抵抗Ｒ１〜Ｒ３，Ｒ６に基づく目標電圧に近づくように、トランジスタＴ１のオン時間が制御される。換言すると、第１制御部３０Ｂでは、合成電圧Ｖｏｕｔに基づいて、負荷２，３，４に供給すべき所望の電流、つまり出力電流Ｉｏ１，Ｉｏ２，Ｉｏ３の合計値Ｉｏ１＋Ｉｏ２＋Ｉｏ３が流れるように、コイル電流ＩＬの電流量の総量が制御される。

また、第２制御部５０Ｂでは、出力電圧Ｖｏｕｔ１に基づいて、その出力電圧Ｖｏｕｔ１が基準電圧Ｖｒ及び抵抗Ｒ４，Ｒ５に基づく目標電圧に近づくように、トランジスタＴ３のオン時間が制御される。換言すると、第２制御部５０Ｂでは、出力電圧Ｖｏｕｔ１に基づいて、負荷２に供給すべき所望の出力電流Ｉｏ１が流れるように、コンデンサＣ１（出力端子Ｐｏ１）にコイル電流ＩＬを供給する必要な時間幅（第１及び第２の期間Ｐ１，Ｐ２の時間幅）が制御（決定）される。さらに、第２制御部５０Ｂでは、出力電圧Ｖｏｕｔ２に基づいて、その出力電圧Ｖｏｕｔ２が基準電圧Ｖｒ及び抵抗Ｒ７，Ｒ８に基づく目標電圧に近づくように、トランジスタＴ３のオン時間が制御される。換言すると、第２制御部５０Ｂでは、出力電圧Ｖｏｕｔ２に基づいて、負荷３に供給すべき所望の出力電流Ｉｏ２が流れるように、コンデンサＣ２（出力端子Ｐｏ２）にコイル電流ＩＬを供給する必要な時間幅（第３の期間Ｐ３の時間幅）が制御（決定）される。なお、周期Ｔから上記決定された時間幅を除いた残りの時間（第４の期間Ｐ４）は、第２制御部５０Ｂのフィードバック信号として利用していない出力電圧Ｖｏｕｔ３側のコンデンサＣ３にコイル電流ＩＬを供給する時間として利用される。このように、第２制御部５０Ｂでは、複数の出力電圧の中から１つの出力電圧Ｖｏｕｔ３を除いた残りの出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２に基づいて、コイル電流ＩＬを各コンデンサＣ１，Ｃ２，Ｃ３（各出力端子Ｐｏ１，Ｐｏ２，Ｐｏ３）に振り分ける期間の割合が制御される。

このような第１制御部３０Ｂによるフィードバック制御によって、合成電圧Ｖｏｕｔが目標電圧に維持され、第２制御部５０Ｂによるフィードバック制御によって、出力電圧Ｖｏｕｔ１及び出力電圧Ｖｏｕｔ２がそれぞれ目標電圧に維持される。具体的には、出力電圧Ｖｏｕｔ１及び出力電圧Ｖｏｕｔ２の直流成分Ｖｏｕｔ１，Ｖｏｕｔ２は、抵抗Ｒ４，Ｒ５，Ｒ７，Ｒ８の抵抗値をそれぞれＲ４，Ｒ５，Ｒ７，Ｒ８とすると、下記式のように決まる。

上記式１１及び式１２から明らかなように、第２制御部５０Ｂにフィードバックした出力電圧Ｖｏｕｔ１及び出力電圧Ｖｏｕｔ２は、１つのコイルで１つの出力電圧を生成する場合と同じ電圧設定式で決まる。このため、ＤＣ−ＤＣコンバータ１Ｃでは、１つの出力電圧Ｖｏｕｔ３を除いた残りの出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２の電圧精度を高くすることができる。

・上記各実施形態及び図１６に示した変形例では、Ｈレベルの制御信号ＶＨ１が出力されてから、トランジスタＴ３，Ｔ４，Ｔ６のオン制御により選択される出力電圧と入力電圧Ｖｉｎとの電位差が徐々に大きくなる順番でトランジスタＴ３，Ｔ４，Ｔ６をオンするようにした。しかし、これらトランジスタＴ３，Ｔ４，Ｔ６のオンされる順番は特に限定されない。

・上記各実施形態及び図１４に示した変形例では、第２制御部５０，５０Ａに複数の出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２のうち出力電圧Ｖｏｕｔ１をフィードバックするようにした。これに限らず、第２制御部５０に出力電圧Ｖｏｕｔ２をフィードバックするようにしてもよい。

・図１６に示した変形例では、第２制御部５０Ｂに複数の出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２，Ｖｏｕｔ３のうち出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２をフィードバックするようにした。これに限らず、例えば出力電圧Ｖｏｕｔ１，Ｖｏｕｔ３をフィードバックするようにしてもよいし、出力電圧Ｖｏｕｔ２，Ｖｏｕｔ３をフィードバックするようにしてもよい。

・上記各実施形態及び上記各変形例では、第１スイッチ回路の一例としてＮチャネルＭＯＳトランジスタＴ１，Ｔ５を開示したが、ＰチャネルＭＯＳトランジスタを用いてもよい。また、第１スイッチ回路としてバイポーラトランジスタを用いてもよい。あるいは、第１スイッチ回路として複数のトランジスタを含むスイッチ回路を用いてもよい。

・上記各実施形態及び上記各変形例では、第２スイッチ回路の一例としてＮチャネルＭＯＳトランジスタＴ３，Ｔ４，Ｔ６を開示したが、ＰチャネルＭＯＳトランジスタを用いてもよい。また、第２スイッチ回路としてバイポーラトランジスタを用いてもよい。あるいは、第２スイッチ回路として複数のトランジスタを含むスイッチ回路を用いてもよい。

・上記各実施形態及び図１６に示した変形例では、同期側のスイッチ回路の一例としてＮチャネルＭＯＳトランジスタＴ２を開示したが、ＰチャネルＭＯＳトランジスタを用いてもよい。また、同期側のスイッチ回路としてバイポーラトランジスタを用いてもよい。あるいは、同期側のスイッチ回路として複数のトランジスタを含むスイッチ回路を用いてもよい。

・上記各実施形態及び図１６に示した変形例では、同期整流方式のＤＣ−ＤＣコンバータに具体化したが、非同期整流方式のＤＣ−ＤＣコンバータに具体化してもよい。
・上記各実施形態及び上記各変形例におけるボディダイオード（寄生ダイオード）Ｄ１，Ｄ１ａ，Ｄ２，Ｄ２ａ，Ｄ３の代わりに、トランジスタＴ３，Ｔ３ａ，Ｔ４，Ｔ４ａ，Ｔ６に上記ボディダイオードに相当するダイオードを並列に接続するようにしてもよい。

・また、上記ボディダイオードＤ１，Ｄ１ａ，Ｄ２，Ｄ２ａ，Ｄ３の形成を省略してもよい。
・上記各実施形態及び図１６に示した変形例のスイッチ回路群２０，２０Ｂにおいて、最も目標電圧の高い出力電圧Ｖｏｕｔ１が出力される出力端子Ｐｏ１に接続されるトランジスタＴ１の代わりに、コイルＬから出力端子Ｐｏ１に向かう方向が順方向となるダイオードを設けるようにしてもよい。すなわち、コイルＬと出力端子Ｐｏ１との間に、アノードがコイルＬの第２端子ＬＹに接続され、カソードが出力端子Ｐｏ１に接続されたダイオードを設けるようにしてもよい。

・図１４に示した変形例のスイッチ回路群２０Ａにおいて、最も目標電圧の高い出力電圧Ｖｏｕｔ２が出力される出力端子Ｐｏ２に接続されるトランジスタＴ４ａの代わりに、コイルＬａから出力端子Ｐｏ２に向かう方向が順方向となるダイオードを設けるようにしてもよい。すなわち、コイルＬａと出力端子Ｐｏ２との間に、アノードがコイルＬａの第２端子ＬＸａに接続され、カソードが出力端子Ｐｏ２に接続されたダイオードを設けるようにしてもよい。

・上記各実施形態及び上記各変形例における第１制御部３０，３０Ａ，３０Ｂ及び第２制御部５０，５０Ａ，５０Ｂの内部構成は特に限定されない。
・上記各実施形態及び上記各変形例における発振器７０は、鋸歯状波信号である周期信号ＣＫを生成するようにした。これに限らず、発振器７０が三角波信号を生成するようにしてもよい。

・上記各実施形態及び上記各変形例では、電圧制御モードのＤＣ−ＤＣコンバータに具体化したが、電流制御モードのＤＣ−ＤＣコンバータに具体化してもよい。
・上記各実施形態及び上記各変形例では、ＰＷＭ制御方式のＤＣ−ＤＣコンバータに具体化したが、ＰＦＭ（Pulse Frequency Modulation）制御方式のＤＣ−ＤＣコンバータやＰＳＭ（Pulse Skipping Modulation）制御方式のＤＣ−ＤＣコンバータに具体化してもよい。但し、この場合であっても、メイン側のトランジスタＴ１，Ｔ５をオン・オフ制御する制御信号ＶＨ１と、出力側のトランジスタＴ３，Ｔ４，Ｔ６をオン・オフ制御する制御信号とは同一周期の信号であることが好ましい。

１，１Ａ，１Ｂ，１Ｃ ＤＣ−ＤＣコンバータ（電源装置）
２，３，４ 負荷
１０，１０Ａ コンバータ部
２０，２０Ａ，２０Ｂ スイッチ回路群
３０，３０Ａ，３０Ｂ 第１制御部
３１，３１Ａ，３１Ｂ 第１帰還電圧生成回路
４０ ＰＷＭ制御回路
４３ ドライバ回路（第１ドライバ回路）
５０，５０Ａ，５０Ｂ 第２制御部
５１，５１Ａ 第２帰還電圧生成回路
６０，６０Ａ ＰＷＭ制御回路
６３ ドライバ回路（第２ドライバ回路）
７０ 発振器
８０Ａ 制御回路
８１Ａ 第１制御回路
８２Ａ 第２制御回路
Ｔ１，Ｔ５ トランジスタ（第１スイッチ回路、第１のスイッチ回路）
Ｔ３，Ｔ３ａ トランジスタ（第２スイッチ回路、第２のスイッチ回路）
Ｔ４，Ｔ４ａ トランジスタ（第２スイッチ回路、第３のスイッチ回路）
Ｔ６ トランジスタ（第２スイッチ回路）
Ｌ，Ｌａ コイル
Ｃ１ コンデンサ（第１コンデンサ）
Ｃ２ コンデンサ（第２コンデンサ）
Ｃ１１ コンデンサ（第３コンデンサ）
Ｄ１ ボディダイオード（第１ダイオード、寄生ダイオード）
Ｄ２ ボディダイオード（第２ダイオード、寄生ダイオード）
Ｄ１１ ダイオード
Ｐｉ 入力端子
Ｐｏ１ 出力端子（第１の出力端子）
Ｐｏ２ 出力端子（第２の出力端子）
Ｖｉｎ 入力電圧
Ｖｏｕｔ１ 出力電圧（第１の出力電圧）
Ｖｏｕｔ２ 出力電圧（第２の出力電圧）
ＶＳ１ 検出信号（第１検出信号）
ＶＳ２ 検出信号（第２検出信号）

Claims (10)

1. コイルと、
   前記コイルにエネルギーを蓄えるための第１スイッチ回路と、
   前記コイルと複数の出力端子とをそれぞれ接続する複数の第２スイッチ回路と、
   前記複数の出力端子にそれぞれ生成される複数の出力電圧を合成した結果に基づいて、前記結果を第１目標値に近づけるように、前記第１スイッチ回路をオン・オフ制御する第１制御信号を生成する第１制御部と、
   前記複数の出力電圧のうち１つの第１出力電圧を除いた残りの１又は複数の第２出力電圧に基づいて、前記各第２出力電圧を対応する第２目標値に近づけるように、前記第１制御信号と同一の周期で前記第２スイッチ回路をオン・オフ制御する第２制御信号を生成する第２制御部と、
   を有することを特徴とする電源装置。
2. 前記複数の出力電圧の中で最も高い出力電圧が生成される第１出力端子と前記コイルとの間には、アノードが前記コイルに接続され、カソードが前記第１出力端子に接続された第１ダイオードが形成されていることを特徴とする請求項１に記載の電源装置。
3. 前記複数の出力端子のうち前記第１出力端子以外の第２出力端子と前記コイルとの間には、アノードが前記第２出力端子に接続され、カソードが前記コイルに接続された第２ダイオードが形成されていることを特徴とする請求項２に記載の電源装置。
4. 前記第２スイッチ回路はトランジスタであり、
   前記第１ダイオード及び前記第２ダイオードは、前記トランジスタの寄生ダイオードであることを特徴とする請求項３に記載の電源装置。
5. 前記各出力電圧は入力電圧よりも低い電圧であって、
   前記第２制御部は、前記第１スイッチ回路をオンさせるための前記第１制御信号が出力されてから、前記複数の出力電圧のうち前記第２スイッチ回路のオン制御により選択される出力電圧と前記入力電圧との電位差が徐々に大きくなる順番で前記第２スイッチ回路をオンすることを特徴とする請求項１〜４のいずれか１つに記載の電源装置。
6. 前記第１制御信号の一周期内で前記第２スイッチ回路がオンしないことを検出したときに第１検出信号を生成する第１検出回路を有し、
   前記第１制御部は、前記複数の出力電圧を合成する合成回路を有し、前記第１検出信号に応答して、前記複数の出力端子のうち前記オンしない第２スイッチ回路と接続される出力端子を前記合成回路から切り離すことを特徴とする請求項１〜５のいずれか１つに記載の電源装置。
7. 前記第１制御信号の一周期内で前記第２スイッチ回路がオフしないことを検出したときに第２検出信号を生成する第２検出回路を有し、
   前記第１制御部は、前記第２検出信号に応答して、前記複数の出力端子のうち前記オフしない第２スイッチ回路以外の第２スイッチ回路と接続される出力端子を前記合成回路から切り離すことを特徴とする請求項６に記載の電源装置。
8. 第１制御回路と第２制御回路とを有し、前記第１制御回路の入力端子に接続された第１帰還端子と、前記第１制御回路の出力端子に接続された第１駆動出力端子と、前記第２制御回路の入力端子に接続された第２帰還端子と、前記第２制御回路の出力端子に接続された第２及び第３駆動出力端子とを有する制御回路と、
   前記第１駆動出力端子に制御端子が接続され、第１端子が入力電圧の供給される入力端子に接続され、第２端子がコイルの第１端子に接続された第１のスイッチ回路と、
   前記第２駆動出力端子に制御端子が接続され、第１端子が前記コイルの第２端子に接続され、第２端子が第１コンデンサ及び第１の出力端子に接続された第２のスイッチ回路と、
   前記第３駆動出力端子に制御端子が接続され、第１端子が前記コイルの第２端子に接続され、第２端子が第２コンデンサ及び第２の出力端子に接続された第３のスイッチ回路と、
   前記第１の出力端子に生成される第１の出力電圧と前記第２の出力端子に生成される第２の出力電圧とを合成した電圧に応じた第１帰還電圧を前記第１帰還端子に出力する第１帰還電圧生成回路と、
   前記第１の出力電圧に応じた第２帰還電圧を前記第２帰還端子に出力する第２帰還電圧生成回路と、
   を有することを特徴とする電源装置。
9. 前記第１制御回路は、出力端子が前記第１駆動出力端子に接続された第１ドライバ回路を有し、
   前記第２制御回路は、出力端子が前記第２駆動出力端子に接続された第２ドライバ回路を有し、
   前記制御回路は、前記第１及び第２ドライバ回路の高電位側電源端子にそれぞれ接続された第１及び第２電源端子と、前記第１及び第２ドライバ回路の低電位側電源端子にそれぞれ接続された第１及び第２コイル接続端子とを有し、
   前記第１電源端子にカソードが接続され、アノードが高電位電源電圧の供給される電源線に接続されたダイオードと、
   前記第１電源端子に第１端子が接続され、第２端子が前記第１コイル接続端子及び前記コイルの前記第１端子に接続された第３コンデンサと、を有し、
   前記第２電源端子が前記電源線に接続され、前記第２コイル接続端子が前記コイルの前記第２端子に接続されていることを特徴とする請求項８に記載の電源装置。
10. コイルと、前記コイルにエネルギーを蓄えるための第１スイッチ回路と、前記コイルと複数の出力端子とを接続する複数の第２スイッチ回路とを有する電源の制御方法であって、
    前記複数の出力端子にそれぞれ生成される複数の出力電圧を合成した結果に基づいて、前記結果を第１目標値に近づけるように、前記第１スイッチ回路をオン・オフ制御し、
    前記複数の出力電圧のうち１つの第１出力電圧を除いた残りの１又は複数の第２出力電圧に基づいて、前記各第２出力電圧を対応する第２目標値に近づけるように、前記第１スイッチ回路のスイッチング周波数と同一の周波数で前記第２スイッチ回路をオン・オフ制御することを特徴とする電源の制御方法。