JP5954122B2

JP5954122B2 - 電源装置及び電源の制御方法

Info

Publication number: JP5954122B2
Application number: JP2012242920A
Authority: JP
Inventors: 正雄熊谷
Original assignee: Socionext Inc
Current assignee: Socionext Inc
Priority date: 2012-11-02
Filing date: 2012-11-02
Publication date: 2016-07-20
Anticipated expiration: 2032-11-02
Also published as: JP2014093863A

Description

本発明は、電源装置及び電源の制御方法に関するものである。

パーソナルコンピュータ、携帯電話等の電子機器は、信号処理を行う内部回路に駆動電圧を供給するスイッチング電源回路（ＤＣ−ＤＣコンバータ）を内蔵している。スイッチング電源回路は、例えばＡＣアダプタやバッテリから供給される直流電圧を、内部回路の動作に適した駆動電圧に変換する。例えばスイッチング電源回路は、主スイッチをオン・オフ制御して直流入力電圧を昇圧・降圧して直流出力電圧を生成するとともに、負荷に供給する上記直流出力電圧を一定の目標電圧に保つようにフィードバック制御を行っている。

ところで、近年、ノート型パーソナルコンピュータや携帯電話等の携帯型電子機器の普及に伴って、上記スイッチング電源回路に対する小型化の要求が高まっている。そこで、このような要求に応えるべく、１つのインダクタ（コイル）で複数の出力を得ることができる単一インダクタ多出力型（Single Inductor Multiple Output：ＳＩＭＯ）ＤＣ−ＤＣコンバータが提案されている。この種のＤＣ−ＤＣコンバータでは、複数の出力で単一のインダクタが共用されるため、出力数の増加に伴う部品点数の増加及び回路面積の増大を抑えることができる。

上記多出力型ＤＣ−ＤＣコンバータでは、各出力（負荷）毎にスイッチング周期が予め割り当てられており、各スイッチング周期内で各負荷に必要な電力供給が行われている。例えば負荷が２つの場合には、２つの負荷に対して交互にスイッチング周期が割り当てられる。そして、各スイッチング周期では、対応する負荷の軽重に応じて、単一のインダクタへ入力電圧に応じた電流を流すための主スイッチをオンする時間（デューティ比）が調整されている。このため、このようなＤＣ−ＤＣコンバータを安定して動作させるためには、各スイッチング周期の終了時までにインダクタに流れるコイル電流をゼロにする必要がある。すなわち、上記ＤＣ−ＤＣコンバータを安定して動作させるためには、各スイッチング周期においてコイル電流ＩＬの変化が不連続となる電流不連続モード（Discontinuous Conduction Mode：ＤＣＭ）で動作させる必要がある。これは、各スイッチング周期においてコイル電流ＩＬが連続的に変化する電流連続モード（Continuous Conduction Mode：ＣＣＭ）で動作させた場合には、インダクタに残されたエネルギーが次のスイッチング周期で他の負荷に放出され、出力電圧が不安定となってしまうためである。しかしながら、ＤＣ−ＤＣコンバータをＤＣＭで動作させた場合には、ＣＣＭで動作させた場合よりも効率が悪いという問題がある。

そこで、ＣＣＭで動作を可能とした単一インダクタ多出力型ＤＣ−ＤＣコンバータが提案されている（例えば、特許文献１〜３及び非特許文献１参照）。図１６は、この種のＤＣ−ＤＣコンバータの一例を示している。図１６に示したＤＣ−ＤＣコンバータ７は、入力電圧Ｖｉに基づいて、その入力電圧Ｖｉよりも低い２つの出力電圧Ｖｏ２１，Ｖｏ２２を生成する同期整流方式の降圧型ＤＣ−ＤＣコンバータである。

図１６に示すように、ＤＣ−ＤＣコンバータ７は、入力電圧Ｖｉが供給されるメイン側のスイッチＳＷ６１と、同期側のスイッチＳＷ６２と、それらスイッチＳＷ６１，ＳＷ６２間の接続点に接続されたインダクタ（コイル）Ｌ１１とを有している。ＤＣ−ＤＣコンバータ７は、コイルＬ１１に共通に接続された出力側のスイッチＳＷ６３，ＳＷ６４と、スイッチＳＷ６３，ＳＷ６４にそれぞれ接続されたコンデンサＣ２１，Ｃ２２とを有している。また、ＤＣ−ＤＣコンバータ７は、２つの出力電圧Ｖｏ２１，Ｖｏ２２を合算した電圧に応じた帰還電圧ＶＦＢ２１を生成する回路１１１と、帰還電圧ＶＦＢ２１と基準電圧Ｖｒ１との差電圧を増幅した誤差信号Ｓ１１を生成する誤差増幅回路１１２とを有している。ＤＣ−ＤＣコンバータ７は、誤差信号Ｓ１１に基づいてメイン側のスイッチＳＷ６１及び同期側のスイッチＳＷ６２を相補的にオン・オフ制御するＰＷＭ（Pulse Width Modulation）制御回路１１３を有している。さらに、ＤＣ−ＤＣコンバータ７は、誤差増幅回路１１５を含み、２つの出力電圧Ｖｏ２１，Ｖｏ２２の差電圧に応じた信号Ｓ１２を生成する回路１１４と、上記信号Ｓ１２に基づいて出力側のスイッチＳＷ６３，ＳＷ６４を相補的にオン・オフ制御するＰＷＭ制御回路１１６とを有している。

このように、ＤＣ−ＤＣコンバータ７では、入力側のスイッチＳＷ６１，ＳＷ６２を２つの出力電圧Ｖｏ２１，Ｖｏ２２の合算値に基づいて制御し、出力側のスイッチＳＷ６３，ＳＷ６４を２つの出力電圧Ｖｏ２１，Ｖｏ２２の差電圧に基づいて制御している。

米国特許第７５３８５２７号明細書米国特許第７３１２５３８号明細書米国特許出願公開第２００８／０１３０３３１号明細書

D.Trevisan et al,:Digital Control of Single-Inductor Multiple-Output Step-Down DC-DC Converters in CCM,IEEE TRANSACTIONS ON INDUSTRAIL ELECTRONICS,VOL.55,NO.9,SEPTEMBER 2008,3476-3483.

しかしながら、上記ＤＣ−ＤＣコンバータ７では、出力電圧Ｖｏ２１，Ｖｏ２２の電圧精度が悪いという問題がある。すなわち、出力電圧Ｖｏ２１，Ｖｏ２２は、２つのフィードバックループに存在する、全ての抵抗の相対ばらつき及び全ての誤差増幅回路１１２，１１５のオフセットばらつき等の影響を受ける。このため、２つの出力電圧Ｖｏ２１，Ｖｏ２２の電圧精度は悪い。

本発明の一観点によれば、コイルと、前記コイルの第１端子に接続され、前記コイルにエネルギーを蓄えるための第１スイッチ回路と、前記コイルの第２端子とＮ個（Ｎは３以上の自然数）の第１出力端子との間に設けられた第２スイッチ回路と、前記Ｎ個の第１出力端子にそれぞれ生成されるＮ個の出力電圧を合成した第１合成電圧に基づいて、前記第１合成電圧を第１目標値に近づけるように、前記第１スイッチ回路をオン・オフ制御する第１制御信号を生成する第１の制御部と、前記Ｎ個の出力電圧のうち１つの第１出力電圧を除いた残りの（Ｎ−１）個の第２出力電圧に基づいて、前記各第２出力電圧を対応する第２目標値に近づけるように、前記第１制御信号と同一の周期で前記第２スイッチ回路をオン・オフ制御する複数の第２制御信号を生成する第２の制御部と、を有し、前記第２スイッチ回路は、前記コイルの第２端子とＮ個の第１出力端子との間に縦続に接続されるとともに、前記複数の第２制御信号の信号レベルの組み合わせに応じて、前記Ｎ個の第１出力端子のいずれか１つの第１出力端子を選択的に前記コイルの第２端子に接続する（Ｎ−１）個の第３スイッチ回路を有し、前記各第３スイッチ回路は２つのスイッチ素子を有し、前記（Ｎ−１）個の第３スイッチ回路のうち１段目の第３スイッチ回路が有する前記２つのスイッチ素子は前記コイルの第２端子に共通に接続され、前記（Ｎ−１）個の第３スイッチ回路のうち２段目以降の第３スイッチ回路が有する前記２つのスイッチ素子は前段の前記第３スイッチ回路が有する前記２つのスイッチ素子の一方のスイッチ素子の出力端子に共通に接続されている。

本発明の一観点によれば、ＣＣＭ領域で安定して動作させつつも、出力電圧の電圧精度を向上することができるという効果を奏する。

第１実施形態のＤＣ−ＤＣコンバータを示すブロック回路図。ＰＷＭ制御回路の内部構成例を示すブロック回路図。（ａ）、（ｂ）は、第１実施形態のＤＣ−ＤＣコンバータの動作を示す説明図。（ａ）〜（ｃ）は、第１実施形態のＤＣ−ＤＣコンバータの動作を示す説明図。第１実施形態のＤＣ−ＤＣコンバータの動作を示すタイミングチャート。第１実施形態のＤＣ−ＤＣコンバータの適用例を示すブロック回路図。汎用の制御回路の内部構成例を示す回路図。従来のＤＣ−ＤＣコンバータを示すブロック回路図。変形例のＤＣ−ＤＣコンバータを示すブロック回路図。変形例のＤＣ−ＤＣコンバータの動作を示すタイミングチャート。第２実施形態のＤＣ−ＤＣコンバータを示すブロック回路図。第２実施形態のＤＣ−ＤＣコンバータの動作を示すタイミングチャート。（ａ）〜（ｃ）は、第２実施形態のＤＣ−ＤＣコンバータの動作を示す説明図。（ａ）、（ｂ）は、第２実施形態のＤＣ−ＤＣコンバータの動作を示す説明図。第２実施形態のＤＣ−ＤＣコンバータの適用例を示すブロック回路図。従来のＤＣ−ＤＣコンバータを示すブロック回路図。

（第１実施形態）
以下、第１実施形態を図１〜図５に従って説明する。
図１に示すように、ＤＣ−ＤＣコンバータ１は、１つのインダクタ（コイル）ＬでＮ個（ここでは、４つ）の出力電圧Ｖｏ１，Ｖｏ２，Ｖｏ３，Ｖｏ４を生成する単一インダクタ多出力型ＤＣ−ＤＣコンバータである。また、ＤＣ−ＤＣコンバータ１は、入力端子Ｐｉに供給される入力電圧Ｖｉｎに基づいて、その入力電圧Ｖｉｎよりも低い４つの出力電圧Ｖｏ１〜Ｖｏ４を生成する同期整流方式の降圧型ＤＣ−ＤＣコンバータである。出力電圧Ｖｏ１は、出力端子Ｐｏ１に接続される負荷２に供給され、出力電圧Ｖｏ２は、出力端子Ｐｏ２に接続される負荷３に供給される。また、出力電圧Ｖｏ３は、出力端子Ｐｏ３に接続される負荷４に供給され、出力電圧Ｖｏ４は、出力端子Ｐｏ４に接続される負荷５に供給される。ここで、負荷２，３，４，５の例としては、携帯型電子機器（パーソナルコンピュータ、携帯電話、ゲーム機器、デジタルカメラ等）及びその他の電子機器の内部回路や、ノート型のパーソナルコンピュータに内蔵されているリチウム電池等の充電池などが挙げられる。

ＤＣ−ＤＣコンバータ１は、コンバータ部１０と、出力側のスイッチ回路２０と、コンデンサＣ１，Ｃ２，Ｃ３，Ｃ４と、第１制御部３０と、スイッチ回路２０をオン・オフ制御する第２制御部４０及び第３制御部５０及び第４制御部６０と、発振器７０とを有している。

コンバータ部１０では、入力電圧Ｖｉｎの供給される入力端子Ｐｉと、入力電圧Ｖｉｎよりも低い電位の電源線（ここでは、グランド）との間に、スイッチＳＷ１１とスイッチＳＷ１２とが直列に接続されている。これらスイッチＳＷ１１，ＳＷ１２は、例えばＮチャネルＭＯＳトランジスタである。

スイッチＳＷ１１の第１端子は入力端子Ｐｉに接続され、スイッチＳＷ１１の第２端子はスイッチＳＷ１２の第１端子に接続されている。そのスイッチＳＷ１２の第２端子は、グランドに接続されている。

また、スイッチＳＷ１１の制御端子には、第１制御部３０から制御信号ＶＨ１が供給され、スイッチＳＷ１２の制御端子には、第１制御部３０から制御信号ＶＬ１が供給される。これら入力側のスイッチＳＷ１１，ＳＷ１２は、制御信号ＶＨ１，ＶＬ１に応答して相補的にオン・オフする。

両スイッチＳＷ１１，ＳＷ１２間の接続点は、コイルＬの第１端子ＬＸに接続されている。このコイルＬの第２端子ＬＹには、スイッチ回路２０が接続されている。
スイッチ回路２０は、コイルＬの第２端子ＬＹと出力端子Ｐｏ１〜Ｐｏ４との間に縦続に接続された（Ｎ−１）個（ここでは、３個）のスイッチ回路２１，２２，２３を有している。

スイッチ回路２１は、コイルＬの第２端子ＬＹに共通に接続されたスイッチＳＷ２１及びスイッチＳＷ２２を有している。これらスイッチＳＷ２１，ＳＷ２２は、例えばＮチャネルＭＯＳトランジスタである。

スイッチＳＷ２１の第１端子はコイルＬの第２端子ＬＹに接続され、スイッチＳＷ２１の第２端子（出力端子）はコンデンサＣ１の第１端子及び出力端子Ｐｏ１に接続されている。このコンデンサＣ１の第２端子はグランドに接続されている。そして、出力端子Ｐｏ１からコンデンサＣ１の両端電圧である出力電圧Ｖｏ１が負荷２に供給される。なお、コンデンサＣ１は、出力電圧Ｖｏ１を平滑化する平滑化回路に含まれる。一方、スイッチＳＷ２２の第１端子はコイルＬの第２端子ＬＹに接続され、スイッチＳＷ２２の第２端子（出力端子）はスイッチ回路２２に接続されている。

また、スイッチＳＷ２１の制御端子には、第２制御部４０から制御信号ＶＨ２が供給され、スイッチＳＷ２２の制御端子には、第２制御部４０から制御信号ＶＬ２が供給される。これらスイッチＳＷ２１，ＳＷ２２は、制御信号ＶＨ２，ＶＬ２に応答して相補的にオン・オフする。

スイッチ回路２２は、スイッチＳＷ２２の第２端子に共通に接続されたスイッチＳＷ３１及びスイッチＳＷ３２を有している。スイッチＳＷ３１，ＳＷ３２は、スイッチＳＷ２２と直列に接続されている。これらスイッチＳＷ３１，ＳＷ３２は、例えばＮチャネルＭＯＳトランジスタである。

スイッチＳＷ３１の第１端子はスイッチＳＷ２２の第２端子に接続され、スイッチＳＷ３１の第２端子（出力端子）はコンデンサＣ２の第１端子及び出力端子Ｐｏ２に接続されている。すなわち、出力端子Ｐｏ２には、直列（縦続）に接続されたスイッチＳＷ３１及びスイッチＳＷ２２を介してコイルＬの第２端子ＬＹが接続されている。上記コンデンサＣ２の第２端子はグランドに接続されている。そして、出力端子Ｐｏ２からコンデンサＣ２の両端電圧である出力電圧Ｖｏ２が負荷３に供給される。なお、コンデンサＣ２は、出力電圧Ｖｏ２を平滑化する平滑化回路に含まれる。一方、スイッチＳＷ３２の第１端子はスイッチＳＷ２２の第２端子に接続され、スイッチＳＷ３２の第２端子（出力端子）はスイッチ回路２３に接続されている。

また、スイッチＳＷ３１の制御端子には、第３制御部５０から制御信号ＶＨ３が供給され、スイッチＳＷ３２の制御端子には、第３制御部５０から制御信号ＶＬ３が供給される。これらスイッチＳＷ３１，ＳＷ３２は、制御信号ＶＨ３，ＶＬ３に応答して相補的にオン・オフする。

スイッチ回路２３は、スイッチＳＷ３２の第２端子に共通に接続されたスイッチＳＷ４１及びスイッチＳＷ４２を有している。スイッチＳＷ４１，ＳＷ４２は、スイッチＳＷ３２と直列に接続されている。これらスイッチＳＷ４１，ＳＷ４２は、例えばＮチャネルＭＯＳトランジスタである。

スイッチＳＷ４１の第１端子はスイッチＳＷ３２の第２端子に接続され、スイッチＳＷ４１の第２端子（出力端子）はコンデンサＣ３の第１端子及び出力端子Ｐｏ３に接続されている。すなわち、出力端子Ｐｏ３には、直列（縦続）に接続されたスイッチＳＷ４１、スイッチＳＷ３２及びスイッチＳＷ２２を介してコイルＬの第２端子ＬＹが接続されている。上記コンデンサＣ３の第２端子はグランドに接続されている。そして、出力端子Ｐｏ３からコンデンサＣ３の両端電圧である出力電圧Ｖｏ３が負荷４に供給される。なお、コンデンサＣ３は、出力電圧Ｖｏ３を平滑化する平滑化回路に含まれる。

一方、スイッチＳＷ４２の第１端子はスイッチＳＷ３２の第２端子に接続され、スイッチＳＷ４２の第２端子（出力端子）はコンデンサＣ４の第１端子及び出力端子Ｐｏ４に接続されている。すなわち、出力端子Ｐｏ４には、直列（縦続）に接続されたスイッチＳＷ４２、スイッチＳＷ３２及びスイッチＳＷ２２を介してコイルＬの第２端子ＬＹが接続されている。上記コンデンサＣ４の第２端子はグランドに接続されている。そして、出力端子Ｐｏ４からコンデンサＣ４の両端電圧である出力電圧Ｖｏ４が負荷５に供給される。なお、コンデンサＣ４は、出力電圧Ｖｏ４を平滑化する平滑化回路に含まれる。

また、スイッチＳＷ４１の制御端子には、第４制御部６０から制御信号ＶＨ４が供給され、スイッチＳＷ４２の制御端子には、第４制御部６０から制御信号ＶＬ４が供給される。これらスイッチＳＷ４１，ＳＷ４２は、制御信号ＶＨ４，ＶＬ４に応答して相補的にオン・オフする。

第１制御部３０には、４つの出力端子Ｐｏ１〜Ｐｏ４が全て接続されており、４つの出力電圧Ｖｏ１〜Ｖｏ４が全てフィードバックされる。この第１制御部３０は、出力電圧Ｖｏ１と出力電圧Ｖｏ２と出力電圧Ｖｏ３と出力電圧Ｖｏ４とを合成した結果（合成電圧Ｖｏｕｔ１）に基づいて、その合成電圧Ｖｏｕｔ１を目標電圧（第１目標値）に近づけるように、スイッチＳＷ１１，ＳＷ１２をオン・オフ制御する。換言すると、第１制御部３０は、合成電圧Ｖｏｕｔ１に基づいて、負荷２，３，４，５に所望の電力が供給されるように、スイッチＳＷ１１のオン時間を調整する。具体的には、第１制御部３０は、周波数（周期）が一定で、負荷２，３，４，５へ供給する電力に応じてパルス幅が変動する制御信号ＶＨ１，ＶＬ１をスイッチＳＷ１１，ＳＷ１２に供給する。

第１制御部３０は、第１帰還電圧生成回路３１と、誤差増幅回路３２と、ＰＷＭ制御回路３３とを有している。
第１帰還電圧生成回路３１は、出力電圧Ｖｏ１と出力電圧Ｖｏ２と出力電圧Ｖｏ３と出力電圧Ｖｏ４との４つ全ての出力電圧を足し合わせた合成電圧Ｖｏｕｔ１に応じた第１帰還電圧ＶＦＢ１を生成する。この第１帰還電圧生成回路３１は、出力端子Ｐｏ１，Ｐｏ２，Ｐｏ３，Ｐｏ４にそれぞれ接続された抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４と、それら抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４と共通に接続された抵抗Ｒ５とを有している。具体的には、出力端子Ｐｏ１が抵抗Ｒ１の第１端子に接続され、その抵抗Ｒ１の第２端子が抵抗Ｒ５の第１端子に接続されている。出力端子Ｐｏ２が抵抗Ｒ２の第１端子に接続され、その抵抗Ｒ２の第２端子が抵抗Ｒ５の第１端子に接続されている。出力端子Ｐｏ３が抵抗Ｒ３の第１端子に接続され、その抵抗Ｒ３の第２端子が抵抗Ｒ５の第１端子に接続されている。出力端子Ｐｏ４が抵抗Ｒ４の第１端子に接続され、その抵抗Ｒ４の第２端子が抵抗Ｒ５の第１端子に接続されている。また、抵抗Ｒ５の第２端子はグランドに接続されている。そして、これら抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４と抵抗Ｒ５との間のノードＮ１が誤差増幅回路３２の反転入力端子に接続されている。

このような第１帰還電圧生成回路３１において、抵抗Ｒ１，Ｒ５は、それぞれの抵抗値に応じて、出力電圧Ｖｏ１を分圧した分圧電圧を生成し、抵抗Ｒ２，Ｒ５は、それぞれの抵抗値に応じて、出力電圧Ｖｏ２を分圧した分圧電圧を生成する。また、抵抗Ｒ３，Ｒ５は、それぞれの抵抗値に応じて、出力電圧Ｖｏ３を分圧した分圧電圧を生成し、抵抗Ｒ４，Ｒ５は、それぞれの抵抗値に応じて、出力電圧Ｖｏ４を分圧した分圧電圧を生成する。そして、ノードＮ１には、出力電圧Ｖｏ１の分圧電圧と出力電圧Ｖｏ２の分圧電圧と出力電圧Ｖｏ３の分圧電圧と出力電圧Ｖｏ４の分圧電圧とを加算した第１帰還電圧ＶＦＢ１が生成されることになる。ここで、上記出力電圧Ｖｏ１の分圧電圧の値は、抵抗Ｒ１，Ｒ５の抵抗値の比と、出力電圧Ｖｏ１とグランドとの電位差に対応し、上記出力電圧Ｖｏ２の分圧電圧の値は、抵抗Ｒ２，Ｒ５の抵抗値の比と、出力電圧Ｖｏ２とグランドとの電位差に対応する。また、上記出力電圧Ｖｏ３の分圧電圧の値は、抵抗Ｒ３，Ｒ５の抵抗値の比と、出力電圧Ｖｏ３とグランドとの電位差に対応し、上記出力電圧Ｖｏ４の分圧電圧の値は、抵抗Ｒ４，Ｒ５の抵抗値の比と、出力電圧Ｖｏ４とグランドとの電位差に対応する。このため、第１帰還電圧生成回路３１（抵抗Ｒ１〜Ｒ５）は、出力電圧Ｖｏ１と出力電圧Ｖｏ２と出力電圧Ｖｏ３と出力電圧Ｖｏ４とを足し合わせた合成電圧Ｖｏｕｔ１に比例した第１帰還電圧ＶＦＢ１を生成することになる。そして、この第１帰還電圧ＶＦＢ１が誤差増幅回路３２の反転入力端子に供給される。

誤差増幅回路３２の非反転入力端子には、基準電源Ｅ１にて生成される基準電圧Ｖｒが供給される。ここで、基準電圧Ｖｒは、上記合成電圧Ｖｏｕｔ１が目標電圧（規格値）に達したときに、上記第１帰還電圧ＶＦＢ１と一致する電圧である。

誤差増幅回路３２は、第１帰還電圧ＶＦＢ１と基準電圧Ｖｒとを比較し、両電圧の差電圧を増幅した誤差信号Ｓ１をＰＷＭ制御回路３３に出力する。
ＰＷＭ制御回路３３には、発振器７０から所定の周期Ｔ（図５参照）を有する周期信号ＣＫが供給される。この周期信号ＣＫは、例えば鋸歯状波信号（基準値から所定の立ち上がり特性で上昇し、リセットにより基準値に急速低下する鋸歯状波形の信号）である。ＰＷＭ制御回路３３は、誤差信号Ｓ１と周期信号ＣＫとの比較結果に応じて、スイッチＳＷ１１，ＳＷ１２を相補的にオン・オフ制御する制御信号ＶＨ１，ＶＬ１を生成する。例えば、ＰＷＭ制御回路３３は、誤差信号Ｓ１よりも周期信号ＣＫが低い場合に、Ｈレベルの制御信号ＶＨ１及びＬレベルの制御信号ＶＬ１を生成し、誤差信号Ｓ１よりも周期信号ＣＫが高い場合に、Ｌレベルの制御信号ＶＨ１及びＨレベルの制御信号ＶＬ１を生成する。なお、スイッチＳＷ１１は、Ｈレベルの制御信号ＶＨ１に応答してオンし、Ｌレベルの制御信号ＶＨ１に応答してオフする。また、スイッチＳＷ１２は、Ｈレベルの制御信号ＶＬ１に応答してオンし、Ｌレベルの制御信号ＶＬ１に応答してオフする。

次に、ＰＷＭ制御回路３３の内部構成の一例を説明する。
図２に示すように、ＰＷＭ制御回路３３は、ＰＷＭ比較回路３４と、貫通防止回路（Anti shoot through：ＡＳＴ）３５と、ドライバ回路３６，３７とを有している。

ＰＷＭ比較回路３４の非反転入力端子には、誤差増幅回路３２から誤差信号Ｓ１が供給される。ＰＷＭ比較回路３４の反転入力端子には、発振器７０から周期信号ＣＫが供給される。

ＰＷＭ比較回路３４は、誤差信号Ｓ１と周期信号ＣＫとを比較する。そして、ＰＷＭ比較回路３４は、誤差信号Ｓ１よりも周期信号ＣＫのレベルが高くなるときにはＬレベルのＰＷＭ信号ＳＧ１を生成し、誤差信号Ｓ１よりも周期信号ＣＫのレベルが低くなるときにはＨレベルのＰＷＭ信号ＳＧ１を生成する。このＰＷＭ信号ＳＧ１は、上記周期Ｔと同一の周期を有する。このＰＷＭ信号ＳＧ１は、ＡＳＴ３５に供給される。

ＡＳＴ３５は、ＰＷＭ信号ＳＧ１に基づいて、コンバータ部１０のスイッチＳＷ１１，ＳＷ１２を相補的にオン・オフするように、且つ両スイッチＳＷ１１，ＳＷ１２が同時にオンしないように、制御信号ＳＨ１，ＳＬ１を生成する。例えば、ＡＳＴ３５は、ＬレベルのＰＷＭ信号ＳＧ１に基づいて、Ｌレベルの制御信号ＳＨ１及びＨレベルの制御信号ＳＬ１を生成する。また、ＡＳＴ３５は、ＨレベルのＰＷＭ信号ＳＧ１に基づいて、Ｈレベルの制御信号ＳＨ１及びＬレベルの制御信号ＳＬ１を生成する。

ドライバ回路３６には、ＡＳＴ３５から制御信号ＳＨ１が供給される。ドライバ回路３６は、制御信号ＳＨ１に対応する信号レベルの上記制御信号ＶＨ１をスイッチＳＷ１１（図１参照）の制御端子に供給する。例えば、ドライバ回路３６は、Ｈレベルの制御信号ＳＨ１に応答してＨレベルの制御信号ＶＨ１をスイッチＳＷ１１に出力する一方、Ｌレベルの制御信号ＳＨ１に応答してＬレベルの制御信号ＶＨ１をスイッチＳＷ１１に出力する。

ドライバ回路３７には、ＡＳＴ３５から制御信号ＳＬ１が供給される。ドライバ回路３７は、制御信号ＳＬ１に対応する信号レベルの上記制御信号ＶＬ１をスイッチＳＷ１２（図１参照）の制御端子に供給する。例えば、ドライバ回路３７は、Ｈレベルの制御信号ＳＬ１に応答してＨレベルの制御信号ＶＬ１をスイッチＳＷ１２に出力する一方、Ｌレベルの制御信号ＳＬ１に応答してＬレベルの制御信号ＶＬ１をスイッチＳＷ１２に出力する。

なお、これら制御信号ＶＨ１，ＶＬ１は、ＰＷＭ信号ＳＧ１と同様に、上記周期Ｔと同一の周期を有する。
このような図１及び図２に示した第１制御部３０では、合成電圧Ｖｏｕｔ１に応じた第１帰還電圧ＶＦＢ１が基準電圧Ｖｒに近づくように、スイッチＳＷ１１，ＳＷ１２を相補的にオン・オフ制御する制御信号ＶＨ１，ＶＬ１が生成される。これにより、出力電圧Ｖｏ１，Ｖｏ２，Ｖｏ３，Ｖｏ４の合成電圧Ｖｏｕｔ１が基準電圧Ｖｒ及び抵抗Ｒ１〜Ｒ５の抵抗値に基づく目標電圧に近づくように制御される。

図１に示すように、第２制御部４０には、４つの出力端子Ｐｏ１〜Ｐｏ４のうち出力端子Ｐｏ１を除いた３つの出力端子Ｐｏ２〜Ｐｏ４が接続されており、４つの出力電圧Ｖｏ１〜Ｖｏ４のうち１つの出力電圧Ｖｏ１（第１出力電圧）を除いた残りの出力電圧Ｖｏ２〜Ｖｏ４（第２出力電圧）が供給される。具体的には、第２制御部４０には、スイッチ回路２０内の１段目のスイッチ回路２１が有するスイッチＳＷ２２の出力端子に電気的に接続された出力端子Ｐｏ２，Ｐｏ３，Ｐｏ４が接続されており、それら出力端子Ｐｏ２，Ｐｏ３，Ｐｏ４にそれぞれ生成される出力電圧Ｖｏ２，Ｖｏ３，Ｖｏ４が供給される。この第２制御部４０は、入力する出力電圧Ｖｏ２，Ｖｏ３，Ｖｏ４を合成した結果（合成電圧Ｖｏｕｔ２）に基づいて、その合成電圧Ｖｏｕｔ２を目標電圧（第３目標値）に近づけるように、上記１段目のスイッチ回路２１が有するスイッチＳＷ２１，ＳＷ２２をオン・オフ制御する。換言すると、第２制御部４０は、合成電圧Ｖｏｕｔ２に基づいて、負荷３，４，５に所望の電力が供給されるように、スイッチＳＷ２２のオン時間を調整する。具体的には、第２制御部４０は、周波数（周期）が一定で、負荷３，４，５へ供給する電力に応じてパルス幅が変動する制御信号ＶＨ２，ＶＬ２をスイッチＳＷ２１，ＳＷ２２に供給する。

第２制御部４０は、第２帰還電圧生成回路４１と、誤差増幅回路４２と、ＰＷＭ制御回路４３とを有している。
第２帰還電圧生成回路４１は、出力電圧Ｖｏ２と出力電圧Ｖｏ３と出力電圧Ｖｏ４とを足し合わせた合成電圧Ｖｏｕｔ２に応じた第２帰還電圧ＶＦＢ２を生成する。この第２帰還電圧生成回路４１は、出力端子Ｐｏ２，Ｐｏ３，Ｐｏ４にそれぞれ接続された抵抗Ｒ６，Ｒ７，Ｒ８と、それら抵抗Ｒ６，Ｒ７，Ｒ８と共通に接続された抵抗Ｒ９とを有している。具体的には、出力端子Ｐｏ２が抵抗Ｒ６の第１端子に接続され、その抵抗Ｒ６の第２端子が抵抗Ｒ９の第１端子に接続されている。出力端子Ｐｏ３が抵抗Ｒ７の第１端子に接続され、その抵抗Ｒ７の第２端子が抵抗Ｒ９の第１端子に接続されている。出力端子Ｐｏ４が抵抗Ｒ８の第１端子に接続され、その抵抗Ｒ８の第２端子が抵抗Ｒ９の第１端子に接続されている。また、抵抗Ｒ９の第２端子はグランドに接続されている。そして、これら抵抗Ｒ６，Ｒ７，Ｒ８と抵抗Ｒ９との間のノードＮ２が誤差増幅回路４２の反転入力端子に接続されている。

このような第２帰還電圧生成回路４１において、抵抗Ｒ６，Ｒ９は、それぞれの抵抗値に応じて、出力電圧Ｖｏ２を分圧した分圧電圧を生成し、抵抗Ｒ７，Ｒ９は、それぞれの抵抗値に応じて、出力電圧Ｖｏ３を分圧した分圧電圧を生成し、抵抗Ｒ８，Ｒ９は、それぞれの抵抗値に応じて、出力電圧Ｖｏ４を分圧した分圧電圧を生成する。そして、ノードＮ２には、出力電圧Ｖｏ２の分圧電圧と出力電圧Ｖｏ３の分圧電圧と出力電圧Ｖｏ４の分圧電圧とを加算した第２帰還電圧ＶＦＢ２が生成されることになる。ここで、上記出力電圧Ｖｏ２の分圧電圧の値は、抵抗Ｒ６，Ｒ９の抵抗値の比と、出力電圧Ｖｏ２とグランドとの電位差に対応し、上記出力電圧Ｖｏ３の分圧電圧の値は、抵抗Ｒ７，Ｒ９の抵抗値の比と、出力電圧Ｖｏ３とグランドとの電位差に対応する。また、上記出力電圧Ｖｏ４の分圧電圧の値は、抵抗Ｒ８，Ｒ９の抵抗値の比と、出力電圧Ｖｏ４とグランドとの電位差に対応する。このため、第２帰還電圧生成回路４１（抵抗Ｒ６〜Ｒ９）は、出力電圧Ｖｏ２と出力電圧Ｖｏ３と出力電圧Ｖｏ４を足し合わせた合成電圧Ｖｏｕｔ２に比例した第２帰還電圧ＶＦＢ２を生成することになる。そして、この第２帰還電圧ＶＦＢ２が誤差増幅回路４２の反転入力端子に供給される。

誤差増幅回路４２の非反転入力端子には、基準電源Ｅ１にて生成される基準電圧Ｖｒが供給される。ここで、基準電圧Ｖｒは、上記合成電圧Ｖｏｕｔ２が目標電圧（規格値）に達したときに、上記第２帰還電圧ＶＦＢ２と一致する電圧である。

誤差増幅回路４２は、第２帰還電圧ＶＦＢ２と基準電圧Ｖｒとを比較し、両電圧の差電圧を増幅した誤差信号Ｓ２をＰＷＭ制御回路４３に出力する。
ＰＷＭ制御回路４３には、発振器７０から周期信号ＣＫが供給される。ＰＷＭ制御回路４３は、図２に示したＰＷＭ制御回路３３と略同様の構成を有するため、ここでは図示及び詳細な説明を省略する。ＰＷＭ制御回路４３は、誤差信号Ｓ２と周期信号ＣＫとの比較結果に応じて、スイッチＳＷ２１，ＳＷ２２を相補的にオン・オフ制御する制御信号ＶＨ２，ＶＬ２を生成する。例えば、ＰＷＭ制御回路４３は、誤差信号Ｓ２よりも周期信号ＣＫが低い場合に、Ｈレベルの制御信号ＶＨ２及びＬレベルの制御信号ＶＬ２を生成し、誤差信号Ｓ２よりも周期信号ＣＫが高い場合に、Ｌレベルの制御信号ＶＨ２及びＨレベルの制御信号ＶＬ２を生成する。これら制御信号ＶＨ２，ＶＬ２は、上記周期信号ＣＫの周期Ｔと同一の周期を有する。なお、スイッチＳＷ２１は、Ｈレベルの制御信号ＶＨ２に応答してオンし、Ｌレベルの制御信号ＶＨ２に応答してオフする。また、スイッチＳＷ２２は、Ｈレベルの制御信号ＶＬ２に応答してオンし、Ｌレベルの制御信号ＶＬ２に応答してオフする。

このような第２制御部４０では、合成電圧Ｖｏｕｔ２に応じた第２帰還電圧ＶＦＢ２が基準電圧Ｖｒに近づくように、スイッチＳＷ２１，ＳＷ２２を相補的にオン・オフ制御する制御信号ＶＨ２，ＶＬ２が生成される。これにより、出力電圧Ｖｏ２，Ｖｏ３，Ｖｏ４の合成電圧Ｖｏｕｔ２が基準電圧Ｖｒ及び抵抗Ｒ６〜Ｒ９の抵抗値に基づく目標電圧に近づくように制御される。

第３制御部５０には、第２制御部４０に接続された３つの出力端子Ｐｏ２〜Ｐｏ４のうち出力端子Ｐｏ２を除いた２つの出力端子Ｐｏ３，Ｐｏ４が接続されており、第２制御部４０にフィードバックされた３つの出力電圧Ｖｏ２，Ｖｏ３，Ｖｏ４のうち１つの出力電圧Ｖｏ２を除いた残りの出力電圧Ｖｏ３，Ｖｏ４が供給される。具体的には、第３制御部５０には、スイッチ回路２０内の２段目のスイッチ回路２２が有するスイッチＳＷ３２の出力端子に電気的に接続された出力端子Ｐｏ３，Ｐｏ４が接続されており、それら出力端子Ｐｏ３，Ｐｏ４にそれぞれ生成される出力電圧Ｖｏ３，Ｖｏ４が供給される。この第３制御部５０は、入力する出力電圧Ｖｏ３，Ｖｏ４を合成した結果（合成電圧Ｖｏｕｔ３）に基づいて、その合成電圧Ｖｏｕｔ３を目標電圧（第３目標値）に近づけるように、上記２段目のスイッチ回路２２が有するスイッチＳＷ３１，ＳＷ３２をオン・オフ制御する。換言すると、第３制御部５０は、合成電圧Ｖｏｕｔ３に基づいて、負荷４，５に所望の電力が供給されるように、スイッチＳＷ３２のオン時間を調整する。具体的には、第３制御部５０は、周波数（周期）が一定で、負荷４，５へ供給する電力に応じてパルス幅が変動する制御信号ＶＨ３，ＶＬ３をスイッチＳＷ３１，ＳＷ３２に供給する。

第３制御部５０は、第３帰還電圧生成回路５１と、誤差増幅回路５２と、ＰＷＭ制御回路５３とを有している。
第３帰還電圧生成回路５１は、出力電圧Ｖｏ３と出力電圧Ｖｏ４とを足し合わせた合成電圧Ｖｏｕｔ３に応じた第３帰還電圧ＶＦＢ３を生成する。この第３帰還電圧生成回路５１は、出力端子Ｐｏ３，Ｐｏ４にそれぞれ接続された抵抗Ｒ１０，Ｒ１１と、それら抵抗Ｒ１０，Ｒ１１と共通に接続された抵抗Ｒ１２とを有している。具体的には、出力端子Ｐｏ３が抵抗Ｒ１０の第１端子に接続され、その抵抗Ｒ１０の第２端子が抵抗Ｒ１２の第１端子に接続されている。出力端子Ｐｏ４が抵抗Ｒ１１の第１端子に接続され、その抵抗Ｒ１１の第２端子が抵抗Ｒ１２の第１端子に接続されている。また、抵抗Ｒ１２の第２端子はグランドに接続されている。そして、これら抵抗Ｒ１０，Ｒ１１と抵抗Ｒ１２との間のノードＮ３が誤差増幅回路５２の反転入力端子に接続されている。

このような第３帰還電圧生成回路５１において、抵抗Ｒ１０，Ｒ１２は、それぞれの抵抗値に応じて、出力電圧Ｖｏ３を分圧した分圧電圧を生成し、抵抗Ｒ１１，Ｒ１２は、それぞれの抵抗値に応じて、出力電圧Ｖｏ４を分圧した分圧電圧を生成する。そして、ノードＮ３には、出力電圧Ｖｏ３の分圧電圧と出力電圧Ｖｏ４の分圧電圧とを加算した第３帰還電圧ＶＦＢ３が生成されることになる。ここで、上記出力電圧Ｖｏ３の分圧電圧の値は、抵抗Ｒ１０，Ｒ１２の抵抗値の比と、出力電圧Ｖｏ３とグランドとの電位差に対応し、上記出力電圧Ｖｏ４の分圧電圧の値は、抵抗Ｒ１１，Ｒ１２の抵抗値の比と、出力電圧Ｖｏ４とグランドとの電位差に対応する。このため、第３帰還電圧生成回路５１（抵抗Ｒ１０〜Ｒ１２）は、出力電圧Ｖｏ３と出力電圧Ｖｏ４を足し合わせた合成電圧Ｖｏｕｔ３に比例した第３帰還電圧ＶＦＢ３を生成することになる。そして、この第３帰還電圧ＶＦＢ３が誤差増幅回路５２の反転入力端子に供給される。

誤差増幅回路５２の非反転入力端子には、基準電源Ｅ１にて生成される基準電圧Ｖｒが供給される。ここで、基準電圧Ｖｒは、上記合成電圧Ｖｏｕｔ３が目標電圧（規格値）に達したときに、上記第３帰還電圧ＶＦＢ３と一致する電圧である。

誤差増幅回路５２は、第３帰還電圧ＶＦＢ３と基準電圧Ｖｒとを比較し、両電圧の差電圧を増幅した誤差信号Ｓ３をＰＷＭ制御回路５３に出力する。
ＰＷＭ制御回路５３には、発振器７０から周期信号ＣＫが供給される。ＰＷＭ制御回路５３は、図２に示したＰＷＭ制御回路３３と略同様の構成を有するため、ここでは図示及び詳細な説明を省略する。ＰＷＭ制御回路５３は、誤差信号Ｓ３と周期信号ＣＫとの比較結果に応じて、スイッチＳＷ３１，ＳＷ３２を相補的にオン・オフ制御する制御信号ＶＨ３，ＶＬ３を生成する。例えば、ＰＷＭ制御回路５３は、誤差信号Ｓ３よりも周期信号ＣＫが低い場合に、Ｈレベルの制御信号ＶＨ３及びＬレベルの制御信号ＶＬ３を生成し、誤差信号Ｓ３よりも周期信号ＣＫが高い場合に、Ｌレベルの制御信号ＶＨ３及びＨレベルの制御信号ＶＬ３を生成する。これら制御信号ＶＨ３，ＶＬ３は、上記周期信号ＣＫの周期Ｔと同一の周期を有する。なお、スイッチＳＷ３１は、Ｈレベルの制御信号ＶＨ３に応答してオンし、Ｌレベルの制御信号ＶＨ３に応答してオフする。また、スイッチＳＷ３２は、Ｈレベルの制御信号ＶＬ３に応答してオンし、Ｌレベルの制御信号ＶＬ３に応答してオフする。

このような第３制御部５０では、合成電圧Ｖｏｕｔ３に応じた第３帰還電圧ＶＦＢ３が基準電圧Ｖｒに近づくように、スイッチＳＷ３１，ＳＷ３２を相補的にオン・オフ制御する制御信号ＶＨ３，ＶＬ３が生成される。これにより、出力電圧Ｖｏ３，Ｖｏ４の合成電圧Ｖｏｕｔ３が基準電圧Ｖｒ及び抵抗Ｒ１０〜Ｒ１２の抵抗値に基づく目標電圧に近づくように制御される。

第４制御部６０には、第３制御部５０に接続された２つの出力端子Ｐｏ３，Ｐｏ４のうち出力端子Ｐｏ３を除いた１つの出力端子Ｐｏ４が接続されており、第３制御部５０にフィードバックされた２つの出力電圧Ｖｏ３，Ｖｏ４のうち１つの出力電圧Ｖｏ３を除いた残りの出力電圧Ｖｏ４が供給される。具体的には、第４制御部６０には、スイッチ回路２０内の３段目のスイッチ回路２３が有するスイッチＳＷ４２の出力端子に接続された出力端子Ｐｏ４が接続されており、その出力端子Ｐｏ４に生成される出力電圧Ｖｏ４が供給される。この第４制御部６０は、出力電圧Ｖｏ４に基づいて、その出力電圧Ｖｏ４を目標電圧（第２目標値）に近づけるように、スイッチＳＷ４１，ＳＷ４２をオン・オフ制御する。換言すると、第４制御部６０は、出力電圧Ｖｏ４に基づいて、負荷５に所望の電力が供給されるように、上記３段目のスイッチ回路２３が有するスイッチＳＷ４２のオン時間を調整する。具体的には、第４制御部６０は、周波数（周期）が一定で、負荷５へ供給する電力に応じてパルス幅が変動する制御信号ＶＨ４，ＶＬ４をスイッチＳＷ４１，ＳＷ４２に供給する。

第４制御部６０は、第４帰還電圧生成回路６１と、誤差増幅回路６２と、ＰＷＭ制御回路６３とを有している。
第４帰還電圧生成回路６１は、出力電圧Ｖｏ４に応じた第４帰還電圧ＶＦＢ４を生成する。この第４帰還電圧生成回路６１は、抵抗Ｒ１３，Ｒ１４を有している。具体的には、出力端子Ｐｏ４が抵抗Ｒ１３の第１端子に接続され、その抵抗Ｒ１３の第２端子が抵抗Ｒ１４の第１端子に接続されている。また、抵抗Ｒ１４の第２端子がグランドに接続されている。そして、これら抵抗Ｒ１３，Ｒ１４間のノードＮ４が誤差増幅回路６２の反転入力端子に接続されている。ここで、抵抗Ｒ１３，Ｒ１４は、それぞれの抵抗値に応じて、出力電圧Ｖｏ４を分圧した第４帰還電圧ＶＦＢ４をノードＮ４に生成する。この第４帰還電圧ＶＦＢ４の値は、抵抗Ｒ１３，Ｒ１４の抵抗値の比と、出力電圧Ｖｏ４とグランドとの電位差に対応する。このため、抵抗Ｒ１３，Ｒ１４は、出力電圧Ｖｏ４に比例した第４帰還電圧ＶＦＢ４を生成することになる。そして、この第４帰還電圧ＶＦＢ４が誤差増幅回路６２の反転入力端子に供給される。

誤差増幅回路６２の非反転入力端子には、上記基準電圧Ｖｒが供給される。ここで、基準電圧Ｖｒは、出力電圧Ｖｏ４が目標電圧（規格値）に達したときに、上記第４帰還電圧ＶＦＢ４と一致する電圧である。

誤差増幅回路６２は、第４帰還電圧ＶＦＢ４と基準電圧Ｖｒとを比較し、両電圧の差電圧を増幅した誤差信号Ｓ４をＰＷＭ制御回路６３に出力する。
ＰＷＭ制御回路６３には、発振器７０から周期信号ＣＫが供給される。ＰＷＭ制御回路６３は、図２に示したＰＷＭ制御回路３３と略同様の構成を有するため、ここでは図示及び詳細な説明を省略する。ＰＷＭ制御回路６３は、誤差信号Ｓ４と周期信号ＣＫとの比較結果に応じて、スイッチＳＷ４１，ＳＷ４２を相補的にオン・オフ制御する制御信号ＶＨ４，ＶＬ４を生成する。例えば、ＰＷＭ制御回路６３は、誤差信号Ｓ４よりも周期信号ＣＫが低い場合に、Ｈレベルの制御信号ＶＨ４及びＬレベルの制御信号ＶＬ４を生成し、誤差信号Ｓ４よりも周期信号ＣＫが高い場合に、Ｌレベルの制御信号ＶＨ４及びＨレベルの制御信号ＶＬ４を生成する。これら制御信号ＶＨ４，ＶＬ４は、上記周期信号ＣＫの周期Ｔと同一の周期を有する。なお、スイッチＳＷ４１は、Ｈレベルの制御信号ＶＨ４に応答してオンし、Ｌレベルの制御信号ＶＨ４に応答してオフする。また、スイッチＳＷ４２は、Ｈレベルの制御信号ＶＬ４に応答してオンし、Ｌレベルの制御信号ＶＬ４に応答してオフする。

このような第４制御部６０では、出力電圧Ｖｏ４に応じた第４帰還電圧ＶＦＢ４が基準電圧Ｖｒに近づくように、スイッチＳＷ４１，ＳＷ４２を相補的にオン・オフ制御する制御信号ＶＨ４，ＶＬ４が生成される。これにより、出力電圧Ｖｏ４が基準電圧Ｖｒ及び抵抗Ｒ１３，Ｒ１４の抵抗値に基づく目標電圧に近づくように制御される。

本実施形態において、スイッチＳＷ１１は第１スイッチ回路の一例、スイッチ回路２０は第２スイッチ回路の一例、スイッチ回路２１，２２，２３は第３スイッチ回路の一例、スイッチ回路２１は１段目のスイッチ回路の一例、スイッチ回路２２，２３は２段目以降のスイッチ回路の一例である。また、スイッチＳＷ２１，ＳＷ２２，ＳＷ３１，ＳＷ３２，ＳＷ４１，ＳＷ４２はスイッチ素子の一例、スイッチＳＷ３１，ＳＷ４１は第１スイッチ素子の一例、スイッチＳＷ３２，ＳＷ４２は第２スイッチ素子の一例である。また、出力端子Ｐｏ１〜Ｐｏ４は第１出力端子の一例、出力電圧Ｖｏ１は第１出力電圧の一例、出力電圧Ｖｏ２〜Ｖｏ４は第２出力電圧の一例、第１制御部３０は第１の制御部の一例、第２〜第４制御部４０，５０，６０は第２の制御部の一例である。また、制御信号ＶＨ１，ＶＬ１は第１制御信号の一例、制御信号ＶＨ２，ＶＬ２，ＶＨ３，ＶＬ３，ＶＨ４，ＶＬ４は第２制御信号の一例、合成電圧Ｖｏｕｔ１は第１合成電圧の一例、合成電圧Ｖｏｕｔ２は第２合成電圧の一例、合成電圧Ｖｏｕｔ３及び出力電圧Ｖｏ４は第３合成電圧の一例である。

次に、上記ＤＣ−ＤＣコンバータ１の動作を図３〜図５に従って説明する。なお、図５において、縦軸及び横軸は、説明を簡潔にするため、適宜拡大、縮小して示している。
図５に示す時刻ｔ１において、周期信号ＣＫが一定の周期Ｔで基準値にリセットされると、その周期信号ＣＫのレベルが誤差信号Ｓ１，Ｓ２，Ｓ３，Ｓ４よりも低くなる。すると、ＰＷＭ制御回路３３，４３，５３，６３から、Ｈレベルの制御信号ＶＨ１，ＶＨ２，ＶＨ３，ＶＨ４がそれぞれ出力され、Ｌレベルの制御信号ＶＬ１，ＶＬ２，ＶＬ３，ＶＬ４がそれぞれ出力される。これにより、スイッチＳＷ１１，ＳＷ２１，ＳＷ３１，ＳＷ４１がオンされるとともに、スイッチＳＷ１２，ＳＷ２２，ＳＷ３２，ＳＷ４２がオフされる。すると、図３（ａ）に示すように、入力端子ＰｉがスイッチＳＷ１１を通じてコイルＬの第１端子ＬＸに接続され、そのコイルＬの第２端子ＬＹがスイッチＳＷ２１を通じて出力端子Ｐｏ１に接続される。このため、入力端子ＰｉからコイルＬを通じて出力端子Ｐｏ１に至る電流経路が形成される。この接続状態の間、具体的には図５に示した時刻ｔ１から時刻ｔ２までの第１の期間Ｐ１では、入力電圧Ｖｉｎに応じたコイル電流ＩＬがコイルＬに流れ、コイルＬにエネルギーが蓄積される。この第１の期間Ｐ１では、コイル電流ＩＬが時間の経過とともに所定の傾きで増加する。具体的には、第１の期間Ｐ１におけるコイル電流ＩＬの増加傾きｍ１は、入力電圧Ｖｉｎ及び出力電圧Ｖｏ１の電圧値をそれぞれＶｉｎ，Ｖｏ１とし、コイルＬのインダクタンス値をＬとすると、

となる。すなわち、第１の期間Ｐ１におけるコイル電流ＩＬは、入力電圧Ｖｉｎと出力電圧Ｖｏ１との電位差に比例して増加する。

次に、時刻ｔ１から所定の立ち上がり特性で徐々に上昇する周期信号ＣＫのレベルが誤差信号Ｓ１よりも高くなると（時刻ｔ２参照）、ＰＷＭ制御回路３３からＬレベルの制御信号ＶＨ１及びＨレベルの制御信号ＶＬ１が出力される。このＬレベルの制御信号ＶＨ１に応答してスイッチＳＷ１１がオフされ、Ｈレベルの制御信号ＶＬ１に応答してスイッチＳＷ１２がオンされる。すると、図３（ｂ）に示すように、グランドがスイッチＳＷ１２を通じてコイルＬの第１端子ＬＸに接続され、そのコイルＬの第２端子ＬＹがスイッチＳＷ２１を通じて出力端子Ｐｏ１に接続される。このため、グランドからコイルＬを通じて出力端子Ｐｏ１に至る電流経路が形成される。この接続状態の間、具体的には図５に示した時刻ｔ２から時刻ｔ３までの第２の期間Ｐ２では、上記第１の期間Ｐ１でコイルＬに蓄えられたエネルギーが出力端子Ｐｏ１に向けて放出され、コイルＬに誘導電流が流れる。この第２の期間Ｐ２では、コイル電流ＩＬが時間の経過とともに所定の傾きで減少する。具体的には、第２の期間Ｐ２におけるコイル電流ＩＬの減少傾きｍ２は、

となる。すなわち、第２の期間Ｐ２におけるコイル電流ＩＬは、出力電圧Ｖｏ１に比例して減少する。

続いて、上記周期信号ＣＫのレベルが誤差信号Ｓ２よりも高くなると（時刻ｔ３参照）、ＰＷＭ制御回路４３からＬレベルの制御信号ＶＨ２及びＨレベルの制御信号ＶＬ２が出力される。このＬレベルの制御信号ＶＨ２に応答してスイッチＳＷ２１がオフされ、Ｈレベルの制御信号ＶＬ２に応答してスイッチＳＷ２２がオンされる。すると、図４（ａ）に示すように、グランドがスイッチＳＷ１２を通じてコイルＬの第１端子ＬＸに接続され、そのコイルＬの第２端子ＬＹがスイッチＳＷ２２及びスイッチＳＷ３１を通じて出力端子Ｐｏ２に接続される。このため、グランドからコイルＬを通じて出力端子Ｐｏ２に至る電流経路が形成される。この接続状態の間、具体的には図５に示した時刻ｔ３から時刻ｔ４までの第３の期間Ｐ３では、上記第１の期間Ｐ１でコイルＬに蓄えられたエネルギーが出力端子Ｐｏ２に向けて放出され、コイルＬに誘導電流が流れる。この第３の期間Ｐ３では、コイル電流ＩＬが時間の経過とともに所定の傾きで減少する。具体的には、第３の期間Ｐ３におけるコイル電流ＩＬの減少傾きｍ３は、出力電圧Ｖｏ２の電圧値をＶｏ２とすると、

となる。すなわち、第３の期間Ｐ３におけるコイル電流ＩＬは、出力電圧Ｖｏ２に比例して減少する。

次いで、上記周期信号ＣＫのレベルが誤差信号Ｓ３よりも高くなると（時刻ｔ４参照）、ＰＷＭ制御回路５３からＬレベルの制御信号ＶＨ３及びＨレベルの制御信号ＶＬ３が出力される。このＬレベルの制御信号ＶＨ３に応答してスイッチＳＷ３１がオフされ、Ｈレベルの制御信号ＶＬ３に応答してスイッチＳＷ３２がオンされる。すると、図４（ｂ）に示すように、グランドがスイッチＳＷ１２を通じてコイルＬの第１端子ＬＸに接続され、そのコイルＬの第２端子ＬＹがスイッチＳＷ２２、スイッチＳＷ３２及びスイッチＳＷ４１を通じて出力端子Ｐｏ３に接続される。このため、グランドからコイルＬを通じて出力端子Ｐｏ３に至る電流経路が形成される。この接続状態の間、具体的には図５に示した時刻ｔ４から時刻ｔ５までの第４の期間Ｐ４では、上記第１の期間Ｐ１でコイルＬに蓄えられたエネルギーが出力端子Ｐｏ３に向けて放出され、コイルＬに誘導電流が流れる。この第４の期間Ｐ４では、コイル電流ＩＬが時間の経過とともに所定の傾きで減少する。具体的には、第４の期間Ｐ４におけるコイル電流ＩＬの減少傾きｍ４は、出力電圧Ｖｏ３の電圧値をＶｏ３とすると、

となる。すなわち、第４の期間Ｐ４におけるコイル電流ＩＬは、出力電圧Ｖｏ３に比例して減少する。

次に、上記周期信号ＣＫのレベルが誤差信号Ｓ４よりも高くなると（時刻ｔ５参照）、ＰＷＭ制御回路６３からＬレベルの制御信号ＶＨ４及びＨレベルの制御信号ＶＬ４が出力される。このＬレベルの制御信号ＶＨ４に応答してスイッチＳＷ４１がオフされ、Ｈレベルの制御信号ＶＬ４に応答してスイッチＳＷ４２がオンされる。すると、図４（ｃ）に示すように、グランドがスイッチＳＷ１２を通じてコイルＬの第１端子ＬＸに接続され、そのコイルＬの第２端子ＬＹがスイッチＳＷ２２、スイッチＳＷ３２及びスイッチＳＷ４２を通じて出力端子Ｐｏ４に接続される。このため、グランドからコイルＬを通じて出力端子Ｐｏ４に至る電流経路が形成される。この接続状態の間、具体的には図５に示した時刻ｔ５から時刻ｔ６までの第５の期間Ｐ５では、上記第１の期間Ｐ１でコイルＬに蓄えられたエネルギーが出力端子Ｐｏ４に向けて放出され、コイルＬに誘導電流が流れる。この第５の期間Ｐ５では、コイル電流ＩＬが時間の経過とともに所定の傾きで減少する。具体的には、第５の期間Ｐ５におけるコイル電流ＩＬの減少傾きｍ５は、出力電圧Ｖｏ４の電圧値をＶｏ４とすると、

となる。すなわち、第５の期間Ｐ５におけるコイル電流ＩＬは、出力電圧Ｖｏ４に比例して減少する。

その後、周期信号ＣＫが一定の周期Ｔで基準値に再度リセットされると（時刻ｔ６参照）、スイッチＳＷ１１，ＳＷ２１，ＳＷ３１，ＳＷ４１がオンされるとともに、スイッチＳＷ１２，ＳＷ２２，ＳＷ３２，ＳＷ４２がオフされる。これにより、次の周期Ｔが開始され、その周期Ｔにおいて、第１の期間Ｐ１、第２の期間Ｐ２、第３の期間Ｐ３、第４の期間Ｐ４及び第５の期間Ｐ５がこの順番で実行される。

ここで、各周期Ｔ（第１の期間Ｐ１〜第５の期間Ｐ５）におけるコイル電流ＩＬの平均値が負荷２，３，４，５に供給される出力電流Ｉｏ１，Ｉｏ２，Ｉｏ３，Ｉｏ４の合計値Ｉｏ１＋Ｉｏ２＋Ｉｏ３＋Ｉｏ４となる。また、スイッチＳＷ２１がオンしている期間（第１の期間Ｐ１及び第２の期間Ｐ２）におけるコイル電流ＩＬの電流量の総量（領域Ａ１参照）を周期Ｔで平均した平均値が負荷２に供給される出力電流Ｉｏ１となる。また、スイッチＳＷ２２及びスイッチＳＷ３１の２つのスイッチがオンしている期間（第３の期間Ｐ３）におけるコイル電流ＩＬの電流量の総量（領域Ａ２参照）を周期Ｔで平均した平均値が負荷３に供給される出力電流Ｉｏ２となる。また、スイッチＳＷ２２、スイッチＳＷ３２及びスイッチＳＷ４１の３つのスイッチがオンしている期間（第４の期間Ｐ４）におけるコイル電流ＩＬの電流量の総量（領域Ａ３参照）を周期Ｔで平均した平均値が負荷４に供給される出力電流Ｉｏ３となる。そして、スイッチＳＷ２２、スイッチＳＷ３２及びスイッチＳＷ４２の３つのスイッチがオンしている期間（第５の期間Ｐ５）におけるコイル電流ＩＬの電流量の総量（領域Ａ４参照）を周期Ｔで平均した平均値が負荷５に供給される出力電流Ｉｏ４となる。

次に、第１制御部３０、第２制御部４０、第３制御部５０及び第４制御部６０によるフィードバック制御について詳述する。まず、第１制御部３０によるフィードバック制御について説明する。

上述した各周期Ｔにおける一連の動作において、出力電圧Ｖｏ１〜Ｖｏ４の合成電圧Ｖｏｕｔ１が目標電圧よりも高くなると、つまり第１帰還電圧ＶＦＢ１が基準電圧Ｖｒよりも高くなると、誤差増幅回路３２から出力される誤差信号Ｓ１が低下する。すると、制御信号ＶＨ１のＨレベルのパルス幅が短くなり、スイッチＳＷ１１のオン時間、つまりコイルＬにエネルギーを蓄積する第１の期間Ｐ１が短くなる。これにより、第１の期間Ｐ１においてコイルＬに流れるコイル電流ＩＬの電流量が減少し、コイルＬに蓄積されるエネルギーが減少する。これに伴って、第２の期間Ｐ２〜第５の期間Ｐ５においてコイルＬから出力端子Ｐｏ１〜Ｐｏ４に向けて放出されるエネルギーが減少する。したがって、コンデンサＣ１〜Ｃ４に供給されるコイル電流ＩＬの電流量の総量が減少するため、合成電圧Ｖｏｕｔ１が低くなる。

反対に、合成電圧Ｖｏｕｔ１が目標電圧よりも低くなると、つまり第１帰還電圧ＶＦＢ１が基準電圧Ｖｒよりも低くなると、誤差信号Ｓ１が上昇する。すると、制御信号ＶＨ１のＨレベルのパルス幅が長くなり、コイルＬにエネルギーを蓄積する第１の期間Ｐ１が長くなる。これにより、第１の期間Ｐ１においてコイルＬに流れるコイル電流ＩＬの電流量が増加し、コイルＬに蓄積されるエネルギーが増加する。これに伴って、第２の期間Ｐ２〜第５の期間Ｐ５においてコイルＬから出力端子Ｐｏ１〜Ｐｏ４に向けて放出されるエネルギーが増加する。したがって、コンデンサＣ１〜Ｃ４に供給されるコイル電流ＩＬの電流量の総量が増加するため、合成電圧Ｖｏｕｔ１が高くなる。このような動作により、合成電圧Ｖｏｕｔ１が基準電圧Ｖｒ及び抵抗Ｒ１〜Ｒ５に基づく目標電圧（一定値）に維持される。

このように、第１制御部３０では、合成電圧Ｖｏｕｔ１（第１合成電圧）に基づいて、合成電圧Ｖｏｕｔ１が基準電圧Ｖｒ及び抵抗Ｒ１〜Ｒ５に基づく目標電圧に近づくように、スイッチＳＷ１１のオン時間が制御される。換言すると、第１制御部３０では、合成電圧Ｖｏｕｔ１に基づいて、負荷２〜５に供給する所望の電流、つまり出力電流Ｉｏ１，Ｉｏ２，Ｉｏ３，Ｉｏ４の合計値Ｉｏ１＋Ｉｏ２＋Ｉｏ３＋Ｉｏ４が流れるように、コイル電流ＩＬの電流量の総量（図５に示した領域Ａ１，Ａ２参照）が制御される。

次に、第２制御部４０によるフィードバック制御について説明する。
上記各周期Ｔにおける一連の動作において、出力電圧Ｖｏ２〜Ｖｏ４の合成電圧Ｖｏｕｔ２が目標電圧よりも高くなると、つまり第２帰還電圧ＶＦＢ２が基準電圧Ｖｒよりも高くなると、誤差増幅回路４２から出力される誤差信号Ｓ２が低下する。すると、制御信号ＶＬ２のＨレベルのパルス幅が長くなり、スイッチＳＷ２２のオン時間、つまりコイルＬの第２端子ＬＹが出力端子Ｐｏ２，Ｐｏ３，Ｐｏ４に接続される時間（第３の期間Ｐ３〜第５の期間Ｐ５）が長くなる。すなわち、出力端子Ｐｏ２，Ｐｏ３，Ｐｏ４（コンデンサＣ２，Ｃ３，Ｃ４）がコイルＬを通じてグランドに接続され、コイル電流ＩＬがコンデンサＣ２，Ｃ３，Ｃ４に供給される時間が長くなる。これにより、出力電圧Ｖｏ２〜Ｖｏ４の合成電圧Ｖｏｕｔ２が低くなる。その一方で、合成電圧Ｖｏｕｔ１が一定と仮定した場合には、合成電圧Ｖｏｕｔ２が目標電圧よりも高くなると、残りの出力電圧Ｖｏ１が目標電圧よりも低くなる。このとき、上述したように誤差信号Ｓ２が低下すると、制御信号ＶＨ２のＨレベルのパルス幅が短くなり、スイッチＳＷ１２及びスイッチＳＷ２１が共にオンする時間が短くなる。すなわち、出力端子Ｐｏ１（コンデンサＣ１）がコイルＬを通じてグランドに接続され、コイル電流ＩＬがコンデンサＣ１に供給される時間が短くなる。これにより、出力電圧Ｖｏ１が高くなる。

反対に、合成電圧Ｖｏｕｔ２が目標電圧よりも低くなると、つまり第２帰還電圧ＶＦＢ２が基準電圧Ｖｒよりも低くなると、誤差信号Ｓ２が上昇する。すると、制御信号ＶＬ２のＨレベルのパルス幅が短くなり、スイッチＳＷ２２のオン時間、つまり第３〜第５の期間Ｐ３〜Ｐ５の時間が長くなる。これにより、出力電圧Ｖｏ２〜Ｖｏ４の合成電圧Ｖｏｕｔ２が高くなる。その一方で、合成電圧Ｖｏｕｔ１が一定と仮定した場合には、合成電圧Ｖｏｕｔ２が目標電圧よりも低くなると、残りの出力電圧Ｖｏ１が目標電圧よりも高くなる。このとき、上述したように誤差信号Ｓ２が上昇すると、制御信号ＶＨ２のＨレベルのパルス幅が長くなり、スイッチＳＷ１２及びスイッチＳＷ２１が共にオンする時間が長くなる。これにより、出力電圧Ｖｏ１が低くなる。このような動作により、合成電圧Ｖｏｕｔ２が基準電圧Ｖｒ及び抵抗Ｒ６〜Ｒ９に基づく目標電圧（一定値）に維持される。これに伴って、出力電圧Ｖｏ１も目標電圧（一定）に維持される。

このように、第２制御部４０では、合成電圧Ｖｏｕｔ２（第２合成電圧）に基づいて、その合成電圧Ｖｏｕｔ２が基準電圧Ｖｒ及び抵抗Ｒ６〜Ｒ９に基づく目標電圧に近づくように、スイッチＳＷ２２のオン時間が制御される。換言すると、第２制御部４０では、合成電圧Ｖｏｕｔ２に基づいて、負荷３，４，５に供給する所望の電流、つまり出力電流Ｉｏ２，Ｉｏ３，Ｉｏ４の合計値Ｉｏ２＋Ｉｏ３＋Ｉｏ４が流れるように、コンデンサＣ２，Ｃ３，Ｃ４（出力端子Ｐｏ２，Ｐｏ３，Ｐｏ４）にコイル電流ＩＬを供給するために必要な時間幅が制御（決定）される。そして、周期Ｔ又はスイッチＳＷ１２のオン時間（スイッチＳＷ１１のオフ時間）から上記決定された時間幅を除いた残りの時間は、第２制御部４０に接続されていない出力端子Ｐｏ１に接続されたコンデンサＣ１にコイル電流ＩＬを供給するための時間として利用される。このように、第２制御部４０では、４つの出力電圧Ｖｏ１〜Ｖｏ４のうちの３つの出力電圧Ｖｏ２〜Ｖｏ４に基づいて、コイル電流ＩＬをコンデンサＣ２〜Ｃ４とコンデンサＣ１とに振り分ける期間の割合が制御される。

次に、第３制御部５０によるフィードバック制御について説明する。なお、この第３制御部５０によるフィードバック制御は、上述した第２制御部４０によるフィードバック制御と同様の制御が行われるため、ここでは詳細な説明を省略する。

第３制御部５０では、第２制御部４０と同様に、出力電圧Ｖｏ３，Ｖｏ４の合成電圧Ｖｏｕｔ３（第３合成電圧）に基づいて、その合成電圧Ｖｏｕｔ３が基準電圧Ｖｒ及び抵抗Ｒ１０〜Ｒ１２に基づく目標電圧に近づくように、スイッチＳＷ３２のオン時間が制御される。換言すると、第３制御部５０では、合成電圧Ｖｏｕｔ３に基づいて、負荷４，５に供給する所望の電流、つまり出力電流Ｉｏ３，Ｉｏ４の合計値Ｉｏ３＋Ｉｏ４が流れるように、コンデンサＣ３，Ｃ４（出力端子Ｐｏ３，Ｐｏ４）にコイル電流ＩＬを供給するために必要な時間幅が制御（決定）される。そして、周期Ｔから上記決定された時間幅を除いた残りの時間は、第３制御部５０に接続されていない出力端子Ｐｏ１，Ｐｏ２に接続されたコンデンサＣ１，Ｃ２にコイル電流ＩＬを供給するための時間として利用される。このように、第３制御部５０では、４つの出力電圧Ｖｏ１〜Ｖｏ４のうちの２つの出力電圧Ｖｏ３，Ｖｏ４に基づいて、コイル電流ＩＬをコンデンサＣ３，Ｃ４とコンデンサＣ１，Ｃ２とに振り分ける期間の割合が制御される。このような第３制御部５０によるフィードバック制御によって、合成電圧Ｖｏｕｔ３が基準電圧Ｖｒ及び抵抗Ｒ１０〜Ｒ１２に基づく目標電圧（一定値）に維持される。これに伴って、合成電圧Ｖｏｕｔ２から合成電圧Ｖｏｕｔ３を除いた残りの出力電圧Ｖｏ２も目標電圧（一定値）に維持される。

次に、第４制御部６０によるフィードバック制御について説明する。なお、この第４制御部６０によるフィードバック制御は、上述した第２制御部４０によるフィードバック制御と同様の制御が行われるため、ここでは詳細な説明を省略する。

第４制御部６０では、第２制御部４０と同様に、出力電圧Ｖｏ４（第３合成電圧）に基づいて、その出力電圧Ｖｏ４が基準電圧Ｖｒ及び抵抗Ｒ１３，Ｒ１４に基づく目標電圧に近づくように、スイッチＳＷ４２のオン時間が制御される。換言すると、第４制御部６０では、出力電圧Ｖｏ４に基づいて、負荷５に供給する所望の出力電流Ｉｏ４が流れるように、コンデンサＣ４（出力端子Ｐｏ４）にコイル電流ＩＬを供給するために必要な時間幅が制御（決定）される。そして、周期Ｔから上記決定された時間幅を除いた残りの時間は、第４制御部６０に接続されていない出力端子Ｐｏ１，Ｐｏ２，Ｐｏ３に接続されたコンデンサＣ１，Ｃ２，Ｃ３にコイル電流ＩＬを供給するための時間として利用される。このように、第４制御部６０では、４つの出力電圧Ｖｏ１〜Ｖｏ４のうちの１つの出力電圧Ｖｏ４のみに基づいて、コイル電流ＩＬをコンデンサＣ４とコンデンサＣ１，Ｃ２，Ｃ３とに振り分ける期間の割合が制御される。このような第４制御部６０によるフィードバック制御によって、出力電圧Ｖｏ４が基準電圧Ｖｒ及び抵抗Ｒ１３，Ｒ１４に基づく目標電圧（一定値）に維持される。これに伴って、合成電圧Ｖｏｕｔ３から出力電圧Ｖｏ４を除いた残りの出力電圧Ｖｏ３も目標電圧（一定値）に維持される。

このような第１制御部３０で生成される制御信号ＶＨ１，ＶＬ１と、第２〜第４制御部４０，５０，６０で生成される制御信号ＶＨ２，ＶＬ２，ＶＨ３，ＶＬ３，ＶＨ４，ＶＬ４とが同一周期（同一周波数）の信号である。このため、入力側のスイッチＳＷ１１，ＳＷ１２と出力側のスイッチＳＷ２１，ＳＷ２２，ＳＷ３１，ＳＷ３２，ＳＷ４１，ＳＷ４２とが同一のスイッチング周波数でオン・オフされる。これにより、当該ＤＣ−ＤＣコンバータ１をＣＣＭで動作させる場合であっても、出力電圧Ｖｏ１〜Ｖｏ４を安定して生成することができる。詳述すると、スイッチＳＷ１１，ＳＷ１２をオン・オフ制御する制御信号の周波数ｆｓｗ１と、スイッチＳＷ２１，ＳＷ２２，ＳＷ３１，ＳＷ３２，ＳＷ４１，ＳＷ４２をオン・オフ制御する制御信号の周波数ｆｓｗ２とが異なる場合には、ＣＣＭ領域ではｆｓｗ１×ｆｓｗ２の低周波成分が出力電圧Ｖｏ１〜Ｖｏ４に現れてしまう。これに対し、本実施形態のＤＣ−ＤＣコンバータ１では、制御信号ＶＨ１，ＶＬ１と制御信号ＶＨ２〜ＶＨ４，ＶＬ２〜ＶＬ４との周波数（周期）が同一であるため、ＣＣＭ領域であっても上述のような低周波成分が発生しない。したがって、ＣＣＭ領域であっても出力電圧Ｖｏ１〜Ｖｏ４を安定して生成することができる。

また、別の見方をすれば、出力電圧Ｖｏ１，Ｖｏ２が定常状態では、第１〜第４制御部３０，４０，５０，６０によるフィードバック制御によって、各周期Ｔの開始時刻（時刻ｔ１参照）におけるコイル電流ＩＬの電流値と、各周期Ｔの終了時刻（時刻ｔ４参照）におけるコイル電流ＩＬの電流値とが一致するように制御される。詳述すると、第１の期間Ｐ１におけるコイル電流ＩＬの増加分と、第２の期間Ｐ２から第５の期間Ｐ５までの期間におけるコイル電流ＩＬの減少分とが等しくなるように制御される。これらコイル電流ＩＬの増加分と減少分との関係は、第１〜第５の期間Ｐ１〜Ｐ５の時間をそれぞれＰ１，Ｐ２，Ｐ３，Ｐ４，Ｐ５とすると、上記式１〜式５より、

となる。また、周期Ｔと第１〜第５の期間Ｐ１〜Ｐ５との関係は、

となる。そして、第１〜第４制御部３０，４０，５０，６０によるフィードバック制御によって、これら式６及び式７の関係が満たされるように、第１〜第５の期間Ｐ１〜Ｐ５の時間幅が制御される。すなわち、第１制御部３０によるフィードバック制御によって、式６及び式７の関係が満たされるように、第１の期間Ｐ１の時間幅（制御信号ＶＨ１のＨレベルのパルス幅）が制御される。また、第２制御部４０によるフィードバック制御によって、式６及び式７の関係が満たされるように、第３〜第５の期間Ｐ３〜Ｐ５の時間幅（制御信号ＶＬ２のＨレベルのパルス幅）が制御され、その結果、第２の期間Ｐ２の時間幅が制御される。さらに、第３制御部５０によるフィードバック制御によって、式６及び式７の関係が満たされるように、第４及び第５の期間Ｐ４，Ｐ５の時間幅（制御信号ＶＬ３のＨレベルのパルス幅）が制御され、その結果、第３の期間Ｐ３の時間幅が制御される。そして、第４制御部６０によるフィードバック制御によって、式６及び式７の関係が満たされるように、第５の期間Ｐ５の時間幅（制御信号ＶＬ４のＨレベルのパルス幅）が制御され、その結果、第４の期間Ｐ４の時間幅が制御される。

以上説明したように、ＤＣ−ＤＣコンバータ１では、４つの出力電圧Ｖｏ１〜Ｖｏ４の合成電圧Ｖｏｕｔ１に基づいて所定の周期Ｔにおけるコイル電流ＩＬの電流量の総量が決定される。また、第２〜第４制御部４０，５０，６０で生成される制御信号ＶＨ２，ＶＬ２，ＶＨ３，ＶＬ３，ＶＨ４，ＶＬ４の信号レベルの組み合わせに応じて、各コンデンサＣ１〜Ｃ４（各出力端子Ｐｏ１〜Ｐｏ４）に必要なコイル電流ＩＬを供給するための時間幅が決定される。詳述すると、出力電圧Ｖｏ１を除いた３つの出力電圧Ｖｏ２〜Ｖｏ４の合成電圧Ｖｏｕｔ２に基づいて、コンデンサＣ２〜Ｃ４にコイル電流ＩＬを供給するために必要な時間幅が周期Ｔ内で決定され、その周期Ｔ内の残り時間がコンデンサＣ１にコイル電流ＩＬを供給するための時間として振り分けられる。さらに、出力電圧Ｖｏ１，Ｖｏ２を除いた２つの出力電圧Ｖｏ３，Ｖｏ４の合成電圧Ｖｏｕｔ３に基づいて、コンデンサＣ３，Ｃ４にコイル電流ＩＬを供給するために必要な時間幅が周期Ｔ内で決定され、その周期Ｔ内の残り時間がコンデンサＣ１，Ｃ２にコイル電流ＩＬを供給するための時間として振り分けられる。そして、出力電圧Ｖｏ１，Ｖｏ２，Ｖｏ３を除いた１つの出力電圧Ｖｏ４に基づいて、コンデンサＣ４にコイル電流ＩＬを供給するために必要な時間幅が周期Ｔ内で決定され、その周期Ｔ内の残り時間がコンデンサＣ１〜Ｃ３にコイル電流ＩＬを供給するための時間として振り分けられる。これらにより、コイルＬが１つの場合であっても、一つの周期Ｔ内で４つの出力電圧Ｖｏ１，Ｖｏ２，Ｖｏ３，Ｖｏ４を連続的に制御することができる。このため、出力電流Ｉｏ１，Ｉｏ２，Ｉｏ３，Ｉｏ４の電流値がそれぞれ異なっている場合であってもＣＣＭ領域で安定に動作させることができる。また、上述したように各周期Ｔの開始時刻（時刻ｔ１参照）におけるコイル電流ＩＬの電流値と、各周期Ｔの終了時刻（時刻ｔ６参照）におけるコイル電流ＩＬの電流値とが一致するため、ＣＣＭ領域であっても出力電圧Ｖｏ１〜Ｖｏ４をより安定して生成することができる。

また、第４制御部６０によるフィードバック制御によって、出力電圧Ｖｏ４が目標電圧（第２及び第３目標値）に維持され、第３制御部５０によるフィードバック制御によって、出力電圧Ｖｏ３，Ｖｏ４の合成電圧Ｖｏｕｔ３が目標電圧（第３目標値）に維持される。これにより、合成電圧Ｖｏｕｔ３から出力電圧Ｖｏ４を減算した電圧となる出力電圧Ｖｏ３も目標電圧（第２目標値）に維持される。さらに、第２制御部４０によるフィードバック制御によって、出力電圧Ｖｏ２〜Ｖｏ４の合成電圧Ｖｏｕｔ２が目標電圧（第３目標値）に維持され、第１制御部３０によるフィードバック制御によって、出力電圧Ｖｏ１〜Ｖｏ４の合成電圧Ｖｏｕｔ１が目標電圧（第１目標値）に維持される。これにより、合成電圧Ｖｏｕｔ２から出力電圧Ｖｏ３，Ｖｏ４を減算した電圧となる出力電圧Ｖｏ２も目標電圧（第２目標値）に維持され、合成電圧Ｖｏｕｔ１から出力電圧Ｖｏ２，Ｖｏ３，Ｖｏ４を減算した電圧となる出力電圧Ｖｏ１も目標電圧（第２目標値）に維持される。具体的には、出力電圧Ｖｏ１〜Ｖｏ４の直流成分Ｖｏ１〜Ｖｏ４は、抵抗Ｒ１〜Ｒ１４の抵抗値をそれぞれＲ１〜Ｒ１４とし、基準電圧Ｖｒの電圧値をＶｒとすると、下記式のように決まる。

換言すると、上記式８〜式１１から、出力電圧Ｖｏ１〜Ｖｏ４がそれぞれ対応する目標電圧（第２目標値）になるように、基準電圧Ｖｒの電圧値、抵抗Ｒ１〜Ｒ１４の抵抗値が設定されている。

ここで、上記式８から明らかなように、出力電圧Ｖｏ４は、１つのコイルで１つの出力電圧を生成する場合と同じ電圧設定式で決まる。このため、出力電圧Ｖｏ４の電圧精度は高い。具体的には、出力電圧Ｖｏ４は、第４制御部６０によるフィードバックループのみによってその電圧値が制御されるため、抵抗Ｒ１３，Ｒ１４のばらつきと、誤差増幅回路６２のオフセットばらつきとでその電圧精度が決まる。したがって、２つ以上のフィードバックループに存在する抵抗の相対ばらつき、及び誤差増幅回路のオフセットばらつきに依存する出力電圧Ｖｏ１〜Ｖｏ３に比べて出力電圧Ｖｏ４の電圧精度は高くなる。このように、本実施形態のＤＣ−ＤＣコンバータ１では、コイル電流ＩＬを出力端子Ｐｏ１〜Ｐｏ３と出力端子Ｐｏ４とに振り分ける期間の割合を、４つの出力電圧Ｖｏ１〜Ｖｏ４のうちの１つの出力電圧Ｖｏ４のみに応じて決定するようにした。このため、上記１つの出力電圧Ｖｏ４の電圧精度を高くすることができる。

以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）４つの出力電圧Ｖｏ１〜Ｖｏ４に基づいて所定の周期Ｔにおけるコイル電流ＩＬの電流量の総量を決定し、３つの出力電圧Ｖｏ２〜Ｖｏ４（合成電圧Ｖｏｕｔ１，Ｖｏｕｔ２及び出力電圧Ｖｏ４）に基づいてコイル電流ＩＬを各コンデンサＣ１〜Ｃ４に振り分ける期間の割合を上記周期Ｔ内で決定している。そして、本実施形態のＤＣ−ＤＣコンバータ１では、コイル電流ＩＬを出力端子Ｐｏ４に振り分ける期間の割合を、出力電圧Ｖｏ１〜Ｖｏ４のうちの１つの出力電圧Ｖｏ４のみに応じて決定するようにした。これにより、出力側のスイッチ回路を複数の出力電圧の差電圧に基づいてオン・オフ制御する従来のＤＣ−ＤＣコンバータよりも、出力電圧Ｖｏ４の電圧精度を高くすることができる。

（２）スイッチＳＷ１１，ＳＷ１２をオン・オフ制御する制御信号ＶＨ１，ＶＬ１と、スイッチＳＷ２１，ＳＷ２２，ＳＷ３１，ＳＷ３２，ＳＷ４１，ＳＷ４２をオン・オフ制御する制御信号ＶＨ２，ＶＬ２，ＶＨ３，ＶＬ３，ＶＨ４，ＶＬ４とを同一周期の信号とした。これにより、ＣＣＭ領域であっても出力電圧Ｖｏ１〜Ｖｏ４を安定して生成することができる。

（３）単純な回路構成によって、ＣＣＭ領域で安定に動作させることができ、出力電圧の電圧精度を向上させることができる。詳述すると、まず、各出力に対してコイルを有する４出力型の従来のＤＣ−ＤＣコンバータに比してコイルを３つ削減しつつも、その他の部品をほとんど追加することなく、ＣＣＭ領域で安定に動作させることが可能な単一コイル多出力型のＤＣ−ＤＣコンバータ１を実現することができる。

また、出力側のスイッチ回路２０を複数のスイッチ回路２１，２２，２３を縦続に接続した構成とし、制御信号ＶＨ１〜ＶＨ３，ＶＬ１〜ＶＬ３の信号レベルの組み合わせにより、出力端子Ｐｏ１〜Ｐｏ４のいずれか１つの出力端子とコイルＬとが接続されるようにした。さらに、制御信号ＶＨ１〜ＶＨ３，ＶＬ１〜ＶＬ３の信号レベルの組み合わせにより、各出力端子Ｐｏ１〜Ｐｏ４（各コンデンサＣ１〜Ｃ４）に必要なコイル電流ＩＬを供給するための時間幅を決定するようにした。すなわち、制御信号ＶＨ１〜ＶＨ３，ＶＬ１〜ＶＬ３は、各出力端子Ｐｏ１〜Ｐｏ４とコイルＬとを接続する時間幅を制御する制御信号として機能するとともに、出力端子Ｐｏ１〜Ｐｏ４のいずれか１つの出力端子をコイルＬと接続する出力端子として選択する選択信号としても機能する。このため、複数の出力端子Ｐｏ１〜Ｐｏ４のうちいずれか１つの出力端子をコイルＬと接続させる選択信号を生成するための論理回路等を設ける必要がない。これにより、例えば各出力に対してコイルを有する４出力型の従来のＤＣ−ＤＣコンバータに利用される４つのＰＷＭ制御回路が内蔵された制御回路（制御ＩＣ）をそのまま利用し、その制御回路に接続される部品の接続方法を変更することで実現することができる。すなわち、ＤＣ−ＤＣコンバータ１は、従来から存在する汎用の制御回路（制御ＩＣ）を利用してその回路構成を実現することができる。

（第１実施形態に係るＤＣ−ＤＣコンバータの適用例）
次に、上述のように従来のＤＣ−ＤＣコンバータに利用される制御回路を利用して上記ＤＣ−ＤＣコンバータ１の回路構成を実現する方法について図６〜図８に従って説明する。なお、説明の便宜上、図６〜図８において、先の図１に示した部材と同一の部材にはそれぞれ同一の符号を付し、それら各要素についての詳細な説明は省略する。

まず、従来のＤＣ−ＤＣコンバータ６の構成について簡単に説明する。
図８に示すように、ＤＣ−ＤＣコンバータ６は、各出力電圧Ｖｏ１１，Ｖｏ１２，Ｖｏ１３，Ｖｏ１４用にそれぞれコイルＬ１，Ｌ２，Ｌ３，Ｌ４を有する４出力型のＤＣ−ＤＣコンバータである。また、ＤＣ−ＤＣコンバータ６は、入力電圧Ｖｉｎよりも低い出力電圧Ｖｏ１１，Ｖｏ１２，Ｖｏ１３，Ｖｏ１４を生成する同期整流方式の降圧型ＤＣ−ＤＣコンバータである。このＤＣ−ＤＣコンバータ６は、１チップの半導体集積回路装置上に形成された制御回路８０Ｂを有している。

図７に示すように、制御回路８０Ｂは、第１制御回路８１Ｂと、第２制御回路８２Ｂと、第３制御回路８３Ｂと、第４制御回路８４Ｂと、発振器７０とを有している。第１制御回路８１Ｂは、誤差増幅回路３２とＰＷＭ制御回路３３とを有し、第２制御回路８２Ｂは、誤差増幅回路４２とＰＷＭ制御回路４３とを有している。また、第３制御回路８３Ｂは、誤差増幅回路５２とＰＷＭ制御回路５３とを有し、第４制御回路８４Ｂは、誤差増幅回路６２とＰＷＭ制御回路６３とを有している。ＰＷＭ制御回路３３は、ＰＷＭ比較回路３４と、ＡＳＴ３５と、ドライバ回路３６，３７とを有している。なお、ＰＷＭ制御回路４３，５３，６３は、ＰＷＭ制御回路３３と同様に、ＰＷＭ比較回路４４，５４，６４と、ＡＳＴ４５，５５，６５と、ドライバ回路４６，５６，６６と、ドライバ回路４７，５７，６７とを有している。

図７及び図８に示すように、第１制御回路８１Ｂは、出力端子Ｐｏ１１から出力される出力電圧Ｖｏ１１に応じた帰還電圧ＶＦＢ１１に基づいて、出力電圧Ｖｏ１１が基準電圧Ｖｒに基づく目標電圧に維持されるように、ＮチャネルＭＯＳトランジスタＴ１，Ｔ２を相補的にオン・オフ制御する。詳述すると、トランジスタＴ１は発振器７０の周期信号ＣＫに基づく一定周期でオンされると、入力電圧Ｖｉｎに応じたコイル電流が流れ、コイルＬ１にエネルギーが蓄積される。また、帰還電圧ＶＦＢ１１と基準電圧Ｖｒとの誤差信号Ｓ１が周期信号ＣＫよりも低くなると、トランジスタＴ１がオフされる。すると、コイルＬ１に蓄積されたエネルギーが出力端子Ｐｏ１１に向けて放出される。このとき、出力電圧Ｖｏ１１が高くなると誤差信号Ｓ１が低下してトランジスタＴ１のオン時間が短くなる一方、出力電圧Ｖｏ１１が低くなると誤差信号Ｓ１が上昇してトランジスタＴ２のオン時間が長くなる。このような動作により、出力電圧Ｖｏ１１が基準電圧Ｖｒに基づく目標電圧に維持される。

同様に、第２制御回路８２Ｂは、出力端子Ｐｏ１２から出力される出力電圧Ｖｏ１２に応じた帰還電圧ＶＦＢ１２に基づいて、出力電圧Ｖｏ１２が基準電圧Ｖｒに基づく目標電圧に維持されるように、ＮチャネルＭＯＳトランジスタＴ３，Ｔ４を相補的にオン・オフ制御する。第３制御回路８３Ｂは、出力端子Ｐｏ１３から出力される出力電圧Ｖｏ１３に応じた帰還電圧ＶＦＢ１３に基づいて、出力電圧Ｖｏ１３が基準電圧Ｖｒに基づく目標電圧に維持されるように、ＮチャネルＭＯＳトランジスタＴ５，Ｔ６を相補的にオン・オフ制御する。第４制御回路８４Ｂは、出力端子Ｐｏ１４から出力される出力電圧Ｖｏ１４に応じた帰還電圧ＶＦＢ１４に基づいて、出力電圧Ｖｏ１４が基準電圧Ｖｒに基づく目標電圧に維持されるように、ＮチャネルＭＯＳトランジスタＴ７，Ｔ８を相補的にオン・オフ制御する。

次に、上記制御回路８０Ｂと同一の制御回路８０Ａを利用したＤＣ−ＤＣコンバータ１の構成を説明する。
図６及び図７に示すように、制御回路８０Ａは、第１制御回路８１Ａと、第２制御回路８２Ａと、第３制御回路８３Ａと、第４制御回路８４Ａと、発振器７０とを有している。第１制御回路８１Ａ、第２制御回路８２Ａ、第３制御回路８３Ａ及び第４制御回路８４Ａは、上記第１制御回路８１Ｂ、第２制御回路８２Ｂ、第３制御回路８３Ｂ及び第４制御回路８４Ｂとそれぞれ同一の構成を有している。但し、第１制御回路８１Ａと第１制御回路８１Ｂとは機能的に異なり、第２制御回路８２Ａと第２制御回路８２Ｂとは機能的に異なるため、それぞれ異なる符号を付している。また、第３制御回路８３Ａと第３制御回路８３Ｂとは機能的に異なり、第４制御回路８４Ａと第４制御回路８４Ｂとは機能的に異なるため、それぞれ異なる符号を付している。ここでは、制御回路８０Ａの有する各種接続端子、及びそれら接続端子と内部の回路素子との接続関係を中心に説明する。

制御回路８０Ａの第１帰還端子ＦＢ１は、第１制御回路８１Ａの入力端子（具体的には、誤差増幅回路３２の反転入力端子）に接続されている。本例の第１帰還端子ＦＢ１は、出力電圧Ｖｏ１〜Ｖｏ４の合成電圧Ｖｏｕｔ１に応じた第１帰還電圧ＶＦＢ１を入力する接続端子である。

上記誤差増幅回路３２の出力端子は、制御回路８０Ａの誤差出力端子ＥＲＲ１に接続されている。また、誤差増幅回路３２の出力端子がＰＷＭ比較回路３４の非反転入力端子に接続され、そのＰＷＭ比較回路３４の出力端子がＡＳＴ３５の入力端子に接続されている。このＡＳＴ３５の一方の出力端子がドライバ回路３６の入力端子に接続され、ＡＳＴ３５の他方の出力端子がドライバ回路３７の入力端子に接続されている。

ハイサイド側のドライバ回路３６の出力端子（第１制御回路８１Ａの出力端子）は、メイン側のスイッチＳＷ１１駆動用の駆動出力端子ＤＨ１に接続されている。この駆動出力端子ＤＨ１は、ＮチャネルＭＯＳトランジスタであるスイッチＳＷ１１の制御端子（ゲート）に接続されている。また、ローサイド側のドライバ回路３７の出力端子（第１制御回路８１Ａの出力端子）は、同期側のスイッチＳＷ１２駆動用の駆動出力端子ＤＬ１に接続されている。この駆動出力端子ＤＬ１は、ＮチャネルＭＯＳトランジスタであるスイッチＳＷ１２の制御端子（ゲート）に接続されている。

また、ドライバ回路３６は、その高電位側電源端子が第１電源端子ＶＣ１に接続され、低電位側電源端子が第１コイル接続端子ＬＸ１に接続されている。ドライバ回路３７は、その高電位側電源端子が電源端子ＶＣＣ１に接続され、低電位側電源端子が接地端子ＧＮＤに接続されている。電源端子ＶＣＣ１には、高電位電源電圧ＶＣＣが供給される電源線が接続され、接地端子ＧＮＤにはグランドが接続されている。また、第１電源端子ＶＣ１には、ダイオードＤ１１のカソードとコンデンサＣ１１の第１端子が接続されている。ダイオードＤ１１のアノードは上記電源線に接続され、コンデンサＣ１１の第２端子は第１コイル接続端子ＬＸ１に接続されている。このようなコンデンサＣ１１の充電電圧がドライバ回路３６の高電位側電源端子に供給される。また、上記第１コイル接続端子ＬＸ１は、ＮチャネルＭＯＳトランジスタであるスイッチＳＷ１１の第２端子（例えば、ソース）及び単一のコイルＬの第１端子ＬＸに接続されている。なお、スイッチＳＷ１１の第１端子（例えば、ドレイン）は、入力電圧Ｖｉｎの供給される入力端子Ｐｉに接続されている。

ここで、コンデンサＣ１１の機能について説明する。スイッチＳＷ１１をオンさせるためには、スイッチＳＷ１１（ＮチャネルＭＯＳトランジスタ）のゲートにソースより高い電圧を印加する必要がある。スイッチＳＷ１１がオンしたときには、スイッチＳＷ１１のソースとドレインは共に入力電圧Ｖｉｎとなる。このため、入力電圧Ｖｉｎが供給されるスイッチＳＷ１１がＮチャネルＭＯＳトランジスタである場合には、入力電圧Ｖｉｎよりも高いゲート電圧を生成する必要がある。

コンデンサＣ１１は、その第１端子に上記電源線がダイオードＤ１１を介して接続され、第２端子にコイルＬの第１端子ＬＸが接続されている。ここでは、高電位電源電圧ＶＣＣが入力電圧Ｖｉｎよりも低い電圧であり、ダイオードＤ１１の順方向電圧降下を０．７Ｖとする。スイッチＳＷ１１がオフして上記第１端子ＬＸの電位がグランドレベルになると、コンデンサＣ１１はダイオードＤ１１を経由してＶＣＣ−０．７Ｖの電圧まで充電される。次に、スイッチＳＷ１１がオンしてコイルＬの第１端子ＬＸの電圧が入力電圧Ｖｉｎまで上昇すると、コンデンサＣ１１の第２端子側の電位が入力電圧Ｖｉｎとなるため、コンデンサＣ１１の第１端子側の電位はＶｉｎ＋ＶＣＣ−０．７Ｖまで上昇する。したがって、コンデンサＣ１１の第１端子側から高電位側電源端子に電圧が供給されるドライバ回路３６は、スイッチＳＷ１２がオン状態のときも、スイッチＳＷ１１がオン状態のときも、常にスイッチＳＷ１１のソース電圧よりもＶＣＣ−０．７Ｖだけ高い電圧を受けることができる。これにより、ドライバ回路３６は、安定してゲート駆動を行うことができる。このように、コンデンサＣ１１は、ブートストラップ回路として機能する。なお、ダイオードＤ１１は、コンデンサＣ１１の第１端子側の電位がＶｉｎ＋ＶＣＣ−０．７Ｖに上昇したときに、コンデンサＣ１１側から電源線に向かって電流が流れることを防止する機能を有している。

また、制御回路８０Ａの第２帰還端子ＦＢ２は、第２制御回路８２Ａの入力端子（具体的には、誤差増幅回路４２の反転入力端子）に接続されている。本例の第２帰還端子ＦＢ２は、出力電圧Ｖｏ２〜Ｖｏ４の合成電圧Ｖｏｕｔ２に応じた第２帰還電圧ＶＦＢ２を入力する接続端子である。

上記誤差増幅回路４２の出力端子は、制御回路８０Ａの誤差出力端子ＥＲＲ２に接続されている。また、誤差増幅回路４２の出力端子がＰＷＭ比較回路４４の非反転入力端子に接続され、そのＰＷＭ比較回路４４の出力端子がＡＳＴ４５の入力端子に接続されている。このＡＳＴ４５の一方の出力端子がドライバ回路４６の入力端子に接続され、ＡＳＴ４５の他方の出力端子がドライバ回路４７の入力端子に接続されている。

ドライバ回路４６の出力端子（第２制御回路８２Ａの出力端子）は、駆動出力端子ＤＨ２に接続されている。この駆動出力端子ＤＨ２は、ＮチャネルＭＯＳトランジスタであるスイッチＳＷ２１の制御端子（ゲート）に接続されている。また、ドライバ回路４７の出力端子（第２制御回路８２Ａの出力端子）は、駆動出力端子ＤＬ２に接続されている。この駆動出力端子ＤＬ２は、ＮチャネルＭＯＳトランジスタであるスイッチＳＷ２２の制御端子（ゲート）に接続されている。なお、図８に示した従来のＤＣ−ＤＣコンバータ６では、駆動出力端子ＤＨ２は出力電圧Ｖｏ１２に対応して設けられたメイン側のトランジスタＴ３駆動用の駆動出力端子であり、駆動出力端子ＤＬ２は出力電圧Ｖｏ１２に対応して設けられた同期側のトランジスタＴ４駆動用の駆動出力端子である。

図７に示すように、ドライバ回路４６は、その高電位側電源端子が第２電源端子ＶＣ２に接続され、低電位側電源端子が第２コイル接続端子ＬＸ２に接続されている。ドライバ回路４７は、その高電位側電源端子が電源端子ＶＣＣ１に接続され、低電位側電源端子が接地端子ＧＮＤに接続されている。図６に示すように、第２電源端子ＶＣ２には、高電位電源電圧ＶＣＣが供給される電源線が接続されている。ここで、図８に示した従来のＤＣ−ＤＣコンバータ６では、第２電源端子ＶＣ２には、上述したダイオードＤ１１及びコンデンサＣ１１と同様の機能を有するダイオードＤ１２及びコンデンサＣ１２が接続されている。これらダイオードＤ１２及びコンデンサＣ１２を設けた理由は、トランジスタＴ３のゲートに、入力電圧Ｖｉｎよりも高い電圧を印加するためである。これに対し、図６に示したＤＣ−ＤＣコンバータ１では、ドライバ回路４６によって駆動されるスイッチＳＷ２１を、その他のスイッチＳＷ１１，ＳＷ１２，ＳＷ２２等のオン・オフ状態に関わらず、入力電圧Ｖｉｎよりも低い高電位電源電圧ＶＣＣによって常にオンさせることができる。このため、ＤＣ−ＤＣコンバータ１では、上記ダイオードＤ１２及びコンデンサＣ１２を省略することができる。

また、制御回路８０Ａの第３帰還端子ＦＢ３は、第３制御回路８３Ａの入力端子（具体的には、誤差増幅回路５２の反転入力端子）に接続されている。本例の第３帰還端子ＦＢ３は、出力電圧Ｖｏ３，Ｖｏ４の合成電圧Ｖｏｕｔ３に応じた第３帰還電圧ＶＦＢ３を入力する接続端子である。

上記誤差増幅回路５２の出力端子は、制御回路８０Ａの誤差出力端子ＥＲＲ３に接続されている。また、誤差増幅回路５２の出力端子がＰＷＭ比較回路５４の非反転入力端子に接続され、そのＰＷＭ比較回路５４の出力端子がＡＳＴ５５の入力端子に接続されている。このＡＳＴ５５の一方の出力端子がドライバ回路５６の入力端子に接続され、ＡＳＴ５５の他方の出力端子がドライバ回路５７の入力端子に接続されている。

ドライバ回路５６の出力端子（第３制御回路８３Ａの出力端子）は、駆動出力端子ＤＨ３に接続されている。この駆動出力端子ＤＨ３は、ＮチャネルＭＯＳトランジスタであるスイッチＳＷ３１の制御端子（ゲート）に接続されている。また、ドライバ回路５７の出力端子（第３制御回路８３Ａの出力端子）は、駆動出力端子ＤＬ３に接続されている。この駆動出力端子ＤＬ３は、ＮチャネルＭＯＳトランジスタであるスイッチＳＷ３２の制御端子（ゲート）に接続されている。なお、図８に示した従来のＤＣ−ＤＣコンバータ６では、駆動出力端子ＤＨ３は出力電圧Ｖｏ１３に対応して設けられたメイン側のトランジスタＴ５駆動用の駆動出力端子であり、駆動出力端子ＤＬ３は出力電圧Ｖｏ１３に対応して設けられた同期側のトランジスタＴ６駆動用の駆動出力端子である。

図７に示すように、ドライバ回路５６は、その高電位側電源端子が第３電源端子ＶＣ３に接続され、低電位側電源端子が第３コイル接続端子ＬＸ３に接続されている。ドライバ回路５７は、その高電位側電源端子が電源端子ＶＣＣ１に接続され、低電位側電源端子が接地端子ＧＮＤに接続されている。図６に示すように、第３電源端子ＶＣ３には、高電位電源電圧ＶＣＣが供給される電源線が接続されている。ここで、上記第２制御回路８２Ａの場合と同様に、ＤＣ−ＤＣコンバータ１では、図８に示した従来のＤＣ−ＤＣコンバータ６に設けられたダイオードＤ１３及びコンデンサＣ１３を省略することができる。

また、制御回路８０Ａの第４帰還端子ＦＢ４は、第４制御回路８４Ａの入力端子（具体的には、誤差増幅回路６２の反転入力端子）に接続されている。本例の第４帰還端子ＦＢ４は、出力電圧Ｖｏ４に応じた第４帰還電圧ＶＦＢ４を入力する接続端子である。

上記誤差増幅回路６２の出力端子は、制御回路８０Ａの誤差出力端子ＥＲＲ４に接続されている。また、誤差増幅回路６２の出力端子がＰＷＭ比較回路６４の非反転入力端子に接続され、そのＰＷＭ比較回路６４の出力端子がＡＳＴ６５の入力端子に接続されている。このＡＳＴ６５の一方の出力端子がドライバ回路６６の入力端子に接続され、ＡＳＴ６５の他方の出力端子がドライバ回路６７の入力端子に接続されている。

ドライバ回路６６の出力端子（第４制御回路８４Ａの出力端子）は、駆動出力端子ＤＨ４に接続されている。この駆動出力端子ＤＨ４は、ＮチャネルＭＯＳトランジスタであるスイッチＳＷ４１の制御端子（ゲート）に接続されている。また、ドライバ回路６７の出力端子（第４制御回路８４Ａの出力端子）は、駆動出力端子ＤＬ４に接続されている。この駆動出力端子ＤＬ４は、ＮチャネルＭＯＳトランジスタであるスイッチＳＷ４２の制御端子（ゲート）に接続されている。なお、図８に示した従来のＤＣ−ＤＣコンバータ６では、駆動出力端子ＤＨ４は出力電圧Ｖｏ１４に対応して設けられたメイン側のトランジスタＴ７駆動用の駆動出力端子であり、駆動出力端子ＤＬ４は出力電圧Ｖｏ１４に対応して設けられた同期側のトランジスタＴ８駆動用の駆動出力端子である。

図７に示すように、ドライバ回路６６は、その高電位側電源端子が第４電源端子ＶＣ４に接続され、低電位側電源端子が第４コイル接続端子ＬＸ４に接続されている。ドライバ回路６７は、その高電位側電源端子が電源端子ＶＣＣ１に接続され、低電位側電源端子が接地端子ＧＮＤに接続されている。図６に示すように、第４電源端子ＶＣ４には、高電位電源電圧ＶＣＣが供給される電源線が接続されている。ここで、上記第２制御回路８２Ａの場合と同様に、ＤＣ−ＤＣコンバータ１では、図８に示した従来のＤＣ−ＤＣコンバータ６に設けられたダイオードＤ１４及びコンデンサＣ１４を省略することができる。

また、第２コイル接続端子ＬＸ２は、スイッチＳＷ２１，ＳＷ２２の第１端子間の接続点及び単一のコイルＬの第２端子ＬＹに接続されている。第３コイル接続端子ＬＸ３は、スイッチＳＷ３１，ＳＷ３２の第１端子間の接続点及びスイッチＳＷ２２の第２端子（例えば、ソース）に接続されている。第４コイル接続端子ＬＸ４は、スイッチＳＷ４１，ＳＷ４２の第１端子間の接続点及びスイッチＳＷ３２の第２端子（例えば、ソース）に接続されている。

ここで、図８に示した従来のＤＣ−ＤＣコンバータ６では、上述した第１コイル接続端子ＬＸ１がコイルＬ１の第１端子ＬＸ１１に接続され、第２コイル接続端子ＬＸ２がコイルＬ２の第１端子ＬＸ１２に接続されている。また、第３コイル接続端子ＬＸ３がコイルＬ３の第１端子ＬＸ１３に接続され、第４コイル接続端子ＬＸ４がコイルＬ４の第１端子ＬＸ１４に接続されている。さらに、コイルＬ１の第２端子がコンデンサＣ１の第１端子及び出力端子Ｐｏ１１に接続され、コイルＬ２の第２端子がコンデンサＣ２の第１端子及び出力端子Ｐｏ１２に接続されている。そして、コイルＬ３の第２端子がコンデンサＣ３の第１端子及び出力端子Ｐｏ１３に接続され、コイルＬ４の第２端子がコンデンサＣ４の第１端子及び出力端子Ｐｏ１４に接続されている。このように、ＤＣ−ＤＣコンバータ６では、出力端子Ｐｏ１１（出力電圧Ｖｏ１１）に対してコイルＬ１が設けられ、出力端子Ｐｏ１２（出力電圧Ｖｏ１２）に対してコイルＬ２が設けられ、出力端子Ｐｏ１３（出力電圧Ｖｏ１３）に対してコイルＬ３が設けられ、出力端子Ｐｏ１４（出力電圧Ｖｏ１４）に対してコイルＬ４が設けられている。

これに対し、図６に示したＤＣ−ＤＣコンバータ１では、第１コイル接続端子ＬＸ１がコイルＬの第１端子ＬＸに接続され、第２コイル接続端子ＬＸ２が第２端子ＬＹに接続されている。また、スイッチＳＷ２１の第２端子（例えば、ソース）がコンデンサＣ１の第１端子及び出力端子Ｐｏ１に接続され、スイッチＳＷ２２の第２端子（例えば、ソース）がスイッチＳＷ３１，ＳＷ３２の第１端子に接続されている。スイッチＳＷ３１の第２端子（例えば、ソース）がコンデンサＣ２の第１端子及び出力端子Ｐｏ２に接続され、スイッチＳＷ３２の第２端子（例えば、ソース）がスイッチＳＷ４１，ＳＷ４２の第１端子に接続されている。さらに、スイッチＳＷ４１の第２端子（例えば、ソース）がコンデンサＣ３の第１端子及び出力端子Ｐｏ３に接続され、スイッチＳＷ４２の第２端子（例えば、ソース）がコンデンサＣ４の第１端子及び出力端子Ｐｏ４に接続されている。このような接続によって、単一のコイルＬを４つの出力端子Ｐｏ１，Ｐｏ２，Ｐｏ３，Ｐｏ４で共有することができる。これにより、ＤＣ−ＤＣコンバータ６よりもコイルを３つ削減することができる。

上記出力端子Ｐｏ１〜Ｐｏ４は、第１帰還電圧生成回路３１に接続されている。そして、この第１帰還電圧生成回路３１の出力端子（ノードＮ１）が上記制御回路８０Ａの第１帰還端子ＦＢ１に接続されている。また、本例では、ノードＮ１は抵抗Ｒ３１の第１端子にも接続され、その抵抗Ｒ３１の第２端子はコンデンサＣ３１の第１端子に接続されている。そして、コンデンサＣ３１の第２端子は、制御回路８０Ａの誤差出力端子ＥＲＲ１に接続されている。このため、第１制御回路８１Ａ内の誤差増幅回路３２の出力端子は、コンデンサＣ３１及び抵抗Ｒ３１を介して誤差増幅回路３２の反転入力端子にフィードバックされている。なお、誤差増幅回路３２の利得は、抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ３１の抵抗値とコンデンサＣ３１の容量値とによって決定される。

また、上記出力端子Ｐｏ２〜Ｐｏ４は、第２帰還電圧生成回路４１に接続されている。そして、この第２帰還電圧生成回路４１の出力端子（ノードＮ２）が制御回路８０Ａの第２帰還端子ＦＢ２に接続されている。また、本例では、ノードＮ２は抵抗Ｒ３２の第１端子にも接続され、その抵抗Ｒ３２の第２端子はコンデンサＣ３２の第１端子に接続されている。そして、コンデンサＣ３２の第２端子は、制御回路８０Ａの誤差出力端子ＥＲＲ２に接続されている。このため、第２制御回路８２Ａ内の誤差増幅回路４２の出力端子は、コンデンサＣ３２及び抵抗Ｒ３２を介して誤差増幅回路４２の反転入力端子にフィードバックされている。なお、誤差増幅回路４２の利得は、抵抗Ｒ６，Ｒ７，Ｒ８，Ｒ９，Ｒ３２の抵抗値とコンデンサＣ３２の容量値とによって決定される。

また、上記出力端子Ｐｏ３，Ｐｏ４は、第３帰還電圧生成回路５１に接続されている。そして、この第３帰還電圧生成回路５１の出力端子（ノードＮ３）が制御回路８０Ａの第３帰還端子ＦＢ３に接続されている。また、本例では、ノードＮ３は抵抗Ｒ３３の第１端子にも接続され、その抵抗Ｒ３３の第２端子はコンデンサＣ３３の第１端子に接続されている。そして、コンデンサＣ３３の第２端子は、制御回路８０Ａの誤差出力端子ＥＲＲ３に接続されている。このため、第３制御回路８３Ａ内の誤差増幅回路５２の出力端子は、コンデンサＣ３３及び抵抗Ｒ３３を介して誤差増幅回路５２の反転入力端子にフィードバックされている。なお、誤差増幅回路５２の利得は、抵抗Ｒ１０，Ｒ１１，Ｒ１２，Ｒ３３の抵抗値とコンデンサＣ３３の容量値とによって決定される。

また、上記出力端子Ｐｏ４は、第４帰還電圧生成回路６１に接続されている。そして、この第４帰還電圧生成回路６１の出力端子（ノードＮ４）が制御回路８０Ａの第４帰還端子ＦＢ４に接続されている。また、本例では、ノードＮ４は抵抗Ｒ３４の第１端子にも接続され、その抵抗Ｒ３４の第２端子はコンデンサＣ３４の第１端子に接続されている。そして、コンデンサＣ３４の第２端子は、制御回路８０Ａの誤差出力端子ＥＲＲ４に接続されている。このため、第４制御回路８４Ａ内の誤差増幅回路６２の出力端子は、コンデンサＣ３４及び抵抗Ｒ３４を介して誤差増幅回路６２の反転入力端子にフィードバックされている。なお、誤差増幅回路６２の利得は、抵抗Ｒ１３，Ｒ１４，Ｒ３４の抵抗値とコンデンサＣ３４の容量値とによって決定される。

ここで、ＤＣ−ＤＣコンバータ１は、図８に示したＤＣ−ＤＣコンバータ６と比較すると、抵抗Ｒ２〜Ｒ４，Ｒ７，Ｒ８，Ｒ１１が追加されている。但し、上述したように、ＤＣ−ＤＣコンバータ１は、ＤＣ−ＤＣコンバータ６から３つのダイオードＤ１２，Ｄ１３，Ｄ１４、３つのコンデンサＣ１２，Ｃ１３，Ｃ１４及び３つのコイルを削減することができるため、回路全体で見ると回路面積を大幅に削減することができる。特に、種々の回路素子の中でも小型化の困難なコイルを３つ削減できるため、回路面積の大幅な削減とコスト削減を実現することができる。

以上説明したように、上記ＤＣ−ＤＣコンバータ１は、従来のＤＣ−ＤＣコンバータ６で利用される制御回路８０Ｂと同一の制御回路８０Ａを利用し、制御回路８０Ａに外付けされる回路素子もほとんど変更することなくその回路構成を実現することができる。それにも関わらず、ＤＣ−ＤＣコンバータ１は、上述した（１）〜（３）の優れた効果を奏することができる。

なお、図６及び図７において、スイッチＳＷ１１は第１スイッチ回路の一例、スイッチＳＷ２１は第１のスイッチ素子の一例、スイッチＳＷ２２は第２のスイッチ素子の一例、スイッチＳＷ３１は第３のスイッチ素子の一例、スイッチＳＷ３２は第４のスイッチ素子の一例である。また、コンデンサＣ１は第１コンデンサの一例、コンデンサＣ２は第２コンデンサの一例、コンデンサＣ３は第３コンデンサの一例である。また、駆動出力端子ＤＨ１は第１駆動出力端子の一例、駆動出力端子ＤＨ２は第２駆動出力端子の一例、駆動出力端子ＤＬ２は第３駆動出力端子の一例、駆動出力端子ＤＨ３は第４駆動出力端子の一例、駆動出力端子ＤＬ３は第５駆動出力端子の一例である。また、出力端子Ｐｏ１は第１の出力端子の一例、出力端子Ｐｏ２は第２の出力端子の一例、出力端子Ｐｏ３は第３の出力端子の一例、出力電圧Ｖｏ１は第１の出力電圧の一例、出力電圧Ｖｏ２は第２の出力電圧の一例、出力電圧Ｖｏ３は第３の出力電圧の一例である。

（第１実施形態の変形例）
・上記第１実施形態では、１つのコイルＬで４つの出力電圧Ｖｏ１〜Ｖｏ４を生成する単一インダクタ多出力型ＤＣ−ＤＣコンバータに具体化した。これに限らず、例えば１つのコイルＬで３つの出力電圧を生成する単一インダクタ多出力型ＤＣ−ＤＣコンバータに具体化してもよいし、１つのコイルＬで５つ以上の出力電圧を生成する単一インダクタ多出力型ＤＣ−ＤＣコンバータに具体化してもよい。この場合には、出力側のスイッチ回路２０内で縦続に接続されたスイッチ回路の段数と、それらスイッチ回路をオン・オフ制御する制御部の数とを適宜調整する。具体的には、１つのコイルＬでＮ個（例えば、５つ）の出力電圧を生成する場合には、スイッチ回路２０内で（Ｎ−１）個（例えば、４つ）のスイッチ回路を縦続に接続し、それら（Ｎ−１）個のスイッチ回路をそれぞれオン・オフ制御する（Ｎ−１）個の制御部を設ける。ここでは、１つのコイルＬで３つの出力電圧Ｖｏ１，Ｖｏ２，Ｖｏ３を生成する単一インダクタ多出力型のＤＣ−ＤＣコンバータ１Ａについて簡単に説明する。

図９に示すように、ＤＣ−ＤＣコンバータ１Ａは、入力電圧Ｖｉｎよりも低い３つの出力電圧Ｖｏ１，Ｖｏ２，Ｖｏ３を生成する同期整流方式の降圧型ＤＣ−ＤＣコンバータである。

ＤＣ−ＤＣコンバータ１Ａは、コンバータ部１０と、出力側のスイッチ回路２０Ａと、コンデンサＣ１〜Ｃ３と、第１制御部３０Ａと、スイッチ回路２０Ａをオン・オフ制御する第２制御部４０Ａ及び第３制御部５０Ａとを有している。

スイッチ回路２０Ａは、コイルＬの第２端子ＬＹと出力端子Ｐｏ１〜Ｐｏ４との間に縦続に接続された（Ｎ−１）個（ここでは、２個）のスイッチ回路２１，２２を有している。すなわち、スイッチ回路２０Ａでは、上記第１実施形態のスイッチ回路２０からスイッチ回路２３が省略されている。

スイッチＳＷ３１の第１端子はスイッチＳＷ２２の第２端子に接続され、スイッチＳＷ３１の第２端子はコンデンサＣ２の第１端子及び出力端子Ｐｏ２に接続されている。すなわち、出力端子Ｐｏ２には、直列（縦続）に接続されたスイッチＳＷ３１及びスイッチＳＷ２２を介してコイルＬの第２端子ＬＹが接続されている。

また、スイッチＳＷ３２の第１端子はスイッチＳＷ２２の第２端子に接続され、スイッチＳＷ３２の第２端子はコンデンサＣ３の第１端子及び出力端子Ｐｏ３に接続されている。すなわち、出力端子Ｐｏ３には、直列（縦続）に接続されたスイッチＳＷ３２及びスイッチＳＷ２２を介してコイルＬの第２端子ＬＹが接続されている。

また、スイッチＳＷ３１の制御端子には、第３制御部５０Ａから制御信号ＶＨ３が供給され、スイッチＳＷ３２の制御端子には、第３制御部５０Ａから制御信号ＶＬ３が供給される。これらスイッチＳＷ３１，ＳＷ３２は、制御信号ＶＨ３，ＶＬ３に応答して相補的にオン・オフする。

第１制御部３０Ａには、３つの出力端子Ｐｏ１〜Ｐｏ３が全て接続されており、３つの出力電圧Ｖｏ１〜Ｖｏ３が全てフィードバックされている。この第１制御部３０Ａは、出力電圧Ｖｏ１と出力電圧Ｖｏ２と出力電圧Ｖｏ３を合成した結果（合成電圧Ｖｏｕｔ１）に基づいて、その合成電圧Ｖｏｕｔ１を目標電圧（第１目標値）に近づけるように、スイッチＳＷ１１，ＳＷ１２をオン・オフ制御する。

第１制御部３０Ａは、第１帰還電圧生成回路３１Ａと、誤差増幅回路３２と、ＰＷＭ制御回路３３とを有している。
第１帰還電圧生成回路３１Ａは、出力電圧Ｖｏ１と出力電圧Ｖｏ２と出力電圧Ｖｏ３との３つ全ての出力電圧を足し合わせた合成電圧Ｖｏｕｔ１に応じた第１帰還電圧ＶＦＢ１を生成する。この第１帰還電圧生成回路３１Ａは、出力端子Ｐｏ１，Ｐｏ２，Ｐｏ３にそれぞれ接続された抵抗Ｒ１，Ｒ２，Ｒ３と、それら抵抗Ｒ１，Ｒ２，Ｒ３と共通に接続された抵抗Ｒ５とを有している。そして、これら抵抗Ｒ１，Ｒ２，Ｒ３と抵抗Ｒ５との間のノードＮ１が誤差増幅回路３２の反転入力端子に接続されている。このような第１帰還電圧生成回路３１Ａでは、出力電圧Ｖｏ１の分圧電圧と、出力電圧Ｖｏ２の分圧電圧と、出力電圧Ｖｏ３の分圧電圧とを足し合わせた第１帰還電圧ＶＦＢ１がノードＮ１に生成される。そして、この第１帰還電圧ＶＦＢ１が誤差増幅回路３２の反転入力端子に供給される。

第２制御部４０Ａには、３つの出力端子Ｐｏ１〜Ｐｏ３のうち出力端子Ｐｏ１を除いた２つの出力端子Ｐｏ２，Ｐｏ３が接続されており、３つの出力電圧Ｖｏ１〜Ｖｏ３のうち１つの出力電圧Ｖｏ１（第１出力電圧）を除いた残りの出力電圧Ｖｏ２，Ｖｏ３（第２出力電圧）が供給される。具体的には、第２制御部４０Ａには、スイッチ回路２０Ａ内の１段目のスイッチ回路２１が有するスイッチＳＷ２２の出力端子に電気的に接続された出力端子Ｐｏ２，Ｐｏ３が接続されており、それら出力端子Ｐｏ２，Ｐｏ３にそれぞれ生成される出力電圧Ｖｏ２，Ｖｏ３が供給される。この第２制御部４０Ａは、入力する出力電圧Ｖｏ２，Ｖｏ３を合成した結果（合成電圧Ｖｏｕｔ２）に基づいて、その合成電圧Ｖｏｕｔ２を目標電圧（第３目標値）に近づけるように、上記１段目のスイッチ回路２１が有するスイッチＳＷ２１，ＳＷ２２をオン・オフ制御する。

第２制御部４０Ａは、第２帰還電圧生成回路４１Ａと、誤差増幅回路４２と、ＰＷＭ制御回路４３とを有している。
第２帰還電圧生成回路４１Ａは、出力電圧Ｖｏ２と出力電圧Ｖｏ３とを足し合わせた合成電圧Ｖｏｕｔ２に応じた第２帰還電圧ＶＦＢ２を生成する。この第２帰還電圧生成回路４１Ａは、出力端子Ｐｏ２，Ｐｏ３にそれぞれ接続された抵抗Ｒ６，Ｒ７と、それら抵抗Ｒ６，Ｒ７と共通に接続された抵抗Ｒ９とを有している。そして、これら抵抗Ｒ６，Ｒ７と抵抗Ｒ９との間のノードＮ２が誤差増幅回路４２の反転入力端子に接続されている。このような第２帰還電圧生成回路４１Ａでは、出力電圧Ｖｏ２の分圧電圧と、出力電圧Ｖｏ３の分圧電圧とを足し合わせた第２帰還電圧ＶＦＢ２がノードＮ２に生成される。そして、この第２帰還電圧ＶＦＢ２が誤差増幅回路４２の反転入力端子に供給される。

第３制御部５０Ａには、第２制御部４０Ａに接続された２つの出力端子Ｐｏ２，Ｐｏ３のうち出力端子Ｐｏ２を除いた１つの出力端子Ｐｏ３が接続されており、第２制御部４０Ａにフィードバックされた２つの出力電圧Ｖｏ２，Ｖｏ３のうち１つの出力電圧Ｖｏ２を除いた残りの出力電圧Ｖｏ３が供給される。具体的には、第３制御部５０Ａには、スイッチ回路２０Ａ内の２段目のスイッチ回路２２が有するスイッチＳＷ３２の出力端子に接続された出力端子Ｐｏ３が接続されており、その出力端子Ｐｏ３に生成される出力電圧Ｖｏ３が供給される。この第３制御部５０Ａは、出力電圧Ｖｏ３に基づいて、その出力電圧Ｖｏ３を目標電圧（第２目標値及び第３目標値）に近づけるように、スイッチＳＷ３１，ＳＷ３２をオン・オフ制御する。

第３制御部５０Ａは、第３帰還電圧生成回路５１Ａと、誤差増幅回路５２と、ＰＷＭ制御回路５３とを有している。
第３帰還電圧生成回路５１Ａは、出力電圧Ｖｏ３に応じた第３帰還電圧ＶＦＢ３を生成する。この第３帰還電圧生成回路５１Ａは、抵抗Ｒ１０，Ｒ１２を有している。そして、これら抵抗Ｒ１０，Ｒ１２間のノードＮ３が誤差増幅回路５２の反転入力端子に接続されている。このような第３帰還電圧生成回路５１Ａでは、出力電圧Ｖｏ３の分圧電圧である第３帰還電圧ＶＦＢ３がノードＮ３に生成される。そして、この第３帰還電圧ＶＦＢ３が誤差増幅回路５２の反転入力端子に供給される。

次に、上記ＤＣ−ＤＣコンバータ１Ａの動作について簡単に説明する。なお、図１０において、縦軸及び横軸は、説明を簡潔にするため、適宜拡大、縮小して示している。
図１０に示す時刻ｔ１１において、周期信号ＣＫが一定の周期Ｔで基準値にリセットされると、Ｈレベルの制御信号ＶＨ１，ＶＨ２，ＶＨ３及びＬレベルの制御信号ＶＬ１，ＶＬ２，ＶＬ３が生成される。これにより、スイッチＳＷ１１，ＳＷ２１，ＳＷ３１がオンされるとともに、スイッチＳＷ１２，ＳＷ２２，ＳＷ３２がオフされる。すると、入力端子ＰｉがスイッチＳＷ１１を通じてコイルＬの第１端子ＬＸに接続され、そのコイルＬの第２端子ＬＹがスイッチＳＷ２１を通じて出力端子Ｐｏ１に接続される。このため、入力端子ＰｉからコイルＬを通じて出力端子Ｐｏ１に至る電流経路が形成され、入力電圧Ｖｉｎ及び出力電圧Ｖｏ１に応じたコイル電流ＩＬがコイルＬに流れ、コイルＬにエネルギーが蓄積される（第１の期間Ｐ１）。

次に、時刻ｔ１１から所定の立ち上がり特性で徐々に上昇する周期信号ＣＫのレベルが誤差信号Ｓ１よりも高くなると（時刻ｔ１２参照）、Ｌレベルの制御信号ＶＨ１及びＨレベルの制御信号ＶＬ１が出力される。このＬレベルの制御信号ＶＨ１に応答してスイッチＳＷ１１がオフされ、Ｈレベルの制御信号ＶＬ１に応答してスイッチＷ１２がオンされる。すると、グランドがスイッチＳＷ１２を通じてコイルＬの第１端子ＬＸに接続され、そのコイルＬの第２端子ＬＹがスイッチＳＷ２１を通じて出力端子Ｐｏ１に接続される。このため、グランドからコイルＬを通じて出力端子Ｐｏ１に至る電流経路が形成され、上記第１の期間Ｐ１でコイルＬに蓄えられたエネルギーが出力端子Ｐｏ１に向けて放出され、コイルＬに誘導電流が流れる（第２の期間Ｐ２）。

続いて、上記周期信号ＣＫのレベルが誤差信号Ｓ２よりも高くなると（時刻ｔ１３参照）、Ｌレベルの制御信号ＶＨ２及びＨレベルの制御信号ＶＬ２が出力される。このＬレベルの制御信号ＶＨ２に応答してスイッチＳＷ２１がオフされ、Ｈレベルの制御信号ＶＬ２に応答してスイッチＳＷ２２がオンされる。すると、グランドがスイッチＳＷ１２を通じてコイルＬの第１端子ＬＸに接続され、そのコイルＬの第２端子ＬＹがスイッチＳＷ２２及びスイッチＳＷ３１を通じて出力端子Ｐｏ２に接続される。このため、グランドからコイルＬを通じて出力端子Ｐｏ２に至る電流経路が形成され、上記第１の期間Ｐ１でコイルＬに蓄えられたエネルギーが出力端子Ｐｏ２に向けて放出され、コイルＬに誘導電流が流れる（第３の期間Ｐ３）。

次いで、上記周期信号ＣＫのレベルが誤差信号Ｓ３よりも高くなると（時刻ｔ１４参照）、Ｌレベルの制御信号ＶＨ３及びＨレベルの制御信号ＶＬ３が出力される。このＬレベルの制御信号ＶＨ３に応答してスイッチＳＷ３１がオフされ、Ｈレベルの制御信号ＶＬ３に応答してスイッチＳＷ３２がオンされる。すると、グランドがスイッチＳＷ１２を通じてコイルＬの第１端子ＬＸに接続され、そのコイルＬの第２端子ＬＹがスイッチＳＷ２２及びスイッチＳＷ３２を通じて出力端子Ｐｏ３に接続される。このため、グランドからコイルＬを通じて出力端子Ｐｏ３に至る電流経路が形成され、上記第１の期間Ｐ１でコイルＬに蓄えられたエネルギーが出力端子Ｐｏ３に向けて放出され、コイルＬに誘導電流が流れる（第４の期間Ｐ４）。

その後、周期信号ＣＫが一定の周期Ｔで基準値に再度リセットされると（時刻ｔ１５参照）、スイッチＳＷ１１，ＳＷ２１，ＳＷ３１がオンされるとともに、スイッチＳＷ１２，ＳＷ２２，ＳＷ３２がオフされる。これにより、次の周期Ｔが開始され、その周期Ｔにおいて、第１の期間Ｐ１、第２の期間Ｐ２、第３の期間Ｐ３及び第４の期間Ｐ４がこの順番で実行される。

このようなＤＣ−ＤＣコンバータ１Ａでは、３つの出力電圧Ｖｏ１〜Ｖｏ３の合成電圧Ｖｏｕｔ１に基づいて所定の周期Ｔにおけるコイル電流ＩＬの電流量の総量が決定される。また、第２及び第３制御部４０Ａ，５０Ａで生成される制御信号ＶＨ２，ＶＬ２，ＶＨ３，ＶＬ３の信号レベルの組み合わせに応じて、各コンデンサＣ１〜Ｃ３（各出力端子Ｐｏ１〜Ｐｏ３）に必要なコイル電流ＩＬを供給するための時間幅が決定される。詳述すると、出力電圧Ｖｏ１を除いた２つの出力電圧Ｖｏ２，Ｖｏ３の合成電圧Ｖｏｕｔ２に基づいて、コンデンサＣ２，Ｃ３にコイル電流ＩＬを供給するために必要な時間幅が周期Ｔ内で決定され、その周期Ｔ内の残り時間がコンデンサＣ１にコイル電流ＩＬを供給するための時間として振り分けられる。さらに、出力電圧Ｖｏ１，Ｖｏ２を除いた１つの出力電圧Ｖｏ３に基づいて、コンデンサＣ３にコイル電流ＩＬを供給するために必要な時間幅が周期Ｔ内で決定され、その周期Ｔ内の残り時間がコンデンサＣ１，Ｃ２にコイル電流ＩＬを供給するための時間として振り分けられる。

このような第３制御部５０Ａによるフィードバック制御によって、出力電圧Ｖｏ３が目標電圧に維持され、第２制御部４０Ａによるフィードバック制御によって、出力電圧Ｖｏ２，Ｖｏ３の合成電圧Ｖｏｕｔ２が目標電圧に維持される。これにより、合成電圧Ｖｏｕｔ２から出力電圧Ｖｏ３を減算した電圧となる出力電圧Ｖｏ２も目標電圧に維持される。さらに、第１制御部３０Ａによるフィードバック制御によって、出力電圧Ｖｏ１〜Ｖｏ３の合成電圧Ｖｏｕｔ１が目標電圧に維持される。これにより、合成電圧Ｖｏｕｔ１から出力電圧Ｖｏ２，Ｖｏ３を減算した電圧となる出力電圧Ｖｏ１も目標電圧に維持される。具体的には、出力電圧Ｖｏ１〜Ｖｏ３の直流成分Ｖｏ１〜Ｖｏ３は、下記式のように決まる。

上記式１２から明らかなように、出力電圧Ｖｏ３は、１つのコイルで１つの出力電圧を生成する場合と同じ電圧設定式で決まる。このため、ＤＣ−ＤＣコンバータ１Ａでは、３つの出力電圧Ｖｏ１〜Ｖｏ３のうち１つの出力電圧Ｖｏ３の電圧精度を高くすることができる。

このようなＤＣ−ＤＣコンバータ１Ａであっても、上記第１実施形態の（１）〜（３）と同様の効果を奏することができる。
（第２実施形態）
以下、第２実施形態を図１１〜図１４に従って説明する。以下、第１実施形態との相違点を中心に説明する。なお、先の図１〜図１０に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。

図１１に示すように、ＤＣ−ＤＣコンバータ１Ｂは、１つのコイルＬでＮ個（ここでは、４つ）の出力電圧を生成する単一インダクタ多出力型ＤＣ−ＤＣコンバータである。また、ＤＣ−ＤＣコンバータ１Ｂは、入力端子Ｐｉに供給される入力電圧Ｖｉｎに基づいて、その入力電圧Ｖｉｎよりも低い４つの出力電圧Ｖｏ１，Ｖｏ２，Ｖｏ３．Ｖｏ４を生成する同期整流方式の降圧型ＤＣ−ＤＣコンバータである。

ＤＣ−ＤＣコンバータ１Ｂは、コンバータ部１０と、出力側のスイッチ回路２０Ｂと、コンデンサＣ１〜Ｃ４と、第１制御部３０と、スイッチ回路２０Ｂをオン・オフ制御する第２制御部４０Ｂ及び第３制御部５０Ｂ及び第４制御部６０と、発振器７０とを有している。

スイッチ回路２０Ｂは、コイルＬの第２端子ＬＹと出力端子Ｐｏ１〜Ｐｏ４との間に縦続に接続された（Ｎ−１）個（ここでは、３個）のスイッチ回路２５，２６，２７を有している。具体的には、スイッチ回路２０Ｂでは、コイルＬの第２端子ＬＹと出力端子Ｐｏ１，Ｐｏ２との間にスイッチ回路２５とスイッチ回路２６とが縦続に接続され、コイルＬの第２端子ＬＹと出力端子Ｐｏ３，Ｐｏ４との間にスイッチ回路２５とスイッチ回路２７とが縦続に接続されている。

スイッチ回路２５は、コイルＬの第２端子ＬＹに共通に接続されたスイッチＳ２１及びスイッチＳ２２を有している。これらスイッチＳ２１，Ｓ２２は、例えばＮチャネルＭＯＳトランジスタである。

スイッチＳ２１の第１端子はコイルＬの第２端子ＬＹに接続され、スイッチＳ２１の第２端子（出力端子）はスイッチ回路２６に接続されている。また、スイッチＳ２２の第１端子はコイルＬの第２端子ＬＹに接続され、スイッチＳ２２の第２端子（出力端子）はスイッチ回路２７に接続されている。スイッチＳ２１の制御端子には、第２制御部４０Ｂから制御信号ＶＨ２が供給され、スイッチＳ２２の制御端子には、第２制御部４０Ｂから制御信号ＶＬ２が供給される。これらスイッチＳ２１，Ｓ２２は、制御信号ＶＨ２，ＶＬ２に応答して相補的にオン・オフする。

スイッチ回路２６は、スイッチＳ２１の第２端子（出力端子）に共通に接続されたスイッチＳ３１及びスイッチＳ３２を有している。スイッチＳ３１，Ｓ３２は、スイッチＳ２１と直列に接続されている。これらスイッチＳ３１，Ｓ３２は、例えばＮチャネルＭＯＳトランジスタである。

スイッチＳ３１の第１端子はスイッチＳ２１の第２端子に接続され、スイッチＳ３１の第２端子（出力端子）はコンデンサＣ１の第１端子及び出力端子Ｐｏ１に接続されている。すなわち、出力端子Ｐｏ１には、直列（縦続）に接続されたスイッチＳ３１及びスイッチＳ２１を介してコイルＬの第２端子ＬＹが接続されている。また、スイッチＳ３２の第１端子はスイッチＳ２１の第２端子に接続され、スイッチＳ３２の第２端子（出力端子）はコンデンサＣ２の第１端子及び出力端子Ｐｏ２に接続されている。すなわち、出力端子Ｐｏ２には、直列（縦続）に接続されたスイッチＳ３２及びスイッチＳ２１を介してコイルＬの第２端子ＬＹが接続されている。

また、スイッチＳ３１の制御端子には、第３制御部５０Ｂから制御信号ＶＨ３が供給され、スイッチＳ３２の制御端子には、第３制御部５０Ｂから制御信号ＶＬ３が供給される。これらスイッチＳ３１，Ｓ３２は、制御信号ＶＨ３，ＶＬ３に応答して相補的にオン・オフする。

スイッチ回路２７は、スイッチＳ２２の第２端子に共通に接続されたスイッチＳ４１及びスイッチＳ４２を有している。スイッチＳ４１，Ｓ４２は、スイッチＳ２２と直列に接続されている。これらスイッチＳ４１，Ｓ４２は、例えばＮチャネルＭＯＳトランジスタである。

スイッチＳ４１の第１端子はスイッチＳ２２の第２端子に接続され、スイッチＳ４１の第２端子（出力端子）はコンデンサＣ３の第１端子及び出力端子Ｐｏ３に接続されている。すなわち、出力端子Ｐｏ３には、直列（縦続）に接続されたスイッチＳ４１及びスイッチＳ２２を介してコイルＬの第２端子ＬＹが接続されている。また、スイッチＳ４２の第１端子はスイッチＳ２２の第２端子に接続され、スイッチＳ４２の第２端子（出力端子）はコンデンサＣ４の第１端子及び出力端子Ｐｏ４に接続されている。すなわち、出力端子Ｐｏ４には、直列（縦続）に接続されたスイッチＳ４２及びスイッチＳ２２を介してコイルＬの第２端子ＬＹが接続されている。

また、スイッチＳ４１の制御端子には、第４制御部６０から制御信号ＶＨ４が供給され、スイッチＳ４２の制御端子には、第４制御部６０から制御信号ＶＬ４が供給される。これらスイッチＳ４１，Ｓ４２は、制御信号ＶＨ４，ＶＬ４に応答して相補的にオン・オフする。

第２制御部４０Ｂには、４つの出力端子Ｐｏ１〜Ｐｏ４のうち出力端子Ｐｏ１，Ｐｏ２を除いた２つの出力端子Ｐｏ３，Ｐｏ４が接続されており、４つの出力電圧Ｖｏ１〜Ｖｏ４のうち２つの出力電圧Ｖｏ１，Ｖｏ２を除いた残りの出力電圧Ｖｏ２〜Ｖｏ４（第２出力電圧）が供給される。具体的には、第２制御部４０Ｂには、スイッチ回路２０Ｂ内の１段目のスイッチ回路２５が有するスイッチＳ２１の出力端子に接続されていない出力端子（スイッチＳ２２の出力端子に電気的に接続された出力端子）Ｐｏ３，Ｐｏ４が接続されており、それら出力端子Ｐｏ３，Ｐｏ４にそれぞれ生成される出力電圧Ｖｏ３，Ｖｏ４が供給される。この第２制御部４０Ｂは、入力する出力電圧Ｖｏ３，Ｖｏ４を合成した結果（合成電圧Ｖｏｕｔ２）に基づいて、その合成電圧Ｖｏｕｔ２を目標電圧（第２目標値及び第３目標値）に近づけるように、上記１段目のスイッチ回路２５が有するスイッチＳ２１，Ｓ２２をオン・オフ制御する。換言すると、第２制御部４０Ｂは、合成電圧Ｖｏｕｔ２に基づいて、負荷４，５に所望の電力が供給されるように、スイッチＳ２１，Ｓ２２のオン時間を調整する。具体的には、第２制御部４０Ｂは、周波数（周期）が一定で、負荷４，５へ供給する電力に応じてパルス幅が変動する制御信号ＶＨ２，ＶＬ２をスイッチＳ２１，Ｓ２２に供給する。

第２制御部４０Ｂは、第２帰還電圧生成回路４１Ｂと、誤差増幅回路４２と、ＰＷＭ制御回路４３とを有している。
第２帰還電圧生成回路４１Ｂは、出力電圧Ｖｏ３と出力電圧Ｖｏ４とを足し合わせた合成電圧Ｖｏｕｔ２に応じた第２帰還電圧ＶＦＢ２を生成する。この第２帰還電圧生成回路４１Ｂは、出力端子Ｐｏ３，Ｐｏ４にそれぞれ接続された抵抗Ｒ１５，Ｒ１６と、それら抵抗Ｒ１５，Ｒ１６と共通に接続された抵抗Ｒ１７とを有している。具体的には、出力端子Ｐｏ３が抵抗Ｒ１５，Ｒ１７を介してグランドに接続され、出力端子Ｐｏ４が抵抗Ｒ１６，Ｒ１７を介してグランドに接続されている。そして、これら抵抗Ｒ１５，Ｒ１６と抵抗Ｒ１７との間のノードＮ２が誤差増幅回路４２の反転入力端子に接続されている。このような第２帰還電圧生成回路４１Ｂでは、出力電圧Ｖｏ３の分圧電圧と、出力電圧Ｖｏ４の分圧電圧とを足し合わせた第２帰還電圧ＶＦＢ２がノードＮ２に生成される。そして、この第２帰還電圧ＶＦＢ２が誤差増幅回路４２の反転入力端子に供給される。

第３制御部５０Ｂには、４つの出力端子Ｐｏ１〜Ｐｏ４のうち出力端子Ｐｏ１を除いた３つの出力端子Ｐｏ２〜Ｐｏ４が接続されており、４つの出力電圧Ｖｏ１〜Ｖｏ４のうち１つの出力電圧Ｖｏ１（第１出力電圧）を除いた残りの出力電圧Ｖｏ２〜Ｖｏ４（第２出力電圧）が供給される。具体的には、第３制御部５０Ｂには、スイッチ回路２６が有するスイッチＳ３１の出力端子に接続されていない出力端子Ｐｏ２，Ｐｏ３，Ｐｏ４が接続されており、それら出力端子Ｐｏ２，Ｐｏ３，Ｐｏ４にそれぞれ生成される出力電圧Ｖｏ２，Ｖｏ３，Ｖｏ４が供給される。この第３制御部５０Ｂは、入力する出力電圧Ｖｏ２，Ｖｏ３，Ｖｏ４を合成した結果（合成電圧Ｖｏｕｔ３）に基づいて、その合成電圧Ｖｏｕｔ３を目標電圧（第２目標値及び第３目標値）に近づけるように、上記スイッチ回路２５が有するスイッチＳ３１，Ｓ３２をオン・オフ制御する。換言すると、第３制御部５０Ｂは、合成電圧Ｖｏｕｔ３に基づいて、負荷３，４，５に所望の電力が供給されるように、スイッチＳ３２のオン時間を調整する。具体的には、第３制御部５０Ｂは、周波数（周期）が一定で、負荷３，４，５へ供給する電力に応じてパルス幅が変動する制御信号ＶＨ３，ＶＬ３をスイッチＳ３１，Ｓ３２に供給する。

第３制御部５０Ｂは、第３帰還電圧生成回路５１Ｂと、誤差増幅回路５２と、ＰＷＭ制御回路５３とを有している。
第３帰還電圧生成回路５１Ｂは、出力電圧Ｖｏ２と出力電圧Ｖｏ３と出力電圧Ｖｏ４とを足し合わせた合成電圧Ｖｏｕｔ３に応じた第３帰還電圧ＶＦＢ３を生成する。この第３帰還電圧生成回路５１Ｂは、出力端子Ｐｏ２，Ｐｏ３，Ｐｏ４にそれぞれ接続された抵抗Ｒ１８，Ｒ１９，Ｒ２０と、それら抵抗Ｒ１８，Ｒ１９，Ｒ２０と共通に接続された抵抗Ｒ２１とを有している。具体的には、出力端子Ｐｏ２が抵抗Ｒ１８，Ｒ２１を介してグランドに接続され、出力端子Ｐｏ３が抵抗Ｒ１９，Ｒ２１を介してグランドに接続され、出力端子Ｐｏ４が抵抗Ｒ２０，Ｒ２１を介してグランドに接続されている。そして、これら抵抗Ｒ１８，Ｒ１９，Ｒ２０と抵抗Ｒ２１との間のノードＮ３が誤差増幅回路５２の反転入力端子に接続されている。このような第３帰還電圧生成回路５１Ｂでは、出力電圧Ｖｏ２の分圧電圧と、出力電圧Ｖｏ３の分圧電圧と、出力電圧Ｖｏ４の分圧電圧とを足し合わせた第３帰還電圧ＶＦＢ３がノードＮ３に生成される。そして、この第３帰還電圧ＶＦＢ３が誤差増幅回路５２の反転入力端子に供給される。

第４制御部６０は、第４帰還電圧生成回路６１と、誤差増幅回路６２と、ＰＷＭ制御回路６３とを有している。この第４制御部６０には、４つの出力端子Ｐｏ１〜Ｐｏ４のうち出力端子Ｐｏ１，Ｐｏ２，Ｐｏ３を除いた残りの出力端子Ｐｏ４が接続されており、４つの出力電圧Ｖｏ１〜Ｖｏ４のうち３つの出力電圧Ｖｏ１，Ｖｏ２，Ｖｏ３を除いた残りの出力電圧Ｖｏ４が供給される。具体的には、第４制御部６０には、スイッチ回路２７が有する一方のスイッチＳ４２の出力端子に接続された出力端子Ｐｏ４が接続されており、その出力端子Ｐｏ４に生成される出力電圧Ｖｏ４が供給される。この第４制御部６０は、出力電圧Ｖｏ４に基づいて、その出力電圧Ｖｏ４を目標電圧（第３目標値）に近づけるように、スイッチＳ４１，Ｓ４２をオン・オフ制御する。換言すると、第４制御部６０は、出力電圧Ｖｏ４に基づいて、負荷５に所望の電力が供給されるように、スイッチＳ４２のオン時間を調整する。具体的には、第４制御部６０は、周波数（周期）が一定で、負荷５へ供給する電力に応じてパルス幅が変動する制御信号ＶＨ４，ＶＬ４をスイッチＳ４１，Ｓ４２に供給する。

本実施形態において、スイッチ回路２０Ｂは第２スイッチ回路の一例、スイッチ回路２５，２６，２７は第３スイッチ回路の一例、スイッチ回路２５は１段目のスイッチ回路の一例、スイッチ回路２６，２７は２段目以降のスイッチ回路の一例、スイッチ回路２６は第４スイッチ回路の一例、スイッチ回路２７は第５スイッチ回路の一例である。また、スイッチＳ２１，Ｓ２２，Ｓ３１，Ｓ３２，Ｓ４１，Ｓ４２はスイッチ素子の一例、スイッチＳ２１は一方のスイッチ素子の一例、スイッチＳ２２は他方のスイッチ素子の一例、第２〜第４制御部４０Ｂ，５０Ｂ，６０は第２の制御部の一例、第２制御部４０Ｂは第３の制御部の一例である。また、合成電圧Ｖｏｕｔ１は第１合成電圧の一例、合成電圧Ｖｏｕｔ２及び出力電圧Ｖｏ４は第３合成電圧の一例、合成電圧Ｖｏｕｔ３は第２合成電圧の一例である。

次に、上記ＤＣ−ＤＣコンバータ１Ｂの動作を図１２〜図１４に従って説明する。なお、図１２において、縦軸及び横軸は、説明を簡潔にするため、適宜拡大、縮小して示している。

図１２に示す時刻ｔ２１において、周期信号ＣＫが一定の周期Ｔで基準値にリセットされると、その周期信号ＣＫのレベルが誤差信号Ｓ１，Ｓ２，Ｓ３，Ｓ４よりも低くなる。すると、ＰＷＭ制御回路３３，４３，５３，６３から、Ｈレベルの制御信号ＶＨ１，ＶＨ２，ＶＨ３，ＶＨ４がそれぞれ出力され、Ｌレベルの制御信号ＶＬ１，ＶＬ２，ＶＬ３，ＶＬ４がそれぞれ出力される。これにより、スイッチＳＷ１１，Ｓ２１，Ｓ３１，Ｓ４１がオンされるとともに、スイッチＳＷ１２，Ｓ２２，Ｓ３２，Ｓ４２がオフされる。すると、図１３（ａ）に示すように、入力端子ＰｉがスイッチＳＷ１１を通じてコイルＬの第１端子ＬＸに接続され、そのコイルＬの第２端子ＬＹがスイッチＳ２１及びスイッチＳ３１を通じて出力端子Ｐｏ１に接続される。このため、入力端子ＰｉからコイルＬを通じて出力端子Ｐｏ１に至る電流経路が形成される。この接続状態の間、具体的には図１２に示した時刻ｔ２１から時刻ｔ２２までの第１の期間Ｑ１では、入力電圧Ｖｉｎに応じたコイル電流ＩＬがコイルＬに流れ、コイルＬにエネルギーが蓄積される。この第１の期間Ｑ１では、コイル電流ＩＬが時間の経過とともに所定の傾き（入力電圧Ｖｉｎと出力電圧Ｖｏ１との電位差に比例した傾き）で増加する。

次に、時刻ｔ２１から所定の立ち上がり特性で徐々に上昇する周期信号ＣＫのレベルが誤差信号Ｓ１よりも高くなると（時刻ｔ２２参照）、ＰＷＭ制御回路３３からＬレベルの制御信号ＶＨ１及びＨレベルの制御信号ＶＬ１が出力される。このＬレベルの制御信号ＶＨ１に応答してスイッチＳＷ１１がオフされ、Ｈレベルの制御信号ＶＬ１に応答してスイッチＳＷ１２がオンされる。すると、図１３（ｂ）に示すように、グランドがスイッチＳＷ１２を通じてコイルＬの第１端子ＬＸに接続され、そのコイルＬの第２端子ＬＹがスイッチＳ２１及びスイッチＳ３１を通じて出力端子Ｐｏ１に接続される。このため、グランドからコイルＬを通じて出力端子Ｐｏ１に至る電流経路が形成される。この接続状態の間、具体的には図１２に示した時刻ｔ２２から時刻ｔ２３までの第２の期間Ｑ２では、上記第１の期間Ｑ１でコイルＬに蓄えられたエネルギーが出力端子Ｐｏ１に向けて放出され、コイルＬに誘導電流が流れる。この第２の期間Ｑ２では、コイル電流ＩＬが時間の経過とともに所定の傾き（出力電圧Ｖｏ１に比例した傾き）で減少する。

続いて、上記周期信号ＣＫのレベルが誤差信号Ｓ２よりも高くなると（時刻ｔ２３参照）、ＰＷＭ制御回路５３からＬレベルの制御信号ＶＨ３及びＨレベルの制御信号ＶＬ３が出力される。このＬレベルの制御信号ＶＨ３に応答してスイッチＳ３１がオフされ、Ｈレベルの制御信号ＶＬ３に応答してスイッチＳ３２がオンされる。すると、図１３（ｃ）に示すように、グランドがスイッチＳＷ１２を通じてコイルＬの第１端子ＬＸに接続され、そのコイルＬの第２端子ＬＹがスイッチＳ２１及びスイッチＳ３２を通じて出力端子Ｐｏ２に接続される。このため、グランドからコイルＬを通じて出力端子Ｐｏ２に至る電流経路が形成される。この接続状態の間、具体的には図１２に示した時刻ｔ２３から時刻ｔ２までの第３の期間Ｑ３では、上記第１の期間Ｑ１でコイルＬに蓄えられたエネルギーが出力端子Ｐｏ２に向けて放出され、コイルＬに誘導電流が流れる。この第３の期間Ｑ３では、コイル電流ＩＬが時間の経過とともに所定の傾き（出力電圧Ｖｏ２に比例した傾き）で減少する。

次いで、上記周期信号ＣＫのレベルが誤差信号Ｓ３よりも高くなると（時刻ｔ２４参照）、ＰＷＭ制御回路４３からＬレベルの制御信号ＶＨ２及びＨレベルの制御信号ＶＬ２が出力される。このＬレベルの制御信号ＶＨ２に応答してスイッチＳ２１がオフされ、Ｈレベルの制御信号ＶＬ２に応答してスイッチＳ２２がオンされる。すると、図１４（ａ）に示すように、グランドがスイッチＳＷ１２を通じてコイルＬの第１端子ＬＸに接続され、そのコイルＬの第２端子ＬＹがスイッチＳ２２及びスイッチＳ４１を通じて出力端子Ｐｏ３に接続される。このため、グランドからコイルＬを通じて出力端子Ｐｏ３に至る電流経路が形成される。この接続状態の間、具体的には図１２に示した時刻ｔ２４から時刻ｔ２５までの第４の期間Ｑ４では、上記第１の期間Ｑ１でコイルＬに蓄えられたエネルギーが出力端子Ｐｏ３に向けて放出され、コイルＬに誘導電流が流れる。この第４の期間Ｑ４では、コイル電流ＩＬが時間の経過とともに所定の傾き（出力電圧Ｖｏ３に比例した傾き）で減少する。

次に、上記周期信号ＣＫのレベルが誤差信号Ｓ４よりも高くなると（時刻ｔ２５参照）、ＰＷＭ制御回路６３からＬレベルの制御信号ＶＨ４及びＨレベルの制御信号ＶＬ４が出力される。このＬレベルの制御信号ＶＨ４に応答してスイッチＳ４１がオフされ、Ｈレベルの制御信号ＶＬ４に応答してスイッチＳ４２がオンされる。すると、図１４（ｂ）に示すように、グランドがスイッチＳＷ１２を通じてコイルＬの第１端子ＬＸに接続され、そのコイルＬの第２端子ＬＹがスイッチＳ２２及びスイッチＳ４２を通じて出力端子Ｐｏ４に接続される。このため、グランドからコイルＬを通じて出力端子Ｐｏ４に至る電流経路が形成される。この接続状態の間、具体的には図１２に示した時刻ｔ２５から時刻ｔ２６までの第５の期間Ｑ５では、上記第１の期間Ｑ１でコイルＬに蓄えられたエネルギーが出力端子Ｐｏ４に向けて放出され、コイルＬに誘導電流が流れる。この第５の期間Ｑ５では、コイル電流ＩＬが時間の経過とともに所定の傾き（出力電圧Ｖｏ４に比例した傾き）で減少する。

その後、周期信号ＣＫが一定の周期Ｔで基準値に再度リセットされると（時刻ｔ２６参照）、スイッチＳＷ１１，Ｓ２１，Ｓ３１，Ｓ４１がオンされるとともに、スイッチＳＷ１２，Ｓ２２，Ｓ３２，Ｓ４２がオフされる。これにより、次の周期Ｔが開始され、その周期Ｔにおいて、第１の期間Ｑ１、第２の期間Ｑ２、第３の期間Ｑ３、第４の期間Ｑ４及び第５の期間Ｑ５がこの順番で実行される。

ここで、各周期Ｔ（第１の期間Ｑ１〜第５の期間Ｑ５）におけるコイル電流ＩＬの平均値が負荷２，３，４，５に供給される出力電流Ｉｏ１，Ｉｏ２，Ｉｏ３，Ｉｏ４の合計値Ｉｏ１＋Ｉｏ２＋Ｉｏ３＋Ｉｏ４となる。また、スイッチＳ３１がオンしている期間（第１の期間Ｑ１及び第２の期間Ｑ２）におけるコイル電流ＩＬの電流量の総量（領域Ｂ１参照）を周期Ｔで平均した平均値が負荷２に供給される出力電流Ｉｏ１となる。また、スイッチＳ２１及びスイッチＳ３２の２つのスイッチがオンしている期間（第３の期間Ｑ３）におけるコイル電流ＩＬの電流量の総量（領域Ｂ２参照）を周期Ｔで平均した平均値が負荷３に供給される出力電流Ｉｏ２となる。また、スイッチＳ２２及びスイッチＳ４１の２つのスイッチがオンしている期間（第４の期間Ｑ４）におけるコイル電流ＩＬの電流量の総量（領域Ｂ３参照）を周期Ｔで平均した平均値が負荷４に供給される出力電流Ｉｏ３となる。そして、スイッチＳ２２及びスイッチＳ４２の２つのスイッチがオンしている期間（第５の期間Ｑ５）におけるコイル電流ＩＬの電流量の総量（領域Ｂ４参照）を周期Ｔで平均した平均値が負荷５に供給される出力電流Ｉｏ４となる。

このようなＤＣ−ＤＣコンバータ１Ｂでは、４つの出力電圧Ｖｏ１〜Ｖｏ４の合成電圧Ｖｏｕｔ１に基づいて所定の周期Ｔにおけるコイル電流ＩＬの電流量の総量が決定される。また、第２〜第４制御部４０Ｂ，５０Ｂ，６０で生成される制御信号ＶＨ２，ＶＬ２，ＶＨ３，ＶＬ３，ＶＨ４，ＶＬ４の信号レベルの組み合わせに応じて、各コンデンサＣ１〜Ｃ４（各出力端子Ｐｏ１〜Ｐｏ４）に必要なコイル電流ＩＬを供給するための時間幅が決定される。詳述すると、出力電圧Ｖｏ１，Ｖｏ２を除いた２つの出力電圧Ｖｏ３，Ｖｏ４の合成電圧Ｖｏｕｔ２に基づいて、コンデンサＣ３，Ｃ４にコイル電流ＩＬを供給するために必要な時間幅が周期Ｔ内で決定され、その周期Ｔ内の残り時間がコンデンサＣ１，Ｃ２にコイル電流ＩＬを供給するための時間として振り分けられる。さらに、出力電圧Ｖｏ１を除いた３つの出力電圧Ｖｏ２，Ｖｏ３，Ｖｏ４の合成電圧Ｖｏｕｔ３に基づいて、コンデンサＣ２，Ｃ３，Ｃ４にコイル電流ＩＬを供給するために必要な時間幅が周期Ｔ内で決定され、その周期Ｔ内の残り時間がコンデンサＣ１にコイル電流ＩＬを供給するための時間として振り分けられる。そして、出力電圧Ｖｏ１，Ｖｏ２，Ｖｏ３を除いた１つの出力電圧Ｖｏ４に基づいて、コンデンサＣ４にコイル電流ＩＬを供給するために必要な時間幅が周期Ｔ内で決定され、その周期Ｔ内の残り時間がコンデンサＣ１〜Ｃ３にコイル電流ＩＬを供給するための時間として振り分けられる。これらにより、コイルＬが１つの場合であっても、一つの周期Ｔ内で４つの出力電圧Ｖｏ１，Ｖｏ２，Ｖｏ３，Ｖｏ４を連続的に制御することができる。このため、出力電流Ｉｏ１，Ｉｏ２，Ｉｏ３，Ｉｏ４の電流値がそれぞれ異なっている場合であってもＣＣＭ領域で安定に動作させることができる。

また、第４制御部６０によるフィードバック制御によって、出力電圧Ｖｏ４が目標電圧に維持され、第２制御部４０Ｂによるフィードバック制御によって、出力電圧Ｖｏ３，Ｖｏ４の合成電圧Ｖｏｕｔ２が目標電圧に維持される。これにより、合成電圧Ｖｏｕｔ２から出力電圧Ｖｏ４を減算した電圧となる出力電圧Ｖｏ３も目標電圧に維持される。さらに、第３制御部５０Ｂによるフィードバック制御によって、出力電圧Ｖｏ２〜Ｖｏ４の合成電圧Ｖｏｕｔ３が目標電圧に維持され、第１制御部３０によるフィードバック制御によって、出力電圧Ｖｏ１〜Ｖｏ４の合成電圧Ｖｏｕｔ１が目標電圧に維持される。これにより、合成電圧Ｖｏｕｔ３から出力電圧Ｖｏ３，Ｖｏ４を減算した電圧となる出力電圧Ｖｏ２も目標電圧に維持され、合成電圧Ｖｏｕｔ１から出力電圧Ｖｏ２，Ｖｏ３，Ｖｏ４を減算した電圧となる出力電圧Ｖｏ１も目標電圧に維持される。具体的には、出力電圧Ｖｏ１〜Ｖｏ４の直流成分Ｖｏ１〜Ｖｏ４は、下記式のように決まる。

換言すると、上記式８〜式１１から、出力電圧Ｖｏ１〜Ｖｏ４がそれぞれ対応する目標電圧になるように、基準電圧Ｖｒの電圧値、抵抗Ｒ１〜Ｒ５，Ｒ１３〜Ｒ２１の抵抗値が設定されている。

ここで、上記式１５から明らかなように、出力電圧Ｖｏ４は、１つのコイルで１つの出力電圧を生成する場合と同じ電圧設定式で決まる。このため、ＤＣ−ＤＣコンバータ１Ｂでは、４つの出力電圧Ｖｏ１〜Ｖｏ４のうちの１つの出力電圧Ｖｏ４の電圧精度を高くすることができる。

以上説明した実施形態によれば、第１実施形態の（１）〜（３）の効果に加えて以下の効果を奏する。
（４）１つのコイルＬに対して２^ｎ個（本例では、２^２＝４個）の出力端子Ｐｏ１〜Ｐｏ４を接続するようにした。また、出力端子Ｐｏ１〜Ｐｏ４のうちＮ／２^１（本例では、２）個の出力端子Ｐｏ１，Ｐｏ２と接続されるスイッチＳ２１と、出力端子Ｐｏ１〜Ｐｏ４のうち他のＮ／２^１個の出力端子Ｐｏ３，Ｐｏ４と接続されるスイッチＳ２２とを有するスイッチ回路２５を設けるようにした。また、出力端子Ｐｏ１，Ｐｏ２のうちＮ／２^２（本例では、１）個の出力端子Ｐｏ１と接続されるスイッチＳ３１と、出力端子Ｐｏ１，Ｐｏ２のうち他のＮ／２^２個の出力端子Ｐｏ２と接続されるスイッチＳ３２とを有し、上記スイッチＳ２１に縦続接続されたスイッチ回路２６を設けるようにした。さらに、出力端子Ｐｏ３，Ｐｏ４のうちＮ／２^２（本例では、１）個の出力端子Ｐｏ３と接続されるスイッチＳ４１と、出力端子Ｐｏ３，Ｐｏ４のうち他のＮ／２^２個の出力端子Ｐｏ４と接続されるスイッチＳ４２とを有し、上記スイッチＳ２２に縦続接続されたスイッチ回路２７を設けるようにした。これにより、各出力端子Ｐｏ１〜Ｐｏ４とコイルＬの第２端子ＬＹとの間に同じ数（本例では、２つ）のスイッチが介在されて設けられることになる。このため、スイッチＳ２１，Ｓ２２，Ｓ３１，Ｓ３２，Ｓ４１，Ｓ４２の製造ばらつきの影響を低減することができ、出力電圧Ｖｏ１〜Ｖｏ４の電圧精度を高くすることができる。

（第２実施形態に係るＤＣ−ＤＣコンバータの適用例）
次に、従来のＤＣ−ＤＣコンバータに利用される制御回路を利用して上記ＤＣ−ＤＣコンバータ１Ｂの回路構成を実現する方法について図７、図８及び図１５に従って説明する。なお、説明の便宜上、図１５において、先の図６及び図１１に示した部材と同一の部材にはそれぞれ同一の符号を付し、それら各要素についての詳細な説明は省略する。

図１５に示すように、第１制御回路８１Ａの出力端子が接続された駆動出力端子ＤＨ１は、ＮチャネルＭＯＳトランジスタであるスイッチＳＷ１１の制御端子（ゲート）に接続されている。また、第１制御回路８１Ａの出力端子が接続された駆動出力端子ＤＬ１は、ＮチャネルＭＯＳトランジスタであるスイッチＳＷ１２の制御端子（ゲート）に接続されている。

第２制御回路８２Ａの出力端子が接続された駆動出力端子ＤＨ２は、ＮチャネルＭＯＳトランジスタであるスイッチＳ２１の制御端子（ゲート）に接続されている。また、第２制御回路８２Ａの出力端子に接続された駆動出力端子ＤＬ２は、ＮチャネルＭＯＳトランジスタであるスイッチＳ２２の制御端子（ゲート）に接続されている。

第３制御回路８３Ａの出力端子に接続された駆動出力端子ＤＨ３は、ＮチャネルＭＯＳトランジスタであるスイッチＳ３１の制御端子（ゲート）に接続されている。また、第３制御回路８３Ａの出力端子に接続された駆動出力端子ＤＬ３は、ＮチャネルＭＯＳトランジスタであるスイッチＳ３２の制御端子（ゲート）に接続されている。

第４制御回路８４Ａの出力端子に接続された駆動出力端子ＤＨ４は、ＮチャネルＭＯＳトランジスタであるスイッチＳ４１の制御端子（ゲート）に接続されている。また、第４制御回路８４Ａの出力端子に接続された駆動出力端子ＤＬ４は、ＮチャネルＭＯＳトランジスタであるスイッチＳ４２の制御端子（ゲート）に接続されている。

第１コイル接続端子ＬＸ１は、コイルＬの第１端子ＬＸに接続されている。第２コイル接続端子ＬＸ２は、スイッチＳ２１，Ｓ２２の第１端子間の接続点及び単一のコイルＬの第２端子ＬＹに接続されている。

第３コイル接続端子ＬＸ３は、スイッチＳ３１，Ｓ３２の第１端子間の接続点及びスイッチＳ２１の第２端子（例えば、ソース）に接続されている。すなわち、スイッチＳ３１の第１端子及びスイッチＳ３２の第１端子は、スイッチＳ２１の第２端子に接続されている。また、スイッチＳ３１の第２端子は、コンデンサＣ１の第１端子及び出力端子Ｐｏ１に接続され、スイッチＳ３２の第２端子は、コンデンサＣ２の第１端子及び出力端子Ｐｏ２に接続されている。

第４コイル接続端子ＬＸ４は、スイッチＳ３１，Ｓ３２の第１端子間の接続点及びスイッチＳ２２の第２端子（例えば、ソース）に接続されている。すなわち、スイッチＳ４１の第１端子及びスイッチＳ４２の第１端子は、スイッチＳ２２の第２端子に接続されている。また、スイッチＳ４１の第２端子は、コンデンサＣ３の第１端子及び出力端子Ｐｏ３に接続され、スイッチＳ４２の第２端子は、コンデンサＣ４の第１端子及び出力端子Ｐｏ４に接続されている。

このような接続によって、単一のコイルＬを４つの出力端子Ｐｏ１，Ｐｏ２，Ｐｏ３，Ｐｏ４で共有することができる。これにより、ＤＣ−ＤＣコンバータ６よりもコイルを３つ削減することができる。さらに、ＤＣ−ＤＣコンバータ１Ｂは、ＤＣ−ＤＣコンバータ６から３つのダイオードＤ１２，Ｄ１３，Ｄ１４及び３つのコンデンサＣ１２，Ｃ１３，Ｃ１４を削減することができる。

上記出力端子Ｐｏ１〜Ｐｏ４は、第１帰還電圧生成回路３１に接続されている。この第１帰還電圧生成回路３１の出力端子（ノードＮ１）は上記制御回路８０Ａの第１帰還端子ＦＢ１に接続されている。また、上記出力端子Ｐｏ３，Ｐｏ４は、第２帰還電圧生成回路４１Ｂに接続されている。この第２帰還電圧生成回路４１Ｂの出力端子（ノードＮ２）は制御回路８０Ａの第２帰還端子ＦＢ２に接続されている。また、上記出力端子Ｐｏ２，Ｐｏ３，Ｐｏ４は、第３帰還電圧生成回路５１Ｂに接続されている。この第３帰還電圧生成回路５１Ｂの出力端子（ノードＮ３）は制御回路８０Ａの第３帰還端子ＦＢ３に接続されている。また、上記出力端子Ｐｏ４は、第４帰還電圧生成回路６１に接続されている。この第４帰還電圧生成回路６１の出力端子（ノードＮ４）は制御回路８０Ａの第４帰還端子ＦＢ４に接続されている。

ここで、ＤＣ−ＤＣコンバータ１Ｂは、図８に示したＤＣ−ＤＣコンバータ６と比較すると、抵抗Ｒ２〜Ｒ４，Ｒ１６，Ｒ１９，Ｒ２０が追加されている。但し、上述したように、ＤＣ−ＤＣコンバータ１Ｂは、ＤＣ−ＤＣコンバータ６から３つのダイオードＤ１２，Ｄ１３，Ｄ１４、３つのコンデンサＣ１２，Ｃ１３，Ｃ１４及び３つのコイルを削減することができるため、回路全体で見ると回路面積を大幅に削減することができる。特に、種々の回路素子の中でも小型化の困難なコイルを３つ削減できるため、回路面積の大幅な削減とコスト削減を実現することができる。

以上説明したように、上記ＤＣ−ＤＣコンバータ１Ｂは、従来のＤＣ−ＤＣコンバータ６で利用される制御回路８０Ｂと同一の制御回路８０Ａを利用し、制御回路８０Ａに外付けされる回路素子もほとんど変更することなくその回路構成を実現することができる。それにも関わらず、ＤＣ−ＤＣコンバータ１Ｂは、上述した（１）〜（４）の優れた効果を奏することができる。

（第２実施形態の変形例）
・上記第２実施形態では、１つのコイルＬで４つの出力電圧Ｖｏ１〜Ｖｏ４を生成する単一インダクタ多出力型ＤＣ−ＤＣコンバータに具体化した。これに限らず、例えば１つのコイルＬで５つ以上の出力電圧を生成する単一インダクタ多出力型ＤＣ−ＤＣコンバータに具体化してもよい。この場合には、出力側のスイッチ回路２０Ｂ内で縦続に接続されたスイッチ回路の段数と、それらスイッチ回路をオン・オフ制御する制御部の数とを適宜調整する。但し、コイルＬに対して接続される出力端子の個数（Ｎ）が２^ｎ以外の個数である場合、つまり１つのコイルＬで２^ｎ以外の個数の出力電圧を生成する場合には、出力側のスイッチ回路２０Ｂ内において、上記第２実施形態のスイッチ回路の縦続方法と、上記第１実施形態のスイッチ回路の縦続方法とを利用して（Ｎ−１）個のスイッチ回路を設ける。ここでは、１つのコイルＬに対して６個の出力端子Ｐｏ１〜Ｐｏ６が接続され、１つのコイルＬで６個の出力電圧Ｖｏ１〜Ｖｏ６を生成する場合について簡単に説明する。この場合には、スイッチ回路２０Ｂ内の１段目のスイッチ回路２５が有するスイッチＳ２１は、Ｎ／２個（ここでは、３個）の出力端子Ｐｏ１〜Ｐｏ３と電気的に接続され、スイッチＳ２２は、Ｎ／２個の出力端子Ｐｏ４〜Ｐｏ６と電気的に接続される。そして、スイッチＳ２１の出力端子に対して２個のスイッチ回路を上記第１実施形態の縦続方法で接続する。すなわち、第１端子がスイッチＳ２１の出力端子に直列（縦続）に接続されたスイッチＳ３１，Ｓ３２を有するスイッチ回路２６を設け、スイッチＳ３２の出力端子に直列（縦続）に接続された２つのスイッチを有するスイッチ回路を設ける。このとき、スイッチＳ３１の出力端子を例えば出力端子Ｐｏ１に接続し、上記２つのスイッチの出力端子をそれぞれ出力端子Ｐｏ２，Ｐｏ３に接続する。

同様に、スイッチＳ２２の出力端子に対して２個のスイッチ回路を上記第１実施形態の縦続方法で接続する。すなわち、第１端子がスイッチＳ２２の出力端子に直列（縦続）に接続されたスイッチＳ４１，Ｓ４２を有するスイッチ回路２７を設け、スイッチＳ４２の出力端子に直列（縦続）に接続された２つのスイッチを有するスイッチ回路を設ける。このとき、スイッチＳ４１の出力端子を例えば出力端子Ｐｏ４に接続し、上記２つのスイッチの出力端子をそれぞれ出力端子Ｐｏ５，Ｐｏ６に接続する。

このように生成する出力電圧の数が増加した場合であっても、上記第１実施形態及び第２実施形態の（１）〜（３）の効果と同様の効果を奏することができる。
なお、図１５において、スイッチＳＷ１１は第１スイッチ回路の一例、スイッチＳ２１は第１のスイッチ素子の一例、スイッチＳ２２は第２のスイッチ素子の一例、スイッチＳ３１は第３のスイッチ素子の一例、スイッチＳ３２は第４のスイッチ素子の一例である。また、スイッチＳ４１は第５のスイッチ素子の一例、スイッチＳ４２は第６のスイッチ素子の一例、コンデンサＣ１は第１コンデンサの一例、コンデンサＣ２は第２コンデンサの一例、コンデンサＣ３は第３コンデンサの一例、コンデンサＣ４は第４コンデンサの一例である。また、駆動出力端子ＤＨ１は第１駆動出力端子の一例、駆動出力端子ＤＨ２は第２駆動出力端子の一例、駆動出力端子ＤＬ２は第３駆動出力端子の一例、駆動出力端子ＤＨ３は第４駆動出力端子の一例、駆動出力端子ＤＬ３は第５駆動出力端子の一例、駆動出力端子ＤＨ４は第６駆動出力端子の一例、駆動出力端子ＤＬ４は第７駆動出力端子の一例である。また、出力端子Ｐｏ１は第１の出力端子の一例、出力端子Ｐｏ２は第２の出力端子の一例、出力端子Ｐｏ３は第３の出力端子の一例、出力端子Ｐｏ４は第４の出力端子の一例、出力電圧Ｖｏ１は第１の出力電圧の一例、出力電圧Ｖｏ２は第２の出力電圧の一例、出力電圧Ｖｏ３は第３の出力電圧の一例、出力電圧Ｖｏ４は第４の出力電圧の一例である。

（他の実施形態）
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記各実施形態では、１つのコイルＬで、入力電圧Ｖｉｎよりも低いＮ個（Ｎは３以上の自然数）の出力電圧Ｖｏ１〜Ｖｏ４を生成する降圧型のＤＣ−ＤＣコンバータ１，１Ａ，１Ｂに具体化した。これに限らず、例えば１つのコイルＬで、入力電圧Ｖｉｎよりも高いＮ個の出力電圧を生成する昇圧型のＤＣ−ＤＣコンバータに具体化してもよい。また、例えば１つのコイルＬで、入力電圧Ｖｉｎを反転させたＮ個の出力電圧を生成する反転型のＤＣ−ＤＣコンバータに具体化してもよい。さらに、上述したような降圧型、昇圧型及び反転型を組み合わせた単一インダクタ多出力型のＤＣ−ＤＣコンバータに具体化してもよい。例えば１つのコイルＬで、入力電圧Ｖｉｎよりも高い出力電圧と、入力電圧Ｖｉｎを反転させた出力電圧とを生成する昇圧型と反転型とを組み合わせたＤＣ−ＤＣコンバータに具体化してもよい。

・上記各実施形態及び上記各変形例では、スイッチＳＷ１１（第１スイッチ回路）の一例としてＮチャネルＭＯＳトランジスタを開示したが、ＰチャネルＭＯＳトランジスタを用いてもよい。また、スイッチＳＷ１１としてバイポーラトランジスタを用いてもよい。あるいは、スイッチＳＷ１１として複数のトランジスタを含むスイッチ回路を用いてもよい。

・上記各実施形態及び上記各変形例では、スイッチＳＷ２１，ＳＷ２２，ＳＷ３１，ＳＷ３２，ＳＷ４１，ＳＷ４２，Ｓ２１，Ｓ２２，Ｓ３１，Ｓ３２，Ｓ４１，Ｓ４２（スイッチ素子）の一例としてＮチャネルＭＯＳトランジスタを開示したが、ＰチャネルＭＯＳトランジスタを用いてもよい。また、スイッチ素子としてバイポーラトランジスタを用いてもよい。あるいは、スイッチ素子として複数のトランジスタを含むスイッチ回路を用いてもよい。

・上記各実施形態及び上記各変形例では、スイッチＳＷ１２（同期側のスイッチ回路）の一例としてＮチャネルＭＯＳトランジスタを開示したが、ＰチャネルＭＯＳトランジスタを用いてもよい。また、スイッチＳＷ１２としてバイポーラトランジスタを用いてもよい。あるいは、スイッチＳＷ１２として複数のトランジスタを含むスイッチ回路を用いてもよい。

・上記各実施形態及び各変形例では、同期整流方式のＤＣ−ＤＣコンバータに具体化したが、非同期整流方式のＤＣ−ＤＣコンバータに具体化してもよい。
・上記各実施形態及び上記各変形例における第１制御部３０，３０Ａ、第２制御部４０，４０Ａ，４０Ｂ、第３制御部５０，５０Ａ，５０Ｂ及び第４制御部６０の内部構成は特に限定されない。

・上記各実施形態及び上記各変形例における発振器７０は、鋸歯状波信号である周期信号ＣＫを生成するようにした。これに限らず、発振器７０が三角波信号を生成するようにしてもよい。

・上記各実施形態及び上記各変形例では、電圧制御モードのＤＣ−ＤＣコンバータに具体化したが、電流制御モードのＤＣ−ＤＣコンバータに具体化してもよい。
・上記各実施形態及び上記各変形例では、ＰＷＭ制御方式のＤＣ−ＤＣコンバータに具体化したが、ＰＦＭ（Pulse Frequency Modulation）制御方式のＤＣ−ＤＣコンバータやＰＳＭ（Pulse Skipping Modulation）制御方式のＤＣ−ＤＣコンバータに具体化してもよい。但し、この場合であっても、入力側のスイッチＳＷ１１，ＳＷ１２をオン・オフ制御する制御信号ＶＨ１，ＶＬ１と、出力側のスイッチ回路２０，２０Ａ，２０Ｂをオン・オフ制御する制御信号とは同一周期の信号であることが好ましい。

１，１Ａ，１ＢＤＣ−ＤＣコンバータ（電源装置）
２，３，４，５負荷
１０コンバータ部
２０，２０Ａ，２０Ｂスイッチ回路（第２スイッチ回路）
２１，２２，２３，２５，２６，２７スイッチ回路（第３スイッチ回路）
３０，３０Ａ第１制御部（第１の制御部）
３１，３１Ａ第１帰還電圧生成回路
４０，４０Ａ第２制御部（第２の制御部）
４０Ｂ第２制御部（第２の制御部及び第３の制御部）
４１，４１Ａ，４１Ｂ第２帰還電圧生成回路
５０，５０Ａ，５０Ｂ第３制御部（第２の制御部）
５１，５１Ａ，５１Ｂ第３帰還電圧生成回路
６０第４制御部（第２の制御部）
６１第４帰還電圧生成回路
７０発振器
８０Ａ制御回路
８１Ａ第１制御回路
８２Ａ第２制御回路
８３Ａ第３制御回路
８４Ａ第４制御回路
Ｌコイル
Ｃ１コンデンサ（第１コンデンサ）
Ｃ２コンデンサ（第２コンデンサ）
Ｃ３コンデンサ（第３コンデンサ）
Ｃ４コンデンサ（第４コンデンサ）
ＳＷ１１スイッチ（第１スイッチ回路）
ＳＷ２１，ＳＷ２２，ＳＷ３１，ＳＷ３２，ＳＷ４１，ＳＷ４２スイッチ
Ｓ２１，Ｓ２２，Ｓ３１，Ｓ３２，Ｓ４１，Ｓ４２スイッチ
Ｐｏ１，Ｐｏ２，Ｐｏ３，Ｐｏ４出力端子（第１出力端子）
Ｖｉｎ入力電圧
Ｖｏ１，Ｖｏ２，Ｖｏ３，Ｖｏ４出力電圧
ＶＦＢ１第１帰還電圧
ＶＦＢ２第２帰還電圧
ＶＦＢ３第３帰還電圧
ＶＦＢ４第４帰還電圧

Claims

コイルと、
前記コイルの第１端子に接続され、前記コイルにエネルギーを蓄えるための第１スイッチ回路と、
前記コイルの第２端子とＮ個（Ｎは３以上の自然数）の第１出力端子との間に設けられた第２スイッチ回路と、
前記Ｎ個の第１出力端子にそれぞれ生成されるＮ個の出力電圧を合成した第１合成電圧と基準電圧との差電圧に応じた誤差信号基づいて、前記第１スイッチ回路をオン・オフ制御する第１制御信号を生成する第１の制御部と、
前記Ｎ個の出力電圧のうち１つの第１出力電圧を除いた残りの（Ｎ−１）個の第２出力電圧に応じた各誤差信号に基づいて、前記第１制御信号と同一の周期で前記第２スイッチ回路をオン・オフ制御する複数の第２制御信号を生成する第２の制御部と、を有し、
前記第２スイッチ回路は、前記コイルの第２端子と前記Ｎ個の第１出力端子との間に縦続に接続されるとともに、前記複数の第２制御信号の信号レベルの組み合わせに応じて、前記Ｎ個の第１出力端子のいずれか１つの第１出力端子を選択的に前記コイルの第２端子に接続する（Ｎ−１）個の第３スイッチ回路を有し、
前記各第３スイッチ回路は２つのスイッチ素子を有し、前記（Ｎ−１）個の第３スイッチ回路のうち１段目の第３スイッチ回路が有する前記２つのスイッチ素子は前記コイルの第２端子に共通に接続され、前記（Ｎ−１）個の第３スイッチ回路のうち２段目以降の第３スイッチ回路が有する前記２つのスイッチ素子は前段の前記第３スイッチ回路が有する前記２つのスイッチ素子の一方のスイッチ素子の出力端子に共通に接続されていることを特徴とする電源装置。
前記第２の制御部は、（Ｎ−１）個の第２出力電圧を合成した第２合成電圧と、前記（Ｎ−１）個の第２出力電圧から、入力する前記第２出力電圧を１個ずつ減らしたＭ個（Ｍは（Ｎ−２），…，１）の第２出力電圧を合成した（Ｎ−２）通りの第３合成電圧とに基づいて、前記第２スイッチ回路をオン・オフ制御することを特徴とする請求項１に記載の電源装置。
前記２段目以降の第３スイッチ回路は、前記１段目の第３スイッチ回路が有する前記２つのスイッチ素子のいずれか一方のスイッチ素子の出力端子のみに縦続に接続され、
前記１段目の第３スイッチ回路が有する前記２つのスイッチ素子の他方のスイッチ素子は、前記Ｎ個の第１出力端子のうち前記第１出力電圧が生成される第１出力端子に直接接続され、
前記２段目以降の第３スイッチ回路が有する前記２つのスイッチ素子は、前記第２出力電圧が生成される前記第１出力端子のうちのいずれか１つの第１出力端子と直接接続された第１スイッチ素子と、次段の前記第３スイッチ回路と縦続接続された、又は前記第２出力電圧が生成される前記第１出力端子のうちのいずれか１つの第１出力端子と直接接続された第２スイッチ素子とを有することを特徴とする請求項２に記載の電源装置。
前記第２の制御部は、ｉ段目（ｉは１〜（Ｎ−１）までの自然数）の前記第３スイッチ回路が有する前記２つのスイッチ素子のいずれか一方のスイッチ素子の出力端子に電気的に接続されたＬ個（Ｌは１〜（Ｎ−１）までの自然数）の前記第１出力端子が接続され、前記Ｌ個の第１出力端子に生成されるＬ個の前記第２出力電圧を合成した結果に基づいて、前記ｉ段目の第３スイッチ回路をオン・オフ制御する前記第２制御信号を生成する（Ｎ−１）個の制御部を有することを特徴とする請求項３に記載の電源装置。
前記２段目以降の第３スイッチ回路は、前記１段目の第３スイッチ回路が有する前記２つのスイッチ素子のいずれか一方のスイッチ素子に縦続に接続された第４スイッチ回路と、前記１段目の第３スイッチ回路が有する前記２つのスイッチ素子の他方のスイッチ素子に縦続に接続された第５スイッチ回路と、を有し、
前記第４スイッチ回路及び前記第５スイッチ回路が有する前記２つのスイッチ素子は、次段の前記第３スイッチ回路と縦続接続されている、又は前記Ｎ個の第１出力端子のうちのいずれか１つの第１出力端子と直接接続されていることを特徴とする請求項２に記載の電源装置。
前記第２の制御部は、前記１段目の第３スイッチ回路が有する前記一方のスイッチ素子に接続されていない所定数の前記第１出力端子が接続され、前記所定数の第１出力端子に生成される所定数の前記第２出力電圧を合成した結果に基づいて、前記１段目の第３スイッチ回路をオン・オフ制御する前記第２制御信号を生成する第３の制御部を有することを特徴とする請求項５に記載の電源装置。
前記Ｎ個の第１出力端子は、２^ｎ個（ｎは２以上の自然数）の第１出力端子であることを特徴とする請求項５又は６に記載の電源装置。
少なくとも第１制御回路と第２制御回路と第３制御回路とを有し、前記第１制御回路の入力端子に接続された第１帰還端子と、前記第１制御回路の出力端子に接続された第１駆動出力端子と、前記第２制御回路の入力端子に接続された第２帰還端子と、前記第２制御回路の出力端子に接続された第２及び第３駆動出力端子と、前記第３制御回路の入力端子に接続された第３帰還端子と、前記第３制御回路の出力端子に接続された第４及び第５駆動出力端子とを有する制御回路と、
前記第１駆動出力端子に制御端子が接続され、第１端子が入力電圧の供給される入力端子に接続され、第２端子がコイルの第１端子に接続された第１スイッチ回路と、
前記第２駆動出力端子に制御端子が接続され、第１端子が前記コイルの第２端子に接続され、第２端子が第１コンデンサ及び第１の出力端子に接続された第１のスイッチ素子と、
前記第３駆動出力端子に制御端子が接続され、第１端子が前記コイルの第２端子に接続された第２のスイッチ素子と、
前記第４駆動出力端子に制御端子が接続され、第１端子が前記第２のスイッチ素子の第２端子に接続され、第２端子が第２コンデンサ及び第２の出力端子に接続された第３のスイッチ素子と、
前記第５駆動出力端子に制御端子が接続され、第１端子が前記第２のスイッチ素子の第２端子に接続され、第２端子が第３コンデンサ及び第３の出力端子に接続された、又は前記第１〜第３のスイッチ素子とは別の２つのスイッチ素子と縦続に接続された第４のスイッチ素子と、
少なくとも、前記第１の出力端子に生成される第１の出力電圧と前記第２の出力端子に生成される第２の出力電圧と前記第３の出力端子に生成される第３の出力電圧とを合成した電圧に応じた第１帰還電圧を前記第１帰還端子に出力する第１帰還電圧生成回路と、
少なくとも、前記第２の出力電圧と前記第３の出力電圧とを合成した電圧に応じた第２帰還電圧を前記第２帰還端子に出力する第２帰還電圧生成回路と、
少なくとも、前記第３の出力電圧に応じた第３帰還電圧を前記第３帰還端子に出力する第３帰還電圧生成回路と、
を有することを特徴とする電源装置。
第１制御回路と第２制御回路と第３制御回路と第４制御回路とを有し、前記第１制御回路の入力端子に接続された第１帰還端子と、前記第１制御回路の出力端子に接続された第１駆動出力端子と、前記第２制御回路の入力端子に接続された第２帰還端子と、前記第２制御回路の出力端子に接続された第２及び第３駆動出力端子と、前記第３制御回路の入力端子に接続された第３帰還端子と、前記第３制御回路の出力端子に接続された第４及び第５駆動出力端子と、前記第４制御回路の入力端子に接続された第４帰還端子と、前記第４制御回路の出力端子に接続された第６及び第７駆動出力端子とを有する制御回路と、
前記第１駆動出力端子に制御端子が接続され、第１端子が入力電圧の供給される入力端子に接続され、第２端子がコイルの第１端子に接続された第１スイッチ回路と、
前記第２駆動出力端子に制御端子が接続され、第１端子が前記コイルの第２端子に接続された第１のスイッチ素子と、
前記第３駆動出力端子に制御端子が接続され、第１端子が前記コイルの第２端子に接続された第２のスイッチ素子と、
前記第４駆動出力端子に制御端子が接続され、第１端子が前記第１のスイッチ素子の第２端子に接続され、第２端子が第１コンデンサ及び第１の出力端子に接続された第３のスイッチ素子と、
前記第５駆動出力端子に制御端子が接続され、第１端子が前記第１のスイッチ素子の第２端子に接続され、第２端子が第２コンデンサ及び第２の出力端子に接続された第４のスイッチ素子と、
前記第６駆動出力端子に制御端子が接続され、第１端子が前記第２のスイッチ素子の第２端子に接続され、第２端子が第３コンデンサ及び第３の出力端子に接続された第５のスイッチ素子と、
前記第７駆動出力端子に制御端子が接続され、第１端子が前記第２のスイッチ素子の第２端子に接続され、第２端子が第４コンデンサ及び第４の出力端子に接続された第６のスイッチ素子と、
前記第１の出力端子に生成される第１の出力電圧と前記第２の出力端子に生成される第２の出力電圧と前記第３の出力端子に生成される第３の出力電圧と前記第４の出力端子に生成される第４の出力電圧とを合成した電圧に応じた第１帰還電圧を前記第１帰還端子に出力する第１帰還電圧生成回路と、
前記第３の出力電圧と前記第４の出力電圧とを合成した電圧に応じた第２帰還電圧を前記第２帰還端子に出力する第２帰還電圧生成回路と、
前記第２の出力電圧と前記第３の出力電圧と前記第４の出力電圧とを合成した電圧に応じた第３帰還電圧を前記第３帰還端子に出力する第３帰還電圧生成回路と、
前記第４の出力電圧に応じた第４帰還電圧を前記第４帰還端子に出力する第４帰還電圧生成回路と、
を有することを特徴とする電源装置。
コイルと、前記コイルにエネルギーを蓄えるための第１スイッチ回路と、前記コイルとＮ個（Ｎは３以上の自然数）の第１出力端子との間に縦続に接続された（Ｎ−１）個のスイッチ回路を有する第２スイッチ回路とを有する電源の制御方法であって、
前記Ｎ個の第１出力端子にそれぞれ生成されるＮ個の出力電圧を合成した第１合成電圧に基づいて、前記第１合成電圧を第１目標値に近づけるように、前記第１スイッチ回路をオン・オフ制御し、
前記Ｎ個の出力電圧のうち１つの第１出力電圧を除いた残りの（Ｎ−１）個の第２出力電圧に基づいて、前記各第２出力電圧を対応する第２目標値に近づけるように、前記第１スイッチ回路のスイッチング周波数と同一の周波数で前記第２スイッチ回路をオン・オフ制御することを特徴とする電源の制御方法。