JP2012504349A - 電子的反射性絶縁スペーサを有する磁束閉鎖stram - Google Patents

電子的反射性絶縁スペーサを有する磁束閉鎖stram Download PDF

Info

Publication number
JP2012504349A
JP2012504349A JP2011529345A JP2011529345A JP2012504349A JP 2012504349 A JP2012504349 A JP 2012504349A JP 2011529345 A JP2011529345 A JP 2011529345A JP 2011529345 A JP2011529345 A JP 2011529345A JP 2012504349 A JP2012504349 A JP 2012504349A
Authority
JP
Japan
Prior art keywords
layer
electrically insulating
memory unit
spin injection
torque memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011529345A
Other languages
English (en)
Other versions
JP5667982B2 (ja
Inventor
チョン,イェンカイ
ディミトロフ,ディミタール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seagate Technology LLC
Original Assignee
Seagate Technology LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seagate Technology LLC filed Critical Seagate Technology LLC
Publication of JP2012504349A publication Critical patent/JP2012504349A/ja
Application granted granted Critical
Publication of JP5667982B2 publication Critical patent/JP5667982B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Magnetic Heads (AREA)

Abstract

反射性絶縁スペーサを有する磁束閉鎖スピン注入トルクメモリが開示される。磁束閉鎖スピン注入トルクメモリ ユニットは、電気的絶縁電子的反射層を介して第2自由磁性層に反強磁性的に連結された第1自由磁性層を含む多層自由磁性素子を含む。電気的絶縁非磁性トンネリングバリヤ層は、自由磁性素子をリファレンス磁性層から隔てる。

Description

背景
広がるコンピュータおよび携帯/通信産業の急速な成長は、高容量の不揮発性ソリッドステートデータ記憶素子に対する爆発的な需要を生み出している。不揮発性メモリ、特にフラッシュメモリは、DRAMに代わりメモリ市場の最大のシェアを占めると考えられている。しかしながらフラッシュメモリは、遅いアクセス速度(〜msの書込および〜50−100nsの読出)、制限された耐久性(〜103−104のプログラミング回数)、およびシステムオンチップ(SoC)に集積化することの難しさといったような、いくつかの欠点を有する。フラッシュメモリ(NANDまたはNOR)は、また、32nmノード、および、それより先での重要なスケーリング問題に直面する。
磁気抵抗ランダムアクセスメモリ(MRAM)は、将来の不揮発性および普遍のメモリに対する別の有望な候補である。MRAMは、不揮発性、高い書込/読出速度(<10ns)、ほとんど制限のないプログラミング耐久性(>1015サイクル)、および待機電力が0であるという特徴を有する。MRAMの基本的な構成要素は、磁気トンネリング接合(MTJ)である。データの記憶は、高抵抗状態と低抵抗状態との間でMTJの抵抗を切換えることによって実現される。MRAMは、MTJの磁化を切換えるための、電流で誘起された磁場を用いることによってMTJ抵抗を切換える。MTJのサイズが縮小されるにつれて切換磁場の大きさが増大し、切換の変動がより厳しくなる。すなわち、発生した高い電力消費が従来のMRAMのスケーリングを制限する。
近年、スピン偏極電流で誘起された磁化の切換に基づく新しい書込機構がMRAMの設計に導入された。スピン注入トルクRAM(STRAM)と呼ばれるこの新しいMRAM設計は、MTJを流れる(双方向の)電流を用いて抵抗の切換を実現する。すなわち、STRAMの切換機構は局所的に制約されて、STRAMは従来のMRAMよりも優れたスケーリング特性を有すると考えられる。
しかしながらSTRAMが製造段階に入る前には、歩留まりを制限する多数の要因が克服されなければならない。従来のSTRAM設計における1つの懸念事項は、STRAMセルの自由層の間での厚みのトレードオフである。自由層が厚くなるにつれ熱安定性とデータ保持力とが改善するが、スイッチング電流が自由層の厚みに比例するためにスイッチング電流の必要量も増大する。したがって、STRAMセルを抵抗データ状態の間で切換えるために要求される電流の量が大きくなる。
簡単な要約
本開示は、反射性絶縁スペーサを含む磁束閉鎖スピン注入トルクメモリユニットに関連する。反射性絶縁スペーサは、電気的絶縁電子的反射層とも呼ばれる。電気的絶縁電子的反射層は、スピン電子を自由層にはね返し、自由層の磁化方向の切り替えを支援し、それによって、スピン注入トルクメモリユニットに対して要求されるスイッチング電流を低減する。
ある特定の実施例において、反射性絶縁スペーサを有する磁束閉鎖スピン注入トルクメモリが開示される。磁束閉鎖スピン注入トルクメモリユニットは、電気的絶縁電子的反射層を介して第2自由磁性層に反強磁性的に連結された第1自由磁性層を含む多層自由磁性素子を含む。電気的絶縁非磁性トンネリングバリア層は、第1磁性素子をリファレンス磁性層から隔てる。
これらのおよびさまざまな他の特徴ならびに利点は、以下に続く詳細な説明を読むことから明らかとなるであろう。
図面の簡単な説明
本開示は、添付の図面と関連して、以下に続く本開示のさまざまな実施形態の詳細な説明を考慮することで、より完全に理解され得る。
低抵抗状態の例示的な磁気トンネリング接合(MTJ)の断面概略図である。 高抵抗状態の例示的なMTJの断面概略図である。 例示的なスピン注入トルクメモリユニットの概略図である。 例示的な、不均一な電気的絶縁電子的反射層の概略的な断面図である。 別の例示的な、不均一な電気的絶縁電子的反射層の概略的な断面図である。 多層リファレンス層を含む例示的な磁束閉鎖スピン注入トルクメモリユニットの概略図である。 スペーサ層を含む例示的な磁束閉鎖スピン注入トルクメモリユニットの概略図である。 スペーサ層および多層リファレンス層を含む例示的な磁束閉鎖スピン注入トルクメモリユニットの概略図である。 スペーサ層および第2反射性スペーサ層を含む例示的な磁束閉鎖スピン注入トルクメモリユニットの概略図である。 スペーサ層、多層リファレンス層、および、第2反射性スペーサ層を含む例示的な磁束閉鎖スピン注入トルクメモリユニットの概略図である。
図面は、必ずしも一定に比率の縮尺ではない。図面で用いられる同様の符号は同様の要素を参照する。しかしながら、特定の図面中の要素を参照するために符号を使用することが、別の図面において同じ符号が付された要素を制限することを意図するものではないということが理解されるであろう。
詳細な説明
以下の説明において、説明の一部を形成する添付の図面の組が参照され、図面においては、図示によって、いくつかの特定の実施形態が示される。他の実施形態が意図されるとともに、本開示の範囲または精神から逸脱することなくなされ得るということが理解されるべきである。したがって、以下の詳細な説明は限定する意味で解釈されるべきではない。本明細書で与えられる定義は、本明細書で頻繁に用いられる特定の用語の理解を容易にするためのものであり、本開示の範囲を制限することを意味するものではない。
それ以外が示されていなければ、明細書および特許請求の範囲で用いられる形状、量および物理特性を表わすすべての数は、「約(about)」との用語によって、すべての例において変更されるということが理解されるべきである。したがって、逆に示されていなければ、上述の明細書および添付の特許請求の範囲において説明される数値パラメータは近似であって、その近似は、本明細書に開示された教示を利用する当業者によって取得されることが目指される所望の特性に依存して変化し得る。
端点による数値範囲の記述は、その範囲内に包含されるすべての数(たとえば1から5は、1,1.5,2,2.75,3,3.80,4.5を含む)およびその範囲内の任意の範囲を含む。
この明細書および添付の特許請求の範囲において用いられるように、単数形「a」、「an」、「the」は、その内容が明らかにそれ以外を示さない限りは、複数の対象を有する実施形態を包含する。この明細書および添付の特許請求の範囲において用いられるように、「または(or)」との用語は、その内容が明らかにそれ以外を示さない限りは、概して「および/または(and/or)」を含む意味において用いられる。
本開示は、反射性絶縁スペーサを含む磁束閉鎖スピン注入トルクメモリに関連する。反射性絶縁スペーサは、電気的絶縁電子的反射層とも呼ばれる。電気的絶縁電子的反射層は、自由層磁化方向を切り替えることを支援するためにスピン電子を自由層にはね返し、スピン注入トルクメモリユニットに対して要求される切替電流を低減する。自由層素子の磁束閉鎖構造は、メモリユニットの熱的安定性とデータ保持力とを向上する。さらに、メモリセルアレイ内の隣接するメモリの磁気妨害は、自由層素子の略ゼロのモーメントに起因して最小化される。本開示は特に限定されるものではないが、以下に与えられる例の議論を通じて、本開示のさまざまな局面の理解が得られるであろう。
図1は、低抵抗状態における例示的な磁気トンネリング接合(MTJ)セル10の断面概略図であり、図2は、高抵抗状態における例示的なMTJセル10の断面の概略図である。MTJセルは、高抵抗状態と低抵抗状態との間で切換可能な任意の有用なメモリセルであり得る。多くの実施形態において、本明細書で記述される可変抵抗性メモリセルは、スピン注入トルクメモリセルである。
MTJセル10は、強磁性自由層12と、強磁性リファレンス(すなわち固定された)層14とを含む。強磁性自由層12と強磁性リファレンス層14とは酸化バリア層13またはトンネリングバリア層によって分離される。第1の電極15は強磁性自由層12と電気的に接触し、第2の電極16は、強磁性リファレンス層14と電気的に接触している。強磁性層12,14は、たとえば、Fe、Co、Niのような任意の実用的な強磁性(FM)合金からなり得て、絶縁トンネリングバリア層13は、たとえば酸化物素材(たとえばAl23またはMgO)のような電気的絶縁素材からなり得る。他の適切な素材もまた用いられ得る。
電極15,16は、強磁性層12,14を流れる読出電流および書込電流を与える制御回路に、強磁性層12,14を電気的に接続する。MTJセル10の抵抗は、強磁性層12,14の磁化ベクトルの相対的な方向または磁化方向によって決定される。強磁性リファレンス層14の磁化方向は所定の方向に固定される一方で、強磁性自由層12の磁化方向はスピントルクの影響下で自由に回転する。強磁性リファレンス層14の固定は、たとえば、PtMn、IrMnおよびその他のような反強磁性的に整えられた素材を用いた交換バイアスの使用を通じて達成され得る。
図1は、低抵抗状態でのMTJセル10を示し、低抵抗状態では、強磁性自由層12の磁化方向が強磁性リファレンス層14の磁化方向と平行であり同じ方向である。これは、低抵抗状態または「0」データ状態と呼ばれる。図2は、高抵抗状態でのMTJセル10を示し、高抵抗状態では、強磁性自由層12の磁化方向が強磁性リファレンス層14の磁化方向と反平行であり逆方向にある。これは高抵抗状態または「1」データ状態と呼ばれる。
MTJセル10の磁性層を通る電流がスピン偏極されて、MTJセル10の自由層12にスピントルクを与える場合に、スピン注入を通じて、MTJセル10の抵抗状態、したがってデータ状態を切換えることが起こる。十分なスピントルクが自由層12に与えられた場合、自由層12の磁化方向は、2つの反対方向の間で切換わり得て、したがって、電流の方向に応じて、MTJセル10が平行状態(すなわち低抵抗状態または「0」データ状態)と反平行状態(すなわち高抵抗状態または「1」データ状態)との間で切換わり得る。
例示的なスピン注入トルクMTJセル10は、固定された磁性層14に対する自由磁性層12の相対的な磁化状態を変化させることによって、データビットが磁気トンネリング接合セルに記憶される場合に、複数の可変抵抗メモリセルを含むメモリデバイスを構築するために用いられ得る。記憶されたデータビットは、セルの抵抗を測定することによって読出され得るが、セルの抵抗は、固定された磁性層に対する自由層の磁化方向によって変化する。スピン注入トルクMTJセル10が不揮発性ランダムアクセスメモリの特性を有するために、自由層はランダムな変動に対して熱安定性を示し、その結果、自由層の方向は、そのような変化が生じるようにそれが制御された場合のみ変化する。この熱安定性は、たとえばビットサイズ、形状および結晶異方性といった異なる方法を用いることによる磁気異方性によって達成し得る。さらなる異方性が、交換または磁場のいずれかを通じた、他の磁性層との磁気結合を通じて得られ得る。一般的に、異方性は、薄い磁性層において容易軸(soft axis)と困難軸(hard axis)とを形成する。困難軸と容易軸とは、通常では磁場の形をとる外部エネルギの大きにより定義され、外部エネルギは、より高い飽和磁場を要求する困難軸により、磁化の方向をその方向に完全に回転させる(飽和させる)ことが必要とされる。
図3は、例示的なスピン注入トルクメモリユニット20の概略図である。スピン注入トルクメモリユニット20は、多層自由磁性素子FLと、リファレンス磁性層RLと、多層自由磁性素子FLをリファレンス磁性層RLから隔てる電気的絶縁非磁性トンネリングバリア層TBとを含む。
多層自由磁性素子FLは、電気的絶縁電子的反射層ERを介して第2自由磁性層FL2に強磁性的に連結された第1自由磁性層FL1を含む。第1自由磁性層FL1は、第2磁性層FL2の磁化方向と反平行の関係にある磁化方向を有する。したがって、この二重接合自由層素子は、「磁束閉鎖」構造と呼ばれる。反強磁性的な連結は、中間層連結または静的連結のいずれかからもたらされ得る。したがって、この磁束閉鎖自由磁性素子は、スピン偏極した電流によって容易に切り替えられる。この磁束閉鎖自由磁性素子は、高い熱的安定性と高いデータ保持力とを有する。磁束閉鎖自由磁性素子の正味モーメントがゼロまたは略ゼロであることに加えて、隣接するセルに静的磁場が与えられず、セル間の干渉が最小限にされる。
リファレンス磁性層RLは、上記のように、0.5よりも大きい、許容できるスピン偏極範囲を有する任意の実用的な強磁性素材であり得る。自由磁性層FL1およびFL2は、上述したように、許容できる異方性を有する任意の強磁性素材であり得る。第1電極層E1と第2電極層E2とは、2つの反対方向の間で多層自由磁性層FLの磁化方向を切換えることが可能な電子の流れを提供し、したがって、上記のように、スピン注入トルクメモリユニット20は、電流の方向に依存して平行状態(すなわち低抵抗状態または「0」データ状態)と反平行状態(すなわち高抵抗状態または「1」データ状態)との間で切換わり得る。
電気的絶縁電子的反射層ERは、薄い酸化物層または窒化物層であり得るとともに、たとえばMgO、CuO、TiO、AlO、TaO、TaNまたはSiNのような、任意の有用な電気的絶縁電子的反射素材から形成され得る。電気的絶縁電子的反射層ERの厚みは3〜15オングストロームの範囲内、または5〜15オングストロームの範囲内であり得る。電気的絶縁電子的反射層ERは、1〜10オームμm2の面積抵抗を有し得る。
電気的絶縁電子的反射層ERは、電子の少なくとも一部を自由磁性層FL1および/またはFL2にはね返し、電子の少なくとも一部を通過させることが可能である。これらの反射された電子はスピン電流効率を高めることができ、平行状態(すなわち低抵抗状態または「0」データ状態)と反平行状態(すなわち高抵抗状態または「1」データ状態)との間でメモリユニット20を切換えるために、磁束閉鎖スピン注入トルクメモリユニット20に供給する必要がある電流の量を、効果的に低減する。したがって、電気的絶縁電子的反射層ERは、スピン電子を反射してスピン電流効率を高めることが可能であるので、スイッチング電流は大きく減少し得る。
いくつかの実施形態において、電気的絶縁電子的反射層ERは、不均一な厚みを有し得る。これに起因する傾斜電流は、スピン効率をさらに増加させて、スイッチング電流をさらに減少させる。不均一な電気的絶縁電子的反射層ERはまた、出力信号を維持するための直列抵抗をも低減する。
いくつかの実施形態において、電気的絶縁電子的反射層ERは、不均一な厚みを有し得る。これに起因する傾斜電流は、スピン効率をさらに増加させて、スイッチング電流をさらに減少させる。不均一な電気的絶縁電子的反射層ERはまた、出力信号を維持するための直列抵抗をも低減する。不均一な電気的絶縁電子的反射層ERの2つの実施形態が示されるとともに以下に説明されているが、任意の不均一な電気的絶縁電子的反射層ER構造がこの開示の範囲内にあることが理解される。
図4Aは、例示的な、不均一な電気的絶縁電子的反射層ERの概略断面図である。不均一な厚みを有する電気的絶縁電子的反射層ERの、この図示された実施形態において、電気的絶縁電子的反射層ERは対向する主表面S1およびS2を有し、主表面S1およびS2は、頂点と谷とを定義するとともに、電気的絶縁電子的反射層ERに複数の異なる厚みT1,T2およびT3を与える。電流は、電気的絶縁電子的反射層ERの厚み方向に沿って、対向する平坦ではない主表面S1およびS2を通る。
図4Bは、別の例示的な不均一な電気的絶縁電子的反射層ERの概略断面図である。不均一な厚みを有する電気的絶縁電子的反射層ERの、この図示された実施形態において、電気的絶縁電子的反射層ERは対向する平坦な主表面S1およびS2を有する。対向する平坦な主表面S1およびS2は、第1の厚みT1、および低下した第2の厚みとを有する、連続的に傾斜した電気的絶縁電子的反射層ERを規定する。電流は、電気的絶縁電子的反射層ERの厚み方向に沿って、対向する平坦ではない主表面S1およびS2を通る。
図5は、別の例示的な磁束閉鎖スピン注入トルクメモリユニット30の概略図である。この実施例は、図3に、リファレンス層RLを形成する合成反強磁性素子を追加したものに類似する。スピン注入トルクメモリユニット30は、多層自由磁性素子FL、リファレンス磁性層RL、および、多層自由磁性素子FLをリファレンス磁性層RLから隔てる電気的絶縁非磁性トンネリングバリア層TBを含む。
多層自由磁性素子FLは、電気的絶縁電子的反射層ERを介して第2自由磁性層FL2に反強磁性的に連結された第1自由磁性層FL1を含む。第1自由磁性層FL1は、第2磁性層FL2の磁化方向と反平行の関係にある磁化方向を有する。したがって、この二重接合自由層素子は、上述したように、「磁束閉鎖」構造と呼ばれる。
示されたリファレンス磁性層RLは、合成反強磁性素子と呼ばれる。合成反強磁性素子は、第1強磁性層FM1と、電導性非磁性スペーサ層SP1によって隔てられる第2強磁性層FM2とを含む。電導性非磁性スペーサ層SP1は、第1強磁性層FM1と第2強磁性層FM2とが反強磁性的に並べられるように構成される。多くの実施例において、第1反強磁性層FM1と第2反強磁性層FM2とは反平行の磁化方向を有し、そのような方向の1つが図示される。反強磁性層AFMは第2電極層E2に隣接する。反強磁性層AFMは、第1強磁性層FM1と第2強磁性層FM2の磁化方向の固定を支援する。
開示されたスピン注入トルクメモリユニットにおいて合成反強磁性素子を用いることには多くの利点がある。いくつかの利点は、自由層の静的磁場が低減され、リファレンス層の熱的安定性が向上し、層間拡散が低減されるということを含む。
第1強磁性層FM1は、上述したように、0.5以上の許容可能なスピン偏極範囲を有する任意の有用な強磁性素材であり得る。第2強磁性層FM2は、上述したように、任意の有用な強磁性素材であり得る。反強磁性層AFMは、たとえば、PtMn、IrMnなどのような反強磁性的に整えられた素材を用いた交換バイアスの使用によって強磁性層を固定する。電導性非磁性スペーサ層SP1は、たとえば、Ru、Pdなどのような任意の有用な電導性非強磁性素材であり得る。
自由磁性層FL1およびFL2は、上述したように、許容可能な異方性を有する任意の強磁性素材であり得る。第1電極層E1と第2電極層E2とは、多層自由磁性素子FLの磁化方向を、反対向きにすることができる電子の流れを供給し、結果として、上述したように、スピン注入トルクメモリユニット30は、平行状態(すなわち、低抵抗状態または「0」データ状態)と、反平行状態、反平行状態(すなわち、高抵抗状態または「1」データ状態)とが、電流の向きに応じて切換えられる。
電気的絶縁電子的反射層ERは、酸化層または窒化層であり得、たとえば、MgO、CuO、TiO、AlO、TaO、TaN、またはSiNのような任意の有用な電気的絶縁電子的反射素材で形成される。電気的絶縁電子的反射層ERの厚さは、3〜15オングストローム、または5〜15オングストロームの範囲内にあり得る。電気的絶縁電子的反射層ERは、1〜10オームμm2の面積抵抗を有する。
電気的絶縁電子的反射層ERは、電子の少なくとも一部を、自由磁性層FL1および/またはFL2にはね返し、電子の少なくとも一部が、電気的絶縁電子的反射層ERを通過することを許容することができる。これらの反射された電子はスピン電流効率を拡大することができ、磁束閉鎖スピン注入トルクメモリユニット30を平行状態(すなわち、低抵抗状態または「0」データ状態)と反平行(すなわち、高抵抗状態または「1」データ状態)との間で切換えるために磁束閉鎖スピン注入トルクメモリユニット30に加える必要がある電流の量を効果的に低減することができる。したがって、電気的絶縁電子的反射層ERがスピン電流効率を増加するようにスピン電子を反射することができるので、スイッチング電流が大幅に低減され得る。
いくつかの実施例において、電気的絶縁電子的反射層ERは、不均一の厚さを有し得る。この結果得られる傾斜した電流は、スイッチング電流をさらに低減するようにスピン効率をさらに増加させることができる。不均一の電気的絶縁電子的反射層ERは、出力信号を維持するための直列抵抗も低減することができる。
図6Aは、別の例示的な磁束閉鎖スピン注入トルクメモリユニット40の概略図である。この実施例は、図3に、多層自由磁性素子FLの中に電導性非磁性スペーサ層SP2を加えたものに類似する。スピン注入トルクメモリユニット40は、多層自由磁性素子FL、リファレンス磁性層RL、および、多層自由磁性素子FLをリファレンス磁性層RLから隔てる電気的絶縁非磁性トンネリングバリア層TBを含む。
多層自由磁性素子FLは、電気的絶縁電子的反射層ERおよび電導性非磁性スペーサ層SP2を介して第2自由磁性層FL2と反強磁性的に連結された第1自由磁性層FL1を含む。電導性非磁性スペーサ層SP2は、電気的絶縁電子的反射層ERと第2自由磁性層FL2とを隔てる。しかしながら、別の実施例において、電導性非磁性スペーサ層SP2は、電気的絶縁電子的反射層ERと第1自由磁性層FL1とを隔てる。第1自由磁性層FL1は、第2自由磁性層FL2の磁化方向と反平行の関係にある磁化方向を有する。したがって、上述したように、この二重接合自由層素子は、「磁束閉鎖」構造と呼ばれる。
図6Bは、別の例示的な磁束閉鎖スピン注入トルクメモリユニット40の概略図である。この実施例は、図6Aにリファレンス層RLを形成する合成反強磁性素子を加えたものに類似する。スピン注入トルクメモリユニット40は、多層自由磁性素子FL、リファレンス磁性素子RL、および、多層自由磁性素子FLをリファレンス磁性層RLから隔てる電気的絶縁非磁性トンネリングバリア層TBを含む。
図示されたリファレンス磁性層RLは、合成反強磁性素子と呼ばれる。合成反強磁性素子は、第1強磁性層FM1と、電導性非磁性スペーサ層SP1によって隔てられた第2強磁性層FM2とを含む。電導性非磁性スペーサ層SP1は、第1強磁性層FM1と第2強磁性層FM2とが反強磁性的に並べられるように構成され、多くの実施例において、第1強磁性層FM1と第2強磁性層FM2とは、図示されたように、反平行の磁化方向を有する。反強磁性層AFMは、第2電極層E2と隣接する。反強磁性層AFMは、第1強磁性層FM1および第2強磁性層FM2の磁化方向の固定を支援する。開示されたスピン注入トルクメモリユニットに合成反強磁性素子を用いることには多くの利点がある。いくつかの利点は、自由層の静的な磁場が低減され、リファレンス層の熱的な安定性が向上し、層間拡散が低減されるということを含む。
第1強磁性層FM1および第2強磁性層FM2は、上述したように0.5以上の許容可能なスピン偏極範囲を有する任意の有用な強磁性素材であり得る。反強磁性層AFMは、たとえば、PtMn、IrMnなどのような反強磁性的に並べられた素材とバイアスを交換することによって、強磁性層を固定する。反強磁性層AFMは、たとえば、PtMn、IrMnなどの反強磁性的に並べられた素材との交換バイアスを用いることによって、強磁性層を固定する。電導性非磁性スペーサ層SP1およびSP2は、たとえば、Ru、Pdなどのような任意の有用な電導性非強磁性素材から形成され得る。
自由磁性層FL1およびFL2は、上述したように、許容可能な異方性を有する任意の強磁性素材であり得る。第1電極層E1および第2電極層E2は、多層自由磁性素子FLの磁化方向を反対方向に切換えることができる電子の流れを供給し、結果として、スピン注入トルクメモリユニット40において、平行状態(すなわち、低抵抗状態または「0」データ状態)と反平行状態(すなわち、高抵抗状態または「1」データ状態)とが、上述したように電流の流れの方向に依存して切換えられ得る。
電気的絶縁電子的反射層ERは薄い酸化層または窒化層であり得、たとえば、MgO、CuO、TiO、AlO、TaO、TaN、またはSiNのような任意の有用な電気的絶縁電子的反射素材から形成され得る。電気的絶縁電子的反射層ERの厚さは、3〜15オングストロームまたは5〜15オングストロームの範囲内にあり得る。多くの実施例において、電気的絶縁電子的反射層ERは、1から10オームμm2の面積抵抗を有する。
多層自由磁性素子FLが、(3〜20オングストロームの厚さを有する)電気的絶縁電子的反射層ERと、(5〜20オングストロームの厚さを有する)電導性非磁性スペーサ層SP2とを含むいくつかの実施例において、電気的絶縁電子的反射層ERは、たとえば5〜50オームμm2のような大きな面積抵抗を有し得る。これらの実施例に対して好適な電気的絶縁電子的反射層ERの素材は、電導性非磁性スペーサ層SP2素材がたとえば、Cu、Au、Ag、Cr、Al、Ta、Ru、またはWを含む場合において、たとえばCoFe−O、AlO、NiFeO、MgO、CoFeB−O、NiFe−Oを含む。
電気的絶縁電子的反射層ERは、電子の少なくとも一部を、自由磁性層FL1および/またはFL2にはね返し、電子の少なくとも一部が、電気的絶縁電子的反射層ERを通過することを許容することができる。これらの反射された電子はスピン電流効率を拡大することができ、磁束閉鎖スピン注入トルクメモリユニット30を平行状態(すなわち、低抵抗状態または「0」データ状態)と反平行(すなわち、高抵抗状態または「1」データ状態)との間で切換えるために磁束閉鎖スピン注入トルクメモリユニット40に加える必要がある電流の量を効果的に低減することができる。したがって、電気的絶縁電子的反射層ERがスピン電流効率を増加するようにスピン電子を反射することができるので、スイッチング電流が大幅に低減され得る。
いくつかの実施例において、電気的絶縁電子的反射層ERは、上述したように、不均一の厚さを有し得る。この結果得られる傾斜した電流は、スイッチング電流をさらに低減するようにスピン効率をさらに増加させることができる。不均一の電気的絶縁電子的反射層ERは、出力信号を維持するための直列抵抗も低減することができる。
図7Aは、別の例示的な磁束閉鎖スピン注入トルクメモリユニット50の概略図である。この実施例は、図6Aに、多層自由磁性素子FLの中に電気的絶縁電子的反射層ERを加えたものに類似する。スピン注入トルクメモリユニット40は、多層自由磁性素子FL、リファレンス磁性層RL、および、多層自由磁性素子FLをリファレンス磁性層RLから隔てる電気的絶縁非磁性トンネリングバリア層TBを含む。
多層自由磁性素子FLは、電気的絶縁電子的反射層ERおよび電気的絶縁電子的反射層ERを介して第2自由磁性層FL2と反強磁性的に連結された第1自由磁性層FL1と、第2電気的絶縁電子的反射層ER2とを含む。電導性非磁性スペーサ層SP2は、電気的絶縁電子的反射層ERと第2電気的絶縁電子的反射層ER2とを隔てる。第1自由磁性層FL1は、第2自由磁性層FL2の磁化方向と反平行の関係にある磁化方向を有する。したがって、上述したように、この二重接合自由層素子は、「磁束閉鎖」構造と呼ばれる。
図7Bは、別の例示的な磁束閉鎖スピン注入トルクメモリユニット50の概略図である。この実施例は、図7Aにリファレンス層RLを形成する合成反強磁性素子を加えたものに類似する。スピン注入トルクメモリユニット40は、多層自由磁性素子FL、リファレンス磁性素子RL、および、多層自由磁性素子FLをリファレンス磁性層RLから隔てる電気的絶縁非磁性トンネリングバリア層TBを含む。
図示されたリファレンス磁性層RLは、合成反強磁性素子と呼ばれる。合成反強磁性素子は、第1強磁性層FM1と、電導性非磁性スペーサ層SP1によって隔てられた第2強磁性層FM2とを含む。電導性非磁性スペーサ層SP1は、第1強磁性層FM1と第2強磁性層FM2とが反強磁性的に並べられるように構成され、多くの実施例において、第1強磁性層FM1と第2強磁性層FM2とは、図示されたように、反平行の磁化方向を有する。反強磁性層AFMは、第2電極層E2と隣接する。反強磁性層AFMは、第1強磁性層FM1および第2強磁性層FM2の磁化方向の固定を支援する。
開示されたスピン注入トルクメモリユニットに合成反強磁性素子を用いることには多くの利点がある。いくつかの利点は、自由層の静的な磁場が低減され、リファレンス層の熱的な安定性が向上し、層間拡散が低減されるということを含む。
第1強磁性層FM1および第2強磁性層FM2は、上述したように0.5以上の許容可能なスピン偏極範囲を有する任意の有用な強磁性素材であり得る。反強磁性層AFMは、たとえば、PtMn、IrMnなどの反強磁性的に調整された素材を用いて交換バイアス使用することによって、強磁性層を固定する。電導性非磁性スペーサ層SP1およびSP2は、たとえば、Ru、Pdなどのような任意の有用な電導性非強磁性素材から形成され得る。
自由磁性層FL1およびFL2は、上述したように、許容可能な異方性を有する任意の強磁性素材であり得る。第1電極層E1および第2電極層E2は、多層自由磁性素子FLの磁化方向を反対方向に切換えることができる電子の流れを供給し、結果として、スピン注入トルクメモリユニット50において、平行状態(すなわち、低抵抗状態または「0」データ状態)と反平行状態(すなわち、高抵抗状態または「1」データ状態)とが、上述したように電流の流れの方向に依存して切換えられ得る。
電気的絶縁電子的反射層ERおよび/またはER2は、独立した薄い酸化層または窒化層であり得、たとえば、MgO、CuO、TiO、AlO、TaO、TaN、またはSiNのような任意の有用な電気的絶縁電子的反射素材から形成され得る。電気的絶縁電子的反射層ERおよび/またはER2の厚さは、3〜15オングストロームまたは5〜15オングストロームの範囲内にあり得る。多くの実施例において、電気的絶縁電子的反射層ERおよび/またはER2は、1から10オームμm2の面積抵抗を有する。
多層自由磁性素子FLが、(5〜20オングストロームの厚さを有する)電導性非磁性スペーサ層SP2によって隔てられる(各々が3〜20オングストロームの厚さを有する)2つの電気的絶縁電子的反射層ERおよびER2を含むいくつかの実施例において、電気的絶縁電子的反射層ERおよびER2は、たとえば5〜50オームμm2のような大きな面積抵抗を有し得る。これらの実施例に対して好適な電気的絶縁電子的反射層ERおよびER2の素材は、電導性非磁性スペーサ層SP2の素材がたとえば、Cu、Au、Ag、Cr、Al、Ta、Ru、またはWを含む場合において、たとえばCoFe−O、AlO、NiFeO、MgO、CoFeB−O、NiFe−Oを含む。
電気的絶縁電子的反射層ERおよびER2は、電子の少なくとも一部を、自由磁性層FL1および/またはFL2にはね返し、電子の少なくとも一部が、電気的絶縁電子的反射層ERおよびER2を通過することを許容することができる。これらの反射された電子はスピン電流効率を拡大することができ、磁束閉鎖スピン注入トルクメモリユニット30を平行状態(すなわち、低抵抗状態または「0」データ状態)と反平行(すなわち、高抵抗状態または「1」データ状態)との間で切換えるために磁束閉鎖スピン注入トルクメモリユニット50に加える必要がある電流の量を効果的に低減することができる。したがって、電気的絶縁電子的反射層ERおよびER2がスピン電流効率を増加するようにスピン電子を反射することができるので、スイッチング電流が大幅に低減され得る。
いくつかの実施例において、電気的絶縁電子的反射層ERおよびER2の一方あるいは両方は、上述したように、不均一の厚さを有し得る。この結果得られる傾斜した電流は、スイッチング電流をさらに低減するようにスピン効率をさらに増加させることができる。不均一の電気的絶縁電子的反射層ERおよび/またはER2は、出力信号を維持するための直列抵抗も低減することができる。
いくつかの実施例において、上述した磁束閉鎖スピン注入トルクメモリユニットは、スピン電子を反射する代わりにスピン電子を拡散する素材層を含み得る。このスピン電子拡散層は上述した電気的絶縁電子的反射層に加えてもしくは代わりになり得る。加えもしくは置き換えられ得る。スピン電子拡散層は、たとえばRu、Pd、Ta、Pt、Alなどのような電導性金属から形成され得る。この層の厚さは10〜50オングストロームの範囲内であり得る。
したがって、電子的反射絶縁スペーサを有する磁束閉鎖STRAMの実施例が開示された。上述したものの実施および他の実施は、以下の特許請求の範囲の範囲内にある。当業者は、それらの開示された実施例とは別の実施例を用いて本開示を実用化することができる。開示された実施例は説明のためのものであって限定すべきものではなく、本発明は、以下の特許請求の範囲によってのみ限定される。

Claims (20)

  1. 電気的絶縁電子的反射層を介して第2自由磁性層に反強磁性的に連結された第1自由磁性層を含む多層自由磁性素子と、
    リファレンス磁性層と、
    リファレンス磁性層から前記自由磁性素子を隔てる電気的絶縁非磁性トンネルバリヤ層とを含む、スピン注入トルクメモリユニット。
  2. 前記電気的絶縁電子的反射層は、不均一の厚さを有する、請求項1に記載のスピン注入トルクメモリユニット
  3. 前記電気的絶縁電子的反射層は、3〜15オングストロームの範囲にある厚さ値を有する、請求項1に記載のスピン注入トルクメモリユニット。
  4. 前記電気的絶縁電子的反射層は、MgO、CuO、TiO、AlO、TaO、TaNまたはSiNを含む、請求項1に記載のスピン注入トルクメモリユニット。
  5. 前記電気的絶縁電子的反射層は、1〜10オームμm2の面積抵抗を有する、請求項1に記載のスピン注入トルクメモリユニット。
  6. 前記リファレンス磁性層は、合成反強磁性素子を含む、請求項1に記載のスピン注入トルクメモリユニット。
  7. 前記多層自由磁性素子は、前記電気的絶縁電子的反射層を前記第1自由磁性層または前記第2自由磁性層のうちの1つから隔てる電導非磁性層をさらに含む、請求項1に記載のスピン注入トルクメモリユニット。
  8. 前記多層自由磁性素子は第2の電気的絶縁電子的反射層をさらに含み、前記電導非磁性層は、前記電気的絶縁電子的反射層を前記第2の電気的絶縁電子的反射層から隔てる、請求項7に記載のスピン注入トルクメモリユニット。
  9. 前記電導非磁性層は、5〜20オングストロームの範囲にある厚さ値を有する、請求項7に記載のスピン注入トルクメモリユニット。
  10. 前記電導非磁性層は、Ta、Cu、Ru、またはAuを含む、請求項7に記載のスピン注入トルクメモリユニット。
  11. 電気的絶縁電子的反射層および電導非強磁性層を介して第2自由磁性層に反強磁性的に連結された第1自由磁性層を含む多層自由磁性素子と、
    リファレンス磁性層と、
    前記自由磁性素子を前記リファレンス磁性層から隔てる.電気的絶縁非磁性トンネルバリヤ層とを含む、磁束閉鎖スピン注入トルクメモリユニット。
  12. 前記電気的絶縁電子的反射層は、不均一の厚さを有する、請求項11に記載の磁束閉鎖スピン注入トルクメモリユニット、
  13. 前記電気的絶縁電子的反射層は、3〜15オングストロームの範囲にある厚さ値を有する、請求項11に記載の磁束閉鎖スピン注入トルクメモリユニット、
  14. 前記電気的絶縁電子的反射層は、MgO、CuO、TiO、AlO、TaO、TaN、またはSiNを含む、請求項11に記載の磁束閉鎖スピン注入トルクメモリユニット。
  15. 前記電気的絶縁電子的反射層は、1〜10オームμm2の面積抵抗を有する、請求項11に記載の磁束閉鎖スピン注入トルクメモリユニット。
  16. 前記リファレンス磁性層は、合成反強磁性素子を含む、請求項11に記載の磁束閉鎖スピン注入トルクメモリユニット、
  17. 前記多層自由磁性素子は、第2の電気的絶縁電子的反射層をさらに含み、前記電導非磁性層は、前記電気的絶縁電子的反射層を前記第2の電気的絶縁電子的反射層から隔てる、請求項11に記載の磁束閉鎖スピン注入トルクメモリユニット。
  18. 前記電導非強磁性層は、5〜20オングストロームの範囲にある厚さ値を有する、請求項11に記載の磁束閉鎖スピン注入トルクメモリユニット。
  19. 前記電導非磁性層は、Ta、Cu、Ru、またはAuを含む、請求項11に記載の磁束閉鎖スピン注入トルクメモリユニット。
  20. 3〜15オングストロームの範囲にある厚さを有し、MgO、CuO、TiO、AlO、TaO、TaN、またはSiNを含む電気的絶縁電子的反射層を介して第2自由磁性層に反強磁性的に連結された第1自由磁性層を含む多層自由磁性素子と、
    合成反強磁性素子を含むリファレンス磁性層と、
    前記自由磁性素子を前記リファレンス磁性層から隔てる.電気的絶縁非磁性トンネルバリヤ層とを含む、磁束閉鎖スピン注入トルクメモリユニット。
JP2011529345A 2008-09-29 2009-09-29 電子的反射性絶縁スペーサを有する磁束閉鎖stram Expired - Fee Related JP5667982B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/239,884 2008-09-29
US12/239,884 US7985994B2 (en) 2008-09-29 2008-09-29 Flux-closed STRAM with electronically reflective insulative spacer
PCT/US2009/058756 WO2010037090A2 (en) 2008-09-29 2009-09-29 Flux-closed stram with electronically reflective insulative spacer

Publications (2)

Publication Number Publication Date
JP2012504349A true JP2012504349A (ja) 2012-02-16
JP5667982B2 JP5667982B2 (ja) 2015-02-12

Family

ID=41394852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011529345A Expired - Fee Related JP5667982B2 (ja) 2008-09-29 2009-09-29 電子的反射性絶縁スペーサを有する磁束閉鎖stram

Country Status (6)

Country Link
US (3) US7985994B2 (ja)
EP (1) EP2342716B1 (ja)
JP (1) JP5667982B2 (ja)
KR (1) KR101308605B1 (ja)
CN (1) CN102216995B (ja)
WO (1) WO2010037090A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013513255A (ja) * 2009-12-08 2013-04-18 クアルコム,インコーポレイテッド 磁気トンネル接合デバイス

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009054062A1 (ja) * 2007-10-26 2009-04-30 Canon Anelva Corporation サンドイッチ構造の磁化自由層を有する磁気トンネル接合素子
US7999336B2 (en) 2008-04-24 2011-08-16 Seagate Technology Llc ST-RAM magnetic element configurations to reduce switching current
US9929211B2 (en) * 2008-09-24 2018-03-27 Qualcomm Incorporated Reducing spin pumping induced damping of a free layer of a memory device
US7880209B2 (en) * 2008-10-09 2011-02-01 Seagate Technology Llc MRAM cells including coupled free ferromagnetic layers for stabilization
JP2012014787A (ja) * 2010-06-30 2012-01-19 Sony Corp 記憶装置
US8772886B2 (en) * 2010-07-26 2014-07-08 Avalanche Technology, Inc. Spin transfer torque magnetic random access memory (STTMRAM) having graded synthetic free layer
JP2012238631A (ja) * 2011-05-10 2012-12-06 Sony Corp 記憶素子、記憶装置
KR101195041B1 (ko) * 2011-05-12 2012-10-31 고려대학교 산학협력단 자기 공명 세차 현상을 이용한 스핀전달토크 자기 메모리 소자
US8493695B1 (en) 2011-06-28 2013-07-23 Western Digital (Fremont), Llc Method and system for providing a magnetic read transducer having an improved signal to noise ratio
JP2013115319A (ja) * 2011-11-30 2013-06-10 Sony Corp 記憶素子、記憶装置
US8890267B2 (en) 2012-12-03 2014-11-18 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having a graded magnetic free layer
US9029965B2 (en) 2012-12-03 2015-05-12 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having a thermally stable and easy to switch magnetic free layer
US9263189B2 (en) * 2013-04-23 2016-02-16 Alexander Mikhailovich Shukh Magnetic capacitor
US10989769B2 (en) * 2013-12-27 2021-04-27 Infineon Technologies Ag Magneto-resistive structured device having spontaneously generated in-plane closed flux magnetization pattern
US9792971B2 (en) 2014-07-02 2017-10-17 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions with rare earth-transition metal layers
EP3314674A4 (en) * 2015-06-26 2019-02-27 Intel Corporation VERTICAL MAGNETIC MEMORY WITH REDUCED SWITCHGEAR
CN105374935B (zh) * 2015-12-01 2018-10-09 中电海康集团有限公司 一种用于stt-mram的含有不均匀势垒层的磁性隧道结
US10439133B2 (en) * 2017-03-13 2019-10-08 Samsung Electronics Co., Ltd. Method and system for providing a magnetic junction having a low damping hybrid free layer
DE102017112546B4 (de) * 2017-06-07 2021-07-08 Infineon Technologies Ag Magnetoresistive Sensoren mit Magnetisierungsmustern mit geschlossenem Fluss
US10686123B2 (en) * 2018-08-16 2020-06-16 International Business Machines Corporation Multilayered magnetic free layer structure for spin-transfer torque (STT) MRAM
CN112490353A (zh) * 2019-09-11 2021-03-12 上海磁宇信息科技有限公司 一种磁性随机存储器存储单元及磁性随机存储器
CN112750945A (zh) * 2019-10-31 2021-05-04 上海磁宇信息科技有限公司 一种具双自由层的磁性随机存储器存储单元

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4006A (en) * 1845-04-22 Improvement in self-adjusting platens for cotton and other presses
JP2003229544A (ja) * 2002-02-04 2003-08-15 Mitsubishi Electric Corp 磁気記憶装置
US6765819B1 (en) * 2002-07-25 2004-07-20 Hewlett-Packard Development Company, Lp. Magnetic memory device having improved switching characteristics
JP2006114868A (ja) * 2004-09-17 2006-04-27 Toshiba Corp 磁気記録素子及びそれを用いた磁気記録装置
JP2007157840A (ja) * 2005-12-01 2007-06-21 Sony Corp 記憶素子、メモリ
WO2008100868A2 (en) * 2007-02-12 2008-08-21 Yadav Technology, Inc. Non-uniform switching based non-volatile magnetic based memory
JP2012519957A (ja) * 2009-03-03 2012-08-30 アバランチ テクノロジー, インコーポレイテッド 多状態スピン注入磁気ランダムアクセスメモリ

Family Cites Families (206)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6252797A (ja) 1985-08-30 1987-03-07 Mitsubishi Electric Corp 半導体記憶装置
US5191223A (en) 1991-07-03 1993-03-02 International Business Machines Corporation Device for selective magnetization and method
KR0158485B1 (ko) 1995-03-31 1999-02-01 김광호 본딩옵션용 워드라인전압 승압회로
US5646419A (en) 1995-04-07 1997-07-08 California Institute Of Technology n-type wide bandgap semiconductors grown on a p-type layer to form hole injection pn heterojunctions and methods of fabricating the same
US5761115A (en) 1996-05-30 1998-06-02 Axon Technologies Corporation Programmable metallization cell structure and method of making same
US6602677B1 (en) 1997-09-19 2003-08-05 Promega Corporation Thermostable luciferases and methods of production
US5920446A (en) 1998-01-06 1999-07-06 International Business Machines Corporation Ultra high density GMR sensor
US6072718A (en) 1998-02-10 2000-06-06 International Business Machines Corporation Magnetic memory devices having multiple magnetic tunnel junctions therein
JP3672435B2 (ja) 1998-04-22 2005-07-20 富士通株式会社 不揮発性メモリ装置
US6252796B1 (en) 1998-08-14 2001-06-26 U.S. Philips Corporation Device comprising a first and a second ferromagnetic layer separated by a non-magnetic spacer layer
US6178136B1 (en) 1998-09-28 2001-01-23 Texas Instruments Incorporated Semiconductor memory device having Y-select gate voltage that varies according to memory cell access operation
JP2000132961A (ja) 1998-10-23 2000-05-12 Canon Inc 磁気薄膜メモリ、磁気薄膜メモリの読出し方法、及び磁気薄膜メモリの書込み方法
US6985378B2 (en) 1998-12-04 2006-01-10 Axon Technologies Corporation Programmable microelectronic device, structure, and system and method of forming the same
JP4144824B2 (ja) 1999-03-26 2008-09-03 キヤノン株式会社 半導体集積回路装置の故障箇所特定方法
US6542000B1 (en) 1999-07-30 2003-04-01 Iowa State University Research Foundation, Inc. Nonvolatile programmable logic devices
GB9925213D0 (en) 1999-10-25 1999-12-22 Univ Cambridge Tech Magnetic logic elements
US6469926B1 (en) 2000-03-22 2002-10-22 Motorola, Inc. Magnetic element with an improved magnetoresistance ratio and fabricating method thereof
US6381106B1 (en) 2000-04-12 2002-04-30 International Business Machines Corporation Top spin valve sensor that has a free layer structure with a cobalt iron boron (cofeb) layer
US6700753B2 (en) 2000-04-12 2004-03-02 Seagate Technology Llc Spin valve structures with specular reflection layers
TW504713B (en) 2000-04-28 2002-10-01 Motorola Inc Magnetic element with insulating veils and fabricating method thereof
US6979586B2 (en) 2000-10-06 2005-12-27 Headway Technologies, Inc. Magnetic random access memory array with coupled soft adjacent magnetic layer
US6574079B2 (en) 2000-11-09 2003-06-03 Tdk Corporation Magnetic tunnel junction device and method including a tunneling barrier layer formed by oxidations of metallic alloys
FR2817999B1 (fr) 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif
FR2817998B1 (fr) 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a rotation d'aimantation, memoire et procede d'ecriture utilisant ce dispositif
US6473279B2 (en) 2001-01-04 2002-10-29 International Business Machines Corporation In-stack single-domain stabilization of free layers for CIP and CPP spin-valve or tunnel-valve read heads
US6584016B2 (en) 2001-01-08 2003-06-24 Azalea Microelectronics Corporation Non-volatile memory architecture and method of operation
JP3677455B2 (ja) 2001-02-13 2005-08-03 Necエレクトロニクス株式会社 不揮発性磁気記憶装置およびその製造方法
EP1374310A4 (en) 2001-03-14 2008-02-20 Univ Massachusetts NANOFABRICATION
US6744086B2 (en) 2001-05-15 2004-06-01 Nve Corporation Current switched magnetoresistive memory cell
JP3565268B2 (ja) 2001-06-22 2004-09-15 株式会社東芝 磁気抵抗効果素子、磁気ヘッド及び磁気再生装置
US6569745B2 (en) 2001-06-28 2003-05-27 Sharp Laboratories Of America, Inc. Shared bit line cross point memory array
US6809909B2 (en) 2001-07-16 2004-10-26 Seagate Technology Llc Giant magnetoresistive sensor with high-resistivity magnetic layers
US6781801B2 (en) 2001-08-10 2004-08-24 Seagate Technology Llc Tunneling magnetoresistive sensor with spin polarized current injection
US6888703B2 (en) 2001-09-17 2005-05-03 Headway Technologies, Inc. Multilayered structures comprising magnetic nano-oxide layers for current perpindicular to plane GMR heads
JP3834616B2 (ja) 2001-11-13 2006-10-18 国立大学法人東北大学 スピンフィルタ
KR100450794B1 (ko) 2001-12-13 2004-10-01 삼성전자주식회사 마그네틱 랜덤 엑세스 메모리 및 그 작동 방법
US6650562B2 (en) 2002-01-23 2003-11-18 Hewlett-Packard Development Company, L.P. System and method for determining the logic state of a memory cell in a magnetic tunnel junction memory device
US6778421B2 (en) 2002-03-14 2004-08-17 Hewlett-Packard Development Company, Lp. Memory device array having a pair of magnetic bits sharing a common conductor line
JP4073691B2 (ja) 2002-03-19 2008-04-09 株式会社ルネサステクノロジ 半導体記憶装置
TWI222763B (en) 2002-03-29 2004-10-21 Toshiba Corp Magnetic logic element and magnetic logic element array
KR100476889B1 (ko) 2002-04-04 2005-03-17 삼성전자주식회사 플래쉬메모리의 워드라인디코더
US6888709B2 (en) 2002-05-03 2005-05-03 Applied Energy Llc Electromagnetic transient voltage surge suppression system
US6711067B1 (en) 2002-05-08 2004-03-23 Virage Logic Corporation System and method for bit line sharing
KR20030089078A (ko) 2002-05-16 2003-11-21 주식회사 하이닉스반도체 자기터널접합소자를 갖는 자기메모리셀
WO2003103137A1 (ja) 2002-05-31 2003-12-11 富士通株式会社 増幅装置
US6633498B1 (en) 2002-06-18 2003-10-14 Motorola, Inc. Magnetoresistive random access memory with reduced switching field
US6781867B2 (en) 2002-07-11 2004-08-24 Micron Technology, Inc. Embedded ROM device using substrate leakage
US6850433B2 (en) 2002-07-15 2005-02-01 Hewlett-Packard Development Company, Lp. Magnetic memory device and method
US7196882B2 (en) 2002-07-23 2007-03-27 Micron Technology, Inc. Magnetic tunnel junction device and its method of fabrication
US6714444B2 (en) 2002-08-06 2004-03-30 Grandis, Inc. Magnetic element utilizing spin transfer and an MRAM device using the magnetic element
US6888742B1 (en) 2002-08-28 2005-05-03 Grandis, Inc. Off-axis pinned layer magnetic element utilizing spin transfer and an MRAM device using the magnetic element
US6759263B2 (en) 2002-08-29 2004-07-06 Chentsau Ying Method of patterning a layer of magnetic material
US6831312B2 (en) 2002-08-30 2004-12-14 Freescale Semiconductor, Inc. Amorphous alloys for magnetic devices
US6801415B2 (en) 2002-08-30 2004-10-05 Freescale Semiconductor, Inc. Nanocrystalline layers for improved MRAM tunnel junctions
US6711051B1 (en) 2002-09-05 2004-03-23 National Semiconductor Corporation Static RAM architecture with bit line partitioning
US6838740B2 (en) 2002-09-27 2005-01-04 Grandis, Inc. Thermally stable magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
WO2004032157A1 (en) 2002-09-30 2004-04-15 Seagate Technology Llc Suppression of thermal noise using spin transfer in magnetoresistive elements
US6958927B1 (en) 2002-10-09 2005-10-25 Grandis Inc. Magnetic element utilizing spin-transfer and half-metals and an MRAM device using the magnetic element
US6639830B1 (en) 2002-10-22 2003-10-28 Btg International Ltd. Magnetic memory device
KR100536592B1 (ko) 2002-11-01 2005-12-14 삼성전자주식회사 자기 메모리 및 그 제조 방법
JP2004179483A (ja) 2002-11-28 2004-06-24 Hitachi Ltd 不揮発性磁気メモリ
US6909633B2 (en) 2002-12-09 2005-06-21 Applied Spintronics Technology, Inc. MRAM architecture with a flux closed data storage layer
US7190611B2 (en) 2003-01-07 2007-03-13 Grandis, Inc. Spin-transfer multilayer stack containing magnetic layers with resettable magnetization
US6829161B2 (en) 2003-01-10 2004-12-07 Grandis, Inc. Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
US6845038B1 (en) 2003-02-01 2005-01-18 Alla Mikhailovna Shukh Magnetic tunnel junction memory device
US6864551B2 (en) 2003-02-05 2005-03-08 Applied Spintronics Technology, Inc. High density and high programming efficiency MRAM design
US7126200B2 (en) 2003-02-18 2006-10-24 Micron Technology, Inc. Integrated circuits with contemporaneously formed array electrodes and logic interconnects
US6847547B2 (en) 2003-02-28 2005-01-25 Grandis, Inc. Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
US6998150B2 (en) 2003-03-12 2006-02-14 Headway Technologies, Inc. Method of adjusting CoFe free layer magnetostriction
US6963500B2 (en) 2003-03-14 2005-11-08 Applied Spintronics Technology, Inc. Magnetic tunneling junction cell array with shared reference layer for MRAM applications
JP4008857B2 (ja) 2003-03-24 2007-11-14 株式会社東芝 半導体記憶装置及びその製造方法
US7092279B1 (en) 2003-03-24 2006-08-15 Sheppard Douglas P Shared bit line memory device and method
US7067866B2 (en) 2003-03-31 2006-06-27 Applied Spintronics Technology, Inc. MRAM architecture and a method and system for fabricating MRAM memories utilizing the architecture
US7486548B2 (en) * 2003-04-16 2009-02-03 Agency For Science, Technology And Research Magnetic memory device
KR100522943B1 (ko) * 2003-04-25 2005-10-25 학교법인고려중앙학원 소자 크기 변화에 무관하게 작고 안정한 바이어스 자기장을 갖는 자기 저항 구조
US6933155B2 (en) 2003-05-21 2005-08-23 Grandis, Inc. Methods for providing a sub .15 micron magnetic memory structure
US6834005B1 (en) 2003-06-10 2004-12-21 International Business Machines Corporation Shiftable magnetic shift register and method of using the same
US6885582B2 (en) 2003-06-12 2005-04-26 Hewlett-Packard Development Company, L.P. Magnetic memory storage device
US6818961B1 (en) 2003-06-30 2004-11-16 Freescale Semiconductor, Inc. Oblique deposition to induce magnetic anisotropy for MRAM cells
US7088624B2 (en) 2003-07-18 2006-08-08 Infineon Technologies, A.G. System of multiplexed data lines in a dynamic random access memory
US7245462B2 (en) 2003-08-21 2007-07-17 Grandis, Inc. Magnetoresistive element having reduced spin transfer induced noise
US6985385B2 (en) 2003-08-26 2006-01-10 Grandis, Inc. Magnetic memory element utilizing spin transfer switching and storing multiple bits
US6943040B2 (en) 2003-08-28 2005-09-13 Headway Technologes, Inc. Magnetic random access memory designs with controlled magnetic switching mechanism by magnetostatic coupling
US7009266B2 (en) 2003-08-29 2006-03-07 Applied Spintronics Technology, Inc. Method and system for providing a magnetic element including passivation structures
US7161829B2 (en) 2003-09-19 2007-01-09 Grandis, Inc. Current confined pass layer for magnetic elements utilizing spin-transfer and an MRAM device using such magnetic elements
US7116530B2 (en) 2003-09-30 2006-10-03 Hitachi Global Storage Technologies Netherlands B.V. Thin differential spin valve sensor having both pinned and self pinned structures for reduced difficulty in AFM layer polarity setting
JP2005116923A (ja) 2003-10-10 2005-04-28 Hitachi Ltd スピントルクを用いた不揮発性磁気メモリセルおよびこれを用いた磁気ランダムアクセスメモリ
US7009877B1 (en) 2003-11-14 2006-03-07 Grandis, Inc. Three-terminal magnetostatically coupled spin transfer-based MRAM cell
US7282755B2 (en) 2003-11-14 2007-10-16 Grandis, Inc. Stress assisted current driven switching for magnetic memory applications
US7093347B2 (en) 2003-12-05 2006-08-22 Seagate Technology Llc Method of making a current-perpendicular to the plane (CPP) magnetoresistive (MR) sensor
US7138648B2 (en) 2003-12-17 2006-11-21 Palo Alto Research Center Incorporated Ultraviolet group III-nitride-based quantum well laser diodes
US20050136600A1 (en) 2003-12-22 2005-06-23 Yiming Huai Magnetic elements with ballistic magnetoresistance utilizing spin-transfer and an MRAM device using such magnetic elements
US7072209B2 (en) 2003-12-29 2006-07-04 Micron Technology, Inc. Magnetic memory having synthetic antiferromagnetic pinned layer
US20050150537A1 (en) 2004-01-13 2005-07-14 Nanocoolers Inc. Thermoelectric devices
US20050150535A1 (en) 2004-01-13 2005-07-14 Nanocoolers, Inc. Method for forming a thin-film thermoelectric device including a phonon-blocking thermal conductor
US7105372B2 (en) 2004-01-20 2006-09-12 Headway Technologies, Inc. Magnetic tunneling junction film structure with process determined in-plane magnetic anisotropy
US7110287B2 (en) 2004-02-13 2006-09-19 Grandis, Inc. Method and system for providing heat assisted switching of a magnetic element utilizing spin transfer
US7242045B2 (en) 2004-02-19 2007-07-10 Grandis, Inc. Spin transfer magnetic element having low saturation magnetization free layers
US6967863B2 (en) 2004-02-25 2005-11-22 Grandis, Inc. Perpendicular magnetization magnetic element utilizing spin transfer
US6992359B2 (en) 2004-02-26 2006-01-31 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
US6965522B2 (en) 2004-03-17 2005-11-15 Macronix International Co., Ltd. Tunneling diode magnetic junction memory
WO2005101378A1 (en) 2004-04-02 2005-10-27 Tdk Corporation Composite free layer for stabilizing magnetoresistive head
WO2005101373A1 (en) 2004-04-02 2005-10-27 Tdk Corporation Laminated free layer for stabilizing magnetoresistive head having low magnetostriction
US7233039B2 (en) 2004-04-21 2007-06-19 Grandis, Inc. Spin transfer magnetic elements with spin depolarization layers
US7274057B2 (en) 2004-04-26 2007-09-25 International Business Machines Corporation Techniques for spin-flop switching with offset field
US7236336B2 (en) 2004-04-30 2007-06-26 Hitachi Global Storage Technologies Inc, Netherlands B.V. Method and apparatus for providing a free layer having higher saturation field capability and optimum sensitivity
US20050269612A1 (en) 2004-05-11 2005-12-08 Integrated Magnetoelectronics Solid-state component based on current-induced magnetization reversal
US7088609B2 (en) 2004-05-11 2006-08-08 Grandis, Inc. Spin barrier enhanced magnetoresistance effect element and magnetic memory using the same
US7057921B2 (en) 2004-05-11 2006-06-06 Grandis, Inc. Spin barrier enhanced dual magnetoresistance effect element and magnetic memory using the same
JP4377751B2 (ja) 2004-06-10 2009-12-02 シャープ株式会社 クロスポイント構造の半導体記憶装置及びその製造方法
US7098494B2 (en) 2004-06-16 2006-08-29 Grandis, Inc. Re-configurable logic elements using heat assisted magnetic tunneling elements
US7411235B2 (en) 2004-06-16 2008-08-12 Kabushiki Kaisha Toshiba Spin transistor, programmable logic circuit, and magnetic memory
US7436632B2 (en) 2004-06-30 2008-10-14 Seagate Technology Llc Differential/dual CPP recording head
US7067330B2 (en) 2004-07-16 2006-06-27 Headway Technologies, Inc. Magnetic random access memory array with thin conduction electrical read and write lines
US7576956B2 (en) 2004-07-26 2009-08-18 Grandis Inc. Magnetic tunnel junction having diffusion stop layer
US7098495B2 (en) 2004-07-26 2006-08-29 Freescale Semiconducor, Inc. Magnetic tunnel junction element structures and methods for fabricating the same
DE102004041894B3 (de) 2004-08-30 2006-03-09 Infineon Technologies Ag Speicherbauelement (CBRAM) mit Speicherzellen auf der Basis eines in seinem Widerstandswert änderbaren aktiven Festkörper-Elektrolytmaterials und Herstellungsverfahren dafür
US7369427B2 (en) 2004-09-09 2008-05-06 Grandis, Inc. Magnetic elements with spin engineered insertion layers and MRAM devices using the magnetic elements
US7336525B2 (en) 2004-10-18 2008-02-26 Kabushiki Kaisha Toshiba Nonvolatile memory for logic circuits
US7126202B2 (en) 2004-11-16 2006-10-24 Grandis, Inc. Spin scattering and heat assisted switching of a magnetic element
US7241631B2 (en) * 2004-12-29 2007-07-10 Grandis, Inc. MTJ elements with high spin polarization layers configured for spin-transfer switching and spintronics devices using the magnetic elements
US20060171197A1 (en) 2005-01-31 2006-08-03 Ulrich Klostermann Magnetoresistive memory element having a stacked structure
US7173848B2 (en) 2005-02-01 2007-02-06 Meglabs, Inc. Magnetic random access memory with memory cell stacks having more than two magnetic states
US7099186B1 (en) 2005-02-10 2006-08-29 Infineon Technologies Ag Double-decker MRAM cells with scissor-state angled reference layer magnetic anisotropy and method for fabricating
KR100632953B1 (ko) 2005-03-07 2006-10-12 삼성전자주식회사 메모리 소자, 상기 메모리 소자를 위한 메모리 배열 및 상기 메모리 배열의 구동 방법
US7285836B2 (en) 2005-03-09 2007-10-23 Maglabs, Inc. Magnetic random access memory with stacked memory cells having oppositely-directed hard-axis biasing
US7241632B2 (en) 2005-04-14 2007-07-10 Headway Technologies, Inc. MTJ read head with sidewall spacers
JP2006294191A (ja) 2005-04-14 2006-10-26 Toshiba Corp 磁気ランダムアクセスメモリのデータ読み出し方法
US7230265B2 (en) 2005-05-16 2007-06-12 International Business Machines Corporation Spin-polarization devices using rare earth-transition metal alloys
US7289356B2 (en) 2005-06-08 2007-10-30 Grandis, Inc. Fast magnetic memory devices utilizing spin transfer and magnetic elements used therein
US7236791B2 (en) 2005-06-30 2007-06-26 Lucent Technologies Inc. Radio channel allocation for national security and emergency preparedness calls
US7518835B2 (en) 2005-07-01 2009-04-14 Grandis, Inc. Magnetic elements having a bias field and magnetic memory devices using the magnetic elements
JP4504273B2 (ja) 2005-07-06 2010-07-14 株式会社東芝 磁気抵抗効果素子および磁気メモリ
US7411765B2 (en) 2005-07-18 2008-08-12 Hitachi Global Storage Technologies Netherlands B.V. CPP-GMR sensor with non-orthogonal free and reference layer magnetization orientation
KR100725380B1 (ko) 2005-07-28 2007-06-07 삼성전자주식회사 반도체 메모리 장치의 전압 발생 회로, 이를 포함하는반도체 메모리 장치 및 반도체 메모리 장치의 전압 발생방법
US7230845B1 (en) 2005-07-29 2007-06-12 Grandis, Inc. Magnetic devices having a hard bias field and magnetic memory devices using the magnetic devices
US7489541B2 (en) 2005-08-23 2009-02-10 Grandis, Inc. Spin-transfer switching magnetic elements using ferrimagnets and magnetic memories using the magnetic elements
US7224601B2 (en) 2005-08-25 2007-05-29 Grandis Inc. Oscillating-field assisted spin torque switching of a magnetic tunnel junction memory element
US7272034B1 (en) 2005-08-31 2007-09-18 Grandis, Inc. Current driven switching of magnetic storage cells utilizing spin transfer and magnetic memories using such cells
US7272035B1 (en) 2005-08-31 2007-09-18 Grandis, Inc. Current driven switching of magnetic storage cells utilizing spin transfer and magnetic memories using such cells
US20070054450A1 (en) 2005-09-07 2007-03-08 Magic Technologies, Inc. Structure and fabrication of an MRAM cell
US7532442B2 (en) 2005-09-19 2009-05-12 Hitachi Global Storage Technologies Netherlands B.V. Magnetoresistive (MR) elements having pinning layers formed from permanent magnetic material
US7973349B2 (en) 2005-09-20 2011-07-05 Grandis Inc. Magnetic device having multilayered free ferromagnetic layer
US7807492B2 (en) 2005-09-28 2010-10-05 Northern Lights Semiconductor Corp. Magnetoresistive random access memory with improved layout design and process thereof
US7403418B2 (en) 2005-09-30 2008-07-22 Silicon Storage Technology, Inc. Word line voltage boosting circuit and a memory array incorporating same
US20070085068A1 (en) * 2005-10-14 2007-04-19 Dmytro Apalkov Spin transfer based magnetic storage cells utilizing granular free layers and magnetic memories using such cells
JP4444241B2 (ja) 2005-10-19 2010-03-31 株式会社東芝 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置
US7286395B2 (en) 2005-10-27 2007-10-23 Grandis, Inc. Current driven switched magnetic storage cells having improved read and write margins and magnetic memories using such cells
US20070096229A1 (en) 2005-10-28 2007-05-03 Masatoshi Yoshikawa Magnetoresistive element and magnetic memory device
US7411815B2 (en) 2005-11-14 2008-08-12 Infineon Technologies Ag Memory write circuit
US7187577B1 (en) 2005-11-23 2007-03-06 Grandis, Inc. Method and system for providing current balanced writing for memory cells and magnetic devices
US7485503B2 (en) 2005-11-30 2009-02-03 Intel Corporation Dielectric interface for group III-V semiconductor device
US7880249B2 (en) 2005-11-30 2011-02-01 Magic Technologies, Inc. Spacer structure in MRAM cell and method of its fabrication
US20070132049A1 (en) 2005-12-12 2007-06-14 Stipe Barry C Unipolar resistance random access memory (RRAM) device and vertically stacked architecture
US7430135B2 (en) 2005-12-23 2008-09-30 Grandis Inc. Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density
US7466583B2 (en) 2006-01-13 2008-12-16 Magic Technologies, Inc. MRAM with split read-write cell structures
US20070187785A1 (en) * 2006-02-16 2007-08-16 Chien-Chung Hung Magnetic memory cell and manufacturing method thereof
US7515457B2 (en) 2006-02-24 2009-04-07 Grandis, Inc. Current driven memory cells having enhanced current and enhanced current symmetry
US8183652B2 (en) 2007-02-12 2012-05-22 Avalanche Technology, Inc. Non-volatile magnetic memory with low switching current and high thermal stability
US20070246787A1 (en) 2006-03-29 2007-10-25 Lien-Chang Wang On-plug magnetic tunnel junction devices based on spin torque transfer switching
US7826174B2 (en) 2006-03-31 2010-11-02 Ricoh Company, Ltd. Information recording method and apparatus using plasmonic transmission along line of ferromagnetic nano-particles with reproducing method using fade-in memory
US20070241392A1 (en) 2006-04-14 2007-10-18 Hsin-Chang Lin Non-volatile flash memory structure and method for operating the same
US7345912B2 (en) 2006-06-01 2008-03-18 Grandis, Inc. Method and system for providing a magnetic memory structure utilizing spin transfer
US20070297220A1 (en) 2006-06-22 2007-12-27 Masatoshi Yoshikawa Magnetoresistive element and magnetic memory
US7379327B2 (en) 2006-06-26 2008-05-27 Grandis, Inc. Current driven switching of magnetic storage cells utilizing spin transfer and magnetic memories using such cells having enhanced read and write margins
US7433225B2 (en) * 2006-07-06 2008-10-07 International Business Machines Corporation Scalable magnetic random access memory device
US7502249B1 (en) 2006-07-17 2009-03-10 Grandis, Inc. Method and system for using a pulsed field to assist spin transfer induced switching of magnetic memory elements
JP4385156B2 (ja) 2006-07-27 2009-12-16 独立行政法人産業技術総合研究所 Ccp−cpp型巨大磁気抵抗素子
JP5046194B2 (ja) 2006-08-07 2012-10-10 日本電気株式会社 ワード線駆動電位可変のmram
US7851840B2 (en) 2006-09-13 2010-12-14 Grandis Inc. Devices and circuits based on magnetic tunnel junctions utilizing a multilayer barrier
US8477528B2 (en) 2006-10-16 2013-07-02 Nec Corporation Magnetic memory cell and magnetic random access memory
US7572645B2 (en) 2006-11-15 2009-08-11 Everspin Technologies, Inc. Magnetic tunnel junction structure and method
JP2008130112A (ja) * 2006-11-16 2008-06-05 Fujitsu Ltd 磁気抵抗効果型再生磁気ヘッド及びその再生磁気ヘッドを用いた磁気記録装置
US7864569B2 (en) 2006-12-01 2011-01-04 Macronix International Co., Ltd. Structure of magnetic random access memory using spin-torque transfer writing
US7598579B2 (en) 2007-01-30 2009-10-06 Magic Technologies, Inc. Magnetic tunnel junction (MTJ) to reduce spin transfer magnetization switching current
US7480173B2 (en) 2007-03-13 2009-01-20 Magic Technologies, Inc. Spin transfer MRAM device with novel magnetic free layer
US8058697B2 (en) 2007-03-26 2011-11-15 Magic Technologies, Inc. Spin transfer MRAM device with novel magnetic synthetic free layer
US7738287B2 (en) 2007-03-27 2010-06-15 Grandis, Inc. Method and system for providing field biased magnetic memory devices
US7728622B2 (en) 2007-03-29 2010-06-01 Qualcomm Incorporated Software programmable logic using spin transfer torque magnetoresistive random access memory
US7486551B1 (en) 2007-04-03 2009-02-03 Grandis, Inc. Method and system for providing domain wall assisted switching of magnetic elements and magnetic memories using such magnetic elements
US7605437B2 (en) 2007-04-18 2009-10-20 Everspin Technologies, Inc. Spin-transfer MRAM structure and methods
US7782661B2 (en) 2007-04-24 2010-08-24 Magic Technologies, Inc. Boosted gate voltage programming for spin-torque MRAM array
US7919826B2 (en) 2007-04-24 2011-04-05 Kabushiki Kaisha Toshiba Magnetoresistive element and manufacturing method thereof
JP2008277542A (ja) 2007-04-27 2008-11-13 Toshiba Corp 磁気ランダムアクセスメモリ及びその製造方法
US7539047B2 (en) 2007-05-08 2009-05-26 Honeywell International, Inc. MRAM cell with multiple storage elements
US7486552B2 (en) 2007-05-21 2009-02-03 Grandis, Inc. Method and system for providing a spin transfer device with improved switching characteristics
US7573736B2 (en) 2007-05-22 2009-08-11 Taiwan Semiconductor Manufacturing Company Spin torque transfer MRAM device
WO2008154519A1 (en) 2007-06-12 2008-12-18 Grandis, Inc. Method and system for providing a magnetic element and magnetic memory being unidirectional writing enabled
US7742328B2 (en) 2007-06-15 2010-06-22 Grandis, Inc. Method and system for providing spin transfer tunneling magnetic memories utilizing non-planar transistors
US7750421B2 (en) 2007-07-23 2010-07-06 Magic Technologies, Inc. High performance MTJ element for STT-RAM and method for making the same
US7764536B2 (en) 2007-08-07 2010-07-27 Grandis, Inc. Method and system for providing a sense amplifier and drive circuit for spin transfer torque magnetic random access memory
US7982275B2 (en) 2007-08-22 2011-07-19 Grandis Inc. Magnetic element having low saturation magnetization
US20090185410A1 (en) 2008-01-22 2009-07-23 Grandis, Inc. Method and system for providing spin transfer tunneling magnetic memories utilizing unidirectional polarity selection devices
KR101586271B1 (ko) * 2008-04-03 2016-01-20 삼성전자주식회사 자기 메모리 소자 및 그 정보 쓰기 및 읽기 방법
US8233247B2 (en) 2008-04-11 2012-07-31 Hitachi Global Storage Technologies Netherlands B.V. Scissoring-type current-perpendicular-to-the-plane giant magnetoresistance (CPP-GMR) sensors with damped free layer structures
US20090302403A1 (en) 2008-06-05 2009-12-10 Nguyen Paul P Spin torque transfer magnetic memory cell
US7881095B2 (en) 2008-08-08 2011-02-01 Seagate Technology Llc Asymmetric write current compensation using gate overdrive for resistive sense memory cells
US7935435B2 (en) 2008-08-08 2011-05-03 Seagate Technology Llc Magnetic memory cell construction
US7881098B2 (en) 2008-08-26 2011-02-01 Seagate Technology Llc Memory with separate read and write paths
US7940551B2 (en) * 2008-09-29 2011-05-10 Seagate Technology, Llc STRAM with electronically reflective insulative spacer
US7826256B2 (en) * 2008-09-29 2010-11-02 Seagate Technology Llc STRAM with compensation element
US8169810B2 (en) 2008-10-08 2012-05-01 Seagate Technology Llc Magnetic memory with asymmetric energy barrier
US8039913B2 (en) * 2008-10-09 2011-10-18 Seagate Technology Llc Magnetic stack with laminated layer
US7829964B2 (en) * 2008-10-31 2010-11-09 Industrial Technology Research Institute Magnetic memory element utilizing spin transfer switching
US8536669B2 (en) 2009-01-13 2013-09-17 Qualcomm Incorporated Magnetic element with storage layer materials
US8063460B2 (en) * 2009-12-18 2011-11-22 Intel Corporation Spin torque magnetic integrated circuits and devices therefor

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4006A (en) * 1845-04-22 Improvement in self-adjusting platens for cotton and other presses
JP2003229544A (ja) * 2002-02-04 2003-08-15 Mitsubishi Electric Corp 磁気記憶装置
US6765819B1 (en) * 2002-07-25 2004-07-20 Hewlett-Packard Development Company, Lp. Magnetic memory device having improved switching characteristics
JP2006114868A (ja) * 2004-09-17 2006-04-27 Toshiba Corp 磁気記録素子及びそれを用いた磁気記録装置
JP2007157840A (ja) * 2005-12-01 2007-06-21 Sony Corp 記憶素子、メモリ
WO2008100868A2 (en) * 2007-02-12 2008-08-21 Yadav Technology, Inc. Non-uniform switching based non-volatile magnetic based memory
JP2012519957A (ja) * 2009-03-03 2012-08-30 アバランチ テクノロジー, インコーポレイテッド 多状態スピン注入磁気ランダムアクセスメモリ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013513255A (ja) * 2009-12-08 2013-04-18 クアルコム,インコーポレイテッド 磁気トンネル接合デバイス
JP2014103420A (ja) * 2009-12-08 2014-06-05 Qualcomm Inc 磁気トンネル接合デバイス
US8969984B2 (en) 2009-12-08 2015-03-03 Qualcomm Incorporated Magnetic tunnel junction device

Also Published As

Publication number Publication date
US7985994B2 (en) 2011-07-26
US20110221016A1 (en) 2011-09-15
KR20110079824A (ko) 2011-07-08
WO2010037090A2 (en) 2010-04-01
CN102216995B (zh) 2014-04-16
EP2342716B1 (en) 2012-06-20
EP2342716A2 (en) 2011-07-13
US20130140659A1 (en) 2013-06-06
US8362534B2 (en) 2013-01-29
WO2010037090A3 (en) 2010-05-27
US9041083B2 (en) 2015-05-26
CN102216995A (zh) 2011-10-12
JP5667982B2 (ja) 2015-02-12
KR101308605B1 (ko) 2013-09-17
US20100078742A1 (en) 2010-04-01

Similar Documents

Publication Publication Date Title
JP5667982B2 (ja) 電子的反射性絶縁スペーサを有する磁束閉鎖stram
JP5711802B2 (ja) スピン転移トルクメモリユニット
JP5425205B2 (ja) 補償素子を有するstram
KR20140135566A (ko) 자기저항요소 및 이를 포함하는 메모리소자

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130903

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130910

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131003

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131010

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140318

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140617

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140624

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140717

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140725

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140812

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141215

R150 Certificate of patent or registration of utility model

Ref document number: 5667982

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees