JP2012244679A - 車載電子制御装置 - Google Patents

Abstract

【課題】スタンバイ開路スイッチを内蔵したマイクロプロセッサに対する簡易な定電圧電源回路を提供する。
【解決手段】電源リレーの出力接点102aを介して車載バッテリ101から給電される第２の
定電圧電源回路20Sに対し、車載バッテリ101から直接給電される第４の定電圧電源回路40Dを直列抵抗41を介して並列接続してマイクロプロセッサ120Aの駆動電源端子に接続する。出力接点102aが閉路している時は、マイクロプロセッサは第２の定電圧電源回路20Sの出力電圧によって動作し、第４の定電圧電源回路の出力電流は、直列抵抗41によって所定値以下に制限される。電源スイッチ103が開路された運転停止時には、マイクロプロセッサには第４の定電圧電源回路40Dから微小なスタンバイ電流が供給される。
【選択図】図1

Description

この発明は車載電子制御装置に関し、特にはスタンバイ開路スイッチを内蔵し、共通の電源端子からＣＰＵ駆動電流とＲＡＭメモリに対するバックアップ電流を供給するようにした低消費電力型のマイクロプロセッサを使用するのに適した電源回路を備えた車載電子制御装置に関するものである。

マイクロプロセッサを低消費電力で高速動作させるために、インタフェース回路用の電源電圧Ｖcc（例えばＤＣ５Ｖ）に比べて、不揮発プログラムメモリや揮発性ＲＡＭメモリと協働する演算回路部に対する駆動電源電圧Ｖdd（例えばＤＣ3.3Ｖ）を低くし、ＲＡＭ
メモリに対してはバッテリバックアップ用の保持電圧Ｖupを供給するように、複数の定電圧電源回路を内蔵した車載電子制御装置は公知である。
例えば、下記の特許文献１によれば、マイクロプロセッサに対するインタフェース回路用には、アナログセンサ用の高精度・小容量の出力電圧Ｖadと、オン／オフセンサ用の低精度・大容量の出力電圧Ｖifを発生する２種類のＤＣ５Ｖ電源が設けられ、演算回路部の駆動用には、低精度・低電圧・大容量の出力電圧Ｖcpを発生するＤＣ3.3Ｖ電源が設けられ
、ＲＡＭメモリのバックアップ用には、出力電圧Ｖupを発生する低精度・低電圧・微小容量のＤＣ3.3Ｖ（又はＤＣ2.8Ｖ）電源が設けられ、マイクロプロセッサと協働する併用制御回路部の駆動用には、出力電圧Ｖsbを発生する低精度・低電圧・小容量のＤＣ3.3Ｖ電
源が設けられている。
しかも、前記出力電圧Ｖad、Ｖif、Ｖcpを発生する定電圧電源回路は、電源スイッチが閉路したときに付勢される電源リレーの出力接点を介して車載バッテリから給電され、前記出力電圧Ｖupを発生する定電圧電源回路は、電源スイッチの開閉とは無関係に常時車載バッテリから給電され、前記出力電圧Ｖsbを発生する定電圧電源回路は、その用途に応じて電源リレーの出力接点を介するか、又は常時車載バッテリから給電されるようになっていて、各定電圧電源回路の異常発生を総合的に検出することができる車載電子制御装置となっている。

特開２００９−０２２１５２号公報（図１、図６）

前記特許文献１による車載電子制御装置では、メモリバックアップ用の出力電圧Ｖupが、出力電圧Ｖcpよりも低い出力電圧に設定されておれば、出力電圧Ｖcp用の定電圧電源回路と出力電圧Ｖup用の定電圧電源回路の出力回路を単純にダイオード回路で並列接続してマイクロプロセッサに給電しても、電源スイッチが閉路されているときに微小容量の出力電圧Ｖup用の定電圧電源回路に対して許容電流以上の電流が流れることがない。
しかし、バックアップメモリの最小保持電圧がマイクロプロセッサの駆動電圧に接近した値である場合には、出力電圧Ｖupと出力電圧Ｖcpは接近した値となり、変動誤差を想定すると、出力電圧Ｖupの方が出力電圧Ｖcpよりも高い電圧になる状態が発生する。
この場合には、出力電圧Ｖup用の定電圧電源回路に過大電流が流れて焼損する危険性がある。また、バックアップメモリの最小保持電圧に比べて意図的に出力電圧Ｖcpを大きくしておけばこの問題は解消するが、この場合には出力電圧Ｖcp用の定電圧電源回路の消費電力が大きくなって、大型高価になる欠点がある。

この発明は、上記のような問題点を解消するためになされたもので、共通の電源端子からＣＰＵ駆動電流とＲＡＭメモリに対するバックアップ電流を供給するようにした低消費電力型のマイクロプロセッサを有する車載電子制御装置において、ＣＰＵ駆動電圧をなるべく低くして定電圧電源回路の消費電力を抑制するとともに、メモリバックアップ用の電圧がＣＰＵ駆動用の電圧よりも高くなっても、メモリバックアップ用の定電圧電源回路に過大電流が流れないようにした電源回路を備えた車載電子制御装置を提供することを目的とする。
また、ＣＰＵ駆動用の定電圧電源回路が、広範囲な電源電圧の変動と広範囲な負荷電流の変動に対応することの困難を回避して、全体として小型で、安価な定電圧電源回路を備えた車載電子制御装置を提供することを目的とするものである。

この発明に係る車載電子制御装置は、車載センサ群の動作状態と、不揮発プログラムメモリに格納された制御プログラムの内容とに応動して電気負荷群を駆動制御するマイクロプロセッサと、車載バッテリから給電されて複数種類の出力電圧を発生する定電圧電源回路とを備えた車載電子制御装置であって、前記マイクロプロセッサは、前記不揮発プログラムメモリと協働する演算回路部と、少なくとも一部領域をバックアップメモリとした揮発性のＲＡＭメモリと、入出力インタフェース回路と、スタンバイ時に前記バックアップメモリ以外の回路に対する給電回路を遮断するスタンバイ開路スイッチとを備え、前記定電圧電源回路は、前記車載バッテリから給電されて前記マイクロプロセッサに対して安定化された出力電圧を供給する第１の定電圧電源回路、第２の定電圧電源回路及び第４の定電圧電源回路を備え、前記第１の定電圧電源回路は、電源スイッチが閉路したときに付勢され、当該電源スイッチが開路したときに所定の遅延時間をおいて消勢される電源リレーの出力接点を介して、前記車載バッテリから給電されて第１の出力電圧Ｖifを発生し、当該第１の出力電圧Ｖifは前記入出力インタフェース回路に対して印加され、前記第２の定電圧電源回路は、少なくとも前記電源リレーの出力接点を介して前記車載バッテリから給電されて第２の出力電圧Ｖcpを発生し、当該第２の出力電圧Ｖcpは、前記マイクロプロセッサに設けられた演算回路部と、不揮発プログラムメモリと、ＲＡＭメモリと、バックアップメモリに対して印加され、前記第４の定電圧電源回路は、前記車載バッテリから直接給電されて第４の出力電圧Ｖupを発生するとともに、直列抵抗を介して前記第２の定電圧回路の出力端子に接続されているようにしたものである。

この発明の車載電子制御装置によれば、共通の電源端子からＣＰＵ駆動電流とＲＡＭメモリに対するバックアップ電流を供給するようにした低消費電力型のマイクロプロセッサを有する車載電子制御装置において、ＣＰＵ駆動電圧をなるべく低くして定電圧電源回路の消費電力を抑制すると共に、メモリバックアップ用の電圧がＣＰＵ駆動用の電圧より高くなっても、メモリバックアップ用の定電圧電源回路に過大電流が流れないようにし、
また、ＣＰＵ駆動用の定電圧電源回路が、広範囲な電源電圧の変動と広範囲な負荷電流の変動に対応することの困難を回避して、全体として小型、安価で、安定してマイクロプロセッサ及びバックアップメモリに対する給電を行うことができる定電圧電源回路を備えた車載電子制御装置を得ることができる。

上述した、またその他の、この発明の目的、特徴、効果は、以下の実施の形態における詳細な説明および図面の記載からより明らかとなるであろう。

この発明の実施の形態１の車載電子制御装置の全体回路ブロック図である。 この発明の実施の形態１における一部の定電圧電源回路の詳細回路図である。 この発明の実施の形態２の車載電子制御装置の全体回路ブロック図である。 この発明の実施の形態２における一部の定電圧電源回路の詳細回路図である。

以下、この発明の実施の形態について、図面を参照して詳述する。なお、各図中、同一または相対応する部分には同一符号をつけ、その説明を省略するものとする。

実施の形態１．
（１）構成の説明
図１は、この発明の実施の形態１における車載電子制御装置の全体回路ブロック図である。図１において、車載電子制御装置100Aには車載バッテリ101から電源リレーの出力接
点102aを介して主電源電圧Ｖbが印加されると共に、出力接点102aが開路しているときで
あっても車載バッテリ101から保持電源電圧Ｖbbが直接印加されている。
但し、この直接給電線は微小電力用の細線が使用されていて、一時的であっても大電流を流すと線路電圧降下が発生する問題がある。電源リレーの励磁コイル102bは電源スイッチ103が閉路したことによって付勢され、電源スイッチ103が開路されると所定時間をおいて遅延消勢されるように車載電子制御装置100Aによって制御されている。
車載電子制御装置100Aに入力される車載センサ群である第１のアナログセンサ104aは、例えば吸気管の吸気量センサ、排気ガスセンサ、吸気弁開度センサ、アクセルペダルの踏込量センサ、第２のアナログセンサ104bは例えば冷却水温センサ、気圧センサなどであり、いずれも車両用エンジンに対する操作指令と当該エンジンの運転状態の監視信号を生成するものとなっている。

車載電子制御装置100Aに入力される車載センサ群である第１のスイッチセンサ105aは、例えばエンジンのクランク角センサ、車速センサ、第２のスイッチセンサ105bは例えば変速機のシフトレバーの選択位置センサなどであり、いずれも車両用エンジンに対する操作指令と当該エンジンの運転状態の監視信号を生成するものとなっている。
車載電子制御装置100Aから給電制御される第１の車載電気負荷群106aは、例えば燃料噴射用電磁弁、点火コイル（ガソリンエンジンの場合）、吸気弁開度制御用モータ、第２の車載電気負荷群106bは、例えば変速段選択用電磁弁、排気ガスセンサ用の電熱ヒータ、警報表示機器などであり、いずれも車両用エンジンに対する運転制御と状態報知を行うものとなっている。

車載電子制御装置100Aに内蔵された定電圧電源回路110Aは、後述する通り、主として主電源電圧Ｖbから降圧された安定化電圧である第１の出力電圧Ｖif、第２の出力電圧
Ｖcp、第３の出力電圧Ｖsb、第５の出力電圧Ｖadを発生すると共に、保持電源電圧Ｖbbから降圧された安定化電圧である第４の出力電圧Ｖupを発生するようになっている。

第１アナログインタフェース回路114a、第２のアナログインタフェース回路114bは、第１のアナログセンサ104a、第２のアナログセンサ104bと、後述の多チャンネルＡＤ変換器124、134との間に接続されたノイズフィルタ回路となっている。第１の前段入力インタフェース回路115a、第２の前段入力インタフェース回路115bは、第１のスイッチセンサ105a、第２のスイッチセンサ105bと、後述の入力インタフェース回路125、135との間に接続され、信号電圧レベルの変換回路とノイズフィルタ回路によって構成されている。第１の後段出力インタフェース回路116a、第２の後段出力インタフェース回路116bは、第１の車載電気負荷群106a、第２の車載電気負荷群106bと、後述の出力インタフェース回路126、136との間に接続され、信号電圧レベルの変換を行なうパワートランジスタ回路によって構成されている。
なお、前記第１、第２の前段入力インタフェース回路115a、115bと、第１、第２の後段出
力インタフェース回路116a、116bとは、主電源電圧Ｖbから給電されるようになっている
。

マイクロプロセッサ120Aは、演算回路部121、不揮発プログラムメモリ122A、演算処理
用のＲＡＭメモリ123a、当該ＲＡＭメモリの一部領域であるバックアップメモリ123b
、多チャンネルＡＤ変換器124、入力インタフェース回路125、出力インタフェース回路126によって構成され、これ等の構成要素はデータバス127によって互いに接続されている。不揮発データメモリ128Aは、演算回路部121とシリアル接続された電気的に書換・読出が行える不揮発性のDMEMメモリであり、不揮発プログラムメモリ122A内の一部領域を不揮発データメモリとして使用する場合には、このDMEMメモリは不要となるものである。併用制御回路部130Aは、ハードロジックで構成された監視制御回路部131Aと、補助RAMメモリ133と、第２の多チャンネルＡＤ変換器134と、入力インタフェース回路135と、出力インタフェース136とを包含し、併用制御回路部130Aは、演算回路部121に対して図示しない直並列変換器を介してシリアル接続されていて、第２のアナログセンサ104bから得られるアナログ信号のデジタル変換値や、第２のスイッチセンサ105bから得られるON/OFF信号を演算回路部121に送信すると共に、演算回路部121が発生した制御出力信号によって第２の車載電気負荷群106bを駆動するようになっている。

論理和反転出力回路112は電源スイッチ103が閉路されるか、又はマイクロプロセッサ120Aが電源保持指令信号DRを発生していることによって、電源リレーの励磁コイル102bを付勢するための出力インタフェース回路となっている。なお、電源保持指令信号DRは、演算回路部121の動作状態を監視するウォッチドッグタイマ回路170が正常動作状態を検出していることによって出力される正常動作信号に置き換えることも可能である。反転入力回路113は、電源スイッチ103が閉路されると論理レベル「Ｌ」となる運転モニタ信号ＩＧを、マイクロプロセッサ120Aに入力するためのインタフェース回路となっている。なお、電源スイッチ103が閉路されると論理和反転出力回路112を介して励磁コイル102bは直ちに付勢され、出力接点102aが閉路してマイクロプロセッサ120Aが動作を開始し、やがて電源保持指令信号DRを発生すると、電源スイッチ103を開路しても電源リレーの付勢は持続され、マイクロプロセッサ120Aが運転停止のための退避処理を行ってから電源保持指令信号DRを停止することによって電源リレーが消勢するようになっている。

車載バッテリ101の出力電圧は、ＤＣ１２Ｖ系の場合８〜１６Ｖに変動するが、第１、
第２の前段入力インタフェース回路115a、115bは、ＤＣ１２Ｖ系の主電源電圧ＶbからＤ
Ｃ５Ｖ系に入力電圧を１次変換し、入力インタフェース回路125、135は更にＤＣ５Ｖ系からＤＣ３．３Ｖ系に２次変換するものとなっている。
出力インタフェース回路126、136は、ＤＣ３・３Ｖ系の出力電圧をＤＣ５Ｖ系に一次変換し、第１、第２の後段出力インタフェース回路116a、116bは、更にＤＣ５Ｖ系からＤＣ１２Ｖ系に二次変換するものとなっている。
なお、演算回路部121と各種メモリを、第２の出力電圧Ｖcp＝ＤＣ３．３Ｖで動作させる
ことにより、マイクロプロセッサ120Aの高密度実装と高速処理が可能となっている。
同様に、監視制御回路部131Aを第３の出力電圧Ｖsb＝ＤＣ３．３Ｖ（又はＤＣ２．５Ｖ）で動作させることにより、併用制御回路部130Aの高密度実装と高速処理が可能となっている。但し、第２の出力電圧Ｖcpと第３の出力電圧Ｖsbが同一電圧であって、同一精度に設計する場合には、第２の出力電圧Ｖcpと第３の出力電圧Ｖsbを分離する必要はない。

第１の定電圧電源回路10Sは、電源リレーの出力接点102aを介して車載バッテリ101から給電されて、第１の出力電圧Ｖifを発生する。
第１の出力電圧Ｖifは、例えばＤＣ５Ｖ±０．２Ｖ/２００ｍＡの低精度大容量の電源と
なっていて、入力インタフェース回路125、135と、出力インタフェース回路126、136と、不揮発データメモリ128Aと、ウォッチドッグタイマ回路170に印加されている。
第２の定電圧電源回路20Sは、主電源電圧Ｖbを供給する電源リレーの出力接点102aと給電ダイオード21との直列回路と、先行電源電圧Ｖbsを供給する電源スイッチ103と先行給電
ダイオード22との直列回路と、保持電源電圧Ｖbbを供給する保持給電ダイオード23と限流抵抗24との直列回路とを並列接続した合成電源電圧Ｖbaから給電されて、第２の出力電圧Ｖcpを発生する。
第２の出力電圧Ｖcpは、例えばＤＣ３．３Ｖ±０．３Ｖ/５００ｍＡの低精度大容量の電
源となっていて、演算回路部121、不揮発プログラムメモリ122A、ＲＡＭメモリ123a、バ
ックアップメモリ123bに印加されている。

第３の定電圧電源回路30Dは、第１の定電圧電源回路10Sと同様に、電源リレーの出力接点102aを介して車載バッテリ101から給電され、第３の出力電圧Ｖsbを発生する。第３の
出力電圧Ｖsbは、例えばＤＣ３．３Ｖ±０．３Ｖ/50ｍＡの低精度小容量の電源となって
いて、併用制御回路部130Aに設けられた監視制御回路部131Aに対して印加されている。
第４の定電圧電源回路40Dは、車載バッテリ101から直接給電されて、第４の出力電圧Ｖupを発生する。第４の出力電圧Ｖupは例えばＤＣ３．３Ｖ±０．３Ｖ/２０ｍＡの低精度小
容量の電源となっていて、電源リレーの出力接点102aが開路されているときに、直列抵抗41を介してバックアップメモリ123bに給電するようになっている。
なお、併用制御回路130A内の補助ＲＡＭメモリ133は、第３の定電圧電源回路30Dから並列給電ダイオード31を介して給電されるとともに、第４の定電圧電源回路40Dからダイオー
ド又は抵抗素子である補助給電回路42を介して給電されるようになっている。

なお、補助給電回路42がダイオードである場合には、車両の運転中に第４の定電圧電源回路40Dに対する給電線が断線地絡して、後述する図２の開閉素子400が逆導通することによって、補助ＲＡＭメモリ133に対する給電停止及び第３の定電圧電源回路30Dに対する過負荷を防止することができる。
補助給電回路42が直列抵抗41と同等の直列抵抗であれば、第３の定電圧電源回路30Dに対
する過負荷が抑制され、補助ＲＡＭメモリ133の動作状態を維持することができる。第５
の定電圧電源回路50Dは、電源リレーの出力接点102aを介して車載バッテリ101から給電されて、第５の出力電圧Ｖadを発生する。
第５の出力電圧Ｖadは、例えばＤＣ５Ｖ±２０ｍＶ/２０ｍＡの高精度小容量の電源とな
っていて、第１、第２の多チャンネルＡＤ変換器124、134、第１、第２のアナログインタフェース回路114a、114bと、第１、第２のアナログセンサ104a、104bの一部に対して給電するようになっている。

次に、図１における第２の定電圧電源回路20Sと第４の定電圧電源回路40Dの詳細回路を示す図２について説明する。
図２において、給電ダイオード21と、先行給電ダイオード22と、持続給電ダイオード23から得られる合成電源電圧Ｖbaを入力電圧として動作する第２の定電圧電源回路20Sは、例
えばＮ−ＭＯＳ型の電界効果トランジスタである開閉素子200を備え、開閉素子
200のドレーン端子には合成電源電圧Ｖbaが印加され、ソース端子はチョークコイル201を介して第２の出力電圧Ｖcpを発生する出力端子に接続されている。
なお、チョークコイル201の上流側には転流ダイオード202がグランド回路との間に接続され、チョークコイル201の下流側には電源コンデンサ203がグランド回路との間に接続されている。開閉素子200のドレーン端子とソース端子間には、充電ダイオード204とブーストコンデンサ205との直列回路が並列接続され、開閉素子200のゲート端子とソース端子間には電圧制限ダイオード206が並列接続されている。

開閉素子200が開路しているときに、充電ダイオード204を介して充電されるブーストコンデンサ205の充電電圧は、例えばＰ-ＭＯＳ型電界効果トランジスタである中段トランジスタ210と、駆動抵抗207を介して開閉素子200のゲート端子に接続され、中段トランジス
タ210が導通すると開閉素子200も導通し、チョークコイル201を介して出力電圧が発生す
るとともに、分圧抵抗208a、208bによって出力電圧を監視するようになっている。中段トランジスタ210のゲート端子は、駆動抵抗211とＮ−ＭＯＳ型電界効果トランジスタである初段トランジスタ220を介してグランド回路に接続されていて、初段トランジスタ220が導通すると中段トランジスタ210も導通するようになっている。
なお、中段トランジスタ210のソース端子とゲート端子間には電圧制限ダイオード212が接続され、初段トランジスタ220のソース端子とゲート端子間には電圧制限ダイオード222が接続されている。初段トランジスタ220のゲート端子には、駆動抵抗221を介してパルス幅変調制御回路223の出力電圧が印加されている。

パルス幅変調制御回路223は、例えばバンドギャップセルによって生成された基準電圧224と、分圧抵抗208a・208bによる第２の出力電圧Ｖcpに比例した電圧との偏差積分値に応動して、一定周期のパルス出力を発生し、第２の出力電圧Ｖcpが所定の電圧よりも低ければ初段トランジスタ220の導通期間を広げ、第２の出力電圧Ｖcpが所定の電圧よりも高ければ初段トランジスタ220の導通期間を狭めるようにオン/オフ制御するようになっている。初段トランジスタ220が導通して開閉素子200が導通すると、チョークコイル20を介して電源コンデンサ203が充電される。初段トランジスタ220が不導通となって開閉素子200が不導通になると、チョークコイル201に流れていた電流は転流ダイオード202を介して電源コンデンサ203へ放出されるとともに、ブーストコンデンサ205は合成電源電圧Ｖbaによって充電され、次回の閉路駆動用の電荷が蓄積されるようになっている。

保持電源電圧Ｖbbが印加される第４の定電圧電源回路40Dは、例えばＰＮＰ型接合トラ
ンジスタである開閉素子400を備え、開閉素子400のエミッタ端子には保持電源電圧Ｖbbが印加され、コレクタ端子は第４の出力電圧Ｖupを発生する出力端子に接続されて、直列抵抗41を介して第２の定電圧電源回路20Sの出力端子に接続されている。
開閉素子400のベース端子は、駆動抵抗401と、例えばＮＰＮ型接合トランジスタである前段トランジスタ410との直列回路によってグランド回路に接続されるとともに、エミッタ
端子とベース端子との間には開路安定抵抗402が接続され、コレクタ端子とグランド回路
との間には分圧抵抗408aと408bとが直列接続されて第４の出力電圧Ｖupを監視するようになっている。前段トランジスタ410のベース端子とエミッタ端子との間には、開路安定抵
抗412が接続されるとともに、ベース端子には駆動抵抗411を介して比較増幅器413の出力
電圧が印加されている。

比較増幅器413は、例えばバンドギャップセルによって生成された基準電圧414と、分圧抵抗408a、408bによる第４の出力電圧Ｖupに比例した電圧との偏差積分値に応動したアナログ信号電圧を発生し、第４の出力電圧Ｖupが所定の電圧よりも低ければ前段トランジスタ410のベース電流を増加させ、第４の出力電圧Ｖupが所定の電圧よりも高ければ前段ト
ランジスタ410のベース電流を減少させて導通状態を線形制御するようになっている。

（２）作用・動作の説明
次に図１、図２のとおり構成された車載電子制御装置100Aにおける作用・動作について詳細に説明する。
先ず、全体制御動作の概要として、電源スイッチ103が閉路されると論理和反転出力回路112を介して電源リレーの励磁コイル102bが付勢され、出力接点102aが閉路して車載バテリ101から主電源電圧Ｖbが印加され、定電圧電源回路110Aは第４の出力電圧に加えて、第１から第３、第５の出力電圧を発生して、演算回路部121と併用制御回路部130Aとが動作を開始する。演算回路部121は、車載センサ群である第１、第２のアナログセンサ104a、104bと、第１、第２のスイッチセンサ105a、105bの動作状態と、不揮発プログラムメモリ122Aに格納された制御プログラムに応動して制御出力信号を発生して、第１、第２の車載電気負荷群106a、106bを駆動制御する。併用制御回路部130Aは、第２のアナログセンサ104bと、第２のスイッチセンサ105bの動作状態を監視信号としてマイクロプロセッサ120Aに送信し、マイクロプロセッサ120Aが発生した制御信号を受信して、第２の車載電気負荷群106bを駆動するようになっている。なお、実態としては、併用制御回路部130Aはマイクロプロセッサ120Aの動作状態を監視する機能も持っている。

演算回路部121の運転中に発生した各種の異常発生情報や学習記憶情報はバックアップ
メモリ123bに格納され、バックアップメモリ123bは、電源リレーの出力接点102aが開路していても保持電源電圧Ｖbbを降圧して得られる第４の出力電圧Ｖupによって記憶内容が保持されている。併用制御回路部130Aの補助ＲＡＭメモリ133に記憶された重要情報は、運
転中にマイクロプロセッサ120A側のバックアップメモリ123bに転送されるようになっていて、通常では補助ＲＡＭメモリ133をバッテリバックアップする必要はない。しかし、運
転停止直前のフラグ情報などでバッテリバックアップしておきたいものがあれば、ダイオード又は抵抗素子である補助給電回路42を介して第４の定電圧電源回路40Dから給電しておくことができる。
但し、車載バッテリ101が異常電圧低下したり、交換のために出力端子が開放された場合
には、バックアップメモリ123bや補助ＲＡＭメモリ133の記憶情報は消失するので、バッ
クアップメモリ123bに記憶された一部の重要データは、電源スイッチ103が開路された時
点で、電源リレーの出力接点102aが開路するまでの遅延給電期間において不揮発データメモリ128Aに格納保存されるようになっている。

以下、第２、第４の定電圧電源回路20S、40Dの役割分担と直列抵抗41の役割、給電ダイオード21、先行給電ダイオード22、持続給電ダイオード23、限流抵抗24の役割分担について詳細に説明する。
まず、電源スイッチ103が開路され、電源リレーも消勢されてその出力接点102aが開路し
ている状態では、第１、第３、第５の定電圧電源回路10S・30D・50Dは作動停止し、第１
、第３、第５の出力電圧Ｖif、Ｖsb、Ｖadは発生していない。その結果、スタンバイ開路スイッチ129は開路状態にあり、マイクロプロセッサ120Aには、バックアップメモリ123b
の動作状態を維持するための例えば１ｍＡ程度の保持電流Ｉhを供給すればよい状態とな
っている。第４の定電圧電源回路40Dは、例えばＤＣ３．３Ｖ±０．３Ｖの第４の出力電
圧Ｖupを発生し、例えば抵抗値Ｒ41＝１００Ωの直列抵抗41を介してバックアップメモリ123bに給電しているが、車載バッテリ101の異常電圧低下によって、保持給電電圧Ｖbbが
例えば最小保証電圧Ｖbmin＝４．３Ｖにまで低下していても、バックアップメモリ123bの最小保持電圧Ｖkp（例えばＤＣ２．５Ｖ）を確保することができるようになっている。

一方、第２の定電圧電源回路20Sには、例えば抵抗値Ｒ24＝１００Ωの限流抵抗24と持
続給電ダイオード23を介して持続電源電圧Ｖbbが印加されているが、車載バッテリ101の
出力電圧が異常低下しているときには、図２の開閉素子200を閉路させることが困難とな
り、バックアップメモリ123bに対して保持電流Ｉhを供給することができない状態となっ
ている。車載バッテリ101の電源電圧が、例えばＤＣ８．０Ｖ以上の通常の低電圧レベル
であれば、第２の定電圧電源回路20Sも正常に動作し、第２及び第４の定電圧電源回路20S、40Dが協働してバックアップメモリ123bに給電している状態となっているが、実際には第２の定電圧電源回路20Sの出力に期待しているわけではなく、予め第２の定電圧電源回路20Sを作動状態に維持しておくことが持続給電ダイオード23の役割となっている。従って、第４の定電圧電源回路40Dは、車載バッテリ101の出力電圧が、通常の最低電圧よりももっと低い異常低電圧に対しても、バックアップメモリ123bの記憶情報を保持するためのものとなっている。

次に、電源スイッチ103を閉路した直後にあっては、先行給電ダイオード22によってま
ず第２の定電圧電源回路20Sに給電されるが、第２の定電圧電源回路20Sは、持続給電ダイオード23によって既に動作中であるから通常では先行ダイオード22は無用のものとなって
いる。しかし、車載バッテリ101からの直接給電配線の断線、或いは保持電源電圧Ｖbbの
入力端子の接触不良によって保持給電が行われていなかった場合には、電源リレーの出力接点102aが閉路して第１、第５の定電圧電源回路10S・50Dが第１、第５の出力電圧Ｖif、Ｖadを発生する前に、第２の定電圧電源回路20Sが第２の出力電圧Ｖcpを発生して、マイ
クロプロセッサ120Aが誤動作するのを防止するようになっている。
電源スイッチ103が閉路して電源リレーの出力接点102aが閉路すると、第１、第３、第５
の出力電圧Ｖif、Ｖsb、Ｖadが発生し、第１の出力電圧Ｖifが発生したことに伴ってスタンバイ開路スイッチ129が閉路する。その結果、第２の定電圧電源回路20Sの出力電流は、例えば300ｍＡに急増するが、この出力電流が急増する前に出力接点102aが閉路している
ので、限流抵抗24に流れる電流は給電配線の電圧降下の相違に基づく電圧偏差を、限流抵抗24の抵抗値Ｒ24で割って得られる微小な値となっている。

なお、第４の出力電圧Ｖupの変動最大値（例えば3.3＋0.3＝3.6Ｖ）と、第２の出力電
圧Ｖcpの変動最小値（（例えば3.3−0.3＝3.0Ｖ）との間で最大差分値ΔＶmax（例えば3.6−3.0＝0.6Ｖ）が発生したとき、第４の定電圧電源回路40Dに流れる電流はΔＶmax/Ｒ41となる。但し、Ｒ41は直列抵抗41の抵抗値であり、これが例えば0.1ＫΩであれば最大電流は例えば0.6Ｖ/0.1ＫΩ＝６ｍＡとなる。従って、第４の定電圧電源回路40Dの許容出力電流Ｉmaxは10ｍＡもあれば十分ということになる。

次に、電源スイッチ103が開路した直後にあっては、電源リレーの励磁コイル102bはマ
イクロプロセッサ120Aが発生する電源保持指令信号ＤＲと、論理和反転出力回路112によ
って付勢状態が保持されていて、バックアップメモリ123bに格納されたデータの一部が不揮発データメモリ128Aへ転送格納され、続いてマイクロプロセッサ120Aが動作を停止することによってスタンバイ開路スイッチ129が開路するとともに、電源保持指令信号ＤＲが
停止して電源リレーが消勢される。電源リレーの出力接点102aが開路すると
、第１、第３、第５の定電圧電源回路10S、30D、50Dは動作停止するが、第２の定電圧電
源回路20Sには、限流抵抗24と持続給電ダイオード23による給電が持続している。
但し、既にスタンバイ開路スイッチ129が開路しているので、限流抵抗24に流れる電流は
微小なものとなっている。

第２及び第４の定電圧電源回路20S、40Dの具体的な回路構成を示す図２において、第２の定電圧電源回路20Sは、Ｎ−ＭＯＳ型電界効果トランジスタを用いたオン/オフ制御方式の定電圧電源回路となっていて、広範囲な電源電圧の変動に対して第２の定電圧出力Ｖcpを発生し、低精度・大電流負荷に対して低損失となる特徴がある。
開閉素子200としてはＰ-ＭＯＳ型電界効果トランジスタ、又はＰＮＰ接合型トランジスタを用いることも可能であり、この場合にはゲート駆動のためのブーストコンデンサが不要となって、回路構成が単純化される。
第４の定電圧電源回路40Dは、ＰＮＰ接合型トランジスタを用いた線形制御方式の定電
圧電源回路となっていて、軽負荷用の定電圧電源回路として小型安価に構成できるとともに、オン/オフ制御に伴うリップル変動がないので、高精度な定電圧出力を得ることがで
きる。ただし、バックアップメモリ123bに対する給電用としては、特段に高精度の出力電圧が必要となるわけではなく、開閉素子400としてはＰ−ＭＯＳ型電界効果トランジスタ
を使用することもできる。

（３）実施の形態１の特徴
以上の説明で明らかなとおり、この発明の実施の形態１の車載電子制御装置は、以下のような特徴を有するものである。

この発明の実施の形態１の車載電子制御装置は、車載センサ群104a、105aの動作状態と、不揮発プログラムメモリ122Aに格納された制御プログラムの内容とに応動して車載電気負荷群106aを駆動制御するマイクロプロセッサ120Aと、車載バッテリ101から給電されて複数種類の安定化された出力電圧を発生する定電圧電源回路110Aとを備えた車載電子制御装置100Aであって、マイクロプロセッサ120Aは、不揮発プログラムメモリ122Aと協働する演算回路部121と、少なくとも一部領域をバックアップメモリ123bとした揮発性のＲＡＭメモリ123a、123bと、入、出力インタフェース回路125、126と、スタンバイ時にバックアップメモリ123b以外の回路に対する給電回路を遮断するスタンバイ開路スイッチ129とを備え、定電圧電源回路110Aは、車載バッテリ101から給電されてマイクロプロセッサ120Aに対して安定化された出力電圧を供給する第１、第２及び第４の定電圧電源回路を備えている。

そして、前記第１の定電圧電源回路10Sは、電源スイッチ103が閉路したときに付勢され、当該電源スイッチが開路したときに所定の遅延時間をおいて消勢される電源リレーの出力接点102aを介して、車載バッテリ101から給電されて第１の出力電圧Ｖifを発生し、当該第１の出力電圧Ｖifは入、出力インタフェース回路125、126に対して印加され、第２の定電圧電源回路20Sは、少なくとも電源リレーの出力接点102aを介して車載バッテリ101から給電されて第２の出力電圧Ｖcpを発生し、当該第２の出力電圧Ｖcpは、マイクロプロセッサ120Aに設けられた演算回路部121と、不揮発プログラムメモリ122Aと、ＲＡＭメモリ123aと、バックアップメモリ123bに対して印加され、第４の定電圧電源回路40Dは、車載バッテリ101から直接給電されて第４の出力電圧Ｖupを発生するとともに、直列抵抗41を介して第２の定電圧回路20Sの出力端子に接続されるように構成されている。

即ち、実施の形態１の車載電子制御装置においては、運転停止時にスタンバイ開路スイッチを開路してＲＡＭメモリの一部領域であるバックアップメモリのみに給電し、スタンバイ開路スイッチが閉路されると、演算開路部と不揮発プログラムメモリとＲＡＭメモリの全領域に対して給電することができるマイクロプロセッサが使用されているとともに、車載バッテリから給電されて安定化された出力電圧を発生する複数の定電圧電源回路を備え、マイクロプロセッサの入、出力インタフェース回路には、電源スイッチが閉路したときに車載バッテリから給電される第１の定電圧電源回路の出力電圧が印加され、マイクロプロセッサの駆動用電源端子には、少なくとも電源スイッチが閉路されたときに車載バッテリから給電される第２の定電圧電源回路と、電源スイッチの状態とは無関係に車載バッテリから給電される第４の定電圧電源回路とを直列抵抗を介して並列接続するようになっている。

従って、電源スイッチが閉路した運転中にあっては、マイクロプロセッサに対しては主として第２の定電圧電源回路から給電し、第４の定電圧電源回路の出力電流は直列抵抗によって抑制されて、小容量の第４の定電圧電源回路の焼損を防止することができるとともに、運転停止中においては、第４の定電圧電源回路が単独でバックアップメモリに給電するように機能分担し、第２の定電圧電源回路が単独で広範囲な電圧変動と広範囲な出力電流の変動に対応しなくてもよいので、全体として安価な定電圧電源回路を構成することができる効果がある。

なお、第２の定電圧電源回路を車載バッテリから直接給電して、第４の定電圧電源回路を廃止した場合には、第２の定電圧電源回路は運転中の大電流を制御し、なお且つ停止中の微小電流を制御する必要があって、微小電流の安定供給が困難となる問題がある。
特に、第２の定電圧電源回路として開閉素子の通電デューティを制御する形式のスイッチング電源とした場合には、安定した微小電流を通電することができないことになるが、第４の定電圧電源回路を併用することによってこの問題を克服して、全体として小型・安価で安定してマイクロプロセッサに対する給電を行うことができる効果がある。

また、第２の定電圧電源回路として開閉素子の導通状態を連続制御する形式の線形制御
型電源とした場合でも、マイクロプロセッサが不作動となる低電圧領域において無駄な給電を行わないように低電圧遮断機能を付加した場合には、同様の問題があり、マイクロプロセッサが不作動であってもバックアップメモリの記憶保持が可能な電源電圧領域において、バックアップメモリへの給電が行えなくなる。しかし、第４の定電圧電源回路を併用することによってこの問題を克服して、全体として小型・安価で安定してマイクロプロセッサ及びバックアップメモリに対する給電を行うことができる効果がある。

また、実施の形態１の車載電子制御装置においては、直列抵抗41の抵抗値Ｒは、電源スイッチ103が開路され、第１及び第２の出力電圧Ｖif、Ｖcpが出力停止していても、車載
バッテリ101の発生電圧が、第４の出力電圧Ｖupに対して第４の定電圧電源回路40Dの最小電圧降下Ｖdを加算した値に相当する最低保証電圧Ｖbmin≧Ｖup＋Ｖd 以上であるときには、第４の定電圧電源回路40Dからバックアップメモリ123bに対して、当該バックアップ
メモリの最小保持電圧Ｖkp以上の出力電圧を印加して、所定の保持電流Ｉkp以上となる電流を供給することができるように、（Ｖup−Ｖkp）/Ｉkp 以下の値が選択され、電源ス
イッチ103が閉路されて、第１及び第２の出力電圧Ｖif、Ｖcpが発生し、スタンバイ開路
スイッチ129が閉路されているときには、第４の定電圧電源回路40Dが発生する第４の出力電圧Ｖupの変動最大値と、第２の出力電圧Ｖcpの変動最小値との間で最大差分値ΔＶmax
が発生したときに、直列抵抗41を介して、第４の定電圧電源回路40Dが発生する出力電流
が所定の許容電流Ｉmax以下となるように、直列抵抗41の抵抗値ＲをΔＶmax/Ｉmax以上の値とするようになっている。

即ち、第４の定電圧電源回路に接続される直列抵抗は、スタンバイ開路スイッチが開路して第４の出力電圧Ｖupによってバックアップメモリに給電しているときには、所定の保持電流を供給できるように上限値が規制され、スタンバイ開路スイッチが閉路して、第２の定電圧電源回路と並行給電しているときには、第４の定電圧電源回路に分流する電流の上限値が、第４の定電圧電源回路の許容電流以下となるように下限値が規制されている。
従って、第２、第４の出力電圧が接近した値であって、出力電圧の変動バラツキによって第４の定電圧電源回路に分流する電流が発生しても、これを抑制して第４の定電圧電源回路の焼損を防止することができるとともに、第２の出力電圧を抑制して第２の定電圧電源回路の消費電力を抑制することができる特徴がある。なお、第２の出力電圧を第４の出力電圧よりも高い値に設定しておけば、第４の定電圧電源回路に対する分流が発生せず、直列抵抗を設ける必要はないが、この場合には、第２の定電圧電源回路の消費電力が増大し、マイクロプロセッサの温度上昇も大きくなる問題がある。

また、実施の形態１の車載電子制御装置においては、第２の定電圧電源回路20Sは、出
力接点102aと給電ダイオード21を介して車載バッテリ101から給電されるとともに、持続
給電ダイオード23を介して車載バッテリ101から直接給電されていて、出力接点102aが開
路されても、第２の定電圧電源回路20Sの入力回路部に対する給電を持続するようになっ
ている。

即ち、第２の定電圧電源回路は、電源スイッチが開路されても持続給電ダイオードを介して車載バッテリから直接給電されるようになっている。
従って、スタンバイ開路スイッチが開路するまでは、第２の定電圧電源回路を主体としてマイクロプロセッサに対する給電が行われ、スタンバイ開路スイッチが開路しても第２の定電圧電源回路が動作を続けていることになるが、たとえ動作を持続していても、スタンバイ開路スイッチが開路して軽負荷になっているので、車載バッテリの放電電流は抑制されている。一方電源電圧の低下によって第２の定電圧電源回路が微小電流の発生能力がなくなっても、第４の定電圧電源回路からバックアップメモリに対する微小電流を供給して、確実にバックアップメモリに対する記憶情報の保持を行うことができる特徴がある。また、持続給電ダイオードによって第２の定電圧電源回路の入力部には常時給電が行われ
ているので、電源リレーの出力接点が閉路した直後の第２の出力電圧の立上り遅延問題が発生せず、第１の出力電圧が先行発生してマイクロプロセッサに誤動作が発生するのを防止することができる特徴がある。

また、実施の形態１の車載電子制御装置においては、第２の定電圧電源回路20Sに対す
る持続給電ダイオード23には限流抵抗24が直列接続されており、スタンバイ開路スイッチ129は、電源スイッチ103が閉路されて電源リレーの出力接点102aが閉路し、第１の定電圧電源回路10Sが第１の出力電圧Ｖifを発生したことによって閉路されると共に、電源スイ
ッチ103が開路されたことによって演算回路部121が退避処理を開始し、スタンバイ開路スイッチ129が開路復帰してから、電源リレーが消勢されるようになっている。

即ち、持続給電ダイオードには限流抵抗が直列接続されていると共に、電源リレーの出力接点が開路されている時には、スタンバイ開路スイッチも開路するようになっている。
従って、電源リレーの出力接点が閉路しているときに、第２の定電圧電源回路に対する給電を限流抵抗のない出力接点側に集中させ、電源リレーの出力接点が開路されているときには、第２の定電圧電源回路に対する負荷を軽減して、車載バッテリからの直接給電を抑制することによって、電源配線を細くしたり、電源線に対するノイズフィルタを小容量のものにすることができる特徴がある。

また、実施の形態１の車載電子制御装置においては、第２の定電圧電源回路20Sは、電
源リレーの出力接点102aと、給電ダイオード21を介して車載バッテリ101から給電される
とともに、電源スイッチ103と先行給電ダイオード22を介して車載バッテリ101から給電されるようになっている。

即ち、第２の定電圧電源回路は、電源スイッチが閉路されると直ちに車載バッテリから給電され、第１の定電圧電源回路は、電源スイッチに応動する電源リレーの出力接点を介して車載バッテリから給電されるようになっている。
従って、マイクロプロセッサに対する入出力インタフェースの印加電圧が所定値に達する前に、演算回路部に対する印加電圧を確立させて、マイクロプロセッサの誤動作を防止することができる特徴がある。

なお、第２の定電圧電源回路が持続給電ダイオードを介して車載バッテリから直接給電されている場合にあっては、当該直接給電回路の電源線の断線又は配線コネクタの接触不良によって、直接給電が行われていない状態で電源スイッチが閉路されたときに、マイクロプロセッサの異常動作を防止することができる特徴がある。

また、実施の形態１の車載電子制御装置においては、マイクロプロセッサ120Aは、当該マイクロプロセッサに対してシリアル接続された併用制御回路部130Aと協働し、当該併用制御回路部は付加された車載センサ群104b、105bと、車載電気負荷群106bに対する入出力信号をマイクロプロセッサ120Aに対して仲介接続し、定電圧電源回路110Aは更に、第３の定電圧電源回路30Dを備え、第３の定電圧電源回路30Dは、少なくとも電源リレーの出力接点102aを介して車載バッテリ101から給電されて第３の出力電圧Ｖsbを発生し、第３の出
力電圧Ｖsbは、併用制御回路部130Aに設けられた監視制御回路部131Aと補助ＲＡＭメモ133に対して印加され、第４の定電圧電源回路40Dは、ダイオード又は抵抗素子である補助給電回路42を介して補助ＲＡＭメモリ133に給電するようになっている。

即ち、併用制御回路部が併用されている場合において、第３の定電圧電源回路は、電源リレーの出力接点を介して車載バッテリから給電されるか、又は車載バッテリから直接給電されるとともに、併用制御回路部がバックアップメモリを有する場合には、電源スイッチが開路されていても第４の定電圧電源回路からダイオード又は抵抗素子である補助給電
回路を介して給電されるようになっている。
従って、電源スイッチが開路された状態における車載バッテリの消費電力を抑制すると共に、第４の定電圧電源回路をそのまま利用して、マイクロプロセッサ側及び併用制御回路部側のバックアップメモリに対する微小電流の安定給電を行うことができる特徴がある。

また、実施の形態１の車載電子制御装置においては、マイクロプロセッサ120A又は当該マイクロプロセッサと協働する併用制御回路部130Aは、車載センサ群の一部であるアナログセンサ104a、104bから入力されたアナログ信号をデジタルデータに変換する第１又は第２の多チャンネルＡＤ変換器124、134を備えるとともに、定電圧電源回路110Aは、電源リレーの出力接点102aが閉路されたことに応動して、第１又は第２の多チャンネルＡＤ変換器124、134に対して第５の出力電圧Ｖadを供給する第５の定電圧電源回路50Dを包含し、
第１の定電圧電源回路10Sは、大容量ではあるが低精度の第１の出力電圧Ｖifを発生する
のに対し、第５の定電圧電源回路50Dは、小容量ではあるが、第１の出力電圧Ｖifと同一
電圧であっても、より高精度な第５の出力電圧Ｖadを発生するようになっている。

即ち、小容量ではあるが高精度な電圧が必要とされる多チャンネルＡＤ変換器用の第５の定電圧電源回路を、第１の定電圧電源回路から分離して構成するようになっている。
従って、第１の定電圧電源回路は大容量出力ではあるが低精度なものであってもよく、全体として安価に構成することができる特徴がある。
特に、分離された第１の定電圧電源回路は、開閉素子の通電デューティを制御する形式のスイッチング電源とすることによって、電圧リップルは残されるものの低損失で小型・安価なものとし、第５の定電圧電源回路は、開閉素子の導通状態を連続制御する形式のドロッパー電源とすることによって、高精度な出力電圧を得ることができる特徴がある。

実施の形態２．
（１）構成の説明
この発明の実施の形態２の車載電子制御装置について、全体回路図である図３と、定電圧電源回路の一部の詳細回路図である図４を参照して、図１、図２との相違点を中心にして説明する。なお、図中、図１、図２との同一符号は、同一又は相当部分を示している。
図３において、車載電子制御装置100Bには、図１と同様に、車載バッテリ101、電源リ
レーの出力接点102aと励磁コイル102b、電源スイッチ103、第１のアナログセンサ104a
、第２のアナログセンサ104b、第１のスイッチセンサ105a、第２のスイッチセンサ105b、第１の車載電気負荷群106a、第２の車載電気負荷群106bが接続され、主電源電圧Ｖb、先
行電源電圧Ｖbs、保持電源電圧Ｖbbが与えられている。
マイクロプロセッサ120Bは、マイクロプロセッサ120Aと同様に、演算回路部121と、不揮
発プログラムメモリ122Bと、一部領域がバックアップメモリ123bとなるＲＡＭメモリ123a、123bと、第１の多チャンネルＡＤ変換器124と、入力インタフェース回路125、出力インタフェース回路126と、スタンバイ開路スイッチ129によって構成されているが
、不揮発プログラムメモリ122Bはフラッシュメモリが使用されていて、その一部の領域が不揮発データメモリ128Bとして使用されるようになっている。

また、併用制御回路部130Bは、併用制御回路部130Aと同様に、監視制御回路部131Bと、補助ＲＡＭメモリ133と、第２の多チャンネルＡＤ変換器134と、入力インタフェース回路135、出力インタフェース回路136を備えているが、監視制御回路部131Bは、補助プログラムメモリ132Bと協働するサブＣＰＵが使用されていて、このサブＣＰＵ131Bは、電源スイッチ103が開路された駐車状態においても間欠動作を行って、車両監視を行ったり計時動作を行うことができる低消費電力型のマイクロプロセッサとなっている。
定電圧電源回路110Bは、定電圧電源回路110Aと同様に、複数の安定化された出力電圧を発生して車載電子制御装置100B内の各部に給電するようになっている。

但し、図１における第５の定電圧電源回路50Dは省略されていて、第５の出力電圧Ｖad
の代わりに第１の出力電圧Ｖifが共用されている。その代わりに、図１における第１の定電圧電源回路10Sは低精度・低消費電力のオン/オフ制御方式の定電圧電源回路が使用されているのに対し、図３における第１の定電圧電源回路10Dは、高精度の線形制御方式の定
電圧電源回路が使用されていて、入出力点数規模が小さな車載電子制御装置に適した構成となっている。

第２の定電圧電源回路20Dは、図１の場合と同様に、給電ダイオード21と先行給電ダイ
オード22と持続給電ダイオード23とから得られる合成電源電圧Ｖbaが印加されているが、図１の場合には、図２で説明したオン/オフ制御方式の定電圧電源回路であるのに対し、
図３の場合は、図４で後述する線形制御方式の定電圧電源回路が使用されている。
これは、図３における第２の定電圧電源回路20Dの負荷電流が比較的小さくて、損失が過
大にはならないことによって、簡易な線形制御方式のものを選択したものとなっている。第３の定電圧電源回路30Sは、車載バッテリ101から直接給電されていて、電源スイッチ103が開路されているときでもサブＣＰＵ131Bに給電するように構成されている。
サブＣＰＵ131Bは、低消費電力形式のものではあるが、駐車中の車載バッテリ101の負担
を軽減するためにオン/オフ制御方式の定電圧電源回路が使用されている。
第４の定電圧電源回路60Lは、図１の場合と同様に、車載バッテリ101から直接給電され
て、直列抵抗61を介して第２の定電圧電源回路20Dの出力端子に接続されている。
しかし、図１のものは、図２で説明したとおり、接合型トランジスタを用いた線形制御方式のものであるのに対し、図３のものは、図４で後述するとおり、電界効果型トランジスタを用いた線形制御方式のものとなっている。

次に、図３における第２の定電圧電源回路20Dと、第４の定電圧電源回路60Lの詳細回路を示す図４について説明する。
図４において、給電ダイオード21と先行給電ダイオード22と持続給電ダイオード23から得られる合成電源電圧Ｖbaを入力電圧として動作する第２の定電圧電源回路20Dは、例えば
ＰＮＰ型接合トランジスタである開閉素子230を備え、開閉素子230のエミッタ端子には合成電源電圧Ｖbaが印加され、コレクタ端子は第２の出力電圧Ｖcpを発生する出力端子に接続されている。開閉素子230のベース端子は駆動抵抗231と、例えばＮＰＮ型接合トランジスタである前段トランジスタ240との直列回路によってグランド回路に接続されるととも
に、エミッタ端子とベース端子との間には開路安定抵抗232が接続され、コレクタ端子と
グランド回路との間には分圧抵抗238aと238bとが直列接続されて、第２の出力電圧Ｖcpを監視するようになっている。前段トランジスタ240のベース端子とエミッタ端子との間に
は開路安定抵抗242が接続されるとともに、ベース端子には駆動抵抗241を介して比較増幅器243の出力電圧が印加されている。

比較増幅器243は、例えばバンドギャップセルによって生成された基準電圧244と、分圧抵抗238a、238bによる第２の出力電圧Ｖcpに比例した電圧との偏差積分値に応動したアナログ信号電圧を発生し、第２の出力電圧Ｖcpが所定の電圧よりも低ければ、前段トランジスタ240のベース電流を増加させ、第２の出力電圧Ｖcpが所定の電圧よりも高ければ、前
段トランジスタ240のベース電流を減少させて、導通状態を線形制御するようになってい
る。前段トランジスタ240のベース端子とエミッタ端子との間には、例えばＮＰＮ型接合
トランジスタである遮断制御トランジスタ250が接続されている。遮断制御トランジスタ250のベース端子とエミッタ端子間には開路安定抵抗252が接続されるとともに、ベース端
子には駆動抵抗251を介して比較増幅器253の出力電圧が印加されている。
比較増幅器253は、基準電圧244と、分圧抵抗239a、239bによる合成電源電圧Ｖbaに比例した電圧との大小を比較して、合成電源電圧Ｖbaが所定の電圧よりも高ければ遮断制御トランジスタ250を遮断し、合成電源電圧Ｖbaが所定の電圧よりも低ければ遮断制御トランジ
スタ250を導通させて、開閉素子230を遮断するようになっている。
これにより、マイクロプロセッサ120Bが作動不能となる低電圧状態では、開閉素子230を
開路して無駄な電力の供給を停止するようになっている。

保持電源電圧Ｖbbが印加される第４の定電圧電源回路60Lは、例えばＰ−ＭＯＳ型の電
界効果トランジスタである開閉素子620を備え、開閉素子620のソース端子には保持電源電圧Ｖbbが印加され、ドレーン端子は第４の出力電圧Ｖupを発生する出力端子に接続されて、直列抵抗61を介して第２の定電圧電源回路20Dの出力端子に接続されている。開閉素子620のゲート端子とソース端子間には分圧抵抗622が並列接続されるとともに、ゲート端子は駆動抵抗621とＮ−ＭＯＳ型電界効果トランジスタである前段トランジスタ630を介してグランド回路に接続されていて、前段トランジスタ630が導通すると開閉素子620も導通するようになっている。前段トランジスタ630のゲート端子とソース端子との間には分圧抵抗632が接続されるとともに、ゲート端子には駆動抵抗631を介して比較増幅器633の出力電圧が印加されている。
比較増幅器633は、例えばバンドギャップセルによって生成された基準電圧634と、分圧抵抗638a、638bによる第４の出力電圧Ｖupに比例した電圧との偏差積分値に応動したアナログ信号電圧を発生し、第４の出力電圧Ｖupが所定の電圧よりも低ければ、前段トランジスタ630のゲート電圧を増加させ、第４の出力電圧Ｖupが所定の電圧よりも高ければ、前段
トランジスタ630のゲート電圧を減少させて、導通状態を線形制御するようになっている
。

図３に戻り、補助ＲＡＭメモリ133をバックアップメモリとして使用するときには、第
３の定電圧電源回路30Sに接続された並列給電ダイオード31と、第４の定電圧電源回路60Lに接続されたダイオード又は抵抗素子である補助給電回路62との並列出力から補助ＲＡＭメモリ133に給電するようになっている。これにより、車載バッテリ101の電源電圧が低下してサブＣＰＵ131Bが不作動となっても、補助ＲＡＭメモリ133の最小保持電圧に対応し
た最小保証電圧までの電源電圧の低下であれば、第４の定電圧電源回路60Lからの給電に
よって補助ＲＡＭメモリ133への給電を持続することができるようになっている。従って
、図４の遮断制御トランジスタ250と同様に、電源電圧が異常低下したときに第３の定電
圧電源回路30Sの出力発生を停止して、サブＣＰＵ131Bに対する無駄な電力供給を停止す
ることも可能となる。

（２）作用・動作の説明
次に、以上のように構成されたこの発明の実施の形態２の車載電子制御装置の作用・動作について、図３、図４を参照して詳細に説明する。
先ず、全体制御動作の概要として、電源スイッチ103が閉路されると、論理和反転出力回
路112を介して電源リレーの励磁コイル102bが付勢され、出力接点102aが閉路して車載バ
テリ101から主電源電圧Ｖbが印加され、定電圧電源回路110Bは第２から第４の出力電圧に加えて第１の出力電圧を発生して、演算回路部121と併用制御回路部130Bとが動作を開始
する。演算回路部121は車載センサ群である第１、第２のアナログセンサ104a、104bと、
第１、第２のスイッチセンサ105a、105bの動作状態と、不揮発プログラムメモリ122Bに格納された制御プログラムに応動して制御出力信号を発生して、第１、第２の車載電気負荷群106a、106bを駆動制御する。併用制御回路部130Bは、第２のアナログセンサ104bと第２のスイッチセンサ105bの動作状態を監視信号としてマイクロプロセッサ120Bに送信し、マイクロプロセッサ120Bが発生した制御信号を受信して第２の車載電気負荷群106bを駆動するようになっている。

なお、併用制御回路部130Bは、マイクロプロセッサ120Bの運転中にあっては相互に動作状態を監視するとともに、電源スイッチ103が開路されてマイクロプロセッサ120Bが動作
停止している駐車状態において、サブＣＰＵ131Bが単独で動作して駐車中の経過時間の測定、或いは一部の車載センサの動作状態を定期的に監視するようになっている。
駐車中に監視される特定のセンサは、図示しない選択給電回路によって一時的に給電されてサブＣＰＵ131Bに入力されるようになっている。

一方、演算回路部121の運転中に発生した各種の異常発生情報や学習記憶情報は、バッ
クアップメモリ123bに格納され、バックアップメモリ123bは、電源リレーの出力接点102aが開路していても保持電源電圧Ｖbbを降圧して得られる第４の出力電圧Ｖupによって記憶内容が保持されている。併用制御回路部130Bの補助ＲＡＭメモリ133に記憶された重要情
報は、運転中にマイクロプロセッサ120B側のバックアップメモリ123bに転送されるようになっていて、通常では補助ＲＡＭメモリ133をバッテリバックアップする必要はない。し
かし、駐車中に定期的に記憶された経過時間情報、或いは特定センサの動作状態は、補助ＲＡＭメモリ133がダイオード又は抵抗素子である補助給電回路62を介して第４の定電圧
電源回路60Lから給電されているので、たとえサブＣＰＵ131Bの停止状態が発生しても、
動作停止前に測定された情報を保存しておくことができるようになっている。但し、車載バッテリ101が異常電圧低下したり、交換のために出力端子が開放された場合には、バッ
クアップメモリ123bや補助ＲＡＭメモリ133の記憶情報は消失するので、バックアップメ
モリ123bに記憶された一部の重要データは、電源スイッチ103が開路された時点で、電源
リレーの出力接点102aが開路するまでの遅延給電期間において、不揮発プログラムメモリ122Bの一部の領域である不揮発データメモリ128Bに格納保存されるようになっている。

第２、第４の定電圧電源回路20D・60Lの役割分担と直列抵抗61の役割、給電ダイオード21、先行給電ダイオード22、持続給電ダイオード23、限流抵抗24の役割分担については図１の場合と同様である。
まず、電源スイッチ103が開路され、電源リレーも消勢されてその出力接点102aが開路し
ている状態では、第１（第５）の定電圧電源回路10D（50D）は作動停止し、第１（第５）の出力電圧Ｖif（Ｖad）は発生していない。その結果、スタンバイ開路スイッチ129は開
路状態にあり、マイクロプロセッサ120Bにはバックアップメモリ123bの動作状態を維持するための例えば１ｍＡ程度の保持電流Ｉhを供給すればよい状態となっている。
第４の定電圧電源回路60Lは、例えばＤＣ３．３Ｖ±０．３Ｖの第４の出力電圧Ｖupを発
生し、例えば抵抗値Ｒ61＝１００Ωの直列抵抗61を介してバックアップメモリ123bに給電しているが、車載バッテリ101の異常電圧低下によって、保持給電電圧Ｖbbが例えば最小
保証電圧Ｖbmin＝４．３Ｖにまで低下していても、バックアップメモリ123bの最小保持電圧Ｖkp（例えばＤＣ２．５Ｖ）を確保することができるようになっている。

一方、第２の定電圧電源回路20Dには、例えば抵抗値Ｒ24＝１００Ωの限流抵抗24と持
続給電ダイオード23を介して持続電源電圧Ｖbbが印加されているが、車載バッテリ101の
出力電圧が異常低下しているときには、図４の開閉素子230が開路して、バックアップメ
モリ123bに対して保持電流Ｉhを供給することができない状態となる。
車載バッテリ101の電源電圧が、例えばＤＣ８．０Ｖ以上の通常の低電圧レベルであれば
第２の定電圧電源回路20Dも正常に動作し、第２及び第４の定電圧電源回路20D、60Lが協
働してバックアップメモリ123bに給電している状態となっているが、実際には第２の定電圧電源回路20Dの出力に期待しているわけではなく、予め第２の定電圧電源回路20Dを作動状態に維持しておくことが持続給電ダイオード23の役割となっている。
従って、第４の定電圧電源回路60Lは、車載バッテリ101の出力電圧が、通常の最低電圧よりももっと低い異常低電圧に対しても、バックアップメモリ123bの記憶情報を保持するためのものとなっている。

次に、電源スイッチ103を閉路した直後にあっては、先行給電ダイオード22によってま
ず第２の定電圧電源回路20Dに給電されるが、第２の定電圧電源回路20Dは持続給電ダイオード23によって既に動作中であるから、通常では先行ダイオード22は無用のものとなっている。しかし、車載バッテリ101からの直接給電配線の断線、或いは保持電源電圧Ｖbbの入力端子の接触不良によって保持給電が行われていなかった場合には、電源リレーの出力接点102aが閉路して第１（第５）の定電圧電源回路10D（50D）が第１（第５）の出力電圧Ｖif（Ｖad）を発生する前に、第２の定電圧電源回路20Dが、第２の出力電圧Ｖcpを発生して、マイクロプロセッサ120Bが誤動作するのを防止するようになっている。電源スイッチ103が閉路して、電源リレーの出力接点102aが閉路すると、予め発生している第３、第４の出力電圧Ｖsb、Ｖupに加えて、第１（第５）の出力電圧Ｖif（Ｖad）が発生し、第１の出力電圧Ｖifが発生したことに伴ってスタンバイ開路スイッチ129が閉路する。その結果、第２の定電圧電源回路20Dの出力電流は例えば300ｍＡに急増するが、この出力電流が急増する前に出力接点102aが閉路しているので、限流抵抗24に流れる電流は給電配線の電圧降下の相違に基づく電圧偏差を、限流抵抗24の抵抗値Ｒ24で割って得られる微小な値となっている。

なお、第４の出力電圧Ｖupの変動最大値（例えば3.3＋0.3＝3.6Ｖ）と、第２の出力電
圧Ｖcpの変動最小値（（例えば3.3−0.3＝3.0Ｖ）との間で、最大差分値ΔＶmax（例えば3.6−3.0＝0.6Ｖ）が発生したとき、第４の定電圧電源回路60Ｌに流れる電流はΔＶmax/
Ｒ61となる。但し、Ｒ61は直列抵抗61の抵抗値であり、これが例えば0.1ＫΩであれば最
大電流は例えば0.6Ｖ/0.1ＫΩ＝６ｍＡとなる。従って、第４の定電圧電源回路60Ｌの許
容出力電流Ｉmaxは10ｍＡもあれば十分ということになる。

次に、電源スイッチ103が開路した直後にあっては、電源リレーの励磁コイル102bはマ
イクロプロセッサ120Ｂが発生する電源保持指令信号ＤＲと論理和回路122によって付勢状態が保持されていて、バックアップメモリ123bに格納されたデータの一部が不揮発データメモリ128Ｂへ転送格納され、続いてマイクロプロセッサ120Bが動作を停止することによ
ってスタンバイ開路スイッチ129が開路するとともに、電源保持指令信号ＤＲが停止して
電源リレーが消勢される。
電源リレーの出力接点102aが開路すると、第１（第５）の定電圧電源回路10D（50D)は動
作停止するが、第２の定電圧電源回路20Dには限流抵抗24と持続給電ダイオード24による
給電が持続する。
但し、既にスタンバイ開路スイッチ129が開路しているので、限流抵抗24に流れる電流は
微小なものとなっている。

第２及び第４の定電圧電源回路20D、60Lの具体的な回路構成を示す図４において、第２の定電圧電源回路20Dは、ＰＮＰ型接合トランジスタを用いた線形制御方式の定電圧電源
回路となっていて、広範囲な電源電圧の変動に対して第２の定電圧出力Ｖcpを発生するが、低電圧領域では強制遮断するようになっている。
開閉素子230としては、図２と同様に低消費電力となるオン/オフ制御方式の定電圧電源回路にすることも可能である。
第４の定電圧電源回路60Lは、Ｐ−ＭＯＳ型電界効果トランジスタを用いた線形制御方式
の定電圧電源回路となっていて、軽負荷用の定電圧電源回路として小型安価に構成できるとともに、オン/オフ制御に伴うリップル変動がないので高精度な定電圧出力を得ること
ができる。ただし、バックアップメモリ123bに対する給電用としては、特段に高精度の出力電圧が必要となるわけではない。また、開閉素子620としては、図２に示すとおり、Ｐ
ＮＰ型の接合トランジスタを使用することもできる。

なお、サブＣＰＵ131Bとして、マイクロプロセッサ120Bと同様にスタンバイ開路スイッチ129を内蔵したマイクロプロセッサを使用するときには、サブＣＰＵ131Bと補助ＲＡＭ
メモリ133には、第３の定電圧電源回路30Sによる第３の出力電圧Ｖsbが共通に印加され、第４の定電圧電源回路60Lに対する補助給電回路62としては、直列抵抗61と同等の抵抗素
子が接続される。
第３の定電圧電源回路30Sの出力に設けられた並列給電ダイオード31は短絡削除し、その
代わりに、車載バッテリ101からの給電回路側に断線地絡に対する保護を目的としたダイ
オードを接続しておくのが望ましい。

（３）実施の形態２の特徴
以上の説明で明らかなとおり、この発明の実施の形態２の車載電子制御装置は、以下のような特徴を有するものである。

この発明の実施の形態２の車載電子制御装置は、車載センサ群104a、105aの動作状態と、不揮発プログラムメモリ122Bに格納された制御プログラムの内容とに応動して車載電気負荷群106aを駆動制御するマイクロプロセッサ120Bと、車載バッテリ101から給電されて複数種類の安定化された出力電圧を発生する定電圧電源回路110Bとを備えた車載電子制御装置100Bであって、マイクロプロセッサ120Bは不揮発プログラムメモリ122Bと協働する演算回路部121と、少なくとも一部領域又は全領域をバックアップメモリ123bとした揮発性のＲＡＭメモリ123a、123bと、入、出力インタフェース回路125、126と、スタンバイ時にバックアップメモリ123b以外の回路に対する給電回路を遮断するスタンバイ開路スイッチ129とを備え、定電圧電源回路110Bは、車載バッテリ101から給電されてマイクロプロセッサ120Bに対して安定化された出力電圧を供給する第１、第２及び第４の定電圧電源回路を備えている。

そして、第１の定電圧電源回路10Dは、電源スイッチ103が閉路したときに付勢され、当該電源スイッチが開路したときに所定の遅延時間をおいて消勢される電源リレーの出力接点102aを介して、車載バッテリ101から給電されて第１の出力電圧Ｖifを発生し、第１の
出力電圧Ｖifは、入、出力インタフェース回路125、126に対して印加され、第２の定電圧電源回路20Dは、少なくとも電源リレーの出力接点102aを介して、車載バッテリ101から給電されて第２の出力電圧Ｖcpを発生し、第２の出力電圧Ｖcpは、マイクロプロセッサ120Bに設けられた演算回路部121と、不揮発プログラムメモリ122Bと、ＲＡＭメモリ123aと、
バックアップメモリ123bに対して印加され、第４の定電圧電源回路60Lは、車載バッテリ101から直接給電されて第４の出力電圧Ｖupを発生するとともに、直列抵抗61を介して第２の定電圧回路20Dの出力端子に接続されている。

さらに、マイクロプロセッサ120Bは、当該マイクロプロセッサに対してシリアル接続された併用制御回路部130Bと協働し、当該併用制御回路部は付加された車載センサ群104b、105bと車載電気負荷群106bに対する入出力信号をマイクロプロセッサ120Bに対して仲介接続し、定電圧電源回路110Bは更に、第３の定電圧電源回路30Sを備え、第３の定電圧電源
回路30Sは、車載バッテリ101から直接給電されて第３の出力電圧Ｖsbを発生し、当該第３の出力電圧Ｖsbは、併用制御回路部130Bに設けられた監視制御回路部131Bと、補助ＲＡＭメモリ133に対して印加され、第４の定電圧電源回路60Lは、ダイオード又は抵抗素子である補助給電回路62を介して、補助ＲＡＭメモリ133に給電するようになっている。

即ち、実施の形態２の車載電子制御装置においては、併用制御回路部が併用されている場合において、第３の定電圧電源回路は、電源リレーの出力接点を介して車載バッテリから給電されるか、又は、車載バッテリから直接給電されるとともに、併用制御回路部がバックアップメモリを有する場合には、電源スイッチが開路されていても第４の定電圧電源回路からダイオード又は抵抗素子である補助給電回路を介して給電されるようになっている。
従って、監視制御回路部として低消費電力のサブＣＰＵを使用して、第３の定電圧電源回路を車載バッテリから常時接続した場合には、電源スイッチが開路しているときにも監視制御回路部を間欠作動させることができるとともに、第４の定電圧電源回路によって、マイクロプロセッサ側及び動作停止中の併用制御回路部側のバックアップメモリに対する微小電流の安定給電を行うことができる特徴がある。

また、実施の形態２の車載電子制御装置においては、マイクロプロセッサ120B又は当該マイクロプロセッサと協働する併用制御回路部130Bは、車載センサ群の一部であるアナログセンサ104a、104bから入力されたアナログ信号をデジタルデータに変換する第１又は第２の多チャンネルＡＤ変換器124、134を備えるとともに、第１の定電圧電源回路10Dは、
マイクロプロセッサ120B側の入、出力インタフェース回路125、126と第１の多チャンネルＡＤ変換器124、又は併用制御回路部130B側の入、出力インタフェース回路135、136と第
２の多チャンネルＡＤ変換器134の、一方又は両方に対して共用される第１の出力電圧Ｖifを発生し、第１の定電圧電源回路10Dは、開閉素子の導通状態を連続制御する形式のドロッパー電源とすることによって、高精度な出力電圧を得るようになっている。

即ち、オン／オフ動作するスイッチセンサ又は電気負荷に対する入、出力インタフェース回路と、アナログセンサ用の多チャンネルＡＤ変換器に対しては第１の出力電圧が共用されるようになっている。
従って、マイクロプロセッサ又は併用制御回路部に対する電源配線を分離する必要がないので、回路構成が簡略化される特徴がある。特に、オン／オフ動作のインタフェース回路に必要とされる電流と、多チャンネルＡＤ変換器に必要とされる電流に大きな乖離がない場合には、定電圧電源回路を一体化することによって小型・安価となる特徴がある。

10S、10D 第１の定電圧電源回路、20S、20D 第２の定電圧電源回路、
30D、30S 第３の定電圧電源回路、40D、60L 第４の定電圧電源回路、
50D 第５の定電圧電源回路、
21 給電ダイオード、22 先行給電ダイオード、23 持続給電ダイオード、
24 限流抵抗、31 並列給電ダイオード、41、61 直列抵抗、
42、62 補助給電回路
100A、100B 車載電子制御装置、101 車載バッテリ、
102a 電源リレー（出力接点）、102b 電源リレー（励磁コイル、）
103 電源スイッチ、104a、104b アナログセンサ（車載センサ群）、
105a、105b スイッチセンサ（車載センサ群、）106a、106b 車載電気負荷群、
110A、110B 定電圧電源回路、120A、120B マイクロプロセッサ、
121 演算回路部、122A、122B 不揮発プログラムメモリ、123a ＲＡＭメモリ、
123b バックアップメモリ、124、134 多チャンネルＡＤ変換器、
125、135 入力インタフェース回路、126、136 出力インタフェース回路、
128A、128B 不揮発データメモリ、130A、130B 併用制御回路部、
131A 監視制御回路部（論理回路）、131B 監視制御回路部（サブＣＰＵ）
132B 補助プログラムメモリ、133 補助ＲＡＭメモリ、
Ｖif 第１の出力電圧、Ｖcp 第２の出力電圧、Ｖsb 第３の出力電圧、
Ｖup 第４の出力電圧、Ｖad 第５の出力電圧、Ｖb 主電源電圧、
Ｖbb 保持電源電圧、Ｖbs 先行電源電圧、Ｖba 合成電源電圧。

Claims (8)

1. 車載センサ群の動作状態と、不揮発プログラムメモリに格納された制御プログラムの内容とに応動して電気負荷群を駆動制御するマイクロプロセッサと、車載バッテリから給電されて複数種類の出力電圧を発生する定電圧電源回路とを備えた車載電子制御装置であって、前記マイクロプロセッサは、前記不揮発プログラムメモリと協働する演算回路部と、少なくとも一部領域をバックアップメモリとした揮発性のＲＡＭメモリと、入出力インタフェース回路と、スタンバイ時に前記バックアップメモリ以外の回路に対する給電回路を遮断するスタンバイ開路スイッチとを備え、
   前記定電圧電源回路は、前記車載バッテリから給電されて前記マイクロプロセッサに対して安定化された出力電圧を供給する第１の定電圧電源回路、第２の定電圧電源回路及び第４の定電圧電源回路を備え、
   前記第１の定電圧電源回路は、電源スイッチが閉路したときに付勢され、当該電源スイッチが開路したときに所定の遅延時間をおいて消勢される電源リレーの出力接点を介して、前記車載バッテリから給電されて第１の出力電圧Ｖifを発生し、当該第１の出力電圧Ｖifは前記入出力インタフェース回路に対して印加され、
   前記第２の定電圧電源回路は、少なくとも前記電源リレーの出力接点を介して前記車載バッテリから給電されて第２の出力電圧Ｖcpを発生し、当該第２の出力電圧Ｖcpは、前記マイクロプロセッサに設けられた演算回路部と、不揮発プログラムメモリと、ＲＡＭメモリと、バックアップメモリに対して印加され、
   前記第４の定電圧電源回路は、前記車載バッテリから直接給電されて第４の出力電圧Ｖupを発生するとともに、直列抵抗を介して前記第２の定電圧回路の出力端子に接続されていることを特徴とする車載電子制御装置。
2. 前記直列抵抗の抵抗値Ｒは、前記電源スイッチが開路され、前記第１及び第２の出力電圧Ｖif・Ｖcpが出力停止していても、前記車載バッテリの発生電圧が、前記第４の出力電圧Ｖupに対して前記第４の定電圧電源回路の最小電圧降下Ｖdを加算した値に相当する最
   低保証電圧Ｖbmin≧Ｖup＋Ｖd 以上であるときには、前記第４の定電圧電源回路から前
   記バックアップメモリに対して、当該バックアップメモリの最小保持電圧Ｖkp以上の出力電圧を印加して、所定の保持電流Ｉkp以上となる電流を供給することができるように
   （Ｖup−Ｖkp）/Ｉkp 以下の値が選択され、前記電源スイッチが閉路されて、前記第１
   及び第２の出力電圧Ｖif・Ｖcpが発生し、前記スタンバイ開路スイッチが閉路されているときには、前記第４の定電圧電源回路が発生する第４の出力電圧Ｖupの変動最大値と、前記第２の出力電圧Ｖcpの変動最小値との間で最大差分値ΔＶmaxが発生したときに、前記
   直列抵抗を介して前記第４の定電圧電源回路が発生する出力電流が所定の許容電流Ｉmax
   以下となるように、前記直列抵抗の抵抗値ＲをΔＶmax/Ｉmax以上の値としたことを特徴
   とする請求項１に記載の車載電子制御装置。
3. 前記第２の定電圧電源回路は、前記出力接点と給電ダイオードを介して前記車載バッテリから給電されるとともに、持続給電ダイオードを介して前記車載バッテリから直接給電されていて、前記出力接点が開路されても前記第２の定電圧電源回路の入力回路部に対する給電を持続するようにしたことを特徴とする請求項１又は請求項２に記載の車載電子制御装置。
4. 前記第２の定電圧電源回路に対する持続給電ダイオードには、限流抵抗が直列接続されており、前記スタンバイ開路スイッチは、電源スイッチが閉路されて前記電源リレーの出力接点が閉路して、前記第１の定電圧電源回路が第１の出力電圧Ｖifを発生したことによって閉路されるとともに、前記電源スイッチが開路されたことによって前記演算回路部が退避処理を開始し、スタンバイ開路スイッチが開路復帰してから前記電源リレーが消勢されるようにしたことを特徴とする請求項１〜請求項３のいずれか１項に記載の車載電子制御装置。
5. 前記第２の定電圧電源回路は、前記電源リレーの出力接点と、給電ダイオードを介して前記車載バッテリから給電されるとともに、前記電源スイッチと先行給電ダイオードを介して前記車載バッテリから給電されるようにしたことを特徴とする請求項１〜請求項４のいずれか１項に記載の車載電子制御装置。
6. 前記マイクロプロセッサは、当該マイクロプロセッサに対してシリアル接続された併用制御回路部と協働し、当該併用制御回路部は、付加された車載センサ群と車載電気負荷群に対する入出力信号を前記マイクロプロセッサに対して仲介接続し、前記定電圧電源回路は更に、第３の定電圧電源回路を備え、前記第３の定電圧電源回路は、少なくとも前記電源リレーの出力接点を介して前記車載バッテリから給電されるか、又は前記車載バッテリから直接給電されて第３の出力電圧Ｖsbを発生し、当該第３の出力電圧Ｖsbは、前記併用制御回路部に設けられた監視制御回路部と補助ＲＡＭメモリに対して印加され、前記第４の定電圧電源回路は、ダイオード又は抵抗素子である補助給電回路を介して前記補助ＲＡＭメモリに給電するようにしたことを特徴とする請求項１〜請求項５のいずれか１項に記載の車載電子制御装置。
7. 前記マイクロプロセッサ、又は当該マイクロプロセッサと協働する前記併用制御回路部は、前記車載センサ群の一部であるアナログセンサから入力されたアナログ信号をデジタルデータに変換する第１の多チャンネルＡＤ変換器、又は第２の多チャンネルＡＤ変換器を備えるとともに、前記定電圧電源回路は、前記電源リレーの出力接点が閉路されたことに応動して、前記第１又は第２の多チャンネルＡＤ変換器に対して第５の出力電圧を供給する第５の定電圧電源回路を包含し、前記第１の定電圧電源回路は、大容量ではあるが低精度の第１の出力電圧を発生するのに対し、前記第５の定電圧電源回路は、小容量ではあるが前記第１の出力電圧と同一電圧であっても、より高精度な前記第５の出力電圧を発生するようにしたことを特徴とする請求項１又は請求項６に記載の車載電子制御装置。
8. 前記マイクロプロセッサ、又は当該マイクロプロセッサと協働する前記併用制御回路部は、前記車載センサ群の一部であるアナログセンサから入力されたアナログ信号をデジタルデータに変換する第１の多チャンネルＡＤ変換器、又は第２の多チャンネルＡＤ変換器を備えるとともに、前記第１の定電圧電源回路は、前記マイクロプロセッサ側の入出力インタフェース回路と第１の多チャンネルＡＤ変換器、又は前記併用制御回路部側の入出力インタフェース回路と第２の多チャンネルＡＤ変換器の、一方又は両方に対して共用される第１の出力電圧Ｖif、Ｖadを発生し、前記第１の定電圧電源回路は、開閉素子の導通状態を連続制御する形式のドロッパー電源とすることによって、高精度な出力電圧を得るようにしたことを特徴とする請求項１又は請求項６に記載の車載電子制御装置。

Images