JP4177364B2 - 定電圧制御装置 - Google Patents
定電圧制御装置 Download PDFInfo
- Publication number
- JP4177364B2 JP4177364B2 JP2005263429A JP2005263429A JP4177364B2 JP 4177364 B2 JP4177364 B2 JP 4177364B2 JP 2005263429 A JP2005263429 A JP 2005263429A JP 2005263429 A JP2005263429 A JP 2005263429A JP 4177364 B2 JP4177364 B2 JP 4177364B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switching element
- output voltage
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0083—Converters characterised by their input or output configuration
- H02M1/009—Converters characterised by their input or output configuration having two or more independently controlled outputs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
この発明は、例えば車載バッテリからマイクロプロセッサと各種メモリを含む車載電子機器に対して、ＤＣ５Ｖ及びＤＣ３．３Ｖ又はＤＣ２．５Ｖ等の異種の安定化電圧を供給する定電圧制御装置、特に定電圧制御用パワートランジスタの消費電力を低減して発熱を抑制するための改良された定電圧制御装置に関するものである。
車載用の電子制御装置などに搭載されるマイクロプロセッサの高速化と消費電力の低減を図るために、演算部や各種メモリに対する印加電圧を下げて、入出力回路部とは異なる安定化電圧を与えることは広く実用されている。
例えば、特許文献１の「車載演算機器用電源装置」によれば、車載バッテリからＤＣ５Ｖの安定化電圧を得るための第一の開閉素子と、ＤＣ３．３Ｖを得るための第二の開閉素子を直列接続した給電回路が提示されている。
また、特許文献２の「電源回路」によれば、車載バッテリから１次電源電圧を得るためにスイッチング方式の１次電源レギュレータを配置し、降圧安定化された１次電圧出力に対して複数個のドロッパー方式の２次電源レギュレータを接続してＤＣ５ＶやＤＣ３．３Ｖの各種の安定化電圧を得る手段が開示されている。
例えば、特許文献１の「車載演算機器用電源装置」によれば、車載バッテリからＤＣ５Ｖの安定化電圧を得るための第一の開閉素子と、ＤＣ３．３Ｖを得るための第二の開閉素子を直列接続した給電回路が提示されている。
また、特許文献２の「電源回路」によれば、車載バッテリから１次電源電圧を得るためにスイッチング方式の１次電源レギュレータを配置し、降圧安定化された１次電圧出力に対して複数個のドロッパー方式の２次電源レギュレータを接続してＤＣ５ＶやＤＣ３．３Ｖの各種の安定化電圧を得る手段が開示されている。
その他、特許文献３の「直流安定化電源装置」によれば、スイッチング方式の１次チョッパレギュレータとドロッパー方式の２次シリーズレギュレータを直列接続して、リップル変動の少ない低消費電力の安定化電圧を得る手段が開示されている。
また、特許文献４の「直流安定化電源」によれば、スイッチング方式の１次チョッパレギュレータとドロッパー方式の２次シリーズレギュレータを並列接続して、リップル変動の少ない低消費電力の安定化電圧を得る手段が開示されている。
また、特許文献４の「直流安定化電源」によれば、スイッチング方式の１次チョッパレギュレータとドロッパー方式の２次シリーズレギュレータを並列接続して、リップル変動の少ない低消費電力の安定化電圧を得る手段が開示されている。
上記特許文献１の「車載演算機器用電源装置」によれば、第一・第二の開閉素子はいずれもドロッパー式の電圧レギュレータとなっており、車載バッテリの電源電圧が高くて負荷電流が大きいときの第一の開閉素子の消費電力が過大となる欠点がある。
これに対し、特許文献２の「電源回路」によれば、スイッチング方式の１次電源レギュレータを直列接続したことによって、ＤＣ５Ｖを得るためのドロッパー方式の２次電源レギュレータの消費電力は大幅に低減されるが、例えば１次電源レギュレータの出力電圧をＤＣ７Ｖとしたときに、ＤＣ３．３Ｖを得るためのドロッパー方式の２次電源レギュレータの電圧降下量は７Ｖ−３．３Ｖ＝３．７Ｖとなっており、消費電力が十分低減されていない問題点がある。
特に、ＤＣ２．５Ｖを得るための２次電源レギュレータの電圧降下量は７Ｖ−２．５Ｖ＝４．５Ｖとなって消費電力が過大となり、このために、複数個のスイッチング方式の１次電源レギュレータを設けると装置が大型・高価となる欠点がある。
これに対し、特許文献２の「電源回路」によれば、スイッチング方式の１次電源レギュレータを直列接続したことによって、ＤＣ５Ｖを得るためのドロッパー方式の２次電源レギュレータの消費電力は大幅に低減されるが、例えば１次電源レギュレータの出力電圧をＤＣ７Ｖとしたときに、ＤＣ３．３Ｖを得るためのドロッパー方式の２次電源レギュレータの電圧降下量は７Ｖ−３．３Ｖ＝３．７Ｖとなっており、消費電力が十分低減されていない問題点がある。
特に、ＤＣ２．５Ｖを得るための２次電源レギュレータの電圧降下量は７Ｖ−２．５Ｖ＝４．５Ｖとなって消費電力が過大となり、このために、複数個のスイッチング方式の１次電源レギュレータを設けると装置が大型・高価となる欠点がある。
一方、特許文献３の「直流安定化電源装置」や特許文献４の「直流安定化電源」によるものは、単一の安定化電圧を得るためのものであり、複数種類の安定化電圧を得るための手段を提示したものではない。
ただし、本願と関連した発明である特許文献４の「直流安定化電源」の場合では、並列接続された一対のレギュレータの出力電圧を正確に合致させることが困難であると共に、スイッチング方式の一次チョッパレギュレータの過大電圧リップルが除去できないという欠点がある。
ただし、本願と関連した発明である特許文献４の「直流安定化電源」の場合では、並列接続された一対のレギュレータの出力電圧を正確に合致させることが困難であると共に、スイッチング方式の一次チョッパレギュレータの過大電圧リップルが除去できないという欠点がある。
この発明は、このような問題点を解決するためになされてものであり、一つのスイッチング方式のレギュレータと二つドロッパー方式のレギュレータを併用することによって、電源電圧や負荷電流の急変に対して安定した出力電圧を得ると共に、消費電力を低減することができる定電圧制御装置を提供することを目的とする。
また、消費電力を低減できると共に、さらに、スイッチング方式のレギュレータによる出力電圧のリップル変動を低減し、安定化された出力電圧を得ることができる定電圧制御装置を提供することを目的とする。
また、消費電力を低減できると共に、さらに、スイッチング方式のレギュレータによる出力電圧のリップル変動を低減し、安定化された出力電圧を得ることができる定電圧制御装置を提供することを目的とする。
この発明による定電圧制御装置は、出力電圧が一定しない外部電源から給電され電子制御装置に対して複数異種電圧の安定化電圧を供給する定電圧制御装置であって、
第一の出力電圧を発生する第一の開閉素子と、該第一の開閉素子に縦続接続されて第二 の出力電圧を発生する第二の開閉素子と、上記第一の開閉素子に対するバイパス給電回路となる第三の開閉素子とを備えている。
上記第一の開閉素子は上記第一の出力電圧に比例した電圧と基準電圧とを比較して上 記第一の出力電圧が第一の所定電圧となるように第一の比較増幅器によって導通状態が負帰還制御されるトランジスタで構成されている。
上記第二の開閉素子は上記第二の出力電圧に比例した電圧と基準電圧とを比較して上記第二の出力電圧が上記第一の所定電圧よりも小さな値である第二の所定電圧となるように第二の比較増幅器によって導通状態が負帰還制御されるトランジスタで構成されている。
上記第三の開閉素子は、通電率制御回路を介して閉路期間と開閉周期との比率が制御されて上記第一の開閉素子の通電電流を抑制制御するトランジスタで構成されている。
上記第一の開閉素子は直列接続された電流検出抵抗を備えると共に、上記バイパス給電回路は、更に上記第三の開閉素子の出力回路に直列接続されたチョークコイルと平衡抵抗とを備えている。
上記チョークコイルの出力電圧は平滑コンデンサによって平滑されると共に、上記第三 の開閉素子が開路したときに上記チョークコイルと平滑コンデンサを含む還流回路を構成する還流ダイオードを設けている。
上記平衡抵抗は上記平滑コンデンサと上記第一の開閉素子の出力端子間に接続されている。
さらに上記電流検出抵抗の両端電圧を増幅して上記第一の開閉素子に流れる電流に比例した電流検出信号電圧を得る第三の比較増幅器とを備えており、上記通電率制御回路は、上記電流検出信号電圧が増大したときに上記第三の開閉素子の通電率を増加させ、上記平滑コンデンサの両端電圧の増分値に比例して上記電流検出抵抗に流れる電流が減少して、上記第一の開閉素子の通電電流を抑制する。
また、この発明による定電圧制御装置は、出力電圧が一定しない外部電源から給電され電子制御装置に対して複数異種電圧の安定化電圧を供給する定電圧制御装置であって、
第一の出力電圧を発生する第一の開閉素子と、該第一の開閉素子に縦続接続されて第二の出力電圧を発生する第二の開閉素子と、上記第一の開閉素子と第二の開閉素子による直列回路に対するバイパス給電回路となる第三の開閉素子とを備えている。
上記第一の開閉素子は、上記第一の出力電圧に比例した電圧と基準電圧とを比較して上記第一の出力電圧が第一の所定電圧となるように第一の比較増幅器によって導通状態が負帰還制御されるトランジスタで構成されている。
上記第二の開閉素子は、上記第二の出力電圧に比例した電圧と基準電圧とを比較して上記第二の出力電圧が上記第一の所定電圧よりも小さな値である第二の所定電圧となるように第二の比較増幅器によって導通状態が負帰還制御されるトランジスタで構成されている。
上記第三の開閉素子は、通電率制御回路を介して閉路期間と開閉周期との比率が制御されて上記第一の開閉素子及び上記第二の開閉素子の通電電流を抑制制御するトランジスタで構成されている。
上記第二の開閉素子は、直列接続された電流検出抵抗を備えると共に、上記バイパス給電回路は、更に上記第三の開閉素子の出力回路に直列接続されたチョークコイルと平衡抵抗とを備えている。
上記チョークコイルの出力電圧は平滑コンデンサによって平滑されると共に、上記第三 の開閉素子が開路したときに上記チョークコイルと平滑コンデンサを含む還流回路を構成する還流ダイオードを設けている。
上記平衡抵抗は上記平滑コンデンサと上記第二の開閉素子の出力端子間に接続されている。
さらに上記電流検出抵抗の両端電圧を増幅して上記第二の開閉素子に流れる電流に比例した電流検出信号電圧を得る第三の比較増幅器とを備えており、上記通電率制御回路は、上記電流検出信号電圧が増大したときに上記第三の開閉素子の通電率を増加させ、上記電流検出抵抗に流れる電流が増加すると、上記平滑コンデンサの両端電圧が増加することによって上記第一の開閉素子及び第二の開閉素子の通電電流を抑制する。
第一の出力電圧を発生する第一の開閉素子と、該第一の開閉素子に縦続接続されて第二 の出力電圧を発生する第二の開閉素子と、上記第一の開閉素子に対するバイパス給電回路となる第三の開閉素子とを備えている。
上記第一の開閉素子は上記第一の出力電圧に比例した電圧と基準電圧とを比較して上 記第一の出力電圧が第一の所定電圧となるように第一の比較増幅器によって導通状態が負帰還制御されるトランジスタで構成されている。
上記第二の開閉素子は上記第二の出力電圧に比例した電圧と基準電圧とを比較して上記第二の出力電圧が上記第一の所定電圧よりも小さな値である第二の所定電圧となるように第二の比較増幅器によって導通状態が負帰還制御されるトランジスタで構成されている。
上記第三の開閉素子は、通電率制御回路を介して閉路期間と開閉周期との比率が制御されて上記第一の開閉素子の通電電流を抑制制御するトランジスタで構成されている。
上記第一の開閉素子は直列接続された電流検出抵抗を備えると共に、上記バイパス給電回路は、更に上記第三の開閉素子の出力回路に直列接続されたチョークコイルと平衡抵抗とを備えている。
上記チョークコイルの出力電圧は平滑コンデンサによって平滑されると共に、上記第三 の開閉素子が開路したときに上記チョークコイルと平滑コンデンサを含む還流回路を構成する還流ダイオードを設けている。
上記平衡抵抗は上記平滑コンデンサと上記第一の開閉素子の出力端子間に接続されている。
さらに上記電流検出抵抗の両端電圧を増幅して上記第一の開閉素子に流れる電流に比例した電流検出信号電圧を得る第三の比較増幅器とを備えており、上記通電率制御回路は、上記電流検出信号電圧が増大したときに上記第三の開閉素子の通電率を増加させ、上記平滑コンデンサの両端電圧の増分値に比例して上記電流検出抵抗に流れる電流が減少して、上記第一の開閉素子の通電電流を抑制する。
また、この発明による定電圧制御装置は、出力電圧が一定しない外部電源から給電され電子制御装置に対して複数異種電圧の安定化電圧を供給する定電圧制御装置であって、
第一の出力電圧を発生する第一の開閉素子と、該第一の開閉素子に縦続接続されて第二の出力電圧を発生する第二の開閉素子と、上記第一の開閉素子と第二の開閉素子による直列回路に対するバイパス給電回路となる第三の開閉素子とを備えている。
上記第一の開閉素子は、上記第一の出力電圧に比例した電圧と基準電圧とを比較して上記第一の出力電圧が第一の所定電圧となるように第一の比較増幅器によって導通状態が負帰還制御されるトランジスタで構成されている。
上記第二の開閉素子は、上記第二の出力電圧に比例した電圧と基準電圧とを比較して上記第二の出力電圧が上記第一の所定電圧よりも小さな値である第二の所定電圧となるように第二の比較増幅器によって導通状態が負帰還制御されるトランジスタで構成されている。
上記第三の開閉素子は、通電率制御回路を介して閉路期間と開閉周期との比率が制御されて上記第一の開閉素子及び上記第二の開閉素子の通電電流を抑制制御するトランジスタで構成されている。
上記第二の開閉素子は、直列接続された電流検出抵抗を備えると共に、上記バイパス給電回路は、更に上記第三の開閉素子の出力回路に直列接続されたチョークコイルと平衡抵抗とを備えている。
上記チョークコイルの出力電圧は平滑コンデンサによって平滑されると共に、上記第三 の開閉素子が開路したときに上記チョークコイルと平滑コンデンサを含む還流回路を構成する還流ダイオードを設けている。
上記平衡抵抗は上記平滑コンデンサと上記第二の開閉素子の出力端子間に接続されている。
さらに上記電流検出抵抗の両端電圧を増幅して上記第二の開閉素子に流れる電流に比例した電流検出信号電圧を得る第三の比較増幅器とを備えており、上記通電率制御回路は、上記電流検出信号電圧が増大したときに上記第三の開閉素子の通電率を増加させ、上記電流検出抵抗に流れる電流が増加すると、上記平滑コンデンサの両端電圧が増加することによって上記第一の開閉素子及び第二の開閉素子の通電電流を抑制する。
この発明による定電圧制御装置によれば、高速・高精度となるドロッパー方式の電圧レギュレータを構成する第一の開閉素子及び第二の開閉素子が直列接続され、低消費電力となるスイッチング方式の電圧レギュレータを構成する第三の開閉素子が第一の開閉素子に対して並列接続されている。しかも、第三の開閉素子は第一の開閉素子に流れる電流が所定値以上とならないようにバイパス給電回路を構成するようになっている。
従って、電源電圧や負荷電流の急変に対しては、第一の開閉素子及び第二の開閉素子によって速やかに導通状態の制御が行われて高速・高精度な出力電圧が得られると共に、高電圧時の電圧降下量が大きな第一の開閉素子に対する負荷電流を抑制し、第一の出力電圧を得るための消費電力を低減することができる効果がある。
また、第二の開閉素子に対する印加電圧は第一の開閉素子によって更に安定抑制されているので第二の出力電圧を得るための消費電力も低減することができる効果がある。
従って、電源電圧や負荷電流の急変に対しては、第一の開閉素子及び第二の開閉素子によって速やかに導通状態の制御が行われて高速・高精度な出力電圧が得られると共に、高電圧時の電圧降下量が大きな第一の開閉素子に対する負荷電流を抑制し、第一の出力電圧を得るための消費電力を低減することができる効果がある。
また、第二の開閉素子に対する印加電圧は第一の開閉素子によって更に安定抑制されているので第二の出力電圧を得るための消費電力も低減することができる効果がある。
以下、図面に基づいて、本発明の一実施の形態について説明する。
なお、各図間において、同一符合は、同一あるいは相当のものを表す。
実施の形態１．
図１は、この発明の実施の形態１による定電圧制御装置の全体回路構成示す図である。
図１において、外部電源である車載バッテリ101は、例えばＤＣ１２Ｖの直流電圧を発生して、キースイッチ等の電源スイッチ102を介して定電圧制御装置100aに接続されている。
電子制御装置103aは、入出力部104aと各種メモリを包含した演算部・メモリ部104bによって構成されたマイクロプロセッサ105を主体として構成され、例えば、図示しない直流電動機を制御するためのトランジスタブリッジ回路106が内蔵されている。
なお、電子制御装置103aには定電圧制御装置100aから後述の第一の出力電圧Ｖcc＝５Ｖや第二の出力電圧Ｖme＝３．３Ｖ（又は２．５Ｖ）が供給され、マイクロプロセッサ105の入出力部104aは第一の出力電圧Ｖccによって動作し、演算部・メモリ部104bは第二の出力電圧Ｖmeによって動作するようになっている。
また、電子制御装置103aには、定電圧制御装置100aから後述の補助出力電圧Ｖbuが供給され、トランジスタブリッジ回路106内のＮチャンネル型電界効果トランジスタのゲート電源として使用されるようになっている。
なお、各図間において、同一符合は、同一あるいは相当のものを表す。
実施の形態１．
図１は、この発明の実施の形態１による定電圧制御装置の全体回路構成示す図である。
図１において、外部電源である車載バッテリ101は、例えばＤＣ１２Ｖの直流電圧を発生して、キースイッチ等の電源スイッチ102を介して定電圧制御装置100aに接続されている。
電子制御装置103aは、入出力部104aと各種メモリを包含した演算部・メモリ部104bによって構成されたマイクロプロセッサ105を主体として構成され、例えば、図示しない直流電動機を制御するためのトランジスタブリッジ回路106が内蔵されている。
なお、電子制御装置103aには定電圧制御装置100aから後述の第一の出力電圧Ｖcc＝５Ｖや第二の出力電圧Ｖme＝３．３Ｖ（又は２．５Ｖ）が供給され、マイクロプロセッサ105の入出力部104aは第一の出力電圧Ｖccによって動作し、演算部・メモリ部104bは第二の出力電圧Ｖmeによって動作するようになっている。
また、電子制御装置103aには、定電圧制御装置100aから後述の補助出力電圧Ｖbuが供給され、トランジスタブリッジ回路106内のＮチャンネル型電界効果トランジスタのゲート電源として使用されるようになっている。
補助出力電圧Ｖbuを生成するためのチャージポンプ回路110において、発振器111は、例えば数十MHzの周波数で出力の論理レベルが「Ｈ」と「Ｌ」に交番し、ベース抵抗112bを介してトランジスタ112aを開閉するようになっている。
トランジスタ112aが閉路すると、ベース抵抗113bを介して充電トランジスタ113aが閉路する一方で、充電トランジスタ113aと直列接続されている放電トランジスタ114aが開路するようになっている。
トランジスタ112aが開路するとベース抵抗114bとベース抵抗113bとの直列回路を介して放電トランジスタ114aが閉路する一方で、充電トランジスタ113aが開路するようになっている。
充電トランジスタ113aが閉路したときには充電ダイオード115を介して充放電コンデンサ116が外部電源101から充電されるが、充電トランジスタ113aに代わって放電トランジスタ114aが閉路すると、充放電コンデンサ116の充電電荷の一部は放電ダイオード117を介して蓄積コンデンサ118へ放出されるようになっている。
その結果、蓄積コンデンサ118の放電負荷電流が小さいときには、蓄積コンデンサ118の両端電圧は外部電源101の電源電圧Ｖbと略等しくなるまで上昇することになるが、実際には蓄積コンデンサ118の放電負荷電流の値に応じた電圧でバランスするようになっている。
トランジスタ112aが閉路すると、ベース抵抗113bを介して充電トランジスタ113aが閉路する一方で、充電トランジスタ113aと直列接続されている放電トランジスタ114aが開路するようになっている。
トランジスタ112aが開路するとベース抵抗114bとベース抵抗113bとの直列回路を介して放電トランジスタ114aが閉路する一方で、充電トランジスタ113aが開路するようになっている。
充電トランジスタ113aが閉路したときには充電ダイオード115を介して充放電コンデンサ116が外部電源101から充電されるが、充電トランジスタ113aに代わって放電トランジスタ114aが閉路すると、充放電コンデンサ116の充電電荷の一部は放電ダイオード117を介して蓄積コンデンサ118へ放出されるようになっている。
その結果、蓄積コンデンサ118の放電負荷電流が小さいときには、蓄積コンデンサ118の両端電圧は外部電源101の電源電圧Ｖbと略等しくなるまで上昇することになるが、実際には蓄積コンデンサ118の放電負荷電流の値に応じた電圧でバランスするようになっている。
Ｎチャンネル型の電界効果トランジスタである第三の開閉素子120aのドレン端子には外部電源101の電源電圧Ｖbが印加され、ソース端子はチョークコイル121を介して平滑コンデンサ122と平衡抵抗123に接続されている。
なお、平滑コンデンサ122は、第三の開閉素子120aが閉路したときにチョークコイル121を介して充電されるが、第三の開閉素子120aが開路すると還流ダイオード124とチョークコイル121と平滑コンデンサ122によって構成された還流回路によってチョークコイル121のインダクタンス成分による減衰電流が還流するようになっている。
蓄積コンデンサ118から給電されるトランジスタ125aは、ゲート抵抗125bを介して第三の開閉素子120aのゲート端子に閉路指令電圧を供給するようになっており、第三の開閉素子120aのゲート端子とソース端子間には開路用安定抵抗125cが接続されている。
後述の通電率制御回路128aから駆動されるトランジスタ126aは、ベース抵抗126bを介してトランジスタ125aのベース端子に接続されており、トランジスタ125aのエミッタ端子とベース端子間には開路用安定抵抗126cが接続されている。
通電率制御回路128aは、鋸歯状波発振回路127aと比較器127bとによって構成されていて、比較器127bの反転入力に印加される鋸歯状波発振回路127aの出力電圧が、比較器127bの非反転入力に印加される後述の平均電流検出信号電圧Ｅ00以下であるときに、比較器127bの出力端子からベース抵抗127cを介してトランジスタ126aを閉路する関係に接続されている。
なお、平滑コンデンサ122は、第三の開閉素子120aが閉路したときにチョークコイル121を介して充電されるが、第三の開閉素子120aが開路すると還流ダイオード124とチョークコイル121と平滑コンデンサ122によって構成された還流回路によってチョークコイル121のインダクタンス成分による減衰電流が還流するようになっている。
蓄積コンデンサ118から給電されるトランジスタ125aは、ゲート抵抗125bを介して第三の開閉素子120aのゲート端子に閉路指令電圧を供給するようになっており、第三の開閉素子120aのゲート端子とソース端子間には開路用安定抵抗125cが接続されている。
後述の通電率制御回路128aから駆動されるトランジスタ126aは、ベース抵抗126bを介してトランジスタ125aのベース端子に接続されており、トランジスタ125aのエミッタ端子とベース端子間には開路用安定抵抗126cが接続されている。
通電率制御回路128aは、鋸歯状波発振回路127aと比較器127bとによって構成されていて、比較器127bの反転入力に印加される鋸歯状波発振回路127aの出力電圧が、比較器127bの非反転入力に印加される後述の平均電流検出信号電圧Ｅ00以下であるときに、比較器127bの出力端子からベース抵抗127cを介してトランジスタ126aを閉路する関係に接続されている。
ＰＮＰ型の接合トランジスタである第一の開閉素子130aは、後述の電流検出抵抗160aを介して外部電源101から給電されて第一の出力電圧Ｖccを発生するようになっている。
なお、電流検出抵抗160aと第一の開閉素子130aによる直列回路に対して、第三の開閉素子120aとチョークコイル121と平衡抵抗123との直列回路によって構成されたバイパス給電回路が並列接続されている。
第一の開閉素子130aのベース端子にはベース抵抗131と駆動トランジスタ132との直列回路が接続され、駆動トランジスタ132のベース端子に接続されたベース抵抗133を介して駆動トランジスタ132が導通すると、第一の開閉素子130aには駆動トランジスタ132の導通度合いに応じたベース電流が流れ、このベース電流に略比例したコレクタ電流が流れるようになっている。
分圧抵抗134a・134bは、互いに直列接続されて第一の出力電圧Ｖccが印加され、分圧抵抗134bの両端電圧は第一の出力電圧Ｖccに比例した検出信号電圧となっている。
なお、電流検出抵抗160aと第一の開閉素子130aによる直列回路に対して、第三の開閉素子120aとチョークコイル121と平衡抵抗123との直列回路によって構成されたバイパス給電回路が並列接続されている。
第一の開閉素子130aのベース端子にはベース抵抗131と駆動トランジスタ132との直列回路が接続され、駆動トランジスタ132のベース端子に接続されたベース抵抗133を介して駆動トランジスタ132が導通すると、第一の開閉素子130aには駆動トランジスタ132の導通度合いに応じたベース電流が流れ、このベース電流に略比例したコレクタ電流が流れるようになっている。
分圧抵抗134a・134bは、互いに直列接続されて第一の出力電圧Ｖccが印加され、分圧抵抗134bの両端電圧は第一の出力電圧Ｖccに比例した検出信号電圧となっている。
ＰＮＰ型の接合トランジスタである第二の開閉素子140aは、第一の開閉素子130aに縦続接続されていて、第一の出力電圧Ｖccよりも低い第二の出力電圧Ｖmeを発生するようになっている。
第二の開閉素子140aのベース端子にはベース抵抗141と駆動トランジスタ142との直列回路が接続され、駆動トランジスタ142のベース端子に接続されたベース抵抗143を介して駆動トランジスタ142が導通すると、第二の開閉素子140aには駆動トランジスタ142の導通度合いに応じたベース電流が流れ、このベース電流に略比例したコレクタ電流が流れるようになっている。
分圧抵抗144a・144b・144cは互いに直列接続されて第二の出力電圧Ｖmeが印加され、分圧抵抗144b・144cの両端電圧は第二の出力電圧Ｖmeに比例した検出信号電圧となっている。
第二の開閉素子140aのベース端子にはベース抵抗141と駆動トランジスタ142との直列回路が接続され、駆動トランジスタ142のベース端子に接続されたベース抵抗143を介して駆動トランジスタ142が導通すると、第二の開閉素子140aには駆動トランジスタ142の導通度合いに応じたベース電流が流れ、このベース電流に略比例したコレクタ電流が流れるようになっている。
分圧抵抗144a・144b・144cは互いに直列接続されて第二の出力電圧Ｖmeが印加され、分圧抵抗144b・144cの両端電圧は第二の出力電圧Ｖmeに比例した検出信号電圧となっている。
基準電圧生成回路150は、基準電圧Ｖsとして、例えば１．７Ｖの一定電圧を発生する回路であって、後述の第一の比較増幅器151aや第二の比較増幅器154aの非反転入力や比較増幅器157aの反転入力には基準電圧Ｖsが印加されている。
第一の比較増幅器151aの反転入力端子は、入力抵抗152を介して分圧抵抗134a・134bの接続点に接続されると共に、帰還抵抗153を介して第一の比較増幅器151aの出力端子に接続され、第一の比較増幅器151aの出力端子はベース抵抗133を介して駆動トランジスタ132の導通状態を制御するようになっている。
第二の比較増幅器154aの反転入力端子は入力抵抗155を介して分圧抵抗144a・144bの接続点に接続されると共に、帰還抵抗156を介して第二の比較増幅器154aの出力端子に接続され、第二の比較増幅器154aの出力端子はベース抵抗143を介して駆動トランジスタ142の導通状態を制御するようになっている。
比較増幅器157aの非反転入力端子は分圧抵抗158a・158bの接続点に接続され、分圧抵抗158a・158bは互いに直列接続されて分圧抵抗134a・134bの接続点に接続されている。
比較増幅器157aの出力端子はベース抵抗158cを介してトランジスタ158dを駆動し、トランジスタ158dは第三の開閉素子120aのゲート端子に接続されていてトランジスタ158dが閉路すると第三の開閉素子120aは開路する関係に接続されている。
過電圧抑制回路159aは、比較増幅器157a、分圧抵抗158a・158b、ベース抵抗158c、トランジスタ158dによって構成されていて、第一の出力電圧Ｖccが許容誤差範囲を超えて大きくなったときに作用して、第三の開閉素子120aを強制開路するようになっている。
第一の比較増幅器151aの反転入力端子は、入力抵抗152を介して分圧抵抗134a・134bの接続点に接続されると共に、帰還抵抗153を介して第一の比較増幅器151aの出力端子に接続され、第一の比較増幅器151aの出力端子はベース抵抗133を介して駆動トランジスタ132の導通状態を制御するようになっている。
第二の比較増幅器154aの反転入力端子は入力抵抗155を介して分圧抵抗144a・144bの接続点に接続されると共に、帰還抵抗156を介して第二の比較増幅器154aの出力端子に接続され、第二の比較増幅器154aの出力端子はベース抵抗143を介して駆動トランジスタ142の導通状態を制御するようになっている。
比較増幅器157aの非反転入力端子は分圧抵抗158a・158bの接続点に接続され、分圧抵抗158a・158bは互いに直列接続されて分圧抵抗134a・134bの接続点に接続されている。
比較増幅器157aの出力端子はベース抵抗158cを介してトランジスタ158dを駆動し、トランジスタ158dは第三の開閉素子120aのゲート端子に接続されていてトランジスタ158dが閉路すると第三の開閉素子120aは開路する関係に接続されている。
過電圧抑制回路159aは、比較増幅器157a、分圧抵抗158a・158b、ベース抵抗158c、トランジスタ158dによって構成されていて、第一の出力電圧Ｖccが許容誤差範囲を超えて大きくなったときに作用して、第三の開閉素子120aを強制開路するようになっている。
第三の比較増幅器161aは、前述の電流検出抵抗160aの両端電圧を差動増幅するためのものであって、非反転入力端子は入力抵抗162を介して電流検出抵抗160aの高電位側に接続され、反転入力端子は入力抵抗163を介して電流検出抵抗160aの低電位側に接続されると共に、帰還抵抗165を介して第三の比較増幅器161aの出力端子に接続され、入力抵抗162には分圧抵抗164が直列接続されている。
第三の比較増幅器161aの出力端子には出力抵抗166を介してコンデンサ167が接続され、コンデンサ167の充電電圧は前述の比較器127bの非反転入力端子に印加されている。
第三の比較増幅器161aの出力端子には出力抵抗166を介してコンデンサ167が接続され、コンデンサ167の充電電圧は前述の比較器127bの非反転入力端子に印加されている。
図２は、平滑コンデンサ122の充電特性（即ち、マイクロプロセッサ105の全負荷電流対する平滑コンデンサ122の電圧Ｖｃ）を示す図である。
また、図３は、第一の開閉素子130aの過渡変動特性（即ち、平滑コンデンサ122の電圧Ｖｃに対する第一の開閉素子130aの電流）を示す図である。
図２・図３を用いて、本実施の形態による定電圧制御装置の作用・動作について詳細な説明をする。
図１において、電源スイッチ102が閉路すると発振器111が発振動作を開始してトランジスタ112aが高速開閉動作を行い、トランジスタ112aが閉路すると外部電源101、電源スイッチ102、充電ダイオード115、充放電コンデンサ116、充電トランジスタ113aを介して充放電コンデンサ116が充電される。
トランジスタ112aが開路すると充放電コンデンサ116、放電ダイオード117、蓄積コンデンサ118、放電トランジスタ114aを介して蓄積コンデンサ118への充電が行われる。
その結果、蓄積コンデンサ118の両端電圧は例えば６Ｖ以上の電圧が確保されるようになっている。
外部電源101から電源スイッチ102と電流検出抵抗160aを介して給電される第一の開閉素子130aは、第一の比較増幅器151aによってベース電流が制御され、第一の出力電圧Ｖccを例えば第一の所定電圧であるＤＣ５Ｖに維持するように導通状態が連続制御されている。
また、図３は、第一の開閉素子130aの過渡変動特性（即ち、平滑コンデンサ122の電圧Ｖｃに対する第一の開閉素子130aの電流）を示す図である。
図２・図３を用いて、本実施の形態による定電圧制御装置の作用・動作について詳細な説明をする。
図１において、電源スイッチ102が閉路すると発振器111が発振動作を開始してトランジスタ112aが高速開閉動作を行い、トランジスタ112aが閉路すると外部電源101、電源スイッチ102、充電ダイオード115、充放電コンデンサ116、充電トランジスタ113aを介して充放電コンデンサ116が充電される。
トランジスタ112aが開路すると充放電コンデンサ116、放電ダイオード117、蓄積コンデンサ118、放電トランジスタ114aを介して蓄積コンデンサ118への充電が行われる。
その結果、蓄積コンデンサ118の両端電圧は例えば６Ｖ以上の電圧が確保されるようになっている。
外部電源101から電源スイッチ102と電流検出抵抗160aを介して給電される第一の開閉素子130aは、第一の比較増幅器151aによってベース電流が制御され、第一の出力電圧Ｖccを例えば第一の所定電圧であるＤＣ５Ｖに維持するように導通状態が連続制御されている。
なお、第一の比較増幅器151aの出力電圧Ｅccは、基準電圧生成回路の発生電圧である基準電圧をＶs、分圧抵抗134a・134bの分圧比をαとしたときに次式によって算出される。
Ｅcc＝Ｖs＋（Ｖs−αＶcc）×（Ｒ153/Ｒ152） ・・・・・（１）
但し、α＝Ｒ134b/（Ｒ134a＋Ｒ134b）
また、Ｒ134a、Ｒ134b、Ｒ152、Ｒ153は、分圧抵抗134a・134b、入力抵抗152、帰還抵抗153の抵抗値である。
第一の開閉素子130aと駆動トランジスタ132は出力電圧Ｅccによって導通状態が制御され、Ｖs≒αＶccとなるように負帰還制御されている。
従って、第一の出力電圧Ｖccは次式によって算出される一定電圧となっている。
Ｖcc＝Ｖs/α＝Ｖs×（Ｒ134a＋Ｒ134b）/Ｒ134b ・・・・・（２）
一方、第一の開閉素子130aに縦続接続された第二の開閉素子140aは、第二の比較増幅器154aによってベース電流が制御され、第二の出力電圧Ｖmeを例えば第二の所定電圧であるＤＣ３．３Ｖ（又はＤＣ２．５Ｖ）に維持するように導通状態が連続制御されている。
Ｅcc＝Ｖs＋（Ｖs−αＶcc）×（Ｒ153/Ｒ152） ・・・・・（１）
但し、α＝Ｒ134b/（Ｒ134a＋Ｒ134b）
また、Ｒ134a、Ｒ134b、Ｒ152、Ｒ153は、分圧抵抗134a・134b、入力抵抗152、帰還抵抗153の抵抗値である。
第一の開閉素子130aと駆動トランジスタ132は出力電圧Ｅccによって導通状態が制御され、Ｖs≒αＶccとなるように負帰還制御されている。
従って、第一の出力電圧Ｖccは次式によって算出される一定電圧となっている。
Ｖcc＝Ｖs/α＝Ｖs×（Ｒ134a＋Ｒ134b）/Ｒ134b ・・・・・（２）
一方、第一の開閉素子130aに縦続接続された第二の開閉素子140aは、第二の比較増幅器154aによってベース電流が制御され、第二の出力電圧Ｖmeを例えば第二の所定電圧であるＤＣ３．３Ｖ（又はＤＣ２．５Ｖ）に維持するように導通状態が連続制御されている。
なお、第二の比較増幅器154aの出力電圧Ｅmeは、基準電圧生成回路の発生電圧である基準電圧をＶs、分圧比をβとしたときに、次式によって算出される。
Ｅme＝Ｖs＋（Ｖs−βＶme）×（Ｒ156/Ｒ155） ・・・・・（３）
但し、β＝（Ｒ144b＋Ｒ144c）/（Ｒ144a＋Ｒ144b＋Ｒ144c）
また、Ｒ144a、Ｒ144b、Ｒ144c、Ｒ155、Ｒ156は、分圧抵抗144a・144b・144c、入力抵抗155、帰還抵抗156の抵抗値である。
第二の開閉素子140aと駆動トランジスタ142は出力電圧Ｅmeによって導通状態が制御され、Ｖs≒βＶmeとなるように負帰還制御されている。
従って、第二の出力電圧Ｖmeは次式によって算出される一定電圧となっている。
Ｖme＝Ｖs/β＝Ｖs×（Ｒ144a＋Ｒ144b＋Ｒ144c）/（Ｒ144b＋Ｒ144c）・・・（４）
なお、Ｒ134a≒Ｒ144a、Ｒ134b≒Ｒ144bとなる抵抗が選択されており、第二の比較増幅器154aの反転入力側には分圧抵抗Ｒ144cが付加されているので、分圧比β＞αの関係が維持されており、同一の基準電圧Ｖsに対してＶcc＞Ｖmeの関係が成立するようになっている。
Ｅme＝Ｖs＋（Ｖs−βＶme）×（Ｒ156/Ｒ155） ・・・・・（３）
但し、β＝（Ｒ144b＋Ｒ144c）/（Ｒ144a＋Ｒ144b＋Ｒ144c）
また、Ｒ144a、Ｒ144b、Ｒ144c、Ｒ155、Ｒ156は、分圧抵抗144a・144b・144c、入力抵抗155、帰還抵抗156の抵抗値である。
第二の開閉素子140aと駆動トランジスタ142は出力電圧Ｅmeによって導通状態が制御され、Ｖs≒βＶmeとなるように負帰還制御されている。
従って、第二の出力電圧Ｖmeは次式によって算出される一定電圧となっている。
Ｖme＝Ｖs/β＝Ｖs×（Ｒ144a＋Ｒ144b＋Ｒ144c）/（Ｒ144b＋Ｒ144c）・・・（４）
なお、Ｒ134a≒Ｒ144a、Ｒ134b≒Ｒ144bとなる抵抗が選択されており、第二の比較増幅器154aの反転入力側には分圧抵抗Ｒ144cが付加されているので、分圧比β＞αの関係が維持されており、同一の基準電圧Ｖsに対してＶcc＞Ｖmeの関係が成立するようになっている。
第三の比較増幅器161aの出力電圧Ｅxは、電流検出抵抗160a、入力抵抗162・163、分圧抵抗164、帰還抵抗165の抵抗値をＲ160a、Ｒ162、Ｒ163、Ｒ164、Ｒ165とし、電流検出抵抗160aに流れる通電電流をＩx、電源電圧をＶbとしたときに、次式によって算出される。
Ｅx＝Ａ×Ｖb＋Ｂ×Ｉx ・・・・・・（５）
ここで、
Ａ＝（Ｒ163×Ｒ164−Ｒ162×Ｒ165）/［Ｒ163×（Ｒ162＋Ｒ164）］≒０
Ｂ＝Ｒ160a×（Ｒ165/Ｒ163）
である。
なお、Ｒ162≒Ｒ163、Ｒ164≒Ｒ165となる抵抗が選択されており、部品バラツキがなくて設計値とおりの抵抗が使用されればＡ＝0となるような回路構成となっている。
従って、第三の比較増幅器161aの出力電圧Ｅxは第一の開閉素子130aの通電電流Ｉxに比例した値であって、コンデンサ167の充電電圧は通電電流Ｉxのリップル変動を平滑した値に比例した値となる平均電流検出信号電圧Ｅ00となっている。
Ｅx＝Ａ×Ｖb＋Ｂ×Ｉx ・・・・・・（５）
ここで、
Ａ＝（Ｒ163×Ｒ164−Ｒ162×Ｒ165）/［Ｒ163×（Ｒ162＋Ｒ164）］≒０
Ｂ＝Ｒ160a×（Ｒ165/Ｒ163）
である。
なお、Ｒ162≒Ｒ163、Ｒ164≒Ｒ165となる抵抗が選択されており、部品バラツキがなくて設計値とおりの抵抗が使用されればＡ＝0となるような回路構成となっている。
従って、第三の比較増幅器161aの出力電圧Ｅxは第一の開閉素子130aの通電電流Ｉxに比例した値であって、コンデンサ167の充電電圧は通電電流Ｉxのリップル変動を平滑した値に比例した値となる平均電流検出信号電圧Ｅ00となっている。
通電率制御回路128aにおいて、鋸歯状波発振回路127aの三角波出力電圧が平均電流検出信号電圧Ｅ00に達するまでの期間では比較器127cの出力論理レベルが「Ｈ」となってトランジスタ126aが閉路し、その結果としてトランジスタ125aと第三の開閉素子120aが閉路する。
鋸歯状波発振回路127aの三角波出力電圧が平均電流検出信号電圧Ｅ00以上となっている期間では比較器127cの出力論理レベルが「Ｌ」となってトランジスタ126aが開路し、その結果としてトランジスタ125aと第三の開閉素子120aが開路する。
従って、鋸歯状波発振回路127aの発振周期τに対し、第三の開閉素子120aが閉路している閉路期間τonは平均電流検出信号電圧Ｅ00が大きくなるほど大きな値となって、電流検出抵抗160aに流れる通電電流Ｉxを抑制する関係に作用するようになっている。
なお、第三の開閉素子120aが閉路するとチョークコイル121を介して平滑コンデンサ122が徐々に充電されて充電電圧Ｖcが徐々に上昇にする。
また、第三の開閉素子120aが開路すると還流ダイオード124とチョークコイル121を介して平滑コンデンサ122の充電電流が漸減し充電電圧Ｖcが徐々に減少にする。
鋸歯状波発振回路127aの三角波出力電圧が平均電流検出信号電圧Ｅ00以上となっている期間では比較器127cの出力論理レベルが「Ｌ」となってトランジスタ126aが開路し、その結果としてトランジスタ125aと第三の開閉素子120aが開路する。
従って、鋸歯状波発振回路127aの発振周期τに対し、第三の開閉素子120aが閉路している閉路期間τonは平均電流検出信号電圧Ｅ00が大きくなるほど大きな値となって、電流検出抵抗160aに流れる通電電流Ｉxを抑制する関係に作用するようになっている。
なお、第三の開閉素子120aが閉路するとチョークコイル121を介して平滑コンデンサ122が徐々に充電されて充電電圧Ｖcが徐々に上昇にする。
また、第三の開閉素子120aが開路すると還流ダイオード124とチョークコイル121を介して平滑コンデンサ122の充電電流が漸減し充電電圧Ｖcが徐々に減少にする。
平衡抵抗123の抵抗値をＲ123とし、電流検出抵抗160aを介して第一の開閉素子130aに流れる通電電流をＩx、平衡抵抗123に流れる通電電流をＩy、マイクロプロセッサ105に対する全負荷電流をＩ0とすると次式の関係が成立する。
Ｖc＝Ｉy×Ｒ123＋Ｖcc ・・・・・（６）
Ｉ0＝Ｉx＋Ｉy ・・・・・・・・・（７）
理想的な充電電圧Ｖcの特性を示す図２において、横軸で示した全負荷電流Ｉ0の上昇に伴って充電電圧Ｖcを示す直線200が上昇するようになっている。
これは、通電率制御回路128aによって第一の開閉素子130aに流れる通電電流Ｉxが最小値Ｉminとなるように第三の開閉素子120aの通電率が制御されている結果として、全負荷電流Ｉ0が増大すると充電電圧Ｖcが増加して第三の開閉素子120a側に流れる通電電流Ｉyが増大するようになっているためである。
Ｖc＝Ｉy×Ｒ123＋Ｖcc ・・・・・（６）
Ｉ0＝Ｉx＋Ｉy ・・・・・・・・・（７）
理想的な充電電圧Ｖcの特性を示す図２において、横軸で示した全負荷電流Ｉ0の上昇に伴って充電電圧Ｖcを示す直線200が上昇するようになっている。
これは、通電率制御回路128aによって第一の開閉素子130aに流れる通電電流Ｉxが最小値Ｉminとなるように第三の開閉素子120aの通電率が制御されている結果として、全負荷電流Ｉ0が増大すると充電電圧Ｖcが増加して第三の開閉素子120a側に流れる通電電流Ｉyが増大するようになっているためである。
過渡変動特性を示す図３において、横軸で示した充電電圧Ｖcは第三の開閉素子120aの開閉動作に応動して増減するリップル電圧ΔＶを包含している。
その結果として平衡抵抗123に流れる通電電流Ｉyも増減し、所定の全負荷電流Ｉ0を確保するためには第一の開閉素子130a側に流れる通電電流Ｉxが直線300で示すようにリップル電流ΔＩを持ち、全体としてバランスを保つようになっている。
なお、電源電圧Ｖbが急減して過渡的に充電電圧Ｖcが不足であるときには、第一の開閉素子130aの導通状態を良くして速やかに第一の出力電圧Ｖccを安定維持することができる。
しかし、電源電圧Ｖbが急増して過渡的に充電電圧Ｖcが過大上昇しようとしたときには過電圧抑制回路159aが作用して第三の開閉素子120aを直ちに開路するようになっている。
その結果として平衡抵抗123に流れる通電電流Ｉyも増減し、所定の全負荷電流Ｉ0を確保するためには第一の開閉素子130a側に流れる通電電流Ｉxが直線300で示すようにリップル電流ΔＩを持ち、全体としてバランスを保つようになっている。
なお、電源電圧Ｖbが急減して過渡的に充電電圧Ｖcが不足であるときには、第一の開閉素子130aの導通状態を良くして速やかに第一の出力電圧Ｖccを安定維持することができる。
しかし、電源電圧Ｖbが急増して過渡的に充電電圧Ｖcが過大上昇しようとしたときには過電圧抑制回路159aが作用して第三の開閉素子120aを直ちに開路するようになっている。
なお、マイクロプロセッサ105の入出力部104aに流れる負荷電流Ｉccは例えば０．１Ａであるのに対し、演算部とメモリ部104bに流れる負荷電流Ｉmeは例えば０．５Ａとなっており、第一の開閉素子130aのおける制御目標電流Ｉminを例えば０．２Ａとし、残りの０．４Ａは第三の開閉素子120aから供給するようにすれば、第一の開閉素子120aの消費電力は０．２／０．６＝１／３に減少することになる。
以上の説明で明らかなとおり、この発明の実施形態１による定電圧制御装置は、出力電圧Ｖbが一定しない外部電源101から給電され電子制御装置103aに対して複数異種電圧の安定化電圧を供給する定電圧制御装置100aであって、
上記定電圧電源装置100aは、更に第一の出力電圧Ｖccを発生する第一の開閉素子130aと、該第一の開閉素子130aに縦続接続されて第二の出力電圧Ｖmeを発生する第二の開閉素子140aと、上記第一の開閉素子130aに対するバイパス給電回路となる第三の開閉素子120aとを備えている。
上記第一の開閉素子130aは、上記第一の出力電圧Ｖccに比例した電圧と基準電圧Ｖsとを比較して上記第一の出力電圧Ｖccが第一の所定電圧となるように第一の比較増幅器151aによって導通状態が負帰還制御されるトランジスタで構成されている。
上記第二の開閉素子140aは、上記第二の出力電圧Ｖmeに比例した電圧と基準電圧Ｖsとを比較して上記第二の出力電圧Ｖmeが上記第一の所定電圧よりも小さな値である第二の所定電圧となるように第二の比較増幅器154aによって導通状態が負帰還制御されるトランジスタで構成されている。
上記第三の開閉素子120aは、通電率制御回路128aを介して閉路期間τonと開閉周期τとの比率が制御され上記第一の開閉素子130aの通電電流を抑制制御するトランジスタで構成されている。
従って、電源電圧や負荷電流の急変に対しては、第一の開閉素子及び第二の開閉素子によって速やかに導通状態の制御が行われて高速・高精度な出力電圧が得られると共に、高電圧時の電圧降下量が大きな第一の開閉素子に対する負荷電流を抑制し、第一の出力電圧を得るための消費電力を低減することができる。
また、第二の開閉素子に対する印加電圧は第一の開閉素子によって更に安定抑制されているので第二の出力電圧を得るための消費電力も低減することができる。
上記定電圧電源装置100aは、更に第一の出力電圧Ｖccを発生する第一の開閉素子130aと、該第一の開閉素子130aに縦続接続されて第二の出力電圧Ｖmeを発生する第二の開閉素子140aと、上記第一の開閉素子130aに対するバイパス給電回路となる第三の開閉素子120aとを備えている。
上記第一の開閉素子130aは、上記第一の出力電圧Ｖccに比例した電圧と基準電圧Ｖsとを比較して上記第一の出力電圧Ｖccが第一の所定電圧となるように第一の比較増幅器151aによって導通状態が負帰還制御されるトランジスタで構成されている。
上記第二の開閉素子140aは、上記第二の出力電圧Ｖmeに比例した電圧と基準電圧Ｖsとを比較して上記第二の出力電圧Ｖmeが上記第一の所定電圧よりも小さな値である第二の所定電圧となるように第二の比較増幅器154aによって導通状態が負帰還制御されるトランジスタで構成されている。
上記第三の開閉素子120aは、通電率制御回路128aを介して閉路期間τonと開閉周期τとの比率が制御され上記第一の開閉素子130aの通電電流を抑制制御するトランジスタで構成されている。
従って、電源電圧や負荷電流の急変に対しては、第一の開閉素子及び第二の開閉素子によって速やかに導通状態の制御が行われて高速・高精度な出力電圧が得られると共に、高電圧時の電圧降下量が大きな第一の開閉素子に対する負荷電流を抑制し、第一の出力電圧を得るための消費電力を低減することができる。
また、第二の開閉素子に対する印加電圧は第一の開閉素子によって更に安定抑制されているので第二の出力電圧を得るための消費電力も低減することができる。
また、本実施の形態によれば、上記バイパス給電回路は、更に上記第三の開閉素子120aの出力回路に直列接続されたチョークコイル121と平衡抵抗123とを備えている。
そして、上記チョークコイル121の出力電圧は平滑コンデンサ122によって平滑されると共に、上記第三の開閉素子120aが開路したときに上記チョークコイル121と平滑コンデンサ122を含む還流回路を構成する還流ダイオード124を備え、上記平衡抵抗123は上記平滑コンデンサ122と第一の開閉素子130aの出力端子間に接続さている。
従って、平滑コンデンサ122の充電電圧Ｖcの変動が抑制されると共に、平滑コンデンサ122の充電電圧Ｖcと第一の出力電圧Ｖccとの偏差電圧に含まれるリップル変動に伴う第一の開閉素子130aの通電電流の変動率を抑制することができる。
そして、上記チョークコイル121の出力電圧は平滑コンデンサ122によって平滑されると共に、上記第三の開閉素子120aが開路したときに上記チョークコイル121と平滑コンデンサ122を含む還流回路を構成する還流ダイオード124を備え、上記平衡抵抗123は上記平滑コンデンサ122と第一の開閉素子130aの出力端子間に接続さている。
従って、平滑コンデンサ122の充電電圧Ｖcの変動が抑制されると共に、平滑コンデンサ122の充電電圧Ｖcと第一の出力電圧Ｖccとの偏差電圧に含まれるリップル変動に伴う第一の開閉素子130aの通電電流の変動率を抑制することができる。
また、本実施の形態によれば、上記定電圧制御装置100aは、更に上記第一の開閉素子130aと直列接続された電流検出抵抗160aと、該電流検出抵抗160aの両端電圧を増幅して上記第一の開閉素子130aに流れる通電電流Ｉxに比例した電流検出信号電圧Ｅxを得る第三の比較増幅器161aとを備え、上記通電率制御回路128aは上記電流検出信号電圧Ｅxが増大したときに上記第三の開閉素子120aの通電率を増加させる関係に接続されている。
従って、第一の開閉素子120aの通電電流Ｉxを正確に抑制制御して第一の開閉素子120aの温度上昇を低減することができる。
従って、第一の開閉素子120aの通電電流Ｉxを正確に抑制制御して第一の開閉素子120aの温度上昇を低減することができる。
また、本実施の形態によれば、上記定電圧制御装置100aは、更に過電圧抑制回路159aを備え、該過電圧抑制回路159aは上記第一の出力電圧Ｖccが過大であるときに作用して上記通電率制御回路128aによる閉路期間であっても上記第三の開閉素子120aを直ちに開路する関係に接続されている。
従って、電源電圧の急増に対して第一の出力電圧Ｖccの過渡的な急増を抑制し、安定
した出力電圧が得られる。
従って、電源電圧の急増に対して第一の出力電圧Ｖccの過渡的な急増を抑制し、安定
した出力電圧が得られる。
また、本実施の形態によれば、上記第三の開閉素子120aはＮチャンネル型電界効果トランジスタであって、上記定電圧制御装置100aは更にチャージポンプ回路110を備えている。上記チャージポンプ回路110は、上記外部電源101に加算されて外部電源電圧Ｖbよりも高い補助出力電圧Ｖbu＋Ｖbを得て、上記Ｎチャンネル型電界効果トランジスタのゲート端子に対してソース端子よりも高い閉路指令電圧を供給するためのものである。
従って、ＯＮ/ＯＦＦ制御される第三の開閉素子120aは安価なＮチャンネル型電界効果トランジスタを使用し、ゲート電圧を得るためのチャージポンプ回路による出力電圧は他の目的にも利用することができる。
従って、ＯＮ/ＯＦＦ制御される第三の開閉素子120aは安価なＮチャンネル型電界効果トランジスタを使用し、ゲート電圧を得るためのチャージポンプ回路による出力電圧は他の目的にも利用することができる。
また、本実施の形態によれば、上記第一・第二の開閉素子130a・140aはいずれもＰＮＰ型の接合トランジスタであって、上記第一・第二の比較増幅器151a・154aは該接合トランジスタのコレクタ電流に略比例したベース電流を連続的に供給する関係に上記第一・第二の開閉素子130a・140aの導通状態を負帰還制御するものである。
従って、ベース電流対コレクタ電流の比例特性が良好な接合型トランジスタを用いて第一・第二の開閉素子130a・140aによる出力電圧の負帰還連続制御を容易に行うことができると共に、電源電圧Ｖbが低下して電源電圧Ｖbと第一の出力電圧Ｖccとの電圧差が僅少であるときや、第一の出力電圧Ｖccと第二の出力電圧Ｖmeとの差が僅少であるような用途に対して効果的に適用できる。
従って、ベース電流対コレクタ電流の比例特性が良好な接合型トランジスタを用いて第一・第二の開閉素子130a・140aによる出力電圧の負帰還連続制御を容易に行うことができると共に、電源電圧Ｖbが低下して電源電圧Ｖbと第一の出力電圧Ｖccとの電圧差が僅少であるときや、第一の出力電圧Ｖccと第二の出力電圧Ｖmeとの差が僅少であるような用途に対して効果的に適用できる。
また、本実施の形態によれば、上記電子制御装置103aはマイクロプロセッサ105を包含し、上記第一の所定電圧は上記マイクロプロセッサ105の入出力部104aに給電するためのＤＣ５Ｖの電圧であり、上記第二の所定電圧は上記マイクロプロセッサ105の演算部とメモリ部104bに給電するためのＤＣ３．３Ｖ又はＤＣ２．５Ｖのいずれかの電圧となっている。
従って、第一・第二の開閉素子130a・140aを直列接続して第二の所定電圧を得ることができる。
従って、第一・第二の開閉素子130a・140aを直列接続して第二の所定電圧を得ることができる。
実施の形態２．
図４は、この発明の実施の形態２による定電圧制御装置の全体回路構成示す図である。
図１に示した実施の形態１による定電圧制御装置との相違点を中心にして説明する。
図４において、外部電源である車載バッテリ101は、例えばＤＣ12Ｖの直流電圧を発生して、キースイッチなどの電源スイッチ102を介して定電圧制御装置100bに接続されている。
電子制御装置103bは、入出力部104aと各種メモリを包含した演算部104bによって構成されたマイクロプロセッサ105を主体として構成されている。
なお、電子制御装置103bには定電圧制御装置100bから後述の第一の出力電圧Ｖcc＝５Ｖや第二の出力電圧Ｖme＝３．３Ｖ（又は２．５Ｖ）が供給され、マイクロプロセッサ105の入出力部104aは第一の出力電圧Ｖccによって動作し、演算部・メモリ部104bは第二の出力電圧Ｖmeによって動作するようになっている。
図４は、この発明の実施の形態２による定電圧制御装置の全体回路構成示す図である。
図１に示した実施の形態１による定電圧制御装置との相違点を中心にして説明する。
図４において、外部電源である車載バッテリ101は、例えばＤＣ12Ｖの直流電圧を発生して、キースイッチなどの電源スイッチ102を介して定電圧制御装置100bに接続されている。
電子制御装置103bは、入出力部104aと各種メモリを包含した演算部104bによって構成されたマイクロプロセッサ105を主体として構成されている。
なお、電子制御装置103bには定電圧制御装置100bから後述の第一の出力電圧Ｖcc＝５Ｖや第二の出力電圧Ｖme＝３．３Ｖ（又は２．５Ｖ）が供給され、マイクロプロセッサ105の入出力部104aは第一の出力電圧Ｖccによって動作し、演算部・メモリ部104bは第二の出力電圧Ｖmeによって動作するようになっている。
Ｐチャンネル型の電界効果トランジスタである第三の開閉素子120bのソース端子には電源電圧Ｖbが印加され、ドレーン端子はチョークコイル121を介して平滑コンデンサ122と平衡抵抗123に接続されている。
なお、平滑コンデンサ122は第三の開閉素子120bが閉路したときにチョークコイル121を介して充電されるが、第三の開閉素子120bが開路すると還流ダイオード124とチョークコイル121と平滑コンデンサ122によって構成された還流回路によってチョークコイル121のインダクタンス成分による減衰電流が還流するようになっている。
後述の通電率制御回路128bから駆動されるトランジスタ129aは、ゲート抵抗129bを介して第三の開閉素子120bのゲート端子に接続されており、第三の開閉素子120bのソース端子とゲート端子間には開路用安定抵抗129cが接続されている。
通電率制御回路128bは比較器170を主体して構成されていて、比較器170の非反転入力に印加される電流検出信号電圧Ｅzが、比較器170の反転入力に印加される基準電圧Ｖs以上であるときに、比較器170の出力論理レベルが「Ｈ」となり、出力抵抗173を介してトランジスタ129aが閉路して第三の開閉素子120bが閉路するようになっている。
なお、平滑コンデンサ122は第三の開閉素子120bが閉路したときにチョークコイル121を介して充電されるが、第三の開閉素子120bが開路すると還流ダイオード124とチョークコイル121と平滑コンデンサ122によって構成された還流回路によってチョークコイル121のインダクタンス成分による減衰電流が還流するようになっている。
後述の通電率制御回路128bから駆動されるトランジスタ129aは、ゲート抵抗129bを介して第三の開閉素子120bのゲート端子に接続されており、第三の開閉素子120bのソース端子とゲート端子間には開路用安定抵抗129cが接続されている。
通電率制御回路128bは比較器170を主体して構成されていて、比較器170の非反転入力に印加される電流検出信号電圧Ｅzが、比較器170の反転入力に印加される基準電圧Ｖs以上であるときに、比較器170の出力論理レベルが「Ｈ」となり、出力抵抗173を介してトランジスタ129aが閉路して第三の開閉素子120bが閉路するようになっている。
ＮＰＮ型の接合トランジスタである第一の開閉素子130bは、外部電源101から電源スイッチ102を介して給電されて第一の出力電圧Ｖccを発生するようになっている。
第一の開閉素子130bのベース端子と第一の比較増幅器151bの出力端子間にはベース抵抗135が接続されていて、第一の比較増幅器151bの入力回路構成は、図１の第一の比較増幅器151aと同じ構成になっている。
ＮＰＮ型の接合トランジスタである第二の開閉素子140bは電流検出抵抗160bを介して第一の開閉素子130bに縦続接続されていて、第一の出力電圧Ｖccよりも低い第二の出力電圧Ｖmeを発生するようになっている。
第二の開閉素子140bのベース端子と第二の比較増幅器154bの出力端子間にはベース抵抗145が接続されていて、第二の比較増幅器154bの入力回路構成は図１の第二の比較増幅器154aと同じ構成になっている。
なお、第一の開閉素子130bと電流検出抵抗160bと第二の開閉素子140bとによる直列回路に対して、第三の開閉素子120bとチョークコイル121と平衡抵抗123との直列回路によって構成されたバイパス給電回路が並列接続されている。
第一の開閉素子130bのベース端子と第一の比較増幅器151bの出力端子間にはベース抵抗135が接続されていて、第一の比較増幅器151bの入力回路構成は、図１の第一の比較増幅器151aと同じ構成になっている。
ＮＰＮ型の接合トランジスタである第二の開閉素子140bは電流検出抵抗160bを介して第一の開閉素子130bに縦続接続されていて、第一の出力電圧Ｖccよりも低い第二の出力電圧Ｖmeを発生するようになっている。
第二の開閉素子140bのベース端子と第二の比較増幅器154bの出力端子間にはベース抵抗145が接続されていて、第二の比較増幅器154bの入力回路構成は図１の第二の比較増幅器154aと同じ構成になっている。
なお、第一の開閉素子130bと電流検出抵抗160bと第二の開閉素子140bとによる直列回路に対して、第三の開閉素子120bとチョークコイル121と平衡抵抗123との直列回路によって構成されたバイパス給電回路が並列接続されている。
過電圧抑制回路159bを構成する比較増幅器157bの非反転入力端子は、分圧抵抗158a・158bの接続点に接続され、分圧抵抗158a・158bは互いに直列接続されて分圧抵抗144a・144bの接続点に接続されている。
比較増幅器157bの出力端子はベース抵抗158cを介してトランジスタ158eを駆動し、トランジスタ158eはトランジスタ129aのベース端子に接続されていてトランジスタ158eが閉路すると第三の開閉素子120bは開路する関係に接続されている。
過電圧抑制回路159bは、比較増幅器157b、分圧抵抗158a・158b、ベース抵抗158c、トランジスタ158eによって構成されていて、第二の出力電圧Ｖmeが許容誤差範囲を超えて大きくなったときに作用して、第三の開閉素子120bを強制開路するようになっている。
比較増幅器157bの出力端子はベース抵抗158cを介してトランジスタ158eを駆動し、トランジスタ158eはトランジスタ129aのベース端子に接続されていてトランジスタ158eが閉路すると第三の開閉素子120bは開路する関係に接続されている。
過電圧抑制回路159bは、比較増幅器157b、分圧抵抗158a・158b、ベース抵抗158c、トランジスタ158eによって構成されていて、第二の出力電圧Ｖmeが許容誤差範囲を超えて大きくなったときに作用して、第三の開閉素子120bを強制開路するようになっている。
第三の比較増幅器161bは、前述の電流検出抵抗160bの両端電圧を差動増幅するためのものであって、非反転入力端子は入力抵抗162を介して電流検出抵抗160bの高電位側に接続され、反転入力端子は入力抵抗163を介して電流検出抵抗160bの低電位側に接続されると共に、帰還抵抗165を介して第三の比較増幅器161bの出力端子に接続され、入力抵抗162には分圧抵抗164が直列接続されている。
第三の比較増幅器161bの出力端子は入力抵抗171を介して比較器170の非反転入力に接続されている。
比較器170の出力端子は、帰還抵抗172を介して非反転入力端子に接続されると共に、出力抵抗173を介してトランジスタ129aのベース端子に接続されている。
第三の比較増幅器161bの出力端子は入力抵抗171を介して比較器170の非反転入力に接続されている。
比較器170の出力端子は、帰還抵抗172を介して非反転入力端子に接続されると共に、出力抵抗173を介してトランジスタ129aのベース端子に接続されている。
以上のとおり構成された本実施の形態による定電圧制御装置の作用・動作について、実施の形態１の場合との相違点を中心にして説明する。
図４において、電源スイッチ102が閉路すると外部電源101から電源スイッチ102を介して給電される第一の開閉素子130bは、第一の比較増幅器151bによってベース電流が制御され、第一の出力電圧Ｖccを例えば第一の所定電圧であるＤＣ５Ｖに維持するように導通状態が連続制御されている。
一方、電流検出抵抗160bを介して第一の開閉素子130bに縦続接続された第二の開閉素子140bは、第二の比較増幅器154bによってベース電流が制御され、第二の出力電圧Ｖmeを例えば第二の所定電圧であるＤＣ３．３Ｖ（又はＤＣ２．５Ｖ）に維持するように導通状態が連続制御されている。
図４において、電源スイッチ102が閉路すると外部電源101から電源スイッチ102を介して給電される第一の開閉素子130bは、第一の比較増幅器151bによってベース電流が制御され、第一の出力電圧Ｖccを例えば第一の所定電圧であるＤＣ５Ｖに維持するように導通状態が連続制御されている。
一方、電流検出抵抗160bを介して第一の開閉素子130bに縦続接続された第二の開閉素子140bは、第二の比較増幅器154bによってベース電流が制御され、第二の出力電圧Ｖmeを例えば第二の所定電圧であるＤＣ３．３Ｖ（又はＤＣ２．５Ｖ）に維持するように導通状態が連続制御されている。
第三の比較増幅器161bは、電流検出抵抗160bに流れる電流Ｉzに比例した電流検出信号電圧Ｅzを発生するものであり、電流検出信号電圧Ｅzの値は基準電圧生成回路150が発生する基準電圧Ｖsと対比されて第三の開閉素子120bのＯＮ/ＯＦＦ制御が行われる。
なお、比較器170は、第三の開閉素子120bを確実にＯＮ/ＯＦＦ制御して消費電力を低減するために、帰還抵抗172によるヒステリシス機能を有している。
比較器170の出力論理レベルが「Ｌ」となって第三の開閉素子120bが開路状態となるときの電流検出信号電圧Ｅｚは、入力抵抗171と帰還抵抗172の抵抗値をＲ171・Ｒ172としたときを次式で算出される。
Ｅｚ≦Ｖs×（Ｒ171＋Ｒ172）/Ｒ172 ・・・・・・・（８）
電流検出信号電圧Ｅzが上昇して比較器170の出力論理レベルが「Ｈ」となり、第三の開閉素子120bが閉路状態となった後に電流検出信号Ｅzが減少して、再度比較器170の出力論理レベルが「Ｌ」となって第三の開閉素子120bが開路状態となるときの電流検出信号電圧Ｅｚは次式で算出される。
Ｅz＞Ｖs×（Ｒ171＋Ｒ172）/Ｒ172−Ｖcc×（Ｒ171/Ｒ172） ・・・・（９）
なお、比較器170は、第三の開閉素子120bを確実にＯＮ/ＯＦＦ制御して消費電力を低減するために、帰還抵抗172によるヒステリシス機能を有している。
比較器170の出力論理レベルが「Ｌ」となって第三の開閉素子120bが開路状態となるときの電流検出信号電圧Ｅｚは、入力抵抗171と帰還抵抗172の抵抗値をＲ171・Ｒ172としたときを次式で算出される。
Ｅｚ≦Ｖs×（Ｒ171＋Ｒ172）/Ｒ172 ・・・・・・・（８）
電流検出信号電圧Ｅzが上昇して比較器170の出力論理レベルが「Ｈ」となり、第三の開閉素子120bが閉路状態となった後に電流検出信号Ｅzが減少して、再度比較器170の出力論理レベルが「Ｌ」となって第三の開閉素子120bが開路状態となるときの電流検出信号電圧Ｅｚは次式で算出される。
Ｅz＞Ｖs×（Ｒ171＋Ｒ172）/Ｒ172−Ｖcc×（Ｒ171/Ｒ172） ・・・・（９）
なお、マイクロプロセッサ105の入出力部104aに流れる負荷電流Ｉccは例えば０．１Ａであるのに対し、演算部・メモリ部104bに流れる負荷電流Ｉmeは例えば０．５Ａとなっており、第二の開閉素子140bのおける制御目標電流を例えば０．１Ａとし、残りの０．４Ａは第三の開閉素子120bから供給するようにすれば、第一の開閉素子120ｂに流れる電流は０．２Ａとなり、第三の開閉素子120bが無い場合に比べて消費電力は０．２／０．６＝１／３に減少することになる。
負荷電流の変動が少ない場合には、電流検出抵抗160bの接続位置を変更して、図１のように第一の開閉素子側の通電電流を検出するようにして目標通電電流を０．２Ａにするようにしても良い。
負荷電流の変動が少ない場合には、電流検出抵抗160bの接続位置を変更して、図１のように第一の開閉素子側の通電電流を検出するようにして目標通電電流を０．２Ａにするようにしても良い。
第三の開閉素子120bは、図のようなＰチャンネル型の電界効果トランジスタによらないでＰＮＰ型の接合トランジスタを使用することもできる。
また、外部電源101の最小電圧が第一の出力電圧Ｖccに比べて十分大きい場合には、第三の開閉素子としてＮＰＮ型の接合トランジスタを使用することもできる。
更に、外部電源101の最小電圧が第一の出力電圧Ｖccに比べて十分大きくない場合には、第一の開閉素子130bとしては図１のようなＰＮＰ型の接合トランジスタを使用することが望ましい。
また、外部電源101の最小電圧が第一の出力電圧Ｖccに比べて十分大きい場合には、第三の開閉素子としてＮＰＮ型の接合トランジスタを使用することもできる。
更に、外部電源101の最小電圧が第一の出力電圧Ｖccに比べて十分大きくない場合には、第一の開閉素子130bとしては図１のようなＰＮＰ型の接合トランジスタを使用することが望ましい。
以上の説明で明らかなとおり、本発明の実施形態２による定電圧制御装置は、出力電圧Ｖbが一定しない外部電源101から給電され電子制御装置103bに対して複数異種電圧の安定化電圧を供給する定電圧制御装置100bであって、上記定電圧電源装置100bは、更に第一の出力電圧Ｖccを発生する第一の開閉素子130bと、該第一の開閉素子130bに縦続接続されて第二の出力電圧Ｖmeを発生する第二の開閉素子140bと、上記第一の開閉素子130bと第二の開閉素子140bによる直列回路に対するバイパス給電回路となる第三の開閉素子120bとを備えている。
上記第一の開閉素子130bは上記第一の出力電圧Ｖccに比例した電圧と基準電圧Ｖsとを比較して上記第一の出力電圧Ｖccが第一の所定電圧となるように第一の比較増幅器151bによって導通状態が負帰還制御されるトランジスタで構成されている。
上記第二の開閉素子140bは上記第二の出力電圧Ｖmeに比例した電圧と基準電圧Ｖsとを比較して上記第二の出力電圧Ｖmeが上記第一の所定電圧よりも小さな値である第二の所定電圧となるように第二の比較増幅器154bによって導通状態が負帰還制御されるトランジスタで構成されている。
上記第三の開閉素子120bは、通電率制御回路128bを介して閉路期間と開閉周期との比率が制御され、上記第一の開閉素子130b及び第二の開閉素子140bの通電電流を抑制制御するトランジスタで構成されている。
上記第一の開閉素子130bは上記第一の出力電圧Ｖccに比例した電圧と基準電圧Ｖsとを比較して上記第一の出力電圧Ｖccが第一の所定電圧となるように第一の比較増幅器151bによって導通状態が負帰還制御されるトランジスタで構成されている。
上記第二の開閉素子140bは上記第二の出力電圧Ｖmeに比例した電圧と基準電圧Ｖsとを比較して上記第二の出力電圧Ｖmeが上記第一の所定電圧よりも小さな値である第二の所定電圧となるように第二の比較増幅器154bによって導通状態が負帰還制御されるトランジスタで構成されている。
上記第三の開閉素子120bは、通電率制御回路128bを介して閉路期間と開閉周期との比率が制御され、上記第一の開閉素子130b及び第二の開閉素子140bの通電電流を抑制制御するトランジスタで構成されている。
本実施の形態による定電圧制御装置100bによれば、高速・高精度となるドロッパー方式の電圧レギュレータを構成する第一・第二の開閉素子130b・140bが直列接続され、低消費電力となるスイッチング方式の電圧レギュレータを構成する第三の開閉素子120bが第一・第二の開閉素子130b・140bに対して並列接続されている。
しかも、第三の開閉素子120bは第二の開閉素子140bに流れる電流が所定値以上とならないようにバイパス給電回路を構成するようになっている。
従って、電源電圧や負荷電流の急変に対しては第一・第二の開閉素子130b・140bによって速やかに導通状態の制御が行われて高速・高精度な出力電圧が得られると共に、高電圧時の電圧降下量が大きな第一の開閉素子130bに対する負荷電流を抑制し、第一の出力電圧Ｖccを得るための消費電力を低減することができる。
また、第二の開閉素子140bに対する印加電圧は、第一の開閉素子130bによって更に安定抑制されているので、第二の出力電圧Ｖmeを得るための消費電力も低減することができる。
しかも、第三の開閉素子120bは第二の開閉素子140bに流れる電流が所定値以上とならないようにバイパス給電回路を構成するようになっている。
従って、電源電圧や負荷電流の急変に対しては第一・第二の開閉素子130b・140bによって速やかに導通状態の制御が行われて高速・高精度な出力電圧が得られると共に、高電圧時の電圧降下量が大きな第一の開閉素子130bに対する負荷電流を抑制し、第一の出力電圧Ｖccを得るための消費電力を低減することができる。
また、第二の開閉素子140bに対する印加電圧は、第一の開閉素子130bによって更に安定抑制されているので、第二の出力電圧Ｖmeを得るための消費電力も低減することができる。
また、本実施の形態によれば、上記バイパス給電回路は更に上記第三の開閉素子120bの出力回路に直列接続されたチョークコイル121と平衡抵抗123とを備えている。
上記チョークコイル121の出力電圧は平滑コンデンサ122によって平滑されると共に、上記第三の開閉素子120bが開路したときに上記チョークコイル121と平滑コンデンサ122を含む還流回路を構成する還流ダイオード124を備え、上記平衡抵抗123は上記平滑コンデンサ122と第二の開閉素子140bの出力端子間に接続さている
従って、平滑コンデンサ122の充電電圧Ｖcの変動が抑制されると共に、平滑コンデンサ122の充電電圧Ｖcと第二の出力電圧Ｖmeとの偏差電圧に含まれるリップル変動に伴う第一・第二の開閉素子130b・140bの通電電流の変動率を抑制することができる。
上記チョークコイル121の出力電圧は平滑コンデンサ122によって平滑されると共に、上記第三の開閉素子120bが開路したときに上記チョークコイル121と平滑コンデンサ122を含む還流回路を構成する還流ダイオード124を備え、上記平衡抵抗123は上記平滑コンデンサ122と第二の開閉素子140bの出力端子間に接続さている
従って、平滑コンデンサ122の充電電圧Ｖcの変動が抑制されると共に、平滑コンデンサ122の充電電圧Ｖcと第二の出力電圧Ｖmeとの偏差電圧に含まれるリップル変動に伴う第一・第二の開閉素子130b・140bの通電電流の変動率を抑制することができる。
また、本実施の形態によれば、上記定電圧制御装置100bは、更に上記第二の開閉素子140bと直列接続された電流検出抵抗160bと、該電流検出抵抗160bの両端電圧を増幅して上記第二の開閉素子140bに流れる電流に比例した電流検出信号電圧Ｅzを得る第三の比較増幅器161bとを備え、上記通電率制御回路128bは上記電流検出信号電圧Ｅzが増大したときに上記第三の開閉素子120bの通電率を増加させる関係に接続されている。
従って、第一の開閉素子130b及び第二の開閉素子140bの通電電流を正確に抑制制御してその温度上昇を低減することができる。
従って、第一の開閉素子130b及び第二の開閉素子140bの通電電流を正確に抑制制御してその温度上昇を低減することができる。
また、本実施の形態によれば、上記定電圧制御装置100bは、更に過電圧抑制回路159bを備え、該過電圧抑制回路159bは上記第二の出力電圧Ｖmeが過大であるときに作用して上記通電率制御回路128bによる閉路期間であっても上記第三の開閉素子120bを直ちに開路する関係に接続されている。
従って、電源電圧の急増に対して第二の出力電圧Ｖmeの過渡的な急増を抑制し、安定した出力電圧が得られる。
従って、電源電圧の急増に対して第二の出力電圧Ｖmeの過渡的な急増を抑制し、安定した出力電圧が得られる。
また、本実施の形態によれば、上記第一・第二の開閉素子130b・140bはいずれもＮＰＮ型の接合トランジスタであって、上記第一・第二の比較増幅器151b・154bは該接合トランジスタのコレクタ電流に略比例したベース電流を連続的に供給する関係に上記第一・第二の開閉素子130b・140bの導通状態を負帰還制御するものである。
従って、ベース電流対コレクタ電流の比例特性が良好で安価なＮＰＮ型接合トランジスタを用いて第一・第二の開閉素子130b・140bによる出力電圧の負帰還連続制御を容易に行うことができる。
従って、ベース電流対コレクタ電流の比例特性が良好で安価なＮＰＮ型接合トランジスタを用いて第一・第二の開閉素子130b・140bによる出力電圧の負帰還連続制御を容易に行うことができる。
また、本実施の形態によれば、上記電子制御装置103bはマイクロプロセッサ105を包含し、上記第一の所定電圧は上記マイクロプロセッサ105の入出力部104aに給電するためのＤＣ５Ｖの電圧であり、上記第二の所定電圧は上記マイクロプロセッサ105の演算部とメモリ部104bに給電するためのＤＣ３．３Ｖ又はＤＣ２．５Ｖのいずれかの電圧となっている。
従って、第一・第二の開閉素子130b・140bを直列接続して第二の所定電圧を得ることができる。
従って、第一・第二の開閉素子130b・140bを直列接続して第二の所定電圧を得ることができる。
本発明は、電源電圧や負荷電流の急変に対して高速・高精度の安定した出力電圧を得ると共に、消費電力を低減することができ、マイクロプロセッサを搭載した車載用電子制御装置等に定電圧を供給するのに好適な「定電圧制御装置」の実現に有用である。
100a、100b 定電圧制御装置 101 外部電源
103a、103b 電子制御装置 104a 入出力部
104b 演算部・メモリ部 105 マイクロプロセッサ
110 チャージポンプ回路 120a、120b 第三の開閉素子
121 チョークコイル 122 平滑コンデンサ
123 平衡抵抗 124 還流ダイオード
128a、128b 通電率制御回路
130a、130b 第一の開閉素子 140a、140b 第二の開閉素子
150 基準電圧生成回路 151a、151b 第一の比較増幅器
154a、154b 第二の比較増幅器 159a、159b 過電圧抑制回路
161a、161b 第三の比較増幅器
Ｖb 電源電圧 Ｖbu 補助出力電圧
Ｖcc 第一の出力電圧 Ｖme 第二の出力電圧
Ｖs 基準電圧
103a、103b 電子制御装置 104a 入出力部
104b 演算部・メモリ部 105 マイクロプロセッサ
110 チャージポンプ回路 120a、120b 第三の開閉素子
121 チョークコイル 122 平滑コンデンサ
123 平衡抵抗 124 還流ダイオード
128a、128b 通電率制御回路
130a、130b 第一の開閉素子 140a、140b 第二の開閉素子
150 基準電圧生成回路 151a、151b 第一の比較増幅器
154a、154b 第二の比較増幅器 159a、159b 過電圧抑制回路
161a、161b 第三の比較増幅器
Ｖb 電源電圧 Ｖbu 補助出力電圧
Ｖcc 第一の出力電圧 Ｖme 第二の出力電圧
Ｖs 基準電圧
Claims (6)
- 出力電圧が一定しない外部電源から給電され電子制御装置に対して複数異種電圧の安定 化電圧を供給する定電圧制御装置であって、
第一の出力電圧を発生する第一の開閉素子と、該第一の開閉素子に縦続接続されて第二 の出力電圧を発生する第二の開閉素子と、上記第一の開閉素子に対するバイパス給電回路となる第三の開閉素子とを備え、
上記第一の開閉素子は、上記第一の出力電圧に比例した電圧と基準電圧とを比較して上 記第一の出力電圧が第一の所定電圧となるように第一の比較増幅器によって導通状態が負帰還制御されるトランジスタであり、
上記第二の開閉素子は、上記第二の出力電圧に比例した電圧と基準電圧とを比較して上記第二の出力電圧が上記第一の所定電圧よりも小さな値である第二の所定電圧となるように第二の比較増幅器によって導通状態が負帰還制御されるトランジスタであり、
上記第三の開閉素子は、通電率制御回路を介して閉路期間と開閉周期との比率が制御されて上記第一の開閉素子の通電電流を抑制制御するトランジスタであり、
上記第一の開閉素子は直列接続された電流検出抵抗を備えると共に、
上記バイパス給電回路は、更に上記第三の開閉素子の出力回路に直列接続されたチョークコイルと平衡抵抗とを備え、
上記チョークコイルの出力電圧は平滑コンデンサによって平滑されると共に、上記第三 の開閉素子が開路したときに上記チョークコイルと平滑コンデンサを含む還流回路を構成する還流ダイオードを設け、
上記平衡抵抗は上記平滑コンデンサと上記第一の開閉素子の出力端子間に接続されてお り、
上記電流検出抵抗の両端電圧を増幅して上記第一の開閉素子に流れる電流に比例した電流検出信号電圧を得る第三の比較増幅器とを備え、
上記通電率制御回路は、上記電流検出信号電圧が増大したときに上記第三の開閉素子の通電率を増加させ、
上記平滑コンデンサの両端電圧の増分値に比例して上記電流検出抵抗に流れる電流が減少して、上記第一の開閉素子の通電電流を抑制することを特徴とする定電圧制御装置。 - 出力電圧が一定しない外部電源から給電され電子制御装置に対して複数異種電圧の安定化電圧を供給する定電圧制御装置であって、
第一の出力電圧を発生する第一の開閉素子と、該第一の開閉素子に縦続接続されて第二の出力電圧を発生する第二の開閉素子と、上記第一の開閉素子と第二の開閉素子による直列回路に対するバイパス給電回路となる第三の開閉素子とを備え、
上記第一の開閉素子は、上記第一の出力電圧に比例した電圧と基準電圧とを比較して上記第一の出力電圧が第一の所定電圧となるように第一の比較増幅器によって導通状態が負帰還制御されるトランジスタであり、
上記第二の開閉素子は、上記第二の出力電圧に比例した電圧と基準電圧とを比較して上記第二の出力電圧が上記第一の所定電圧よりも小さな値である第二の所定電圧となるように第二の比較増幅器によって導通状態が負帰還制御されるトランジスタであり、
上記第三の開閉素子は、通電率制御回路を介して閉路期間と開閉周期との比率が制御されて上記第一の開閉素子及び上記第二の開閉素子の通電電流を抑制制御するトランジスタであり、
上記第二の開閉素子は、直列接続された電流検出抵抗を備えると共に、
上記バイパス給電回路は、更に上記第三の開閉素子の出力回路に直列接続されたチョークコイルと平衡抵抗とを備え、
上記チョークコイルの出力電圧は平滑コンデンサによって平滑されると共に、上記第三 の開閉素子が開路したときに上記チョークコイルと平滑コンデンサを含む還流回路を構成する還流ダイオードを設け、
上記平衡抵抗は上記平滑コンデンサと上記第二の開閉素子の出力端子間に接続されており、
上記電流検出抵抗の両端電圧を増幅して上記第二の開閉素子に流れる電流に比例した電流検出信号電圧を得る第三の比較増幅器とを備え、
上記通電率制御回路は、上記電流検出信号電圧が増大したときに上記第三の開閉素子の通電率を増加させ、
上記電流検出抵抗に流れる電流が増加すると、上記平滑コンデンサの両端電圧が増加することによって上記第一の開閉素子及び第二の開閉素子の通電電流を抑制することを特徴とする定電圧制御装置。 - 上記第一の出力電圧又は第二の出力電圧が過大であるときに作用して、上記通電率制御回路による閉路期間であっても上記第三の開閉素子を直ちに開路する過電圧抑制回路を備えていることを特徴とする請求項１又は２に記載の定電圧制御装置。
- 上記第三の開閉素子はＮチャンネル型電界効果トランジスタであって、
上記外部電源に加算されて外部電源電圧よりも高い補助出力電圧を得て、上記Ｎチャンネル型電界効果トランジスタのゲート端子に対してソース端子よりも高い閉路指令電圧を供給するためのチャージポンプ回路を備えていることを特徴とする請求項１又は２に記載の定電圧制御装置。 - 上記第一の開閉素子及び第二の開閉素子は、いずれもＮＰＮ型又はＰＮＰ型の接合トランジスタであって、
上記第一の比較増幅器及び第二の比較増幅器は、該接合トランジスタのコレクタ電流に略比例したベース電流を連続的に供給するように上記第一の開閉素子及び第二の開閉素子の導通状態を負帰還制御することを特徴とする請求項１又は２に記載の定電圧制御装置。 - 上記電子制御装置はマイクロプロセッサを包含し、上記第一の所定電圧は上記マイクロプロセッサの入出力部に給電するためのＤＣ５Ｖの電圧であり、上記第二の所定電圧は上記マイクロプロセッサの演算部とメモリ部に給電するためのＤＣ３．３Ｖ又はＤＣ２．５Ｖのいずれかの電圧であることを特徴とする請求項１又は２に記載の定電圧制御装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005263429A JP4177364B2 (ja) | 2005-09-12 | 2005-09-12 | 定電圧制御装置 |
| US11/331,017 US7400120B2 (en) | 2005-09-12 | 2006-01-13 | Constant voltage control device |
| DE102006007021A DE102006007021B4 (de) | 2005-09-12 | 2006-02-15 | Konstantspannungssteuereinrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005263429A JP4177364B2 (ja) | 2005-09-12 | 2005-09-12 | 定電圧制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007082280A JP2007082280A (ja) | 2007-03-29 |
| JP4177364B2 true JP4177364B2 (ja) | 2008-11-05 |
Family
ID=37775940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005263429A Expired - Fee Related JP4177364B2 (ja) | 2005-09-12 | 2005-09-12 | 定電圧制御装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7400120B2 (ja) |
| JP (1) | JP4177364B2 (ja) |
| DE (1) | DE102006007021B4 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011154785A2 (ja) * | 2010-06-10 | 2011-12-15 | パナソニック電工株式会社 | ポジションセンサ |
| JP5368508B2 (ja) * | 2011-05-16 | 2013-12-18 | 三菱電機株式会社 | 車載電子制御装置 |
| JP5373850B2 (ja) * | 2011-05-17 | 2013-12-18 | 三菱電機株式会社 | 車載電子制御装置 |
| CN102147603A (zh) * | 2011-05-23 | 2011-08-10 | 哈尔滨工业大学 | 基于vme总线的多轴运动控制装置 |
| US9002447B2 (en) | 2013-03-14 | 2015-04-07 | Medtronic, Inc. | Implantable medical device having power supply for generating a regulated power supply |
| CN104281186B (zh) * | 2013-07-13 | 2016-07-27 | 廖馗任 | 一种智能型电解控制电路 |
| US9229066B2 (en) | 2013-08-15 | 2016-01-05 | Texas Instruments Incorporated | Integrated fluxgate magnetic sensor and excitation circuitry |
| US9577517B2 (en) | 2013-11-07 | 2017-02-21 | Texas Instruments Deutschland Gmbh | Startup clamp circuit for non-complimentary differential pair in DCDC converter system |
| US11092656B2 (en) | 2015-05-12 | 2021-08-17 | Texas Instruments Incorporated | Fluxgate magnetic field detection method and circuit |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05191970A (ja) | 1992-01-13 | 1993-07-30 | Sony Corp | 電源装置 |
| JP3143284B2 (ja) | 1993-09-21 | 2001-03-07 | シャープ株式会社 | 直流安定化電源装置 |
| US5608314A (en) * | 1994-04-11 | 1997-03-04 | Advanced Micro Devices, Inc. | Incremental output current generation circuit |
| US5637991A (en) * | 1995-04-21 | 1997-06-10 | Dell Usa, L.P. | Power supply including a detection and switch system for uni-plane and split-plane devices |
| JPH1098874A (ja) | 1996-09-24 | 1998-04-14 | Sharp Corp | 直流安定化電源 |
| US5977755A (en) * | 1997-08-26 | 1999-11-02 | Denso Corporation | Constant-voltage power supply circuit |
| US6064187A (en) * | 1999-02-12 | 2000-05-16 | Analog Devices, Inc. | Voltage regulator compensation circuit and method |
| JP3820149B2 (ja) * | 1999-06-25 | 2006-09-13 | ザ ボード オブ トラスティーズ オブ ザ ユニバーシティ オブ イリノイ | 動的切換可能な電力変換器 |
| JP2001211640A (ja) * | 2000-01-20 | 2001-08-03 | Hitachi Ltd | 電子装置と半導体集積回路及び情報処理システム |
| JP3993354B2 (ja) * | 2000-01-26 | 2007-10-17 | 株式会社東芝 | 電圧発生回路 |
| JP3608000B2 (ja) | 2000-06-09 | 2005-01-05 | 三菱電機株式会社 | 車載演算機器用電源装置 |
| US6734655B1 (en) * | 2000-06-30 | 2004-05-11 | Intel Corporation | Regulator design for inductive booster pump using pulse width modulation technique |
| DE10149282A1 (de) | 2001-10-05 | 2003-04-24 | Siemens Ag | Verfahren zur Erzeugung einer Versorgungsspannung in einem Kraftfahrzeug |
| JP3988924B2 (ja) | 2002-04-22 | 2007-10-10 | 株式会社日立製作所 | 電源回路 |
| JP3974449B2 (ja) * | 2002-05-13 | 2007-09-12 | ローム株式会社 | 電源装置 |
| TWI286872B (en) * | 2002-12-20 | 2007-09-11 | Tyan Computer Corp | Adjustable power supply device with multiple input voltage levels |
| JP2005176409A (ja) | 2003-12-08 | 2005-06-30 | Matsushita Electric Ind Co Ltd | 直流電源装置 |
-
2005
- 2005-09-12 JP JP2005263429A patent/JP4177364B2/ja not_active Expired - Fee Related
-
2006
- 2006-01-13 US US11/331,017 patent/US7400120B2/en not_active Expired - Fee Related
- 2006-02-15 DE DE102006007021A patent/DE102006007021B4/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE102006007021A1 (de) | 2007-03-22 |
| DE102006007021B4 (de) | 2012-06-14 |
| US7400120B2 (en) | 2008-07-15 |
| JP2007082280A (ja) | 2007-03-29 |
| US20070057657A1 (en) | 2007-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4177364B2 (ja) | 定電圧制御装置 | |
| US8183844B2 (en) | Switching power source | |
| US6977488B1 (en) | DC-DC converter | |
| US9977443B2 (en) | Low dropout linear regulators and starting methods therefor | |
| JP5735792B2 (ja) | コンパレータ、それを利用したスイッチングレギュレータの制御回路、スイッチングレギュレータ、電子機器 | |
| KR100927882B1 (ko) | Ｄｃ-ｄｃ 컨버터 및 ｄｃ-ｄｃ 컨버터의 제어 방법 | |
| US8350551B2 (en) | Power-supply controller | |
| JP4791762B2 (ja) | スイッチングレギュレータの制御回路およびそれを利用した電源装置、電子機器 | |
| CN108141136B (zh) | 具有数字控制及参考pwm产生器的dc-dc转换器 | |
| KR20050039577A (ko) | 안정한 변환 전압을 공급 가능한 전원 장치 | |
| JP2008206239A (ja) | 半導体装置 | |
| TWI442209B (zh) | 電流模式脈寬調制之非線性補償斜波技術 | |
| US7151361B2 (en) | Current sensing circuitry for DC-DC converters | |
| JP2011239522A (ja) | 電源装置、制御回路及び電源装置の制御方法 | |
| JP6487719B2 (ja) | スイッチング制御回路およびスイッチング制御方法 | |
| JP3648223B2 (ja) | Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータの駆動回路 | |
| JP4487620B2 (ja) | スイッチング電源装置 | |
| US20180316265A1 (en) | Boost dc-dc converter having digital control and reference pwm generators | |
| JP5964125B2 (ja) | 充電制御回路 | |
| JP2014204572A (ja) | 電源装置及び画像形成装置 | |
| US9774251B2 (en) | Boost converter with improved stability | |
| US20120032659A1 (en) | Power supply device | |
| JP2009240112A (ja) | 電源装置および半導体集積回路装置 | |
| JP2013038693A (ja) | パルス発生回路 | |
| JP7489300B2 (ja) | 電源ｉｃ、及び、スイッチングレギュレータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080312 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080422 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080612 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080805 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080821 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120829 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120829 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130829 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |