JP2014204572A - 電源装置及び画像形成装置 - Google Patents

Abstract

【課題】電圧を負荷に出力する電圧出力部の電圧降下による電力損失を低減することができる。
【解決手段】第１コンバータ１００、第２コンバータ１０１と、平滑部１０８と、ＭＯＳＦＥＴ１０３、２０２と、スイッチング制御部２０１と、電圧検知部１０７と、動作検知部１０６と、接続切替部１０５を備え、接続切替部は電圧検知部が第２コンバータからの電圧出力を検知し、かつ動作検知部がスイッチング制御部の動作状況を検知した場合には、ＭＯＳＦＥＴ１０３をオフして第１コンバータから平滑部への電力供給を遮断し、電圧検知部が第２コンバータは電圧を出力していないことを検知した場合、又は動作検知部がスイッチング制御部は動作していないことを検知した場合には、ＭＯＳＦＥＴ１０３をオンして第１コンバータから平滑部へ電力を供給する。
【選択図】図１

Description

本発明は、複数の電源を接続し、１つの電源として動作する電源装置、及びその電源装置を備えた画像形成装置に関する。

従来、複数の電源をオア（ＯＲ）接続して１つの電源として動作するような電源装置においては、例えば図９（ａ）に示す特許文献１のような回路構成となっている。図９（ａ）において、ダイオード４００のアノード端子（Ａ）には出力電圧Ｖｏｕｔ１の第１コンバータ１００が接続され、ダイオード４０１のアノード端子（Ａ）には出力電圧Ｖｏｕｔ２の第２コンバータ１０１が接続されている。そして、ダイオード４００とダイオード４０１の各カソード端子（Ｃ）が接続され、第１コンバータ１００、第２コンバータ１０１の出力電圧が出力電圧Ｖｏｕｔ３として出力されると共に、他方の電源へ電流が流れ込まないような回路構成となっている。

また、例えば特許文献２では、入力電圧と出力電圧を比較する差動増幅器の出力によりＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型ＦＥＴ（電界効果トランジスタ）（以下、ＭＯＳＦＥＴという）の導通状態を制御する回路が提案されている。図９（ｂ）は特許文献２で提案された回路であり、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔの電流経路上に設置された接続切り替え用のＭＯＳＦＥＴ５００のドレイン端子（Ｄ）とソース端子（Ｓ）に、それぞれ対となるトランジスタ５０１、５０２が接続されている。そして、ＭＯＳＦＥＴ５００のドレイン端子とソース端子の電圧に電圧差がある場合には、トランジスタ５０１、５０２のベース端子に流れるベース電流ＩＢ１、ＩＢ２の電流値に基づいて、ＭＯＳＦＥＴ５００の導通、非導通の制御が行われる。

特開２００３−１０２１７４号公報 特許第４０９１４６７号公報

ところで、図９（ａ）に示した従来例の回路構成では、２つの電源の接続部であるダイオード４００、４０１の順方向電圧Ｖｆ１、Ｖｆ２の電圧降下による電力損失が大きく、装置の電力効率を低下させる要因となっている。特に、第１コンバータ１００、第２コンバータ１０１の出力が低電圧の回路構成の場合には、順方向電圧の電圧降下が０．３Ｖ〜０．４Ｖと低いショットキーバリアダイオードを使用した場合でも、電圧降下による電力損失の割合は出力電圧に対して大きくなる。例えば、出力電圧として３Ｖを出力する場合に、順方向電圧の電圧降下が０．３Ｖであった場合、出力電力に対して１０％程度の損失となる。また、ダイオード４００、４０１の電力損失は、ダイオードに流れる電流と順方向電圧との積により算出される。従って、第１コンバータ１００、第２コンバータ１０１の出力電流が増大すると、ダイオード４００、４０１の電力損失も大きくなる。そのため、ダイオードの熱暴走を防止するために、放熱板の設置や強制的に空冷するためのファンが必要となる課題があった。

また、図９（ｂ）に示した従来例の回路は、図９（ａ）のダイオードの代わりに、ＭＯＳＦＥＴ５００を用いて、ドレイン−ソース端子間の電圧差で動作するように構成したトランジスタ５０１、５０２をＭＯＳＦＥＴ５００に接続した回路構成である。更に、図１０（ａ）は、図９（ｂ）に示した回路を介して第１コンバータ１００、第２コンバータ１０１を接続し、第１コンバータ１００からの出力電圧Ｖｏｕｔ１と、第２コンバータ１０１からの出力電圧Ｖｏｕｔ２を切り替える回路構成を表した図である。図１０（ａ）において、出力電圧Ｖｏｕｔ１と出力電圧Ｖｏｕｔ２が略同じ電圧で、ＭＯＳＦＥＴ５００、６００が共に導通状態だとする。このとき、負荷１１１の消費電力が大きく、第１コンバータ１００が小電力用電源であった場合には、第１コンバータ１００の性能を超えた出力電流がＭＯＳＦＥＴ５００を経由して負荷１１１に流れてしまうことがある。その結果、第１コンバータ１００が過負荷状態となり、動作が不安定となる課題があった。

また、負荷の電流変動に対応して出力電圧の平滑を行う場合、図１０（ｂ）に示すようなコイル１０９とコンデンサ１１０を組み合わせた平滑回路１０８が設けられる。更に、第２コンバータ１０１の出力電圧Ｖｏｕｔ２をスイッチング素子２０２のスイッチング動作によって降圧して平滑し、電圧Ｖｏｕｔ３を出力する場合には、図１０（ｂ）に示す、次のような回路が必要となる。すなわち、スイッチング素子２０２の導通時の出力と、非導通時の転流出力を平滑する、コイル２０４とコンデンサ２０５で構成された平滑回路が必要となり、更に、ダイオード４００、４０１のカソード端子をオア接続する必要がある。そのため、電圧を負荷に出力する電圧出力部であるダイオード４００、４０１の電圧降下による電力損失が大きく、更に回路規模の増大、コスト増加等の課題があった。

本発明はこのような状況のもとでなされたもので、電圧を負荷に出力する電圧出力部の電圧降下による電力損失を低減することを目的とする。

前述した課題を解決するため、本発明では次のとおりに構成する。

（１）電圧を出力する第一の電源と、電圧の出力又は停止が可能な第二の電源と、前記第一の電源から入力された電圧又は前記第二の電源から入力された電圧を平滑する平滑手段と、前記第一の電源から前記平滑手段への経路上に設けられ、前記第一の電源の出力電圧の前記平滑手段への供給と遮断を行う第一のスイッチ手段と、前記第二の電源から前記平滑手段への経路上に設けられ、前記第二の電源の出力電圧に応じて、前記第二の電源の出力電圧の前記平滑手段への供給と遮断を行う第二のスイッチ手段と、前記第二の電源の出力電圧を検知する電圧検知手段と、前記第二のスイッチ手段の動作状態を検知する動作検知手段と、前記第一のスイッチ手段を介して、前記第一の電源から前記平滑手段への出力を制御する制御手段と、を備え、前記制御手段は、前記電圧検知手段が前記第二の電源から電圧が出力されていることを検知し、かつ前記動作検知手段が前記第二のスイッチ手段が動作していることを検知した場合には、前記第一のスイッチ手段をオフして前記第一の電源の出力電圧の前記平滑手段への供給を遮断し、前記電圧検知手段が前記第二の電源から電圧が出力されていないことを検知した場合、又は前記動作検知手段が前記第二のスイッチ手段が動作していないことを検知した場合には、前記第一のスイッチ手段をオンして前記第一の電源の出力電圧の前記平滑手段へ供給することを特徴とする電源装置。

本発明によれば、電圧を負荷に出力する電圧出力部の電圧降下による電力損失を低減することができる。

実施例１、２の回路構成を説明する図 実施例１の回路構成の詳細を説明する図 実施例１、２の回路動作を説明するフローチャート 実施例１の回路動作の波形を説明する図 実施例２の回路構成の詳細を説明する図 実施例２の回路動作の波形を説明する図 実施例３の回路構成を説明する図 実施例４のレーザビームプリンタの概略構成を示す図 従来例の回路構成を説明する図 従来例の回路構成を説明する図

以下に、図面を参照して本発明の実施形態について詳細に説明する。

［電源装置の概要］
（電源装置の構成）
図１は、実施例１の電源装置の電源回路の回路構成を示すブロック図である。図１において、本実施例の電源装置は、第１コンバータ１００、第２コンバータ１０１、接続部１０２、スイッチング部２００、動作検知部１０６、電圧検知部１０７、平滑部１０８等から構成されている。第一の電源である第１コンバータ１００は、電源装置がオンされると、常時、出力電圧Ｖｏｕｔ１を出力する。接続部１０２は、導通（オン）、非導通（オフ）状態を切り替えるスイッチング素子であるＰチャネル型のＭＯＳＦＥＴ１０３と、ＭＯＳＦＥＴ１０３のオン・オフ状態を切り替える接続切替部１０５から構成されている。第一のスイッチ手段であるＭＯＳＦＥＴ１０３は、第１コンバータ１００から平滑部１０８への電力供給経路上に設けられている。なお、ＭＯＳＦＥＴ１０３のＤ、Ｇ、Ｓは、それぞれドレイン端子、ゲート端子、ソース端子のことであり、ダイオード１０３ａは、ＭＯＳＦＥＴ１０３の内部ダイオード（ボディダイオードともいう）であり、電圧Ｖｄｓ１はダイオード１０３ａの順方向電圧を示す。第二の電源である第２コンバータ１０１は、後述するＣＰＵ１１２の制御により電圧出力を行う。

電圧検知部１０７は、出力電圧Ｖｏｕｔ２の電圧値を検知し、信号ｖｓｎｓを出力する。なお、図１中の出力電圧Ｖｏｕｔ２は、第２コンバータ１０１の出力端子と電圧検知部１０７の接続点における電圧を指し、後述するように、第２コンバータ１０１の動作状態により出力電圧Ｖｏｕｔ２の電圧は変化する。スイッチング部２００は、スイッチング制御部２０１と、スイッチング制御部２０１によって導通、非導通状態を制御されるスイッチング素子であるＰチャネル型のＭＯＳＦＥＴ２０２から構成されている。第二のスイッチ手段であるＭＯＳＦＥＴ２０２は、第２コンバータ１０１から平滑部１０８への電力供給経路上に設けられている。なお、ＭＯＳＦＥＴ２０２のＤ、Ｇ、Ｓは、それぞれドレイン端子、ゲート端子、ソース端子のことであり、ダイオード２０２ａは、ＭＯＳＦＥＴ２０２の内部ダイオードであり、電圧Ｖｄｓ２はダイオード２０２ａの順方向電圧を示す。スイッチング制御部２０１は、ｖｃｃ端子経由で第２コンバータ１０１の出力電圧が入力されることにより、ｄｒｖ端子を介してＭＯＳＦＥＴ２０２の制御を行う。更に、スイッチング制御部２０１は、ＦＢ端子経由で出力電圧Ｖｏｕｔ３を監視し、出力電圧Ｖｏｕｔ３に応じてＭＯＳＦＥＴ２０２の制御を行う。

動作検知部１０６は、スイッチング部２００が動作しているかどうか、すなわちスイッチング制御部２０１がＭＯＳＦＥＴ２０２の動作制御（オンオフ動作の制御）を行っているかどうかを検知し、信号ｖａｃｔを出力する。平滑部１０８は、コイル１０９、コンデンサ１１０から構成され、出力電圧Ｖｏｕｔ３の平滑を行う。ＭＯＳＦＥＴ１０３のソース端子は、平滑部１０８のコイル１０９の一端とコイル２０４の一端の接続点に接続されている。また、コイル２０４とダイオード２０３は、第２コンバータ１０１側の出力部を構成している。そして、ＭＯＳＦＥＴ２０２のドレイン端子は、コイル２０４の他端と、アノード（Ａ）側をＧＮＤ（グラウンド）に接続（接地）されたダイオード２０３のカソード（Ｃ）とに接続されている。

出力電圧Ｖｏｕｔ３が入力されて電力を消費する負荷１１１、及び第２コンバータ１０１の制御を行うＣＰＵ１１２は、図１の電源装置を搭載した電子機器等の装置に設けられている。ＣＰＵ１１２は、出力電圧Ｖｏｕｔ３を供給されて動作し、第２コンバータ１０１の制御を行ったり、負荷１１１に対する出力電圧Ｖｏｕｔ３の供給制御を行う。ＣＰＵ１１２は、電子機器の全体的な制御を行い、例えば、機器における電力消費状況に応じて、電力消費量の多い場合には第２コンバータからの電圧出力を行い、電力消費量が少ない場合には第２コンバータからの電圧出力を停止する制御を行う。

（電源装置の動作概要）
次に、図１を参照して、電源回路の動作について説明する。電源装置がオンされて、ＭＯＳＦＥＴ１０３が導通（オン）状態になると共に、第１コンバータ１００から接続部１０２に出力された出力電圧Ｖｏｕｔ１が、内部ダイオード１０３ａを経由して、平滑部１０８とコイル２０４との接続点に出力される。この接続点における電圧を接続部電圧ＶＬという。出力電圧Ｖｏｕｔ１は、平滑部１０８のコイル１０９及びコンデンサ１１０によって平滑され、出力電圧Ｖｏｕｔ３として負荷１１１とＣＰＵ１１２に出力される。平滑部１０８は、負荷１１１の電流消費に変動がある場合、コイル１０９、コンデンサ１１０により第１コンバータ１００からの出力電圧Ｖｏｕｔ１が電流変動によって生じる電圧変動を低減し、コンデンサ１１０によって出力電圧Ｖｏｕｔ３の変動を低減する。

また、ＣＰＵ１１２の制御によって、第２コンバータ１０１が動作を開始すると電圧が出力され、このときの第２コンバータ１０１の出力電圧が出力電圧Ｖｏｕｔ２となる。本実施例では、第２コンバータ１０１の出力電圧は、第１コンバータ１００の出力電圧Ｖｏｕｔ１よりも高い電圧とする。そして、第２コンバータ１０１の出力電圧である出力電圧Ｖｏｕｔ２が、スイッチング制御部２０１に入力されると、スイッチング制御部２０１はＭＯＳＦＥＴ２０２の制御を開始する。そして、スイッチング制御部２０１の制御により、ＭＯＳＦＥＴ２０２が導通（オン）状態になると、第２コンバータ１０１からの出力電圧Ｖｏｕｔ２が、ＭＯＳＦＥＴ２０２のソース端子、ドレイン端子を介して、コイル２０４、１０９に断続的に印加される。これにより、コイル２０４、及びコイル１０９は励磁され、コンデンサ１１０によって出力電圧Ｖｏｕｔ２が平滑され、出力電圧Ｖｏｕｔ３として、負荷１１１やＣＰＵ１１２に出力される。また、ＭＯＳＦＥＴ２０２の導通（オン）後の非導通（オフ）状態時には、第２コンバータ１０１からコイル２０４への出力が遮断される。そして、ダイオード２０３から、コイル２０４、平滑部１０８のコイル１０９を介して転流電流が流れ、平滑部１０８のコンデンサ１１０によって平滑され、出力電圧Ｖｏｕｔ３として出力される。

動作検知部１０６が、スイッチング部２００が動作していることを検知し、電圧検知部１０７が、第２コンバータ１０１からスイッチング部２００が動作可能な出力電圧Ｖｏｕｔ２の出力を検知すると、接続切替部１０５はＭＯＳＦＥＴ１０３を非導通状態にする。ＭＯＳＦＥＴ１０３が非導通状態のときには、ＭＯＳＦＥＴ２０２は導通（オン）、非導通（オフ）状態を切り替えるスイッチング動作を行い、出力電圧Ｖｏｕｔ２を平滑部１０８に出力する。

一方、電圧検知部１０７が、第２コンバータ１０１からの出力電圧Ｖｏｕｔ２はスイッチング部２００が動作可能な電圧より低いことを検知した場合には、接続切替部１０５は、ＭＯＳＦＥＴ１０３を導通（オン）状態にする。また、動作検知部１０６がスイッチング部２００の動作停止を検知した場合にも、接続切替部１０５は、ＭＯＳＦＥＴ１０３を導通状態にする。その結果、第１コンバータ１００の出力電圧Ｖｏｕｔ１が平滑部１０８に出力され、平滑部１０８によって平滑された出力電圧Ｖｏｕｔ３が、負荷１１１とＣＰＵ１１２に出力される。

また、接続部１０２の接続切替部１０５は、ＭＯＳＦＥＴ１０３が非導通状態のときには、ダイオード１０３ａによって、第１コンバータ１００へ電流が流れ込むことを防止する。すなわち、ＭＯＳＦＥＴ２０２を介して出力された出力電圧Ｖｏｕｔ２を平滑部１０８が平滑した出力電圧Ｖｏｕｔ３と、第１コンバータ１００の出力電圧Ｖｏｕｔ１とが略同じ電圧の場合でも、接続切替部１０５は、ＭＯＳＦＥＴ１０３を非導通状態に制御する。これにより、第１コンバータ１００への逆流を防止しつつ、出力電圧Ｖｏｕｔ３を安定化することができる。

［接続切替制御に関する回路構成］
（回路構成）
図２は、図１においてブロック図で示した接続切替部１０５、動作検知部１０６、電圧検知部１０７の回路構成を示した回路図である。図２において、接続切替部１０５は、ダイオード１０５ａ、１０５ｂ、抵抗１０５ｃ、１０５ｄ、１０５ｅから構成されている。動作検知部１０６は、コンデンサ１０６ａ、１０６ｄ、ダイオード１０６ｂ、１０６ｃ、比較器（コンパレータ）１０６ｅから構成されている。コンデンサ１０６ａは、スイッチング部２００のスイッチング制御部２０１のｄｒｖ端子に接続されている。比較器１０６ｅの反転入力端子（−）には、非反転入力端子（＋）に入力される電圧と比較するために、比較電圧ｖａｃｔ＿ｒｅｆ１が入力されている。電圧検知部１０７は、比較器１０７ａを有している。比較器１０７ａの非反転入力端子（＋）には出力電圧Ｖｏｕｔ２が入力され、反転入力端子（−）には、出力電圧Ｖｏｕｔ２と比較するために、出力電圧Ｖｏｕｔ２に応じた電圧である比較電圧ｖｓｎｓ＿ｒｅｆ１が入力されている。

スイッチング部２００のスイッチング制御部２０１のｄｒｖ端子はＭＯＳＦＥＴ２０２のゲート端子に接続され、ｖｃｃ端子は第２コンバータ１０１の出力とＭＯＳＦＥＴ２０２のソース端子との接続点に接続され、出力電圧Ｖｏｕｔ２が入力される。スイッチング制御部２０１は、ｖｃｃ端子から入力される電圧を検知し、入力電圧が第２コンバータ１０１の出力電圧である第１電圧よりも低い場合には、ＭＯＳＦＥＴ２０２の制御を行わない。そして、このとき、ｖｃｃ端子から入力された電圧は、ＭＯＳＦＥＴ２０２のゲート端子に印加される。一方、ｖｃｃ端子から入力される電圧が第１電圧以上であれば、スイッチング制御部２０１は、ＭＯＳＦＥＴ２０２の制御を行う。すなわち、スイッチング制御部２０１は、ｄｒｖ端子を介してＭＯＳＦＥＴ２０２のゲート端子に電圧を印加することにより、ＭＯＳＦＥＴ２０２のスイッチング動作を制御する。また、ｄｒｖ端子から出力された電圧は、動作検知部１０６にも出力される。更に、スイッチング制御部２０１は、ＦＢ端子を介して出力電圧Ｖｏｕｔ３の電圧値を検知し、所定の出力電圧となるようにＭＯＳＦＥＴ２０２のオン・オフ制御を行う。なお、スイッチング制御部２０１は、本実施例ではＩＣ（集積回路）として表しているが、特にＩＣであることに限定するものではない。

（回路動作）
スイッチング制御部２０１がＭＯＳＦＥＴ２０２にスイッチング動作を行わせるために、ｄｒｖ端子から出力される電圧が変化すると、動作検知部１０６のコンデンサ１０６ａを経由して、ダイオード１０６ｂ、１０６ｃにより、コンデンサ１０６ｄが充電される。コンデンサ１０６ｄは、比較器１０６ｅの非反転入力端子（＋）に接続されている。スイッチング制御部２０１が動作しているかどうかを検知するため、比較器１０６ｅは、非反転入力端子（＋）に入力されるコンデンサ１０６ｄの電圧と、反転入力端子（−）に入力される比較電圧ｖａｃｔ＿ｒｅｆ１と比較する。電圧比較の結果、コンデンサ１０６ｄの電圧の方が高いと、比較器１０６ｅはスイッチング制御部２０１が動作していることを検知し、比較器１０６ｅの出力端子はオープン状態となり、出力端子の電圧は出力電圧Ｖｏｕｔ１と同じ電圧となる。一方、コンデンサ１０６ｄの電圧の方が低いと、比較器１０６ｅはスイッチング制御部２０１が停止していることを検知し、ローレベルの信号ｖａｃｔを出力するため、出力端子の電圧は、略ＧＮＤ（グラウンド）レベルとなる。

ＣＰＵ１１２の制御により第２コンバータが動作を開始すると、第２コンバータから電圧が出力される。そして、第２コンバータ１０１が出力する電圧が電圧検知部１０７の比較器１０７ａの非反転入力端子（＋）に入力され、反転入力端子（−）に入力される比較電圧ｖｓｎｓ＿ｒｅｆ１と比較される。そして、比較器１０７ａは、第２コンバータ１０１の出力電圧Ｖｏｕｔ２がスイッチング制御部２０１の動作電圧である第１電圧以上であることを検知すると、比較器１０７ａの出力端子はオープン状態となり、出力端子の電圧は出力電圧Ｖｏｕｔ１と同じ電圧となる。一方、比較器１０７ａは、出力電圧Ｖｏｕｔ２がスイッチング制御部２０１の動作電圧である第１電圧よりも低いことを検知すると、ローレベルの信号ｖｓｎｓを出力するため、出力端子の電圧は、略ＧＮＤレベルとなる。

動作検知部１０６の比較器１０６ｅの出力端子は、接続切替部１０５の抵抗１０５ｃに接続され、電圧検知部１０７の比較器１０７ａの出力端子は接続切替部１０５の抵抗１０５ｄに接続されている。比較器１０６ｅの出力端子の電圧、及び比較器１０７ａの出力端子の電圧が、第１コンバータ１００の出力電圧Ｖｏｕｔ１と同じ電圧であれば、ダイオード１０５ａ、１０５ｂは非導通状態で電流は流れない。すなわち、スイッチング制御部２０１が動作しており、第２コンバータの出力電圧がスイッチング制御部２０１の動作電圧以上であれば、ダイオード１０５ａ、１０５ｂはオン状態にはならない。その結果、接続部１０２のＭＯＳＦＥＴ１０３は非導通状態となる。

一方、比較器１０６ｅの出力端子の電圧、又は比較器１０７ａの出力端子の電圧が略ＧＮＤレベルであれば、ダイオード１０５ａ、又は１０５ｂは導通状態となって電流が流れる。すなわち、スイッチング制御部２０１が動作していない、又は第２コンバータの出力電圧がスイッチング制御部２０１の動作電圧より低いのであれば、ダイオード１０５ａ、１０５ｂはオン状態となり、ＭＯＳＦＥＴ１０３は導通状態となる。接続切替部１０５は、動作検知部１０６によるスイッチング制御部２０１の動作状態の検知結果と、電圧検知部１０７による出力電圧Ｖｏｕｔ２と第１電圧との比較結果に基づいて、ＭＯＳＦＥＴ１０３の導通・非導通状態を制御する。

接続部１０２のＭＯＳＦＥＴ１０３が導通状態のときには、第１コンバータの出力電圧Ｖｏｕｔ１が、平滑部１０８のコイル１０９とコンデンサ１１０により平滑され、出力電圧Ｖｏｕｔ３となる。一方、ＭＯＳＦＥＴ１０３が非導通状態のときには、スイッチング部２００のスイッチング制御部２０１により、ＭＯＳＦＥＴ２０２の導通時には、第２コンバータの出力電圧がコイル２０４に出力される。そして、ＭＯＳＦＥＴ２０２が導通状態から非導通状態になると、ダイオード２０３からの転流出力がコイル２０４を経由して、平滑部１０８に出力され、平滑部１０８のコイル１０９とコンデンサ１１０により平滑されて、出力電圧Ｖｏｕｔ３となる。

［電源装置の動作シーケンス］
図３は、図１及び図２で示した回路構成における動作シーケンスを示すフローチャートである。図３において、ステップ１００（以下、Ｓ１００のように記す）では、電源装置がオンされると、まず、第１コンバータ１００が動作を開始し、出力電圧Ｖｏｕｔ１を出力する。Ｓ１０１では、電源装置がオンされることにより、第１コンバータ１００の出力電圧Ｖｏｕｔ１は、ＭＯＳＦＥＴ１０３の内部ダイオード１０３ａを経由して平滑部１０８に出力され、出力電圧Ｖｏｕｔ３となる。そして、ＣＰＵ１１２に出力電圧Ｖｏｕｔ３が供給されて、ＣＰＵ１１２が制御動作を開始する。

本実施例では、第２コンバータ１０１は、ＣＰＵ１１２の制御により動作する。そのため、Ｓ１０２では、電源装置がオンされた直後は、第２コンバータ１０１は、動作停止しているために、接続部１０２の接続切替部１０５では、ダイオード１０５ａ、１０５ｂがオン状態となり、ＭＯＳＦＥＴ１０３を導通状態にする。前述したように、ＣＰＵ１１２は、電力消費状況に応じて、負荷１１１に更に電力供給を行うために、第２コンバータ１０１に動作を開始させて出力電圧Ｖｏｕｔ２を出力するように、第２コンバータ１０１に動作指示を行う場合がある。そのため、Ｓ１０３では、電圧検知部１０７は、ＣＰＵ１１２からの指示により第２コンバータ１０１が動作を開始し、出力される出力電圧Ｖｏｕｔ２の電圧が、所定の電圧、即ち第１電圧である比較電圧ｖｓｎｓ＿ｒｅｆ１以上かどうか判断する。電圧検知部１０７が、出力電圧Ｖｏｕｔ２の電圧が、比較電圧ｖｓｎｓ＿ｒｅｆ１以上であることを検知するとＳ１０４に進み、検知しない場合にはＳ１０３の処理を繰り返す。出力電圧Ｖｏｕｔ２の電圧が、比較電圧ｖｓｎｓ＿ｒｅｆ１以上であると、スイッチング制御部２０１は、ｖｃｃ端子経由で入力された出力電圧Ｖｏｕｔ２により、ＭＯＳＦＥＴ２０２の制御を開始する。続いて、Ｓ１０４では、動作検知部１０６は、スイッチング制御部２０１のｄｒｖ端子から出力される電圧に基づいて、スイッチング制御部２０１が動作しているかどうか判断する。動作検知部１０６は、スイッチング制御部２０１の動作を検知した場合にはＳ１０５に進み、スイッチング制御部２０１の動作を検知しない場合にはＳ１０４の処理を繰り返す。Ｓ１０５では、接続切替部１０５において、ダイオード１０５ａ、１０５ｂはオフし、接続部１０２のＭＯＳＦＥＴ１０３は非導通状態になる。

前述したように、ＣＰＵ１１２は、負荷１１１における電力消費が少なくなった場合には、第２コンバータ１０１の動作を停止させて出力電圧Ｖｏｕｔ２の出力を停止するように、第２コンバータ１０１に動作停止指示を行う。そのため、Ｓ１０６では、電圧検知部１０７は、第２コンバータ１０１が動作停止することにより、出力電圧Ｖｏｕｔ２の電圧が第１電圧よりも低下したかどうか判断する。電圧検知部１０７が、出力電圧Ｖｏｕｔ２の電圧が第１電圧よりも低下したことを検知するとＳ１０２の処理に戻り、検知しない場合にはＳ１０７の処理に進む。Ｓ１０７では、動作検知部１０６は、スイッチング制御部２０１のｄｒｖ端子から出力される電圧に基づいて、スイッチング制御部２０１が動作を停止したかどうか判断する。動作検知部１０６がスイッチング制御部２０１の動作停止を検知した場合にはＳ１０２の処理に戻り、検知していない場合にはＳ１０６の処理に戻る。

［動作波形］
図４は、図１及び図２で示した回路構成における回路素子の動作波形を表した図である。図４において、（ａ）は出力電圧Ｖｏｕｔ１の電圧波形、（ｂ）は出力電圧Ｖｏｕｔ２の電圧波形、（ｃ）は出力電圧Ｖｏｕｔ３の電圧波形、（ｄ）はＭＯＳＦＥＴ１０３の導通状態（ＯＮ）、非導通状態（ＯＦＦ）を示す波形である。また、（ｅ）はコイル２０４、コイル１０９、ＭＯＳＦＥＴ１０３のソース端子との接続点である接続部電圧ＶＬの電圧波形、（ｆ）はＭＯＳＦＥＴ１０３のドレイン電流Ｉｄ１の電流波形である。更に、（ｇ）はＭＯＳＦＥＴ２０２のゲート端子に印加される電圧ＶＧの電圧波形、（ｈ）はＭＯＳＦＥＴ２０２のドレイン電流Ｉｄ２の電流波形である。図４の横軸は、時間（ｔｉｍｅ）であり、時刻ｔ０〜ｔ３は時間タイミングを示す。

図４において、時刻ｔ０〜時刻ｔ１、時刻ｔ２〜時刻ｔ３の期間は、接続部１０２のＭＯＳＦＥＴ１０３は導通（オン）状態となっている。このとき、第１コンバータ１００から出力された出力電圧Ｖｏｕｔ１は、ＭＯＳＦＥＴ１０３のソース端子（Ｓ）−ドレイン端子（Ｄ）間の順方向電圧Ｖｄｓ１だけ電圧が降下し、平滑部１０８により平滑されて、出力電圧Ｖｏｕｔ３として出力されている。また、時刻ｔ１〜時刻ｔ２、時刻ｔ３以降の期間は、第２コンバータ１０１から電圧が出力されることにより、スイッチング部２００が動作し、出力された出力電圧Ｖｏｕｔ２が平滑され、電圧Ｖｏｕｔ３が出力されている状態を示している。このとき、ＭＯＳＦＥＴ１０３は、接続部１０２の接続切替部１０５により非導通（オフ）状態となっている。

次に、図３のフローチャートを参照しながら、図４の動作波形について説明する。図４の時刻ｔ０は、図３のＳ１０２において、接続切替部１０５により、ＭＯＳＦＥＴ１０３が導通（ＯＮ）状態になったときを指している。そして、時刻ｔ０〜時刻ｔ１の期間は、第２コンバータ１０１は動作を停止しており、第１コンバータ１００のみが動作して電圧Ｖｏｕｔ１を出力している状態である。ＭＯＳＦＥＴ２０２のドレイン端子には、ＭＯＳＦＥＴ１０３の内部ダイオード１０３ａを介して出力された出力電圧Ｖｏｕｔ１が印加されることにより、ドレイン端子（Ｄ）−ソース端子（Ｓ）間に電位差が生じる。そして、この電位差により、ＭＯＳＦＥＴ２０２の内部ダイオード２０２ａが導通状態となる。その結果、図４（ｂ）に示すように、電圧Ｖｏｕｔ２は、第１コンバータの出力電圧Ｖｏｕｔ１がダイオード２０２ａの順方向電圧Ｖｄｓ２だけ降下した電圧となり、その電圧値はＶｏｕｔ１＞Ｖｏｕｔ２となっている。また、図４（ｆ）に示すように、ＭＯＳＦＥＴ１０３のドレイン電流Ｉｄ１は、第１コンバータ１００からの出力電流であり、電圧Ｖｏｕｔ３への出力である。図４（ｅ）に示す接続部電圧ＶＬは、コイル２０４とコイル１０９の接続部電圧であり、第１コンバータ１００の出力電圧Ｖｏｕｔ１が、ソース（Ｓ）−ドレイン（Ｄ）端子間の内部ダイオード１０３ａの順方向電圧Ｖｄｓ１だけ降下した電圧となっている。

時刻ｔ１になると、ＣＰＵ１１２が第２コンバータ１０１へ動作指示を行う。そして、ＣＰＵ１１２の指示によって、第２コンバータ１０１が動作し、図４（ｂ）に示すように電圧出力が行われると、これに伴い、スイッチング制御部２０１が動作を開始する。このとき、ＭＯＳＦＥＴ１０３は導通状態であり、第１コンバータ１００からの出力電圧Ｖｏｕｔ１が平滑部１０８に出力されている状態である。第２コンバータ１０１の出力電圧が上昇することにより、出力電圧Ｖｏｕｔ２の電圧値が上昇し、これに伴い、図４（ｇ）に示すように、スイッチング制御部２０１によりＭＯＳＦＥＴ２０２のゲート端子（Ｇ）に印加される電圧（ＶＧ）が上昇する。そして、スイッチング制御部２０１は、ＭＯＳＦＥＴ２０２のゲート端子に印加する電圧を制御する。ＭＯＳＦＥＴ２０２は、ソース端子（Ｓ）とゲート端子（Ｇ）間の電圧差により、導通（オン）、もしくは非導通（オフ）状態となる。図４（ｈ）に示すＭＯＳＦＥＴ２０２のドレイン電流Ｉｄ２は、第２コンバータ１０１からの出力電流であり、ＭＯＳＦＥＴ２０２が導通、非導通状態を切り替えながらスイッチング動作しているときの電流である。

時刻ｔ１では、図３のＳ１０３にて、電圧検知部１０７は、出力電圧Ｖｏｕｔ２はスイッチング制御部２０１が動作可能な第１電圧以上であることを検知する。更に、Ｓ１０４にて、動作検知部１０６が、図４（ｇ）に示すＭＯＳＦＥＴ２０２のゲート端子に印加される電圧ＶＧに基づいて、スイッチング制御部２０１がＭＯＳＦＥＴ２０２の制御を行っていることを検知する。その結果、Ｓ１０５にて、接続部１０２の接続切替部１０５によって、図４（ｄ）に示すように、ＭＯＳＦＥＴ１０３は非導通（ＯＦＦ）状態となる。このときの第１コンバータ１００は、電圧Ｖｏｕｔ１を出力しているが、ＭＯＳＦＥＴ１０３が非導通状態であるため、平滑部１０８には出力されない。

ＭＯＳＦＥＴ２０２が導通状態のときには、第２コンバータ１０１から出力された電圧Ｖｏｕｔ２が断続的にコイル２０４、コイル１０９に印加され、コンデンサ１１０により平滑される。また、ＭＯＳＦＥＴ２０２が導通状態から非導通状態に変化した後は、転流出力がダイオード２０３とコイル２０４、１０９を介して流れ、コンデンサ１１０で平滑され、電圧Ｖｏｕｔ３として負荷１１１とＣＰＵ１１２に出力される。

出力電圧Ｖｏｕｔ３は、ＦＢ端子を介してスイッチング制御部２０１に入力される。そして、スイッチング制御部２０１は、図４（ｇ）、（ｈ）に示すように、負荷１１１の消費電力が変動しても、出力電圧Ｖｏｕｔ３の電圧値が目標電圧値に維持されるように、ＭＯＳＦＥＴ２０２の導通、非導通状態を制御する。接続部電圧ＶＬは、コイル２０４とコイル１０９間の接続部電圧であり、図４（ｅ）に示すように、ＭＯＳＦＥＴ２０２のスイッチング状態に応じて電圧が変動するが、コイル２０４とコイル１０９間の電圧であるため、電圧値は電圧Ｖｏｕｔ３と略同じである。また、ＭＯＳＦＥＴ１０３は非導通状態であり、接続部電圧ＶＬは電圧Ｖｏｕｔ３と略同じ電圧であることから、第１コンバータ１００に第２コンバータ１０１からの出力電流が逆流して、第１コンバータ１００の動作を不安定にさせることはない。

以上、説明したように、時刻ｔ１〜時刻ｔ２では、第１コンバータ１００は出力電圧Ｖｏｕｔ１を出力しているが、ＭＯＳＦＥＴ１０３は非導通状態である。一方、第２コンバータ１０１は動作し、出力電圧Ｖｏｕｔ２を出力しており、スイッチング部２００が動作して、出力電圧Ｖｏｕｔ２が平滑部１０８を介して、電圧Ｖｏｕｔ３として出力されている状態である。

次に、時刻ｔ２になると、ＣＰＵ１１２は、第２コンバータ１０１への動作停止指示を行う。そして、図４（ｂ）に示すように、第２コンバータ１０１の動作停止により電圧出力が止まると、これに伴い、出力電圧Ｖｏｕｔ２の電圧が低下する。Ｓ１０６にて電圧検知部１０７は出力電圧Ｖｏｕｔ２が第１電圧よりも低下したことを検知すると、再びＳ１０２にて接続部１０２の接続切替部１０５がＭＯＳＦＥＴ１０３を導通状態にする。また、Ｓ１０７にて動作検知部１０６が、図４（ｇ）に示すＭＯＳＦＥＴ２０２のゲート端子に印加される電圧ＶＧに基づいて、スイッチング制御部２０１の停止を検知すると、再びＳ１０２にて接続切替部１０５がＭＯＳＦＥＴ１０３を導通状態にする。その結果、第１コンバータ１００のみが動作して出力電圧Ｖｏｕｔ１を出力している状態となり、図４（ｄ）に示すように、接続部１０２のＭＯＳＦＥＴ１０３が導通（ＯＮ）状態となり、出力電圧Ｖｏｕｔ１が平滑部１０８に出力されている状態となる。

また、第２コンバータ１０１の電圧出力が停止することにより、スイッチング制御部２０１は動作を停止し、ＭＯＳＦＥＴ２０２の制御が行われなくなる。その結果、ＭＯＳＦＥＴ２０２のゲート端子に印加される電圧は低下し、ＭＯＳＦＥＴ２０２のソース端子電圧との電圧差がなくなるため、ＭＯＳＦＥＴ２０２は非導通状態となる。時刻ｔ２〜時刻ｔ３の状態は、上述した時刻ｔ０〜時刻ｔ１と同じ状態であり、説明を省略する。また、時刻ｔ３以降は、上述した時刻ｔ１以降と同じ状態となる。

図４の時刻ｔ０〜時刻ｔ１、又は時刻ｔ２〜時刻ｔ３の期間においては、第１コンバータ１００の出力電圧Ｖｏｕｔ１が平滑部１０８に出力されている状態である。このとき、接続部１０２のＭＯＳＦＥＴ１０３は導通状態であり、接続部１０２における電力損失は、略ドレイン−ソース端子間の内部ダイオード１０３ａの順方向電圧Ｖｄｓ１と、ドレイン電流Ｉｄ１との積により算出される。従来例の図９（ａ）、図１０（ｂ）で示したダイオード４００接続時のアノード端子とカソード端子間の順方向電圧Ｖｆ１と、上述した順方向電圧Ｖｄｓ１の関係がＶｄｓ１＜Ｖｆ１であり、ＭＯＳＦＥＴ１０３による接続の方が電力損失は少なく、電源効率が良い。

また、時刻ｔ１〜時刻ｔ２、又は時刻ｔ３以降の期間における第２コンバータ１０１とスイッチング部２００のスイッチング動作時は、接続部１０２のＭＯＳＦＥＴ１０３は非導通状態である。このとき、第２コンバータ１０１からの出力電圧が、ＭＯＳＦＥＴ２０２を介して平滑部１０８に出力され、平滑された電圧が出力電圧Ｖｏｕｔ３となる。例えば、第２コンバータ１０１の出力電圧Ｖｏｕｔ２をＭＯＳＦＥＴ２０２のスイッチング動作により降圧し電圧Ｖｏｕｔ３として出力する場合には、従来例の図１０（ｂ）で示したダイオード４００、４０１のオア接続による電力損失が無く、電源効率が良くなる。

本実施例では、ＣＰＵ１１２は、電源装置を搭載した電子機器等の装置に設けられているが、本実施例の電源装置に設けられていてもよい。また、本実施例では、接続部１０２、動作検知部１０６、電圧検知部１０７により、スイッチング素子であるＭＯＳＦＥＴ１０３、２０２の切り替え制御が行われている。ところが、ＣＰＵ１１２が本実施例の電源装置に設けられている場合には、ＣＰＵ１１２にてＭＯＳＦＥＴ１０３、２０２を制御することも可能であり、特に構成を限定するものではない。また、本実施例では、スイッチング素子としてＭＯＳＦＥＴを用いているが、トランジスタやその他のスイッチング動作が可能な素子でも構成することができ、特に構成を限定するものではない。

以上説明したように、本実施例によれば、電圧を負荷に出力する電圧出力部の電圧降下による電力損失を低減することができる。複数の電源からの出力を１つの出力にするためにオア接続する際に、コンバータの出力電圧と動作状態により接続状態を切り替えることで、電圧出力部における電圧降下による電力損失を低減することができる。また、電圧出力部に設けた切り替え用スイッチング素子の導通、もしくは非導通状態を安定させることができる。

実施例１では、２つのコンバータの出力電圧が異なる場合の接続切替制御について説明したが、実施例２では、２つのコンバータの出力電圧が略同じ電圧である場合の接続切替制御について説明する。

［接続切替制御に関する回路構成］
図５は、図１においてブロック図で示した接続切替部１０５、動作検知部１０６、電圧検知部１０７の、本実施例における回路構成を示した回路図である。図５では、実施例１の図２の動作検知部１０６を新たに動作検知部２１０として置き換えている。また、本実施例では、第２コンバータの出力電圧は第１コンバータの出力電圧と略同じ電圧であるため、電圧検知部１０７の比較電圧が第２電圧であるｖｓｎｓ＿ｒｅｆ２に変更されている。その他の回路構成については、実施例１の図２と同様であり、同じ符号を付し、説明を省略する。

図５において、動作検知部２１０は、抵抗２１０ａと、コンデンサ２１０ｂと、比較器（コンパレータ）２１０ｃから構成されている。比較器２１０ｃの非反転入力端子（＋）には、反転入力端子（−）に入力される電圧との比較のため、第２電圧である比較電圧ｖａｃｔ＿ｒｅｆ２が入力されている。抵抗２１０ａの一端は比較器２１０ｃの反転入力端子（−）に接続され、他端はスイッチング部２００のスイッチング制御部２０１のｄｒｖ端子に接続されている。コンデンサ２１０ｂの一端は、比較器２１０ｃの反転入力端子（−）に接続され、他端は接地されている。スイッチング制御部２０１がＭＯＳＦＥＴ２０２のゲート端子に印加する電圧を制御して、ＭＯＳＦＥＴ２０２を導通状態にすると、ｄｒｖ端子から出力される電圧が変化し、抵抗２１０ａを経由して、コンデンサ２１０ｂによって電圧が平滑される。平滑された電圧が比較器２１０ｃの反転入力端子（−）に入力される。そして、比較器２１０ｃは、反転入力端子（−）に入力される電圧と、非反転入力端子（＋）に入力される比較電圧ｖａｃｔ＿ｒｅｆ２とを比較することにより、スイッチング制御部２０１が動作しているかどうかを検知する。スイッチング制御部２０１が動作しているときには、ｄｒｖ端子から出力される電圧は、比較電圧ｖａｃｔ＿ｒｅｆ２より低くなり、比較器２１０ｃの出力端子はオープン状態となり、出力端子の電圧は出力電圧Ｖｏｕｔ１と同じ電圧となる。一方、スイッチング制御部２０１が停止していると、ｄｒｖ端子から出力される電圧は比較電圧ｖａｃｔ＿ｒｅｆ２より高くなり、比較器２１０ｃはローレベルの信号ｖａｃｔを出力するため、出力端子の電圧は略ＧＮＤ電圧となる。

また、第２コンバータが動作を開始すると、出力電圧Ｖｏｕｔ２が電圧検知部１０７の比較器１０７ａの非反転入力端子（＋）に入力され、比較器１０７ａは、反転入力端子（−）に入力される比較電圧ｖｓｎｓ＿ｒｅｆ２との比較を行う。電圧比較の結果、出力電圧Ｖｏｕｔ２がスイッチング制御部２０１の動作電圧である第２電圧以上であることを検知すると、比較器１０７ａの出力端子はオープン状態となり、出力端子の電圧は出力電圧Ｖｏｕｔ１と同じ電圧となる。一方、出力電圧Ｖｏｕｔ２がスイッチング制御部２０１の動作電圧である第２電圧よりも低い電圧であると検知すると、比較器１０７ａは、ローレベルの信号ｖｓｎｓを出力するため、出力端子の電圧は略ＧＮＤ電圧となる。

［動作波形］
図６は、図１及び図５で示した回路構成における回路素子の本実施例の動作波形を表した図である。図６において、（ａ）〜（ｈ）に示す動作波形の回路素子は、実施例１と同様である。また、図６の横軸は、時間であり、時刻ｔ０〜ｔ３は時間タイミングを示す。本実施例での第１コンバータ１００と第２コンバータ１０１の出力電圧は、略同じ電圧であるため、図６の（ｂ）に示す出力電圧Ｖｏｕｔ２の電圧値は、（ａ）に示す出力電圧Ｖｏｕｔ１の電圧値と略同じであり、実施例１の図４に示す（ｂ）の電圧波形とは異なる。

図６において、時刻ｔ０〜時刻ｔ１、時刻ｔ２〜時刻ｔ３の期間は、接続部１０２のＭＯＳＦＥＴ１０３は導通（オン）状態となっている。このとき、第１コンバータ１００から出力された出力電圧Ｖｏｕｔ１は、ＭＯＳＦＥＴ１０３のソース端子（Ｓ）−ドレイン端子（Ｄ）間の順方向電圧Ｖｄｓ１だけ電圧が降下し、平滑部１０８により平滑されて、出力電圧Ｖｏｕｔ３として出力されている。また、時刻ｔ１〜時刻ｔ２、時刻ｔ３以降の期間は、第２コンバータ１０１から電圧が出力されることにより、スイッチング部２００が動作し、出力された出力電圧Ｖｏｕｔ２が平滑され、電圧Ｖｏｕｔ３が出力されている状態を示している。このとき、ＭＯＳＦＥＴ１０３は、接続部１０２の接続切替部１０５により非導通（オフ）状態となっている。

次に、図３のフローチャートを参照しながら、本実施例の図６の動作波形について説明する。なお、時刻ｔ０〜時刻ｔ１、時刻ｔ２〜時刻ｔ３の期間は、接続部１０２のＭＯＳＦＥＴ１０３は導通（オン）状態となっており、このときの動作は実施例１と同様であるため、動作波形についての説明を省略する。

時刻ｔ１になると、ＣＰＵ１１２が第２コンバータ１０１へ動作指示を行う。そして、ＣＰＵ１１２の指示により第２コンバータ１０１が動作し、図６（ｂ）に示すように、時刻ｔ０〜時刻ｔ１の期間における電圧よりも内部ダイオードの電圧降下分だけ高い電圧出力が行われると、これに伴い、スイッチング制御部２０１が動作を開始する。このとき、ＭＯＳＦＥＴ１０３は導通状態であり、第１コンバータ１００からの出力電圧Ｖｏｕｔ１が平滑部１０８に出力されている状態である。第２コンバータ１０１の出力電圧が上昇し、スイッチング制御部２０１が動作可能となる第２電圧になると、スイッチング制御部２０１はＭＯＳＦＥＴ２０２の制御を開始する。これに伴い、図６（ｇ）に示すように、スイッチング制御部２０１によりＭＯＳＦＥＴ２０２のゲート端子（Ｇ）に印加される電圧（ＶＧ）が０Ｖ（ボルト）となり、ＭＯＳＦＥＴ２０２は導通（オン）状態となる。図６（ｈ）に示すＭＯＳＦＥＴ２０２のドレイン電流Ｉｄ２は、第２コンバータ１０１からの出力電流であり、ＭＯＳＦＥＴ２０２が導通状態のときの電流である。

時刻ｔ１では、図３のＳ１０３にて、電圧検知部１０７は、出力電圧Ｖｏｕｔ２はスイッチング制御部２０１が動作可能な第２電圧以上であることを検知する。更に、Ｓ１０４にて、動作検知部２１０が、図６（ｇ）に示すＭＯＳＦＥＴ２０２のゲート端子に印加される電圧ＶＧに基づいて、スイッチング制御部２０１がＭＯＳＦＥＴ２０２の制御を行っていることを検知する。その結果、Ｓ１０５にて、接続部１０２の接続切替部１０５によって、図６（ｄ）に示すように、ＭＯＳＦＥＴ１０３は非導通（ＯＦＦ）状態となる。このときの第１コンバータ１００は、出力電圧Ｖｏｕｔ１を出力しているが、ＭＯＳＦＥＴ１０３が非導通状態であるため、平滑部１０８には出力されない。

時刻ｔ１〜時刻ｔ２において、ＭＯＳＦＥＴ２０２は導通状態であり、第２コンバータ１０１から出力された電圧Ｖｏｕｔ２がコイル２０４、コイル１０９に印加され、コンデンサ１１０により平滑されて、出力電圧Ｖｏｕｔ３として出力される。第１コンバータ１００の出力電圧と第２コンバータ１０１の出力電圧が略同じ電圧なので、接続部電圧ＶＬは、実施例１の図４（ｅ）とは異なり、図６（ｅ）に示すように、ＭＯＳＦＥＴ２０２のスイッチング状態に応じて電圧が変動することはない。また、ＭＯＳＦＥＴ１０３は非導通状態であり、接続部電圧ＶＬは電圧Ｖｏｕｔ３と略同じ電圧であることから、第１コンバータ１００に第２コンバータ１０１からの出力電流が逆流して、第１コンバータ１００の動作を不安定にさせることはない。

以上、説明したように、時刻ｔ１〜時刻ｔ２では、第１コンバータ１００は出力電圧Ｖｏｕｔ１を出力しているが、ＭＯＳＦＥＴ１０３は非導通状態である。一方、第２コンバータ１０１は動作し、出力電圧Ｖｏｕｔ２を出力しており、スイッチング部２００が動作して、出力電圧Ｖｏｕｔ２が平滑部１０８を介して、電圧Ｖｏｕｔ３として出力されている状態である。

次に、時刻ｔ２になると、ＣＰＵ１１２が第２コンバータ１０１への動作停止指示を行う。そして、第２コンバータ１０１の動作停止により電圧出力が止まると、これに伴い、図６（ｂ）に示すように、出力電圧Ｖｏｕｔ２の電圧が低下する。Ｓ１０６にて電圧検知部１０７は出力電圧Ｖｏｕｔ２が第２電圧よりも低下したことを検知すると、再びＳ１０２にて接続部１０２の接続切替部１０５がＭＯＳＦＥＴ１０３を導通状態にする。また、Ｓ１０７にて動作検知部２１０が、図６（ｇ）に示すＭＯＳＦＥＴ２０２のゲート端子の印加電圧ＶＧが０Ｖから上昇したことにより、スイッチング制御部２０１の動作停止を検知すると、Ｓ１０２にて接続切替部１０５がＭＯＳＦＥＴ１０３を導通状態にする。その結果、第１コンバータ１００のみが動作して出力電圧Ｖｏｕｔ１を出力している状態となり、図４（ｄ）に示すように、接続部１０２のＭＯＳＦＥＴ１０３が導通（ＯＮ）状態となり、出力電圧Ｖｏｕｔ１が平滑部１０８に出力されている状態となる。また、第２コンバータ１０１の電圧出力が停止することにより、スイッチング制御部２０１は動作を停止し、ＭＯＳＦＥＴ２０２の制御が行われなくなる。その結果、ＭＯＳＦＥＴ２０２のゲート端子に印加される電圧は上昇し、ＭＯＳＦＥＴ２０２は非導通状態となる。時刻ｔ２〜時刻ｔ３の状態は、上述した時刻ｔ０〜時刻ｔ１と同じ状態であり、説明を省略する。また、時刻ｔ３以降は、上述した時刻ｔ１以降と同じ状態となる。

図６の時刻ｔ０〜時刻ｔ１、又は時刻ｔ２〜時刻ｔ３の期間においては、第１コンバータ１００の出力電圧Ｖｏｕｔ１が平滑部１０８に出力されている状態である。このとき、接続部１０２のＭＯＳＦＥＴ１０３は導通状態であり、接続部１０２における電力損失は、略ドレイン−ソース端子間の内部ダイオード１０３ａの順方向電圧Ｖｄｓ１と、ドレイン電流Ｉｄ１との積により算出される。従来例の図９（ａ）、図１０（ｂ）で示したダイオード４００接続時のアノード端子とカソード端子間の順方向電圧Ｖｆ１と、上述した順方向電圧Ｖｄｓ１の関係がＶｄｓ１＜Ｖｆ１であり、ＭＯＳＦＥＴ１０３による接続の方が電力損失は少なく、電源効率が良い。

また、図６の時刻ｔ１〜時刻ｔ２、又は時刻ｔ３以降の期間においては、第２コンバータ１０１が動作して、電圧Ｖｏｕｔ２を出力している状態であり、スイッチング部２００のＭＯＳＦＥＴ２０２は導通状態である。このとき、ＭＯＳＦＥＴ２０２における電力損失は、略ドレイン−ソース端子間の内部ダイオード２０２ａの順方向電圧Ｖｄｓ２と、ドレイン電流Ｉｄ２との積により算出される。従来例の図９（ａ）、図１０（ｂ）で示したダイオード４０１接続時のアノード端子とカソード端子間の順方向電圧Ｖｆ２と、上述した順方向電圧Ｖｄｓ２の関係がＶｄｓ２＜Ｖｆ２であり、ＭＯＳＦＥＴ２０２による接続の方が電力損失は少なく、電源効率が良い。すなわち、従来例の図９（ａ）と図１０（ｂ）で示したダイオード４００、４０１のオア接続による電力損失が無いため、電源効率が良くなる。

以上説明したように、本実施例によれば、電圧を負荷に出力する電圧出力部の電圧降下による電力損失を低減することができる。複数の電源の略同じ電圧の出力を１出力にするためにオア接続する際に、コンバータの出力電圧と動作状態により接続状態を切り替えることで、電圧出力部の電圧降下による電力損失を低減できる。また、電圧出力部の切り替え用スイッチング素子の導通、もしくは非導通状態を安定させることができる。

実施例１、２では、第２コンバータ１０１の出力はコイル２０４を介して平滑部１０８に出力されていた。実施例３では、コイル２０４をなくし、第１コンバータ１００、第２コンバータ１０１の出力は平滑部１０８のコイル１０９を介してコンデンサ１１０で平滑される回路構成となっている点が、実施例１、２とは異なる。本実施例における電源装置の回路構成は、実施例１の図１、図２と同様であり、説明を省略する。

［電源装置の回路構成］
図７は、実施例３の電源装置の電源回路の回路構成を示すブロック図である。図７の平滑部１０８の回路構成は、前述した実施例１、２で示した図１、図２、図５と異なる。その他の回路構成については、図７と図１では同様であり、図７では、図１と同じ符号を付し、説明を省略する。

図７の平滑部１０８では、コイル１０９とコンデンサ１１０により、電圧Ｖｏｕｔ３を平滑する。コイル１０９の一端には、ダイオード２０３のカソード（Ｃ）とスイッチング部２００のＭＯＳＦＥＴ２０２のドレイン端子（Ｄ）が接続され、他端にはコンデンサ１１０が接続されている。更に、コイル１０９内部の位置に設けた接続部に、接続部１０２のＭＯＳＦＥＴ１０３のソース端子（Ｓ）が接続された構成となっている。本実施例では、実施例１、２の図１においてＭＯＳＦＥＴ２０２のドレイン端子（Ｄ）に接続されていたコイル２０４がなくなり、１つのコイル１０９で構成された簡素化された回路となっている。簡素化された回路構成ではあるが、ＭＯＳＦＥＴ１０３が導通状態の場合には、第１コンバータ１００からの出力電圧を平滑し、ＭＯＳＦＥＴ１０３が非導通状態の場合には、ＭＯＳＦＥＴ２０２からの出力電圧、及びダイオード２０３からの転流出力を平滑する。

以上説明したように、本実施例によれば、電圧を負荷に出力する電圧出力部の電圧降下による電力損失を低減することができる。更に、複数の電源の出力を１つの出力にするためにオア接続する電圧出力部に共通のコイルとコンデンサを設けることにより、平滑回路を簡素化することができる。

実施例１〜３で説明した電源装置は、例えば画像形成装置の低圧電源、即ちコントローラ（制御部）等へ電力を供給する電源として適用可能である。実施例１〜３に示す電源装置では、電力消費量の少ない省電力モードの場合には、電力供給量の少ない第１コンバータから電力供給を行う制御が行われる。そして、電力消費量の多い通常モードの場合には、第１コンバータからの電力供給では負荷への電力供給が不足するため、電力供給量の多い第２コンバータからの電力供給に切り替えるよう、制御が行われる。以下に、実施例１〜３の電源装置が適用される画像形成装置の構成を説明する。

［画像形成装置の構成］
画像形成装置の一例として、レーザビームプリンタを例にあげて説明する。図８に電子写真方式のプリンタの一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ３００は、静電潜像が形成される像担持体としての感光ドラム３１１、感光ドラム３１１を一様に帯電する帯電部３１７（帯電手段）、感光ドラム３１１に形成された静電潜像をトナーで現像する現像部３１２（現像手段）を備えている。そして、感光ドラム３１１に現像されたトナー像をカセット３１６から供給された記録材としての記録材（不図示）に転写部３１８（転写手段）によって転写して、記録材に転写したトナー像を定着器３１４で定着してトレイ３１５に排出する。この感光ドラム３１１、帯電部３１７、現像部３１２、転写部３１８が画像形成部である。また、レーザビームプリンタ３００は、実施例１〜３で説明した電源装置３５０を備えている。なお、実施例１〜３の電源装置を適用可能な画像形成装置は、図８に例示したものに限定されず、例えば複数の画像形成部を備える画像形成装置であってもよい。更に、感光ドラム３１１上のトナー像を中間転写ベルトに転写する一次転写部と、中間転写ベルト上のトナー像を記録材に転写する二次転写部を備える画像形成装置であってもよい。

レーザビームプリンタ３００は、画像形成部による画像形成動作や、記録材の搬送動作を制御する不図示のコントローラを備えており、実施例１〜３に記載の電源装置は、例えば図１、７のＣＰＵ１１２に相当するコントローラに電力を供給する。また、コントローラは、第２コンバータ１０１に対して動作開始、動作停止の指示を行い、負荷における電力消費状況に応じた負荷への電力供給を制御する。これにより、省電力を実現する待機状態（例えば、省電力モードや待機モード）にある場合に、例えばコントローラのみに電力を供給する等、負荷を軽くして消費電力を低減させることができる。

また、画像形成装置において、感光ドラム３１１を回転するため、又は記録材を搬送する各種ローラ等を駆動するためのモータ等の駆動部や、記録材にトナー像を加熱定着させる定着装置に供給される電圧は、コントローラに供給される電圧よりも高い電圧である。例えば、実施例１の図１に示す第２コンバータ１０１は、モータ等の駆動部に供給する電圧を出力する電源である。そのため、図１に示す第２コンバータは、ＣＰＵ１１２に供給する電力を出力すると共に、モータ等の駆動部に電力を供給する不図示の出力端子を備えている。

以上説明したように、本実施例によれば、電圧を負荷に出力する電圧出力部の電圧降下による電力損失を低減することができる。

１００ 第１コンバータ
１０１ 第２コンバータ
１０３、２０２ ＭＯＳＦＥＴ
２０１ スイッチング制御部
１０７ 電圧検知部
１０６ 動作検知部
１０５ 接続切替部

Claims (10)

1. 電圧を出力する第一の電源と、
   電圧の出力又は停止が可能な第二の電源と、
   前記第一の電源から入力された電圧又は前記第二の電源から入力された電圧を平滑する平滑手段と、
   前記第一の電源から前記平滑手段への経路上に設けられ、前記第一の電源の出力電圧の前記平滑手段への供給と遮断を行う第一のスイッチ手段と、
   前記第二の電源から前記平滑手段への経路上に設けられ、前記第二の電源の出力電圧に応じて、前記第二の電源の出力電圧の前記平滑手段への供給と遮断を行う第二のスイッチ手段と、
   前記第二の電源の出力電圧を検知する電圧検知手段と、
   前記第二のスイッチ手段の動作状態を検知する動作検知手段と、
   前記第一のスイッチ手段を介して、前記第一の電源から前記平滑手段への出力を制御する制御手段と、を備え、
   前記制御手段は、前記電圧検知手段が前記第二の電源から電圧が出力されていることを検知し、かつ前記動作検知手段が前記第二のスイッチ手段が動作していることを検知した場合には、前記第一のスイッチ手段をオフして前記第一の電源の出力電圧の前記平滑手段への供給を遮断し、
   前記電圧検知手段が前記第二の電源から電圧が出力されていないことを検知した場合、又は前記動作検知手段が前記第二のスイッチ手段が動作していないことを検知した場合には、前記第一のスイッチ手段をオンして前記第一の電源の出力電圧の前記平滑手段へ供給することを特徴とする電源装置。
2. 前記第一のスイッチ手段は、Ｐチャネル型のＭＯＳＦＥＴであり、
   前記ＭＯＳＦＥＴのソース端子は前記平滑手段に接続され、ドレイン端子は前記第一の電源に接続され、ゲート端子は前記制御手段に接続されていることを特徴とする請求項１に記載の電源装置。
3. 前記第二のスイッチ手段は、Ｐチャネル型のＭＯＳＦＥＴと前記ＭＯＳＦＥＴを制御するスイッチング制御部を有し、
   前記ＭＯＳＦＥＴのドレイン端子は前記平滑手段に接続され、ソース端子は前記第二の電源に接続され、ゲート端子は前記スイッチング制御部に接続され、
   前記スイッチング制御部は、前記第二の電源からの出力電圧により動作し、前記ＭＯＳＦＥＴのスイッチング動作を制御することを特徴とする請求項１又は２に記載の電源装置。
4. 前記第二の電源の出力電圧は、前記第一の電源が出力する電圧よりも高い電圧でることを特徴とする請求項１ないし３のいずれか１項に記載の電源装置。
5. 前記第二の電源の出力電圧は、前記第一の電源が出力する電圧と略同じ電圧であることを特徴とする請求項１ないし３のいずれか１項に記載の電源装置。
6. 前記平滑手段は、一端が前記第二のスイッチ手段に接続され、前記第二の電源の出力電圧が出力される出力部と、前記出力部の他端及び前記第一のスイッチ手段と一端が接続され、入力される電圧を平滑し、平滑された電圧を他端から出力する平滑部と、を有することを特徴とする請求項１ないし５のいずれか１項に記載の電源装置。
7. 前記出力部は、アノードが接地されたダイオードと、一端が前記ダイオードのカソードに接続され、他端が前記平滑部に接続されたコイルと、を有し、
   前記第二のスイッチ手段は、前記ダイオードと前記コイルの接続点に接続されていることを特徴とする請求項６に記載の電源装置。
8. 前記平滑部は、コイルとコンデンサとを有することを特徴とする請求項６又は７に記載の電源装置。
9. 前記平滑手段は、アノードが接地されたダイオードと、一端が前記ダイオードのカソードに接続されたコイルと、一端が前記コイルの他端に接続されたコンデンサと、を有し、
   前記第二のスイッチ手段は、前記ダイオードと前記コイルの接続点に接続され、
   前記第一のスイッチ手段は、前記コイルの所定の位置に設けられた接続部に接続されていることを特徴とする請求項１ないし５のいずれか１項に記載の電源装置。
10. 記録材に画像形成を行う画像形成手段を有する画像形成装置であって、
    前記画像形成装置に電力を供給する請求項１ないし９のいずれか１項に記載の電源装置を備えたことを特徴とする画像形成装置。

Images