JP7394864B2 - 相冗長電圧レギュレータ装置内での冗長レギュレータ相の共有 - Google Patents

相冗長電圧レギュレータ装置内での冗長レギュレータ相の共有 Download PDF

Info

Publication number
JP7394864B2
JP7394864B2 JP2021553840A JP2021553840A JP7394864B2 JP 7394864 B2 JP7394864 B2 JP 7394864B2 JP 2021553840 A JP2021553840 A JP 2021553840A JP 2021553840 A JP2021553840 A JP 2021553840A JP 7394864 B2 JP7394864 B2 JP 7394864B2
Authority
JP
Japan
Prior art keywords
phase
regulator
output
group
phases
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021553840A
Other languages
English (en)
Other versions
JP2022525072A (ja
Inventor
ミラー、マイケル、リー
スウェンソン、エリック
イーガン、パトリック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/364,748 external-priority patent/US10606295B1/en
Priority claimed from US16/364,782 external-priority patent/US10566903B1/en
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2022525072A publication Critical patent/JP2022525072A/ja
Application granted granted Critical
Publication of JP7394864B2 publication Critical patent/JP7394864B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/325—Means for protecting converters other than automatic disconnection with means for allowing continuous operation despite a fault, i.e. fault tolerant converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Description

本開示は、一般に、電圧レギュレータ回路に関する。詳細には、本開示は、相冗長電圧レギュレータ回路内での冗長レギュレータ相の共有に関する。
電圧レギュレータは、入力電圧を受け取り、１つまたは複数の出力端子で一定の電圧レベルを自動的に維持するように設計された電子デバイスまたはシステムである。設計に応じて、１つまたは複数の交流（ＡＣ）または直流（ＤＣ）電圧を調節するために電圧レギュレータを使用することができる。電圧レギュレータは、コンピュータ電源などの電子デバイスに含めることができ、電圧レギュレータを使用して、プロセッサ、メモリ・デバイス、他のタイプの集積回路（ＩＣ）などの電子部品に電力を供給するために使用されるＤＣ電圧を安定化することができる。電圧レギュレータ回路は、電圧レギュレータが電力を供給する電子部品に隣接して配置された感知点から受け取ったフィードバック電圧を受け取ることができる。このフィードバック電圧を使用して、電圧レギュレータの出力電圧を変調することができる。この変調された出力電圧により、供給された電子部品が受け取る電圧を、これらの部品の電流引き込み、または電圧レギュレータをこれらの部品に相互接続する導体両端間の電圧降下に関係なく、安定した値に維持することができる。
電界効果トランジスタ（ＦＥＴ）は、電界を使用して、半導体材料内の１つのタイプの電荷キャリアのチャネルの形状、したがって導電率を制御するトランジスタである。ＦＥＴは、シングル・キャリア・タイプの動作を含むことができるため、ユニポーラ・トランジスタとすることができる。ＦＥＴは、電流が主に多数キャリアによって運ばれる多数電荷キャリア・デバイス、または電流が主に少数キャリアの流れに起因する少数電荷キャリア・デバイスとすることができる。ＦＥＴデバイスは、電荷キャリアである電子または正孔がソースからドレインに流れる能動チャネルで構成することができる。ソース端子およびドレイン端子の導体は、オーミック・コンタクトを介して半導体に接続することができる。チャネルの導電率は、ゲート端子とソース端子との間に印加される電位の関数とすることができる。
実施形態は、相冗長電圧レギュレータ装置を対象とすることができる。相冗長電圧レギュレータ装置は、それぞれが、レギュレータ入力で入力電圧を受け取り、レギュレータ出力でそれぞれの出力電圧を提供するように電気的に結合されたレギュレータを含む、複数のレギュレータ相を含む。相冗長電圧レギュレータ装置は、第１および第２の相グループを含む、複数のレギュレータ相の相グループのセットを含む。各相グループは、相グループのレギュレータのレギュレータ入力に電気的に相互接続された共通レギュレータ入力と、相グループのレギュレータのレギュレータ出力に電気的に相互接続された共通レギュレータ出力と、を含む。各相グループはまた、少なくとも１つの冗長レギュレータ相と、相グループの各レギュレータ相に電気的に結合された多相コントローラ（ＭＰＣ）と、を含む。ＭＰＣは、相障害信号と、それぞれの相グループの各レギュレータ相から受信したパルス幅変調（ＰＷＭ）相制御信号および共有電流（ＩＳＨＡＲＥ）相制御信号のうちの１つと、を制御ロジックに転送するように構成されている。相冗長電圧レギュレータ装置は、第１および第２の予備レギュレータ相を含む、複数のレギュレータ相の予備レギュレータ相のセットを含む。各予備レギュレータ相は、予備レギュレータ相の二次出力への電流の流れを制限するように電気的に結合および構成された二次出力論理和デバイスを含む。各予備レギュレータ相はまた、第１の相イネーブル信号に応答して、予備レギュレータ相のレギュレータ出力を第１の共通レギュレータ出力に電気的に結合するように構成された第１の出力スイッチング・デバイスを含む。各予備レギュレータ相はまた、第２の相イネーブル信号に応答して、予備レギュレータ相のレギュレータ出力を第２の共通レギュレータ出力および制御ロジックに電気的に結合するように構成された第２の出力スイッチング・デバイスを含む。制御ロジックは、相グループのセットの各相グループのＭＰＣに電気的に接続され、ＭＰＣから相制御信号を受信し、ＭＰＣと相障害信号を交換するように構成されている。制御ロジックは、予備レギュレータ相のセットの予備レギュレータ相にも電気的に接続されている。制御ロジックは、相イネーブル信号をアサートして、予備レギュレータ相に相制御信号を転送し、予備レギュレータ相から相障害信号を受信するように構成されている。制御ロジックは、ＭＰＣからの相障害信号の受信に応答して、予備レギュレータ相を故障したレギュレータ相を含む相グループに電気的に相互接続するようにも構成されている。
実施形態はまた、相冗長電圧レギュレータ装置を対象とすることができる。相冗長電圧レギュレータ装置は、それぞれが、レギュレータ入力で入力電圧を受け取り、レギュレータ出力でそれぞれの出力電圧を提供するように電気的に結合されたレギュレータを含む、複数のレギュレータ相を含むことができる。相冗長電圧レギュレータ装置はまた、第１および第２の相グループを含む、複数のレギュレータ相の相グループのセットを含む。各相グループは、相グループのレギュレータのレギュレータ入力に電気的に相互接続された共通レギュレータ入力と、相グループのレギュレータのレギュレータ出力に電気的に相互接続された共通レギュレータ出力と、を含む。各相グループは、少なくとも１つの冗長レギュレータ相と、相グループの各レギュレータ相に電気的に結合されたＭＰＣと、を含む。ＭＰＣは、相障害信号と、それぞれの相グループの各レギュレータ相から受信したＰＷＭ相制御信号およびＩＳＨＡＲＥ相制御信号のうちの１つと、を制御ロジックに転送するように構成されている。相冗長電圧レギュレータ装置はまた、第１および第２の予備レギュレータ相を含む、複数のレギュレータ相の予備レギュレータ相のセットを含む。各予備レギュレータ相は、レギュレータ出力と予備レギュレータの二次出力との間に電気的に結合された二次出力論理和電界効果トランジスタ（ＦＥＴ）と、二次出力論理和ＦＥＴのソース端子およびドレイン端子に電気的に接続された入力を有する第２のコンパレータと、を含む。第２のコンパレータは、二次出力論理和ＦＥＴのゲート端子に電気的に接続された出力をさらに有する。第２のコンパレータは、二次出力論理和ＦＥＴと共に、予備レギュレータ相の二次出力への電流の流れを制限するように構成されている。各予備レギュレータ相はまた、第１の相イネーブル信号に応答して、予備レギュレータ相のレギュレータ出力を第１の共通レギュレータ出力に電気的に結合するように電気的に接続および構成された第１の出力スイッチングＦＥＴを含む。各予備レギュレータ相はまた、第２の相イネーブル信号に応答して、予備レギュレータ相のレギュレータ出力を第２の共通レギュレータ出力に電気的に結合するように接続および構成された第２の出力スイッチングＦＥＴを含む。相冗長電圧レギュレータ装置はまた、制御ロジックを含む。制御ロジックは、相グループのセットの各相グループのＭＰＣに電気的に接続され、ＭＰＣから相制御信号を受信し、ＭＰＣと相障害信号を交換するように構成されている。制御ロジックは、予備レギュレータ相のセットの予備レギュレータ相にも電気的に接続されており、相イネーブル信号をアサートして、予備レギュレータ相に相制御信号を転送し、予備レギュレータ相から相障害信号を受信するように構成されている。制御ロジックは、ＭＰＣからの相障害信号の受信に応答して、予備レギュレータ相を故障したレギュレータ相を含む相グループに電気的に相互接続するように構成されている。
実施形態はまた、レギュレータ相の相グループ間で冗長予備レギュレータ相のセットを共有するための方法を対象とすることができる。本方法は、相グループから受信した相障害信号の監視に応答して、冗長予備レギュレータ相のセットの第１の予備レギュレータ相に、第１の予備レギュレータ相の一次出力を第１の相グループの共通レギュレータ出力に電気的に結合する相イネーブル信号を、第１の相グループからの相単一障害信号の検出に応答して、アサートするように構成された制御ロジックを使用することを含む。本方法はまた、第１の予備レギュレータ相に、第１の相グループのＭＰＣから受信したＰＷＭ相制御信号およびＩＳＨＡＲＥ相制御信号のうちの１つを送信し、第１の予備レギュレータ相からの相障害信号を第１の相グループのＭＰＣに電気的に接続するために制御ロジックを使用することを含む。本方法はまた、第１の相グループからの相単一障害信号の検出に応答して、相単一障害信号の監視を中止し、制御ロジック内の不揮発性メモリに、第１の予備レギュレータ相と第１の相グループの共通レギュレータ出力との間の関連付けを記憶するために制御ロジックを使用することを含む。本方法はまた、補足の相グループからの追加の相障害信号の検出に応答して、冗長予備レギュレータ相のセットの第２の予備レギュレータ相に、第２の予備レギュレータ相の一次出力を補足の相グループの共通レギュレータ出力に電気的に結合する相イネーブル信号をアサートするために制御ロジックを使用することを含む。本方法はまた、補足の相グループのＭＰＣから受信したＰＷＭ相制御信号またはＩＳＨＡＲＥ相制御信号を第２の予備レギュレータ相に送信し、第２の予備レギュレータ相からの相障害信号を補足の相グループのＭＰＣに電気的に接続するために制御ロジックを使用することを含む。本方法はまた、補足の相グループからの追加の相障害信号の検出に応答して、追加の相障害信号の監視を中止し、第２の予備レギュレータ相と補足の相グループの共通レギュレータ出力との間の関連付けを不揮発性メモリに記憶するために制御ロジックを使用することを含む。本方法はまた、相グループの共通レギュレータ出力に電気的に結合されているすべての冗長予備レギュレータ相の出力に応答して、レギュレータ置換え動作を要求するシステム通知を送信するために制御ロジックを使用することを含む。
上記の概要は、本開示の例示されたそれぞれの実施形態またはすべての実施態様を説明することを意図したものではない。
本出願に含まれる図面は、本明細書に組み込まれ、その一部を形成する。これらの図面は、本開示の実施形態を例示し、説明と共に、本開示の原理を説明するのに役立つ。図面は、特定の実施形態の例示に過ぎず、本開示を限定するものではない。
本開示の実施形態による、相冗長電圧レギュレータ装置を示すブロック図である。 図と一致する実施形態による、電圧レギュレータ相および予備電圧レギュレータ相を示す２つの図である。 図と一致する実施形態による、共有冗長予備を有する相冗長電圧レギュレータ装置を示すブロック図である。 図と一致する実施形態による、レギュレータのグループ間で冗長予備レギュレータ相のセットを共有するための方法を示す流れ図である。
本発明は、様々な修正形態および代替の形態を受け入れることができるが、その詳細は、図面において例として示され、詳細に説明される。しかしながら、その意図は、本発明を記載された特定の実施形態に限定することではないことを理解されたい。それどころか、その意図は、本発明の思想および範囲内にあるすべての修正形態、均等形態、および代替形態を包含することである。
図面および詳細な説明において、同様の番号は、概して、同様の構成要素、部品、ステップ、およびプロセスを指す。
本開示の特定の実施形態は、相冗長電圧レギュレータ回路内で冗長レギュレータ相を共有するという文脈で理解することができる。このような冗長レギュレータ相を共有することは、コストおよび設計の複雑さを軽減し、相の冗長性および堅牢な電力供給を実現するのに役立つことができる。電圧レギュレータ回路内で冗長レギュレータ相を共有することで、電子システムへの電力供給の信頼性を高めることができる。
実施形態は、ネットワークを介してサーバに接続されたクライアントにデータを提供するために使用することができるサーバなどの電子機器に、共有冗長レギュレータ相を提供することができる。このようなサーバは、ウェブ・サーバ、アプリケーション・サーバ、メール・サーバ、仮想サーバを含むことができるが、これらに限定されない。必ずしも限定されるわけではないが、本文脈で論じられる実施形態は、本開示の様々な態様の理解を容易にすることができる。特定の実施形態はまた、他の機器および関連する用途、例えば、多種多様な計算およびデータ処理用途で使用することができるコンピューティング・システムなどの電子機器に、共有冗長レギュレータ相を提供することなどを対象とすることができる。このようなコンピューティング・システムは、スーパコンピュータ、高性能コンピューティング（ＨＰＣ）システム、および他のタイプの専用コンピュータを含むことができるが、これらに限定されない。実施形態はまた、電気通信、航空機、および自動車用途などで使用される機器のための共有冗長レギュレータ相を対象とすることができる。
頭字語「ＦＥＴ」は、本明細書では、電圧レギュレータの設計内で、２つの回路ノードを、このノード間に比較的低インピーダンスの電気的接続を提供することによって相互接続するのに役立つことができる電界効果トランジスタに関して使用される。実施形態では、電圧レギュレータの設計者が、特定の電圧レギュレータ設計の電気的性能基準を満たすために、様々なタイプのＦＥＴを選択することができることを理解することができる。このようなＦＥＴタイプは、エンハンスメント・モード、デプレッション・モード、Ｎチャネル電界効果トランジスタ（ＮＦＥＴ）、およびＰチャネル電界効果トランジスタ（ＰＦＥＴ）デバイスを含むことができるが、これらに限定されない。このようなＦＥＴは、意味を失うことなく、「パワーＦＥＴ」および「パワー金属酸化膜半導体電界効果トランジスタ」（ＭＯＳＦＥＴ）と呼ぶこともできる。一部の実施形態では、ＦＥＴの代わりに様々な他のタイプの電子デバイスを使用することができることも理解することができる。このような電子デバイスは、限定されることなく、ＮＰＮおよびＰＮＰトランジスタなどのバイポーラ・デバイス、および他の半導体技術で製造されたトランジスタを含むことができる。
議論および図示を容易にするために、「論理和デバイス（ＯＲｉｎｇ ｄｅｖｉｃｅ）」および「論理和ＦＥＴ（ＯＲｉｎｇ ＦＥＴ）」という用語は、意味を失うことなく、電圧レギュレータの相出力への電流の流れを防止するように構成された半導体デバイスを指すために区別なく使用することができる。ＦＥＴ記号、例えば、図２の２４４は、そのようなデバイスを表すために使用されているが、これは限定的なものとして解釈されるべきではなく、上述したような他のタイプのデバイスも同様の目的のために使用することができる。
本明細書で、例えば、「論理和デバイス」、「論理和ＦＥＴ」、および「論理和レギュレータ」に関連して使用される記述子「論理和」は、デバイス、例えばＦＥＴまたは電圧レギュレータの論理和機能および出力保護機能を指すものと理解することができる。このようなデバイスおよび電圧レギュレータは、出力保護ダイオードと同じように動作するように構成されたＦＥＴによって、デバイス出力への逆電流から保護される。
「相」および「レギュレータ相」という用語は、電圧レギュレータ装置内で使用される冗長電圧レギュレータに関して、本明細書では区別なく使用される。電圧レギュレータ相は、一般に、他の電圧レギュレータのアクティブ化時間とは異なる時間に多相コントローラ（ＭＰＣ）によってアクティブ化される。これは、通常、他の電圧レギュレータと「相がずれて」アクティブ化されると呼ばれる。
様々な電子システムは、電圧レギュレータを用いて、システム内の電子部品に安定した電圧で電力を供給する。このような電子システムは、コンピュータ、コンピューティング機器、サーバ、ならびに電気通信、航空機、および自動車用途で使用される機器を含むことができるが、これらに限定されない。システム内の構成要素は、中央処理装置（ＣＰＵ）、グラフィック処理装置（ＧＰＵ）、他の集積回路（ＩＣ）タイプ、ハード・ディスク・ドライブ、ソリッド・ステート・ドライブ（ＳＳＤ）、メモリ、ならびに他のタイプの電子部品およびデバイスを含むことができるが、これらに限定されない。
電圧レギュレータは、電源と、電源によって供給される電圧よりも低い電圧を受け取るように指定された構成要素との間に電気的に接続することができる。例えば、電源は、様々な電圧、例えば、１２Ｖ、２４Ｖ、または４８ＶＤＣを電圧レギュレータに供給することができる。電圧レギュレータの出力電圧は、例えば、３．３Ｖ、２．５Ｖ、１．８Ｖ、１．０Ｖ、０．７Ｖ、または電力供給される電子部品およびシステムに適していると指定された任意の他の電圧を含むことができる。
並列接続された相冗長レギュレータを含む電圧レギュレータは、電圧レギュレータが電力を供給する様々な電子システムに多くの利点を提供することができる。例えば、このような電圧レギュレータは、電圧レギュレータ装置が、故障または障害が発生したレギュレータ相を冗長な予備のまたは「バックアップ」の相に動的かつ自動的に置き換えることができることから生じる、システムの信頼性および堅牢性を向上させることができる。レギュレータ相は、レギュレータ相内のコンデンサ、ＦＥＴ、増幅器、またはドライバ回路などの１つまたは複数の構成要素の故障、例えば短絡に起因して故障する可能性がある。
電子システムの信頼性は、相冗長電圧レギュレータ設計内のデカップリング・コンデンサの数を減らすことによっても高めることができる。このコンデンサ数の減少は、結果として電圧レギュレータの実効故障率の低下をもたらすことができる。電圧レギュレータの設計に１つまたは複数の冗長相または予備相を追加することは、電圧レギュレータ内に含まれる複数の冗長相のそれぞれに課される全体的な電流需要を下げることによって、設計の信頼性を高めることもできる。
時間的に互い違いにアクティブ化される相を有する相冗長電圧レギュレータを使用することにより、出力電圧リップルが減少し、各相に課される電流負荷の変動に対する過渡応答が向上する可能性もある。複数の冗長レギュレータ相は、電圧レギュレータ・システム全体のコストを管理するのに特に役立つことができる。実施形態によると、複数のより小さな冗長レギュレータ相を使用する電圧レギュレータのコストは、それぞれがより大きな電流出力を有する、より少ない、より大きなレギュレータ相を使用するレギュレータのコストよりも大幅に低くなる可能性がある。
特定のタイプの電子システムは、相冗長電圧レギュレータを使用して、特定のサブシステムおよび電子部品に電力を供給することができる。例えば、コンピュータ・システムは、それぞれが８０Ａで１．０Ｖの指定された電源電圧要件を有する５つのＣＰＵを有することがあり、したがって、合計で、４００Ａで１．０Ｖの総電力供給要件が生成される。この電力要件は、例えば、それぞれが５０Ａの公称電流出力容量を有する８つの相冗長電圧レギュレータによって供給することができる。同様に、電子システムは、ＣＰＵまたは別のタイプのデバイスに別の電圧要件を供給するために、それぞれが５０Ａの公称電流出力容量を有する４つの相冗長電圧レギュレータによって供給することができる２００Ａで１．２５Ｖの別の電源電圧要件を有する場合がある。
１つまたは複数の電圧レギュレータが故障した場合に、システムの信頼性の高い動作を保証するために、追加の冗長電圧レギュレータ相を個々の電圧ドメインまたは出力レベルごとに追加することができる。本例に従うと、設計者は、４つの追加の冗長電圧レギュレータを１．０Ｖ電源回路に組み込み、２つの追加の冗長電圧レギュレータを１．２５Ｖ電源回路に組み込み、上述の１２個の電圧レギュレータに加えて合計６つの追加の冗長電圧レギュレータを組み込むことができる。
しかしながら、各電圧レベルに冗長電圧レギュレータを追加する方法は、特に効率または費用対効果が高くない場合がある。この方法を使用することにより、過剰で不要なコスト、消費電力、システムのスペース／面積、および設計の複雑さが生じる可能性がある。より効率的な電圧レギュレータの設計方法、すなわち、使用する構成要素の数、コスト、消費電力、システム面積、および設計の複雑さを軽減するものが望ましい。
実施形態によると、冗長電圧レギュレータを電圧レギュレータ設計に追加し、「必要に応じて」様々な電圧ドメイン間で割り当てまたは共有することができる。本例では、１つまたは複数の冗長電圧レギュレータを、１．０Ｖまたは１．２５Ｖの電源回路のいずれかに利用可能にすることができ、１つまたは複数のレギュレータの故障を被った電源回路に動的に電気的に接続することができる。制御ロジックは、電圧レギュレータの故障について電圧源回路を監視することができ、すべての電圧レベル／ドメインで、堅牢で中断のない電力供給を実現するために、必要に応じて予備電圧レギュレータ相の再割り当てを指示することができる。本例では、３つの追加の冗長電圧レギュレータを使用して１．０Ｖまたは１．２５Ｖの電源回路の両方の冗長性のニーズを満たすことができるため、電圧レギュレータ設計のコスト、面積、構成要素の数、および設計の複雑さが大幅に低減される。しかしながら、上で提供された電圧および電流の例は、限定的に解釈されるべきではなく、単に本開示の実施形態の説明および明確化の目的のために提供されている。
本明細書の図は、本開示の実施形態を実施するために使用される特定の例示的な回路、機能、電気的相互接続、および構成要素の相互作用を示す。これらは、例として提供されており、限定的なものとして解釈されるべきではない。実施形態は、本開示の思想および範囲内で、本明細書に記載または図示されていない回路、機能、電気的相互作用、および構成要素の相互作用を含むこともできる。
説明および議論を容易にするために、本明細書では、限られた数のレギュレータ相、レギュレータ相グループ、および予備レギュレータ相が示され、論じられる。例えば、それぞれが、２つの予備レギュレータ相と共に３つのレギュレータ相を含む２つのレギュレータ相グループを使用して、本開示の実施形態を説明することができる。しかしながら、これは限定的なものとして解釈されるべきではなく、実施形態内では、任意の他の数のレギュレータ相、レギュレータ相グループ、および予備レギュレータ相を使用することができる。実施形態および設計慣行によると、電子システム内の電圧ドメインの電流要件を満たすために使用されるレギュレータ相の数「Ｎ」は、１または２などの比較的小さい数とすることができ、または２０以上などのはるかに大きい数とすることができる。電子システム内で任意の数のレギュレータ相グループを使用して、特定の固有の電圧ドメインのニーズを満たすことができる。予備レギュレータ相の数は、レギュレータ相の予想平均故障率、ならびに他の設計基準に基づいて、電力システムの設計者によって選択することができる。
本開示の実施形態は、調節された電圧レベルを提供するために共有冗長レギュレータ相を使用しない電圧レギュレータと比較して、電圧レギュレータのパッケージ・サイズおよびコストを低減するのに役立つことができる。本開示の実施形態に従って構成された電子システムは、信頼性を高め、含まれる電圧レギュレータのコスト、複雑さ、部品数、および実装面積を低減することができる。
特定の実施形態に従って設計された、共有冗長レギュレータ相を有する相冗長電圧レギュレータ装置は、既存の実績のある電子システムと互換性を有することができ、電子システムに電力供給する電圧源に、共有冗長レギュレータ相を追加するための有用で費用対効果の高い仕方となる可能性がある。本開示の実施形態に従って構築された相冗長電圧レギュレータ装置は、既存の電子システム内に設置することができる。
本開示の実施形態は、既存の実績のあるＩＣおよびプリント回路板（ＰＣＢ）製造技術および材料セット、電子設計方法、設計ツール、ならびに製造プロセスを使用することによって、電子システム内で使用するための共有冗長レギュレータ相を有する相冗長電圧レギュレータを実装するのに役立つことができる。
図１は、複数の冗長電圧レギュレータ相１２６Ａ、１２６Ｂ、および１２６Ｃを含む相冗長電圧レギュレータ装置１００を示すブロック図である。複数の冗長レギュレータ相１２６Ａ、１２６Ｂ、および１２６Ｃは、共通レギュレータ入力ＶＩＮと共通レギュレータ出力ＶＯＵＴとの間に電気的に並列に接続され、各レギュレータ相は、ＶＩＮ入力１３６で入力電圧を受け取り、ＶＯＵＴ出力１４８に出力電圧を提供する。
「Ｎ＋１」または「Ｎ＋２」個の電圧レギュレータ相を電気的に並列に接続することができ、ここで、「Ｎ」は指定された電流を供給するために必要な最小の相数を表し、追加の１つまたは２つの相は、１つまたは２つの故障した電圧レギュレータ相を置き換えるのに役立つことができる。１つまたは複数の冗長相の故障または「障害」が発生した場合、残りのアクティブな相間で電流負荷を共有し、したがって中断のない電力供給を確保するために、障害のある冗長相を無効にすることができる。冗長相は、「マスクされた冗長性」を実施するために使用することもでき、これは、ある相が故障した場合、その障害がシステム制御機能１０８に報告されないことを意味する。その場合、冗長相を、冗長相として使用する代わりに、信頼性の高いレギュレータを生成するために使用することができる。このレギュレータ相の交換は、ＭＰＣ１２２によって制御することができる。
レギュレータ相１２６Ａ、１２６Ｂ、および１２６Ｃのそれぞれは、降圧レギュレータ１１６、入力保護デバイス１１４、論理和デバイス１１８、および相冗長コントローラ１０６を含む。相冗長コントローラ１０６は、入力保護デバイス１１４と共に、故障した降圧レギュレータ１１６の入力を装置１００の他の相から絶縁するのに役立つことができる。相冗長コントローラ１０６は、レギュレータ相、例えば１２６Ａの入力電流および出力電流、ならびに出力電圧を監視することができ、例えば、相内の異常な電流または電圧に応答して、入力保護デバイス１１４を制御することができる。このような異常な電流または電圧は、降圧レギュレータ１１６内のコンデンサまたはＦＥＴなどの構成要素の故障、例えば、短絡から生じる可能性がある。
入力保護デバイス１１４は、それぞれのレギュレータ相、例えば、レギュレータ相１の１２６Ａに入力過電流保護および出力過電圧保護を提供するために使用することができる。入力保護デバイス１１４は、相冗長コントローラ１０６によって生成された信号に応答して、共通レギュレータ入力ＶＩＮを降圧レギュレータ１１６から電気的に絶縁、すなわち切断することによって、レギュレータ相１の１２６Ａを保護することができる。レギュレータ相１２６Ａ、１２６Ｂ、および１２６Ｃのそれぞれはまた、レギュレータ相のＶＯＵＴ出力１４８への逆電流の流れを制限または防止するために使用することができる論理和デバイス１１８を含む。このような逆電流は、レギュレータ相内のＦＥＴまたはコンデンサの短絡または故障から生じる可能性がある。
ＭＰＣ１２２は、検出された電流出力１０２および制御信号１２４を介して、レギュレータ相１２６Ａ、１２６Ｂ、および１２６Ｃのそれぞれに電気的に結合されている。ＭＰＣ１２２のマスタ・コントローラ１１２は、制御信号１２４を生成して、レギュレータ相１２６Ａ、１２６Ｂ、および１２６Ｃのそれぞれを所定の期間にわたって、周期的にかつ順次アクティブ化する。一部の用途では、このアクティブ化を使用して、例えば、相間の制御された電流共有を生成することができる。ＭＰＣ１２２は、冗長性を可能にするために設けられた１つまたは複数の相を有するレギュレータ相のうちの１つまたは複数の故障もしくは障害に続いて、アクティブなレギュレータ相間の電流共有を維持するために使用することができる。電流共有は、相のいずれも以前に故障していない場合は、複数のアクティブなレギュレータ相間で実施することもできる。
ＭＰＣ１２２の冗長障害報告回路１０４は、それぞれのレギュレータ相からの検出された電流出力１０２Ａ、１０２Ｂ、および１０２Ｃに提示された複数の検出された電流信号に基づいて、相の障害／故障を収集および報告することができる。検出された電流信号は、１つまたは複数の特定のレギュレータ相の故障を示すために使用され、解釈され得る。一部の用途では、ＭＰＣ１２２は、それぞれのＶＯＵＴ出力１４８を互いに相がずれるように互い違いにすることによって、冗長レギュレータ相からのリップルおよび過渡応答時間を低減することができる。ＭＰＣ１２２はまた、フィードバック入力１０１で受信される、共通レギュレータ出力ＶＯＵＴからのフィードバック出力電圧に応答して制御信号１２４を調整するように構成されている。
シリアル制御バス１２０は、ＭＰＣ１２２のレギュレータ・シリアル・インターフェース１１０をシステム制御機能１０８に相互接続するために使用することができる。レギュレータ・シリアル・インターフェース１１０は、制御および監視信号をシステム制御機能１０８に送受信することができ、システム制御機能１０８は、電子システム内の１つまたは複数の相冗長レギュレータ装置１００を制御することができる。アプリケーションでは、システム制御機能１０８は、システムのハードウェア機能の様々な態様を監視および制御するために、コンピュータまたはサーバなどの電子システムで使用することができるハードウェア・ユニットまたはソフトウェア・ユニットあるいはその両方を表すことができる。システム制御機能１０８は、例えば、電源および電圧レギュレータ機能、システム・クロック周波数、冷却などの機能を監視および制御するために電子システム内で使用することができる。
一部の用途では、シリアル制御バス１２０は、例えば、シリアル周辺インターフェース（ＳＰＩ）バス、電力管理バス（ＰＭＢｕｓ）、または集積回路間（Ｉ２Ｃ）インターフェースとすることができる。シリアル制御バス１２０は、例えば、どのレギュレータ相に故障または障害が発生したかを示す監視データをシステム制御機能１０８に送信するために使用することができ、システム制御機能１０８からコマンドおよびコントロールを受信することもできる。
図２は、図と一致する実施形態による、電圧レギュレータ相１２６を示す図と、予備電圧レギュレータ相２２７を示す図と、を含む２つのブロック図を含む。図２に示されている様々な回路、機能、および機能ブロックは、図１に示され、図１を参照して説明されたものと概ね一致している。図２は、これらの機能の、拡張された、より詳細な描写を提供するのに、ならびに予備電圧レギュレータ相２２７を形成するために、レギュレータ相、例えば図１の１２６Ａにスイッチ・デバイス２１７および２１９、ならびに論理和デバイス１１８および１１８Ａの追加を描写するのに役立つことができる。図の１２６は、単一のレギュレータ相、例えば、図１のレギュレータ相１である１２６Ａに対応していることを理解することができる。複数のスイッチ・デバイス２１７および２１９、ならびに論理和デバイス１１８および１１８Ａの追加は、降圧レギュレータ１１６のレギュレータ出力２４２を２つ以上の出力、例えば、予備電圧レギュレータ相２２７の一次出力２０４および二次出力２０６に選択的に電気的に接続することを可能にするのに特に役立つことができる。
電圧レギュレータ相１２６は、レギュレータ入力２４０で入力電圧を受け取り、出力電圧をレギュレータ出力２４２に駆動することができる降圧レギュレータ１１６を含む。ドライバＭ１は、制御入力２５０で受信された制御信号、例えば、図１の１２４に応答して、降圧レギュレータ１１６内のＦＥＴを有効および無効にするように構成されている。実施形態によると、制御信号１２４は、０Ｖおよび３．３Ｖの、論理「０」レベルおよび論理「１」レベルをそれぞれ有するデジタル信号とすることができる。一部の実施形態では、他の電圧レベルを使用することができる。
電圧レギュレータ相１２６はまた、入力保護デバイス１１４、論理和デバイス１１８、および相冗長コントローラ１０６を含む。相冗長コントローラ１０６は、電流検出回路２３４、出力過電圧保護回路２３２、および入力過電流保護回路２３０を含む。入力過電流保護回路２３０は、ＶＩＮ入力１３６で受信される電流を監視するように電気的に接続および構成され、一方、出力過電圧保護回路２３２は、レギュレータ出力２４２の出力電圧を監視することができる。ラッチ２２８は、出力過電圧保護回路２３２に電気的に接続された入力過電流保護回路２３０の一部である。電流検出回路２３４は、レギュレータ出力２４２の出力電流を監視するために使用することができる。
相冗長コントローラ１０６は、電圧レギュレータ相１２６の入力電流および出力電流ならびに出力電圧を監視するのに役立つことができ、これに応じて、電圧レギュレータ相１２６の入力過電流保護および出力過電圧保護を提供するために使用することができる入力保護デバイス１１４を制御することができる。
相冗長コントローラ１０６は、入力過電流保護回路２３０のラッチ２２８のＱ出力をアサートすることによって入力保護デバイス１１４を制御することができる。ラッチ２２８のＱ出力は、入力保護ＦＥＴ２３８のゲート入力Ｇの入力を制御するために使用される。入力保護ＦＥＴ２３８は、ＶＩＮ入力１３６に結合されたドレイン入力Ｄと、レギュレータ入力２４０に結合されたソース入力Ｓと、を有する。入力保護ＦＥＴ２３８のゲート入力Ｇに印加される制御信号は、入力保護ＦＥＴ２３８をアクティブまたは非アクティブにすることができ、これにより、ＶＩＮ入力１３６と降圧レギュレータ１１６のレギュレータ入力２４０をそれぞれ電気的に接続または切断する。相冗長コントローラ１０６による入力保護デバイス１１４の制御は、降圧レギュレータ１１６に障害または故障が発生したときに、レギュレータ入力２４０を電圧レギュレータ装置内の他の相から電気的に絶縁することによって、電圧レギュレータ相１２６に入力過電流保護および出力過電圧保護を提供するのに役立つことができる。
一部の用途では、電流検出回路２３４は、検出された電流出力２０２に、電圧レギュレータ相１２６のＶＯＵＴ出力１４８から流出する検出された電流のレベルを比例的に表す０Ｖ～３．３Ｖのアナログ電圧レベルを有する信号を提供することができる。一部の用途では、他のアナログ電圧のレベル／範囲が使用されてもよい。実施形態では、検出された電流信号は、特定のレギュレータ相の故障を示すのに役立つことができる。
論理和デバイス１１８は、電圧レギュレータ相１２６のＶＯＵＴ出力１４８への逆電流の流れを制限または防止するために使用することができ、したがって、レギュレータ出力２４２への逆電流の流れも調節することができる。このような逆電流の流れは、降圧レギュレータ１１６内のＦＥＴまたはコンデンサの短絡または故障から生じる可能性がある。コンパレータ２４６は、出力論理和ＦＥＴ２４４のソース端子Ｓおよびドレイン端子Ｄに電気的に接続された入力を有する。コンパレータ２４６の出力は、出力論理和ＦＥＴ２４４のゲート端子Ｇに電気的に接続されている。コンパレータ２４６は、出力論理和ＦＥＴ２４４と共に、レギュレータ出力２４２の電圧よりも大きいＶＯＵＴ出力１４８の電圧に応答して、レギュレータ出力２４２への電流の流れを制限するように構成および接続されている。ＶＯＵＴ出力１４８の電圧がレギュレータ出力２４２の電圧よりも大きく、逆電流の流れを示す場合、コンパレータ２４６は、出力論理和ＦＥＴ２４４のゲートＧに低電圧を出力し、したがって、出力論理和ＦＥＴ２４４を無効にし、さらなる逆電流の流れを防止する。
予備電圧レギュレータ相２２７の相冗長コントローラ１０６、入力保護デバイス１１４、および降圧レギュレータ１１６は、電気的相互接続および機能に関して、電圧レギュレータ相１２６と概ね一致している。予備電圧レギュレータ相２２７はまた、出力スイッチング・デバイス２１７および２１９を含み、これらは、説明および議論を容易にするために、意味を失うことなく、本明細書では「ＦＥＴ２１７」および「ＦＥＴ２１９」として示され、参照される。実施形態では、スイッチ・デバイス２１７および２１９はまた、それぞれ、ＮＦＥＴ、ＰＦＥＴ、ＮＰＮトランジスタ、ＰＮＰトランジスタ、または他の適切なタイプのトランジスタもしくは半導体デバイスとすることができる。
ＦＥＴ２１７およびＦＥＴ２１９は、それぞれ、イネーブル入力２１６およびイネーブル入力２１８にそれぞれ電気的に接続されたゲート入力Ｇを有する。これらの相互接続により、相冗長コントローラ１０６のそれぞれのイネーブル入力２１６および２１８で受信された相イネーブル信号に応答して、ＦＥＴ２１７およびＦＥＴ２１９をアクティブ化すること、すなわち、ドレインＤ端子とソースＳ端子との間の導電性経路を有効にすることができる。このアクティブ化を使用して、降圧レギュレータ１１６のレギュレータ出力２４２を、論理和デバイス１１８および二次論理和デバイス１１８Ａをそれぞれ介して、一次出力２０４または二次出力２０６のいずれかに電気的に接続することができる。実施形態では、一次出力２０４および二次出力２０６は、相グループの共通レギュレータ出力に電気的に接続することができる（図３参照）。
予備電圧レギュレータ相２２７の論理和デバイス１１８ならびに二次論理和デバイス１１８Ａの電気的構成および機能は、電圧レギュレータ相１２６の論理和デバイス１１８の構成および機能と一致している。電圧レギュレータ相１２６の論理和デバイス１１８と同様に、予備電圧レギュレータ相２２７の論理和デバイス１１８および二次論理和デバイス１１８Ａは、予備電圧レギュレータ相２２７の一次出力２０４および二次出力２０６それぞれへの逆電流の流れを制限または防止するために使用することができ、したがって、レギュレータ出力２４２への逆電流の流れも調節することができる。
図３は、図と概ね一致する実施形態による、共有冗長予備を有する相冗長電圧レギュレータ装置３００を示すブロック図である。図３は、相グループ３７４および３７６に電気的に割り当て可能な予備電圧レギュレータ相２２７Ａおよび２２７Ｂを含む、図１および図２と一致する相冗長電圧レギュレータ装置を示すのに特に役立つ。
図３に示す実施形態の多くの態様は、図１および図２に示され、関連付けられた本文に記載されたものと特に一致しており、本明細書ではこれ以上説明しない。これらの態様は、回路、論理および制御機能、機能間の相互作用、電気的相互接続、信号の使用法、ならびに信号の電圧範囲を含む。
制御ロジック３６６、ＭＰＣ１２２、電圧レギュレータ相、例えば１２６Ａ、および予備電圧レギュレータ相、例えば２２７Ａを含む相冗長電圧レギュレータ装置３００の各要素は、電気的に相互接続され、それによって、様々なタイプの信号の使用を介して通信する。これらのタイプには、相障害信号、相イネーブル信号、ＩＳＨＡＲＥ相制御信号、およびＰＷＭ相制御信号が含まれる。これらの信号タイプは、制御ロジック３６６によるレギュレータ相の機能および障害の監視と、レギュレータ相の制御および再割り当てとの両方を可能にするのに役立つことができる。
相障害信号は、実施形態では、電圧レギュレータ装置３００内の特定のレギュレータ相の障害または故障を示すために使用される。相障害信号は、電圧レギュレータ相、例えば１２６Ａの個々の相冗長コントローラ（ＰＲＣ）１０６から受信した検出された電流出力１０２に応答して、冗長障害報告回路１０４によって生成することができる。例えば、冗長障害報告回路１０４によって受信された検出された電流出力１０２が、他の検出された電流出力１０２よりも著しく高いか、または低い場合、結果として、冗長障害報告回路１０４は、対応する相のそれぞれの相障害信号を生成することができる。相障害信号は、予備レギュレータ相、例えば２２７Ａおよび２２７ＢのＰＲＣ１０６によって直接生成することもできる。
相障害信号には、信号３０２ＡのＶ１障害、信号３０２ＢのＶ２障害、Ｖ１Ｎ－１障害信号３０８Ａ、Ｖ１Ｎ－２障害信号３１０Ａ、Ｖ２Ｎ－１障害信号３０８Ｂ、Ｖ２Ｎ－２障害信号３１０Ｂ、Ｓ１障害信号３１２Ａ、およびＳ２障害信号３１２Ｂが含まれる。
上記のような相障害信号の命名規則は、関連付けられた共通レギュレータ出力電圧、例えば「Ｖ１」または「Ｖ２」、予備レギュレータ相２２７Ａおよび２２７Ｂにそれぞれ対応する予備レギュレータ・インジケータ、例えば「Ｓ１」または「Ｓ２」、および障害「レベル」インジケータ、例えば「Ｎ－１」または「Ｎ－２」を含む。「Ｎ－１」の障害レベル・インジケータは、障害信号が「単一障害」タイプであること、すなわち、障害信号の発生元である特定の相グループには、その相グループ内の電圧レギュレータの中で、報告された障害が１つだけあることを示す。同様に、「Ｎ－２」の障害レベル・インジケータは、障害信号が「二重障害」タイプであること、すなわち、障害信号の発生元の特定の相グループには、その相グループ内の電圧レギュレータの中で、報告された障害が２つあることを示す。「予備障害」信号、例えば、Ｓ１障害信号３１２Ａは、予備レギュレータ相、例えば、２２７Ａの故障を示すために使用することができる。様々な相障害信号は、１つまたは複数の相故障の場合に継続的で堅牢な電圧レギュレータ性能を提供するために予備相をどのように再割り当てするかを決定する際に制御ロジック３６６によって使用することができる障害の表示を提供するのに役立つことができる。
相イネーブル信号は、実施形態では、予備レギュレータ相、例えば２２７Ａの出力をイネーブルにして、共通レギュレータ出力、例えば、Ｖ１に選択的に相互接続するために使用される。実施形態では、相イネーブル信号は、制御ロジック３６６によって生成される。相イネーブル信号には、Ｓ１イネーブルＶ１信号３１６Ａ、Ｓ１イネーブルＶ２信号３１８Ａ、Ｓ２イネーブルＶ１信号３１６Ｂ、およびＳ２イネーブルＶ２信号３１８Ｂが含まれる。上記のような相障害信号の命名規則は、関連付けられた共通レギュレータ出力電圧、例えば、「Ｖ１」または「Ｖ２」、および関連付けられた予備レギュレータ・インジケータ、例えば、「Ｓ１」または「Ｓ２」を含む。
ＰＷＭ相制御信号は、少なくとも１つのレギュレータ相のデューティ・サイクルまたはアクティブ化時間を、一連の可変幅パルスの繰り返しによって表すデジタル信号である。ＰＷＭ相制御信号は、例えば、相グループ、例えば３７４のＭＰＣ１２２によって、相グループ内の電圧レギュレータの相対的なアクティブ化時間の指標として生成することができる。相対的なデューティ・サイクルまたはアクティブ化時間は、電圧レギュレータの出力を変調して特定の動的電流負荷を供給するために、経時的に変化する場合がある。
予備電圧レギュレータ相を相グループ内のアクティブな電圧レギュレータ相と同様に動作させるために、ＰＷＭ相制御信号を受信および使用して、予備電圧レギュレータ相を変調することもできる。したがって、ＰＷＭ相制御信号は、相イネーブル信号と共に、故障した電圧レギュレータ相をアクティブな予備電圧レギュレータ相と置き換えるのに特に役立つことができる。ＰＷＭ相制御信号には、Ｖ１ＰＷＭＳ１信号３０４Ａ、Ｖ１ＰＷＭＳ２信号３０６Ａ、Ｖ２ＰＷＭＳ１信号３０４Ｂ、Ｖ２ＰＷＭＳ２信号３０６Ｂ、Ｓ１ＰＷＭ信号３１４Ａ、およびＳ２ＰＷＭ信号３１４Ｂが含まれる。
実施形態では、ＩＳＨＡＲＥ相制御信号は、アナログ電圧を介して、相グループ内の各レギュレータ相によって提供される電流量を表す信号である。実施形態では、電流「ＩＳＨＡＲＥ」＝ＩＴＯＴＡＬ／Ｎであり、ここで、＝ＩＴＯＴＡＬは、相グループの総電流出力であり、「Ｎ」は、相グループの相の数である。一部の実施形態では、ＩＳＨＡＲＥ信号は、それぞれ０Ｖ～３．３Ｖの範囲のアナログ電圧とすることができる。例として、０ＶのＩＳＨＡＲＥ信号電圧は、０Ａのレギュレータ相電流出力を表すことができ、３．３ＶのＩＳＨＡＲＥ信号電圧は、全定格、例えば最大のレギュレータ相出力電流を表すことができる。したがって、０Ｖ～３．３ＶのＩＳＨＡＲＥ電圧は、０Ａと全定格レギュレータ相出力電流との間で、それぞれのＩＳＨＡＲＥ電圧に線形に比例するレギュレータ相出力電流を表すことができる。一部の実施形態では、他のスケーリング／制御スキームまたは電圧範囲あるいはその両方を使用することができる。
ＩＳＨＡＲＥ相制御信号は、例えば、相グループ内の各電圧レギュレータから要求される電流出力の指標として、相グループ、例えば３７４のＭＰＣ１２２によって生成することができる。ＩＳＨＡＲＥ相制御信号は、電圧レギュレータの出力を変調して特定の動的電流負荷を供給するために、経時的に変化する場合がある。
予備電圧レギュレータ相を相グループ内のアクティブな電圧レギュレータ相と同様に動作させるために、ＩＳＨＡＲＥ相制御信号を受信および使用して、予備電圧レギュレータ相を変調するともできる。したがって、ＩＳＨＡＲＥ相制御信号は、相イネーブル信号と共に、故障した電圧レギュレータ相をアクティブな予備電圧レギュレータ相と置き換えるのに特に役立つことができる。ＩＳＨＡＲＥ相制御信号には、Ｖ１ＩＳＨＡＲＥＳ１信号３０４Ａ、Ｖ１ＩＳＨＡＲＥＳ２信号３０６Ａ、Ｖ２ＩＳＨＡＲＥＳ１信号３０４Ｂ、Ｖ２ＩＳＨＡＲＥＳ２信号３０６Ｂ、Ｓ１ＩＳＨＡＲＥ信号３１４Ａ、およびＳ２ＩＳＨＡＲＥ信号３１４Ｂが含まれる。
実施形態によると、相障害信号、相イネーブル信号、ＩＳＨＡＲＥ相制御信号およびＰＷＭ相制御信号はすべて、０Ｖおよび３．３Ｖの、論理「０」レベルおよび論理「１」レベルをそれぞれ有するデジタル信号とすることができる。一部の実施形態では、他の電圧レベルを使用することができる。図３は、上述した信号を矢印付き線として示しており、矢印の付いた信号線の端部が特定の信号の送信先を示し、反対側の端部が信号の送信元を示していることを理解することができる。
相冗長電圧レギュレータ装置３００は、それぞれが、複数の電圧レギュレータ相１２６Ａ、１２６Ｂ、および１２６Ｃを含み、相互接続されたＭＰＣ１２２も含む、相グループ３７４ならびに３７６を含む。電圧レギュレータ装置３００はまた、それぞれが、出力スイッチング・デバイス２１７および２１９と、論理和デバイス１１８および１１８Ａと、を含む、予備レギュレータ相２２７Ａならびに２２７Ｂを含む。不揮発性メモリ３６８およびレギュレータ・シリアル・インターフェース１１０を含む制御ロジック３６６は、電圧レギュレータ相、予備電圧レギュレータ相、およびＭＰＣのそれぞれに電気的に接続されている。
図１と一致して、各相グループ３７４および３７６は、複数の冗長電圧レギュレータ相１２６Ａ、１２６Ｂ、および１２６Ｃを含み、これらの複数の冗長電圧レギュレータ相は、共通レギュレータ出力Ｖ１およびＶ２への電力の供給において相冗長性をそれぞれ提供するのに役立つことができる。相グループ内の各相のＶＯＵＴ出力１４８は、共通レギュレータ出力、例えばＶ１に接続されている。説明および議論を容易にするために、相冗長電圧レギュレータ装置３００は、２つの出力電圧レベル、すなわち共通レギュレータ出力Ｖ１およびＶ２を含み、２つの予備レギュレータ相２２７Ａおよび２２７Ｂを含む。しかしながら、実施形態では、特定の電子システムに対して、任意の数の電圧レベルおよび予備レギュレータ相の数を指定することができる。
各相グループのＭＰＣ１２２は、相グループの各レギュレータ相、例えば１２６Ａ、１２６Ｂ、および１２６Ｃに電気的に結合されている。ＭＰＣ１２２は、相障害信号と、それぞれの相グループの各レギュレータ相から受信したパルス幅変調（ＰＷＭ）相制御信号または共有電流（ＩＳＨＡＲＥ）相制御信号のいずれかと、を制御ロジック３６６に転送するように構成されている。ＭＰＣ１２２はまた、所定の期間、相グループの各レギュレータ相を順次アクティブ化するために使用することができるＰＷＭ制御信号またはＩＳＨＡＲＥ制御信号を生成するように構成されており、これは、相グループ内で相間の制御された電流共有を管理するのに役立つことができる。
各予備レギュレータ相２２７Ａおよび２２７Ｂは、出力スイッチング・デバイス２１７および２１９、ならびに論理和デバイス１１８および１１８Ａを含み、これらは、予備レギュレータ相２２７Ａおよび２２７Ｂを共通レギュレータ出力Ｖ１またはＶ２あるいはその両方に相互接続するのに特に役立つことができる。実施形態によると、出力スイッチング・デバイス２１７および２１９をアクティブ化することができ、したがって、降圧レギュレータ１１６のレギュレータ出力２４２を、予備レギュレータ相、例えば２２７Ａの一次出力２０４または二次出力２０６に接続することができる。このアクティブ化は、例えば、予備レギュレータ相２２７Ａに対して、相Ｓ１イネーブルＶ１信号３１６ＡまたはＳ１イネーブルＶ２信号３１８Ａをそれぞれ受信することに応答して生じ得る。これらの相イネーブル信号は、相冗長コントローラ１０６によって受信され、出力スイッチング・デバイス２１７および２１９にそれぞれ供給される（詳細は図２参照）。
制御ロジック３６６は、相グループ３７４および３７６のそれぞれのＭＰＣ１２２に電気的に接続されている。制御ロジック３６６は、ＭＰＣから相制御信号を受信し、ＭＰＣと相障害信号を交換するように構成されている。制御ロジック３６６はまた、予備レギュレータ相に電気的に接続され、相イネーブル信号をアサートして、予備レギュレータ相に相制御信号を転送し、予備レギュレータ相から相障害信号を受信するように構成されている。例えば、Ｓ１イネーブルＶ２信号３１８Ａは、制御ロジック３６６によってアサートされて、予備レギュレータ相２２７Ａの二次出力２０６（Ｖ２出力）をイネーブルにすることができる。制御ロジック３６６はまた、ＰＷＭ相制御信号またはＩＳＨＡＲＥ相制御信号、例えば、Ｖ１ＰＷＭＳ１（もしくはＶ１ＩＳＨＡＲＥＳ１）信号３０４ＡまたはＶ１ＰＷＭＳ２（もしくはＶ１ＩＳＨＡＲＥＳ２）信号３０６Ａを、それぞれ、接続３８０または接続３８２を介して、Ｓ１ＰＷＭまたはＳ１ＩＳＨＡＲＥ信号３１４Ａに転送することができる。制御ロジック３６６はまた、予備レギュレータ相から、相障害信号、例えばＶ１Ｎ－２障害信号３１０Ａを受信することができる。
制御ロジック３６６は、電圧レギュレータ相の障害を監視し、障害のあるレギュレータ相の検出に応答して、様々な相を有効または無効にし、アクティブ化された相にＰＷＭ制御信号またはＩＳＨＡＲＥ制御信号を供給するのに特に役立つことができる。実施形態によると、相グループから受信したＰＷＭ制御信号またはＩＳＨＡＲＥ制御信号は、制御ロジック３６６によって予備レギュレータ相に転送することができ、これは、予備レギュレータ相を相グループのアクティブなレギュレータ相と一致するレベルで駆動させるのに役立つことができる。制御ロジック３６６によって実行される機能のさらなる例は、図４および関連付けられた本文においてさらに詳述される。
実施形態では、制御ロジック３６６は、不揮発性メモリ３６８を含むことができ、この不揮発性メモリは、アクティブ化された予備レギュレータ相と、１つまたは複数の障害のあるレギュレータ相を有する相グループとの間の関連付けを記憶するために使用することができる。実施形態によると、制御ロジック３６６は、マイクロコントローラ、カスタム集積回路（ＩＣ）、プログラマブル・ロジック・デバイス（ＰＬＤ）、特定用途向け集積回路（ＡＳＩＣ）などとすることができる。不揮発性メモリ３６８は、フラッシュメモリ、電気的消去可能プログラマブル読み取り専用メモリ（ＥＥＰＲＯＭ）、または電源電圧が取り外されたときにデータを失わない他のタイプのメモリ・デバイスとすることができる。
本開示の実施形態は、信頼性が高く、堅牢な電力供給を実現するために専用の電圧レギュレータ相を使用する電圧レギュレータ装置と比較して、電圧レギュレータのパッケージ・サイズおよびコストを低減するのに役立つことができる。これらの有効性は、電圧レベル専用の冗長電圧レギュレータ相の代わりに、共有予備電圧レギュレータ相を使用することによって得られる。
一部の実施形態では、図３に示すような共通レギュレータ入力ＶＩＮは、すべての相グループ３７４および３７６のＶＩＮ入力１３６、ならびにすべての予備レギュレータ相２２７Ａおよび２２７ＢのＶＩＮ入力１３６に接続することができる。一部の実施形態では、異なる共通レギュレータ入力をＶＩＮ入力１３６に接続して、各相グループおよび予備レギュレータ相に固有の電圧を供給するために使用することができる。実施形態によると、相グループ、例えば３７４内のレギュレータ相１２６Ａ、１２６Ｂ、および１２６ＣのそれぞれのＶＯＵＴ出力１４８はすべて、同じ共通レギュレータ出力、例えばＶ１に接続されている。実施形態では、予備レギュレータ相２２７Ａおよび２２７Ｂのそれぞれの一次出力２０４および二次出力２０６は両方とも、制御ロジック３６６によって予備レギュレータ相２２７Ａおよび２２７Ｂにアサートされるイネーブル信号、例えば、Ｓ１イネーブルＶ１信号３１６ＡまたはＳ１イネーブルＶ２信号３１８Ａに応答して、共通レギュレータ出力Ｖ１または共通レギュレータ出力Ｖ２のいずれかに選択的に接続することができる。
実施形態によると、「Ｎ＋１」または「Ｎ＋２」個の電圧レギュレータ相を電気的に並列に接続することができ、ここで、「Ｎ」は、指定された電流を供給するために必要な最小限の相数であり、追加の１つまたは２つの相は、１つまたは２つの故障したレギュレータ相を置き換えるのに役立つことができる。１つまたは複数の冗長相の故障または「障害」が発生した場合、電流負荷を共有し、電力供給が確実に中断されないようにするために、障害のある冗長相を無効にすることができる。
図３は、電圧レギュレータ相１２６Ａと、１２６Ｂと、１２６Ｃとの間に電流共有回路を有さない相冗長電圧レギュレータを示す。しかしながら、電流共有が電圧レギュレータ相１２６Ａと、１２６Ｂと、１２６Ｃとの間で維持される実施形態が企図される。一部のそのような実施形態では、独立した電流スロットル点を各レギュレータ相１２６Ａ、１２６Ｂ、および１２６Ｃ内に実装して、ある電圧レギュレータ相がその電流出力限界で動作する一方で、１つまたは複数の他の電圧レギュレータ相が総電流負荷を満たすために必要な追加の電流を提供することができるようにする。本実施形態は、簡略化された電流共有を可能にすることができ、これにより、特定の電圧レギュレータ相を全電流負荷で動作させることができ、一方で、追加の電圧レギュレータ相をより低い電流レベルで動作させることができる。一部の実施形態では、受動または「垂下」共有を実施することができ、電流共有は、相冗長レギュレータ出力電圧が指定された基準電圧よりも下に垂下することから生じ、それに応答して、その出力に電気的に接続されている様々なレギュレータ相がそれぞれの電流出力をブーストすることができる。これにより、レギュレータ間で負荷の共有が可能になる。一部の実施形態では、能動または「強制」電流共有を、追加された電流監視、制御、およびフィードバック・ループを使用することによって実施することができる。
図４は、図と一致する実施形態による、相冗長電圧レギュレータ装置内で、レギュレータ相のグループ間で冗長予備レギュレータ相のセットを共有するための方法４００を示す流れ図である。相冗長電圧レギュレータ装置は、複数の予備レギュレータ相、例えば図３の２２７Ａを含み、図１～図３を参照して図示および説明された相冗長電圧レギュレータおよび装置と一致する。方法４００は、概して、図３の制御ロジック３６６を使用することによって実行され、この制御ロジックは、相グループ、例えば図３の相グループ３７４および３７６から受信した相障害信号を監視するように電気的に接続および構成されている。
方法４００の実行は、制御ロジックによって制御され割り当てられた共有冗長レギュレータ相の使用によって、電子システムへの電力供給の信頼性を高めることができる。電子システムの相冗長電圧レギュレータ装置と共に使用される場合、方法４００は、共有冗長レギュレータ相の使用によって、電圧レギュレータのコスト、パッキング面積、設計の複雑さ、および故障率を実質的に減少させることもできる。このような改善は、それに対応して、電子システムのコスト、複雑さ、および故障率の全体的な減少につながる可能性がある。図４を参照して描写および説明する方法は、図１～図３を参照して描写および説明した、共有冗長予備を有する相冗長電圧レギュレータおよび装置と概ね一致する。
開始４０２におけるシステムの動作状態は、電圧レギュレータ相障害を含まず、相グループ３７４および３７６は両方とも正常に動作しており、「Ｎ」個の相が、共通レギュレータ出力Ｖ１およびＶ２に取り付けられた負荷にそれぞれ電流を供給するために使用されている。方法４００は、開始４０２から動作４０４に進む。
動作４０４は、概して、第１の相障害を検出することを指す。図３の制御ロジック３６６を使用して、それぞれのＭＰＣ１２２の冗長障害報告回路１０４によって生成されるような「Ｎ－１」相単一障害信号、例えば、Ｖ１Ｎ－１障害信号３０８ＡおよびＶ２Ｎ－１障害信号３０８Ｂを監視する。制御ロジック３６６は、相単一障害信号がどの相グループから発生しているかを決定する。例として、相グループ３７４において第１の相障害を検出することができる。第１の相障害が検出されると、方法４００は、動作４０６に進む。
動作４０６は、概して、第１の利用可能な予備レギュレータ相の出力を、第１の相障害を有する相グループの共通レギュレータ出力に電気的に結合する相イネーブル信号をアサートすることを指す。本例では、図３の予備電圧レギュレータ相２２７Ａが第１の利用可能な予備レギュレータ相である。したがって、図３の制御ロジック３６６は、Ｓ１イネーブルＶ１信号３１６Ａを予備レギュレータ相２２７Ａにアサートし、これにより、その一次出力２０４を相グループ３７４の共通レギュレータ出力Ｖ１に電気的に接続することが可能になる。実施形態によると、第１の予備レギュレータ相は、相イネーブル信号を使用して、共通レギュレータ出力Ｖ１に存在する電圧または共通レギュレータの出力Ｖ２に存在する電圧のいずれかを出力するように構成することができる。相イネーブル信号がアサートされると、方法４００は、動作４０８に進む。
動作４０８は、概して、ＰＷＭ相制御信号またはＩＳＨＡＲＥ相制御信号を第１の予備レギュレータ相に転送することを指す。実施形態では、転送される相制御信号は、相単一障害信号を生成する相グループ、本例では相グループ３７４から受信される。相制御信号は、相グループ３７４のＭＰＣ１２２によって生成される。本例では、制御ロジック３６６によって受信される相制御信号は、Ｖ１ＩＳＨＡＲＥＳ１またはＶ１ＰＷＭＳ１信号３０４Ａであり、この信号は、次いで、Ｓ１ＩＳＨＡＲＥまたはＳ１ＰＷＭ信号３１４Ａとして予備レギュレータ相２２７Ａに転送される。次いで、この相制御信号を使用して、予備レギュレータ相２２７Ａの出力を、相グループ３７４のアクティブな電圧レギュレータ相の出力と整合的に変調する。相制御信号が第１の予備レギュレータ相に送信されると、方法４００は、動作４１０に進む。
動作４１０は、概して、第１の予備レギュレータ相からの相障害信号を第１の相グループのＭＰＣに電気的に接続することを指す。本例では、Ｓ１障害信号３１２Ａは、制御ロジック３６６によって、相グループ３７４のＭＰＣ１２２の信号３０２ＡのＶ１障害に電気的に接続される。このＭＰＣ１２２は、割り当てられた予備電圧レギュレータ相２２７Ａの障害を監視し、障害を制御ロジック３６６に伝達することができる。相障害信号が接続されると、方法４００は、動作４１２に進む。
動作４１２は、概して、相単一障害信号の監視を中止することを指す。相単一障害信号が図３の相グループ３７４から検出されると、図３の制御ロジック３６６は、相単一障害信号の監視を中止する。相単一障害信号の監視が中止されると、方法４００は、動作４１４に進む。
動作４１４は、概して、第１の使用された予備レギュレータ相と第１の相グループの共通レギュレータ出力との間の関連付けを、制御ロジック内の不揮発性メモリ、例えば図３の３６８に記憶することを指す。本例では、関連付けは、相グループ、すなわち「相グループ３７４」または共通レギュレータ出力Ｖ１、および予備、すなわち予備レギュレータ相２２７Ａに関する情報を含む。この情報は、不揮発性メモリ３６８に記憶され、電源故障が発生した場合に、予備レギュレータ相２２７Ａの共通レギュレータ出力Ｖ１へのリンクを維持するのに役立つことができる。電源故障に続く電圧レギュレータの再起動時に、制御ロジック３６６は、予備レギュレータ相２２７Ａの共通レギュレータ出力Ｖ１への電気的な接続を再初期化することができる。関連付けが記憶されると、方法４００は、動作４１６に進む。
動作４１６は、概して、追加の相障害を検出することを指す。実施形態では、追加の相障害は、相単一障害信号、相二重障害信号、または予備相障害信号によって示すことができる。図３の制御ロジック３６６を使用して、それぞれのＭＰＣ１２２の冗長障害報告回路１０４によって、および予備レギュレータ相、例えば２２７Ａの相冗長コントローラ１０６によって生成されるような、これらのタイプの相障害信号のそれぞれを監視する。制御ロジック３６６は、追加の相障害信号がどの補足の電圧レギュレータ相グループまたは予備電圧レギュレータから発生したかを決定する。実施形態によると、補足の相グループは、第１の相グループまたは第２の相グループのいずれかとすることができる。例として、追加の相単一障害は、相グループ３７６において検出することができる。追加の相障害が検出されると、方法４００は、動作４１８に進む。
動作４１８は、概して、第２の利用可能な予備レギュレータ相の出力を、追加の相障害を有する相グループの共通レギュレータ出力に電気的に結合する相イネーブル信号をアサートすることを指す。本例では、図３の予備電圧レギュレータ相２２７Ｂが第２の利用可能な予備レギュレータ相である。したがって、図３の制御ロジック３６６は、Ｓ２イネーブルＶ２信号３１８Ｂを予備レギュレータ相２２７Ｂにアサートし、これにより、二次出力２０６を相グループ３７６の共通レギュレータ出力Ｖ２に電気的に接続することができる。実施形態によると、第２の予備レギュレータ相は、相イネーブル信号を使用して、共通レギュレータ出力Ｖ１に存在する電圧または共通レギュレータ出力Ｖ２に存在する電圧のいずれかを出力するように構成することができる。相イネーブル信号がアサートされると、方法４００は、動作４２０に進む。
動作４２０は、概して、ＰＷＭ相制御信号またはＩＳＨＡＲＥ相制御信号を第２の予備レギュレータ相に転送することを指す。実施形態では、転送される相制御信号は、追加の相障害信号を生成する相グループ、本例では、相グループ３７６から受信される。相制御信号は、相グループ３７６のＭＰＣ１２２によって生成される。本例では、制御ロジック３６６によって受信される相制御信号は、Ｖ２ＰＷＭＳ２またはＶ２ＩＳＨＡＲＥＳ２信号３０６Ｂであり、この信号は、次いで、Ｓ２ＰＷＭまたはＳ２ＩＳＨＡＲＥ信号３１４Ｂとして予備レギュレータ相２２７Ｂに転送される。次いで、この相制御信号を使用して、予備レギュレータ相２２７Ｂの出力を、相グループ３７６のアクティブな電圧レギュレータ相の出力と整合的に変調する。相制御信号が送信されると、方法４００は、動作４２２に進む。
動作４２２は、概して、第２の予備レギュレータ相からの相障害信号を補足の相グループのＭＰＣに電気的に接続することを指す。本例では、Ｓ２障害信号３１２Ｂは、制御ロジック３６６によって、相グループ３７６のＭＰＣ１２２の信号３０２ＢのＶ２障害に電気的に接続される。このＭＰＣ１２２は、割り当てられた予備電圧レギュレータ相２２７Ｂの障害を監視し、障害を制御ロジック３６６に伝達することができる。相障害信号が電気的に接続されると、方法４００は、動作４２４に進む。
動作４２４は、概して、追加の相障害信号の監視を中止することを指す。相グループ３７６から追加の相障害信号が検出されると、制御ロジック３６６は、追加の相障害信号の監視を中止する。追加の相障害信号の監視が中止されると、方法４００は、動作４２６に進む。
動作４２６は、概して、第２の使用された予備レギュレータ相と追加の相グループの共通レギュレータ出力との間の関連付けを、図３の制御ロジック３６６内の不揮発性メモリ、例えば図３の３６８に記憶することを指す。本例では、関連付けは、相グループ、すなわち「相グループ３７６」または共通レギュレータ出力Ｖ２、および予備、すなわち予備レギュレータ相２２７Ｂに関する情報を含む。この情報は、図３の不揮発性メモリ３６８に記憶され、電源故障が発生した場合に、予備レギュレータ相２２７Ｂの共通レギュレータ出力Ｖ２へのリンクを維持するのに役立つことができる。電源故障に続くシステムの再起動時に、制御ロジック３６６は、予備レギュレータ相２２７Ｂの共通レギュレータ出力Ｖ２への電気的な接続を再初期化することができる。関連付けが不揮発性メモリに記憶されると、方法４００は、動作４２８に進む。
動作４２８は、概して、レギュレータ置換え動作を要求するシステム通知を送信することを指す。この通知は、予備レギュレータ相２２７Ａおよび２２７Ｂの両方が使用されていること、すなわち、相グループの共通レギュレータ出力に電気的に結合されていることに応答して開始され、電圧レギュレータ相がさらに故障した場合に利用可能な追加の予備レギュレータ相はない。レギュレータ置換え動作を要求するシステム通知は、例えば、電子メール・メッセージ、テキスト・メッセージ、システム・コンソール・メッセージ、またはボイスメール・メッセージとすることができる。システム通知が送信されると、方法４００は、ブロック４３０で終了する。
上記の方法は、「Ｎ＋２」個の電圧レギュレータ相構成、すなわち、特定の相グループの１つまたは複数の電圧レギュレータが故障した場合に使用することができる２つの利用可能な予備電圧レギュレータを含む構成に適していることを理解することができる。本開示の思想および範囲内の他の同様の方法は、１、３、４などの、異なる数の利用可能な予備電圧レギュレータを有する電圧レギュレータ装置に使用することができる。
実施形態によると、相グループ内の各レギュレータ相の電流供給能力は、相グループ内の１つのレギュレータ相の故障に続いて、相グループの指定された累積出力電流の供給をもたらすように指定することができる。一部の実施形態では、相グループ内の各レギュレータ相の相ごとの電流供給能力は、相グループ内の少なくとも２つのレギュレータ相の故障に続いて、相グループの指定された累積出力電流の供給を可能にすることができる。
本開示の様々な実施形態の説明は、例示の目的で提示されたが、網羅的であること、または開示された実施形態に限定されることを意図するものでもない。記載された実施形態の範囲および思想から逸脱することなく、多くの修正形態および変形形態が当業者には明らかであろう。本明細書で使用される用語は、実施形態の原理、市場で見出される技術に対する実際の適用または技術的改善を説明するために、または当業者が本明細書に開示された実施形態を理解することができるようにするために選択された。

Claims (20)

  1. それぞれがレギュレータ入力で入力電圧を受け取り、レギュレータ出力でそれぞれの出力電圧を提供するように電気的に結合されたレギュレータを含む、複数のレギュレータ相と、
    第１および第２の相グループを含む、前記複数のレギュレータ相の相グループのセットであって、各相グループが、
    前記相グループのレギュレータのレギュレータ入力に電気的に相互接続された共通レギュレータ入力、
    前記相グループのレギュレータのレギュレータ出力に電気的に相互接続された共通レギュレータ出力、
    少なくとも１つの冗長レギュレータ相、
    前記相グループの各レギュレータ相に電気的に結合された多相コントローラ（ＭＰＣ）であって、相障害信号と、それぞれの相グループの各レギュレータ相から受信したパルス幅変調（ＰＷＭ）相制御信号および共有電流（ＩＳＨＡＲＥ）相制御信号のうちの１つと、を制御ロジックに転送するように構成された、前記多相コントローラ（ＭＰＣ）、を含む、
    前記相グループのセットと、
    第１および第２の予備レギュレータ相を含む、前記複数のレギュレータ相の予備レギュレータ相のセットであって、各予備レギュレータ相が、
    前記予備レギュレータ相の二次出力への電流の流れを制限するように電気的に結合および構成された二次出力論理和デバイス、
    第１の相イネーブル信号に応答して、前記予備レギュレータ相の前記レギュレータ出力を第１の共通レギュレータ出力に電気的に結合するように構成された第１の出力スイッチング・デバイス、および
    第２の相イネーブル信号に応答して、前記予備レギュレータ相の前記レギュレータ出力を第２の共通レギュレータ出力に電気的に結合するように構成された第２の出力スイッチング・デバイス、
    を含む、
    前記予備レギュレータ相のセットと、
    制御ロジックであって、
    前記相グループのセットの各相グループのＭＰＣに電気的に接続され、前記ＭＰＣから前記相制御信号を受信し、前記ＭＰＣと相障害信号を交換するように構成され、
    前記予備レギュレータ相のセットの予備レギュレータ相に電気的に接続され、相イネーブル信号をアサートして、前記相制御信号を前記予備レギュレータ相に転送し、前記予備レギュレータ相から相障害信号を受信するように構成され、
    ＭＰＣからの相障害信号の受信に応答して、予備レギュレータ相を故障したレギュレータ相を含む相グループに電気的に相互接続するように構成されている、
    前記制御ロジックと、
    を備える相冗長電圧レギュレータ装置。
  2. 前記複数のレギュレータ相の各レギュレータ相が、
    前記レギュレータ入力の電流を監視するように構成され、前記レギュレータ出力の電流および電圧を監視するようにさらに構成された相冗長コントローラ（ＰＲＣ）と、
    それぞれのレギュレータ相の一次出力への電流の流れを制限するように構成された出力論理和デバイスと、
    前記ＰＲＣからの制御信号に応答して、入力過電流保護および出力過電圧保護を前記それぞれのレギュレータ相に提供するように構成された入力保護デバイスと、
    をさらに含む、請求項１に記載の相冗長電圧レギュレータ装置。
  3. 各相グループの前記ＭＰＣが、
    前記相グループの各レギュレータ相からフィードバック出力電圧を受信し、それぞれの検出された電流信号を受信し、
    相間の制御された電流共有を管理するＰＷＭ制御信号またはＩＳＨＡＲＥ制御信号を生成して、前記相グループの各レギュレータ相を所定の期間順次アクティブ化し、
    前記相グループの１つまたは複数のレギュレータ相の故障に続いて、前記相グループのすべてのアクティブなレギュレータ相間の電流共有を維持する、
    ようにさらに構成されている、請求項１に記載の相冗長電圧レギュレータ装置。
  4. 各制御信号が、少なくとも１つのレギュレータ相のデューティ・サイクル／アクティブ化時間を一連のパルス幅によって表すデジタル信号である、請求項１に記載の相冗長電圧レギュレータ装置。
  5. 前記出力論理和デバイスおよび前記二次出力論理和デバイスがそれぞれ、Ｎチャネル電界効果トランジスタ（ＮＦＥＴ）、Ｐチャネル電界効果トランジスタ（ＰＦＥＴ）、ＮＰＮトランジスタ、およびＰＮＰトランジスタからなる群から選択される、請求項２に記載の相冗長電圧レギュレータ装置。
  6. ＭＰＣのレギュレータ・シリアル・インターフェースが、シリアル周辺インターフェース（ＳＰＩ）インターフェース、電力管理バス（ＰＭＢｕｓ）インターフェース、および
    集積回路間（Ｉ２Ｃ）インターフェースからなる群から選択されるシリアル制御バスを介してシステム制御機能に結合されている、請求項１に記載の相冗長電圧レギュレータ装置。
  7. 前記相グループのセットの前記第１の相グループが、電流共有を維持するように構成されている、請求項１に記載の相冗長電圧レギュレータ装置。
  8. それぞれがレギュレータ入力で入力電圧を受け取り、レギュレータ出力でそれぞれの出力電圧を提供するように電気的に結合されたレギュレータを含む、複数のレギュレータ相と、
    第１および第２の相グループを含む、前記複数のレギュレータ相の相グループのセットであって、各相グループが、
    前記相グループのレギュレータのレギュレータ入力に電気的に相互接続された共通レギュレータ入力、
    前記相グループのレギュレータのレギュレータ出力に電気的に相互接続された共通レギュレータ出力、
    少なくとも１つの冗長レギュレータ相、および
    前記相グループの各レギュレータ相に電気的に結合された多相コントローラ（ＭＰＣ）であって、相障害信号と、それぞれの相グループの各レギュレータ相から受信したパルス幅変調（ＰＷＭ）相制御信号および共有電流（ＩＳＨＡＲＥ）相制御信号のうちの１つと、を制御ロジックに転送するように構成された、前記多相コントローラ（ＭＰＣ）、を含む、
    前記相グループのセットと、
    第１および第２の予備レギュレータ相を含む、前記複数のレギュレータ相の予備レギュレータ相のセットであって、各予備レギュレータ相が、
    前記レギュレータ出力と前記予備レギュレータ相の二次出力との間に電気的に結合された二次出力論理和電界効果トランジスタ（ＦＥＴ）、
    前記二次出力論理和ＦＥＴのソース端子およびドレイン端子に電気的に接続された入力を有する第２のコンパレータであり、前記二次出力論理和ＦＥＴのゲート端子に電気的に接続された出力をさらに有し、前記二次出力論理和ＦＥＴと共に、前記予備レギュレータ相の前記二次出力への電流の流れを制限するように構成された、前記第２のコンパレータ、
    第１の相イネーブル信号に応答して、前記予備レギュレータ相の前記レギュレータ出力を第１の共通レギュレータ出力に電気的に結合するように電気的に接続および構成された第１の出力スイッチングＦＥＴ、
    第２の相イネーブル信号に応答して、前記予備レギュレータ相の前記レギュレータ出力を第２の共通レギュレータ出力に電気的に結合するように接続および構成された第２の出力スイッチングＦＥＴ、
    を含む、
    前記予備レギュレータ相のセットと、
    制御ロジックであって、
    前記相グループのセットの各相グループのＭＰＣに電気的に接続され、前記ＭＰＣから相制御信号を受信し、前記ＭＰＣと相障害信号を交換するように構成され、
    前記予備レギュレータ相のセットの予備レギュレータ相に電気的に接続され、相イネーブル信号をアサートして、相制御信号を前記予備レギュレータ相に転送し、前記予備レギュレータ相から相障害信号を受信するように構成され、
    ＭＰＣからの相障害信号の受信に応答して、予備レギュレータ相を故障したレギュレータ相を含む相グループに電気的に相互接続するように構成されている、
    前記制御ロジックと、
    を備える相冗長電圧レギュレータ装置。
  9. 前記複数のレギュレータ相の各レギュレータ相が、
    前記レギュレータ入力の電流を監視するように構成され、前記レギュレータ出力の電流および電圧を監視するようにさらに構成された相冗長コントローラ（ＰＲＣ）と、
    前記レギュレータの一次出力と前記共通レギュレータ出力との間に電気的に結合された出力論理和ＦＥＴと、
    前記出力論理和ＦＥＴのソース端子およびドレイン端子に電気的に接続された入力を有する第１のコンパレータであって、前記出力論理和ＦＥＴのゲート端子に電気的に接続された出力をさらに有し、前記出力論理和ＦＥＴと共に、それぞれのレギュレータ相の前記一次出力への電流の流れを制限するように構成された、前記第１のコンパレータと、
    前記共通レギュレータ入力と前記レギュレータのレギュレータ入力との間に結合された入力保護ＦＥＴと、
    前記入力保護ＦＥＴのゲート端子に電気的に接続された出力を有するラッチであって、
    前記入力保護ＦＥＴと共に、前記それぞれのレギュレータ相に入力過電流保護および出力過電圧保護を提供するように構成された、前記ラッチと、
    をさらに含む、請求項８に記載の相冗長電圧レギュレータ装置。
  10. 各相グループの前記ＭＰＣが、
    前記相グループの各レギュレータ相からフィードバック出力電圧を受信し、それぞれの検出された電流信号を受信し、
    相間の制御された電流共有を管理するＰＷＭ制御信号またはＩＳＨＡＲＥ制御信号を生成して、前記相グループの各レギュレータ相を所定の期間順次アクティブ化し、
    前記相グループの１つまたは複数のレギュレータ相の故障に続いて、前記相グループのすべてのアクティブなレギュレータ相間の電流共有を維持する、
    ようにさらに構成されている、請求項９に記載の相冗長電圧レギュレータ装置。
  11. 各制御信号が、少なくとも１つのレギュレータ相のデューティ・サイクル／アクティブ化時間を一連のパルス幅によって表すデジタル信号である、請求項８に記載の相冗長電圧レギュレータ装置。
  12. ＭＰＣのレギュレータ・シリアル・インターフェースが、シリアル周辺インターフェース（ＳＰＩ）インターフェース、電力管理バス（ＰＭＢｕｓ）インターフェース、および集積回路間（Ｉ２Ｃ）インターフェースからなる群から選択されるシリアル制御バスを介してシステム制御機能に結合されている、請求項８に記載の相冗長電圧レギュレータ装置。
  13. 前記相グループのセットの前記第１の相グループが電流共有を維持するように構成されている、請求項８に記載の相冗長電圧レギュレータ装置。
  14. レギュレータ相の相グループ間で冗長予備レギュレータ相のセットを共有する方法であって、前記相グループから受信した相障害信号の監視に応答して、
    第１の相グループからの相単一障害信号の検出に応答して、前記冗長予備レギュレータ相のセットの第１の予備レギュレータ相に、前記第１の予備レギュレータ相の出力を前記第１の相グループの共通レギュレータ出力に電気的に結合する相イネーブル信号をアサートし、
    前記第１の予備レギュレータ相に、前記第１の相グループの多相コントローラ（ＭＰＣ）から受信したパルス幅変調（ＰＷＭ）相制御信号および共有電流（ＩＳＨＡＲＥ）相制御信号のうちの１つを送信し、
    前記第１の予備レギュレータ相からの相障害信号を前記第１の相グループの前記ＭＰＣに電気的に接続し、
    前記第１の相グループからの前記相単一障害信号の検出に応答して、前記相単一障害信号の監視を中止し、
    制御ロジック内の不揮発性メモリに、前記第１の予備レギュレータ相と前記第１の相グループの前記共通レギュレータ出力との間の関連付けを記憶し、
    前記冗長予備レギュレータ相のセットの第２の予備レギュレータ相に、補足の相グループからの追加の相障害信号の検出に応答して、前記第２の予備レギュレータ相の出力を前記補足の相グループの共通レギュレータ出力に電気的に結合する相イネーブル信号をアサートし、
    前記第２の予備レギュレータ相に、前記補足の相グループのＭＰＣから受信した相制御信号を送信し、
    前記第２の予備レギュレータ相からの相障害信号を前記補足の相グループの前記ＭＰＣに電気的に接続し、
    前記補足の相グループからの前記追加の相障害信号の検出に応答して、前記追加の相障害信号の監視を中止し、
    前記不揮発性メモリに、前記第２の予備レギュレータ相と前記補足の相グループの前記共通レギュレータ出力との間の関連付けを記憶し、
    前記相グループの共通レギュレータ出力に電気的に結合されているすべての前記冗長予備レギュレータ相の出力に応答して、レギュレータ置換え動作を要求するシステム通知を送信する、
    ように構成されている制御ロジックを使用することを含む、方法。
  15. 前記補足の相グループが、第１の相グループおよび第２の相グループからなる群から選択される、請求項１４に記載の方法。
  16. 相グループ内の各レギュレータ相の電流供給能力が、相グループ内の１つのレギュレータ相の故障に続いて、前記相グループの指定された累積出力電流の供給をもたらすように指定されている、請求項１４に記載の方法。
  17. 相グループ内の各レギュレータ相の電流供給能力が、相グループ内の少なくとも２つのレギュレータ相の故障に続いて、前記相グループの指定された累積出力電流の供給をもたらすように指定されている、請求項１４に記載の方法。
  18. 前記第１の予備レギュレータ相が、第１の電圧および第２の電圧からなる群から選択される電圧を出力するように構成されている、請求項１４に記載の方法。
  19. 前記追加の相障害信号が、単一障害信号、二重障害信号、および予備障害信号からなる群から選択される、請求項１４に記載の方法。
  20. レギュレータ置換え動作を要求する前記システム通知が、電子メール・メッセージ、テキスト・メッセージ、コンソール・メッセージ、およびボイスメール・メッセージからなる群から選択される、請求項１４に記載の方法。
JP2021553840A 2019-03-26 2020-03-16 相冗長電圧レギュレータ装置内での冗長レギュレータ相の共有 Active JP7394864B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US16/364,748 US10606295B1 (en) 2019-03-26 2019-03-26 Sharing redundant regulator phases within a phase-redundant voltage regulator apparatus
US16/364,748 2019-03-26
US16/364,782 US10566903B1 (en) 2019-03-26 2019-03-26 Sharing redundant regulator phases within a phase-redundant voltage regulator apparatus
US16/364,782 2019-03-26
PCT/IB2020/052380 WO2020194119A1 (en) 2019-03-26 2020-03-16 Sharing redundant regulator phases within phase-redundant voltage regulator apparatus

Publications (2)

Publication Number Publication Date
JP2022525072A JP2022525072A (ja) 2022-05-11
JP7394864B2 true JP7394864B2 (ja) 2023-12-08

Family

ID=72611159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021553840A Active JP7394864B2 (ja) 2019-03-26 2020-03-16 相冗長電圧レギュレータ装置内での冗長レギュレータ相の共有

Country Status (5)

Country Link
JP (1) JP7394864B2 (ja)
CN (1) CN113632358A (ja)
DE (1) DE112020001503T5 (ja)
GB (1) GB2595839B (ja)
WO (1) WO2020194119A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11750079B2 (en) 2020-12-10 2023-09-05 International Business Machines Corporation Voltage regulation module with adaptive spare converters

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030081438A1 (en) 2001-10-31 2003-05-01 Dinh James S. Multi-phase DC-DC converter
JP2007288846A (ja) 2006-04-13 2007-11-01 Oki Electric Ind Co Ltd マルチ出力電源装置
US20130328400A1 (en) 2012-06-08 2013-12-12 International Business Machines Corporation Controlling a fault-tolerant array of converters
JP2014204572A (ja) 2013-04-05 2014-10-27 キヤノン株式会社 電源装置及び画像形成装置
JP2017055590A (ja) 2015-09-10 2017-03-16 トヨタ自動車株式会社 電源装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2614932B2 (ja) * 1990-05-10 1997-05-28 甲府日本電気株式会社 並列運転電源制御装置
US5563780A (en) * 1993-12-08 1996-10-08 International Power Systems, Inc. Power conversion array applying small sequentially switched converters in parallel
US6031743A (en) * 1998-10-28 2000-02-29 International Business Machines Corporation Fault isolation in a redundant power converter
US6301133B1 (en) * 1999-04-07 2001-10-09 Astec International Limited Power supply system with ORing element and control circuit
CN102545630B (zh) * 2012-01-04 2015-05-20 浙江大学 一种循环交叉整流的多个模块组合变换器
CN108599540A (zh) * 2018-05-17 2018-09-28 华中科技大学 一种级联h桥三相电子电力变压器的冗余结构
US10566903B1 (en) * 2019-03-26 2020-02-18 International Business Machines Corporation Sharing redundant regulator phases within a phase-redundant voltage regulator apparatus

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030081438A1 (en) 2001-10-31 2003-05-01 Dinh James S. Multi-phase DC-DC converter
JP2007288846A (ja) 2006-04-13 2007-11-01 Oki Electric Ind Co Ltd マルチ出力電源装置
US20130328400A1 (en) 2012-06-08 2013-12-12 International Business Machines Corporation Controlling a fault-tolerant array of converters
JP2014204572A (ja) 2013-04-05 2014-10-27 キヤノン株式会社 電源装置及び画像形成装置
JP2017055590A (ja) 2015-09-10 2017-03-16 トヨタ自動車株式会社 電源装置

Also Published As

Publication number Publication date
CN113632358A (zh) 2021-11-09
DE112020001503T5 (de) 2022-01-05
GB2595839B (en) 2022-04-13
JP2022525072A (ja) 2022-05-11
WO2020194119A1 (en) 2020-10-01
GB2595839A (en) 2021-12-08
GB202114614D0 (en) 2021-11-24

Similar Documents

Publication Publication Date Title
US10566903B1 (en) Sharing redundant regulator phases within a phase-redundant voltage regulator apparatus
US10958175B2 (en) Adding a voltage level to a phase-redundant regulator level
US7568117B1 (en) Adaptive thresholding technique for power supplies during margining events
US8782449B2 (en) Power supply system with a plurality of power supply units capable of powering a plurality of load units depending on the type and operation state of each load unit
JP4138664B2 (ja) 保護スイッチを備えたマルチセルラーｄｃ／ｄｃ電圧コンバータ
US10606295B1 (en) Sharing redundant regulator phases within a phase-redundant voltage regulator apparatus
US10615691B1 (en) Reallocation of regulator phases within a phase-redundant voltage regulator apparatus
US10498165B1 (en) Methods and apparatus for providing redundant power supply protection with power zones for electronic devices
JP2009106058A (ja) セレクタ回路およびそれを用いた電子機器
JP2005224097A (ja) 冗長入力電源システム
US10658840B2 (en) Current restriction for a power source
CN111090325B (zh) 一种基于存储系统的热备电切换系统
JP7394864B2 (ja) 相冗長電圧レギュレータ装置内での冗長レギュレータ相の共有
US20120242146A1 (en) Power Management Device
US9112408B2 (en) Provision of an output voltage from a wide range variable and low input voltage
EP4033624B1 (en) Power distribution system and server system
JP7394865B2 (ja) 相冗長電圧レギュレータ装置内でのレギュレータ相の再割り当て
US10739803B1 (en) Reallocation of regulator phases within a phase-redundant voltage regulator apparatus
JP2000358370A (ja) 多出力直流安定化電源装置
EP3493342A1 (en) Safety system for motor drive
JP2002215273A (ja) 電源システム及び活線挿抜方法
US8583950B2 (en) Power supply circuit for a CPU
CN113039713B (zh) 电源管理集成电路及电子设备
US20120243132A1 (en) Undervoltage protection system
JP2019140767A (ja) 電源電力伝送システム

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20220512

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220824

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231128

R150 Certificate of patent or registration of utility model

Ref document number: 7394864

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150