JP6882052B2 - 電源装置及び画像形成装置 - Google Patents

Description

本発明は、絶縁トランスを用いたスイッチング電源等の電源装置及び画像形成装置に関する。

従来、商用電源等の交流電圧を直流電圧に変換するスイッチング電源がある。スイッチング電源では、スイッチング電源が搭載された装置のスリープ時の消費電力を低減させるため、負荷へ出力する電力が少ない状態（以下、軽負荷状態という）において、スイッチング電源の効率を改善することが求められている。ここで、スイッチング電源の効率とは、スイッチング電源に供給された電力に対する、スイッチング電源から出力される電力の比率をいう。軽負荷状態におけるスイッチング電源の効率を改善する手段として、例えば間欠制御を行う方法が提案されている（例えば、特許文献１参照）。

特許第４３７０８４４号公報

しかしながら、装置のスリープ状態においては、スイッチング電源の負荷に供給する電力に対して、スイッチング電源の制御部の消費電力の比率が大きくなるため、スイッチング電源の効率を改善するには、制御部の消費電力を低減させる必要がある。

本発明は、このような状況のもとでなされたもので、軽負荷時の制御部における消費電力を低減させ、軽負荷時の電源の効率を改善することを目的とする。

上述した課題を解決するために、本発明は、以下の構成を備える。

（１）１次巻線、２次巻線及び補助巻線を有するトランスと、前記１次巻線に供給する電力を制御する第１のスイッチ素子と、前記２次巻線に誘起された電圧に応じた信号を出力するフィードバック手段と、前記補助巻線に誘起された電圧に応じた電源電圧によって動作し、前記フィードバック手段から出力された前記信号に基づいて前記第１のスイッチ素子のオン時間を制御するフィードバック制御を行う制御手段と、を備え、前記制御手段は、前記第１のスイッチ素子のオン又はオフを繰り返すスイッチング期間を繰り返す連続制御と、前記スイッチング期間と前記第１のスイッチ素子のオン又はオフを停止させる停止期間とを繰り返す間欠制御と、を行うことが可能な電源装置であって、前記補助巻線から前記電源電圧を供給する経路に接続された第２のスイッチ素子を備え、前記制御手段は、前記スイッチング期間においては前記電源電圧に基づいて前記第２のスイッチ素子のスイッチング動作を制御する電源電圧制御を行い、前記停止期間においては前記第２のスイッチ素子の前記スイッチング動作を停止することにより前記電源電圧制御を行わない期間を有することを特徴とする電源装置。

（２）記録材に画像を形成する画像形成手段と、前記画像形成手段を制御するコントローラと、前記（１）に記載の電源装置と、を備えることを特徴とする画像形成装置。

本発明によれば、軽負荷時の制御部における消費電力を低減させ、軽負荷時の電源の効率を改善することができる。

実施例１のスイッチング電源の回路図 実施例１のフィードバック制御方法の変形例を示す回路図 実施例１のスイッチング電源の制御方法を示すタイムチャート 実施例１のスイッチング電源の制御を示すフローチャート 実施例２のスイッチング電源の回路図、ブロック図 実施例２のスイッチング電源の制御部の変形例を示すブロック図 実施例２のスイッチング電源の制御方法を示すタイムチャート 実施例２のスイッチング電源の制御を示すフローチャート 実施例３のスイッチング電源の回路図 実施例３のスイッチング電源の制御方法を示す波形図、入力電圧と制御信号のパルス幅との関係を示すグラフ 実施例１〜３のスイッチング電源の方式の変形例を示す回路図 実施例４の画像形成装置の構成を示す図

以下、本発明を実施するための形態を、実施例により図面を参照しながら詳しく説明する。

［電源装置］
図１（Ａ）は、実施例１のスイッチング電源１００の回路図を示している。商用電源等の交流電源１０は交流電圧を出力しており、全波整流手段であるブリッジダイオードＢＤ１で整流された入力電圧Ｖｉｎは、スイッチング電源１００に入力されている。コンデンサＣｉｎは整流された電圧の平滑手段として用いられ、コンデンサＣｉｎの低い側の電位をＤＣＬ、高い側の電位をＤＣＨとする。

スイッチング電源１００は、コンデンサＣｉｎに充電された入力電圧Ｖｉｎから、絶縁された２次側へ出力電圧Ｖｏｕｔを出力する。実施例１では、例えば出力電圧Ｖｏｕｔとして５Ｖの一定電圧が出力される。スイッチング電源１００は、１次側に１次巻線Ｐ１、補助巻線Ｐ２と、２次側に２次巻線Ｓ１とを備えた絶縁型のトランスＴ１を有している。トランスＴ１の１次巻線Ｐ１から、２次巻線Ｓ１には、図３で説明する電界効果トランジスタ（以下、ＦＥＴとする）１のスイッチング動作によってエネルギーを供給している。

スイッチング電源１００の１次側には、トランスＴ１の１次巻線Ｐ１と直列に接続されたＦＥＴ１（第１のスイッチ素子）と、ＦＥＴ１の制御手段として、制御部１１０を有している。スイッチング電源１００の２次側には、トランスＴ１の２次巻線Ｓ１に生じるフライバック電圧の２次側の整流平滑手段として、ダイオードＤ２１及びコンデンサＣ２１を有している。補助巻線Ｐ２から出力されるフライバック電圧は、整流手段であるダイオードＤ４及びコンデンサＣ４によって整流平滑され、電源電圧Ｖｃｃとして、制御部１１０に供給されている。ＳＫ１はサージ吸収素子である。

補助巻線Ｐ２から、電源電圧Ｖｃｃを供給する経路には、第２のスイッチ素子であるＦＥＴ４が接続されている。詳細には、ダイオードＤ４のカソード端子にＦＥＴ４のソース端子が接続され、ＦＥＴ４のドレイン端子から電源電圧Ｖｃｃが出力される。ＦＥＴ４は補助巻線Ｐ２の制御用のスイッチであり、ＦＥＴ４のゲート端子には制御部１１０からＦＥＴ４＿Ｄｒｉｖｅ信号が入力される。ＦＥＴ４は、制御部１１０が出力するＦＥＴ４＿Ｄｒｉｖｅ信号によって制御されている。ＦＥＴ４のドレイン端子は制御部１１０に接続されており、制御部１１０は、ＡＤ＿Ｖｃｃ信号によって、電源電圧Ｖｃｃの電圧値を検知し、ＦＥＴ４のオン、オフ制御を行うことで、電源電圧Ｖｃｃを一定電圧に制御している。以下、この制御（電源電圧制御）をＶｃｃ制御ともいう。制御部１１０のＧ端子はＤＣＬに接続されている。

図１（Ｂ）は、スイッチング電源１００の詳細を説明するための回路図である。スイッチング電源１００の制御部１１０は、論理回路１１と、駆動回路１２とから構成されている。論理回路１１は、後述するフィードバック部１５０から出力される、ＡＤ＿ＦＢ信号を検知し、ＡＤ＿ＦＢ信号に基づき、制御信号ＤＳ（ＦＥＴ１の駆動信号）を制御している。論理回路１１のＶＣ端子とＧ端子との間には、電源電圧Ｖｃｃが供給されている。実施例１の制御部１１０は、ＦＥＴ１をＰＷＭ制御しており、論理回路１１はＤＳ端子にＰＷＭ信号を出力している。論理回路１１は、ＡＤ＿ＦＢ信号の電圧値が上昇すると、ＤＳ端子のＰＷＭ信号のデューティを増加させている。

駆動回路１２は、制御信号ＤＳに従いＦＥＴ１のゲート端子を駆動する回路である。駆動回路１２には、電源電圧Ｖｃｃが供給されており、ＰＮＰトランジスタＴＲ１及びＮＰＮトランジスタＴＲ２によって構成されるプッシュプル回路によって、ＦＥＴ１のゲート端子電圧のオン、オフを制御している。制御信号ＤＳがハイ状態になると、ＦＥＴ１はオン状態となり、制御信号ＤＳがロー状態になると、ＦＥＴ１はオフ状態となる。抵抗Ｒ１２１は電流制限抵抗であり、抵抗Ｒ１２２はＦＥＴ１のゲート−ソース間抵抗である。また、ＡＤ＿Ｖｃｃ信号は、抵抗Ｒ４１と抵抗Ｒ４２によって分圧された電圧値である。

起動回路１３０は、３端子レギュレータ又は降圧型スイッチング電源であり、ＶＣ端子とＧ端子間に入力された入力電圧Ｖｉｎから、ＯＵＴ端子に電源電圧Ｖｃｃを出力している。起動回路１３０は、補助巻線Ｐ２から供給される電源電圧Ｖｃｃが所定の電圧値以下の場合のみ動作する回路であり、スイッチング電源１００の起動時に電源電圧Ｖｃｃを供給するために用いられる。

フィードバック手段であるフィードバック部１５０は、出力電圧Ｖｏｕｔを所定の一定電圧に制御するために用いられ、トランスＴ１の２次巻線Ｓ１に誘起された電圧に応じた信号を出力する。出力電圧Ｖｏｕｔの電圧値は、シャントレギュレータＩＣ５のリファレンス端子ＲＥＦの基準電圧、抵抗Ｒ５２及び抵抗Ｒ５３によって設定される。そして、出力電圧Ｖｏｕｔの電圧が高くなると、シャントレギュレータＩＣ５のカソード端子Ｋの電流が増加し、プルアップ抵抗Ｒ５１を介してフォトカプラＰＣ５の２次側ダイオードに流れる電流が増加する。その後、フォトカプラＰＣ５の１次側トランジスタの電流が増加するため、コンデンサＣ５から電荷が放電され、ＡＤ＿ＦＢ信号の電圧値が低下する。また、出力電圧Ｖｏｕｔの電圧が低くなると、電源電圧Ｖｃｃから抵抗Ｒ５０を介してコンデンサＣ５に充電電流が流れるため、ＡＤ＿ＦＢ信号の電圧値が上昇する。論理回路１１は、ＡＤ＿ＦＢ信号を検知した結果に応じて、ＤＳ端子のＰＷＭ出力を制御することで、出力電圧Ｖｏｕｔを所定の一定電圧に制御するためのフィードバック制御を行っている。制御部１１０は、フィードバック部１５０からフィードバックされた信号であるＡＤ＿ＦＢ信号に基づいてＦＥＴ１のオン時間を制御するフィードバック制御を行う。

なお、フィードバック制御方法としては、図２のスイッチング電源８００に示す、１次フィードバック手段を用いてもよい。図２のスイッチング電源８００は、実施例１の制御を適用可能な、スイッチング電源１００の変形例であり、フィードバック部１５０の代わりに、１次側のフィードバック部１５２を有している。フィードバック部１５２は、補助巻線Ｐ２のフライバック電圧をダイオードＤ８、抵抗Ｒ８１、コンデンサＣ８で整流平滑することで、出力電圧Ｖｏｕｔに比例する電圧値を検知することができる。抵抗Ｒ８２は放電抵抗である。フィードバック部１５０やフィードバック部１５２は、出力電圧Ｖｏｕｔをフィードバック制御する方法の一例として示しており、スイッチング電源１００のフィードバック制御方法はこれらに限定されない。

また、制御部１１０は、フィードバック部１５０からのＡＤ＿ＦＢ信号を監視することにより、スイッチング電源１００の負荷の状態を把握できる。すなわち、ＡＤ＿ＦＢ信号が大きいほど、負荷が大きい状態となるため、ＡＤ＿ＦＢ信号を監視することにより、負荷の状態に応じた適切な制御を行うことができる。負荷の状態をより正確に判断するためには、ＦＥＴ１や、スイッチング電源１００の負荷に電力を供給する経路に、電流検知手段（不図示）を設けてもよい。実施例１における軽負荷状態を検知する検知手段としては、論理回路１１がＡＤ＿ＦＢ信号を利用して検知（判断）するものとして説明する。なお、軽負荷状態とは、負荷へ出力する電力が少ない状態をいう。論理回路１１は、ＡＤ＿ＦＢ信号に基づいて所定の負荷の状態よりも軽い状態である軽負荷状態であることを検知する。

ところで、トランスＴ１の補助巻線Ｐ２から出力されるフライバック電圧は、出力電圧Ｖｏｕｔの負荷が大きくなると、電圧値が増加してしまう。そのため、前述したＦＥＴ４を用いた電源電圧Ｖｃｃの制御を行わない場合、電源電圧Ｖｃｃは、出力電圧Ｖｏｕｔの負荷に応じて変動してしまう。電源電圧Ｖｃｃの電圧値が最適値に対して増大すると、ＦＥＴ１のゲート容量に対して充放電を行う電圧値が大きくなるため、駆動回路１２による損失が増大してしまう。逆に、電源電圧Ｖｃｃの電圧値が低下した場合、ＦＥＴ１のゲート駆動電圧が不足し、ＦＥＴ１のオン抵抗が大幅に上昇することを防止するため、起動回路１３０を動作させる必要がある。しかしながら、起動回路１３０は入力電圧Ｖｉｎと出力電圧Ｖｃｃとの電圧差が大きいため、電圧の変換効率が低く、スイッチング電源１００の消費電力が増大してしまう。そこで、スイッチング電源１００では、ＦＥＴ４を用いて電源電圧Ｖｃｃを制御し、駆動回路１２の損失を低減させている。同様に、供給する電源電圧Ｖｃｃを最適化することで、論理回路１１の消費電力も低減できる。これらのことから、制御部１１０における消費電力を低減できる。

［スイッチング電源の制御］
図３は、２次巻線Ｓ１にフライバック電圧を出力するトランスＴ１を、ＰＷＭ制御を用いて制御した場合の説明図である。なお、図３で説明するＰＷＭ制御方法は、トランスＴ１の制御方法の一例である。例えば、ＦＥＴ１のスイッチング周期の制御を行う擬似共振制御を行う場合にも、同様に実施例１で説明した電源電圧Ｖｃｃの制御方法を適用できる。

図３（Ａ）では、スイッチング期間を継続して制御する、連続制御について説明する。スイッチング期間では、制御部１１０は、ＦＥＴ１のオン又はオフを繰り返しており、周波数を固定してＦＥＴ１のオンデューティを制御することで、２次側の出力電圧Ｖｏｕｔを制御している。連続制御は、スイッチング期間を繰り返す制御である。図３（Ａ）において、（ｉ）は電源電圧Ｖｃｃを制御するタイミング（以下、Ｖｃｃ制御タイミングという）を示している。（ｉｉ）は、ＤＳ端子、すなわちＦＥＴ１のゲート端子電圧（ゲート駆動電圧）の波形を示し、（ｉｉｉ）は、ＦＥＴ１のドレイン端子に流れる電流の波形を示す。（ｉｖ）は、ＦＥＴ１のドレイン端子とソース端子間の電圧の波形を示し、（ｖ）は、電源電圧Ｖｃｃの制御（以下、Ｖｃｃ制御ともいう）の有無を示している。また、（ｉｖ）には、フィードバック制御が行われる周期であるフィードバック制御周期をｔ１１で示し、補助巻線Ｐ２にフライバック電圧が出力される期間をｔ１２で示している。

論理回路１１のＤＳ端子がハイ状態になると、ＦＥＴ１がオン状態となり、ＦＥＴ１のドレイン端子とソース端子間に電流が流れる。続いて、論理回路１１のＤＳ端子がロー状態になると、ＦＥＴ１がオフ状態となり、トランスＴ１の１次巻線Ｐ１、２次巻線Ｓ１、補助巻線Ｐ２にはフライバック電圧が発生する。ここで、図３（Ａ）の（ｉｖ）のｔ１２に示すように、補助巻線Ｐ２から電源電圧Ｖｃｃに対して電力が供給可能なタイミングは、ＦＥＴ１がオフした後から、トランスＴ１にフライバック電圧が生じている間のみである。

トランスＴ１にフライバック電圧が生じていないタイミングにおいて、論理回路１１がＦＥＴ４をオン、オフ制御しても、電源電圧Ｖｃｃを制御することはできない。しかし、例えば、フライバック電圧が生じていないタイミングに予めＦＥＴ４をオンしておいたりオフしておいたりすることはできる。そのため、図３（Ａ）の（ｉ）に矢印で示したタイミングで、ＦＥＴ４のオン、オフ制御を行うことで、不要なＦＥＴ４のスイッチングを低減させ、ＦＥＴ４のスイッチング損失を低減できる。すなわち、トランスＴ１にフライバック電圧が生じていないタイミングでＦＥＴ４のオン、オフ制御を行うことで、電源電圧Ｖｃｃの制御を行う。以降、ＦＥＴ４をオン、オフ制御するタイミングを、電源電圧Ｖｃｃの制御タイミングという。

連続制御においては、図３（Ａ）の（ｖ）に示すように、全期間にわたって電源電圧Ｖｃｃの制御を行うようにし（Ｖｃｃ制御有り）、制御を行うタイミングとしては、（ｉ）に示すタイミングとする。なお、論理回路１１は、ＡＤ＿Ｖｃｃ信号に基づいて、電源電圧Ｖｃｃが目標とする電圧より低下した場合にはＦＥＴ４をオンし、電源電圧Ｖｃｃが目標とする電圧より上昇した場合にはＦＥＴ４をオフする。

図３（Ｂ）では、スイッチング期間と停止期間とを繰り返し制御する、間欠制御について説明する。停止期間では、制御部１１０はＦＥＴ１のオン又はオフを停止させる。図３（Ｂ）において、（ｉ）〜（ｖ）は図３（Ａ）の（ｉ）〜（ｖ）と同様のグラフである。スイッチング電源１００の軽負荷状態において、図３（Ａ）で説明した連続制御を行うと、ＦＥＴ１のスイッチング損失などによって、スイッチング電源１００の効率が低下してしまう。そのため、スイッチング電源１００の軽負荷状態においては、図３（Ｂ）に示すようにスイッチング期間と停止期間とを繰り返す間欠制御を行うことで、ＦＥＴ１のスイッチング回数を低減させて、スイッチング電源１００の軽負荷状態の電源効率を改善できる。停止期間では、ＦＥＴ１のオン、オフ制御が停止される。

実施例１では、ＡＤ＿ＦＢ信号が論理回路１１の内部に設定された閾値電圧Ｖｒｅｆ未満になると、スイッチング電源１００が軽負荷状態であると判断し、スイッチング期間から停止期間への移行を行う。停止期間に移行した後、ＡＤ＿ＦＢ信号が閾値電圧Ｖｒｅｆ以上になると、再びスイッチング期間へと移行する。このとき、スイッチング期間と停止期間とを繰り返し制御する周期を、間欠制御周期とする。

前述したように、補助巻線Ｐ２から電源電圧Ｖｃｃに対して電力が供給可能なタイミングは、ＦＥＴ１がオフした後から、トランスＴ１にフライバック電圧が生じている間のみである（図３（Ａ）のｔ１２）。そのため、停止期間中に電源電圧Ｖｃｃの制御を行うと、論理回路１１が電源電圧Ｖｃｃのフィードバック制御の動作をし続ける必要があるため、論理回路１１の消費電力が大きくなってしまう。ここで、電源電圧Ｖｃｃのフィードバック制御とは、論理回路１１がＡＤ＿Ｖｃｃ信号に基づいて電源電圧Ｖｃｃを検知し、電源電圧Ｖｃｃが所定の定電圧となるように、ＦＥＴ４の制御を行うことをいう。軽負荷状態において電源電圧Ｖｃｃの制御を行うとすると、論理回路１１はＡＤ＿Ｖｃｃ信号の監視を続けるために動作を継続しなければならない。そのため、実施例１では、図３（Ｂ）に示すように、停止期間には、論理回路１１による電源電圧Ｖｃｃの制御を停止し、間欠制御が終了するタイミングの直前に、電源電圧Ｖｃｃの制御を再開させることで、スイッチング電源１００の損失を低減している。すなわち、図３（Ｂ）の（ｖ）に示すように、停止期間においては電源電圧Ｖｃｃの制御を行わないようにし（Ｖｃｃ制御無し）、スイッチング期間に移行する直前からスイッチング期間においては電源電圧Ｖｃｃの制御を行う（Ｖｃｃ制御有り）ようにする。

［スイッチング電源の制御のフローチャート］
図４は実施例１の論理回路１１によるスイッチング電源１００の制御を説明するフローチャートである。交流電源１０がスイッチング電源１００に接続され、スイッチング電源１００に電力供給される状態になると、論理回路１１はステップ（以下、Ｓとする）３０１以降の制御を開始する。Ｓ３０１で論理回路１１は、電源電圧Ｖｃｃの制御を開始し、スイッチング期間に移行する。Ｓ３０２で論理回路１１は、フィードバック部１５０からのＡＤ＿ＦＢ信号に基づき、ＦＥＴ１のＰＷＭ制御のデューティを演算する。Ｓ３０３で論理回路１１は、補助巻線Ｐ２からのＡＤ＿Ｖｃｃ信号に基づき、電源電圧Ｖｃｃを検知し、ＦＥＴ４のオン、オフ制御を実行する（Ｖｃｃ制御）。なお、Ｓ３０３の制御を実行し、ＦＥＴ４のオン、オフの状態を切り替えるタイミングを、図３（Ａ）で説明した補助巻線Ｐ２にフライバック電圧が出力されるタイミングと重ならないようにする。これにより、ＦＥＴ４のスイッチング動作を電流が流れていない状態で行う（すなわち、ゼロ電流スイッチングにする）ことができ、ＦＥＴ４のスイッチング損失を低減することができる。

Ｓ３０４で論理回路１１は、Ｓ３０２で演算したＦＥＴ１のデューティに基づき、ＦＥＴ１を制御する。Ｓ３０５で論理回路１１は、ＡＤ＿ＦＢ信号が閾値電圧Ｖｒｅｆ未満となったか否かを判断する。Ｓ３０５で論理回路１１は、ＡＤ＿ＦＢ信号が閾値電圧Ｖｒｅｆ未満であると判断した場合、処理をＳ３０６に進める。このとき、論理回路１１は、スイッチング電源１００が軽負荷状態であると判断している。Ｓ３０６で論理回路１１は、間欠制御における停止期間（ＦＥＴ１をオフ状態のまま保持する期間）に移行する。Ｓ３０５で論理回路１１は、ＡＤ＿ＦＢ電圧が閾値電圧Ｖｒｅｆ未満ではないと判断した場合、処理をＳ３０２に戻す。この場合、論理回路１１は、スイッチング電源１００が軽負荷状態でないと判断しており、スイッチング期間を継続する。

Ｓ３０７で論理回路１１は、電源電圧Ｖｃｃの制御を停止する。Ｓ３０８で論理回路１１は、ＡＤ＿ＦＢ信号が閾値電圧Ｖｒｅｆ以上になったか否かを判断する。Ｓ３０８で論理回路１１は、ＡＤ＿ＦＢ信号が閾値電圧Ｖｒｅｆ以上となったと判断した場合、停止期間が終了したと判断し、処理をＳ３０１に戻す。論理回路１１は、スイッチング期間を開始する前に、Ｓ３０１で電源電圧Ｖｃｃ制御を開始する。Ｓ３０８で論理回路１１は、ＡＤ＿ＦＢ信号が閾値電圧Ｖｒｅｆ未満であると判断した場合、処理をＳ３０８に戻し、停止期間が終了するまで、Ｓ３０８の制御を繰り返し実行する。以上の制御を繰り返し行うことによって、論理回路１１はスイッチング電源１００の制御を行っている。

実施例１のスイッチング電源１００は、下記の特徴を有している。
・制御部１１０がＦＥＴ１による出力電圧Ｖｏｕｔのフィードバック制御と、ＦＥＴ４による電源電圧Ｖｃｃの制御の両方を行っている。
・間欠制御の停止期間や、ＦＥＴ１のスイッチングのタイミング（制御周期や、ＦＥＴ１をオン、オフするタイミング）等、制御部１１０自身の制御情報に基づき、ＦＥＴ４によって、電源電圧Ｖｃｃの制御を行うタイミングを決定している。
・少なくとも、間欠制御の停止期間の一部において、制御部１１０は電源電圧Ｖｃｃの制御を停止する期間を有している。
このように、スイッチング電源１００のスイッチング情報を利用して、電源電圧Ｖｃｃの制御を適切なタイミングで行うことで、ＦＥＴ４のスイッチング損失や、制御部１１０（論理回路１１、駆動回路１２）の消費電力を低減できる。

実施例１で説明した、電源電圧Ｖｃｃの制御方法が可能となる理由は、以下のとおりである。スイッチング電源１００の制御部１１０は、ＦＥＴ１の制御とＦＥＴ４の制御の両方を行っているため、補助巻線Ｐ２に電圧が生じるタイミングの情報を得ることができ、適切なタイミングでＦＥＴ４の制御を行うことができるためである。よって、スイッチング電源１００を制御する制御部１１０が、電源電圧Ｖｃｃの電圧値情報とＦＥＴ１のスイッチング情報とに基づいて、ＦＥＴ４を用いて制御部１１０の電源電圧Ｖｃｃを制御する。これにより、スイッチング電源の制御部１１０の電源電圧Ｖｃｃを、回路規模の少ない構成で適切な電圧値に制御し、軽負荷時のスイッチング電源の効率を改善できる。以上、実施例１によれば、軽負荷時の制御部における消費電力を低減させ、軽負荷時の電源の効率を改善することができる。

実施例２で説明するスイッチング電源４００は、実施例１で説明したスイッチング電源１００に対して、論理回路１１の代わりに、ＣＰＵ１３を用いている点が異なる。また、実施例２では、第３のスイッチ素子であるＦＥＴ２及び第２のコンデンサである電圧共振コンデンサＣ２を用いた、アクティブクランプ回路を追加した点が異なる。更に、実施例２では、ＦＥＴ１及びＦＥＴ２のゲート電圧の駆動回路１４と、フィードバック部１５１に出力電圧Ｖｏｕｔの制御目標電圧の切替え機能を追加した点と、電源電圧Ｖｃｃの制御方法が異なっている。ＣＰＵ１３は、ＡＤ＿ＦＢ信号に基づいて、ＦＥＴ１のオン時間及びＦＥＴ２のオン時間の少なくとも１つを制御する。なお、実施例１と同様の構成については、同一の符号を用いて説明を省略する。

［スイッチング電源］
図５（Ａ）は実施例２のスイッチング電源４００の詳細を説明するための回路図である。スイッチング電源４００は、１次側に１次巻線Ｐ１、補助巻線Ｐ２と、２次側に２次巻線Ｓ１を備えた絶縁型のトランスＴ４を有している。トランスＴ４の１次巻線Ｐ１から２次巻線Ｓ１には、図７で説明するＦＥＴ１とＦＥＴ２のスイッチング動作によってエネルギーが供給されている。トランスＴ４の補助巻線Ｐ２には、ＦＥＴ１がオンした際に、１次巻線Ｐ１に印加される入力電圧Ｖｉｎに比例するフォワード電圧が出力されている。トランスＴ４の補助巻線Ｐ２から出力された電圧は、ダイオードＤ４及びコンデンサＣ４で整流平滑され、電源電圧Ｖｃｃを供給するために用いられている。

スイッチング電源４００の１次側には、トランスＴ４の１次巻線Ｐ１に直列に接続されたＦＥＴ１を有している。また、スイッチング電源４００の１次側には、電圧クランプ用のコンデンサＣ２とＦＥＴ２が直列に接続された回路が、トランスＴ４の１次巻線Ｐ１に並列に接続されている。更に、ＦＥＴ１及びＦＥＴ２の制御手段として、ＣＰＵ１３及び駆動回路１４によって構成された制御部４１０を有している。ＦＥＴ１と並列に接続された電圧共振用コンデンサＣ１は、ＦＥＴ１及びＦＥＴ２のスイッチオフ時の損失を低減するために設けられている。ダイオードＤ１は、ＦＥＴ１のボディーダイオードである。同様に、ダイオードＤ２はＦＥＴ２のボディーダイオードである。

スイッチング電源４００の２次側には、トランスＴ４の２次巻線Ｓ１に生じたフライバック電圧の２次側の整流平滑手段として、ダイオードＤ２１及びコンデンサＣ２１を有している。また、スイッチング電源４００の２次側には、２次側に出力される出力電圧Ｖｏｕｔを１次側にフィードバックするために用いられるフィードバック手段としてフィードバック部１５１を有している。

レギュレータ１４０は、３端子レギュレータ又は降圧型スイッチング電源であり、レギュレータ１４０のＶＣ端子とＧ端子間に入力された電源電圧Ｖｃｃから、ＯＵＴ端子に電源電圧Ｖｃｃ２を出力している。レギュレータ１４０は、電源電圧Ｖｃｃ２に、電源電圧Ｖｃｃよりも低い、ＣＰＵ１３に適した電圧値を出力している（Ｖｃｃ＞Ｖｃｃ２）。実施例２では、制御部４１０に、クロック発振部１１５（図５（Ｂ）参照）によって生成されたクロック信号で動作する、ＣＰＵ１３を用いている。ＣＰＵ１３の詳細は図５（Ｂ）で説明する。

ＣＰＵ１３のＶＣ端子とＧ端子との間には、レギュレータ１４０によって生成された電源電圧Ｖｃｃ２が供給されている。ＣＰＵ１３は、フィードバック部１５１からのＡＤ＿ＦＢ信号に基づき、制御信号ＤＳ１（ＦＥＴ１の駆動信号）及び制御信号ＤＳ２（ＦＥＴ２の駆動信号）を出力しており、駆動回路１４を介してＦＥＴ１及びＦＥＴ２の制御を行っている。コンデンサＣｉｎに充電された入力電圧Ｖｉｎの検知は、トランスＴ４の補助巻線Ｐ２に生じたフォワード電圧をダイオードＤ７で整流し、抵抗Ｒ７１及びＲ７２で分圧し、コンデンサＣ７で平滑した信号ＡＤ＿Ｖｉｎに基づき行っている。

駆動回路１４は、制御信号ＤＳ１に従いＦＥＴ１のゲート駆動信号ＤＬを、制御信号ＤＳ２に従いＦＥＴ２のゲート駆動信号ＤＨを生成する回路である。駆動回路１４のＶＣ端子とＧ端子との間には、電源電圧Ｖｃｃが供給されている。また、ＦＥＴ２を駆動するため、コンデンサＣ６及びダイオードＤ６で構成されるチャージポンプ回路によって、ＶＨ端子とＧＨ端子との間に電源電圧Ｖｃｃが供給されている。駆動回路１４は、制御信号ＤＳ１がハイ状態になると、ＦＥＴ１のゲート駆動信号ＤＬをハイ状態とし、ＦＥＴ１はオン状態となる。同様に、駆動回路１４は、制御信号ＤＳ２がハイ状態になると、ＦＥＴ２のゲート駆動信号ＤＨをハイ状態とし、ＦＥＴ２はオン状態となる。

フィードバック部１５１は、入力された２４ＶＯＵＴ信号に応じて、出力電圧Ｖｏｕｔに、５Ｖを出力する状態（第１の状態）と２４Ｖを出力する状態（第２の状態）を切り替えることができる。フィードバック部１５１は、２４ＶＯＵＴ信号がハイ状態になると、ＦＥＴ５１がオン状態となり、抵抗Ｒ５５がショートされる。このため、抵抗Ｒ５２と抵抗Ｒ５４の抵抗比率と、シャントレギュレータＩＣ５のＲＥＦ端子の電圧とによって、出力電圧Ｖｏｕｔの制御電圧値が決定される状態となり、出力電圧Ｖｏｕｔが高い電圧値（２４Ｖ）となる。２４ＶＯＵＴ信号がロー状態になると、ＦＥＴ５１がオフ状態となる。そうすると、抵抗Ｒ５２の抵抗値と、抵抗Ｒ５４と抵抗Ｒ５５の直列抵抗値の抵抗比率と、シャントレギュレータＩＣ５のＲＥＦ端子の電圧とによって、出力電圧Ｖｏｕｔの制御電圧値が決定される状態となり、出力電圧Ｖｏｕｔが低い電圧値（５Ｖ）となる。抵抗Ｒ５６は、ＦＥＴ５１のゲート端子とソース端子間の抵抗である。

ところで、スイッチング電源４００のように、出力電圧Ｖｏｕｔの電圧値の切り替えを行う場合には、次のような課題がある。実施例１で説明したスイッチング電源１００のトランスＴ１の補助巻線Ｐ２のように、フライバック電圧を電源電圧Ｖｃｃに利用すると、トランスＴ１の補助巻線Ｐ２の電圧は出力電圧Ｖｏｕｔに比例するため、電圧の変動が大きくなってしまう。よって、スイッチング電源４００のように、出力電圧Ｖｏｕｔの制御電圧値の切り替えを行う場合には、トランスＴ４の補助巻線Ｐ２のように、フォワード電圧を利用する方法の方が、補助巻線Ｐ２から出力される電圧の変動幅を少なく抑えることができる。

しかしながら、トランスＴ４の補助巻線Ｐ２から出力されるフォワード電圧は、入力電圧Ｖｉｎの電圧値に比例して変動してしまう。そこで、スイッチング電源４００では、ＦＥＴ４によって、電源電圧Ｖｃｃを最適な電圧値に制御し、駆動回路１４の消費電力を低減している。また、電源電圧Ｖｃｃと電源電圧Ｖｃｃ２との電位差を縮小することで、レギュレータ１４０の電圧変換効率を改善することができ、ＣＰＵ１３による消費電力も低減できる。

［ＣＰＵのブロック図］
図５（Ｂ）は、ＣＰＵ１３の回路ブロック図を示している。ＣＰＵ１３はブロック１とブロック２に分割されており、ブロック１にはクロック発振部１１５、タイマー制御部１１６、ＰＷＭ出力部１１７、比較制御部１１８、ＩＯ入出力部１１９を備えている。ブロック２には、演算制御部１１１、主記憶部１１２、外部記憶部１１３、ＡＤ変換部１１４を備えている。ＣＰＵ１３は、例えば１チップの集積回路で形成されたマイクロコンピュータである。また、主記憶部１１２は、例えばＲＡＭであり、外部記憶部１１３は、例えばＦＬＡＳＨメモリやＲＯＭ等である。

演算制御部１１１は、クロック発振部１１５のクロック信号に基づき動作しており、外部記憶部１１３に記憶された命令及びデータを、主記憶部１１２に読み込んだうえで、逐次演算を行う制御部である。演算制御部１１１は、ＡＤ変換部１１４が検知したＡＤ＿ＦＢ信号に基づき、ＰＷＭ出力部１１７の二つの制御信号ＤＳ１、ＤＳ２の設定値を制御することで、ＦＥＴ１及びＦＥＴ２の制御を行っている。ここで、制御信号ＤＳ１、ＤＳ２の設定値は、例えば、制御開始タイミング、周期、デューティ等である。

タイマー制御部１１６は、図７で説明を行う間欠制御の停止期間の長さを制御するために用いられるタイマーである。比較制御部１１８は、ＡＤ＿ＦＢ信号とＣＰＵ１３に内蔵された閾値電圧Ｖｒｅｆとを比較する回路であり、図７で説明を行う間欠制御に用いられている。タイマー制御部１１６及び比較制御部１１８による制御の詳細は図７で説明を行う。ＩＯ入出力部１１９は、ＦＥＴ４＿Ｄｒｉｖｅ信号を出力しており、ＦＥＴ４のオン、オフ状態を切り替えている。

次に、ＣＰＵ１３のブロック１及びブロック２について説明を行う。ブロック１には、常時、電源電圧Ｖｃｃ２が供給されている。クロック発振部１１５、タイマー制御部１１６、ＰＷＭ出力部１１７、比較制御部１１８、ＩＯ入出力部１１９は、スリープ制御用のスイッチＳＷ１のオフ状態（ＣＰＵ１３のスリープ状態）においても、ブロック１に配置された機能部は動作を継続できる。ＣＰＵ１３のブロック２は、スリープ制御用のスイッチＳＷ１のオン状態でのみ動作することができ、スリープ制御用のスイッチＳＷ１のオフ状態（ＣＰＵ１３のスリープ状態）においては、ブロック２に電源電圧Ｖｃｃ２が供給されない状態となる。

そのため、ＣＰＵ１３では、ブロック２に配置された機能部による消費電力を削減することができる。実施例２のＣＰＵ１３は、図７で説明する間欠制御の停止期間の開始時に演算制御部１１１によって、スリープ制御用のスイッチＳＷ１をオフ（ＯＦＦ）状態とし、ブロック２への電源電圧Ｖｃｃ２の供給を停止する。ＣＰＵ１３は、間欠制御の停止期間が終了するタイミングを、タイマー制御部１１６又は比較制御部１１８によって検知する。ＣＰＵ１３は、タイマー制御部１１６又は比較制御部１１８によってスリープ制御用のスイッチＳＷ１をオン（ＯＮ）状態とし、ブロック２への電源電圧Ｖｃｃ２の供給を再開することで、演算制御部１１１による制御を再開できる状態となる。

また、ＣＰＵ１３の代わりに用いることができる類似の方法として、次のような方法がある。例えば、図６（Ａ）のＣＰＵ１５に示すように、ＣＰＵ１５のスリープ時に、スイッチＳＷ１をオフ状態とすることでブロック２に配置された機能部に供給するクロックを停止することでも、ブロック２の回路の消費電力を低減することができる。他にも、ＣＰＵ１３の代わりに用いることができる類似の方法として、次のような方法がある。例えば、スリープ状態においてブロック２に配置された機能部に供給するクロックを遅くする方法や、ブロック２に配置された機能部に供給する電源電圧Ｖｃｃ２を低下させる方法と、それらの組み合わせを用いることができる。

また、図６（Ｂ）のＣＰＵ１６に示すような方法もある。図５（Ｂ）ではブロック２が有していた主記憶部１１２が、図６（Ｂ）ではブロック１が有している。また、図５（Ｂ）では、タイマー制御部１１６の設定値であったものが、図６（Ｂ）では主記憶部１１２の設定値となっている。図６（Ｂ）では、ＣＰＵ１６のスリープ状態において、主記憶部１１２の全て又は一部を、ブロック１に配置することで、スリープ制御用のスイッチＳＷ１がオフ状態であっても、主記憶部１１２を動作可能な状態としている。更に、図６（Ｂ）では、タイマー制御部１１６の設定値を主記憶部１１２に記憶しておき、タイマー制御部１１６は主記憶部１１２に記憶された設定値に基づき動作するようにしてもよい。ＣＰＵ１６では、タイマー制御部１１６に設定値を記憶する回路を設ける必要がなくなるメリットがある。なお、図５（Ｂ）で説明した機能と同じ機能には同じ符号を付し、説明を省略する。

［アクティブプランプ方式の電源装置の制御方法］
図７はアクティブクランプ方式を用いたスイッチング電源４００の制御方法の説明図である。図７（Ａ）では、スイッチング期間を継続して制御する、連続制御について説明する。図７（Ａ）で、（ｉ）は電源電圧Ｖｃｃの制御タイミングを矢印で示す。（ｉｉ）は、ＦＥＴ１のゲート駆動電圧ＤＳ１の波形を示し、（ｉｉｉ）は、ＦＥＴ２のゲート駆動電圧ＤＳ２の波形を示す。（ｉｖ）は、ＦＥＴ１のドレイン端子電流の波形を示し、（ｖ）は、ＦＥＴ１のドレイン端子とソース端子間の電圧の波形を示す。スイッチング期間では、ＦＥＴ１とＦＥＴ２を、デッドタイムを設けて交互にオン、オフさせて繰り返し制御している。

図７（Ａ）に示す連続制御では、フィードバック部１５１からのＡＤ＿ＦＢ信号の電圧値が高くなると、ＦＥＴ２のオン時間に対して、ＦＥＴ１のオン時間の比率を高くするように制御している。また、補助巻線Ｐ２からのＡＤ＿Ｖｉｎ信号によって検知した入力電圧Ｖｉｎの電圧値に基づき、入力電圧Ｖｉｎが大きいほど、ＦＥＴ１のオン時間が短くなるように、ＦＥＴ１のオン時間を補正して制御している。すなわち、入力電圧Ｖｉｎの電圧値とＦＥＴ１のオン時間が反比例の関係となるように制御している。ＡＤ＿Ｖｉｎ信号に基づく補正演算（以下、Ｖｉｎ補正演算という）は、入力電圧Ｖｉｎが変動しても、ＦＥＴ１のオン時にトランスＴ４に供給されるエネルギーが一定になるように制御を行っている。このように、ＣＰＵ１３は、トランスＴ１の１次巻線Ｐ１に入力される入力電圧Ｖｉｎに基づいてＦＥＴ１のオン時間を補正する補正制御を行う。

図８のフローチャートで説明するように、ＣＰＵ１３は、フィードバック制御周期ごとに、ＡＤ＿ＦＢ信号の検知結果に基づき、ＦＥＴ１のオン時間及びＦＥＴ２のオン時間を演算し、ＰＷＭ制御値として反映させている。ここで、フィードバック制御周期は、図７（Ａ）の（ｖ）に示すように、制御信号ＤＳ１の立ち上がりから次の立ち上がりまでの周期である。フィードバック制御周期には、電源電圧Ｖｃｃの制御を実行するフィードバック制御周期ｔ２１と、入力電圧Ｖｉｎの補正演算を実行するフィードバック制御周期ｔ２２とがある。

これは、ＣＰＵ１３の演算速度が十分に早くない場合には、フィードバック制御周期ごとに、全ての演算処理を行うのが難しくなる場合があるからである。よって、複数のフィードバック制御周期ｔ２１、ｔ２２を用いて、例えば、図７（Ａ）に示すように、フィードバック制御周期ｔ２１では、電源電圧Ｖｃｃの制御とフィードバック制御を行う。また、フィードバック制御周期ｔ２２では、前述した入力電圧Ｖｉｎの補正演算とフィードバック制御を行い、フィードバック制御周期ｔ２１と、フィードバック制御周期ｔ２２を交互に行う。これにより、フィードバック制御周期を遅くすることなく、多くの制御を順次実行できる。この場合にも、電源電圧Ｖｃｃの検知は、フィードバック制御周期ｔ２１のみで行えばよく、フィードバック制御周期ｔ２２においては、ＡＤ＿Ｖｃｃ信号の検知回路を停止できるため、ＣＰＵ１３の消費電力を低減できる。このように、ＣＰＵ１３の行う制御の処理量に応じて、フィードバック制御を行う周期の整数倍の周期で、電源電圧Ｖｃｃの制御を行う方法が有用である。また、電源電圧Ｖｃｃの制御を行わない周期においては、フィードバック制御と入力電圧Ｖｉｎの補正制御を行う。図７（Ａ）や後述する図８では、一例として、フィードバック制御を行う周期の２倍の周期で電源電圧Ｖｃｃの制御が行われ、電源電圧Ｖｃｃの制御と入力電圧Ｖｉｎの制御とが交互に行われている。

図７（Ｂ）では、スイッチング期間と停止期間を繰り返し制御する、間欠制御について説明する。図７（Ｂ）の（ｉ）〜（ｖ）は図７（Ａ）の（ｉ）〜（ｖ）と同じグラフであり、説明を省略する。図７（Ｂ）の（ｖｉ）は、Ｖｃｃ制御の有無を示している。スイッチング電源４００の軽負荷状態において、図７（Ａ）で説明した連続制御を行うと、スイッチング電源４００の１次側の電流による抵抗損失や、ＦＥＴ１及びＦＥＴ２のスイッチング損失などによって、スイッチング電源４００の効率が低下してしまう。そのため、スイッチング電源４００の軽負荷状態において、図７（Ｂ）に示すように、スイッチング期間と停止期間とを繰り返す間欠制御を行う。これにより、スイッチング電源４００の１次側の電流や、ＦＥＴ１及びＦＥＴ２のスイッチング回数を低減させて、スイッチング電源４００の軽負荷状態の電源効率を改善できる。

実施例２では、ＡＤ＿ＦＢ信号が比較制御部１１８の閾値電圧Ｖｒｅｆ未満になると、スイッチング電源１００が軽負荷状態であることを判断し、停止期間への移行を行う。なお、停止期間に対して、ＦＥＴ１及びＦＥＴ２がオン、オフされている期間をスイッチング期間という。また、スイッチング期間と停止期間とを繰り返す間欠制御の周期を間欠制御周期という。停止期間に移行した後、ＡＤ＿ＦＢ信号が閾値電圧Ｖｒｅｆ以上になると、再びスイッチング期間へ移行する。このときのスイッチング期間と停止期間とを繰り返し制御する周期を、間欠制御周期とする。

前述したように、補助巻線Ｐ２から電源電圧Ｖｃｃに対して電力が供給可能なタイミングは、ＦＥＴ１がオンしている期間（補助巻線Ｐ２にフォワード電圧が生じている間ｔ２３）のみである。そのため、前述したように、停止期間中に電源電圧Ｖｃｃの制御を行うと、ＣＰＵ１３のフィードバック制御を動作させ続ける必要があるため、ＣＰＵ１３の消費電力が大きくなってしまう。

そのため、スイッチング電源４００では、図７（Ｂ）に示すように、停止期間には、スリープ制御用のスイッチＳＷ１をオフ状態にし、電源電圧Ｖｃｃの制御を停止する（（ｖ）Ｖｃｃ制御無し）。そして、間欠制御が終了するタイミングの直前に、電源電圧Ｖｃｃの制御を再開させることで（（ｖ）Ｖｃｃ制御有り）、スイッチング電源４００の損失を低減できる。

図７（Ｃ）では、間欠制御周期の制御方法について説明する。図７（Ｃ）の（ｉ）〜（ｖｉ）は図７（Ｂ）の（ｉ）〜（ｖｉ）と同様のグラフである。スイッチング電源４００の負荷が図７（Ｂ）の状態よりも更に軽負荷状態となり、略無負荷状態になると、停止期間が非常に長い期間となってしまう。停止期間が所定の期間より長くなると、トランスＴ４の補助巻線Ｐ２から、電源電圧Ｖｃｃ及び電源電圧Ｖｃｃ２に供給する電力が不足する状態となってしまう。すると、駆動回路１２及びＣＰＵ１３の動作を継続できなくなるため、起動回路１３０から電力を供給させる必要がある。しかしながら、起動回路１３０を用いてコンデンサＣｉｎに充電された入力電圧Ｖｉｎから電源電圧Ｖｃｃを供給する場合、入力電圧Ｖｉｎと電源電圧Ｖｃｃ２との電位差が大きいため、損失が大きくなる。これにより、スイッチング電源４００の無負荷状態の電源効率が低下してしまう課題が生じる。そこで、タイマー制御部１１６を用いて、最長停止期間Ｔｏｆｆ＿ｍａｘを設けることで、トランスＴ４の補助巻線Ｐ２から供給される電源電圧Ｖｃｃが不足しないように制御を行っている。

ところで、停止期間の最長停止期間Ｔｏｆｆ＿ｍａｘが長いほど、スイッチング電源４００の１次側の電流による抵抗損失や、ＦＥＴ１及びＦＥＴ２のスイッチング損失を低減できる。しかしながら、最長停止期間Ｔｏｆｆ＿ｍａｘを長くすると、コンデンサＣ４の電荷が放電してしまい、電源電圧Ｖｃｃが低下する。そして、電源電圧Ｖｃｃが低下することで、起動回路１３０が動作してしまうといった課題や、ブートストラップ回路のコンデンサＣ６の電荷が放電してしまい、駆動回路１４のＶＨ端子の電圧が不足してしまうという課題が生じる。そこで、停止期間における最長停止期間Ｔｏｆｆ＿ｍａｘを長くするために、電源電圧Ｖｃｃの目標電圧を高く設定してもよい。この場合、ＣＰＵ１３の外部記憶部１１３に、電源電圧Ｖｃｃの閾値が複数記憶されており、ＣＰＵ１３はこれらの閾値を読み出して、ＡＤ＿Ｖｃｃ信号と比較する閾値を通常時よりも高い閾値に変更する。これにより、ＣＰＵ１３は、電源電圧Ｖｃｃの目標電圧を高く設定することができる。

なお、図７（Ａ）や図７（Ｂ）に示す状態において、図７（Ｃ）と同様に電源電圧Ｖｃｃの目標電圧を高く設定してしまうと、前述したように、駆動回路１４などの損失が増大してしまう。このため、停止期間の長さに応じて、電源電圧Ｖｃｃの目標電圧を可変にして設定する制御が有用である。ＣＰＵ１３は、クロック信号に基づいてタイマー制御部１１６によって時間の経過を計測することができる。ＣＰＵ１３は、スイッチング期間から停止期間に移行するとタイマー制御部１１６により時間の計測を開始し、停止期間の長さを測定する。

また、図７（Ｃ）のように、スイッチング期間が短い場合には、スイッチング期間が始まる直前に電源電圧Ｖｃｃの制御を実行する（図７（Ｃ）（ｉ）参照）。これにより、電源電圧Ｖｃｃの電圧値が不足している場合に、スイッチング期間においてＦＥＴ４をオンする制御が間に合わないことを防止できる。このように、制御部４１０が、ＦＥＴ４を制御することによって、電源電圧Ｖｃｃの制御を最適なタイミングで実行できるようになる。

［スイッチング電源の制御］
図８は実施例２のＣＰＵ１３による、スイッチング電源４００の制御シーケンスを説明するフローチャートである。スイッチング電源４００に入力電圧Ｖｉｎが供給されると、ＣＰＵ１３はＳ６００以降の制御を開始する。Ｓ６００でＣＰＵ１３は、電源電圧Ｖｃｃの制御を開始する。Ｓ６０１でＣＰＵ１３は、フラグＮに０を設定し、主記憶部１１２に記憶する。フラグＮは、図７（Ａ）で説明したフィードバック制御周期において、Ｖｃｃ制御を実行するかＶｉｎ補正演算を行うかを決定するための指標となるフラグである。Ｓ６０２では、フィードバック部１５１からのＡＤ＿ＦＢ信号と、ＡＤ＿Ｖｉｎ信号に基づく入力電圧Ｖｉｎの補正演算の結果（入力電圧Ｖｉｎの補正値は、電源起動時にはＣＰＵ１３の記憶された所定の初期値で制御を開始し、その後は、Ｓ６０５で演算される値を用いる）とに基づき、ＦＥＴ１とＦＥＴ２のオン時間を演算する。この演算は、すなわちフィードバック演算である。

Ｓ６０３でＣＰＵ１３は、フラグＮが０か否かを判断し、フラグＮが０であると判断した場合に、処理をＳ６０４に進める。Ｓ６０３でＣＰＵ１３は、フラグＮが０ではないと判断した場合（例えば、１の場合）には、処理をＳ６０５に進める。Ｓ６０４でＣＰＵ１３は、ＡＤ＿Ｖｃｃ信号に基づき電源電圧Ｖｃｃを検知し、ＦＥＴ４のオン、オフ制御を行い電源電圧Ｖｃｃの制御を行う（Ｖｃｃ制御）（図７（Ａ）のｔ２１）。なお、Ｓ６０４の制御を実行し、ＦＥＴ４のオン、オフの状態を切り替えるタイミングを、図７（Ａ）で説明した補助巻線Ｐ２にフォワード電圧が出力されるタイミングと重ならないようにする。これにより、ＦＥＴ４のスイッチング動作をゼロ電流スイッチングにすることができ、ＦＥＴ４のスイッチング損失を低減することができる。Ｓ６０６でＣＰＵ１３は、フラグＮを１とする。

Ｓ６０５でＣＰＵ１３は、電源電圧制御以外の制御を行う、すなわちＡＤ＿Ｖｉｎ信号に基づき入力電圧Ｖｉｎを検知し、入力電圧Ｖｉｎに応じたＦＥＴ１のオン時間の補正値を演算する（Ｖｉｎ補正演算）（図７（Ａ）のｔ２２）。Ｓ６０７でＣＰＵ１３は、フラグＮを０にして処理をＳ６０８に進める。Ｓ６０８でＣＰＵ１３は、Ｓ６０２のフィードバック演算結果に基づき、ＦＥＴ１とＦＥＴ２の制御値（設定値）をタイマー制御部１１６の設定値用メモリに設定し、この設定値に基づいて制御信号ＤＳ１、ＤＳ２のＰＷＭ出力を行う。このように、スイッチング電源４００の連続制御状態においては、次の２つの周期が繰り返されている。すなわち、電源電圧Ｖｃｃの制御とフィードバック制御とが行われるフィードバック制御周期ｔ２１と、入力電圧Ｖｉｎの補正演算とフィードバック制御とが行われるフィードバック制御周期ｔ２２とが繰り返されている。

Ｓ６０９でＣＰＵ１３は、フィードバック部１５１からのＡＤ＿ＦＢ信号が閾値電圧Ｖｒｅｆ未満になったか否かを判断する。Ｓ６０９でＣＰＵ１３は、ＡＤ＿ＦＢ信号が閾値電圧Ｖｒｅｆ未満になったことを比較制御部１１８によって検知すると、スイッチング電源４００が軽負荷状態であると判断し、処理をＳ６１０に進める。Ｓ６０９でＣＰＵ１３は、ＡＤ＿ＦＢ信号が閾値電圧Ｖｒｅｆ未満ではないと判断した場合、スイッチング電源４００は軽負荷状態ではないと判断し、処理をＳ６１１に進める。Ｓ６１１でＣＰＵ１３は、電源電圧Ｖｃｃの制御目標電圧を所定の電圧値である低い電圧値に設定し、処理をＳ６０２に戻す。軽負荷状態ではないときに電源電圧Ｖｃｃの制御の目標電圧を低い電圧値に設定する理由は上述したとおりであり、ＣＰＵ１３は、スイッチング期間を継続する場合には、出力電圧Ｖｏｕｔの負荷が極端に低い状態ではないと判断している。

Ｓ６１０でＣＰＵ１３は、間欠制御の停止期間に移行し、図７（Ｂ）及び図７（Ｃ）に示すように、ＦＥＴ１及びＦＥＴ２をオフ状態のまま保持する。また、ＣＰＵ１３は、タイマー制御部１１６によって停止期間の時間経過の計測を開始する。Ｓ６１２でＣＰＵ１３は、間欠制御の停止期間において、スリープ制御用のスイッチＳＷ１をオフすることで、ＣＰＵ１３のブロック２の電源をオフ状態とし、電源電圧Ｖｃｃの制御を停止している。図６で説明したように、ＣＰＵ１５、ＣＰＵ１６等を用いて、ブロック２における消費電力を低減させる省電力モードとしてもよい。

Ｓ６１３でＣＰＵ１３は、フィードバック部１５１からのＡＤ＿ＦＢ信号が、比較制御部１１８の閾値電圧Ｖｒｅｆ以上であるか否かを判断する。Ｓ６１３でＣＰＵ１３は、ＡＤ＿ＦＢ信号が閾値電圧Ｖｒｅｆ以上であると判断した場合、処理をＳ６１５に進める。Ｓ６１５でＣＰＵ１３は、スイッチＳＷ１をオンしてスイッチング期間に移行する。また、ＣＰＵ１３は、電源電圧Ｖｃｃの制御を開始する。Ｓ６１６でＣＰＵ１３は、電源電圧Ｖｃｃの制御の目標電圧を所定の電圧値である低い電圧値に設定する。ここで、間欠制御の停止期間が最長停止期間Ｔｏｆｆ＿ｍａｘに到達する前に、ＡＤ＿ＦＢ信号が比較制御部１１８の閾値電圧Ｖｒｅｆ以上であることを判断した場合、ＣＰＵ１３は、Ｓ６１１の処理と同様の判断を行う。すなわち、ＣＰＵ１３は、出力電圧Ｖｏｕｔの負荷が極端に低い状態ではないと判断している。Ｓ６１３でＣＰＵ１３は、ＡＤ＿ＦＢ信号が比較制御部１１８の閾値電圧Ｖｒｅｆ未満であると判断した場合、処理をＳ６１４に進める。

Ｓ６１４でＣＰＵ１３は、タイマー制御部１１６によって間欠制御の停止期間が開始されてから最長停止期間Ｔｏｆｆ＿ｍａｘが経過したか否かを判断する。Ｓ６１４でＣＰＵ１３は、最長停止期間Ｔｏｆｆ＿ｍａｘが経過したと判断した場合には、処理をＳ６１７に進める。Ｓ６１７でＣＰＵ１３は、スリープ制御用のスイッチＳＷ１をオンしてスイッチング期間に移行する。また、ＣＰＵ１３は、電源電圧Ｖｃｃの制御を開始する。Ｓ６１８でＣＰＵ１３は、電源電圧Ｖｃｃの制御の目標電圧を所定の電圧値よりも高い電圧値に設定し、処理をＳ６１９に進める。間欠制御の停止期間が最長停止期間Ｔｏｆｆ＿ｍａｘに到達したと判断した場合には、ＣＰＵ１３は出力電圧Ｖｏｕｔの負荷が極端に低い状態であると判断し、電源電圧Ｖｃｃの制御の目標電圧を高く設定している。Ｓ６１４でＣＰＵ１３は、間欠制御の停止期間が最長停止期間Ｔｏｆｆ＿ｍａｘに到達していないと判断した場合、処理をＳ６１３に戻し間欠制御を継続する。Ｓ６１９でＣＰＵ１３は、フラグＮ＝０として処理をＳ６０２に戻す。このように、停止期間からスイッチング期間に移行する際には、Ｓ６１５又はＳ６１７で予め電源電圧Ｖｃｃの制御を開始しておく。これにより、ＦＥＴ１及びＦＥＴ２のスイッチング動作を開始する直前に、Ｓ６０４で電源電圧Ｖｃｃの制御を実行してＦＥＴ４のオン、オフを制御できるようにしている。以上の制御を繰り返し行うことによって、ＣＰＵ１３はスイッチング電源４００の制御を行っている。

実施例２のスイッチング電源４００は、下記の特徴を有している。
・制御部４１０がＦＥＴ１及びＦＥＴ２による出力電圧Ｖｏｕｔのフィードバック制御と、ＦＥＴ４による電源電圧Ｖｃｃの制御の両方を行っている。
・間欠制御の停止期間や、ＦＥＴ１及びＦＥＴ２のスイッチング動作のタイミングや周期等、スイッチング電源４００の制御情報に基づき、電源電圧Ｖｃｃの制御を行うタイミングを決定している。
・少なくとも、間欠制御の停止期間に、電源電圧Ｖｃｃの制御を停止する期間を有している。電源電圧Ｖｃｃの制御を停止する期間中において、電源電圧Ｖｃｃを検知するために用いられるＡＤコンバータの電源を停止する、又は、供給されるクロックの停止や、クロックダウンなど省電力モードに移行させる。これにより、ＣＰＵ１３の消費電力を低減させている。
・少なくとも、連続制御の期間中に、電源電圧Ｖｃｃの制御を停止する期間を有している。
・フィードバック制御周期の整数倍のタイミングごとに、電源電圧Ｖｃｃの制御を行っている。
・間欠制御の停止期間の長さに応じて、電源電圧Ｖｃｃを制御する目標電圧値を可変にしている。
・間欠制御のスイッチング期間に移行する直前に、電源電圧Ｖｃｃの制御（ＦＥＴ４のオン、オフ制御）を実行する。

なお、スイッチング電源４００の、電源電圧Ｖｃｃの制御方法は、実施例１のスイッチング電源１００にも適用できる。同様に、実施例１で説明した、電源電圧Ｖｃｃの制御方法は、実施例２のスイッチング電源４００にも適用できる。よって、スイッチング電源４００を制御する制御部４１０が、電源電圧Ｖｃｃの電圧値情報と、ＦＥＴ１及びＦＥＴ２のスイッチング情報とに基づき、ＦＥＴ４を用いて制御部４１０の電源電圧Ｖｃｃを制御する。これにより、スイッチング電源の制御部の電源電圧を、回路規模の少ない構成で、適切な電圧値に制御し、軽負荷時のスイッチング電源の効率を改善できる。以上、実施例２によれば、軽負荷時の制御部における消費電力を低減させ、軽負荷時の電源の効率を改善することができる。

実施例３で説明するスイッチング電源１０００は、実施例２で説明したスイッチング電源４００と比較して平滑手段であるコンデンサＣ４１が追加されている。そして、補助巻線Ｐ２から出力されるフォワード電圧を、コンデンサＣ４１で平滑している点が異なっている。実施例３では、コンデンサＣ４１に充電された電圧Ｖｐ２から、ＦＥＴ４のパルス制御によって、電源電圧Ｖｃｃを出力する方法を説明する。なお、実施例３においても、実施例１、２と同様に、スイッチング期間では電源電圧Ｖｃｃの制御有りとし、間欠制御における停止期間では電源電圧Ｖｃｃの制御無しとする。

［スイッチング電源］
図９は実施例３のスイッチング電源１０００であり、コンデンサＣ４１、第１のコンデンサであるコンデンサＣ４２を追加した点以外はスイッチング電源４００と同じである。コンデンサＣ４２は、ＦＥＴ４のゲート端子〜ソース端子間に接続されている。コンデンサＣ４１は、補助巻線Ｐ２から出力される電圧を平滑するコンデンサである。また、コンデンサＣ４２はＦＥＴ１の抵抗値を変化させるためのコンデンサである。なお、スイッチング電源１００や、スイッチング電源４００では記載を省略した、ＦＥＴ４の駆動回路（ＦＥＴ４を制御するために、ＦＥＴ４のゲート端子には、ＦＥＴ４１が抵抗Ｒ４３を介して接続されている）を示してある。最初に、ＦＥＴ４の駆動回路の説明を行う。ＦＥＴ４＿Ｄｒｉｖｅ信号は、所定の幅のパルス信号としてＦＥＴ４１のゲート端子に入力される。ＦＥＴ４＿Ｄｒｉｖｅ信号がハイ状態になると、ＦＥＴ４１はオン状態となり、抵抗Ｒ４３を介してコンデンサＣ４２に電圧が充電される状態となる。コンデンサＣ４２に充電される電圧が増加するほど、ＦＥＴ４のドレイン−ソース間の抵抗値が徐々に低下し、ＦＥＴ４はオン状態となる。

［ＦＥＴ４の制御方法］
図１０（Ａ）は、ＦＥＴ４の制御方法の説明図である。図１０（Ａ）で（ｉ）は電源電圧Ｖｃｃの制御タイミングを示し、（ｉｉ）はＡＤ＿Ｖｃｃ信号の波形を示し、点線でＡＤ＿Ｖｃｃ信号の目標値を示す。（ｉｉｉ）はＦＥＴ４＿Ｄｒｉｖｅ信号の波形を示す。図１０（Ａ）は、ＦＥＴ４をパルス出力で制御する方法を説明している。ＣＰＵ１３は、下向きの矢印で示すタイミングにおいて、ＡＤ＿Ｖｃｃ信号に基づき、電源電圧Ｖｃｃの電圧値を検知している。電源電圧Ｖｃｃの制御タイミングにおいて、ＡＤ＿Ｖｃｃ信号の電圧値が、ＡＤ＿Ｖｃｃ信号の目標値よりも低い場合には、ＦＥＴ４をオン状態にするため、ＦＥＴ４＿Ｄｒｉｖｅ信号にハイレベルのパルスを出力する。このように、電源電圧Ｖｃｃの制御タイミングにおいて、ＡＤ＿Ｖｃｃ信号が目標値よりも低いタイミングで、ＦＥＴ４＿Ｄｒｉｖｅ信号がハイレベルとなっている。

図１０（Ｂ）は、ＦＥＴ４＿Ｄｒｉｖｅ信号のパルス幅と入力電圧Ｖｉｎ（すなわち、ＡＤ＿Ｖｉｎ信号）の相関を示すグラフである。図１０（Ｂ）は、横軸にＡＤ＿Ｖｉｎ信号を、縦軸にＦＥＴ４＿Ｄｒｉｖｅ信号のパルス幅を示す。ＦＥＴ４＿Ｄｒｉｖｅ信号のパルス幅は、ＡＤ＿Ｖｉｎ信号の電圧値（Ｖｉｎの電圧値）に基づき決定される。

ここで、ＦＥＴ４＿Ｄｒｉｖｅ信号のパルス幅を、入力電圧Ｖｉｎの電圧値に基づき変更する理由を説明する。入力電圧Ｖｉｎの電圧値が高くなると、補助巻線Ｐ２から出力されるフォワード電圧が高くなるため、コンデンサＣ４１の電圧Ｖｐ２の電圧値も高くなる。電源電圧Ｖｃｃは一定の電圧に制御されているため、入力電圧Ｖｉｎの電圧値が大きくなると、電圧Ｖｐ２と電源電圧Ｖｃｃとの電位差が大きくなる。また、ＦＥＴ４のドレイン−ソース間に流れる電流は、次の式（１）で決定される。このため、入力電圧Ｖｉｎの電圧値が大きくなると、ＦＥＴ４のドレイン−ソース間に流れる電流のピーク値が大きくなってしまう。なお、ＦＥＴ４のオン抵抗とは、ＦＥＴ４がオンしたときのＦＥＴ４の抵抗である。
ＦＥＴ４のドレイン−ソース間電流
＝（Ｖｐ２−Ｖｃｃ）÷ＦＥＴ４のオン抵抗・・・式（１）

ＦＥＴ４のドレイン−ソース間に流れる電流のピーク値が大きくなると、ＦＥＴ４に定格電流の大きい素子を用い、かつ、コンデンサＣ４にリプル電流定格の大きい素子を用いる必要がある。そうすると、スイッチング電源１０００のコストが増加してしまう。また、電源電圧Ｖｃｃの電圧リプルも大きくなるため、電源電圧Ｖｃｃの電圧精度が低下してしまう課題がある。

実施例３のスイッチング電源１０００では、ＦＥＴ４＿Ｄｒｉｖｅ信号のパルス幅を、入力電圧Ｖｉｎの電圧値に基づき変更することで、ＦＥＴ４のオン抵抗を制御している。前述したように、コンデンサＣ４２の電圧の増加に伴い、ＦＥＴ４のドレイン−ソース間の抵抗値が徐々に低下するため、ＦＥＴ４＿Ｄｒｉｖｅ信号のパルス幅によって、ＦＥＴ４のオン抵抗を制御することができる。そのため、入力電圧Ｖｉｎが高くなった場合には、ＦＥＴ４＿Ｄｒｉｖｅ信号のパルス幅を短くすることで、ＦＥＴ４のドレイン−ソース間の電流のピーク値の増大を抑えることができる。また、入力電圧Ｖｉｎが低くなった場合には、ＦＥＴ４＿Ｄｒｉｖｅ信号のパルス幅を長くすることで、電源電圧Ｖｃｃに十分な電流を供給することができる。このように、実施例３では、入力電圧Ｖｉｎが大きくなるほど、ＦＥＴ４＿Ｄｒｉｖｅ信号のパルス信号の幅を小さい幅にする。なお、実施例３では、コンデンサＣ４２を用いてＦＥＴ４のオン抵抗を制御した。しかし、例えば、コンデンサＣ４２を用いずに、ＦＥＴ４の内蔵容量を用いてもよい。以上、実施例３によれば、軽負荷時の制御部における消費電力を低減させ、軽負荷時の電源の効率を改善することができる。

［実施例１〜実施例３の変形例］
図１１は、実施例１〜実施例３で説明した、ＦＥＴ４を用いた電源電圧Ｖｃｃの制御方法を適用可能なスイッチング電源の回路方式の例として、図１１（Ａ）〜（Ｆ）にスイッチング電源の回路ブロック図を示している。以下の説明において、すでに説明した素子等については同じ符号を付し、説明を省略する。また、図１１には、すでに説明した回路と異なる部分を説明するために、必要な箇所のみを抽出して描画している。

図１１（Ａ）に示す、スイッチング電源９０１は、スイッチング電源１００に対して、トランスＴ９１の補助巻線Ｐ２をフォワード電圧出力に変更した方式である。
図１１（Ｂ）に示す、スイッチング電源９０２は、スイッチング電源４００に対して、トランスＴ９２の補助巻線Ｐ２をフライバック電圧出力に変更した方式である。
図１１（Ｃ）に示す、スイッチング電源９０３は、スイッチング電源４００に対して、トランスＴ９３を２次巻線Ｓ１にフォワード電圧を出力するトランスに変更した方式である。コイルＬ２１及びダイオードＤ２２は、２次側平滑用の素子である。
図１１（Ｄ）に示す、スイッチング電源９０４は、スイッチング電源９０３に対して、トランスＴ９４の補助巻線Ｐ２をフライバック電圧出力に変更した方式である。
図１１（Ｅ）に示す、スイッチング電源９０５は、トランスＴ９５の１次巻線Ｐ１の他端に第３のコンデンサである電流共振コンデンサＣ９が直列に接続された回路がＦＥＴ１に並列接続されており、ＦＥＴ１及びＦＥＴ２が直列接続された回路で制御する、電流共振方式のスイッチング電源である。ダイオードＤ２３、Ｄ２４は、２次巻線Ｓ１、Ｓ２に誘起された電圧をそれぞれ整流するために用いられるダイオードである。スイッチング電源９０５は、トランスＴ９５の補助巻線Ｐ２に、１次巻線Ｐ１に印加された正位相のフォワード電圧を電源電圧Ｖｃｃの制御に利用する方式である。
図１１（Ｆ）に示す、スイッチング電源９０６は、スイッチング電源９０５に対して、トランスＴ９６の補助巻線Ｐ２に、１次巻線Ｐ１に印加された負位相のフォワード電圧を電源電圧Ｖｃｃの制御に利用する方式である。

また、図１１（Ａ）〜（Ｆ）には、出力電圧Ｖｏｕｔをフィードバック制御する方法を示していない。しかし、実施例１〜２で説明した、フィードバック部１５０、フィードバック部１５１、フィードバック部１５２のいずれを適用してもよく、フィードバック方法は限定されない。なお、実施例３で説明した制御方法を適用する場合には、図１１（Ａ）〜（Ｆ）の回路に対して、補助巻線Ｐ２から出力される電圧を平滑するコンデンサＣ４１を追加する必要がある。

図１１（Ａ）〜（Ｆ）に示すように、実施例１〜実施例３で説明した、ＦＥＴ４を用いた電源電圧Ｖｃｃの制御方法は、種々の電源装置に適用できる。例えば、スイッチング電源の制御方式やトランスが異なる場合や、補助巻線Ｐ２に生じる電圧がフォワード電圧や、フライバック電圧の場合でも、同様に適用できる。以上、変形例においても、軽負荷時の制御部における消費電力を低減させ、軽負荷時の電源の効率を改善することができる。

実施例１〜３で説明した電源装置であるスイッチング電源は、例えば画像形成装置の低圧電源、すなわちコントローラ（制御部）やモータ等の駆動部へ電力を供給する電源として適用可能である。以下に、実施例１〜３のスイッチング電源が適用される画像形成装置の構成を説明する。

［画像形成装置の構成］
画像形成装置の一例として、レーザビームプリンタを例にあげて説明する。図１２に電子写真方式のプリンタの一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ３００は、静電潜像が形成される像担持体としての感光ドラム３１１、感光ドラム３１１を一様に帯電する帯電部３１７（帯電手段）、感光ドラム３１１に形成された静電潜像をトナーで現像する現像部３１２（現像手段）を備えている。そして、感光ドラム３１１に現像されたトナー像をカセット３１６から供給された記録材としてのシート（不図示）に転写部３１８（転写手段）によって転写して、シートに転写したトナー像を定着器３１４で定着してトレイ３１５に排出する。この感光ドラム３１１、帯電部３１７、現像部３１２、転写部３１８が画像形成部である。また、レーザビームプリンタ３００は、実施例１〜３で説明した電源装置１４００を備えている。なお、実施例１〜３の電源装置１４００を適用可能な画像形成装置は、図１２に例示したものに限定されず、例えば複数の画像形成部を備える画像形成装置であってもよい。更に、感光ドラム３１１上のトナー像を中間転写ベルトに転写する一次転写部と、中間転写ベルト上のトナー像をシートに転写する二次転写部を備える画像形成装置であってもよい。

レーザビームプリンタ３００は、画像形成部による画像形成動作や、シートの搬送動作を制御するコントローラ３２０を備えており、実施例１〜３に記載の電源装置１４００は、例えばコントローラ３２０に電力を供給する。また、実施例１〜３に記載の電源装置１４００は、感光ドラム３１１を回転するため又はシートを搬送する各種ローラ等を駆動するためのモータ等の駆動部に電力を供給する。すなわち、実施例１〜３の負荷は、コントローラ３２０や駆動部に相当する。実施例４の画像形成装置は、省電力を実現する待機状態（例えば、省電力モードや待機モード）にある場合に、例えばコントローラ３２０のみに電力を供給する等、負荷を軽くして消費電力を低減させることができる。コントローラ３２０は、省電力モードに移行したときに、実施例２のスイッチング電源４００のフィードバック部１５１にハイレベルの２４ＶＯＵＴを出力してもよい。すなわち、実施例４の画像形成装置では、省電力モード時に、実施例２、３で説明したスイッチング電源４００が軽負荷時の間欠制御を行う。以上、実施例４によれば、軽負荷時の制御部における消費電力を低減させ、軽負荷時の電源の効率を改善することができる。

１１０ 制御部
１５０ フィードバック部
ＦＥＴ１ 電界効果トランジスタ
ＦＥＴ４ 電界効果トランジスタ
Ｔ１ トランス

Claims (15)

1. １次巻線、２次巻線及び補助巻線を有するトランスと、
   前記１次巻線に供給する電力を制御する第１のスイッチ素子と、
   前記２次巻線に誘起された電圧に応じた信号を出力するフィードバック手段と、
   前記補助巻線に誘起された電圧に応じた電源電圧によって動作し、前記フィードバック手段から出力された前記信号に基づいて前記第１のスイッチ素子のオン時間を制御するフィードバック制御を行う制御手段と、
   を備え、前記制御手段は、前記第１のスイッチ素子のオン又はオフを繰り返すスイッチング期間を繰り返す連続制御と、前記スイッチング期間と前記第１のスイッチ素子のオン又はオフを停止させる停止期間とを繰り返す間欠制御と、を行うことが可能な電源装置であって、
   前記補助巻線から前記電源電圧を供給する経路に接続された第２のスイッチ素子を備え、
   前記制御手段は、前記スイッチング期間においては前記電源電圧に基づいて前記第２のスイッチ素子のスイッチング動作を制御する電源電圧制御を行い、前記停止期間においては前記第２のスイッチ素子の前記スイッチング動作を停止することにより前記電源電圧制御を行わない期間を有することを特徴とする電源装置。
2. 前記フィードバック手段から出力された前記信号に基づいて所定の負荷の状態よりも軽い状態である軽負荷状態であることを検知する検知手段を備え、
   前記制御手段は、前記検知手段によって軽負荷状態であることが検知された場合には、前記間欠制御を行うことを特徴とする請求項１に記載の電源装置。
3. 前記制御手段は、
   前記１次巻線に入力される入力電圧に基づいて前記第１のスイッチ素子のオン時間を補正する補正制御を行うことが可能であり、
   前記連続制御において前記フィードバック制御を行う際に、前記フィードバック制御を行う周期の整数倍の周期で前記電源電圧制御を実行し、前記電源電圧制御を実行しない周期においては前記補正制御を含む、前記電源電圧制御以外の制御を行うことを特徴とする請求項２に記載の電源装置。
4. 前記制御手段は、前記検知手段によって前記軽負荷状態ではないと判断され、前記スイッチング期間を継続する場合には、前記電源電圧の目標電圧を所定の電圧値に設定することを特徴とする請求項３に記載の電源装置。
5. 前記制御手段は、前記停止期間中に前記検知手段によって前記軽負荷状態ではないと判断された場合には、前記目標電圧を前記所定の電圧値に設定し前記スイッチング期間に移行することを特徴とする請求項４に記載の電源装置。
6. 前記制御手段は、前記停止期間中に前記停止期間の長さが所定の長さとなった場合には、前記目標電圧を前記所定の電圧値よりも高い電圧値に設定し前記スイッチング期間に移行することを特徴とする請求項５に記載の電源装置。
7. 前記制御手段は、前記停止期間の長さに応じて前記目標電圧を設定することを特徴とする請求項６に記載の電源装置。
8. 前記制御手段は、前記スイッチング期間において、前記補助巻線にフライバック電圧が発生していないタイミングで、前記第２のスイッチ素子のオン又はオフを制御することを特徴とする請求項１から請求項７のいずれか１項に記載の電源装置。
9. 前記制御手段は、前記スイッチング期間において、前記補助巻線にフォワード電圧が発生していないタイミングで、前記第２のスイッチ素子のオン又はオフを制御することを特徴とする請求項１から請求項７のいずれか１項に記載の電源装置。
10. 前記補助巻線に誘起された電圧を整流する整流手段と、
    前記整流手段により整流された電圧を平滑する平滑手段と、
    前記平滑手段から、前記電源電圧を供給する経路に接続された第２のスイッチ素子と、
    前記第２のスイッチ素子のオン抵抗を制御する手段と、
    を備え、
    前記制御手段は、前記スイッチング期間において前記電源電圧が目標電圧よりも低くなった場合には、前記第２のスイッチ素子のオン抵抗を低くすることを特徴とする、請求項１から請求項７のいずれか１項に記載の電源装置。
11. 前記第２のスイッチ素子はＦＥＴであり、
    前記第２のスイッチ素子のゲート端子とドレイン端子との間には第１のコンデンサが接続されており、
    前記制御手段は、パルス信号を出力し、パルス幅に応じて生じる、前記第１のコンデンサの電圧によって、前記第２のスイッチ素子のオン抵抗を制御することを特徴とする、請求項１０に記載の電源装置。
12. 前記制御手段は、前記１次巻線に入力される入力電圧が大きくなるほど、前記パルス信号の幅を小さい幅に設定し、前記第２のスイッチ素子のオン抵抗を高くすることを特徴とする請求項１１に記載の電源装置。
13. 前記１次巻線に直列に接続された前記第１のスイッチ素子と、
    前記トランスの前記１次巻線に並列に接続された第３のスイッチ素子と、
    前記第３のスイッチ素子に直列に接続され、前記第３のスイッチ素子とともに前記１次巻線に並列に接続された第２のコンデンサと、
    を備え、
    前記制御手段は、前記フィードバック手段から出力された前記信号に基づいて、前記第１のスイッチ素子のオン時間及び前記第３のスイッチ素子のオン時間の少なくとも１つを制御することを特徴とする請求項１から請求項１２のいずれか１項に記載の電源装置。
14. 前記１次巻線に並列に接続された前記第１のスイッチ素子と、
    前記第１のスイッチ素子に直列に接続された第４のスイッチ素子と、
    前記１次巻線に直列に接続され、前記１次巻線とともに前記第１のスイッチ素子に並列に接続された第３のコンデンサと、
    を備え、
    前記制御手段は、前記フィードバック手段から出力された前記信号に基づいて、前記第１のスイッチ素子のオン時間及び前記第４のスイッチ素子のオン時間の少なくとも１つを制御することを特徴とする請求項１から請求項７、または、請求項９から請求項１２のいずれか１項に記載の電源装置。
15. 記録材に画像を形成する画像形成手段と、
    前記画像形成手段を制御するコントローラと、
    請求項１から請求項１４のいずれか１項に記載の電源装置と、
    を備えることを特徴とする画像形成装置。

Images