JP2021125941A - 電源装置及び画像形成装置 - Google Patents

Abstract

【課題】電源装置の効率と静音性を両立させること。【解決手段】１次側と２次側が絶縁されたトランスＴ１と、トランスＴ１の１次巻線Ｐ１に直列に接続されたＦＥＴ１と、トランスＴ１の１次巻線Ｐ１と並列に接続されたＦＥＴ２とコンデンサＣ２とが直列に接続された直列回路と、トランスＴ１の２次側から出力される出力電圧に基づいてフィードバック電圧を生成するフィードバック回路１３０と、フィードバック電圧に基づいてＦＥＴ１及びＦＥＴ２のスイッチング動作を制御するＣＰＵ１０と、トランスＴ１の１次巻線Ｐ１に入力される入力電圧を検知する入力電圧検知回路１２０と、を備え、ＣＰＵ１０はＦＥＴ１及びＦＥＴ２を交互にスイッチング動作を行う動作期間とスイッチング動作を停止する停止期間とを交互に繰り返す間欠動作を実行させ、入力電圧検知回路１２０により検知された入力電圧に基づいて動作期間におけるＦＥＴ１のスイッチング回数を決定する。【選択図】図１

Description

本発明は、電源装置及び画像形成装置に関し、特にアクティブクランプ方式のスイッチング電源装置の軽負荷時の制御に関する。

商用交流電源等から入力された交流電圧を直流電圧に変換するアクティブクランプ方式のスイッチング電源装置では、軽負荷時の電源効率（以下、効率という）を向上させるために間欠制御を行う場合がある。しかしながら、交流電源の電圧実効値（以下、電源電圧という）によっては、間欠動作を行っても効率を向上できない場合がある。

交流電源の電圧実効値によらず効率を向上させるために、電源電圧に基づいてメインスイッチ（メインのスイッチング素子）のオン時間を制御する方法が提案されている（例えば特許文献１参照）。特許文献１で提案されている方法では、電源電圧が低下するほどメインスイッチのオン時間を長くすることにより、電源電圧が変化した場合であっても、スイッチング電源の効率を向上させている。

特開２０１９−６８４９１号公報

電源電圧に応じてメインスイッチのオン時間の制御を行うと、電源電圧が広い範囲で変化する場合には、メインスイッチのオン時間も大きく変化させる必要がある。しかしながら、メインスイッチのオン時間を大きく変化させると、トランスの磁歪音が増大する場合がある。そのため、電源電圧に応じてメインスイッチのオン時間を制御する方法では、効率と静音性を両立できる電源電圧の範囲が制限されるという課題があった。

本発明は、このような状況のもとでなされたもので、電源装置の効率と静音性を両立させることを目的とする。

上述した課題を解決するために、本発明では、以下の構成を備える。

（１）１次巻線、２次巻線、及び補助巻線を有し、１次側と２次側が絶縁されたトランスと、前記トランスの１次巻線に直列に接続された第１のスイッチング素子と、前記トランスの１次巻線と並列に接続された、第２のスイッチング素子とコンデンサとが直列に接続された直列回路と、前記トランスの２次側から出力される出力電圧に基づいてフィードバック電圧を生成するフィードバック手段と、前記フィードバック手段により生成されたフィードバック電圧に基づいて前記第１のスイッチング素子及び前記第２のスイッチング素子のスイッチング動作を制御する制御手段と、前記トランスの１次巻線に入力される入力電圧を検知する検知手段と、を備え、前記制御手段は、前記第１のスイッチング素子及び前記第２のスイッチング素子を交互にオン又はオフするスイッチング動作を行う第１の期間と、前記スイッチング動作を停止する第２の期間と、を交互に繰り返す間欠動作を制御し、前記検知手段により検知された入力電圧に基づいて、前記第１の期間における前記第１のスイッチング素子のスイッチング回数を決定することを特徴とする電源装置。

（２）シートに画像形成を行う画像形成部と、前記（１）に記載の電源装置と、を備えることを特徴とする画像形成装置。

本発明によれば、電源装置の効率と静音性を両立させることができる。

実施例１〜３の電源装置の構成を示す回路図 実施例１の電源装置の軽負荷時のＦＥＴの制御を説明する図 実施例１の電源装置の軽負荷時のＦＥＴの制御シーケンスを示すフローチャート 実施例２の電源装置の軽負荷時のＦＥＴの制御を説明する図 実施例２の電源装置の軽負荷時のＦＥＴの制御シーケンスを示すフローチャート 実施例３の画像形成装置の構成を示す断面図

以下に、図面を参照して本発明の実施の形態について詳細に説明する。

［スイッチング電源装置の構成］
初めに、図１を用いて本実施例のスイッチング電源装置１００について説明する。スイッチング電源装置１００は、交流電源１３から入力される交流電圧を用いて直流電圧を生成し、絶縁された２次側へ出力電圧Ｖｏｕｔを出力する。スイッチング電源装置１００は、出力電圧Ｖｏｕｔが一定の電圧になるように制御を行う。以下では、スイッチング電源装置１００の回路構成の詳細について説明する。

スイッチング電源装置１００は、１次側に平滑コンデンサＣｉｎと、絶縁型のトランスＴ１と、第１のスイッチング素子であるメインの電界効果トランジスタ（以下、ＦＥＴという）１と、第２のスイッチング素子である電圧クランプ用のＦＥＴ２を有している。更に、スイッチング電源装置１００は、１次側に電圧共振用のコンデンサＣ１と、電圧クランプ用のコンデンサＣ２と、制御部１１０と、入力電圧検知回路１２０と、を有している。また、スイッチング電源装置１００は、２次側には、トランスＴ１の２次側に誘起された電圧を整流し平滑する回路として、ダイオードＤｉｏｕｔ及びコンデンサＣｏｕｔを有している。更に、スイッチング電源装置１００は、２次側の電圧である出力電圧Ｖｏｕｔに関する情報を、１次側の制御部である制御部１１０に伝達するフィードバック手段としてフィードバック回路１３０を有している。なお、ダイオードＤｉ１はＦＥＴ１のボディダイオードであり、ダイオードＤｉ２はＦＥＴ２のボディダイオードである。

図１において、スイッチング電源装置１００には、交流電源１３から交流電圧が入力される。交流電源１３から入力された交流電圧は、ブリッジダイオードＢＤ１によって整流され、平滑コンデンサＣｉｎに充電される。コンデンサＣｉｎの低い側の電位をＤＣＬ、高い側の電位をＤＣＨとする。スイッチング電源装置１００の入力電圧Ｖｉｎは、電位ＤＣＨと電位ＤＣＬの電位差である。

トランスＴ１は、１次側に１次巻線Ｐ１、及び補助巻線Ｐ２、２次側に２次巻線Ｓ１を有している。トランスＴ１の１次巻線Ｐ１と直列にＦＥＴ１が接続されている。コンデンサＣ２とＦＥＴ２とが直列に接続されている。そして、コンデンサＣ２とＦＥＴ２とが直列に接続された直列回路は、１次巻線Ｐ１に並列に接続されている。また、電圧共振用コンデンサＣ１は、ＦＥＴ１に並列に接続されている。２次巻線Ｓ１には、トランスＴ１の１次巻線Ｐ１から、ＦＥＴ１のスイッチング動作によってエネルギーが供給される。ＦＥＴ１のスイッチング動作により補助巻線Ｐ２から出力される電圧ＶＦＷＤ１は、入力電圧検知回路１２０に供給される。なお、ダイオードＤｉ３及びコンデンサＣ３は、電圧ＶＦＷＤ１を整流平滑し、駆動部１１に供給される電源電圧Ｖｃｃを生成するために設けられている。

ＦＥＴ２及び電圧クランプ用のコンデンサＣ２から構成される回路は、アクティブクランプ回路である。アクティブクランプ回路は、ＦＥＴ１がスイッチング動作をする際に生じるサージ電圧を抑えることができる。そのため、スイッチング電源装置１００は、一般的なフライバック電源装置に比べて、より大きな電力を出力することが可能である。なお、ＦＥＴ２は、ＦＥＴ１及びＦＥＴ２が共にオフ状態となるデッドタイムを挟んで、ＦＥＴ１と交互にオン・オフされる。

なお、スイッチング電源装置１００は供給する負荷電流に応じてＦＥＴ1、ＦＥＴ２の動作状態が切り替わる。負荷電流が大きい場合は、ＦＥＴ１とＦＥＴ２は連続的に、且つ、交互にオン、オフされる連続動作となる。また、負荷電流が小さい場合は間欠動作に切り替わる。間欠動作の詳細については後述する。負荷電流の大小はスイッチング電源装置が電力を共有する負荷の状態によって変化する。例えば負荷がＣＰＵ（不図示）や記憶素子（不図示）を有するコントローラの場合であれば、コントローラが動作を停止している、又は動作の一部を制限している状態は、負荷電流が小さい第１の状態である。一方、コントローラが動作している状態は、負荷電流が大きい第２の状態である。

制御部１１０は、ＦＥＴ１及びＦＥＴ２を駆動するための回路であり、ＣＰＵ１０と駆動部１１から構成されている。制御手段であるＣＰＵ１０は、内部にクロック信号で動作する演算部を備えた汎用マイクロコンピュータであり、時間を計測するタイマを有している。ＣＰＵ１０は、ＲＯＭ（不図示）及びＲＡＭ（不図示）を有し、ＣＰＵ１０は、ＲＡＭを作業領域に用いて、ＲＯＭに格納された各種制御プログラムに基づいて、スイッチング電源装置１００の制御を行う。ＣＰＵ１０は、入力電圧検知回路１２０から出力される電圧ＶＦＷＤ２、及びフィードバック回路１３０から出力される電圧ＶＦＢに基づいて、ＦＥＴ１を制御する制御信号Ｓ１０、及びＦＥＴ２を制御する制御信号Ｓ１１の設定値を制御する。なお、設定値とは、ＦＥＴ１及びＦＥＴ２の制御開始タイミング、周期、オンデューティを指す。ＣＰＵ１０から出力された制御信号Ｓ１０及び制御信号Ｓ１１は、駆動部１１に入力される。なお、本実施例のスイッチング電源装置１００では、ＣＰＵ１０及び駆動部１１がＦＥＴ１及びＦＥＴ２を制御しているが、例えばＣＰＵ１０の代わりに、アナログ制御ＩＣ等を用いてもよい。

駆動手段である駆動部１１は、ＦＥＴ１及びＦＥＴ２を駆動するための回路である。駆動部１１は、ＣＰＵ１０から出力されたＰＷＭ信号である制御信号Ｓ１０、Ｓ１１に基づいて、ＦＥＴ１を駆動する駆動信号Ｓ２０をＦＥＴ１に出力し、ＦＥＴ２を駆動する駆動信号Ｓ２１をＦＥＴ２に出力する。

検知手段である入力電圧検知回路１２０は、ＦＥＴ１をスイッチングした際に補助巻線Ｐ２に生じる電圧ＶＦＷＤ１を整流平滑し、整流平滑された電圧ＶＦＷＤ１を分圧抵抗で分圧した電圧ＶＦＷＤ２をＣＰＵ１０に出力する回路である。入力電圧検知回路１２０は、補助巻線Ｐ２に生じた電圧ＶＦＷＤ１を整流平滑するためのダイオードＤｉ１２１及びコンデンサＣ１２１と、電圧ＶＦＷＤ１を分圧し、電圧ＶＦＷＤ２を出力するための分圧抵抗Ｒ１２１、Ｒ１２２によって構成されている。補助巻線Ｐ２に生じる電圧ＶＦＷＤ１と入力電圧Ｖｉｎとは、１次巻線Ｐ１の巻数ＴＮ１と補助巻線Ｐ２の巻数ＴＮ２を用いた、以下の（式１）に示す関係を有している。また、電圧ＶＦＷＤ２は、以下に示す（式２）のように表される。

ＶＦＷＤ１＝（ＴＮ２／ＴＮ１）×Ｖｉｎ ・・・（式１）
ＶＦＷＤ２＝（Ｒ１２１／（Ｒ１２１＋Ｒ１２２））×ＶＦＷＤ１・・・（式２）
（式１）より、入力電圧Ｖｉｎは（式３）のように表すことができる。

Ｖｉｎ＝ＶＦＷＤ１×（ＴＮ１／ＴＮ２）・・・（式３）
（式２）より、電圧ＶＦＷＤ１は（式４）のように表すことができる。

ＶＦＷＤ１＝ＶＦＷＤ２×（（Ｒ１２１＋Ｒ１２２）／Ｒ１２１）・・・（式４）
（式３）に（式４）を代入することにより、入力電圧Ｖｉｎは電圧ＶＦＷＤ２を用いて、（式５）のように表すことができる。

Ｖｉｎ＝（ＶＦＷＤ２×（（Ｒ１２１＋Ｒ１２２）／Ｒ１２１））
×（ＴＮ１／ＴＮ２）・・・（式５）
したがって、ＣＰＵ１０は、電圧ＶＦＷＤ１を分圧抵抗Ｒ１２１、Ｒ１２２を用いて分圧された電圧である電圧ＶＦＷＤ２を検知することで、（式５）により、入力電圧Ｖｉｎの電圧値を検知することができる。

フィードバック回路１３０は、スイッチング電源装置１００の出力電圧Ｖｏｕｔの情報をＣＰＵ１０へフィードバックするための回路である。そして、ＣＰＵ１０は、フィードバック回路１３０から出力される電圧ＶＦＢに基づいて、出力電圧Ｖｏｕｔを一定の電圧に保つように制御を行う。フィードバック回路１３０から出力される電圧ＶＦＢ（フィードバック電圧）は、出力電圧Ｖｏｕｔが低下すると上昇し、出力電圧Ｖｏｕｔが上昇すると低下する。

［軽負荷時におけるスイッチング電源装置の動作］
次に、図２を用いて、スイッチング電源装置１００から負荷に供給される負荷電流が小さい軽負荷時におけるＦＥＴ１及びＦＥＴ２の動作について説明する。

図２（Ａ）は、軽負荷で負荷電流が一定の場合における、ＦＥＴ１の制御信号Ｓ１０、及びＦＥＴ２の制御信号Ｓ１１と、出力電圧Ｖｏｕｔの時間の推移に伴う変化を示したタイミングチャートである。図２（Ａ）において、縦軸方向は上から順に、出力電圧Ｖｏｕｔの電圧、制御信号Ｓ１０の信号レベル、制御信号Ｓ１１の信号レベルを示している。なお、図中、Ｖｔｈは、出力電圧Ｖｏｕｔの閾値電圧を示し、Ｈ、Ｌは、それぞれ制御信号Ｓ１０、Ｓ１１のハイレベル、ローレベルを示す。また、横軸は時間を示し、休止期間（第２の期間）はＦＥＴ１、ＦＥＴ２をオフ状態に設定してスイッチング動作を休止している期間、動作期間（第１の期間）はＦＥＴ１、ＦＥＴ２のスイッチング動作を行う期間を示す。軽負荷時には、ＣＰＵ１０は、動作期間と休止期間を交互に繰り返す間欠動作を制御する。詳細には、ＣＰＵ１０は、動作期間には、制御信号Ｓ１０、Ｓ１１を交互にＨレベル（ハイレベル）に設定し、ＦＥＴ１とＦＥＴ２のスイッチング動作を行う。一方、ＣＰＵ１０は、休止期間には、制御信号Ｓ１０、Ｓ１１を共にＬレベル（ローレベル）に設定し、ＦＥＴ１とＦＥＴ２をオフ状態に設定する。

休止期間では、ＦＥＴ１の制御信号Ｓ１０、及びＦＥＴ２の制御信号Ｓ１１は共にＬレベルのままであり、ＦＥＴ１及びＦＥＴ２はスイッチング動作を行わない。そのため、休止期間の間は、トランスＴ１に電力（エネルギー）が供給されない。その結果、スイッチング電源装置１００から負荷に供給される負荷電流によって、トランスＴ１の２次側のコンデンサＣｏｕｔの電荷が放電され、出力電圧Ｖｏｕｔが低下する。ＣＰＵ１０は、フィードバック回路１３０から出力される電圧ＶＦＢに基づいて、出力電圧Ｖｏｕｔが閾値電圧Ｖｔｈ以下に低下したことを検知すると、ＦＥＴ１及びＦＥＴ２の状態を休止期間から動作期間に移行させる。

ＦＥＴ１及びＦＥＴ２を動作期間に移行する際、ＣＰＵ１０は、入力電圧検知回路１２０から出力される電圧ＶＦＷＤ２に基づいて、入力電圧Ｖｉｎを検知する。そして、ＣＰＵ１０は、検知した入力電圧Ｖｉｎに基づいて、動作期間におけるＦＥＴ１の制御信号Ｓ１０を出力する回数、すなわちＦＥＴ１をスイッチングするスイッチング回数Ｎ１を決定する。動作期間では、ＦＥＴ１のスイッチング動作により、トランスＴ１を介して２次側のコンデンサＣｏｕｔが充電され、出力電圧Ｖｏｕｔは上昇する。ＣＰＵ１０は、ＦＥＴ１の制御信号Ｓ１０をＮ１回出力し、ＦＥＴ２の制御信号Ｓ１１をＮ１回より１回多い（Ｎ１＋１）回出力すると、ＦＥＴ１及びＦＥＴ２を動作期間から休止期間へと移行させる。

図２（Ａ）に示す休止期間は、出力電圧Ｖｏｕｔが閾値電圧Ｖｔｈより大きい期間であるが、ＦＥＴ１の制御信号Ｓ１０、及びＦＥＴ２の制御信号Ｓ１１がＨレベルになっているときがある。これは、駆動部１１に供給される電源電圧Ｖｃｃが低下することを防ぐためである。上述したように、電源電圧Ｖｃｃは、トランスＴ１の補助巻線Ｐ２に生じる電圧ＶＦＷＤ１から生成される。ところが、ＦＥＴ１及びＦＥＴ２のスイッチング動作が停止している休止期間は、トランスＴ１の補助巻線Ｐ２に電圧ＶＦＷＤ１が生じないため、電源電圧Ｖｃｃが低下する。ＦＥＴ１及びＦＥＴ２のスイッチング動作が長時間停止していると、電源電圧Ｖｃｃが低下し、その結果、駆動部１１がＦＥＴ１及びＦＥＴ２を駆動できなくなってしまう状態になる。そのため、ＣＰＵ１０は、ＦＥＴ１及びＦＥＴ２が休止期間に移行後、所定の時間が経過する毎に、出力電圧Ｖｏｕｔが閾値電圧Ｖｔｈより高くても、ＦＥＴ１及びＦＥＴ２を所定の回数、スイッチング動作を行うように制御する。図２（Ａ）では、休止期間における電源電圧Ｖｃｃの電圧不足を回避するためのＦＥＴ１のスイッチング回数を１回としている。なお、ＦＥＴ１のスイッチング回数は１回に限定する必要はなく、２回以上、スイッチング動作させるように制御してもよい。また、ＦＥＴ２をスイッチングさせる制御信号Ｓ１１は、図２（Ａ）に示すように、ＦＥＴ１をスイッチングさせる制御信号Ｓ１０の回数（図中、１回）よりも１回多く、２回出力されている。

図２（Ｂ）は、図２（Ａ）に示す休止期間から動作期間に移行する際の、ＦＥＴ１の制御信号Ｓ１０、及びＦＥＴ２の制御信号Ｓ１１のタイミングチャートを拡大した図である。図２（Ｂ）は、ＦＥＴ１が動作期間においてオン状態となる回数であるスイッチング回数Ｎ１が３回の場合のタイミングチャートを示している。図２（Ｂ）において、デッドタイムは、制御信号Ｓ１０，Ｓ１１が共にＬレベル（ローレベル）の期間である。また、オン時間ＴＯＮ１１は、制御信号Ｓ１０がＨレベルの時間（固定値）であり、オン時間ＴＯＮ１２は、制御信号Ｓ１１がＨレベルの時間（固定値）である。

休止期間から動作期間に移行すると、まず、ＦＥＴ２の制御信号Ｓ１１がＨレベルになり、制御信号Ｓ１１がＨレベルであるオン時間ＴＯＮ１２の間、ＦＥＴ２はオン状態となる。オン時間ＴＯＮ１２が経過して、制御信号Ｓ１１がＬレベル（ローレベル）になるとＦＥＴ２はオフ状態となる。そして、制御信号Ｓ１０、Ｓ１１が共にＬレベルとなるデッドタイムを挟んで、ＦＥＴ１の制御信号Ｓ１０がＨレベルになると、制御信号Ｓ１０がＨレベルであるオン時間ＴＯＮ１１の間、ＦＥＴ１がオン状態となる。オン時間ＴＯＮ１１が経過して、制御信号Ｓ１０がＬレベル（ローレベル）になるとＦＥＴ１はオフ状態となる。以降、デッドタイムを挟んで、制御信号Ｓ１０と制御信号Ｓ１１は交互にＨレベルになり、制御信号Ｓ１０、Ｓ１１の状態に応じて、ＦＥＴ１とＦＥＴ２が交互にオン状態となる。ＦＥＴ１の状態がオン状態からオフ状態に切替わるスイッチング動作がＮ１回（図２（Ｂ）では３回）繰り返されると、最後に制御信号Ｓ１１がオン時間ＴＯＮ１２だけＨレベルになり、制御信号Ｓ１１がＬレベルに戻ると、休止期間に移行する。

本実施例では、オン時間ＴＯＮ１１、オン時間ＴＯＮ１２、デッドタイムは一定の時間（固定値）である。そのため、入力電圧Ｖｉｎに応じてＦＥＴ１のスイッチング回数Ｎ１を制御することで、動作期間の長さを制御することができる。間欠動作中のＦＥＴ１のスイッチング回数Ｎ１の決定方法は、後述する図３で説明する。なお、本実施例では、間欠動作中のＦＥＴ２のオン時間ＴＯＮ１２は、出力電圧Ｖｏｕｔの目標電圧値に応じて決定される固定値としているが、例えば負荷電流や入力電圧Ｖｉｎに応じて可変する変数としてもよい。

ところで、一般にアクティブクランプ方式のスイッチング電源装置では、メインＦＥＴ及びクランプＦＥＴが連続動作している間、メインＦＥＴ及びクランプＦＥＴのスイッチング損やトランスの鉄損が必ず発生する。そのため、負荷電流が小さいと入力電力に対するスイッチング損や鉄損の総和の比率が大きくなる。その結果、アクティブクランプ方式のスイッチング電源装置は、負荷電流が小さい間に連続して動作すると、効率が低下してしまうことになる。そのため、本実施例のスイッチング電源装置１００は負荷電流が小さい場合には、ＦＥＴ１及びＦＥＴ２を動作させる動作期間と、ＦＥＴ１及びＦＥＴ２を共に停止させる休止期間を交互に繰り返す間欠動作を行っている。このように、間欠動作を行うことによりスイッチング電源装置１００は、負荷電流が小さいときのＦＥＴ１及びＦＥＴ２のスイッチング損やトランスＴ１の鉄損を低減させ、動作効率を改善している。

［間欠動作の制御シーケンス］
次に、フローチャートを用いて、間欠動作中のＦＥＴ１及びＦＥＴ２の制御シーケンスを説明する。図３（Ａ）は、間欠動作中のＦＥＴ１及びＦＥＴ２の制御シーケンスを示すフローチャートである。図３（Ａ）に示す処理は、ＣＰＵ１０により実行される。なお、図３（Ａ）では間欠動作中の制御シーケンスのみを示しており、起動時の制御シーケンス、連続動作を行っている場合の制御シーケンス、及び間欠制御から連続動作に切り替える制御シーケンスは省略している。

図３（Ａ）において、ステップ（以下、Ｓとする）３０１からＳ３０６の処理は、ＦＥＴ１及びＦＥＴ２の休止期間における制御を示している。一方、Ｓ３０７からＳ３１３の処理は、ＦＥＴ１及びＦＥＴ２の動作期間における制御を示している。なお、Ｓ３０１の処理が初めて起動される時点では、ＣＰＵ１０はＦＥＴ１の制御信号Ｓ１０及びＦＥＴ２の制御信号Ｓ１１の出力を停止しており、ＦＥＴ１及びＦＥＴ２のスイッチング動作は行われていないものとする。

Ｓ３０１では、ＣＰＵ１０は、フィードバック回路１３０から出力される電圧ＶＦＢを取得して、電圧ＶＦＢに基づいて出力電圧Ｖｏｕｔが閾値電圧Ｖｔｈ以下かどうか（出力電圧Ｖｏｕｔ≦閾値電圧Ｖｔｈ？）判断する。ＣＰＵ１０は、出力電圧Ｖｏｕｔが閾値電圧Ｖｔｈ以下であると判断した場合には、ＦＥＴ１及びＦＥＴ２を動作期間に移行させるため、処理をＳ３０７に進める。一方、ＣＰＵ１０は、出力電圧Ｖｏｕｔが閾値電圧Ｖｔｈより大きいと判断した場合には、ＦＥＴ１及びＦＥＴ２の休止期間を維持できると判断し、処理をＳ３０２に進める。

Ｓ３０２では、ＣＰＵ１０は、動作期間から停止期間に移行してからの経過時間を計測するタイマが動作中かどうか判断する。ＣＰＵ１０は、タイマが動作中の場合には処理をＳ３０４に進め、タイマが停止中の場合には処理をＳ３０３に進める。Ｓ３０３では、ＣＰＵ１０は、タイマをリセットし、スタートさせる。

Ｓ３０４では、ＣＰＵ１０は、タイマを参照して、休止期間に移行後、所定時間が経過したかどうか判断する。ＣＰＵ１０は、所定時間が経過した場合には、電源電圧Ｖｃｃが不足するおそれがあると判断して処理をＳ３０５に進める。一方、ＣＰＵ１０は、所定時間が経過していない場合には、電源電圧Ｖｃｃが不足しておらず、ＦＥＴ１及びＦＥＴ２のスイッチング制御を行う必要がないと判断して、処理をＳ３０１に戻す。Ｓ３０５では、ＣＰＵ１０は、電源電圧Ｖｃｃが不足する状態を防ぐため、次の順番で、ＦＥＴ１及びＦＥＴ２のスイッチング制御を行う。すなわち、ＣＰＵ１０は、先ずＦＥＴ２をオン状態に設定した後、オフ状態に設定する。続いて、ＣＰＵ１０は、デッドタイムを挟んで、次にＦＥＴ１をオン状態に設定した後、オフ状態に設定する。そして、ＣＰＵ１０は、デッドタイムを挟んで、再度、ＦＥＴ２をオン状態に設定した後、オフ状態に設定する。Ｓ３０６では、ＣＰＵ１０は、タイマをリセットし、ストップさせた後、処理をＳ３０１に戻す。

Ｓ３０７では、ＣＰＵ１０は、動作期間中のＦＥＴ１のスイッチング回数を制御するスイッチングカウントＳをリセットする。Ｓ３０８では、ＣＰＵ１０は、入力電圧検知回路１２０から出力される電圧ＶＦＷＤ２を取得し、取得した電圧ＶＦＷＤ２に基づいて入力電圧Ｖｉｎの電圧値を検知する。Ｓ３０９では、ＣＰＵ１０は、Ｓ３０８で検知した入力電圧Ｖｉｎに基づいて、動作期間におけるＦＥＴ１のスイッチング回数Ｎ１を決定する。なお、ＦＥＴ１のスイッチング回数Ｎ１の決定方法については、図３（Ｂ）で説明する。

Ｓ３１０では、ＣＰＵ１０は、ＦＥＴ２のスイッチング制御を行う。詳細には、ＣＰＵ１０は、ＦＥＴ２をオン時間ＴＯＮ１２の間、オン状態に設定した後、オフ状態に設定し、デッドタイム時間が経過すると、処理をＳ３１１に進める。Ｓ３１１では、ＣＰＵ１０は、ＦＥＴ１をオン時間ＴＯＮ１１の間、オン状態に設定した後、オフ状態に設定し、デッドタイム時間が経過すると、スイッチングカウンタＳを１加算して、カウンタ値を更新する。Ｓ３１２では、ＣＰＵ１０は、スイッチングカウンタＳのカウンタ値がＮ１かどうか判断する。ＣＰＵ１０は、スイッチングカウンタＳのカウンタ値がＮ１の場合には、ＦＥＴ１のスイッチング動作を目標回数、実行したと判断し、処理をＳ３１３に進める。一方、ＣＰＵ１０は、スイッチングカウンタＳのカウンタ値がＮ１ではない場合には、ＦＥＴ１のスイッチング動作を目標回数、実行していないと判断し、処理をＳ３１０に戻す。

Ｓ３１３では、ＣＰＵ１０は、動作期間を終了させるため、ＦＥＴ２のスイッチング制御を行う。詳細には、ＣＰＵ１０は、ＦＥＴ２をオン状態に設定した後、オフ状態に設定し、タイマをリセットし、ストップさせた後、休止期間に移行するため、処理をＳ３０１に戻す。

次に、図３（Ｂ）の図を用いて、負荷電流が一定の状態で間欠動作を行っているスイッチング電源装置１００における入力電圧ＶｉｎとＦＥＴ１のスイッチング回数Ｎ１の関係を説明する。図３（Ｂ）は、入力電圧ＶｉｎとＦＥＴ１のスイッチング回数Ｎ１の関係を説明するグラフである。図３（Ｂ）において、縦軸はスイッチング回数Ｎ１の回数を示し、横軸は入力電圧検知回路１２０から出力される電圧ＶＦＷＤ２に基づいて算出された入力電圧Ｖｉｎの電圧を示している。

図３（Ｂ）に示すように、入力電圧Ｖｉｎが電圧Ｖｉｎｍｉｎ以上で、電圧Ｖｉｎｍａｘ以下（電圧Ｖｉｎｍｉｎ＜電圧Ｖｉｎｍａｘ）の範囲において、ＦＥＴ１のスイッチング回数Ｎ１は、入力電圧Ｖｉｎの増加に伴って、一次関数的に減少していく。ただし、ＦＥＴ１のスイッチング回数Ｎ１は整数であるため、入力電圧Ｖｉｎの変化に対するスイッチング回数Ｎ１は階段状に変化する。図３（Ｂ）に示すように、ＦＥＴ１のスイッチング回数Ｎ１は、入力電圧Ｖｉｎが電圧Ｖｉｎｍｉｎ以下のときには最大値であるＮ１ｍａｘ回となり、入力電圧Ｖｉｎが電圧Ｖｉｎｍａｘ以上のときには最小値であるＮ１ｍｉｎ回となる。入力電圧Ｖｉｎが電圧Ｖｉｎｍｉｎ以上で、電圧Ｖｉｎｍａｘ以下の場合には、入力電圧Ｖｉｎに応じて、スイッチング回数Ｎ１は、Ｎ１ｍｉｎ回以上で、Ｎ１ｍａｘ回以下の整数に決定される。なお、ＣＰＵ１０のＲＯＭ（不図示）には、入力電圧Ｖｉｎとスイッチング回数Ｎ１とを対応付けたテーブルが格納されている。そして、ＣＰＵ１０は、図５（Ａ）のＳ３０９の処理において、算出した入力電圧Ｖｉｎに応じたスイッチング回数Ｎ１をＲＯＭに格納されたテーブルから取得することにより、スイッチング回数Ｎ１を決定する。なお、本実施例では、入力電圧Ｖｉｎに応じてＦＥＴ１のスイッチング回数Ｎ１を一次関数的に変化させているが、入力電圧Ｖｉｎに対するスイッチング回数Ｎ１の変化は一次関数的でなくてもよい。

ところで、スイッチング電源装置１００において、入力電圧Ｖｉｎに応じて間欠動作中のスイッチング回数Ｎ１を変えることによって動作期間を制御する理由は、入力電圧Ｖｉｎによらずに高効率動作を実現しつつ、静音動作を実現するためである。例えば、入力電圧Ｖｉｎが高電圧の場合に、低電圧時と同じ回数、ＦＥＴ１のスイッチング動作を行うと、過剰に電力を出力できる状態になり、出力電圧Ｖｏｕｔを維持することに寄与しない無駄なスイッチング動作を行うことになる。そのため、入力電圧Ｖｉｎが高電圧時には、低電圧時よりもＦＥＴ１のスイッチング回数を少なくするように制御することで、無駄なスイッチング損や鉄損をなくすことができ、高電圧時での高効率の動作が可能になる。また、ＦＥＴ１及びＦＥＴ２のオン時間は固定値であり、可変とする制御を行わないため、トランスＴ１から発生する磁歪音の状態も変化しない。

以上説明したように、本実施例によれば、電源装置の効率と静音性を両立させることができる。

実施例１では、間欠動作中の動作期間におけるメインＦＥＴ及びクランプＦＥＴのオン状態の時間は固定値であった。実施例２では、メインＦＥＴのオン状態の時間を可変する制御について説明する。なお、本実施例のスイッチング電源装置１００の回路構成は、実施例１と同様であり、同じ構成の説明には同じ符号を用いることにより、ここでの説明を省略する。

［メインＦＥＴ及びクランプＦＥＴの制御］
初めに、図４を用いて、間欠期間中のＦＥＴ１及びＦＥＴ２の制御方法について説明する。図４は、実施例１の図２（Ｂ）と同様に、休止期間から動作期間に移行する際の、ＦＥＴ１の制御信号Ｓ１０、及びＦＥＴ２の制御信号Ｓ１１のタイミングチャートである。図４は、ＦＥＴ１が動作期間においてオン状態となる回数であるスイッチング回数Ｎ２が３回の場合のタイミングチャートを示している。図４において、デッドタイムは、制御信号Ｓ１０，Ｓ１１が共にＬレベル（ローレベル）の期間である。また、オン時間ＴＯＮ２１は、制御信号Ｓ１０がＨレベルの時間であり、本実施例ではオン時間ＴＯＮ２１は可変の時間であり、オン時間ＴＯＮ２２は、制御信号Ｓ１１がＨレベルの時間で固定値である。

本実施例のスイッチング電源装置では、実施例１と同様に、入力電圧検知回路１２０から出力される電圧ＶＦＷＤ２に基づいて算出された入力電圧Ｖｉｎに応じて、動作期間中のＦＥＴ１のスイッチング回数Ｎ２を決定する。ところが、実施例１ではＦＥＴ１のオン時間ＴＯＮ１１は入力電圧Ｖｉｎによらず一定（固定値）であったが、本実施例では入力電圧Ｖｉｎに応じてＦＥＴ１のオン時間ＴＯＮ２１を可変制御する。間欠動作中のＦＥＴ１のスイッチング回数Ｎ２及びＦＥＴ１のオン時間ＴＯＮ２１の制御方法は、後述する図５（Ｂ）、（Ｃ）で説明する。なお、動作期間中のＦＥＴ２のオン時間ＴＯＮ２２は、実施例１と同様に、入力電圧Ｖｉｎによらず一定（固定値）である。

［間欠動作の制御シーケンス］
次に、フローチャートを用いて、本実施例での間欠動作中のＦＥＴ１及びＦＥＴ２の制御シーケンスを説明する。図５（Ａ）は、間欠動作中のＦＥＴ１及びＦＥＴ２の制御シーケンスを示すフローチャートである。図５（Ａ）に示す処理は、ＣＰＵ１０により実行される。なお、図５（Ａ）では間欠動作中の制御シーケンスのみを示しており、起動時の制御シーケンス、連続動作を行っている場合の制御シーケンス、及び間欠制御から連続動作に切り替える制御シーケンスは省略している。

図５（Ａ）において、Ｓ３０１からＳ３０６の処理は、ＦＥＴ１及びＦＥＴ２の休止期間における制御を示している。Ｓ３０１からＳ３０６の処理は、実施例１の図３（Ａ）のＳ３０１からＳ３０６と同様の処理であり、ここでの説明を省略する。

また、図５（Ａ）において、Ｓ３０７、Ｓ３０８、Ｓ５００、Ｓ３１０、Ｓ１１１、Ｓ５０１、Ｓ３１３の処理は、ＦＥＴ１及びＦＥＴ２の休止期間における制御を示している。Ｓ３０７、Ｓ３０８の処理は、実施例１の図３（Ａ）のＳ３０７、Ｓ３０８と同様の処理であり、ここでの説明を省略する。

Ｓ５００では、ＣＰＵ１０は、Ｓ３０８で入力電圧検知回路１２０から取得した電圧ＶＦＷＤ２に基づいて検知した入力電圧Ｖｉｎの電圧値に基づいて、動作期間におけるＦＥＴ１のスイッチング回数Ｎ２及びオン時間ＴＯＮ２１を決定する。なお、ＦＥＴ１のスイッチング回数Ｎ２及びオン時間ＴＯＮ２１の決定方法については、図５（Ｂ）、（Ｃ）で説明する。

Ｓ３１０、Ｓ３１１の処理は、実施例１の図３（Ａ）のＳ３１０、Ｓ３１１と同様の処理であり、ここでの説明を省略する。Ｓ５０１では、ＣＰＵ１０は、スイッチングカウンタＳのカウンタ値がＮ２かどうか判断する。ＣＰＵ１０は、スイッチングカウンタＳのカウンタ値がＮ２の場合には、ＦＥＴ１のスイッチング動作を目標回数、実行したと判断し、処理をＳ３１３に進める。一方、ＣＰＵ１０は、スイッチングカウンタＳのカウンタ値がＮ２ではない場合には、ＦＥＴ１のスイッチング動作を目標回数、実行していないと判断し、処理をＳ３１０に戻す。Ｓ３１３の処理は、実施例１の図３（Ａ）のＳ３１３と同様の処理であり、ここでの説明を省略する。

次に、図５（Ｂ）、（Ｃ）の図を用いて、負荷電流が一定の状態で間欠動作を行っているスイッチング電源装置１００における入力電圧ＶｉｎとＦＥＴ１のスイッチング回数Ｎ２及びオン時間ＴＯＮ２１の関係を説明する。図５（Ｂ）は、入力電圧ＶｉｎとＦＥＴ１のスイッチング回数Ｎ２の関係を説明するグラフである。図５（Ｂ）において、縦軸はスイッチング回数Ｎ２の回数を示し、横軸は入力電圧検知回路１２０から出力される電圧ＶＦＷＤ２に基づいて算出された入力電圧Ｖｉｎの電圧を示している。一方、図５（Ｃ）は、入力電圧ＶｉｎとＦＥＴ１のオン時間ＴＯＮ２１の関係を説明するグラフである。図５（Ｃ）において、縦軸はオン時間ＴＯＮ２１の時間を示し、横軸は入力電圧検知回路１２０から出力される電圧ＶＦＷＤ２に基づいて算出された入力電圧Ｖｉｎの電圧を示している。

図５（Ｂ）に示すように、入力電圧Ｖｉｎが電圧Ｖｉｎｍｉｎ以上で、電圧Ｖｉｎｔｈ以下の範囲において、ＦＥＴ１のスイッチング回数Ｎ２は、入力電圧Ｖｉｎの増加に伴って、一次関数的に減少していく。なお、電圧Ｖｉｎｍｉｎ、電圧Ｖｉｎｔｈ、電圧Ｖｉｎｍａｘの大小関係は、電圧Ｖｉｎｍｉｎ＜電圧Ｖｉｎｔｈ＜電圧Ｖｉｎｍａｘである。ただし、ＦＥＴ１のスイッチング回数Ｎ２は整数であるため、入力電圧Ｖｉｎの変化に対するスイッチング回数Ｎ２は階段状に変化する。図５（Ｂ）に示すように、ＦＥＴ１のスイッチング回数Ｎ２は、入力電圧Ｖｉｎが電圧Ｖｉｎｍｉｎ以下のときには最大値であるＮ２ｍａｘ回となり、入力電圧Ｖｉｎが電圧Ｖｉｎｔｈ以上のときには最小値であるＮ２ｍｉｎ回となる。入力電圧Ｖｉｎが電圧Ｖｉｎｍｉｎ以上で、電圧Ｖｉｎｔｈ以下の場合には、入力電圧Ｖｉｎに応じて、スイッチング回数Ｎ２は、Ｎ２ｍｉｎ回以上で、Ｎ２ｍａｘ回以下の整数に決定される。なお、ＣＰＵ１０のＲＯＭ（不図示）には、入力電圧Ｖｉｎとスイッチング回数Ｎ２とを対応付けたテーブルが格納されている。そして、ＣＰＵ１０は、図５（Ａ）のＳ５００の処理において、算出した入力電圧Ｖｉｎに応じたスイッチング回数Ｎ２をＲＯＭに格納されたテーブルから取得することにより、スイッチング回数Ｎ２を決定する。

また、図５（Ｃ）に示すように、ＦＥＴ１のオン時間ＴＯＮ２１は、入力電圧Ｖｉｎに応じて、オン時間ＴＯＮ２１ｍｉｎからオン時間ＴＯＮ２１ｍａｘの間を可変制御される。詳細には、ＦＥＴ１のオン時間ＴＯＮ２１は、入力電圧Ｖｉｎが電圧Ｖｉｎｔｈ以下のときには最大値であるオン時間ＴＯＮ２１ｍａｘとなり、入力電圧Ｖｉｎが電圧Ｖｉｎｍａｘ以上のときに最小値であるオン時間ＴＯＮ２１ｍｉｎとなる。そして、ＦＥＴ１のオン時間ＴＯＮ２１は、入力電圧Ｖｉｎが電圧Ｖｉｎｔｈ以上で、電圧Ｖｉｎｍａｘ以下の範囲では、入力電圧Ｖｉｎの増加に伴って一次関数的に減少していく。なお、ＣＰＵ１０のＲＯＭ（不図示）には、入力電圧ＶｉｎとＦＥＴ１のオン時間ＴＯＮ２１とを対応付けたテーブルが格納されている。そして、ＣＰＵ１０は、図５（Ａ）のＳ５００の処理において、算出した入力電圧Ｖｉｎに応じたＦＥＴ１のオン時間ＴＯＮ２１をＲＯＭに格納されたテーブルから取得することにより、オン時間ＴＯＮ２１を決定する。

なお、本実施例では、入力電圧Ｖｉｎに応じてＦＥＴ１のオン時間ＴＯＮ２１とスイッチング回数Ｎ２をそれぞれ別々に変化させるように制御しているが、オン時間ＴＯＮ２１及びスイッチング回数Ｎ２を同時に変化させるように制御してもよい。また、本実施例では、入力電圧Ｖｉｎに応じてＦＥＴ１のスイッチング回数Ｎ２及びオン時間ＴＯＮ２１を一次関数的に変化させているが、一次関数的に変化させなくてもよい。

ところで、本実施例のスイッチング電源において、入力電圧Ｖｉｎに応じて間欠動作中のスイッチング回数Ｎ２及びオン時間ＴＯＮ２１を変える理由は、実施例１と同様に、入力電圧Ｖｉｎによらずに高効率動作を実現しつつ、静音動作を実現するためである。入力電圧Ｖｉｎに応じてスイッチング回数のみを変える場合において、スイッチング回数は１以上の整数となる。そのため、出力電圧Ｖｏｕｔの目標電圧が低い場合、又は入力電圧Ｖｉｎが高電圧の場合には、１回のスイッチング動作により２次側の出力電力が過大になり、無駄な電力損失が増大するおそれがある。一方、本実施例のように、トランスの磁歪音の状態が許容できる範囲内で、入力電圧Ｖｉｎに応じてＦＥＴ１のオン時間を可変制御することにより、次のような効果を奏することができる。すなわち、本実施例では、スイッチング回数を１回未満に制御すべき入力電圧Ｖｉｎが高電圧時、又は出力電圧Ｖｏｕｔの目標電圧が低電圧時の場合においても、電力を過剰に出力しない制御を実現することができ、無駄な電力損失をなくすことができる。

以上説明したように、本実施例によれば、電源装置の効率と静音性を両立させることができる。

実施例１、２で説明した電源装置であるスイッチング電源装置１００は、例えば画像形成装置の低圧電源、即ちコントローラ（制御部）やモータ等の駆動部へ電力を供給する電源装置として適用可能である。以下に、実施例１、２の電源装置が適用される画像形成装置の構成を説明する。

［レーザビームプリンタの説明］
図６は、画像形成装置の一例として、レーザビームプリンタの構成を示す断面図である。レーザビームプリンタ６００（以下、プリンタ６００という）は、静電潜像が形成される感光ドラム６０１、感光ドラム６０１を一様に帯電する帯電部６０２、感光ドラム６０１に形成された静電潜像を現像し、トナー像を形成する現像部６０３を備えている。また、プリンタ６００は、感光ドラム６０１にレーザ光を照射して、感光ドラム６０１の表面に静電潜像を形成する露光装置６１０を備えている。プリンタ６００では、感光ドラム６０１に形成されたトナー像は、転写部６０５によって、カセット６０４から給送された記録材としてのシート（不図示）に転写される。トナー像が転写されたシートは、定着器６０６に搬送され、トナー像は定着器６０６でシートに定着され、トナー像が定着されたシートはトレイ６０７に排出される。この感光ドラム６０１、帯電部６０２、現像部６０３、転写部６０５が画像形成部である。また、プリンタ６００は、電源装置６０８を備え、電源装置６０８はモータ等の駆動部と制御部６０９へ電力を供給している。制御部６０９は、ＣＰＵ（不図示）を有しており、画像形成部による画像形成動作やシートの搬送動作等を制御している。

次に、プリンタ６００の電源装置６０８として実施例１、２の構成を有するスイッチング電源装置を用いることで、得られる効果について説明する。一般にプリンタでは、シートへの画像形成を行わない非プリント時には、スリープ状態に移行させることで消費電力が低減され、これに伴い、電源装置６０８が負荷である駆動部と制御部６０９に供給する負荷電流が小さくなる。実施例１、２のスイッチング電源装置をプリンタ６００の電源装置６０８に適用することで、商用交流電源の電圧実効値によらず、スリープ状態での電源装置６０８における電力損失が低減され、プリンタ６００全体としての消費電力を抑えることができる。更に、実施例１、２で説明したスイッチング電源装置をプリンタ６００の電源装置に適用することで、間欠動作中にトランスから発生する高周波音を抑えることができ、静音動作が可能なプリンタ６００を実現することができる。

以上説明したように、本実施例によれば、電源装置の効率と静音性を両立させることができる。

１０ ＣＰＵ
１２０ 入力電圧検知回路
１３０ フィードバック回路
Ｃ２ コンデンサ
ＦＥＴ１ ＦＥＴ（電界効果トランジスタ）
ＦＥＴ２ ＦＥＴ（電界効果トランジスタ）
Ｔ１ トランス

Claims (13)

1. １次巻線、２次巻線、及び補助巻線を有し、１次側と２次側が絶縁されたトランスと、
   前記トランスの１次巻線に直列に接続された第１のスイッチング素子と、
   前記トランスの１次巻線と並列に接続された、第２のスイッチング素子とコンデンサとが直列に接続された直列回路と、
   前記トランスの２次側から出力される出力電圧に基づいてフィードバック電圧を生成するフィードバック手段と、
   前記フィードバック手段により生成されたフィードバック電圧に基づいて前記第１のスイッチング素子及び前記第２のスイッチング素子のスイッチング動作を制御する制御手段と、
   前記トランスの１次巻線に入力される入力電圧を検知する検知手段と、
   を備え、
   前記制御手段は、前記第１のスイッチング素子及び前記第２のスイッチング素子を交互にオン又はオフするスイッチング動作を行う第１の期間と、前記スイッチング動作を停止する第２の期間と、を交互に繰り返す間欠動作を実行させ、
   前記検知手段により検知された入力電圧に基づいて、前記第１の期間における前記第１のスイッチング素子のスイッチング回数を決定することを特徴とする電源装置。
2. 前記検知手段は、前記補助巻線に生じる電圧に基づいて、前記入力電圧を検知することを特徴とする請求項１に記載の電源装置。
3. 前記入力電圧は、交流電源から入力された交流電圧を整流平滑した直流電圧であることを特徴とする請求項２に記載の電源装置。
4. 前記スイッチング回数は、前記入力電圧が低いほど多く、前記入力電圧が高いほど少ないことを特徴とする請求項３に記載の電源装置。
5. 前記第２のスイッチング素子のスイッチング回数は、前記第１のスイッチング素子のスイッチング回数よりも１回多いことを特徴とする請求項４に記載の電源装置。
6. 前記第１の期間における前記第１のスイッチング素子がオン状態となる時間は、固定値であることを特徴とする請求項５に記載の電源装置。
7. 前記第１の期間における前記第１のスイッチング素子がオン状態となる時間は、可変であることを特徴とする請求項５に記載の電源装置。
8. 前記第１のスイッチング素子がオン状態となる時間は、前記入力電圧が低いほど長く、前記入力電圧が高いほど短いことを特徴とする請求項７に記載の電源装置。
9. 前記第１の期間における前記第２のスイッチング素子がオン状態となる時間は、固定値であることを特徴とする請求項６から請求項８のいずれか１項に記載の電源装置。
10. 前記制御手段は、前記第２の期間において所定の時間が経過する毎に、前記第１のスイッチング素子及び前記第２のスイッチング素子のスイッチング動作を行うことを特徴とする請求項１から請求項９のいずれか１項に記載の電源装置。
11. 前記第１のスイッチング素子及び前記第２のスイッチング素子を駆動する駆動手段を備え、
    前記駆動手段は、前記補助巻線に生じる電圧により駆動されることを特徴とする請求項１０に記載の電源装置。
12. 前記制御手段は、前記電源装置が負荷に供給する負荷電流が小さい第１の状態において前記間欠動作を実行させ、前記負荷電流が前記第１の状態よりも大きい第２の状態において、前記第１の期間のみの連続動作を実行させることを特徴とする請求項１から請求項１１のいずれか１項に記載の電源装置。
13. シートに画像形成を行う画像形成部と、
    請求項１から請求項１２のいずれか１項に記載の電源装置と、
    を備えることを特徴とする画像形成装置。

Images