JP2012238610A - 発光装置 - Google Patents
発光装置 Download PDFInfo
- Publication number
- JP2012238610A JP2012238610A JP2012174677A JP2012174677A JP2012238610A JP 2012238610 A JP2012238610 A JP 2012238610A JP 2012174677 A JP2012174677 A JP 2012174677A JP 2012174677 A JP2012174677 A JP 2012174677A JP 2012238610 A JP2012238610 A JP 2012238610A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- light
- emitting element
- electrode
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 956
- 238000000034 method Methods 0.000 abstract description 103
- 230000007547 defect Effects 0.000 abstract description 10
- 230000015572 biosynthetic process Effects 0.000 abstract description 7
- 239000010408 film Substances 0.000 description 589
- 239000010410 layer Substances 0.000 description 169
- 239000010409 thin film Substances 0.000 description 141
- 239000004065 semiconductor Substances 0.000 description 110
- 238000003384 imaging method Methods 0.000 description 60
- 239000000126 substance Substances 0.000 description 59
- 229910052751 metal Inorganic materials 0.000 description 43
- 239000002184 metal Substances 0.000 description 43
- 239000011229 interlayer Substances 0.000 description 42
- 239000000463 material Substances 0.000 description 42
- 229920005989 resin Polymers 0.000 description 40
- 239000011347 resin Substances 0.000 description 40
- 239000011159 matrix material Substances 0.000 description 29
- 239000002245 particle Substances 0.000 description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 25
- 238000004519 manufacturing process Methods 0.000 description 24
- 229910052581 Si3N4 Inorganic materials 0.000 description 21
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 20
- 239000000919 ceramic Substances 0.000 description 20
- 229910052710 silicon Inorganic materials 0.000 description 20
- 239000010703 silicon Substances 0.000 description 20
- 230000002093 peripheral effect Effects 0.000 description 19
- 239000003990 capacitor Substances 0.000 description 17
- 239000000853 adhesive Substances 0.000 description 16
- 230000001070 adhesive effect Effects 0.000 description 16
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 15
- 239000011733 molybdenum Substances 0.000 description 15
- 238000007789 sealing Methods 0.000 description 15
- 229910052721 tungsten Inorganic materials 0.000 description 15
- 239000010937 tungsten Substances 0.000 description 15
- 239000011521 glass Substances 0.000 description 14
- 229910052750 molybdenum Inorganic materials 0.000 description 14
- 238000005498 polishing Methods 0.000 description 14
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 14
- 239000004642 Polyimide Substances 0.000 description 13
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 13
- 239000001301 oxygen Substances 0.000 description 13
- 229910052760 oxygen Inorganic materials 0.000 description 13
- 229920001721 polyimide Polymers 0.000 description 13
- 229910052814 silicon oxide Inorganic materials 0.000 description 13
- 125000001424 substituent group Chemical group 0.000 description 13
- 230000005496 eutectics Effects 0.000 description 12
- 238000010438 heat treatment Methods 0.000 description 12
- 239000010453 quartz Substances 0.000 description 12
- 238000000227 grinding Methods 0.000 description 11
- 239000001257 hydrogen Substances 0.000 description 10
- 229910052739 hydrogen Inorganic materials 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- 125000000962 organic group Chemical group 0.000 description 10
- 125000006850 spacer group Chemical group 0.000 description 10
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 9
- 125000001153 fluoro group Chemical group F* 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 239000004952 Polyamide Substances 0.000 description 8
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 8
- 229910010272 inorganic material Inorganic materials 0.000 description 8
- 239000011147 inorganic material Substances 0.000 description 8
- 239000000203 mixture Substances 0.000 description 8
- 239000011368 organic material Substances 0.000 description 8
- 229920002647 polyamide Polymers 0.000 description 8
- 238000000926 separation method Methods 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 239000013078 crystal Substances 0.000 description 7
- 239000007789 gas Substances 0.000 description 7
- -1 tungsten nitride Chemical class 0.000 description 7
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 6
- 239000012790 adhesive layer Substances 0.000 description 6
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 238000007740 vapor deposition Methods 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- 125000000217 alkyl group Chemical group 0.000 description 5
- 150000001408 amides Chemical class 0.000 description 5
- 150000004945 aromatic hydrocarbons Chemical class 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 239000012943 hotmelt Substances 0.000 description 5
- 238000007639 printing Methods 0.000 description 5
- 238000007650 screen-printing Methods 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 230000005525 hole transport Effects 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 230000001678 irradiating effect Effects 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 239000010955 niobium Substances 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 238000005192 partition Methods 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 238000000149 argon plasma sintering Methods 0.000 description 3
- 229910003437 indium oxide Inorganic materials 0.000 description 3
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 239000010948 rhodium Substances 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- VXNZUUAINFGPBY-UHFFFAOYSA-N 1-Butene Chemical compound CCC=C VXNZUUAINFGPBY-UHFFFAOYSA-N 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- DQXBYHZEEUGOBF-UHFFFAOYSA-N but-3-enoic acid;ethene Chemical compound C=C.OC(=O)CC=C DQXBYHZEEUGOBF-UHFFFAOYSA-N 0.000 description 2
- IAQRGUVFOMOMEM-UHFFFAOYSA-N butene Natural products CC=CC IAQRGUVFOMOMEM-UHFFFAOYSA-N 0.000 description 2
- 239000013522 chelant Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000005038 ethylene vinyl acetate Substances 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 230000005281 excited state Effects 0.000 description 2
- 230000005283 ground state Effects 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 2
- 229910000476 molybdenum oxide Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 2
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 2
- 229910052762 osmium Inorganic materials 0.000 description 2
- SYQBFIAQOQZEGI-UHFFFAOYSA-N osmium atom Chemical compound [Os] SYQBFIAQOQZEGI-UHFFFAOYSA-N 0.000 description 2
- PQQKPALAQIIWST-UHFFFAOYSA-N oxomolybdenum Chemical compound [Mo]=O PQQKPALAQIIWST-UHFFFAOYSA-N 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 2
- 229920001200 poly(ethylene-vinyl acetate) Polymers 0.000 description 2
- 229920000728 polyester Polymers 0.000 description 2
- 239000011112 polyethylene naphthalate Substances 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229910052703 rhodium Inorganic materials 0.000 description 2
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 2
- CXWXQJXEFPUFDZ-UHFFFAOYSA-N tetralin Chemical compound C1=CC=C2CCCCC2=C1 CXWXQJXEFPUFDZ-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910001930 tungsten oxide Inorganic materials 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- 240000004760 Pimpinella anisum Species 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000002223 garnet Substances 0.000 description 1
- 150000004820 halides Chemical class 0.000 description 1
- CPBQJMYROZQQJC-UHFFFAOYSA-N helium neon Chemical compound [He].[Ne] CPBQJMYROZQQJC-UHFFFAOYSA-N 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 1
- NJWNEWQMQCGRDO-UHFFFAOYSA-N indium zinc Chemical compound [Zn].[In] NJWNEWQMQCGRDO-UHFFFAOYSA-N 0.000 description 1
- 229910052743 krypton Inorganic materials 0.000 description 1
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229920013716 polyethylene resin Polymers 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 239000010979 ruby Substances 0.000 description 1
- 229910001750 ruby Inorganic materials 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
- H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/127—Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates
- H10K59/1275—Electrical connections of the two substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/17—Passive-matrix OLED displays
- H10K59/179—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14645—Colour imagers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/918—Light emitting regenerative switching device, e.g. light emitting scr arrays, circuitry
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Sustainable Development (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Led Devices (AREA)
Abstract
上させる。
【解決手段】発光素子を駆動するための回路と、発光素子を駆動するための回路が形成さ
れていない基板に設けられた発光素子とが電気的に接続されている。つまり、発光素子と
発光素子を駆動するための回路とをそれぞれ別の基板に設け、発光素子と発光素子を駆動
するための回路を電気的に接続する。発光素子と発光素子を駆動する回路とをそれぞれ別
の基板に設けることによって、発光素子の形成と発光素子を駆動する回路の形成をそれぞ
れ別工程で行うため、それぞれの工程での自由度が向上し、プロセス変更にも容易に対応
することができる。また、従来と比べて発光素子の形成面の段差を低減できる。
【選択図】図1
Description
ロセスを用いて発光素子を駆動するための半導体回路を形成し、当該半導体回路上に絶縁
膜(平坦化膜)を形成し、その上に発光素子を形成していた。つまり、基板上に下から順
番に積み上げるようにして発光素子を駆動するための半導体回路と発光素子とを形成して
いた。
絶縁膜を形成して、その上に発光素子を形成しているため、発光素子よりも下層に形成さ
れる素子や配線などに起因する段差などが存在する(特許文献1等参照)。そのため、発
光素子の形成エリアが限定されていた。
レッジ不良などが発生することがある。このカバレッジ不良などが原因となって点欠陥や
線欠陥などが発生することがある。
向上させることを課題とする。
また、段差のない平坦な面を最大限利用して発光素子を形成できるようにすることを課題
とする。
いない基板に設けられた発光素子とが電気的に接続されていることを特徴とする。つまり
、発光素子と発光素子を駆動する回路とをそれぞれ別の基板に設け、発光素子と発光素子
を駆動する回路を電気的に接続することを特徴とする。
光装置とがあるが、本発明の発光装置はどちらの場合でも実施することができる。
いては、どちらも用いることができる。
の画素回路が形成され、前記第1の基板と対向するように設けられた第2の基板と、を有
し、前記発光素子と前記画素回路とが電気的に接続されていることを特徴とする。
の画素回路が形成され、前記第1の基板の発光素子が形成された面と対向するように設け
られた封止用の第2の基板と、を有し、前記発光素子と前記画素回路とが電気的に接続さ
れていることを特徴とする。
の画素回路が形成され、前記第1の基板の発光素子が形成されていない面と対向するよう
に設けられた第2の基板と、前記第1の基板の発光素子が形成された面と対向するように
設けられた封止用の第3の基板と、を有し、前記発光素子と前記画素回路とが電気的に接
続されていることを特徴とする。
のロウドライバ及びカラムドライバが形成され、前記第1の基板と対向するように設けら
れた封止用の第2の基板と、を有し、前記発光素子と前記ロウドライバまたは前記カラム
ドライバとが電気的に接続されていることを特徴とする。
駆動するための画素回路が形成され、前記第1の基板と対向するように設けられた第2の
基板と、を有し、前記発光素子と前記画素回路とが電気的に接続されていることを特徴と
する。
駆動するための画素回路が形成され、前記第1の基板と対向するように設けられた第2の
基板と、を有し、前記発光素子と前記画素回路とが電気的に接続されていることを特徴と
する。
基板とを有し、前記第1の基板上には、発光素子の第1の電極と、前記発光素子の第1の
電極上に形成された発光物質を含む層とを有し、前記第2の基板上には、前記発光素子を
駆動する駆動用トランジスタと、前記駆動用トランジスタ上に形成された層間絶縁膜と、
前記層間絶縁膜上に形成され、前記駆動用トランジスタのソース領域またはドレイン領域
と電気的に接続された電極とを有し、前記駆動用トランジスタのソース領域またはドレイ
ン領域と電気的に接続された電極と前記発光材料を含む層とが電気的に接続されているこ
とを特徴とする。
装置の有する基板の厚さは100μm以下、好ましくは20〜50μmとすればよい。
の画素回路を有し、前記第1の基板と対向するように設けられたフィルムと、を有し、前
記発光素子と前記画素回路とが電気的に接続されていることを特徴とする。この場合、第
1の基板の厚さを100μm以下、好ましくは20〜50μmとしてもよい。
発光素子を駆動するための画素回路を形成し、互いに対向するように前記第1の基板と前
記第2の基板を貼り合わせることによって、前記発光素子と前記画素回路とを電気的に接
続することを特徴とする。
層を形成し、前記剥離層上に前記発光素子を駆動するための画素回路を含む層を形成し、
前記発光素子を駆動するための画素回路を有する層を前記第2の基板から剥離し、互いに
対向するように前記第1の基板と前記発光素子を駆動するための画素回路を有する層を貼
り合わせることによって、前記発光素子と前記画素回路とを電気的に接続することを特徴
とする。
発光素子を駆動するための画素回路を含む層を形成し、前記第2の基板の厚さを薄くする
処理を施し、互いに対向するように前記第1の基板と前記第2の基板を貼り合わせること
によって、前記発光素子と前記画素回路とを電気的に接続することを特徴とする。このと
き、前記第2の基板の厚さを薄くする処理によって、前記第2の基板の厚さを100μm
以下としてもよい。
て、発光素子の形成と発光素子を駆動する回路の形成をそれぞれ別工程で行うため、それ
ぞれの工程での自由度が向上し、プロセス変更にも容易に対応することができる。
また、従来では、発光素子を駆動する回路上に平坦化膜を形成し、その上に発光素子を形
成していたが、本発明では発光素子を駆動する回路を形成する基板とは別の基板上に発光
素子を形成するため、従来と比べて発光素子の形成面の段差を低減できる。よって、点欠
陥や線欠陥などの発光素子の形成不具合を減らすことができるため、発光装置を形成する
際の歩留まりを向上させることができる。
本実施の形態では、第1の基板に形成された発光素子と、第2の基板に形成されたトラン
ジスタとが電気的に接続されているアクティブマトリクス型の発光装置の第1の例につい
て説明する。つまり、上記本発明の発光装置の第1の構成において、アクティブマトリク
ス型の発光装置である場合における第1の例について説明する。
図10に示すように、アクティブマトリクス型の発光装置は、ソース信号線(S1〜Sx
)、ゲート信号線(G1〜Gy)、画素部601、ソース信号線駆動回路602、ゲート
信号線駆動回路603を有する。
画素部601には、ソース信号線(S1〜Sx)と、電源供給線(V1〜Vx)と、ゲー
ト信号線(G1〜Gy)とによって形成された複数の画素604がマトリクス状に配置さ
れている。
用のトランジスタ(以下、スイッチング用トランジスタという)605と、発光素子60
7と、発光素子607を駆動するためのトランジスタ(以下、駆動用トランジスタという
)606と、コンデンサ608を有する。
続されている。スイッチング用トランジスタ605のソース領域とドレイン領域は、一方
がソース信号線S(S1〜Sx)に、もう一方が駆動用トランジスタ606のゲート電極
、及びコンデンサ608の第1の電極にそれぞれ接続されている。
時、駆動用トランジスタ606のゲート電圧(ゲート電極とソース領域間の電位差)を保
持するために設けられている。なお本実施の形態ではコンデンサ608を設ける構成を示
したが、この構成に限定されず、コンデンサ608を設けない構成にしても良い。
V1〜Vx)に接続され、もう一方は発光素子607の一方の電極に接続される。電源供
給線Vはコンデンサ608の第2の電極に接続されている。
位が与えられている。電源電位と対向電位は、本発明の発光装置に、外付けのIC等によ
り設けられた電源によって与えられる。
ンジスタでもPチャネル型のトランジスタでもどちらでも用いることができる。ただし駆
動用トランジスタ606のソース領域またはドレイン領域が発光素子607の陽極と接続
されている場合、駆動用トランジスタ606はPチャネル型のトランジスタであることが
望ましい。また、駆動用トランジスタ606のソース領域またはドレイン領域が発光素子
607の陰極と接続されている場合、駆動用トランジスタ606はNチャネル型のトラン
ジスタであることが望ましい。
構造ではなく、ダブルゲート構造やトリプルゲート構造などのマルチゲート構造を有して
いても良い。
て、発光素子607を第1の基板に形成し、発光素子607を駆動するための画素回路6
09を第2の基板に形成する。そして、発光素子607と発光素子607を駆動するため
の画素回路609とが電気的に接続されるようにする。つまり、発光素子607は第1の
基板に形成し、画素回路609の有するソース信号線(S1〜Sx)、ゲート信号線(G
1〜Gy)、電源供給線(V1〜Vx)、スイッチング用トランジスタ605、駆動用ト
ランジスタ606、コンデンサ608は第2の基板に形成し、発光素子607と駆動用ト
ランジスタ606とが電気的に接続されるようにする。
るトランジスタが薄膜トランジスタで形成されている場合について示している。
202が複数形成された第2の基板200とが対向して設けられている。
なお、本実施の形態では、第2の基板200が第1の基板203の発光素子が形成されて
いる側の面と対向するように、第1の基板203と第2の基板200が貼り合わせられて
いる。よって、第2の基板200は封止用の基板の役割を果たしている。
また、図1の薄膜トランジスタ202は、図12の駆動用トランジスタ606に相当する
。
ものではなく、公知の薄膜トランジスタの構造を適用することができる。
形成されている場合について示しているが、画素回路609を構成するトランジスタは、
薄膜トランジスタ以外のトランジスタで形成してもよい。例えば、第2の基板200とし
て半導体基板を用い、該半導体基板にMOSトランジスタなどを作り込むことによって第
2の基板200に形成される画素回路を形成するようにしても良い。
部分しか示されていないが、第2の基板200には、駆動用トランジスタ606以外の画
素回路609を構成する素子(スイッチング用トランジスタ605、コンデンサ608)
も形成されている。
樹脂基板などの透光性基板を用いればよい。
れた発光素子の場合には、第2の基板200は必ずしも透光性基板である必要はない。よ
って、第2の基板200として、透光性を有しない樹脂基板、半導体基板、セラミック基
板、金属基板などの透光性を有しない基板を用いることも可能である。
れた発光素子の場合には、第1の基板203は必ずしも透光性基板である必要はない。よ
って、第1の基板203として、透光性を有しない樹脂基板、半導体基板、セラミック基
板、金属基板などの透光性を有しない基板を用いることも可能である。
に薄膜化したものを用いてもよい。
含む層208、第2の電極209を有する。
ている。そして、第1の電極204上には、発光物質を含む層208が形成され、発光物
質を含む層208上には、第2の電極209が形成されている。そして、第2の電極20
9上には、絶縁膜210が形成されており、絶縁膜210上には、第2の電極209と電
気的に接続された電極219が形成されている。
光素子の場合には、第1の電極204は透光性を有する導電膜で形成する。この場合、例
えば、第1の電極204としてインジウム錫酸化物(ITO:Indium Tin O
xide)や酸化インジウムに酸化亜鉛を含有したIZO(Indium Zinc O
xide)などの透明導電膜、透光性を有するほど薄い膜厚で形成された金属膜などを用
い、第2の電極209としてアルミニウム膜(アルミニウム合金膜や添加物を含むアルミ
ニウム膜を含む)などの金属膜を用いれば良い。
れた発光素子の場合には、第2の電極209は透光性を有する導電膜で形成する。この場
合、例えば、第1の電極204としてアルミニウム膜(アルミニウム合金膜や添加物を含
むアルミニウム膜を含む)などの金属膜を用い、第2の電極209としてインジウム錫酸
化物(ITO:Indium Tin Oxide)や酸化インジウムに酸化亜鉛を含有
したIZO(Indium Zinc Oxide)などの透明導電膜、透光性を有する
ほど薄い膜厚で形成された金属膜などを用いれば良い。
放出されるように構成された発光素子の場合には、第1の電極204及び第2の電極20
9は透光性を有する導電膜で形成する。透光性を有する導電膜としては、例えば、第1の
電極204及び第2の電極209としてインジウム錫酸化物(ITO:Indium T
in Oxide)や酸化インジウムに酸化亜鉛を含有したIZO(Indium Zi
nc Oxide)などの透明導電膜、透光性を有するほど薄い膜厚で形成された金属膜
などが挙げられる。
がある。但し第1の電極204及び第2の電極209は、画素回路の構成によりいずれも
陽極、又は陰極となりうる。
知の層構成とすればよい。発光素子が有機EL素子である場合には、以下に示す例が挙げ
られる。例えば、第1の電極204を陽極とした場合、第1の電極204側から順に、H
IL(ホール注入層)、HTL(ホール輸送層)、EML(発光層)、ETL(電子輸送
層)、EIL(電子注入層)の順に積層する構成や、第1の電極204側から順に、HT
L(ホール輸送層)、EML(発光層)、ETL(電子輸送層)の順に積層する構成など
が挙げられる。また、第1の電極204を陰極とした場合、第1の電極204側から順に
、EIL(電子注入層)、ETL(電子輸送層)、EML(発光層)、HTL(ホール輸
送層)、HIL(ホール注入層)の順に積層する構成や、第1の電極204側から順に、
ETL(電子輸送層)、EML(発光層)、HTL(ホール輸送層)の順に積層する構成
などが挙げられる。
戻る際のエネルギーを発光に変換し得る材料(蛍光材料)と三重項励起状態から基底状態
に戻る際のエネルギーを発光に変換し得る材料(リン光材料)とがあるが、本発明の発光
装置に用いる発光材料としては、どちらを用いてもよい。
06を駆動するための薄膜トランジスタ(駆動用トランジスタ)202が形成されている
。図1においては、薄膜トランジスタ202は、第2の基板上に下地膜201を介して形
成された半導体膜217と、ゲート絶縁膜216と、ゲート電極215とを有する。
縁膜220上には、薄膜トランジスタ202の有する半導体膜217と電気的に接続され
る電極212が形成されている。そして、電極212上に第2の層間絶縁膜221が形成
されており、第2の層間絶縁膜221上には、電極212と電気的に接続される電極21
8が形成されている。よって、電極218は薄膜トランジスタ202と電気的に接続され
ている。
11によって貼り合わせられている。異方性導電膜211としては、ACP(Aniso
tropic Conductive Paste)やACF(Anisotropic
Conductive Film)などが挙げられる。異方性導電膜211を用いて、
第1の基板203と第2の基板200とを貼り合わせることによって、電極218と電極
219とが異方性導電膜211に含まれる導電性粒子205を介して電気的に接続される
。つまり、第1の基板203に形成されている発光素子206と第2の基板200に形成
されている薄膜トランジスタ202は電気的に接続された状態となっている。
貼り合わせることによって、電極218と電極219とを電気的に接続する場合を例とし
て示しているが、電極218と電極219とを電気的に接続するための方法は、特にこれ
に限定されるものではなく、公知の接続方法を用いればよい。例えば、NCP(Non
Conductive Paste)を用いて電極218と電極219とを電気的に接続
するようにしても良いし、超音波を用いた共晶接合によって電極218と電極219とを
電気的に接続するようにしても良い。
板203と第2の基板200の間にスペーサーを設けても良い。
載していないが、第1の電極204と電気的に接続された接続端子を画素部601の周囲
もしくはソース信号線駆動回路602やゲート信号線駆動回路603よりも外側の領域に
設け、その接続端子によって外付けのIC等により設けられた電源と接続することによっ
て、第1の電極204に対向電位が与えられている。
12で示した画素回路609の場合について説明したが、各画素に設けられている発光素
子を駆動するための画素回路の構成は、図12で示した画素回路609に限られるもので
はない。図12に示した画素回路609の構成は、一例として示したものであって、その
他の様々な画素回路においても本実施の形態を実施することができる。
ある駆動用トランジスタ606が発光素子607と接続される回路構成となっている。そ
のため、発光素子607と駆動用トランジスタ606とが、異方性導電膜を介して電気的
に接続される構成となっている。よって、他の画素回路の構成に適用する場合には、その
画素回路の構成において発光素子と接続される素子が、異方性導電膜を介して発光素子と
電気的に接続されるようにすればよい。画素回路の多くの場合において、発光素子と接続
される素子は、発光素子を駆動するための薄膜トランジスタである。よって、たいていの
場合には、発光素子を駆動するための薄膜トランジスタと発光素子とが異方性導電膜を介
して電気的に接続される構成となる。
説明する。
。第1の電極204は、発光素子の構造に応じて上記で挙げた材料などを適宜選択して形
成すればよい。
に発光物質を含む層208を形成し、そしてその発光物質を含む層208上にメタルマス
クを用いた蒸着により第2の電極209を形成する。また、発光物質を含む層208、第
2の電極209を形成する方法としては、メタルマスクを用いる方法以外に、インクジェ
ット法や印刷法などによって形成することもできる。
の電極204、発光物質を含む層208、及び第2の電極209上に形成する。絶縁膜2
10には、無機材料(酸化シリコン、窒化シリコン、酸化窒化シリコン、DLC膜等)、
感光性又は非感光性の有機材料(ポリイミド、アクリル、ポリアミド、ポリイミドアミド
、レジスト又はベンゾシクロブテン)、シロキサン(シリコン(Si)と酸素(O)との
結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基(例えばアル
キル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いてもよい。ま
たは置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。)、
及びそれらの積層構造を用いることができる。特に、窒化シリコン、酸化窒化シリコン、
DLC膜などを用いれば、水分や酸素、その他の不純物が外部から発光素子206に侵入
することを防止することができる。
を形成する。
C)〜(D)を用いて説明した方法以外に、以下の方法で形成することができる。
、発光物質を含む層208及び第2の電極209上に絶縁膜210を形成し、絶縁膜21
0上に導電膜230を1μm〜数十μmの膜厚、好ましくは10〜20μmの膜厚で形成
する。導電膜230は、例えばスクリーン印刷により、Auペースト、Agペースト、C
uペースト、Niペースト、Alペーストなどの導電性材料やハンダなどを用いて形成す
ればよい。
膜230が第2の電極209の深さまで打ち込まれ、第2の電極209で止まるように(
つまり、導電膜230が絶縁膜210を貫通して、第2の電極209で止まるように)レ
ーザーの出力を調節する。これにより、図25(C)に示すように第2の電極209と電
気的に接続された電極219が形成される。
きる。
本実施の形態では、第1の基板に形成された発光素子と、第2の基板に形成されたトラン
ジスタとが電気的に接続されているアクティブマトリクス型の発光装置の第2の例につい
て説明する。つまり、上記本発明の発光装置の第1の構成において、アクティブマトリク
ス型の発光装置である場合における第2の例について説明する。
造とは異なる断面構造の発光素子を有する。
なお、以下においては、実施の形態1と同様、画素回路の構成が図12に示す画素回路6
09の場合を例にして説明することとする。
る。よって、第2の基板については説明を省略し、実施の形態1と同じ構成のものは同じ
符号で示すものとする。
ジスタは、薄膜トランジスタ以外のトランジスタで形成してもよい。例えば、第2の基板
として半導体基板を用い、該半導体基板にMOSトランジスタなどを作り込むことによっ
て第2の基板に形成される画素回路を形成するようにしても良い。
図2において、発光素子306が複数形成された第1の基板303と、薄膜トランジスタ
202が複数形成された第2の基板200とが対向して設けられている。
なお、本実施の形態では、第2の基板200が第1の基板303の発光素子が形成されて
いる側の面と対向するように、第1の基板303と第2の基板200が貼り合わせられて
いる。よって、第2の基板200は封止用の基板の役割を果たしている。
また、図2の薄膜トランジスタ202は、図12の駆動用トランジスタ606に相当する
。
樹脂基板などの透光性基板を用いればよい。なお、発光素子306からの光が第1の基板
303の方向にのみ放出されるように構成された発光素子の場合には、第2の基板200
は必ずしも透光性基板である必要はない。よって、第2の基板200として、透光性を有
しない樹脂基板、半導体基板、セラミック基板、金属基板などの透光性を有しない基板を
用いることも可能である。
れた発光素子の場合には、第1の基板303は必ずしも透光性基板である必要はない。よ
って、第1の基板303として、透光性を有しない樹脂基板、半導体基板、セラミック基
板、金属基板などの透光性を有しない基板を用いることも可能である。
に薄膜化したものを用いてもよい。
含む層308、第2の電極309を有する。
上には、第1の電極304の端部を覆うように第1の絶縁膜307が形成されている。そ
して、第1の電極304上には、発光物質を含む層308が形成され、発光物質を含む層
308上には、第2の電極309が形成されている。発光物質を含む層308、及び第2
の電極309の一部は第1の絶縁膜307上に形成されている。そして、第2の電極30
9上には、第2の絶縁膜310が形成されており、第1の絶縁膜307上に位置する第2
の絶縁膜310上には、第2の電極309と電気的に接続された電極319が形成されて
いる。
に記載されている材料を用いればよい。また、発光物質を含む層308の層構成について
も、実施の形態1で説明したように公知の層構成とすればよい。
11によって貼り合わせられている。異方性導電膜211としては、ACP(Aniso
tropic Conductive Paste)やACF(Anisotropic
Conductive Film)などが挙げられる。異方性導電膜211を用いて、
第1の基板303と第2の基板200とを貼り合わせることによって、電極218と電極
319とが異方性導電膜211に含まれる導電性粒子205を介して電気的に接続される
。つまり、第1の基板303に形成されている発光素子306と第2の基板200に形成
されている薄膜トランジスタ202は電気的に接続された状態となっている。
貼り合わせることによって、電極218と電極319とを電気的に接続する場合を例とし
て示しているが、電極218と電極319とを電気的に接続するための方法は、特にこれ
に限定されるものではなく、公知の接続方法を用いればよい。例えば、NCP(Non
Conductive Paste)を用いて電極218と電極319とを電気的に接続
するようにしても良いし、超音波を用いた共晶接合によって電極218と電極319とを
電気的に接続するようにしても良い。
板303と第2の基板200の間にスペーサーを設けても良い。
載していないが、第1の電極304と電気的に接続された接続端子を画素部601の周囲
もしくはソース信号線駆動回路602やゲート信号線駆動回路603よりも外側の領域に
設け、その接続端子によって外付けのIC等により設けられた電源と接続することによっ
て、第1の電極304に対向電位が与えられている。
12で示した画素回路609の場合について説明したが、各画素に設けられている発光素
子を駆動するための画素回路の構成は、図12で示した画素回路609に限られるもので
はない。図12に示した画素回路609の構成は、一例として示したものであって、その
他の様々な画素回路においても本実施の形態を実施することができる。
ある駆動用トランジスタ606が発光素子607と接続される回路構成となっている。そ
のため、発光素子607と駆動用トランジスタ606とが、異方性導電膜を介して電気的
に接続される構成となっている。よって、他の画素回路の構成に適用する場合には、その
画素回路の構成において発光素子と接続される素子が、異方性導電膜を介して発光素子と
電気的に接続されるようにすればよい。画素回路の多くの場合において、発光素子と接続
される素子は、発光素子を駆動するための薄膜トランジスタである。よって、たいていの
場合には、発光素子を駆動するための薄膜トランジスタと発光素子とが異方性導電膜を介
して電気的に接続される構成となる。
説明する。
第1の電極304の端部を覆うように第1の絶縁膜307を形成する。
して形成すればよい。
DLC等)、感光性又は非感光性の有機材料(ポリイミド、アクリル、ポリアミド、ポリ
イミドアミド、レジスト又はベンゾシクロブテン)、シロキサン(シリコン(Si)と酸
素(O)との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基
(例えばアルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用い
てもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いて
もよい。)、及びそれらの積層構造を用いることができる。第1の絶縁膜307は曲率半
径が連続的に変化する形状が好ましい。このような形状とすることによって、第1の絶縁
膜307上に形成される発光物質を含む層308、第2の電極309の被覆性が向上する
。
マスクを用いた蒸着により発光物質を含む層308を形成し、そしてその発光物質を含む
層308上にメタルマスクを用いた蒸着により第2の電極309を形成する。また、発光
物質を含む層308、第2の電極309を形成する方法としては、メタルマスクを用いる
方法以外に、インクジェット法や印刷法などによって形成することもできる。
310を形成する。第2の絶縁膜310としては、無機材料(酸化シリコン、窒化シリコ
ン、酸化窒化シリコン、DLC膜等)、感光性又は非感光性の有機材料(ポリイミド、ア
クリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン)、シロキサ
ン(シリコン(Si)と酸素(O)との結合で骨格構造が構成される。置換基として、少
なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられる。置換基
として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基
と、フルオロ基とを用いてもよい。)、及びそれらの積層構造を用いることができる。特
に、窒化シリコン、酸化窒化シリコン、DLC膜などを用いれば、水分や酸素、その他の
不純物が外部から発光素子306に侵入することを防止することができる。
上に導電膜320を1μm〜数十μmの膜厚、好ましくは10〜20μmの膜厚で形成す
る。導電膜320は、例えばスクリーン印刷により、Auペースト、Agペースト、Cu
ペースト、Niペースト、Alペーストなどの導電性材料やハンダなどを用いて形成すれ
ばよい。
の深さまで打ち込まれ、第1の電極304で止まるように(つまり、導電膜320が第2
の絶縁膜310と第1の絶縁膜307を貫通して、第1の電極304で止まるように)レ
ーザーの出力を調節する。これにより、図27に示すように第1の電極304と電気的に
接続された電極319が形成される。
きる。
本実施の形態では、第1の基板に形成された発光素子と、第2の基板に形成されたトラン
ジスタとが電気的に接続されているアクティブマトリクス型の発光装置の第3の例につい
て説明する。つまり、上記本発明の発光装置の第1の構成において、アクティブマトリク
ス型の発光装置である場合における第3の例について説明する。
面構造とは異なる断面構造の発光素子を有する。
なお、以下本実施の形態においては、実施の形態1、2と同様、画素回路の構成が図12
に示す画素回路609の場合を例にして説明することとする。
る。よって、第2の基板については説明を省略し、実施の形態1と同じ構成のものは同じ
符号で示すものとする。
ジスタは、薄膜トランジスタ以外のトランジスタで形成してもよい。例えば、第2の基板
として半導体基板を用い、該半導体基板にMOSトランジスタなどを作り込むことによっ
て第2の基板に形成される画素回路を形成するようにしても良い。
図3において、発光素子406が複数形成された第1の基板403と、薄膜トランジスタ
202が複数形成された第2の基板200とが対向して設けられており、第3の基板42
0が第1の基板403と対向して設けられている。
板と対向するように設けられていたが、本実施の形態では、第1の基板の発光素子が設け
られていない側の面が第2の基板と対向するように設けられている。よって、第1の基板
403の発光素子が形成されている側の面を封止するために第1の基板403の発光素子
が形成されている側の面に対向するように封止用の第3の基板420を設ける。
また、図3の薄膜トランジスタ202は、図12の駆動用トランジスタ606に相当する
。
部分しか示されていないが、第2の基板200には、駆動用トランジスタ606以外の画
素回路609を構成する素子(スイッチング用トランジスタ605、コンデンサ608)
も形成されている。
板、透光性を有する樹脂基板などの透光性基板を用いればよい。
ただし、本実施の形態においては、第1の基板403の発光素子が形成されていない側の
面に発光素子の一方の電極と電気的に接続する電極を形成するため、第1の基板は厚さを
100μm以下とするのが好ましく、20〜50μmとするのがさらに好ましい。
れた発光素子の場合には、第1の基板403、第2の基板200は必ずしも透光性基板で
ある必要はない。よって、第1の基板403、第2の基板200として、透光性を有しな
い樹脂基板、半導体基板、セラミック基板、金属基板などの透光性を有しない基板を用い
ることも可能である。
れた発光素子の場合には、第3の基板420は必ずしも透光性基板である必要はない。よ
って、第3の基板420として、透光性を有しない樹脂基板、半導体基板、セラミック基
板、金属基板などの透光性を有しない基板を用いることも可能である。
に薄膜化したものを用いてもよい。
含む層408、第2の電極409を有する。
1の電極404及び第1の絶縁膜407上には発光物質を含む層408が形成されており
、発光物質を含む層408上には第2の電極409が形成されている。よって、発光物質
を含む層408、及び第2の電極409の一部は第1の絶縁膜407上に形成されている
。なお、第2の電極409は、全ての発光素子で共通の電極として形成されている。
404と電気的に接続された電極419が形成されている。
、第1の基板403の発光素子406が形成されている側の面と対向するように封止用の
第3の基板420が第1の基板403と接着材411によって貼り合わせられている。図
3においては、第1の基板403と第3の基板420との間に全面にわたって形成された
接着材411を用いて第1の基板403と第3の基板420とを貼り合わせることによっ
て封止を行っている場合について示しているが、その他の公知の封止方法を用いてもよい
。
に記載されている材料を用いればよい。また、発光物質を含む層408の層構成について
も、実施の形態1で説明したように公知の層構成とすればよい。
11によって貼り合わせられている。異方性導電膜211としては、ACP(Aniso
tropic Conductive Paste)やACF(Anisotropic
Conductive Film)などが挙げられる。異方性導電膜211を用いて、
第1の基板403と第2の基板200とを貼り合わせることによって、電極218と電極
419とが異方性導電膜211に含まれる導電性粒子205を介して電気的に接続される
。つまり、第1の基板403に形成されている発光素子406と第2の基板200に形成
されている薄膜トランジスタ202は電気的に接続された状態となっている。
貼り合わせることによって、電極218と電極419とを電気的に接続する場合を例とし
て示しているが、電極218と電極419とを電気的に接続するための方法は、特にこれ
に限定されるものではなく、公知の接続方法を用いればよい。例えば、NCP(Non
Conductive Paste)を用いて電極218と電極419とを電気的に接続
するようにしても良いし、超音波を用いた共晶接合によって電極218と電極419とを
電気的に接続するようにしても良い。
板403と第2の基板200の間にスペーサーを設けても良い。
載していないが、第1の電極404と電気的に接続された接続端子を画素部601の周囲
もしくはソース信号線駆動回路602やゲート信号線駆動回路603よりも外側の領域に
設け、その接続端子によって外付けのIC等により設けられた電源と接続することによっ
て、第1の電極404に対向電位が与えられている。
12で示した画素回路609の場合について説明したが、各画素に設けられている発光素
子を駆動するための画素回路の構成は、図12で示した画素回路609に限られるもので
はない。図12に示した画素回路609の構成は、一例として示したものであって、その
他の様々な画素回路においても本実施の形態を実施することができる。
ある駆動用トランジスタ606が発光素子607と接続される回路構成となっている。そ
のため、発光素子607と駆動用トランジスタ606とが、異方性導電膜を介して電気的
に接続される構成となっている。よって、他の画素回路の構成に適用する場合には、その
画素回路の構成において発光素子と接続される素子が、異方性導電膜を介して発光素子と
電気的に接続されるようにすればよい。画素回路の多くの場合において、発光素子と接続
される素子は、発光素子を駆動するための薄膜トランジスタである。よって、たいていの
場合には、発光素子を駆動するための薄膜トランジスタと発光素子とが異方性導電膜を介
して電気的に接続される構成となる。
説明する。
第1の電極404の端部を覆うように第1の絶縁膜407を形成する。
して形成すればよい。
DLC等)、感光性又は非感光性の有機材料(ポリイミド、アクリル、ポリアミド、ポリ
イミドアミド、レジスト又はベンゾシクロブテン)、シロキサン(シリコン(Si)と酸
素(O)との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基
(例えばアルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用い
てもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いて
もよい。)、及びそれらの積層構造を用いることができる。第1の絶縁膜407は曲率半
径が連続的に変化する形状が好ましい。このような形状とすることによって、第1の絶縁
膜407上に形成される発光物質を含む層408、第2の電極409の被覆性が向上する
。
マスクを用いた蒸着により発光物質を含む層408を形成し、そしてその発光物質を含む
層408上にメタルマスクを用いた蒸着により第2の電極409を形成する。また、発光
物質を含む層408、第2の電極409を形成する方法としては、メタルマスクを用いる
方法以外に、インクジェット法や印刷法などによって形成することもできる。
ては、無機材料(酸化シリコン、窒化シリコン、酸化窒化シリコン、DLC膜等)、感光
性又は非感光性の有機材料(ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レ
ジスト又はベンゾシクロブテン)、シロキサン(シリコン(Si)と酸素(O)との結合
で骨格構造が構成される。置換基として、少なくとも水素を含む有機基(例えばアルキル
基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いてもよい。または
置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。)、及び
それらの積層構造を用いることができる。特に、窒化シリコン、酸化窒化シリコン、DL
C膜などを用いれば、水分や酸素、その他の不純物が外部から発光素子406に侵入する
ことを防止することができる。
3の厚さを薄くする処理を行う。この際、第1の基板403の厚さを100μm以下、好
ましくは20〜50μmとする。ここでは、第1の基板403の厚さを薄くする方法とし
て、研削手段または研磨手段を用いたが、ウエットエッチングを行う方法によって行って
もよい。
基板403の厚さを薄くする処理を行う必要はない。
逆側の面に導電膜431を1μm〜数十μmの膜厚、好ましくは10〜20μmの膜厚で
形成する。導電膜431は、例えばスクリーン印刷により、Auペースト、Agペースト
、Cuペースト、Niペースト、Alペーストなどの導電性材料やハンダなどを用いて形
成すればよい。なお、この際、第1の基板403を介して第1の電極404と対向するよ
うにして導電膜431を形成する。
まで打ち込まれ、第1の電極404で止まるように(つまり、導電膜431が第1の基板
403を貫通して、第1の電極404で止まるように)レーザーの出力を調節する。これ
により、図29に示すように第1の電極404と電気的に接続された電極419が形成さ
れる。
きる。
本実施の形態では、上記本発明の第1の構成において、第2の基板にさらに撮像素子を形
成した発光装置の例について説明する。つまり、発光素子が形成された第1の基板と、発
光素子を駆動する画素回路及び撮像素子が形成された第2の基板とを有し、発光素子と発
光素子を駆動する画素回路とが電気的に接続されている発光装置の例について説明する。
図22(A)に本実施の形態の画素部の構成例を示す。
画素部1201は、マトリクス状に配置された複数の画素1202を有し、各画素120
2は、発光素子を含む副画素と、撮像素子(センサ)を含む副画素を具備する。各画素1
202の構成は様々であり、例えば、RGBの各色の光を発する発光素子を含む副画素3
個(1250〜1252)と、撮像素子を含む副画素3個(1253〜1255)の合わ
せて6個の副画素を1画素とする場合(図22(B))、RGBの各色の光を発する発光
素子を含む副画素3個(1256〜1258)と、撮像素子を含む副画素1259の合わ
せて4個の副画素を1画素とする場合(図22(C))、白色の光を発する発光素子を含
む副画素1260と、撮像素子を含む副画素1261の合わせて2個の副画素を1画素と
する場合(図22(D))が挙げられる。
れの場合を用いてもよく、センサの感度や、表示面の明るさなどを考慮にいれて選択する
とよい。勿論、撮像素子を含む副画素の個数が多い方が、読み取り精度は向上する。また
、撮像素子を含む副画素は、その占有面積の小さいものを多数設けた方が読み取り精度は
向上する。
ノクロ表示を行う。モノクロ表示を行う表示機能を有する場合、その読み取り機能はモノ
クロに限定される。一方、カラー表示を行う表示機能を有する場合、その読み取り機能は
モノクロ又はカラーとなる。なお、被写体の情報をカラーで読み取る際には、RGBの各
色に対応した発光素子を順番に点灯させて、各々で被写体の情報を読み取る。その後、R
GBの各色における読み取った情報を合成し、この合成された情報を用いると、カラー画
像の表示を行うことができる。
まり画素構成を図22(D)の画素構成とした場合の1画素1202の等価回路図の例を
図22(E)に示す。図22(E)において、発光素子1214を含む副画素1219と
、撮像素子1218を含む副画素1220を1画素1202とする。そして、列方向に信
号線1224、電源線1226、信号線1245、電源線1227が配置され、行方向に
走査線1221、1222、1223が配置される。副画素1219は、スイッチング用
トランジスタ1211、駆動用トランジスタ1212及び容量素子1213を含み、副画
素1220は、スイッチング用トランジスタ1215、バッファ用トランジスタ1216
及びリセット用トランジスタ1217を含む。なお、以下においては、1画素1202が
図22(E)に示す回路構成である場合を例として説明するが、図22(E)の回路構成
はあくまで一例であり、各副画素の回路構成は、上記記載に限定されない。公知の回路構
成を用いることができる。
4以外の1画素1202を構成する素子が第2の基板に設けられている。つまり、本実施
の形態の発光装置は、発光素子1214が第1の基板に設けられ、発光素子を駆動するた
めの画素回路1228及び撮像素子を含む副画素1220が第2の基板に設けられている
。
図15において、発光素子806が形成された第1の基板803と、薄膜トランジスタ8
02及び撮像素子821が形成された第2の基板800とが対向して設けられている。
なお、本実施の形態では、第2の基板800が第1の基板803の発光素子が形成されて
いる側の面と対向するように、第1の基板803と第2の基板800が貼り合わせられて
いる。よって、第2の基板800は封止用の基板の役割を果たしている。
の形態1の発光素子の構造と同じ場合について示しているが、第1の基板803に形成す
る発光素子806の構造はこの構造に限定されるものではなく、実施の形態2、3などで
示した発光素子の構造としてもよい。
ランジスタ802は、図22(E)の駆動用トランジスタ1212に相当する。
また、図15の撮像素子821は、図22(E)の撮像素子1218に相当する。
側の領域が発光素子を有する副画素1219に相当する領域である。
は、撮像素子1218(図15においては撮像素子821に相当)が形成されている部分
しか示されていないが、第2の基板800上には、撮像素子を含む副画素1220を構成
する他の素子(図22(E)のスイッチング用トランジスタ1215、バッファ用トラン
ジスタ1216及びリセット用トランジスタ1217)も形成されている。
領域には、駆動用トランジスタ1212(図15においては薄膜トランジスタ802に相
当)が形成されている部分しか示されていないが、第2の基板800上には、発光素子を
含む副画素1219の有する画素回路1228を構成する他の素子(図22(E)のスイ
ッチング用トランジスタ1211及び容量素子1213)も形成されている。
樹脂基板などの透光性基板を用いればよい。
れた発光素子の場合には、第2の基板800は必ずしも透光性基板である必要はない。よ
って、第2の基板800として、透光性を有しない樹脂基板、半導体基板、セラミック基
板、金属基板などの透光性を有しない基板を用いることも可能である。
れた発光素子の場合には、第1の基板803は必ずしも透光性基板である必要はない。よ
って、第1の基板803として、透光性を有しない樹脂基板、半導体基板、セラミック基
板、金属基板などの透光性を有しない基板を用いることも可能である。
に薄膜化したものを用いてもよい。
含む層808、第2の電極809を有する。
ている。そして、第1の電極804上には、発光物質を含む層808が形成され、発光物
質を含む層808上には、第2の電極809が形成されている。そして、第2の電極80
9上には、絶縁膜810が形成されており、絶縁膜810上には、第2の電極809と電
気的に接続された電極819が形成されている。
に記載されている材料を用いればよい。また、発光物質を含む層808の層構成について
も、実施の形態1で説明したように公知の層構成とすればよい。
06を駆動するための薄膜トランジスタ(駆動用トランジスタ)802及び撮像素子82
1が形成されている。
して形成された結晶質半導体膜817と、ゲート絶縁膜816と、ゲート電極815とを
有する。なお、薄膜トランジスタ802は、ここではN型の薄膜トランジスタとして形成
されているが、P型の薄膜トランジスタとして形成してもよい。
された結晶質半導体膜と、ゲート絶縁膜816とを有する。そして、撮像素子821の有
する結晶質半導体膜は、薄膜トランジスタ802の有する結晶質半導体膜817と同じ層
に形成された結晶質半導体膜であり、P型半導体823、I型半導体824、N型半導体
825を有する。
の有する半導体膜が結晶質半導体膜である場合について示しているが、薄膜トランジスタ
802、撮像素子821の有する半導体膜は、非晶質半導体膜であってもよい。
おり、第1の層間絶縁膜820上には、電極812、826が形成されている。電極81
2は、薄膜トランジスタ802の有する結晶質半導体膜817と電気的に接続される電極
であり、電極826は、撮像素子821の有する半導体膜のP型半導体823、N型半導
体825にそれぞれ電気的に接続される電極である。そして、電極812、826、及び
第1の層間絶縁膜820上には、第2の層間絶縁膜830が形成されており、第2の層間
絶縁膜830上には、電極812と電気的に接続される電極818が形成されている。よ
って、電極818と薄膜トランジスタ802は電気的に接続されている。
11によって貼り合わせられている。異方性導電膜811としては、ACP(Aniso
tropic Conductive Paste)やACF(Anisotropic
Conductive Film)などが挙げられる。異方性導電膜811を用いて、
第1の基板803と第2の基板800とを貼り合わせることによって、電極818と電極
819とが異方性導電膜811に含まれる導電性粒子805を介して電気的に接続される
。つまり、第1の基板803に形成されている発光素子806と第2の基板800に形成
されている薄膜トランジスタ802は電気的に接続された状態となっている。
て貼り合わせることによって、電極818と電極819とを電気的に接続する場合を例と
して示しているが、電極818と電極819とを電気的に接続するための方法は、特にこ
れに限定されるものではなく、公知の接続方法を用いればよい。例えば、NCP(Non
Conductive Paste)を用いて電極818と電極819とを電気的に接
続するようにしても良いし、超音波を用いた共晶接合によって電極818と電極819と
を電気的に接続するようにしても良い。
板803と第2の基板800の間にスペーサーを設けても良い。
記載していないが、第1の電極804と電気的に接続された接続端子を画素部601の周
囲もしくはソース信号線駆動回路602やゲート信号線駆動回路603よりも外側の領域
に設け、その接続端子によって外付けのIC等により設けられた電源と接続することによ
って、第1の電極804に対向電位が与えられている。
して説明したが、図22(E)の回路構成はあくまで一例であり、各副画素の回路構成は
、上記記載に限定されるものではなく、公知の回路構成を用いることができる。よって、
発光素子を含む副画素の有する発光素子を駆動するための画素回路1228の回路構成も
上記の記載に限定されるものではなく、公知の様々な画素回路を用いることができる。
ンジスタである駆動用トランジスタ1212が発光素子1214と接続される回路構成と
なっている。そのため、発光素子1214(図15の発光素子806に相当)と駆動用ト
ランジスタ1212(図15の薄膜トランジスタ802に相当)とが、異方性導電膜81
1を介して電気的に接続される構成となっている。よって、他の画素回路の構成に適用す
る場合には、その画素回路の構成において発光素子と接続される素子が、異方性導電膜を
介して発光素子と電気的に接続されるようにすればよい。画素回路の多くの場合において
、発光素子と接続される素子は、発光素子を駆動するためのトランジスタ(駆動用トラン
ジスタ)である。よって、たいていの場合には、発光素子を駆動するためのトランジスタ
と発光素子とが異方性導電膜を介して電気的に接続される構成となる。
なお、図15においては、発光素子806から発せられる光が第1の基板803側の方向
にのみ射出される構造の発光素子の場合について示すが、この場合に限定されるものでは
なく、発光素子806から発せられる光が第2の基板800側の方向にのみ射出される構
造の発光素子としてもよい。ただし、図15に示すように発光素子806から発せられる
光が第1の基板803側の方向にのみ射出される構造の発光素子の場合のほうが発光素子
806から発せられる光が通過する層が少ないため発光素子の光が有効に利用されるため
好ましい。また、図15に示すように発光素子806から発せられる光が第1の基板80
3側の方向にのみ射出される構造の発光素子の場合、第2の基板側は開口率を考慮するこ
となく、回路を形成することができる。よって、第2の基板に形成する画素回路1228
や副画素1220は、素子数が多い回路構成としても特に問題がない。
撮像素子821に入射する。そうすると、撮像素子821の両電極間の電位差は変化し、
その変化した電位差に応じて両電極間に電流が流れ、その流れた電流量を検知することで
、被写体822の情報を得ることができる。そして、その得られた情報は、発光素子80
6により表示される。つまり、発光素子806は、被写体822の情報を読み取る際の光
源としての役割と、画像を表示する役割の2つの役割を果たす。したがって、本発明の発
光装置は、被写体822の情報を読み取るイメージセンサ機能と、画像を表示する表示機
能の2つの機能を有する。このような2つの機能を有しているにも関わらず、イメージセ
ンサ機能を用いる際には通常必要である光源や光散乱板を別個に設ける必要がないため、
大幅な小型化、薄型化及び軽量化が実現する。
のみ射出される構造の発光素子の場合について説明したが、発光素子806から発せられ
る光が第2の基板800側の方向にのみ射出される構造の発光素子の場合には、被写体8
22を第2の基板800側に設けて被写体822の情報を読み取るようにすればよい。
きる。
本実施の形態では、上記本発明の第1の構成において、第1の基板にさらに撮像素子を形
成した発光装置の例について説明する。つまり、発光素子及び撮像素子が形成された第1
の基板と、発光素子を駆動する画素回路が形成された第2の基板とを有し、発光素子と発
光素子を駆動する画素回路とが電気的に接続されている発光装置の例について説明する。
ある場合を例として説明する。
像素子1218が第1の基板に設けられ、発光素子1214及び撮像素子1218以外の
1画素1202を構成する素子が第2の基板に設けられている。つまり、発光素子を含む
副画素1219において、発光素子1214は第1の基板に形成され、発光素子1214
を駆動するための画素回路1228は第2の基板に形成される。また、撮像素子を含む副
画素1220において、撮像素子1218は第1の基板に形成され、撮像素子を含む副画
素1220の撮像素子1218以外の素子は第2の基板に形成される。
図16において、発光素子906及び撮像素子921が形成された第1の基板903と、
薄膜トランジスタ902及び薄膜トランジスタ927が形成された第2の基板900とが
対向して設けられている。
なお、本実施の形態では、第2の基板900が第1の基板903の発光素子が形成されて
いる側の面と対向するように、第1の基板903と第2の基板900が貼り合わせられて
いる。よって、第2の基板900は封止用の基板の役割を果たしている。
1の発光素子の構造と同じ場合について示しているが、第1の基板903に形成する発光
素子の構造はこの構造に限定されるものではなく、実施の形態2、3などで示した発光素
子の構造としてもよい。
スタ902は、図22(E)の駆動用トランジスタ1212に相当する。
また、図16の撮像素子921は、図22(E)の撮像素子1218に相当し、図16の
薄膜トランジスタ927は、図22(E)のリセット用トランジスタ1217に相当する
。
側の領域が発光素子を有する副画素1219に相当する領域である。
領域には、リセット用トランジスタ1217(図16においては薄膜トランジスタ927
に相当)が形成されている部分しか示されていないが、第2の基板900上には、撮像素
子を含む副画素1220を構成する素子のうち、撮像素子1218及びリセット用トラン
ジスタ1217以外の素子(図22(E)のスイッチング用トランジスタ1215及びバ
ッファ用トランジスタ1216)も形成されている。
領域には、駆動用トランジスタ1212(図16においては薄膜トランジスタ902に相
当)が形成されている部分しか示されていないが、第2の基板900上には、発光素子を
含む副画素1219の有する画素回路1228を構成する他の素子(図22(E)のスイ
ッチング用トランジスタ1211及び容量素子1213)も形成されている。
樹脂基板などの透光性基板を用いればよい。
れた発光素子の場合には、第2の基板900は必ずしも透光性基板である必要はない。よ
って、第2の基板900として、透光性を有しない樹脂基板、半導体基板、セラミック基
板、金属基板などの透光性を有しない基板を用いることも可能である。
れた発光素子の場合には、第1の基板903は必ずしも透光性基板である必要はない。よ
って、第1の基板903として、透光性を有しない樹脂基板、半導体基板、セラミック基
板、金属基板などの透光性を有しない基板を用いることも可能である。
に薄膜化したものを用いてもよい。
含む層908、第2の電極909を有する。
上には、発光物質を含む層908が形成され、発光物質を含む層908上には、第2の電
極909が形成されている。そして、第2の電極909上には、絶縁膜910が形成され
ており、絶縁膜910上には、第2の電極909と電気的に接続された電極919が形成
されている。
、第1の基板903上に形成された第1の電極907、第1の電極907上に形成された
P型半導体923、I型半導体924、N型半導体925を有する。そして、N型半導体
925上には、絶縁膜910が形成されており、絶縁膜910上には、N型半導体925
と電気的に接続された電極926が形成されている。
06を駆動するための薄膜トランジスタ902(図22(E)の駆動用トランジスタ12
12に相当)及び薄膜トランジスタ927(図22(E)のリセット用トランジスタ12
17に相当)が形成されている。
して形成された結晶質半導体膜917と、ゲート絶縁膜916と、ゲート電極915とを
有する。なお、薄膜トランジスタ902は、ここではN型の薄膜トランジスタとして形成
されているが、P型の薄膜トランジスタとして形成してもよい。
1を介して形成された結晶質半導体膜928と、ゲート絶縁膜916と、ゲート電極92
9を有する。そして、薄膜トランジスタ927の有する結晶質半導体膜928は、薄膜ト
ランジスタ902の有する結晶質半導体膜917と同じ層に形成された結晶質半導体膜で
ある。
子を含む副画素の撮像素子以外の素子(図22(E)の、スイッチング用トランジスタ1
215、バッファ用トランジスタ1216、及びリセット用トランジスタ1217)、及
び発光素子を含む副画素の発光素子以外の素子(図22(E)のスイッチング用トランジ
スタ1211、駆動用トランジスタ1212、及び容量素子1213)を第2の基板に形
成する構成としているため、撮像素子を構成する半導体膜を非晶質半導体膜で形成し、撮
像素子を含む副画素の撮像素子以外の素子(図22(E)の、スイッチング用トランジス
タ1215、バッファ用トランジスタ1216、及びリセット用トランジスタ1217)
、及び発光素子を含む副画素の発光素子以外の素子(図22(E)のスイッチング用トラ
ンジスタ1211、駆動用トランジスタ1212、及び容量素子1213)を構成する半
導体膜を結晶質半導体膜で形成することができる。つまり、撮像素子と1画素の有するト
ランジスタとを別な基板に設ける構成としたため、撮像素子を構成する半導体膜を非晶質
半導体膜とし、1画素の有するトランジスタを構成する半導体膜を結晶質半導体膜とする
ことができる。
半導体よりも非晶質半導体を用いることが好ましいとされている。また、トランジスタを
構成する半導体膜としては、非晶質半導体に比べて結晶質半導体のほうが移動度が高いこ
とから、結晶質半導体膜を用いることが好ましいとされている。しかし、結晶質半導体膜
を有するトランジスタと同じ基板上に形成する場合、トランジスタを構成する結晶質半導
体膜と同じ層の半導体膜を用いる構成となってしまうため、撮像素子を構成する半導体膜
も結晶質の半導体膜を用いる必要があった。
晶質半導体膜で形成し、トランジスタなどの素子を構成する半導体膜は、結晶質半導体膜
で形成することができるため、撮像素子の感度が良好であり、且つ、1画素を構成するト
ランジスタなどの素子は駆動速度の速いものとすることができる。
成されており、第1の層間絶縁膜920上には、電極912、913が形成されている。
電極912は、薄膜トランジスタ902の有する結晶質半導体膜917と電気的に接続さ
れる電極であり、電極913は、薄膜トランジスタ927の有する結晶質半導体膜928
に電気的に接続される電極である。そして、電極912、913、及び第1の層間絶縁膜
920上には、第2の層間絶縁膜931が形成されており、第2の層間絶縁膜931上に
は、電極912と電気的に接続される電極918と、電極913と電気的に接続される電
極930が形成されている。よって、電極918と薄膜トランジスタ902は電気的に接
続されており、電極930と薄膜トランジスタ927は電気的に接続されている。
11によって貼り合わせられている。異方性導電膜911としては、ACP(Aniso
tropic Conductive Paste)やACF(Anisotropic
Conductive Film)などが挙げられる。異方性導電膜911を用いて、
第1の基板903と第2の基板900とを貼り合わせることによって、電極918と電極
919とが異方性導電膜911に含まれる導電性粒子905を介して電気的に接続され、
電極930と電極926とが異方性導電膜911に含まれる導電性粒子905を介して電
気的に接続される。つまり、第1の基板903に形成されている発光素子906と第2の
基板900に形成されている薄膜トランジスタ902は電気的に接続された状態となって
いる。また、第1の基板903に形成されている撮像素子921と第2の基板900に形
成されている薄膜トランジスタ927は電気的に接続された状態となっている。
て貼り合わせることによって、電極918と電極919、電極930と電極926とを電
気的に接続する場合を例として示しているが、電極918と電極919、電極930と電
極926とを電気的に接続するための方法は、特にこれに限定されるものではなく、公知
の接続方法を用いればよい。例えば、NCP(Non Conductive Past
e)を用いて電極918と電極919、電極930と電極926とを電気的に接続するよ
うにしても良いし、超音波を用いた共晶接合によって電極918と電極919、電極93
0と電極926とを電気的に接続するようにしても良い。
板903と第2の基板900の間にスペーサーを設けても良い。
記載していないが、第1の電極904と電気的に接続された接続端子を画素部601の周
囲もしくはソース信号線駆動回路602やゲート信号線駆動回路603よりも外側の領域
に設け、その接続端子によって外付けのIC等により設けられた電源と接続することによ
って、第1の電極904に対向電位が与えられている。
して説明したが、図22(E)の回路構成はあくまで一例であり、各副画素の回路構成は
、上記記載に限定されるものではなく、公知の回路構成を用いることができる。よって、
発光素子を含む副画素の有する発光素子を駆動するための画素回路1228の回路構成も
上記の記載に限定されるものではなく、公知の様々な画素回路を用いることができる。
ンジスタである駆動用トランジスタ1212のソースまたはドレインが発光素子1214
の一方の電極と接続された回路構成となっている。そのため、発光素子1214(図16
の発光素子906に相当)と駆動用トランジスタ1212(図16の薄膜トランジスタ9
02に相当)とが、異方性導電膜911を介して電気的に接続される構成となっている。
よって、他の画素回路の構成に適用する場合には、その画素回路の構成において発光素子
と接続される素子が、異方性導電膜を介して発光素子と電気的に接続されるようにすれば
よい。画素回路の多くの場合において、発光素子と接続される素子は、発光素子を駆動す
るためのトランジスタ(駆動用トランジスタ)である。よって、たいていの場合には、発
光素子を駆動するためのトランジスタと発光素子とが異方性導電膜を介して電気的に接続
される構成となる。
ット用トランジスタ1217のソースまたはドレインが接続された回路構成となっている
。そのため、撮像素子1218(図16の撮像素子921に相当)とリセット用トランジ
スタ1217(図16の薄膜トランジスタ927に相当)とが、異方性導電膜911を介
して電気的に接続される構成となっている。よって、他の撮像素子を含む副画素の構成に
適用する場合には、その撮像素子を含む副画素の構成において撮像素子と接続される素子
が、異方性導電膜を介して撮像素子と電気的に接続されるようにすればよい。なお、図1
6の断面図では示されていないが、撮像素子1218の一方の電極は、バッファ用トラン
ジスタ1216のゲート電極にも接続されている。
なお、図16においては、発光素子906から発せられる光が第1の基板903側の方向
にのみ射出される構造の発光素子の場合について示すが、この場合に限定されるものでは
なく、発光素子906から発せられる光が第2の基板900側の方向にのみ射出される構
造の発光素子としてもよい。ただし、図16に示すように発光素子906から発せられる
光が第1の基板903側の方向にのみ射出される構造の発光素子の場合のほうが、発光素
子906から発せられる光が通過する層が少ないため発光素子の光が有効に利用されるた
め好ましい。また、図16に示すように発光素子906から発せられる光が第1の基板9
03側の方向にのみ射出される構造の発光素子の場合、第2の基板側は開口率を考慮する
ことなく、回路を形成することができる。よって、第2の基板に形成する画素回路122
8や副画素1220は、素子数が多い回路構成としても特に問題がない。
撮像素子921に入射する。そうすると、撮像素子921の両電極間の電位差は変化し、
その変化した電位差に応じて両電極間に電流が流れ、その流れた電流量を検知することで
、被写体922の情報を得ることができる。そして、その得られた情報は、発光素子90
6により表示される。つまり、発光素子906は、被写体922の情報を読み取る際の光
源としての役割と、画像を表示する役割の2つの役割を果たす。したがって、本発明の発
光装置は、被写体922の情報を読み取るイメージセンサ機能と、画像を表示する表示機
能の2つの機能を有する。このような2つの機能を有しているにも関わらず、イメージセ
ンサ機能を用いる際には通常必要である光源や光散乱板を別個に設ける必要がないため、
大幅な小型化、薄型化及び軽量化が実現する。
のみ射出される構造の発光素子の場合について説明したが、発光素子906から発せられ
る光が第2の基板900側の方向にのみ射出される構造の発光素子の場合には、被写体9
22を第2の基板900側に設けて被写体922の情報を読み取るようにすればよい。
きる。
本実施の形態においては、上記本発明の発光装置の第2の構成の第1の例について説明す
る。
同様であるため、ここでは、発光素子を駆動する回路を有するフィルムを作製する工程に
ついてまず説明する。
、プラズマCVD法やスパッタリング法等により、タングステン(W)、モリブデン(M
o)、チタン(Ti)、タンタル(Ta)、ニオブ(Nb)、ニッケル(Ni)、コバル
ト(Co)、ジルコニウム(Zr)、亜鉛(Zn)、ルテニウム(Ru)、ロジウム(R
h)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)、珪素(Si)か
ら選択された元素または前記元素を主成分とする合金材料若しくは化合物材料からなる層
を、単層又は積層して形成する。珪素を含む層の結晶構造は、非晶質、微結晶、多結晶の
いずれの場合でもよい。
。
とモリブデンの混合物、タングステンの酸化物、タングステンの酸化窒化物、タングステ
ンの窒化酸化物、モリブデンの酸化物、モリブデンの酸化窒化物、モリブデンの窒化酸化
物、タングステンとモリブデンの混合物の酸化物、タングステンとモリブデンの混合物の
酸化窒化物、タングステンとモリブデンの混合物の窒化酸化物のいずれかを含む層を形成
する。なお、タングステンとモリブデンの混合物とは、例えば、タングステンとモリブデ
ンの合金に相当する。
、タングステンとモリブデンの混合物を含む層を形成し、2層目として、タングステンの
酸化物、モリブデンの酸化物、タングステンとモリブデンの混合物の酸化物、タングステ
ンの酸化窒化物、モリブデンの酸化窒化物、タングステンとモリブデンの混合物の酸化窒
化物を形成する。このように、剥離層101を積層構造とする場合、金属膜と金属酸化膜
との積層構造とすることが好ましい。金属酸化膜の形成方法の一例としては、スパッタ法
により直接金属酸化膜を形成する方法、基板100上に形成した金属膜の表面を熱処理ま
たは酸素雰囲気下でのプラズマ処理により当該金属膜の表面を酸化して金属酸化膜を形成
する方法などが挙げられる。
i)、タンタル(Ta)、ニオブ(Nb)、ニッケル(Ni)、コバルト(Co)、ジル
コニウム(Zr)、亜鉛(Zn)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム
(Pd)、オスミウム(Os)、イリジウム(Ir)から選択された元素または前記元素
を主成分とする合金材料若しくは化合物材料からなる膜を用いることができる。
珪素膜、窒化酸化珪素膜などの絶縁膜を形成し、当該絶縁膜上に剥離層101を形成する
ようにしてもよい。基板100と剥離層101との間にこのような絶縁膜を設けることに
より、基板100が含む不純物が上層に侵入してしまうことを防止することができる。ま
た、後にレーザーを照射する工程があるが、その工程の際、基板100がエッチングされ
てしまうことを防止することができる。なお、ここで、酸化窒化珪素膜と、窒化酸化珪素
膜とでは、前者は窒素よりも酸素を多く含み、後者は酸素よりも窒素を多く含むという意
味で使い分けている。
する。第1の絶縁膜102は下地膜として機能する膜である。第1の絶縁膜102として
、プラズマCVD法やスパッタリング法等により、珪素の酸化物、珪素の窒化物、窒素を
含む珪素の酸化物、酸素を含む珪素の窒化物等を形成する。
を含む層104を形成する。以下においては、発光素子を駆動する回路が、発光素子を駆
動する画素回路の場合について説明するものとする。
、複数の薄膜トランジスタ103を覆う第2の絶縁膜110と、第2の絶縁膜110に接
し複数の薄膜トランジスタ103のソース領域又はドレイン領域に電気的に接続する電極
111とを形成する。薄膜トランジスタ103は、島状の半導体膜107、ゲート絶縁膜
108、ゲート電極109などを有する。
、図4(C)に示す構造以外の構造を有する薄膜トランジスタを用いても良い。例えば、
薄膜トランジスタ103として、ゲート電極の両端にサイドウォールが形成され、LDD
領域(低濃度不純物領域)を有するトップゲート型の薄膜トランジスタや、ボトムゲート
型の薄膜トランジスタ、シリサイド領域を有する薄膜トランジスタなど、公知の薄膜トラ
ンジスタの構造を適用することができる。
膜112を形成し、第3の絶縁膜112上に薄膜トランジスタ103のソース領域又はド
レイン領域に電気的に接続する電極111と電気的に接続された電極113を金属膜など
を用いて形成する。ここでは電極113として、TiN膜をスパッタ法で形成する。
窒化酸化珪素膜などの無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリ
ル、エポキシなどの有機材料、シロキサンなどにより、単層または積層で形成する。
、この場合に特に限定されるものではない。画素回路のなかで、発光素子と電気的に接続
したい素子と電気的に接続する電極を形成すればよい。
して樹脂膜を20〜30μmの膜厚で形成する。ここでは、樹脂膜として、熱硬化型樹脂
、UV(紫外線)硬化型樹脂、熱可塑性樹脂等の樹脂材料をスクリーン印刷を用いて電極
113上に塗布した後、焼成することにより形成する。
115、116を形成する。このように、開口部115、116を形成することにより、
剥離層101が一部除去されることがきっかけとなり、基板100から、第1の絶縁膜1
02、発光素子を駆動する回路を含む層104、第3の絶縁膜112、電極113、強度
確保層114を有する積層体118を簡単に分離することができる。この分離は、剥離層
101の内部、又は剥離層101と第1の絶縁膜102の間を境界として行われる。
口部115を形成できるものであれば特に制約はない。レーザー発振器は、レーザー媒質
、励起源、共振器により構成されている。レーザーは、媒質により分類すると、気体レー
ザー、液体レーザー、固体レーザーがあり、発振の特徴により分類すると、自由電子レー
ザー、半導体レーザー、X線レーザーがあるが、本発明では、いずれのレーザーを用いて
もよい。なお、好ましくは、気体レーザー又は固体レーザーを用いるとよく、さらに好ま
しくは固体レーザーを用いるとよい。
ゴンイオンレーザーがある。エキシマレーザーは、希ガスエキシマレーザー、希ガスハラ
イドエキシマレーザーがある。希ガスエキシマレーザーは、アルゴン、クリプトン、キセ
ノンの3種類の励起分子による発振がある。アルゴンイオンレーザーは、希ガスイオンレ
ーザー、金属蒸気イオンレーザーがある。
液体レーザーと有機キレートレーザーは、固体レーザーに利用されているネオジムなどの
希土類イオンをレーザー媒質として利用する。
プされたものである。固体の母体とは、結晶又はガラスである。結晶とは、YAG(イッ
トリウム・アルミニウム・ガーネット結晶)、YLF、YVO4、YAlO3、サファイ
ア、ルビー、アレキサンドライドである。また、レーザー作用をする活性種とは、例えば
、3価のイオン(Cr3+、Nd3+、Yb3+、Tm3+、Ho3+、Er3+、Ti
3+)である。
媒質を形成することが可能である。媒質として単結晶を用いる場合、通常、直径数mm、
長さ数十mmの円柱状のものが用いられているが、媒質としてセラミック(多結晶)を用
いる場合はさらに大きいものを作ることが可能である。また、発光に直接寄与する媒質中
のNd、Ybなどのドーパントの濃度は、単結晶中でも多結晶中でも大きくは変えられな
いため、濃度を増加させることによるレーザーの出力向上にはある程度限界がある。しか
しながら、媒質としてセラミックを用いると、単結晶と比較して媒質の大きさを著しく大
きくすることができるため大幅な出力向上が期待できる。さらに、媒質としてセラミック
を用いると、平行六面体形状や直方体形状の媒質を容易に形成することが可能である。こ
のような形状の媒質を用いて、発振光を媒質の内部でジグザグに進行させると、発振光路
を長くとることができる。そのため、増幅が大きくなり、大出力で発振させることが可能
になる。また、このような形状の媒質から射出されるレーザービームは射出時の断面形状
が四角形状であるため、丸状のビームと比較すると、線状ビームに整形するのに有利であ
る。このように射出されたレーザービームを、光学系を用いて整形することによって、短
辺の長さ1mm以下、長辺の長さ数mm〜数mの線状ビームを容易に得ることが可能とな
る。また、励起光を媒質に均一に照射することにより、線状ビームは長辺方向にエネルギ
ー分布の均一なものとなる。この線状ビームを半導体膜に照射することによって、半導体
膜の全面をより均一にアニールすることが可能になる。線状ビームの両端まで均一なアニ
ールが必要な場合は、その両端にスリットを配置し、エネルギーの減衰部を遮光するなど
の工夫が必要となる。
ーザーを用いることができる。なお、レーザーの照射条件、例えば、周波数、パワー密度
、エネルギー密度、ビームプロファイル等は、第1の絶縁膜102、発光素子を駆動する
回路を含む層104、第3の絶縁膜112、電極113、強度確保層114の厚さやその
材料等を考慮して適宜制御する。
第3の絶縁膜112、電極113、強度確保層114を有する積層体118を分離する際
には、図6(B)に示すように、強度確保層114の表面を、第1のフィルム117に接
着させて、白抜き矢印の方向に第1のフィルム117を引っ張ることによって、基板10
0から、第1の絶縁膜102、発光素子を駆動する回路を含む層104、第3の絶縁膜1
12、電極113、強度確保層114を有する積層体118を分離する。この際、剥離層
101の内部又は剥離層101と第1の絶縁膜102の境界において、基板100と積層
体118とが分離する。基板100から分離した後の積層体118は、第1の絶縁膜10
2が最表面となる。強度確保層114は、第1のフィルム117を引っ張ることによって
基板100と積層体118とを分離する際に強度を確保するための膜である。強度確保層
114を有することによって、この工程において、積層体118が破れてしまうのを防ぐ
ことができる。
造を有するフィルムであり、例えば、ホットメルトフィルム、UV(紫外線)剥離フィル
ム、熱剥離フィルムなどが挙げられる。ベースフィルムとして使用される材料は、ポリエ
ステル、PET(ポリエチレンテレフタレート)やPEN(ポリエチレンナフタレート)
等があげられる。
なる接着層が形成された構成となっている。また、接着層として使用される材料は、ポリ
エチレン樹脂、ポリエステル、EVA(エチレンビニルアセテート)等が挙げられる。ま
た、UV(紫外線)剥離フィルムは、ベースフィルム上にUV(紫外線)を照射すること
によって粘着力が弱くなる樹脂材料からなる接着層が形成された構成となっている。また
、熱剥離フィルムは、ベースフィルム上に加熱することによって粘着力が弱くなる樹脂材
料からなる接着層が形成された構成となっている。
まり第1の絶縁膜102の発光素子を駆動する回路を含む層104が形成されていない側
の面に、電極113と重なる位置で、導電膜119を1μm〜数十μmの膜厚、好ましく
は10〜20μmの膜厚で形成する。導電膜119は、例えばスクリーン印刷により、A
uペースト、Agペースト、Cuペースト、Niペースト、Alペーストなどの導電性材
料やハンダなどを用いて形成すればよい。この導電膜119の膜厚が0.1μm以下とな
ると膜厚が薄すぎて、後の工程において電極113との電気的接続がとりにくいため、導
電膜119の膜厚は0.1μ以上とするのが好ましい。
119が電極113まで打ち込まれ、電極113で止まるように(つまり、導電膜119
が発光素子を駆動する回路を含む層104及び第3の絶縁膜112を貫通して、電極11
3で止まるように)レーザーの出力を調節する。これにより、導電膜119と電極113
が電気的に接続され、図7(B)に示すような状態となる。図7(B)において、120
は電極113と電気的に接続された電極を示す。
光素子を駆動する回路を含む層104、第3の絶縁膜112に穴が形成され、その穴の側
壁部分に沿って電極113の内部まで導電膜119を構成する材料が侵出している状態と
なっている。
レーザーの出力を調節した例を示しているが、強度確保層114及び第1のフィルム11
7を貫通するような穴が形成されるようにレーザーの出力を調節してもよい。
1及び第1のフィルム117を有する積層体122を作製する。以上のようにして作製し
た発光素子を駆動する回路を有するフィルム121及び第1のフィルム117を有する積
層体122を第1の基板と貼り合わせる工程について以下に説明する。
た第1の基板と貼り合わせる場合について説明するが、第1の基板に形成する発光素子は
この構造に限定されるものではない。第1の基板に形成する発光素子は、実施の形態2や
3で説明した発光素子の構造と同様の構造としても良い。
が形成されている側の面を、第1の基板の発光素子が形成されている側の面と対向するよ
うにして第1の基板203と発光素子を駆動する回路を有するフィルム121とを異方性
導電膜211によって貼り合わせる。異方性導電膜211は、導電性粒子205を有する
材料である。異方性導電膜211としては、ACP(Anisotropic Cond
uctive Paste)やACF(Anisotropic Conductive
Film)などが挙げられる。そのため、異方性導電膜211を用いて、第1の基板2
03と発光素子を駆動する回路を有するフィルム121とを貼り合わせることによって、
電極120と電極219とが異方性導電膜211に含まれる導電性粒子205を介して電
気的に接続される。
17として熱剥離フィルムを用いた場合には、この加熱処理によって第1のフィルム11
7を強度確保層114から剥離することができる。第1のフィルム117を強度確保層1
14から剥離した後の状態を図8に示す。
ム117を剥がす場合について説明したが、この方法に限定されない。第1のフィルム1
17としてUV(紫外線)剥離フィルムを用いて、異方性導電膜211を硬化させるため
の加熱処理後に、UV(紫外線)照射を行うことによって、第1のフィルム117を強度
確保層114から剥離するようにしてもよい。
ついて示しているが、第1のフィルム117を剥離せず、強度確保層114上に接着した
ままの状態で第1の基板203と発光素子を駆動する回路を有するフィルム121とを貼
り合わせることも可能である。その場合には、第1のフィルム117として、熱剥離フィ
ルムやUV(紫外線)剥離フィルム以外のフィルム(ホットメルトフィルムなど)を用い
ることができる。
21とを異方性導電膜211によって貼り合わせることによって、電極120と電極21
9とを電気的に接続する場合を例として示しているが、電極120と電極219とを電気
的に接続するための方法は、特にこれに限定されるものではなく、公知の接続方法を用い
ればよい。例えば、NCP(Non Conductive Paste)を用いて電極
120と電極219とを電気的に接続するようにしても良いし、超音波を用いた共晶接合
によって電極120と電極219とを電気的に接続するようにしても良い。
09の場合を例にして説明することとする。
また、発光素子が形成された第1の基板に形成された発光素子の構造は、実施の形態1と
同じ構造であるため、実施の形態1と同じ構成のものは同じ符号で示し、ここでは説明を
省略する。
る回路を有するフィルム121とが対向して設けられている。
なお、本実施の形態においては、発光素子を駆動する回路を有するフィルム121が第1
の基板203の発光素子が形成されている面と対向するように、第1の基板203と発光
素子を駆動する回路を有するフィルム121とが貼り合わせられている。よって、発光素
子を駆動する回路を有するフィルム121は封止用の基板の役割を果たしている。
また、図8の薄膜トランジスタ103は、図12の駆動用トランジスタ606に相当する
。
スタ103(駆動用トランジスタ606に相当)が形成されている部分しか示されていな
いが、発光素子を駆動する回路を有するフィルム121には、駆動用トランジスタ606
以外の画素回路609を構成する素子(スイッチング用トランジスタ605、コンデンサ
608)も形成されている。
どの透光性基板を用いればよい。
を含む構造となっている。
れた発光素子の場合には、発光素子を駆動する回路を有するフィルム121は透光性を有
する必要はない。よって、発光素子を駆動する回路を有するフィルム121として、透光
性を有しない有機絶縁膜や無機絶縁膜が含まれていても良い。
にのみ放出されるように構成された発光素子の場合には、第1の基板203は必ずしも透
光性基板である必要はない。よって、第1の基板203として、透光性を有しない樹脂基
板、半導体基板、セラミック基板、金属基板などの透光性を有しない基板を用いることも
可能である。この場合、発光素子206が薄膜トランジスタ103となるべく重ならない
ように薄膜トランジスタ103と発光素子206との配置を工夫する必要がある。
ム121とが、異方性導電膜211によって貼り合わせられている。異方性導電膜211
としては、ACP(Anisotropic Conductive Paste)やA
CF(Anisotropic Conductive Film)などが挙げられる。
異方性導電膜211を用いて、第1の基板203と発光素子を駆動する回路を有するフィ
ルム121とを貼り合わせることによって、電極120と電極219とが異方性導電膜2
11に含まれる導電性粒子205を介して電気的に接続される。つまり、第1の基板20
3に形成されている発光素子206と発光素子を駆動する回路を有するフィルム121に
形成されている薄膜トランジスタ103は電気的に接続された状態となっている。
を異方性導電膜211によって貼り合わせることによって、電極120と電極219とを
電気的に接続する場合を例として示しているが、電極120と電極219とを電気的に接
続するための方法は、特にこれに限定されるものではなく、公知の接続方法を用いればよ
い。例えば、NCP(Non Conductive Paste)を用いて電極120
と電極219とを電気的に接続するようにしても良いし、超音波を用いた共晶接合によっ
て電極120と電極219とを電気的に接続するようにしても良い。
る際に、必要に応じて第1の基板203と発光素子を駆動する回路を有するフィルム12
1の間にスペーサーを設けても良い。
載していないが、第1の電極204と電気的に接続された接続端子を画素部601の周囲
もしくはソース信号線駆動回路602やゲート信号線駆動回路603よりも外側の領域に
設け、その接続端子によって外付けのIC等により設けられた電源と接続することによっ
て、第1の電極204に対向電位が与えられている。
12で示した画素回路609の場合について説明したが、各画素に設けられている発光素
子を駆動するための画素回路の構成は、図12で示した画素回路609に限られるもので
はない。図12に示した画素回路609の構成は、一例として示したものであって、その
他の様々な画素回路においても本実施の形態を実施することができる。
駆動用トランジスタ606が発光素子607と接続される回路構成となっている。そのた
め、発光素子607と駆動用トランジスタ606とが、異方性導電膜を介して電気的に接
続される構成となっている。よって、他の画素回路の構成に適用する場合には、その画素
回路の構成において発光素子と接続される素子が、異方性導電膜を介して発光素子と電気
的に接続されるようにすればよい。画素回路の多くの場合において、発光素子と接続され
る素子は、発光素子を駆動するための薄膜トランジスタである。よって、たいていの場合
には、発光素子を駆動するための薄膜トランジスタと発光素子とが異方性導電膜を介して
電気的に接続される構成となる。
、基板から剥離することによって発光素子を駆動する画素回路を有するフィルムを作製し
ているため、発光装置の厚さを薄くすることが可能である。よって、電子機器などに本実
施の形態の発光装置を用いることによって、電子機器の厚さ方向の寸法をより小さくする
ことができる。よって、携帯電話機、携帯用ゲーム機器、モバイルコンピュータ、パーソ
ナルコンピュータ、カメラ(デジタルカメラ、ビデオカメラなど)など、より小型化が求
められている電子機器(特に携帯用の電子機器)に適用すると電子機器を小型化すること
ができるため好ましい。
発光装置とすることができる。
この場合、発光素子を形成する基板としては、樹脂基板などが挙げられる。そして、樹脂
基板上にインクジェットや印刷法などで発光素子を形成すればよい。
きる。よって、例えば、本実施の形態において、実施の形態4のように第2の基板に撮像
素子を設ける構成としたり、実施の形態5のように第1の基板に撮像素子を設ける構成と
したりすることもできる。
本実施の形態においては、上記本発明の第1の構成において、発光素子を駆動する回路が
形成された第2の基板の厚さを薄くする場合の例について説明する。
同様であるため、ここでは、発光素子を駆動する回路が形成された第2の基板を作製する
工程についてまず説明する。
1の絶縁膜1001は下地膜として機能する膜である。第1の絶縁膜1001として、プ
ラズマCVD法やスパッタリング法等により、珪素の酸化物、珪素の窒化物、窒素を含む
珪素の酸化物、酸素を含む珪素の窒化物等を形成する。
ればよい。
回路を含む層1004を形成する。以下においては、発光素子を駆動する回路が、発光素
子を駆動する画素回路の場合について説明するものとする。
3と、複数の薄膜トランジスタ1003を覆う第2の絶縁膜1010と、第2の絶縁膜1
010に接し複数の薄膜トランジスタ1003のソース領域又はドレイン領域に接続する
電極1011とを形成する。薄膜トランジスタ1003は、島状の半導体膜1007、ゲ
ート絶縁膜1008、ゲート電極1009などを有する。
説明した形成方法と同様の方法で行えばよい。
なく、図17(B)に示す以外の構造を有する薄膜トランジスタを用いてもよい。例えば
、薄膜トランジスタ1003として、ゲート電極にサイドウォールが形成され、LDD領
域(低濃度不純物領域)を有するトップゲート型の薄膜トランジスタや、ボトムゲート型
の薄膜トランジスタ、シリサイド領域を有する薄膜トランジスタなど、公知の薄膜トラン
ジスタの構造を適用することができる。
の絶縁膜1012を形成し、第3の絶縁膜1012上に電極1011と電気的に接続され
た電極1013を形成する。
、窒化酸化珪素膜などの無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アク
リル、エポキシなどの有機材料、シロキサンなどにより、単層または積層で形成する。
いるが、この場合に特に限定されるものではない。薄膜回路のなかで、外部回路と電気的
に接続したい箇所に電極を形成すればよい。
第4の絶縁膜1014は、公知の手段により、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜
、窒化酸化珪素膜などの無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アク
リル、エポキシなどの有機材料、シロキサンなどにより、単層または積層で形成する。
用いて接着する。基板1015としては、石英基板、半導体基板、ガラス基板、金属基板
、樹脂基板などを用いることができる。接着材として熱をかけることにより粘着力が弱く
なる接着材やUV(紫外線)照射により粘着力が弱くなる接着材を用いることが好ましい
。また、基板1015として、ホットメルトフィルム、UV(紫外線)剥離フィルム、熱
剥離フィルムなど、ベースフィルム上に接着層が設けられている構造を有するフィルムを
用いても良い。この場合には、第4の絶縁膜1014上に基板1015を接着する際に接
着材を用いる必要がない。
(薄膜化工程)において、基板1000の厚さが薄くなるにつれて、発光素子を駆動する
回路を含む層1004と第3の絶縁膜1012と電極1013と第4の絶縁膜1014と
からなる積層体がカールしてしまう。しかし、基板1015を接着することによって、後
ほど行う基板1000の厚さを薄くする工程において、発光素子を駆動する回路を含む層
1004と第3の絶縁膜1012と電極1013と第4の絶縁膜1014とからなる積層
体がカールしてしまうのを防ぐことができる。
理を行う。この処理によって基板1000の厚さを100μm以下、好ましくは20〜5
0μmとする。ここでは、図18(C)に示すように、研削手段または研磨手段1016
を用いて基板1000の厚さを薄くする。この際、研削手段のみによって基板の研削を行
って基板1000の厚さを薄くしても良いし、研磨手段のみによって基板の研磨を行って
基板1000の厚さを薄くしても良いが、研削手段によって基板の研削を行った後、研磨
手段によって基板の研磨を行うのが好ましい。
、基板1000と第1の絶縁膜1001との間に、基板1000よりもビッカース硬度の
高い材料からなる層を形成すれば、第1の絶縁膜1001まで研削または研磨してしまう
ことを防ぐことができる。
たが、これに限定されるものではない。
基板1000の厚さを薄くする手段としてウエットエッチングを用いても良い。
この場合、基板1000と第1の絶縁膜1001との間に、基板1000のエッチングを
行う際に使用するエッチング液に対して耐性を有する膜を形成すれば、第1の絶縁膜10
01までエッチングされてしまうことがないので好ましい。
わせたり、研削と研磨とウエットエッチングを組み合わせて基板1000の厚さを薄くす
るようにしてもよい。
19(A)に示す。図19(A)においては、基板1000が残っている状態を示してい
るが、基板1000が完全に除去された状態であっても良いし、基板1000の一部のみ
が第1の絶縁膜1001の表面に残っている状態であってもよい。なお、本実施の形態に
おいて基板1000が完全に除去された状態である場合は、実施の形態6で作製した発光
素子を駆動する回路を含むフィルムと同様の構造となる。よって、本実施の形態の第2の
基板側の構造において、基板1000が完全に除去された状態の場合は、発光素子を駆動
する回路を含むフィルムと呼ぶこととする。
いない側の面、つまり薄膜回路の裏面側に、電極1013と重なる位置で、導電膜101
7を1μm〜数十μmの膜厚、好ましくは10〜20μmの膜厚で形成する。導電膜10
17は、例えばスクリーン印刷により、Auペースト、Agペースト、Cuペースト、N
iペースト、Alペーストなどの導電性材料やハンダなどを用いて形成すればよい。この
導電膜1017の膜厚が0.1μm以下となると膜厚が薄すぎて、後の工程において電極
1013との電気的接続がとりにくいため、導電膜1017の膜厚は0.1μm以上とす
るのが好ましい。
電膜1017が電極1013まで打ち込まれ、電極1013で止まるように(つまり、導
電膜1017が基板1000、発光素子を駆動する回路を含む層1004及び第3の絶縁
膜1012を貫通して、電極1013で止まるように)レーザーの出力を調節する。これ
により、導電膜1017と電極1013が電気的に接続され、図20(A)に示すような
状態となる。図20(A)において、1018は電極1013と電気的に接続された電極
を示す。
子を駆動する回路を含む層1004、第3の絶縁膜1012に穴が形成され、その穴の側
壁部分に沿って電極1013の内部まで導電膜1017を構成する材料が侵出している状
態となっている。
ようにレーザーの出力を調節した例を示しているが、第4の絶縁膜1014及び基板10
15を貫通するような穴が形成されるようにレーザーの出力を調節してもよい。
板1000を作製する。以上のようにして作製した発光素子を駆動する回路が形成された
第2の基板1000を第1の基板と貼り合わせる工程について以下に説明する。なお、以
下においては、第2の基板1000を実施の形態1で説明した構造の発光素子が形成され
た第1の基板と貼り合わせる場合について説明するが、第1の基板に形成する発光素子は
この構造に限定されるものではない。第1の基板に形成する発光素子は、実施の形態2や
3で説明した発光素子の構造と同様の構造としても良い。
電極1018が形成されている側の面を、第1の基板203の発光素子が形成されている
側の面と対向するようにして第1の基板203と発光素子を駆動する回路が形成された第
2の基板1000とを異方性導電膜211を用いて貼り合わせる。異方性導電膜211は
、導電性粒子205を有する材料である。異方性導電膜211としては、ACP(Ani
sotropic Conductive Paste)やACF(Anisotrop
ic Conductive Film)などが挙げられる。そのため、異方性導電膜2
11を用いて、第1の基板203と発光素子を駆動する回路が形成された第2の基板10
00とを貼り合わせることによって、電極219と電極1018が導電性粒子205を介
して電気的に接続される。
4の絶縁膜1014上に接着する際に、熱をかけることにより粘着力が弱くなる接着材を
用いて基板1015と第4の絶縁膜1014とを接着した場合、この加熱処理工程におい
て、基板1015を第4の絶縁膜1014から剥離することができる。
また、基板1015として熱剥離フィルムを用いた場合にも、この加熱処理工程において
熱剥離フィルムを第4の絶縁膜1014から剥離することができる。基板1015を第4
の絶縁膜1014から剥離した後の状態を図21に示す。
を剥がす場合について説明したが、この方法に限定されない。基板1015を第4の絶縁
膜1014上に接着する際に、UV(紫外線)照射により粘着力が弱くなる接着材を用い
て基板1015と第4の絶縁膜1014とを接着するようにして、異方性導電膜211を
硬化させるための加熱処理後に、UV(紫外線)照射を行うことによって、基板1015
を第4の絶縁膜1014から剥離するようにしてもよい。
また、基板1015としてUV(紫外線)剥離フィルムを用いるようにして、異方性導電
膜211を硬化させるための加熱処理後に、UV(紫外線)照射を行うことによって、基
板1015(UV(紫外線)剥離フィルム)を第4の絶縁膜1014から剥離するように
してもよい。
いて示している。しかし、第4の絶縁膜1014上に接着された基板1015を剥離せず
、第4の絶縁膜1014上に接着したままの状態で第1の基板203と第2の基板100
0とを貼り合わせることも可能である。その場合には、基板1015として、熱剥離フィ
ルムやUV(紫外線)剥離フィルム以外のフィルム(ホットメルトフィルムなど)を用い
ることができる。
によって貼り合わせることによって、電極219と電極1018とを電気的に接続する場
合を例として示しているが、電極219と電極1018とを電気的に接続するための方法
は、特にこれに限定されるものではなく、公知の接続方法を用いればよい。例えば、NC
P(Non Conductive Paste)を用いて電極219と電極1018と
を電気的に接続するようにしても良いし、超音波を用いた共晶接合によって電極219と
電極1018とを電気的に接続するようにしても良い。
09の場合を例にして説明することとする。
また、第1の基板に形成された発光素子の構造は、実施の形態1と同じ構造であるため、
実施の形態1と同じ構成のものは同じ符号で示し、ここでは説明を省略する。
00とが対向して設けられている。
なお、本実施の形態においては、第2の基板1000が第1の基板203の発光素子が形
成されている面と対向するように、第1の基板203と第2の基板1000が貼り合わせ
られている。よって、第2の基板1000は封止用の基板の役割を果たしている。
また、図21の薄膜トランジスタ1003は、図12の駆動用トランジスタ606に相当
する。
ランジスタ606に相当)が形成されている部分しか示されていないが、第2の基板10
00上には、駆動用トランジスタ606以外の画素回路609を構成する素子(スイッチ
ング用トランジスタ605、コンデンサ608)も形成されている。
どの透光性基板を用いればよい。
れた発光素子の場合には、第2の基板1000は透光性を有する必要はない。
された発光素子の場合には、第1の基板203は必ずしも透光性基板である必要はない。
よって、第1の基板203として、透光性を有しない樹脂基板、半導体基板、セラミック
基板、金属基板などの透光性を有しない基板を用いることも可能である。
211によって貼り合わせられている。異方性導電膜211としては、ACP(Anis
otropic Conductive Paste)やACF(Anisotropi
c Conductive Film)などが挙げられる。異方性導電膜211を用いて
、第1の基板203と第2の基板1000とを貼り合わせることによって、電極219と
電極1018とが異方性導電膜211に含まれる導電性粒子205を介して電気的に接続
される。つまり、第1の基板203に形成されている発光素子206と第2の基板100
0に形成されている薄膜トランジスタ1003は電気的に接続された状態となっている。
って貼り合わせることによって、電極219と電極1018とを電気的に接続する場合を
例として示しているが、電極219と電極1018とを電気的に接続するための方法は、
特にこれに限定されるものではなく、公知の接続方法を用いればよい。例えば、NCP(
Non Conductive Paste)を用いて電極219と電極1018とを電
気的に接続するようにしても良いし、超音波を用いた共晶接合によって電極219と電極
1018とを電気的に接続するようにしても良い。
基板203と第2の基板1000の間にスペーサーを設けても良い。
記載していないが、第1の電極204と電気的に接続された接続端子を画素部601の周
囲もしくはソース信号線駆動回路602やゲート信号線駆動回路603よりも外側の領域
に設け、その接続端子によって外付けのIC等により設けられた電源と接続することによ
って、第1の電極204に対向電位が与えられている。
12で示した画素回路609の場合について説明したが、各画素に設けられている発光素
子を駆動するための画素回路の構成は、図12で示した画素回路609に限られるもので
はない。図12に示した画素回路609の構成は、一例として示したものであって、その
他の様々な画素回路においても本実施の形態を実施することができる。
駆動用トランジスタ606が発光素子607と接続される回路構成となっている。そのた
め、発光素子607と駆動用トランジスタ606とが、異方性導電膜を介して電気的に接
続される構成となっている。よって、他の画素回路の構成に適用する場合には、その画素
回路の構成において発光素子と接続される素子が、異方性導電膜を介して発光素子と電気
的に接続されるようにすればよい。画素回路の多くの場合において、発光素子と接続され
る素子は、発光素子を駆動するための薄膜トランジスタである。よって、たいていの場合
には、発光素子を駆動するための薄膜トランジスタと発光素子とが異方性導電膜を介して
電気的に接続される構成となる。
を薄くする処理(薄膜化処理)を行っているため、発光装置の厚さを薄くすることが可能
である。よって、電子機器などに本実施の形態の発光装置を用いることによって、電子機
器の厚さ方向の寸法をより小さくすることができる。よって、携帯電話機、携帯用ゲーム
機器、モバイルコンピュータ、パーソナルコンピュータ、カメラ(デジタルカメラ、ビデ
オカメラなど)など、より小型化が求められている電子機器(特に携帯用の電子機器)に
適用すると電子機器を小型化することができるため好ましい。
、発光素子を形成する基板も可撓性を有する基板とすれば、可撓性を有する発光装置とす
ることができる。
この場合、発光素子を形成する基板としては、樹脂基板などが挙げられる。そして、樹脂
基板上にインクジェットや印刷法などで発光素子を形成すればよい。
きる。よって、例えば、本実施の形態において、実施の形態4のように第2の基板に撮像
素子を設ける構成としたり、実施の形態5のように第1の基板に撮像素子を設ける構成と
したりすることもできる。
本実施の形態では、第1の基板に形成された発光素子と、第2の基板に形成されたトラン
ジスタとが電気的に接続されているパッシブマトリクス型の発光装置の例について説明す
る。つまり、上記本発明の発光装置の第1の構成において、パッシブマトリクス型の発光
装置である場合における例について説明する。
図13に示すように、パッシブマトリクス型の発光装置は、画素部701、第1の駆動回
路(以下、「カラムドライバ」という)702、第2の駆動回路(以下、「ロウドライバ
」という)703、カラムドライバと接続された駆動ライン(C1〜Cn)、ロウドライ
バと接続された駆動ライン(R1〜Rm)などを有する。
mとが直交するように形成されており、駆動ラインC1〜Cnと駆動ラインR1〜Rmと
のそれぞれの交点部分には、発光素子704が形成されている。
、駆動ラインC1〜Cn、駆動ラインR1〜Rm、発光素子704を第1の基板に形成し
、カラムドライバ702、ロウドライバ703を第2の基板に形成する。そして、カラム
ドライバ702と駆動ラインC1〜Cnとが電気的に接続されるようにし、ロウドライバ
703と駆動ラインR1〜Rmとが電気的に接続されるようにする。
図9(A)において、第1の基板520上には、駆動ラインC1〜Cnに相当する配線5
21、駆動ラインR1〜Rmに相当する配線523、発光物質を含む層522が形成され
ている。配線521と523とは互いに直交するように形成されている。
C)にそれぞれ示す。なお、図9(B)、(C)は、それぞれ、第1の基板上に、第1の
基板と対向して第2の基板が設けられている状態での断面図を示す。
第1の基板520上には、駆動ラインR1〜Rmに相当する配線523が形成されており
、駆動ラインR1〜Rmに相当する配線523上には、絶縁膜527がストライプ状に形
成されている。そして、絶縁膜527上には、絶縁膜527よりも狭い幅を有する隔壁5
30が形成されている。隔壁530は下部の幅に比べて上部の幅が大きくなるように形成
されている。そして、駆動ラインR1〜Rmに相当する配線523上、及び隔壁530上
には、それぞれ発光物質を含む層522が形成されており、発光物質を含む層522上に
は、駆動ラインC1〜Cnに相当する配線521が形成されている。
する配線523に電気的に接続された電極519が形成されている。
バ703の有する薄膜トランジスタ502が形成されている。図9(B)においては、薄
膜トランジスタ502は、第2の基板上に下地膜501を介して形成された半導体膜51
7と、ゲート絶縁膜516と、ゲート電極515とを有する。
縁膜526上には、薄膜トランジスタ502の有する半導体膜517と電気的に接続され
る電極529が形成されている。そして、電極529及び第1の層間絶縁膜526上には
、第2の層間絶縁膜528が形成されており、第2の層間絶縁膜528上には、電極52
9と電気的に接続される電極518が形成されている。よって、薄膜トランジスタ502
と電極518は電気的に接続されている。
24によって貼り合わせられている。異方性導電膜524としては、ACP(Aniso
tropic Conductive Paste)やACF(Anisotropic
Conductive Film)などが挙げられる。異方性導電膜524を用いて、
第1の基板520と第2の基板500とを貼り合わせることによって、電極518と電極
519とが異方性導電膜524に含まれる導電性粒子505を介して電気的に接続される
。つまり、第1の基板520に形成されている配線523と第2の基板500に形成され
ている薄膜トランジスタ502は電気的に接続された状態となっている。
する。第1の基板520上には、駆動ラインR1〜Rmに相当する配線523が形成され
ており、駆動ラインR1〜Rmに相当する配線523上には、発光物質を含む層522が
形成されており、発光物質を含む層522上には、駆動ラインC1〜Cnに相当する配線
521が形成されている。
する配線521に電気的に接続された電極549が形成されている。
イバ702の有する薄膜トランジスタ532が形成されている。図9(C)においては、
薄膜トランジスタ532は、第2の基板上に下地膜501を介して形成された半導体膜5
47と、ゲート絶縁膜516と、ゲート電極545とを有する。
縁膜526上には、薄膜トランジスタ532の有する半導体膜547と電気的に接続され
る電極550が形成されている。そして、電極550及び第1の層間絶縁膜526上には
、第2の層間絶縁膜528が形成されており、第2の層間絶縁膜528上には電極550
と電気的に接続される電極548が形成されている。
24によって貼り合わせられている。異方性導電膜524としては、ACP(Aniso
tropic Conductive Paste)やACF(Anisotropic
Conductive Film)などが挙げられる。異方性導電膜524を用いて、
第1の基板520と第2の基板500とを貼り合わせることによって、電極548と電極
549とが異方性導電膜524に含まれる導電性粒子505を介して電気的に接続される
。つまり、第1の基板520に形成されている配線521と第2の基板500に形成され
ている薄膜トランジスタ532は電気的に接続された状態となっている。
貼り合わせることによって、電極518と電極519、電極548と電極549とを電気
的に接続する場合を例として示しているが、電極518と電極519、電極548と電極
549とを電気的に接続するための方法は、特にこれに限定されるものではなく、公知の
接続方法を用いればよい。例えば、NCP(Non Conductive Paste
)を用いて電極518と電極519、電極548と電極549とを電気的に接続するよう
にしても良いし、超音波を用いた共晶接合によって電極518と電極519、電極548
と電極549とを電気的に接続するようにしても良い。
板520と第2の基板500の間にスペーサーを設けても良い。
動するためのカラムドライバ702、及びロウドライバ703と発光素子とを異なる基板
に形成することができる。
、発光装置を小型化することができる。
きる。よって、例えば、本実施の形態において、実施の形態6のように発光素子を駆動す
る回路を第2の基板に形成する代わりに発光素子を駆動する画素回路を有するフィルムを
用いる構成としたり、実施の形態7のように第2の基板を薄膜化する構成とすることも可
能である。
本実施の形態では、第1の基板に形成された発光素子と、第2の基板に形成されたトラン
ジスタとが電気的に接続されているアクティブマトリクス型の発光装置の第4の例につい
て説明する。つまり、上記本発明の発光装置の第1の構成において、アクティブマトリク
ス型の発光装置である場合における第4の例について説明する。
09の場合を例にして説明することとする。
ジスタは、薄膜トランジスタ以外のトランジスタで形成してもよい。例えば、第2の基板
として半導体基板を用い、該半導体基板にMOSトランジスタなどを作り込むことによっ
て第2の基板に形成される画素回路を形成するようにしても良い。
トランジスタ1502が複数形成された第2の基板1500とが対向して設けられている
。
なお、図33(A)においては、第2の基板1500が第1の基板1503の発光素子が
形成されている面と対向するように、第1の基板1503と第2の基板1500が貼り合
わせられている。よって、第2の基板1500は封止用の基板の役割を果たしている。
また、図33(A)の薄膜トランジスタ1502は、図12の駆動用トランジスタ606
に相当する。
する樹脂基板などの透光性基板を用いればよい。なお、発光素子1506からの光が第1
の基板1503の方向にのみ放出されるように構成された発光素子の場合には、第2の基
板1500は必ずしも透光性基板である必要はない。よって、第2の基板1500として
、透光性を有しない樹脂基板、半導体基板、セラミック基板、金属基板などの透光性を有
しない基板を用いることも可能である。
成された発光素子の場合には、第1の基板1503は必ずしも透光性基板である必要はな
い。よって、第1の基板1503として、透光性を有しない樹脂基板、半導体基板、セラ
ミック基板、金属基板などの透光性を有しない基板を用いることも可能である。
程度に薄膜化したものを用いてもよい。
物質を含む層1508、第2の電極1509を有する。
発光素子の第1の電極1504上には、発光物質を含む層1508が形成され、発光物質
を含む層1508上には、発光素子の第2の電極1509が形成されている。
については、実施の形態1に記載されている材料を用いればよい。また、発光物質を含む
層1508の層構成についても、実施の形態1で説明したように公知の層構成とすればよ
い。
子1506を駆動するための薄膜トランジスタ(駆動用トランジスタ)1502が形成さ
れている。図33(A)においては、薄膜トランジスタ1502は、第2の基板1500
上に下地膜1501を介して形成された半導体膜1517と、ゲート絶縁膜1516と、
ゲート電極1515とを有する。
間絶縁膜1520上には、薄膜トランジスタ1502の有する半導体膜1517のソース
領域またはドレイン領域と電気的に接続される電極1518が形成されている。
1が形成されており、第2の層間絶縁膜1521上には、電極1518の一方と電気的に
接続される電極1519Aが形成されている。
膜1511によって貼り合わせられている。異方性導電膜1511としては、ACP(A
nisotropic Conductive Paste)やACF(Anisotr
opic Conductive Film)などが挙げられる。異方性導電膜1511
を用いて、第1の基板1503と第2の基板1500とを貼り合わせることによって、発
光素子の第2の電極1509と電極1519Aとが異方性導電膜1511に含まれる導電
性粒子1505を介して電気的に接続される。つまり、第1の基板1503に形成されて
いる発光素子1506と第2の基板1500に形成されている薄膜トランジスタ1502
は電気的に接続された状態となっている。
511によって貼り合わせることによって、発光素子の第2の電極1509と電極151
9Aとを電気的に接続する場合を例として示しているが、発光素子の第2の電極1509
と電極1519Aとを電気的に接続するための方法は、特にこれに限定されるものではな
く、公知の接続方法を用いればよい。例えば、NCP(Non Conductive
Paste)を用いて発光素子の第2の電極1509と電極1519Aとを電気的に接続
するようにしても良いし、超音波を用いた共晶接合によって発光素子の第2の電極150
9と電極1519Aとを電気的に接続するようにしても良い。
の基板1503と第2の基板1500の間にスペーサーを設けても良い。
特に記載していないが、第1の電極1504と電気的に接続された接続端子を画素部60
1の周囲もしくはソース信号線駆動回路602やゲート信号線駆動回路603よりも外側
の領域に設け、その接続端子によって外付けのIC等により設けられた電源と接続するこ
とによって、第1の電極1504に対向電位が与えられている。
の第2の電極1509と電極1519Bとを電気的に接続する場合の例について示す。
、第1の基板1503と第2の基板1500とがNCP1531によって貼り合わせられ
ている。
3(A)の1519Aよりも大きく形成し、発光素子の第2の電極1509と接続しやす
くすると良い。また、この場合、第1の基板1503と第2の基板1500とを貼り合わ
せる際に、真空にして貼り合わせると良い。
向にのみ放出されるように構成された発光素子の場合には、電極1519Bは、透光性を
有する導電膜で形成する。
3及び第2の基板1500に放出されるように構成された発光素子の場合には、電極15
19Bを反射機能を有する金属膜で形成するか、若しくは透光性を有する導電膜で形成す
る。電極1519Bを反射機能を有する金属膜で形成した場合、発光素子1506から第
2の基板1500側の方向に放出された光は電極1519Bによって第1の基板1503
の方向に反射されるため、発光素子1506からの光は第1の基板1503側からのみ取
り出される。電極1519Bを透光性を有する導電膜で形成した場合、発光素子1506
からの光は第1の基板1503及び第2の基板1500の両側から取り出すことができる
。
光素子の第2の電極上に絶縁膜を設け、該絶縁膜上に発光素子の第2の電極と電気的に接
続された電極を形成する工程を省くことができる。よって、実施の形態1〜3で示した構
造と比較して、発光装置の作製工程を短縮化することができる。
1504、発光物質を含む層1508、発光素子の第2の電極1509が形成されている
構成について示しているが、発光素子の第2の電極1509を第1の基板1503上に形
成しないような構成とすることも可能である。
図34(A)において、発光素子1606が複数形成された第1の基板1603と、薄膜
トランジスタ1502が複数形成された第2の基板1500とが対向して設けられている
。
604及び発光物質を含む層1608が形成されている面と対向するように、第1の基板
1603と第2の基板1500が貼り合わせられている。よって、第2の基板1500は
封止用の基板の役割を果たしている。
るため、図33(B)と同じ符号で示し、ここでは説明を省略する。
また、図34(A)の薄膜トランジスタ1502は、図12の駆動用トランジスタ606
に相当する。
する樹脂基板などの透光性基板を用いればよい。なお、発光素子1606からの光が第1
の基板1603の方向にのみ放出されるように構成された発光素子の場合には、第2の基
板1500は必ずしも透光性基板である必要はない。よって、第2の基板1500として
、透光性を有しない樹脂基板、半導体基板、セラミック基板、金属基板などの透光性を有
しない基板を用いることも可能である。
成された発光素子の場合には、第1の基板1603は必ずしも透光性基板である必要はな
い。よって、第1の基板1603として、透光性を有しない樹脂基板、半導体基板、セラ
ミック基板、金属基板などの透光性を有しない基板を用いることも可能である。
発光素子の第1の電極1604上には、発光物質を含む層1608が形成されている。
されている材料を用いればよい。また、発光物質を含む層1608の層構成についても、
実施の形態1で説明したように公知の層構成とすればよい。
膜1611によって貼り合わせられている。異方性導電膜1611としては、ACP(A
nisotropic Conductive Paste)やACF(Anisotr
opic Conductive Film)などが挙げられる。異方性導電膜1611
を用いて、第1の基板1603と第2の基板1500とを貼り合わせることによって、発
光物質を含む層1608と電極1519Bとが異方性導電膜1611に含まれる導電性粒
子1605を介して電気的に接続される。
すこととなる。よって、発光素子1606は、第1の電極1604、発光物質を含む層1
608、導電性粒子1605から構成されていることとなる。そして、このような構成を
有する発光素子1606が薄膜トランジスタ1502と電気的に接続されている。
611によって貼り合わせることによって、導電性粒子1605を介して発光物質を含む
層1608と電極1519Bとを電気的に接続している場合を例として示しているが、発
光物質を含む層1608と電極1519Bとを電気的に接続するための方法は、特にこれ
に限定されるものではなく、公知の接続方法を用いればよい。例えば、NCP(Non
Conductive Paste)を用いて発光物質を含む層1608と電極1519
Bとを電気的に接続するようにしても良いし、超音波を用いた共晶接合によって発光物質
を含む層1608と電極1519Bとを電気的に接続するようにしても良い。
の基板1603と第2の基板1500の間にスペーサーを設けても良い。
を含む層1608と電極1519Bとを電気的に接続する場合の例について示す。
ように、第1の基板1603と第2の基板1500とがNCP1631によって貼り合わ
せられている。
ととなる。よって、発光素子1606は、第1の電極1604、発光物質を含む層160
8、電極1519Bから構成されていることとなる。そして、このような構成を有する発
光素子1606が薄膜トランジスタ1502と電気的に接続されている。
り合わせる際に、真空にして貼り合わせると良い。
膜で形成し、電極1519Bを透光性を有する導電膜で形成した場合、発光素子1606
からの光は第2の基板1500側からのみ取り出される。第1の電極1604を透光性を
有する導電膜で形成し、電極1519Bをアルミニウムなどの金属膜で形成した場合、発
光素子1606からの光は第1の基板1603側からのみ取り出される。また、第1の電
極1604及び電極1519Bを透光性を有する導電膜で形成した場合、発光素子160
6からの光は第1の基板1603及び第2の基板1500の両側から取り出すことができ
る。
る構造となっているため、第1の基板上に第2の電極を形成する必要がない。よって、図
33(A)(B)の構造に比べて、発光装置の作製工程を短縮することができる。
12で示した画素回路609の場合について説明したが、各画素に設けられている発光素
子を駆動するための画素回路の構成は、図12で示した画素回路609に限られるもので
はない。図12に示した画素回路609の構成は、一例として示したものであって、その
他の様々な画素回路においても本実施の形態を実施することができる。
ある駆動用トランジスタ606が発光素子607と接続される回路構成となっている。そ
のため、発光素子607と駆動用トランジスタ606とが、異方性導電膜を介して電気的
に接続される構成となっている。よって、他の画素回路の構成に適用する場合には、その
画素回路の構成において発光素子と接続される素子が、異方性導電膜を介して発光素子と
電気的に接続されるようにすればよい。画素回路の多くの場合において、発光素子と接続
される素子は、発光素子を駆動するための薄膜トランジスタである。よって、たいていの
場合には、発光素子を駆動するための薄膜トランジスタと発光素子とが異方性導電膜を介
して電気的に接続される構成となる。
きる。よって、例えば、本実施の形態において、実施の形態6のように発光素子を駆動す
る回路を第2の基板に形成する代わりに発光素子を駆動する画素回路を有するフィルムを
用いる構成としたり、実施の形態7のように第2の基板を薄膜化する構成とすることも可
能である。
本実施の形態1、2、4、5、8、9において、第1の基板と第2の基板とを貼り合わせ
た後に、第1の基板及び第2の基板の厚さを薄くする処理(薄膜化処理)を行うことも可
能である。
の薄膜化処理を行うため、第1の基板と第2の基板を同時に薄膜化処理を行うことができ
る。
削または研磨する方法や、ウエットエッチングによって基板をエッチングする方法などが
挙げられる。
薄膜化処理)を行っているため、発光装置の厚さを薄くすることが可能である。よって、
電子機器などに本実施の形態の発光装置を用いることによって、電子機器の厚さ方向の寸
法をより小さくすることができる。よって、携帯電話機、携帯用ゲーム機器、モバイルコ
ンピュータ、パーソナルコンピュータ、カメラ(デジタルカメラ、ビデオカメラなど)な
ど、より小型化が求められている電子機器(特に携帯用の電子機器)に適用すると電子機
器を小型化することができるため好ましい。
くは20〜50μm)まで薄膜化処理を行えば、可撓性を有する発光装置とすることがで
きる。
に、第2の基板及び第3の基板の厚さを薄くする処理(薄膜化処理)を行う。この場合、
第2の基板及び第3の基板を可撓性を有する程度の厚さ(例えば100μm以下、好まし
くは20〜50μm)まで薄膜化処理を行い、第1の基板として可撓性を有する基板を用
いれば、可撓性を有する発光装置とすることができる。
実施の形態1〜10において説明した発光装置において、発光素子が形成された第1の基
板と発光素子を駆動する回路が形成された第2の基板を貼り合わせる方法について説明す
る。なお、実施の形態6においては、発光素子を駆動する回路が形成された第2の基板を
発光素子を駆動する回路を有するフィルムに置き換えて考えるものとする。また、実施の
形態7の第2の基板1000が完全に除去された構造の場合においても、発光素子を駆動
する回路が形成された第2の基板を、発光素子を駆動する回路を有するフィルムに置き換
えて考えるものとする。
基板とを貼り合わせる方法としては、1枚の第1の基板に対して1枚の第2の基板を貼り
合わせる方法が考えられる。1枚の第1の基板に対して1枚の第2の基板を貼り合わせる
方法の例を図31(A)に示す。
光素子を駆動する回路が形成された第2の基板1401が貼り合わせられている。第2の
基板には周辺駆動回路1403が形成されており、第2の基板1401に形成されている
外部接続端子がFPC(Flexible printed circuit)1404
と接続されている。
して複数の第1の基板を貼り合わせる方法がある。1枚の第2の基板に対して複数の第1
の基板を貼り合わせる方法の1例として1枚の第2の基板と4枚の第1の基板を貼り合わ
せる場合について図31(B)に示す。なお、図31(B)においては、1枚の第2の基
板と4枚の第1の基板を貼り合わせる場合について示しているが、第1の基板の枚数は、
4枚に限定されるものではなく、複数であれば4枚よりも少なくても多くてもよい。よっ
て、例えば、1枚の第2の基板に対向するように第1の基板を100行×100列配置し
て貼り合わせるような構成としても良い。
対向するように発光素子が形成されている第1の基板1411、1412、1413、1
414が貼り合わせられている。この第1の基板1411、1412、1413、141
4はそれぞれ同じ大きさで形成しても良いし、異なる大きさで形成しても良いが、同じ大
きさで形成するほうが量産する際には好ましい。なお、図31(A)と同じ符号のものは
図31(A)と同じものを示すものとする。
している場合について示しているが、周辺駆動回路を形成する位置や周辺駆動回路の個数
は図31(A)(B)の構成に限定されない。
対して複数の第2の基板を貼り合わせる方法がある。1枚の第1の基板に対して複数の第
2の基板を貼り合わせる方法の1例として1枚の第1の基板と4枚の第2の基板を貼り合
わせる場合について図32(A)に示す。なお、図32(A)においては、1枚の第1の
基板と4枚の第2の基板を貼り合わせる場合について示しているが、第2の基板の枚数は
、4枚に限定されるものではなく、複数であれば4枚よりも少なくても多くてもよい。よ
って、例えば、1枚の第1の基板に対向するように第2の基板を100行×100列配置
して貼り合わせるような構成としても良い。
発光素子を駆動する回路が形成されている第2の基板1431、1432、1433、1
434が貼り合わせられている。図32(A)の例では、4枚の第2の基板のうち143
2、1433にはそれぞれ周辺駆動回路1423、1424が形成されている。
まの状態では、電気的に接続されていない。周辺駆動回路1423と1424を電気的に
接続する必要がある場合には、ワイヤボンディングで周辺駆動回路1423と1424を
電気的に接続したり、周辺駆動回路1423と1424を電気的に接続するための配線を
インクジェットで形成するようにすればよい。
成しても良いし、異なる大きさで形成しても良い。なお、図32においては、第2の基板
1432、1433に周辺駆動回路が形成されている場合について示しているが、周辺駆
動回路を形成する位置や周辺駆動回路の個数は図32の構成に限定されない。
B)においては、1枚の第1の基板に対して4枚の第2の基板1431、1432、14
33、1434が貼り合わせられていることがわかるようにするために、FPCを図示し
ていない。しかし、図32(A)、(B)の構成においても、第2の基板に形成されてい
る外部接続端子と接続されるようにFPCが設けられている。この際、FPCは、第2の
基板1432、1433にそれぞれ1つずつ接続するようにして設けても良いし、第2の
基板1432、1433に共通した1つのFPCを接続するように設けても良い。
この際、第1の基板の枚数と第2の基板の枚数は必ずしも同じ枚数にする必要はない。つ
まり、第1の基板の枚数と第2の基板の枚数は異なっていてもよい。図32(B)に第1
の基板の枚数と第2の基板の枚数が異なる場合の例について示す。図32(B)において
は、9枚の第1の基板1441〜1449と4枚の第2の基板1431〜1434が貼り
合わせられている。発光素子が形成された第1の基板と第2の基板の大きさが異なる場合
は、図32(B)に示すように、隣接する第1の基板同士の境界線と隣接する第2の基板
同士の境界線とが重ならないため、同じ枚数の第1の基板と第2の基板を貼り合わせた場
合に比べて、第1の基板と第2の基板を貼り合わせ後における強度が増し、割れにくくな
る。本発明においては、発光素子が形成された第1の基板と、発光素子を駆動する回路が
形成された第2の基板をそれぞれ別工程で作製するため、第1の基板と第2の基板の枚数
を異ならせて貼り合わせることも可能であるし、第1の基板と第2の基板の大きさを異な
らせて貼り合わせることも可能である。
第1の基板が存在しないように第1の基板が設けられているが、第2の基板の周辺駆動回
路が形成されている領域と対向する部分にも第1の基板が存在するようにして第1の基板
と第2の基板とを貼り合わせるようにしても良い。
いて示しているが、特にこの構成に限定されるものではなく、周辺駆動回路の一部または
全てをIC等で形成するようにしても良い。
1枚の第2の基板に対して複数の第1の基板を貼り合わせたり、複数の第1の基板と複数
の第2の基板を貼り合わせたりすることによって、発光装置を大型化する際に容易に大型
化することが可能となる。よって、TVなどの大型化が求められている表示装置に本実施
の形態の構成を適用することによって、より大型の表示装置を作製することができる。
を例として説明したが、パッシブマトリクス型の発光装置においても適用することができ
る。
。ここでは、表示機能と読み取り機能の切り換えの方法について、図23(A)のフロー
チャートを用いて説明する。
がオン、センサ部がオフになる。このとき、表示部とは発光素子を含む全ての副画素を指
し、センサ部とは撮像素子を含む全ての副画素を指す。そして、表示部では、ヒンジ用切
り換え回路1304又は切り換え回路1302から供給される信号に従って、通常表示、
水平反転表示、180°回転表示又は垂直反転表示を行う。一方、ボタン1310等の外
部からの信号に従って、読み取りモードになると、表示部及びセンサ部は両者ともオンに
なる。そして、光源として表示部を用いて、センサ部は被写体の情報を読み取る。
み取る動作を例に挙げて、図23(B)(C)を用いて説明する。まず、読み取りモード
の際は、表示パネル上に外光が入らないように名刺1330を置いて、該名刺1330の
情報を読み取る(図23(B))。この読み取られた情報は、携帯端末内の記憶媒体に記
憶される。続いて、表示モードの際は、読み取られた名刺1330の情報を基に、表示部
により表示を行う(図23(C))。
、画像を表示する表示機能の2つの機能を有する。このような2つの機能を有しているに
も関わらず、イメージセンサ機能を用いる際には通常必要である光源や光散乱板を別個に
設ける必要がないため、大幅な小型化、薄型化及び軽量化が実現する。このとき、発光素
子は、被写体の情報を読み取る際の光源としての役割と、画像を表示する役割の2つの役
割を果たす。
る。電子機器としては、カメラ(ビデオカメラ、デジタルカメラなど)など、ゴーグル型
ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置
(カーオーディオ、オーディオコンポ等)、パーソナルコンピュータ、ゲーム機器、携帯
情報端末(モバイルコンピュータ、携帯電話機、携帯型ゲーム機または電子書籍等)、記
録媒体を備えた画像再生装置(具体的にはDigital Versatile Dis
c(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)
などが挙げられる。それらの電子機器の具体例を図30に示す。
ーカー部2004、ビデオ入力端子2005等を含む。本発明の発光装置は表示部200
3に適用することができる。なお、パーソナルコンピュータ用、TV放送受信用、広告表
示用などの全ての情報表示用のテレビが含まれる。
3、操作キー2104、外部接続ポート2105、シャッター2106等を含む。本発明
の発光装置は、表示部2102に適用することができる。
2203、キーボード2204、外部接続ポート2205、ポインティングマウス220
6等を含む。本発明の発光装置は、表示部2203に適用することができる。
チ2303、操作キー2304、赤外線ポート2305等を含む。本発明の発光装置は、
表示部2302に適用することができる。
であり、本体2401、筐体2402、表示部A2403、表示部B2404、記録媒体
(DVD等)読み込み部2405、操作キー2406、スピーカー部2407等を含む。
表示部A2403は主として画像情報を表示し、表示部B2404は主として文字情報を
表示するが、本発明の発光装置は表示部A、B2403、2404に適用することができ
る。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
04等を含む。本発明の発光装置は表示部2502に適用することができる。
外部接続ポート2604、リモコン受信部2605、受像部2606、バッテリー260
7、音声入力部2608、操作キー2609、接眼部2610等を含む。本発明の発光装
置は、表示部2602に適用することができる。
声入力部2704、音声出力部2705、操作キー2706、外部接続ポート2707、
アンテナ2708等を含む。本発明の発光装置は、表示部2703に適用することができ
る。
る。なお、本実施例の電子機器は、実施の形態1〜11、実施例1のいずれの構成を用い
て作製された発光装置を用いても良い。
101 剥離層
102 第1の絶縁膜
103 薄膜トランジスタ
104 発光素子を駆動する回路を含む層
107 半導体膜
108 ゲート絶縁膜
109 ゲート電極
110 第2の絶縁膜
111 電極
112 第3の絶縁膜
113 電極
114 強度確保層
115 開口部
116 開口部
117 フィルム
118 積層体
119 導電膜
120 電極
121 フィルム
122 積層体
200 第2の基板
201 下地膜
202 薄膜トランジスタ
203 第1の基板
204 第1の電極
205 導電性粒子
206 発光素子
208 発光物質を含む層
209 第2の電極
210 絶縁膜
211 異方性導電膜
212 電極
215 ゲート電極
216 ゲート絶縁膜
217 半導体膜
218 電極
219 電極
220 第1の層間絶縁膜
221 第2の層間絶縁膜
230 導電膜
303 第1の基板
304 第1の電極
306 発光素子
307 第1の絶縁膜
308 発光物質を含む層
309 第2の電極
310 第2の絶縁膜
319 電極
320 導電膜
403 第1の基板
404 第1の電極
406 発光素子
407 第1の絶縁膜
408 発光物質を含む層
409 第2の電極
410 第2の絶縁膜
411 接着材
419 電極
420 第3の基板
430 研磨手段
431 導電膜
500 第2の基板
501 下地膜
502 薄膜トランジスタ
505 導電性粒子
515 ゲート電極
516 ゲート絶縁膜
517 半導体膜
518 電極
519 電極
520 第1の基板
521 配線
522 発光物質を含む層
523 配線
524 異方性導電膜
526 第1の層間絶縁膜
527 絶縁膜
528 第2の層間絶縁膜
529 電極
530 隔壁
532 薄膜トランジスタ
545 ゲート電極
547 半導体膜
548 電極
549 電極
550 電極
601 画素部
602 ソース信号線駆動回路
603 ゲート信号線駆動回路
604 画素
605 スイッチング用トランジスタ
606 駆動用トランジスタ
607 発光素子
608 コンデンサ
609 画素回路
701 画素部
702 カラムドライバ
703 ロウドライバ
704 発光素子
800 第2の基板
801 下地膜
802 薄膜トランジスタ
803 第1の基板
804 第1の電極
805 導電性粒子
806 発光素子
808 発光物質を含む層
809 第2の電極
810 絶縁膜
811 異方性導電膜
812 電極
815 ゲート電極
816 ゲート絶縁膜
817 結晶質半導体膜
818 電極
819 電極
820 第1の層間絶縁膜
821 撮像素子
822 被写体
823 P型半導体
824 I型半導体
825 N型半導体
826 電極
830 第2の層間絶縁膜
900 第2の基板
901 下地膜
902 薄膜トランジスタ
903 第1の基板
904 第1の電極
905 導電性粒子
906 発光素子
907 第1の電極
908 発光物質を含む層
909 第2の電極
910 絶縁膜
911 異方性導電膜
912 電極
913 電極
915 ゲート電極
916 ゲート絶縁膜
917 結晶質半導体膜
918 電極
919 電極
920 第1の層間絶縁膜
921 撮像素子
922 被写体
923 P型半導体
924 I型半導体
925 N型半導体
926 電極
927 薄膜トランジスタ
928 結晶質半導体膜
929 ゲート電極
930 電極
931 第2の層間絶縁膜
1000 基板
1001 第1の絶縁膜
1003 薄膜トランジスタ
1004 発光素子を駆動する回路を含む層
1007 半導体膜
1008 ゲート絶縁膜
1009 ゲート電極
1010 第2の絶縁膜
1011 電極
1012 第3の絶縁膜
1013 電極
1014 第4の絶縁膜
1015 基板
1016 研磨手段
1017 導電膜
1018 電極
1201 画素部
1202 画素
1211 スイッチング用トランジスタ
1212 駆動用トランジスタ
1213 容量素子
1214 発光素子
1215 スイッチング用トランジスタ
1216 バッファ用トランジスタ
1217 リセット用トランジスタ
1218 撮像素子
1219 発光素子を含む副画素
1220 撮像素子を含む副画素
1221 走査線
1224 信号線
1226 電源線
1227 電源線
1228 画素回路
1245 信号線
1250 発光素子を含む副画素
1251 発光素子を含む副画素
1252 発光素子を含む副画素
1253 撮像素子を含む副画素
1254 撮像素子を含む副画素
1255 撮像素子を含む副画素
1256 発光素子を含む副画素
1257 発光素子を含む副画素
1258 発光素子を含む副画素
1259 撮像素子を含む副画素
1260 発光素子を含む副画素
1261 撮像素子を含む副画素
1302 切り換え回路
1304 ヒンジ用切り換え回路
1310 ボタン
1320 筐体
1400 第1の基板
1401 第2の基板
1403 周辺駆動回路
1404 FPC(Flexible printed circuit)
1411 第1の基板
1412 第1の基板
1413 第1の基板
1414 第1の基板
1423 周辺駆動回路
1424 周辺駆動回路
1431 第2の基板
1432 第2の基板
1433 第2の基板
1434 第2の基板
1441 第1の基板
1442 第1の基板
1443 第1の基板
1444 第1の基板
1445 第1の基板
1446 第1の基板
1447 第1の基板
1448 第1の基板
1449 第1の基板
1500 第2の基板
1501 下地膜
1502 薄膜トランジスタ
1503 第1の基板
1504 第1の電極
1505 導電性粒子
1506 発光素子
1508 発光物質を含む層
1509 第2の電極
1511 異方性導電膜
1515 ゲート電極
1516 ゲート絶縁膜
1517 半導体膜
1518 電極
1520 第1の層間絶縁膜
1521 第2の層間絶縁膜
1531 NCP
1603 第1の基板
1604 第1の電極
1605 導電性粒子
1606 発光素子
1608 発光物質を含む層
1611 異方性導電膜
1631 NCP
2001 筐体
2002 支持台
2003 表示部
2004 スピーカー部
2005 ビデオ入力端子
2101 本体
2102 表示部
2103 受像部
2104 操作キー
2105 外部接続ポート
2106 シャッター
2201 本体
2202 筐体
2203 表示部
2204 キーボード
2205 外部接続ポート
2206 ポインティングマウス
2301 本体
2302 表示部
2303 スイッチ
2304 操作キー
2305 赤外線ポート
2401 本体
2402 筐体
2403 表示部A
2404 表示部B
2405 記録媒体読み込み部
2406 操作キー
2407 スピーカー部
2501 本体
2502 表示部
2504 操作スイッチ
2505 表示部
2601 本体
2602 表示部
2603 筐体
2604 外部接続ポート
2605 リモコン受信部
2606 受像部
2607 バッテリー
2608 音声入力部
2609 操作キー
2610 接眼部
2701 本体
2702 筐体
2703 表示部
2704 音声入力部
2705 音声出力部
2706 操作キー
2707 外部接続ポート
2708 アンテナ
1519A 電極
1519B 電極
Claims (1)
- 発光素子が形成された第1の基板と、前記発光素子を駆動するための画素回路が形成され、前記第1の基板と対向するように設けられた第2の基板と、を有し、前記発光素子と前記画素回路とが電気的に接続されていることを特徴とする発光装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012174677A JP5589036B2 (ja) | 2005-08-05 | 2012-08-07 | 発光装置の作製方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005228678 | 2005-08-05 | ||
JP2005228678 | 2005-08-05 | ||
JP2012174677A JP5589036B2 (ja) | 2005-08-05 | 2012-08-07 | 発光装置の作製方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006204513A Division JP5132099B2 (ja) | 2005-08-05 | 2006-07-27 | 発光装置の作製方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012238610A true JP2012238610A (ja) | 2012-12-06 |
JP2012238610A5 JP2012238610A5 (ja) | 2013-11-07 |
JP5589036B2 JP5589036B2 (ja) | 2014-09-10 |
Family
ID=37700713
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006204513A Expired - Fee Related JP5132099B2 (ja) | 2005-08-05 | 2006-07-27 | 発光装置の作製方法 |
JP2012174677A Expired - Fee Related JP5589036B2 (ja) | 2005-08-05 | 2012-08-07 | 発光装置の作製方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006204513A Expired - Fee Related JP5132099B2 (ja) | 2005-08-05 | 2006-07-27 | 発光装置の作製方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US8138502B2 (ja) |
JP (2) | JP5132099B2 (ja) |
KR (2) | KR101298949B1 (ja) |
CN (2) | CN1909751B (ja) |
TW (1) | TWI535051B (ja) |
Families Citing this family (230)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI349221B (en) * | 2008-02-05 | 2011-09-21 | Au Optronics Corp | Sensing structure of a display |
JP5401831B2 (ja) * | 2008-04-15 | 2014-01-29 | 株式会社リコー | 表示装置 |
KR102026604B1 (ko) | 2008-07-10 | 2019-10-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치 및 전자 기기 |
JP5216716B2 (ja) * | 2008-08-20 | 2013-06-19 | 株式会社半導体エネルギー研究所 | 発光装置及びその作製方法 |
JP2011003522A (ja) | 2008-10-16 | 2011-01-06 | Semiconductor Energy Lab Co Ltd | フレキシブル発光装置、電子機器及びフレキシブル発光装置の作製方法 |
US8610155B2 (en) | 2008-11-18 | 2013-12-17 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device, method for manufacturing the same, and cellular phone |
JP5586920B2 (ja) * | 2008-11-20 | 2014-09-10 | 株式会社半導体エネルギー研究所 | フレキシブル半導体装置の作製方法 |
JP5291607B2 (ja) * | 2008-12-15 | 2013-09-18 | 株式会社半導体エネルギー研究所 | 発光装置の作製方法 |
US20100155128A1 (en) * | 2008-12-22 | 2010-06-24 | Tombs Thomas N | Printed electronic circuit boards and other articles having patterned coonductive images |
JP5545970B2 (ja) * | 2009-03-26 | 2014-07-09 | 株式会社半導体エネルギー研究所 | 発光装置及びその作製方法 |
KR20100108044A (ko) * | 2009-03-27 | 2010-10-06 | 삼성전자주식회사 | 전자 기기의 키패드 및 그 제조방법 |
US9577642B2 (en) | 2009-04-14 | 2017-02-21 | Monolithic 3D Inc. | Method to form a 3D semiconductor device |
US8395191B2 (en) | 2009-10-12 | 2013-03-12 | Monolithic 3D Inc. | Semiconductor device and structure |
US8362482B2 (en) | 2009-04-14 | 2013-01-29 | Monolithic 3D Inc. | Semiconductor device and structure |
US9509313B2 (en) | 2009-04-14 | 2016-11-29 | Monolithic 3D Inc. | 3D semiconductor device |
US8058137B1 (en) | 2009-04-14 | 2011-11-15 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US8669778B1 (en) | 2009-04-14 | 2014-03-11 | Monolithic 3D Inc. | Method for design and manufacturing of a 3D semiconductor device |
US7964916B2 (en) * | 2009-04-14 | 2011-06-21 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US8576209B2 (en) | 2009-07-07 | 2013-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
KR101592010B1 (ko) | 2009-07-17 | 2016-02-05 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
US8252665B2 (en) * | 2009-09-14 | 2012-08-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Protection layer for adhesive material at wafer edge |
US10354995B2 (en) | 2009-10-12 | 2019-07-16 | Monolithic 3D Inc. | Semiconductor memory device and structure |
US10388863B2 (en) | 2009-10-12 | 2019-08-20 | Monolithic 3D Inc. | 3D memory device and structure |
US11984445B2 (en) | 2009-10-12 | 2024-05-14 | Monolithic 3D Inc. | 3D semiconductor devices and structures with metal layers |
US9099424B1 (en) | 2012-08-10 | 2015-08-04 | Monolithic 3D Inc. | Semiconductor system, device and structure with heat removal |
US10043781B2 (en) | 2009-10-12 | 2018-08-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11374118B2 (en) | 2009-10-12 | 2022-06-28 | Monolithic 3D Inc. | Method to form a 3D integrated circuit |
US10366970B2 (en) | 2009-10-12 | 2019-07-30 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10157909B2 (en) | 2009-10-12 | 2018-12-18 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11018133B2 (en) | 2009-10-12 | 2021-05-25 | Monolithic 3D Inc. | 3D integrated circuit |
US10910364B2 (en) | 2009-10-12 | 2021-02-02 | Monolitaic 3D Inc. | 3D semiconductor device |
KR20150010776A (ko) * | 2010-02-05 | 2015-01-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 및 반도체 장치의 제조 방법 |
US8026521B1 (en) | 2010-10-11 | 2011-09-27 | Monolithic 3D Inc. | Semiconductor device and structure |
US9099526B2 (en) | 2010-02-16 | 2015-08-04 | Monolithic 3D Inc. | Integrated circuit device and structure |
ES2364309B1 (es) * | 2010-02-19 | 2012-08-13 | Institut De Ciencies Fotoniques, Fundacio Privada | Electrodo transparente basado en la combinación de óxidos, metales y óxidos conductores transparentes. |
US9161448B2 (en) | 2010-03-29 | 2015-10-13 | Semprius, Inc. | Laser assisted transfer welding process |
JP5902406B2 (ja) | 2010-06-25 | 2016-04-13 | 株式会社半導体エネルギー研究所 | 分離方法および半導体装置の作製方法 |
US9953925B2 (en) | 2011-06-28 | 2018-04-24 | Monolithic 3D Inc. | Semiconductor system and device |
US9219005B2 (en) | 2011-06-28 | 2015-12-22 | Monolithic 3D Inc. | Semiconductor system and device |
US10217667B2 (en) | 2011-06-28 | 2019-02-26 | Monolithic 3D Inc. | 3D semiconductor device, fabrication method and system |
US10497713B2 (en) | 2010-11-18 | 2019-12-03 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US8163581B1 (en) * | 2010-10-13 | 2012-04-24 | Monolith IC 3D | Semiconductor and optoelectronic devices |
US11482440B2 (en) | 2010-12-16 | 2022-10-25 | Monolithic 3D Inc. | 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits |
US8273610B2 (en) | 2010-11-18 | 2012-09-25 | Monolithic 3D Inc. | Method of constructing a semiconductor device and structure |
US11469271B2 (en) | 2010-10-11 | 2022-10-11 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
US11227897B2 (en) | 2010-10-11 | 2022-01-18 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
US11024673B1 (en) | 2010-10-11 | 2021-06-01 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11257867B1 (en) | 2010-10-11 | 2022-02-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with oxide bonds |
US11315980B1 (en) | 2010-10-11 | 2022-04-26 | Monolithic 3D Inc. | 3D semiconductor device and structure with transistors |
US11018191B1 (en) | 2010-10-11 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10290682B2 (en) | 2010-10-11 | 2019-05-14 | Monolithic 3D Inc. | 3D IC semiconductor device and structure with stacked memory |
US11158674B2 (en) | 2010-10-11 | 2021-10-26 | Monolithic 3D Inc. | Method to produce a 3D semiconductor device and structure |
US11600667B1 (en) | 2010-10-11 | 2023-03-07 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
US10896931B1 (en) | 2010-10-11 | 2021-01-19 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10998374B1 (en) | 2010-10-13 | 2021-05-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
US11984438B2 (en) | 2010-10-13 | 2024-05-14 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US10978501B1 (en) | 2010-10-13 | 2021-04-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
US11164898B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
US11855100B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US9197804B1 (en) | 2011-10-14 | 2015-11-24 | Monolithic 3D Inc. | Semiconductor and optoelectronic devices |
US11133344B2 (en) | 2010-10-13 | 2021-09-28 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
US10943934B2 (en) | 2010-10-13 | 2021-03-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
US11063071B1 (en) | 2010-10-13 | 2021-07-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
US10679977B2 (en) | 2010-10-13 | 2020-06-09 | Monolithic 3D Inc. | 3D microdisplay device and structure |
US11437368B2 (en) | 2010-10-13 | 2022-09-06 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US11404466B2 (en) | 2010-10-13 | 2022-08-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
US11605663B2 (en) | 2010-10-13 | 2023-03-14 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US11869915B2 (en) | 2010-10-13 | 2024-01-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US11043523B1 (en) | 2010-10-13 | 2021-06-22 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
US11855114B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US11327227B2 (en) | 2010-10-13 | 2022-05-10 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
US11929372B2 (en) | 2010-10-13 | 2024-03-12 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US11163112B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
US10833108B2 (en) | 2010-10-13 | 2020-11-10 | Monolithic 3D Inc. | 3D microdisplay device and structure |
US11694922B2 (en) | 2010-10-13 | 2023-07-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US11164770B1 (en) | 2010-11-18 | 2021-11-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
US11121021B2 (en) | 2010-11-18 | 2021-09-14 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11862503B2 (en) | 2010-11-18 | 2024-01-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
US11854857B1 (en) | 2010-11-18 | 2023-12-26 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
US11784082B2 (en) | 2010-11-18 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US11211279B2 (en) | 2010-11-18 | 2021-12-28 | Monolithic 3D Inc. | Method for processing a 3D integrated circuit and structure |
US11031275B2 (en) | 2010-11-18 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
US11018042B1 (en) | 2010-11-18 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11443971B2 (en) | 2010-11-18 | 2022-09-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
US11495484B2 (en) | 2010-11-18 | 2022-11-08 | Monolithic 3D Inc. | 3D semiconductor devices and structures with at least two single-crystal layers |
US11804396B2 (en) | 2010-11-18 | 2023-10-31 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
US11004719B1 (en) | 2010-11-18 | 2021-05-11 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
US11521888B2 (en) | 2010-11-18 | 2022-12-06 | Monolithic 3D Inc. | 3D semiconductor device and structure with high-k metal gate transistors |
US11615977B2 (en) | 2010-11-18 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11355381B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11508605B2 (en) | 2010-11-18 | 2022-11-22 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11094576B1 (en) | 2010-11-18 | 2021-08-17 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
US11355380B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | Methods for producing 3D semiconductor memory device and structure utilizing alignment marks |
US11482438B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
US11569117B2 (en) | 2010-11-18 | 2023-01-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
US11107721B2 (en) | 2010-11-18 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with NAND logic |
US11610802B2 (en) | 2010-11-18 | 2023-03-21 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes |
US11482439B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors |
US11735462B2 (en) | 2010-11-18 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
US11923230B1 (en) | 2010-11-18 | 2024-03-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US11901210B2 (en) | 2010-11-18 | 2024-02-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
US8404501B2 (en) * | 2010-12-07 | 2013-03-26 | Faraday Technology Corp. | Semiconductor package structure and manufacturing method thereof |
TWI562423B (en) * | 2011-03-02 | 2016-12-11 | Semiconductor Energy Lab Co Ltd | Light-emitting device and lighting device |
US10388568B2 (en) | 2011-06-28 | 2019-08-20 | Monolithic 3D Inc. | 3D semiconductor device and system |
US9412727B2 (en) | 2011-09-20 | 2016-08-09 | Semprius, Inc. | Printing transferable components using microstructured elastomeric surfaces with pressure modulated reversible adhesion |
US8687399B2 (en) | 2011-10-02 | 2014-04-01 | Monolithic 3D Inc. | Semiconductor device and structure |
JP6214132B2 (ja) * | 2012-02-29 | 2017-10-18 | キヤノン株式会社 | 光電変換装置、撮像システムおよび光電変換装置の製造方法 |
US10600888B2 (en) | 2012-04-09 | 2020-03-24 | Monolithic 3D Inc. | 3D semiconductor device |
US11694944B1 (en) | 2012-04-09 | 2023-07-04 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11594473B2 (en) | 2012-04-09 | 2023-02-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11410912B2 (en) | 2012-04-09 | 2022-08-09 | Monolithic 3D Inc. | 3D semiconductor device with vias and isolation layers |
US11088050B2 (en) | 2012-04-09 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers |
US11164811B2 (en) | 2012-04-09 | 2021-11-02 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers and oxide-to-oxide bonding |
US8557632B1 (en) | 2012-04-09 | 2013-10-15 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US11881443B2 (en) | 2012-04-09 | 2024-01-23 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11616004B1 (en) | 2012-04-09 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11476181B1 (en) | 2012-04-09 | 2022-10-18 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11735501B1 (en) | 2012-04-09 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US8933433B2 (en) | 2012-07-30 | 2015-01-13 | LuxVue Technology Corporation | Method and structure for receiving a micro device |
JP2014032817A (ja) | 2012-08-02 | 2014-02-20 | Sony Corp | 表示装置およびその製造方法、並びに電子機器の製造方法 |
US9029880B2 (en) | 2012-12-10 | 2015-05-12 | LuxVue Technology Corporation | Active matrix display panel with ground tie lines |
US9178123B2 (en) | 2012-12-10 | 2015-11-03 | LuxVue Technology Corporation | Light emitting device reflective bank structure |
US9159700B2 (en) | 2012-12-10 | 2015-10-13 | LuxVue Technology Corporation | Active matrix emissive micro LED display |
US11309292B2 (en) | 2012-12-22 | 2022-04-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11967583B2 (en) | 2012-12-22 | 2024-04-23 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11018116B2 (en) | 2012-12-22 | 2021-05-25 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US11961827B1 (en) | 2012-12-22 | 2024-04-16 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11784169B2 (en) | 2012-12-22 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11063024B1 (en) | 2012-12-22 | 2021-07-13 | Monlithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US8674470B1 (en) | 2012-12-22 | 2014-03-18 | Monolithic 3D Inc. | Semiconductor device and structure |
US11916045B2 (en) | 2012-12-22 | 2024-02-27 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11217565B2 (en) | 2012-12-22 | 2022-01-04 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US10903089B1 (en) | 2012-12-29 | 2021-01-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11087995B1 (en) | 2012-12-29 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11004694B1 (en) | 2012-12-29 | 2021-05-11 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11430668B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US10600657B2 (en) | 2012-12-29 | 2020-03-24 | Monolithic 3D Inc | 3D semiconductor device and structure |
US9385058B1 (en) | 2012-12-29 | 2016-07-05 | Monolithic 3D Inc. | Semiconductor device and structure |
US10892169B2 (en) | 2012-12-29 | 2021-01-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10651054B2 (en) | 2012-12-29 | 2020-05-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10115663B2 (en) | 2012-12-29 | 2018-10-30 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US9871034B1 (en) | 2012-12-29 | 2018-01-16 | Monolithic 3D Inc. | Semiconductor device and structure |
US11177140B2 (en) | 2012-12-29 | 2021-11-16 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11430667B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US10325651B2 (en) | 2013-03-11 | 2019-06-18 | Monolithic 3D Inc. | 3D semiconductor device with stacked memory |
US8902663B1 (en) | 2013-03-11 | 2014-12-02 | Monolithic 3D Inc. | Method of maintaining a memory state |
US11935949B1 (en) | 2013-03-11 | 2024-03-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
US11869965B2 (en) | 2013-03-11 | 2024-01-09 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
US11398569B2 (en) | 2013-03-12 | 2022-07-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11923374B2 (en) | 2013-03-12 | 2024-03-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US10840239B2 (en) | 2014-08-26 | 2020-11-17 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11088130B2 (en) | 2014-01-28 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US8994404B1 (en) | 2013-03-12 | 2015-03-31 | Monolithic 3D Inc. | Semiconductor device and structure |
US9117749B1 (en) | 2013-03-15 | 2015-08-25 | Monolithic 3D Inc. | Semiconductor device and structure |
US10224279B2 (en) | 2013-03-15 | 2019-03-05 | Monolithic 3D Inc. | Semiconductor device and structure |
US11487928B2 (en) | 2013-04-15 | 2022-11-01 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11270055B1 (en) | 2013-04-15 | 2022-03-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US9021414B1 (en) | 2013-04-15 | 2015-04-28 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11574109B1 (en) | 2013-04-15 | 2023-02-07 | Monolithic 3D Inc | Automation methods for 3D integrated circuits and devices |
US11030371B2 (en) | 2013-04-15 | 2021-06-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11341309B1 (en) | 2013-04-15 | 2022-05-24 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11720736B2 (en) | 2013-04-15 | 2023-08-08 | Monolithic 3D Inc. | Automation methods for 3D integrated circuits and devices |
US9484504B2 (en) | 2013-05-14 | 2016-11-01 | Apple Inc. | Micro LED with wavelength conversion layer |
US8987765B2 (en) | 2013-06-17 | 2015-03-24 | LuxVue Technology Corporation | Reflective bank structure and method for integrating a light emitting device |
US9111464B2 (en) | 2013-06-18 | 2015-08-18 | LuxVue Technology Corporation | LED display with wavelength conversion layer |
US8928021B1 (en) | 2013-06-18 | 2015-01-06 | LuxVue Technology Corporation | LED light pipe |
US9356049B2 (en) | 2013-07-26 | 2016-05-31 | Semiconductor Energy Laboratory Co., Ltd. | Display device with a transistor on an outer side of a bent portion |
KR101513642B1 (ko) | 2013-08-21 | 2015-04-20 | 엘지전자 주식회사 | 반도체 디바이스 |
CN103700683B (zh) * | 2013-12-27 | 2016-04-06 | 京东方科技集团股份有限公司 | 一种oled阵列基板的对置基板及其制备方法、显示装置 |
US11031394B1 (en) | 2014-01-28 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10297586B2 (en) | 2015-03-09 | 2019-05-21 | Monolithic 3D Inc. | Methods for processing a 3D semiconductor device |
US11107808B1 (en) | 2014-01-28 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure |
JP6409287B2 (ja) * | 2014-02-28 | 2018-10-24 | 株式会社リコー | 有機エレクトロルミネッセンス発光装置および有機エレクトロルミネッセンス発光装置の製造方法、並びに画像形成装置 |
CN117198902A (zh) | 2014-07-20 | 2023-12-08 | 艾克斯展示公司技术有限公司 | 用于微转贴印刷的设备及方法 |
US10381328B2 (en) | 2015-04-19 | 2019-08-13 | Monolithic 3D Inc. | Semiconductor device and structure |
US11056468B1 (en) | 2015-04-19 | 2021-07-06 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11011507B1 (en) | 2015-04-19 | 2021-05-18 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10825779B2 (en) | 2015-04-19 | 2020-11-03 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US9704821B2 (en) | 2015-08-11 | 2017-07-11 | X-Celeprint Limited | Stamp with structured posts |
US10978489B2 (en) | 2015-07-24 | 2021-04-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display panel, method for manufacturing semiconductor device, method for manufacturing display panel, and information processing device |
US10468363B2 (en) | 2015-08-10 | 2019-11-05 | X-Celeprint Limited | Chiplets with connection posts |
US11956952B2 (en) | 2015-08-23 | 2024-04-09 | Monolithic 3D Inc. | Semiconductor memory device and structure |
KR102424975B1 (ko) | 2015-08-31 | 2022-07-26 | 삼성디스플레이 주식회사 | 발광 다이오드 구조체 및 디스플레이 장치 |
GB2549734B (en) | 2016-04-26 | 2020-01-01 | Facebook Tech Llc | A display |
GB2544728B (en) | 2015-11-17 | 2020-08-19 | Facebook Tech Llc | Redundancy in inorganic light emitting diode displays |
KR20180041772A (ko) * | 2015-09-02 | 2018-04-24 | 아큘러스 브이알, 엘엘씨 | 반도체 디바이스의 어셈블리 |
GB2541970B (en) | 2015-09-02 | 2020-08-19 | Facebook Tech Llc | Display manufacture |
US10600823B2 (en) | 2015-09-02 | 2020-03-24 | Facebook Technologies, Llc | Assembly of semiconductor devices |
CN108401468A (zh) | 2015-09-21 | 2018-08-14 | 莫诺利特斯3D有限公司 | 3d半导体器件和结构 |
US11978731B2 (en) | 2015-09-21 | 2024-05-07 | Monolithic 3D Inc. | Method to produce a multi-level semiconductor memory device and structure |
US10522225B1 (en) | 2015-10-02 | 2019-12-31 | Monolithic 3D Inc. | Semiconductor device with non-volatile memory |
US11991884B1 (en) | 2015-10-24 | 2024-05-21 | Monolithic 3D Inc. | 3D semiconductor device and structure with logic and memory |
US11296115B1 (en) | 2015-10-24 | 2022-04-05 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10847540B2 (en) | 2015-10-24 | 2020-11-24 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US10418369B2 (en) | 2015-10-24 | 2019-09-17 | Monolithic 3D Inc. | Multi-level semiconductor memory device and structure |
US11114464B2 (en) | 2015-10-24 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11114427B2 (en) | 2015-11-07 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor processor and memory device and structure |
US11937422B2 (en) | 2015-11-07 | 2024-03-19 | Monolithic 3D Inc. | Semiconductor memory device and structure |
WO2017103737A1 (en) | 2015-12-18 | 2017-06-22 | Semiconductor Energy Laboratory Co., Ltd. | Display panel, input/output device, data processing device, and method for manufacturing display panel |
US10103069B2 (en) | 2016-04-01 | 2018-10-16 | X-Celeprint Limited | Pressure-activated electrical interconnection by micro-transfer printing |
US10222698B2 (en) | 2016-07-28 | 2019-03-05 | X-Celeprint Limited | Chiplets with wicking posts |
US11064609B2 (en) | 2016-08-04 | 2021-07-13 | X Display Company Technology Limited | Printable 3D electronic structure |
CN106206611A (zh) | 2016-08-19 | 2016-12-07 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
US11251149B2 (en) | 2016-10-10 | 2022-02-15 | Monolithic 3D Inc. | 3D memory device and structure |
US11930648B1 (en) | 2016-10-10 | 2024-03-12 | Monolithic 3D Inc. | 3D memory devices and structures with metal layers |
US11812620B2 (en) | 2016-10-10 | 2023-11-07 | Monolithic 3D Inc. | 3D DRAM memory devices and structures with control circuits |
US11869591B2 (en) | 2016-10-10 | 2024-01-09 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
US11711928B2 (en) | 2016-10-10 | 2023-07-25 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
US11329059B1 (en) | 2016-10-10 | 2022-05-10 | Monolithic 3D Inc. | 3D memory devices and structures with thinned single crystal substrates |
KR102614612B1 (ko) * | 2016-10-25 | 2023-12-19 | 엘지디스플레이 주식회사 | 관통홀을 통해 기판의 앞면과 배면을 연결한 평판 표시장치 |
US11916096B2 (en) * | 2017-02-09 | 2024-02-27 | Vuereal Inc. | Circuit and system integration onto a micro-device substrate |
KR102459045B1 (ko) * | 2017-11-30 | 2022-10-25 | 엘지디스플레이 주식회사 | 전계발광 표시장치 |
JP7293190B2 (ja) | 2018-03-16 | 2023-06-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
CN108873454A (zh) * | 2018-07-02 | 2018-11-23 | 厦门乾照光电股份有限公司 | 主动发光集成式彩色显示面板及其制作方法、显示装置 |
CN109037270B (zh) * | 2018-07-26 | 2021-05-04 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
US10796971B2 (en) | 2018-08-13 | 2020-10-06 | X Display Company Technology Limited | Pressure-activated electrical interconnection with additive repair |
US20200083280A1 (en) | 2018-09-11 | 2020-03-12 | Prilit Optronics, Inc. | Top emission microled display and bottom emission microled display and a method of forming the same |
US10748793B1 (en) | 2019-02-13 | 2020-08-18 | X Display Company Technology Limited | Printing component arrays with different orientations |
US11018156B2 (en) | 2019-04-08 | 2021-05-25 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US11763864B2 (en) | 2019-04-08 | 2023-09-19 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures with bit-line pillars |
US11158652B1 (en) | 2019-04-08 | 2021-10-26 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US10892016B1 (en) | 2019-04-08 | 2021-01-12 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US11296106B2 (en) | 2019-04-08 | 2022-04-05 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US10991682B2 (en) * | 2019-05-29 | 2021-04-27 | Innolux Corporation | Electronic device |
CN114365474A (zh) * | 2019-09-13 | 2022-04-15 | 株式会社半导体能源研究所 | 摄像装置、摄像模块、电子设备及摄像方法 |
TWI736051B (zh) * | 2019-12-06 | 2021-08-11 | 啟耀光電股份有限公司 | 電子裝置 |
CN113270437A (zh) | 2020-02-17 | 2021-08-17 | 京东方科技集团股份有限公司 | 背板及其制备方法、显示装置 |
TWI740484B (zh) * | 2020-05-04 | 2021-09-21 | 宏碁股份有限公司 | 顯示裝置與其製造方法 |
KR20240011740A (ko) * | 2021-05-27 | 2024-01-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
US20230069164A1 (en) * | 2021-08-30 | 2023-03-02 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor image sensor and method for forming the same |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003208110A (ja) * | 2001-11-09 | 2003-07-25 | Semiconductor Energy Lab Co Ltd | 発光装置 |
JP2003255850A (ja) * | 2002-03-05 | 2003-09-10 | Pioneer Electronic Corp | 表示パネル基板及び表示装置 |
JP2004327215A (ja) * | 2003-04-24 | 2004-11-18 | Seiko Epson Corp | 電気光学装置、電気光学装置用基板、電気光学装置の製造方法および電子機器 |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3885196A (en) * | 1972-11-30 | 1975-05-20 | Us Army | Pocketable direct current electroluminescent display device addressed by MOS or MNOS circuitry |
US6980275B1 (en) * | 1993-09-20 | 2005-12-27 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
JP3561302B2 (ja) | 1994-10-11 | 2004-09-02 | Tdk株式会社 | 光源一体型固体撮像装置 |
US5627364A (en) | 1994-10-11 | 1997-05-06 | Tdk Corporation | Linear array image sensor with thin-film light emission element light source |
US5684365A (en) * | 1994-12-14 | 1997-11-04 | Eastman Kodak Company | TFT-el display panel using organic electroluminescent media |
JPH08293620A (ja) * | 1995-04-24 | 1996-11-05 | Canon Inc | 画像読取り装置 |
US6175345B1 (en) * | 1997-06-02 | 2001-01-16 | Canon Kabushiki Kaisha | Electroluminescence device, electroluminescence apparatus, and production methods thereof |
US6680487B1 (en) * | 1999-05-14 | 2004-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor comprising a TFT provided on a substrate having an insulating surface and method of fabricating the same |
TW521226B (en) * | 2000-03-27 | 2003-02-21 | Semiconductor Energy Lab | Electro-optical device |
JP4214660B2 (ja) * | 2000-04-11 | 2009-01-28 | ソニー株式会社 | 直視型表示装置 |
JP4197217B2 (ja) * | 2000-05-08 | 2008-12-17 | 株式会社半導体エネルギー研究所 | 装置 |
US7030551B2 (en) * | 2000-08-10 | 2006-04-18 | Semiconductor Energy Laboratory Co., Ltd. | Area sensor and display apparatus provided with an area sensor |
JP2002214351A (ja) * | 2001-01-12 | 2002-07-31 | Canon Inc | 放射線検出装置 |
TW548860B (en) * | 2001-06-20 | 2003-08-21 | Semiconductor Energy Lab | Light emitting device and method of manufacturing the same |
JP2003109773A (ja) * | 2001-07-27 | 2003-04-11 | Semiconductor Energy Lab Co Ltd | 発光装置、半導体装置およびそれらの作製方法 |
CN101728422B (zh) * | 2001-12-18 | 2012-03-28 | 精工爱普生株式会社 | 发光装置、其制造方法、电光学装置和电子仪器 |
EP1343206B1 (en) * | 2002-03-07 | 2016-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting apparatus, electronic apparatus, illuminating device and method of fabricating the light emitting apparatus |
JP2003280552A (ja) | 2002-03-22 | 2003-10-02 | Dainippon Printing Co Ltd | 画像表示装置 |
KR20030086165A (ko) * | 2002-05-03 | 2003-11-07 | 엘지.필립스 엘시디 주식회사 | 유기전계 발광소자와 그 제조방법 |
JP4364553B2 (ja) * | 2002-08-30 | 2009-11-18 | シャープ株式会社 | 光電変換装置及びその製造方法 |
US7038288B2 (en) * | 2002-09-25 | 2006-05-02 | Microsemi Corporation | Front side illuminated photodiode with backside bump |
JP3972825B2 (ja) * | 2003-01-28 | 2007-09-05 | セイコーエプソン株式会社 | アクティブマトリクス型表示装置の製造方法 |
JP2004342432A (ja) * | 2003-05-15 | 2004-12-02 | Nec Corp | 有機el表示装置 |
JP4656872B2 (ja) | 2003-06-27 | 2011-03-23 | 株式会社半導体エネルギー研究所 | 表示装置及び電子機器 |
US7161185B2 (en) | 2003-06-27 | 2007-01-09 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
AT500259B1 (de) | 2003-09-09 | 2007-08-15 | Austria Tech & System Tech | Dünnschichtanordnung und verfahren zum herstellen einer solchen dünnschichtanordnung |
JP3849680B2 (ja) * | 2003-10-06 | 2006-11-22 | セイコーエプソン株式会社 | 基板接合体の製造方法、基板接合体、電気光学装置の製造方法、及び電気光学装置 |
US7402946B2 (en) * | 2003-11-28 | 2008-07-22 | Lg Display Co., Ltd. | Organic electroluminescence device with absorbent film and fabrication method thereof |
KR100606969B1 (ko) * | 2004-12-30 | 2006-08-01 | 엘지.필립스 엘시디 주식회사 | 유기 전계발광소자 및 그 제조방법 |
-
2006
- 2006-07-25 US US11/459,768 patent/US8138502B2/en active Active
- 2006-07-27 TW TW095127513A patent/TWI535051B/zh active
- 2006-07-27 JP JP2006204513A patent/JP5132099B2/ja not_active Expired - Fee Related
- 2006-08-01 CN CN2006101109276A patent/CN1909751B/zh active Active
- 2006-08-01 CN CN201110320098.5A patent/CN102509733B/zh active Active
- 2006-08-04 KR KR1020060073835A patent/KR101298949B1/ko active IP Right Grant
-
2012
- 2012-03-09 US US13/415,939 patent/US8497512B2/en active Active
- 2012-08-07 JP JP2012174677A patent/JP5589036B2/ja not_active Expired - Fee Related
-
2013
- 2013-04-22 KR KR1020130044402A patent/KR101435430B1/ko active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003208110A (ja) * | 2001-11-09 | 2003-07-25 | Semiconductor Energy Lab Co Ltd | 発光装置 |
JP2003255850A (ja) * | 2002-03-05 | 2003-09-10 | Pioneer Electronic Corp | 表示パネル基板及び表示装置 |
JP2004327215A (ja) * | 2003-04-24 | 2004-11-18 | Seiko Epson Corp | 電気光学装置、電気光学装置用基板、電気光学装置の製造方法および電子機器 |
Also Published As
Publication number | Publication date |
---|---|
US20120168776A1 (en) | 2012-07-05 |
KR101298949B1 (ko) | 2013-08-23 |
KR20130053433A (ko) | 2013-05-23 |
JP5132099B2 (ja) | 2013-01-30 |
TW200711181A (en) | 2007-03-16 |
CN102509733B (zh) | 2015-09-16 |
CN102509733A (zh) | 2012-06-20 |
US8497512B2 (en) | 2013-07-30 |
US8138502B2 (en) | 2012-03-20 |
US20070029554A1 (en) | 2007-02-08 |
TWI535051B (zh) | 2016-05-21 |
JP5589036B2 (ja) | 2014-09-10 |
KR101435430B1 (ko) | 2014-08-29 |
JP2007067381A (ja) | 2007-03-15 |
KR20070017073A (ko) | 2007-02-08 |
CN1909751B (zh) | 2011-12-14 |
CN1909751A (zh) | 2007-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5589036B2 (ja) | 発光装置の作製方法 | |
JP6517272B2 (ja) | 発光装置 | |
KR101069332B1 (ko) | 전자기기 | |
JP5947933B2 (ja) | 半導体装置 | |
TWI395996B (zh) | 半導體裝置及顯示裝置 | |
TW536837B (en) | Light emitting device | |
JP2005038833A (ja) | 発光装置及び発光装置の作製方法 | |
JP4755142B2 (ja) | 発光装置及び発光装置を用いた電子機器 | |
JP4993896B2 (ja) | 表示装置及び当該表示装置を具備する電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120903 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131217 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140722 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140728 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5589036 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |