JP2012195417A5 - - Google Patents

Claims (25)

1. 以下の工程を含むことを特徴とする半導体装置の製造方法：
   （ａ）第１上面、および前記第１上面とは反対側の第１下面を有する第１部材を準備する工程；
   （ｂ）表面、前記表面に形成された複数の電極パッド、および前記表面とは反対側の裏面を有する半導体チップを、前記第１部材の前記第１上面上に搭載する工程；
   （ｃ）前記半導体チップの前記複数の電極パッドと前記半導体チップの周囲に配置された複数の端子とを、複数のワイヤを介して、それぞれ電気的に接続する工程；
   （ｄ）前記（ｃ）工程の後、第２上面、前記第２上面とは反対側の第２下面、前記第２下面側に形成された空間形成部を有する第２部材を前記第１部材の前記第１上面上に配置し、前記第２部材の前記空間形成部の外側に設けられた接着面と前記第１部材の前記第１上面とを封着材を介して接着して、前記第１部材と前記第２部材の間に前記半導体チップおよび前記複数のワイヤを収容する空間を形成する工程；
   （ｅ）前記（ｄ）工程の後、前記第２部材の前記第２上面全体、および前記第１部材の前記第１下面全体のそれぞれが露出するように、かつ、前記空間が樹脂で満たされないように、前記第２部材と前記第１部材の接合部を前記樹脂で封止する工程。
2. 請求項１において、
   前記（ｅ）工程には、成形金型のキャビティ内に前記第１部材および前記第２部材を配置した状態で封止用樹脂を供給し、前記封止用樹脂に圧力を印加する工程が含まれることを特徴とする半導体装置の製造方法。
3. 請求項２において、
   前記（ｃ）工程では、前記複数の端子のボンディング領域に前記複数のワイヤをそれぞれ接合し、
   前記複数の端子のボンディング領域は、前記第１部材の前記第１上面上に配置されていることを特徴とする半導体装置の製造方法。
4. 請求項３において、
   前記第２部材は、前記空間形成部の周囲を取り囲むように配置され、かつ、前記接着面を有するフランジ部を有し、
   前記フランジ部は、前記空間形成部の外側に向かって突出していることを特徴とする半導体装置の製造方法。
5. 請求項４において、
   前記（ｂ）工程には、
   （ｂ１）センサ回路が形成され、第１表面、前記第１表面に形成された複数の第１電極パッド、および前記第１表面とは反対側の第１裏面を有する第１半導体チップと、前記第１半導体チップを制御する制御回路が形成され、第２表面、前記第２表面に形成された複数の第２電極パッド、および前記第２表面とは反対側の第２裏面を有する第２半導体チップと、をそれぞれ準備する工程と、
   （ｂ２）前記第２半導体チップを、第１接着材を介して前記第１部材上に搭載する工程と、
   （ｂ３）前記第１半導体チップを、第２接着材を介して前記第２半導体チップの前記第２表面上に搭載する工程と、
   を含んでいることを特徴とする半導体装置の製造方法。
6. 請求項５において、
   前記第１部材は、板状の金属材料から成る板状部材であって、
   前記複数の端子は、絶縁性の接着材を介して前記第１部材の前記第１上面上に接着されていることを特徴とする半導体装置の製造方法。
7. 請求項６において、
   前記（ｄ）工程には、
   （ｄ１）前記複数の端子のそれぞれが、前記第２部材の前記空間の内側から前記空間の外側に向かって延びるように前記第２部材を配置する工程と、
   （ｄ２）隣り合う前記複数の端子の間に前記封着材を埋め込む工程と、を含み、
   前記封着材および前記第１接着材は、それぞれペースト状の性状を有し、
   前記封着材の粘度は、前記第１接着材の粘度よりも低いことを特徴とする半導体装置の製造方法。
8. 請求項２において、
   前記半導体チップは、可動部、および前記可動部に電気的に接続されるセンサ回路を備えていることを特徴とする半導体装置の製造方法。
9. 請求項２において、
   前記半導体チップは、複数の受光素子が形成された受光領域と、前記複数の受光素子と電気的に接続されるセンサ回路を備え、
   前記第２部材は、前記半導体チップの前記受光領域上に配置される透明部、および前記透明部を支持する支持部を備えていることを特徴とする半導体装置の製造方法。
10. 請求項９において、
    前記支持部は、金属材料で形成され、前記透明部を支持する上面、および前記半導体チップの前記受光領域上に形成された開口部を備え、
    前記開口部は、前記半導体チップの前記表面よりも広く形成されていることを特徴とする半導体装置の製造方法。
11. 以下の工程を含むことを特徴とする半導体装置の製造方法：
    （ａ）ダイパッド、前記ダイパッドの周囲に配置される複数の端子、および前記ダイパッドと一体に形成され、前記ダイパッドを支持する複数の吊りリードを備えたリードフレームを準備する工程；
    （ｂ）表面、前記表面に形成された複数の電極パッド、および前記表面とは反対側の裏面を有する半導体チップを、前記ダイパッド上に搭載する工程；
    （ｃ）前記半導体チップの前記複数の電極パッドと前記複数の端子とを、複数のワイヤを介して、それぞれ電気的に接続する工程；
    （ｄ）前記（ｃ）工程の後、第１の上面、前記第１の上面とは反対側の第１の下面、前記第１の下面側に形成された第１の空間形成部を有する第１の部材を、前記半導体チップ、および前記複数のワイヤが前記第１の空間形成部内に位置するように前記リードフレーム上に配置し、前記複数の端子上に搭載する工程；
    （ｅ）前記（ｄ）工程の後、第２の上面、前記第２の上面とは反対側の第２の下面、前記第２の上面側に形成された第２の空間形成部を有する第２の部材を、前記第２の上面が前記第１の部材の前記第１の下面と対向するように配置し、前記第１の部材の前記第１の空間形成部の外側に設けられた第１の接着面と前記第２の部材の外側に設けられた第２の接着面とを封着材を介して接着する工程；
    （ｆ）前記（ｅ）工程の後、前記第１の部材の前記第１の上面全体、および前記第２の部材の前記第２の下面全体のそれぞれが露出するように、かつ、前記第１の空間形成部および前記第２の空間形成部のそれぞれの内部が樹脂で満たされないように、前記第１の部材と前記第２の部材の接合部を前記樹脂で封止する工程。
12. 請求項１１において、
    前記（ｆ）工程には、成形金型のキャビティ内に前記第１の部材および前記第２の部材を配置した状態で封止用樹脂を供給し、前記封止用樹脂に圧力を印加する工程が含まれることを特徴とする半導体装置の製造方法。
13. 請求項１２において、
    前記第１の部材は、前記第１の空間形成部の周囲を取り囲むように配置され、かつ、前記第１の接着面を有する第１のフランジ部を有し、
    前記第２の部材は、前記第２の空間形成部の周囲を取り囲むように配置され、かつ、前記第２の接着面を有する第２のフランジ部を有し、
    前記第１および第２のフランジ部は、前記第１および第２の空間形成部の外側に向かって突出していることを特徴とする半導体装置の製造方法。
14. 請求項１３において、
    前記（ｂ）工程には、
    （ｂ１）センサ回路が形成され、第１表面、前記第１表面に形成された複数の第１電極パッド、および前記第１表面とは反対側の第１裏面を有する第１半導体チップと、前記第１半導体チップを制御する制御回路が形成され、第２表面、前記第２表面に形成された複数の第２電極パッド、および前記第２表面とは反対側の第２裏面を有する第２半導体チップと、をそれぞれ準備する工程と、
    （ｂ２）前記第２半導体チップを、第１接着材を介して前記第１の部材上に搭載する工程と、
    （ｂ３）前記第１半導体チップを、第２接着材を介して前記第２半導体チップの前記第２表面上に搭載する工程と、
    を含んでいることを特徴とする半導体装置の製造方法。
15. 請求項１４において、
    前記（ｅ）工程には、隣り合う前記複数の端子の間に前記封着材を埋め込む工程が含まれ、
    前記封着材および前記第１接着材は、それぞれペースト状の性状を有し、
    前記封着材の粘度は、前記第１接着材の粘度よりも低いことを特徴とする半導体装置の製造方法。
16. 請求項１２において、
    前記半導体チップは、可動部、および前記可動部に電気的に接続されるセンサ回路を備えていることを特徴とする半導体装置の製造方法。
17. 第１上面、および前記第１上面とは反対側の第１下面を有する第１部材と、
    第１表面、前記第１表面に形成された複数の第１電極パッド、および前記第１表面とは反対側の裏面を有し、前記第１部材の前記第１上面上に配置された第１半導体チップと、
    前記第１半導体チップの前記複数の電極パッドと、前記第１部材の前記第１半導体チップの周囲に配置された複数の端子とを、それぞれ電気的に接続する複数のワイヤと、
    第２上面および前記第２上面とは反対側の第２下面を有し、前記第１半導体チップおよび前記複数のワイヤを覆うように、前記第１部材の前記第１上面上に接着固定された前記第２部材と、
    前記第１部材と前記第２部材の間に形成され、前記第１半導体チップおよび前記複数のワイヤを収容する空間と、
    前記第２部材の前記第２上面全体、および前記第１部材の前記第１下面全体のそれぞれが露出するように、前記第２部材と前記第１部材との接合部を封止する、樹脂から成る封止体と、
    を含み、
    前記第２部材は、封着材を介して前記第１部材と接着されていることを特徴とする半導体装置。
18. 請求項１７において、
    前記複数のワイヤは、前記複数の端子のボンディング領域に接合され、
    前記複数の端子の前記ボンディング領域は、前記第１部材の前記第１上面上に配置されていることを特徴とする半導体装置。
19. 請求項１８において、
    前記第２部材は、前記空間の周囲を取り囲むように配置され、かつ、前記第１部材と接着される接着面を有するフランジ部を有し、
    前記フランジ部は、前記空間の外側に向かって突出していることを特徴とする半導体装置。
20. 請求項１８において、
    前記第１半導体チップは、可動部、および前記可動部に電気的に接続されるセンサ回路を備えていることを特徴とする半導体装置。
21. 請求項２０において、
    前記半導体装置は、
    前記第１半導体チップを制御する制御回路が形成され、第２表面、前記第２表面に形成された複数の第２電極パッド、および前記第２表面とは反対側の第２裏面を有する第２半導体チップをさらに有し、
    前記第１半導体チップは、前記第２半導体チップの前記第２表面上に搭載されることを特徴とする半導体装置。
22. 請求項１７において、
    前記第１部材は、前記第１上面側に前記空間を形成する第１空間形成部を有し、
    前記第２部材は、前記第２下面側に前記空間を形成する第２空間形成部を有し、
    前記第１半導体チップは、
    前記第１空間形成部と前記第２空間形成部の間に配置され、複数の吊りリードを介して前記封止体に支持されるダイパッド上に搭載されていることを特徴とする半導体装置。
23. 請求項１７において、
    前記第１半導体チップは、複数の受光素子が形成された受光領域と、前記複数の受光素子と電気的に接続されるセンサ回路を備え、
    前記第２部材は、前記第１半導体チップの前記受光領域上に配置される透明部、および前記透明部を支持する支持部を備えていることを特徴とする半導体装置。
24. 請求項２３において、
    前記支持部は、金属材料で形成され、前記透明部を支持する上面、および前記半導体チップの前記受光領域上に形成された開口部を備え、
    前記開口部は、前記第１半導体チップの前記第１表面よりも広く形成されていることを特徴とする半導体装置。
25. 請求項２４において、
    前記空間内には、複数の前記第１半導体チップが並べて配置され、
    前記開口部は、前記複数の第１半導体チップの前記第１表面の総和よりも広く形成されていることを特徴とする半導体装置。