JP2012191359A5

JP2012191359A5 -

Info

Publication number: JP2012191359A5
Application number: JP2011052084A
Authority: JP
Filing date: 2011-03-09
Publication date: 2014-04-03

Description

第２のリップルカウンタ部５７は、第２のデコード回路５６のカウントクロック信号に応じて、クロック信号の位相情報をリップルカウンタの上位ビットとしてバイナリコードに変換する。第２のリップルカウンタ部５７は、フリップフロップ６５およびリップルカウンタ２４（図３）を有する。フリップフロップ６５は、入力Ｄが反転出力／Ｑ（／は反転を示す）に接続され、端子CINが第２のデコード回路５６の出力信号Ｑ［２］の供給ラインに接続され、出力Ｑがリップルカウンタ２４（図３）の入力端子に接続されている。フリップフロップ６５は、バイナリ変換後の記憶素子（ラッチ）として機能する。

3bitTDCでは、拡張コードＥＢ[3]=１の場合は、拡張コードＥＢ[2:0]の“１”の数、拡張コードＥＢ[3]=０の場合は、拡張コードＥＢ[2:0]の“０”の数とそれに４を加えた数、が対応する数値となる。このようなアルゴリズムによれば、図７を参照するに、拡張コードＥＢ［３］，ＥＢ［２］，ＥＢ［１］，ＥＢ［０］が、“１，０，０，０”であった場合、そのバイナリコードは、“０００”となり、デコード値は“０”となる。同様に、拡張コードＥＢ［３］，ＥＢ［２］，ＥＢ［１］，ＥＢ［０］が、“１，１，０，０”であった場合、そのバイナリコードは、“００１”となり、デコード値は“１”となる。

このようなアルゴリズムによれば、クロック信号周期の最初の０乃至４／８Ｔｃｋの期間を“０”、５／８Ｔｃｋ乃至８／８Ｔｃｋの期間を“４”というカウント値に変換され、図１５に示すような対応関係の数のパルスを発生される。拡張コードＥＢ［３］が、“１”であった場合、そのバイナリコードは、“０００”となり、デコード値は“０”となる。拡張コードＥＢ［３］が、“０”であった場合、そのバイナリコードは、“１００”となり、デコード値は“４”となる。

制御信号EBCKのパルスはカウンタを駆動するための信号源である。制御信号EBCKOは、制御信号EBCKのパルスを通過させるか否かを表すパルスであり、拡張コードの値の組合せによりカウントが必要な場合はパルスを通過させ、カウントが必要でない場合は通過させないように制御するためのパルスである。通過したパルスが、実際にカウントクロック信号としてカウンタを駆動させる。制御信号XEBMSKは、ラッチ回路４１による拡張コードＥＢ［３］を、第２のデコード回路５６に入力させるか非入力とするかを決定するマスク処理を行わせるための制御信号である。制御信号EB4CKは、ラッチ回路４１の拡張コードＥＢ［３］を、制御信号EB4CKのパルスに応じてパルス（列）に変換させ、その信号Ｄ［２］を第２のリップルカウンタ部５７のカウントクロック信号として出力させるための制御信号である。

図１７において、ＥＢ[3]そのものが１の場合、0カウントとされ、ＥＢ[3]そのものが0の場合、４カウントとされるため、ＥＢ[3]は、制御信号XEBMSKと制御信号EB4CKで、直接３bit目のリップルカウンタ(出力がQ[2]のフリップフロップ６５)に制御パルスが送られる。

図３２に示した例は、３bitTDCから２bitTDCのモードに切り替えられるときクロック信号CLKBがHi停止されるときの例である。このような場合のデコード値は、０、１、２、３，４，５，６，７、６となる。３bitTDCから２bitTDCのモードに切り替えられるとき、切り換えられる前の値は７であるのに対して、切り換えられた後の値は６となっている。このように、６，７ときて単調増加するのであれば次は８となるが、６となるため、単調増加性は失わることになるが、その変化は１と小さい値となる。

４bitGCの動作領域においてはＧＣ[0]がLo固定であってもHi固定であってもリニアリティに変化はないことが確認されている。３bitGCの動作領域においては、(ＧＣ[1],ＧＣ[0])＝(Lo,Hi),(Hi,Hi)と固定したときにリニアリティが改善することが確認されている。このことを、図４５に示す。図４５には3bitGCの動作領域において停止させる２つのグレイコードＧＣ[1],ＧＣ[0]の論理の組み合わせと、そのときの最大誤差を表にまとめたものである。

図４６は横軸に時間、縦軸にデコード値をとり、Ａ／Ｄ変換のリニアリティを図示する。図４６は３bitGCの動作領域の結果である。図４６は、図４３に対応しており、図４３が、ＧＣ［１］，ＧＣ［０］＝（Ｌ，Ｌ）で停止したときのデコード値を示し、図４６が、ＧＣ［１］，ＧＣ［０］＝（Ｌ，Ｈ）またはＧＣ［１］，ＧＣ［０］＝（Ｈ，Ｈ）で停止したときのデコード値を表す。また図４６において、丸い点は理想のデコード値を示し、四角い点はＧＣ［１］，ＧＣ［０］＝（Ｌ，Ｈ）で停止した時のデコード値を示し、三角形の点はＧＣ［１］，ＧＣ［０］＝（Ｈ，Ｈ）で停止したときのデコード値を示す。

図４６に示したように、ＧＣ［１］，ＧＣ［０］＝（Ｌ，Ｈ）またはＧＣ［１］，ＧＣ［０］＝（Ｈ，Ｈ）で停止したときのデコード値は、理想のデコード値と乖離しているが、その乖離幅は、図４３に示した場合に対して小さくなっていることが読み取れる。すなわち、ＧＣ［１］，ＧＣ［０］＝（Ｌ，Ｈ）またはＧＣ［１］，ＧＣ［０］＝（Ｈ，Ｈ）で停止したときの方が、ＧＣ［１］，ＧＣ［０］＝（Ｌ，Ｌ）で停止したときよりもリニアリティが改善する。

また、再度図４３を参照する。図４３において、時間４から５になるときのデコード値の増加率と、時間８から９になるときのデコード値の増加率は異なる。この場合、単調に増加しているが、その増加率の差が大きい。これに対して、図４６において、時間４から５になるときのデコード値の増加率と、時間８から９になるときのデコード値の増加率は、ほぼ同じである。この場合、単調に増加し、かつその増加率の差も小さい。このようなことから、単調増加性も改善されることがわかる。

図４７は、上述した一連の処理をプログラムにより実行するコンピュータのハードウエアの構成例を示すブロック図である。コンピュータにおいて、ＣＰＵ（Central Processing Unit）１００１、ＲＯＭ（Read Only Memory）１００２、ＲＡＭ（Random Access Memory）１００３は、バス１００４により相互に接続されている。バス１００４には、さらに、入出力インタフェース１００５が接続されている。入出力インタフェース１００５には、入力部１００６、出力部１００７、記憶部１００８、通信部１００９、およびドライブ１０１０が接続されている。