CN110995285B - 一种uhf rfid分步式指令解码方法及芯片 - Google Patents

一种uhf rfid分步式指令解码方法及芯片 Download PDF

Info

Publication number
CN110995285B
CN110995285B CN201911381404.9A CN201911381404A CN110995285B CN 110995285 B CN110995285 B CN 110995285B CN 201911381404 A CN201911381404 A CN 201911381404A CN 110995285 B CN110995285 B CN 110995285B
Authority
CN
China
Prior art keywords
decoding
instruction
input
gate
input end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911381404.9A
Other languages
English (en)
Other versions
CN110995285A (zh
Inventor
刘俊伟
向晓安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Daanzhong Technology Co ltd
Original Assignee
Chengdu Daanzhong Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Daanzhong Technology Co ltd filed Critical Chengdu Daanzhong Technology Co ltd
Priority to CN201911381404.9A priority Critical patent/CN110995285B/zh
Publication of CN110995285A publication Critical patent/CN110995285A/zh
Application granted granted Critical
Publication of CN110995285B publication Critical patent/CN110995285B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1108—Hard decision decoding, e.g. bit flipping, modified or weighted bit flipping
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Abstract

本发明公开了一种UHF RFID分步式指令解码方法及芯片，包括：第一步解码：对输入的待解码指令进行解码，如果解码结果符合对应位数指令的条件，则结束指令解码，并输出对应的指令；否则输出使能信号，使能相应的数据位解码；第n步解码：根据使能信号，对当前输入指令和前n‑1步解码输出的使能信号进行解码，如果解码结果符合对应位数指令的条件，则结束指令解码，并输出对应的指令；否则输出使能信号，使能相应的数据位解码；所述n≥2。其中，输入的待解码指令长度为定长度或不定长度且小于UHF RFID协议中的待解码指令的最大长度P，解决了传统的整体指令解码过程中解码长度较短的指令时，电路内部节点的冗余翻转带来的问题，有效降低解码期间的功耗。

Description

一种UHF RFID分步式指令解码方法及芯片
技术领域
本发明涉及指令解码领域，特别是涉及一种UHF RFID分步式指令解码方法及芯片。
背景技术
目前,在UHF RFID协议里，阅读器向标签发送的指令长度为可变的，其长度在2位到8位不等。标签在解码指令时，传统的方法是需要将指令整体解码，由此带来的问题是在解码长度比较短的指令时，电路内部节点的冗余翻转会导致瞬时功耗的增加，而UHF RFID的指令编码采样TPP或PIE编码方式，在编码的pulse期间没有能量传递给标签，标签需要靠内部的电容来维持自身的工作，因此，降低解码期间的功耗成为增加标签灵敏度的重要需求。
发明内容
本发明主要解决的技术问题是提供一种指令解码方法，能够解决传统指令整体解码中解码长度比较短的指令时，电路内部节点的冗余翻转会导致瞬时功耗的增加的问题。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种UHF RFID分步式指令解码方法及芯片。
该UHF RFID分步式指令解码方法，对输入的待解码指令进行分步式解码，每步解码长度均小于UHF RFID协议中的待解码指令的最大长度P。
其中，所述分步式解码包括：
第一步解码：对输入的待解码指令进行解码，如果解码结果符合对应位数指令的条件，则结束指令解码，并输出对应的指令；否则输出使能信号，使能相应的数据位解码；
第n步解码：根据使能信号，对当前输入指令和前n-1步解码输出的使能信号进行解码，如果解码结果符合对应位数指令的条件，则结束指令解码，并输出对应的指令；否则输出使能信号，使能相应的数据位解码；所述n≥2。所述第一步解码对输入的待解码指令通过查表直接判断是否符合对应位数的指令码，所述第n步解码的数据根据之前的使能信号与当前的输入指令数据来判断解码结果是否符合条件。
最后，分步式解码根据之前的解码输出与第n(n≥2)步解码结果解码出整个指令。其中，所述分步式解码的长度为定长度或不定长度。
采用分步式解码方法的一种UHF RFID芯片，包括分布式连接的多级译码器，各级译码器的解码指令输入端的数量均小于UHF RFID协议中的待解码指令的最大长度P。所述译码器采用q-2q译码器，所述q为解码指令输入端的数量。
其中，第一级译码器的基本结构为2-4译码器，所述2-4译码器包括4个与门与两个反相器；所述反相器包括第一反相器和第二反相器；所述4个与门包括第一与门D0、第二与门D1、第三与门D2和第三与门D3；所述2-4译码器还包括第一输入端A和第二输入端B。
所述2-4译码器包括第一信号链路、第二信号链路、第三信号链路、第四信号链路、第五信号链路、第六信号链路、第七信号链路和第八信号链路，其中，所述第一信号链路包括顺次连接的第一输入端A、第一反相器、第一与门D0的第一输入端；所述第二信号链路包括顺次连接的第一输入端A、第一反相器、第二与门D1的第一输入端；所述第三信号链路包括顺次连接的第一输入端A、第四与门D3的第一输入端；所述第四信号链路包括顺次连接的第一输入端A、第三与门D2的第一输入端；所述第五信号链路包括顺次连接的第二输入端B、第二反相器、第一与门D0的第二输入端；所述第六信号链路包括顺次连接的第二输入端B、第二反相器、第三与门D2的第二输入端；所述第七信号链路包括顺次连接的第二输入端B、第二与门D1的第二输入端；所述第八信号链路包括顺次连接的第二输入端B、第四与门D3的第二输入端。
所述非第一级译码器采用一个或多个带使能输入端EN的所述第一级译码器；所述非第一级译码器的每个输出端都连接到一个与门的输入端，使能输入端EN连接到所述与门的另一个输入端。所述使能输入端EN输入使能信号为1或0，判断所述非第一级译码器是否使能相应解码，当所述使能信号为0时，所有的输出端的与门都输出为0；当所述使能信号为1时，所述第一级译码器的输出才有效。
本发明的有益效果是：与传统的解码方法相比，该方法提高了解码的速度，并且减小了电路面积，其冗余瞬时功耗大大减小，有利于提高标签的灵敏度。
附图说明
图1是8位指令分步式解码的电路图，每步输入的指令长度为定长2；
图2是本发明2-4译码器电路的示意图；
图3是本发明带使能输入的2-4译码器；
图4是8位指令分步式解码的电路图，每步输入的指令长度为不定长，第一级译码器输入指令长度2，第二、三级译码器输入指令长度3。
具体实施方式
为了使本发明的目的、技术方案和有益效果更加清楚，以下实施例结合附图对本发明作进一步的阐述。
实施例1：
阅读器向标签发送的指令长度为可变的，在实施例中采用多步解码的形式，对输入的待解码指令进行分步式解码，每步解码长度均小于UHF RFID协议中的待解码指令的最大长度P，每一步解码输入的待解码指令的长度根据实际需要可以为定值也可以为不定值。
现有技术中将指令进行一次整体解码，由此带来的问题是在解码长度比较短的指令时，电路内部节点的冗余翻转会导致瞬时功耗的增加。该方案提高了解码的速度，并且减小了电路面积，其冗余瞬时功耗大大减小，有利于提高标签的灵敏度。
实施例2：
一种UHF RFID分步式指令解码方法包括：第一步解码：对输入的待解码指令进行解码，如果解码结果符合对应位数指令的条件，则结束指令解码，并输出对应的指令；否则输出使能信号，使能相应的数据位解码；
第n步解码：根据使能信号，对当前输入指令和前n-1步解码输出的使能信号进行解码，如果解码结果符合对应位数指令的条件，则结束指令解码，并输出对应的指令；否则输出使能信号，使能相应的数据位解码；所述n≥2。
所述第一步解码对输入的待解码指令通过查表直接判断是否符合对应位数的指令码，所述第n步解码的数据根据之前的使能信号与当前的输入指令数据来判断解码结果是否符合条件。
最后，分步式解码根据之前的解码输出与第n(n≥2)步解码结果解码出整个指令。
一种UHF RFID芯片，包括分布式连接的多级译码器，各级译码器的解码指令输入端的数量均小于UHF RFID协议中的待解码指令的最大长度P。所述译码器采用q-2q译码器，所述q为解码指令输入端的数量。其中，所述各级译码器输入的指令长度为定长度或不定长度。
以下实施例先设定UHF RFID协议中的待解码指令的最大长度P＝8，其中所述分步式解码每步解码的指令长度为定长度或不定长度。
实施例3：P＝8，输入的指令长度为定长度时，q取2/4，当q取2时，分4步进行解码，q取4时，分2步进行解码，在这里取q＝2进行示例说明。
如图1所示，按一定长度2，采用4级译码器对指令进行编码，其工作原理为：
第一级译码器对输入数据的前2位进行解码，如果输入符合某条2位指令的条件，就结束当前的指令解码，并输出相对应的指令；如不符合某条2位指令的条件，则输出使能信号，使能相应的数据位(第3、4位或第5、6位)的解码。接着第二级译码器再根据当前输入的2位指令数据和第一级译码器解码输出的使能信号进行解码，如果符合某条4位指令的条件，就结束当前的指令解码，并输出相对应的指令；如不符合某条4位指令的条件，则根据上一级译码器的解码输出，使能相应的数据位(第5、6位或第7、8位)的解码。接着第三级译码器根据前两级解码输出与当前输入的2位指令数据，解码出第7、8的解码条件。最后第四级译码器根据之前数据的解码输出与第7、8位的输入数据，解码出指令。
进一步地，如图2所示，第一级译码器的基本结构为2-4译码器，所述2-4译码器包括4个与门与两个反相器；所述反相器包括第一反相器和第二反相器；所述4个与门包括第一与门D0、第二与门D1、第三与门D2和第三与门D3；所述2-4译码器还包括第一输入端A和第二输入端B。
所述2-4译码器包括第一信号链路、第二信号链路、第三信号链路、第四信号链路、第五信号链路、第六信号链路、第七信号链路和第八信号链路，其中，所述第一信号链路包括顺次连接的第一输入端A、第一反相器、第一与门D0的第一输入端；所述第二信号链路包括顺次连接的第一输入端A、第一反相器、第二与门D1的第一输入端；所述第三信号链路包括顺次连接的第一输入端A、第四与门D3的第一输入端；所述第四信号链路包括顺次连接的第一输入端A、第三与门D2的第一输入端；所述第五信号链路包括顺次连接的第二输入端B、第二反相器、第一与门D0的第二输入端；所述第六信号链路包括顺次连接的第二输入端B、第二反相器、第三与门D2的第二输入端；所述第七信号链路包括顺次连接的第二输入端B、第二与门D1的第二输入端；所述第八信号链路包括顺次连接的第二输入端B、第四与门D3的第二输入端。
对2位输入数据译码为4位输出，包括：当第一输入端A输入为0，所述第二输入端B输入为0时，第一输入端A输入0经所述第一反相器后变为1，第二输入端B输入0经所述第二反相器后变为1，反相后的数据输出至第一与门D0的输入端，输出为1，所述第二与门D1、第三与门D2和第四与门D3的输入端均有输入0，因此，所述第二与门D1、第三与门D2和第四与门D3输出为0，完成输入00的解码；
当第一输入端A输入为0，所述第二输入端B输入为1时，第一输入端A输入0经所述第一反相器后变为1，反相后的数据输出至第二与门D1的输入端，第二输入端B输入1数据输出至第二与门D1的另一输入端，第二与门D1输出为1，所述第一与门D0、第三与门D2和第四与门D3的输入端均有输入0，因此，所述第一与门D0、第三与门(D2)和第四与门D3输出为0，完成输入01的解码；
当第一输入端A输入为1，所述第二输入端B输入为0时，第二输入端B输入0经所述第二反相器后变为1，反相后的数据输出至第三与门D2的输入端，第一输入端A输入1数据输出至第三与门D2的另一输入端，第三与门D2输出为1，所述第一与门D0、第二与门D1和第四与门D3的输入端均有输入0，因此，所述第一与门D0、第二与门D1和第四与门D3输出为0，完成输入10的解码；
当第一输入端A输入为1，所述第二输入端B输入为1时，第一输入端A和第二输入端B直接输出至第四与门D3的输入端，第四与门D3输出为1，第一与门D0、第二与门D1和第三与门D2的输入端均有输入0，因此，所述第一与门D0、第二与门D1和第三与门D2输出为0，完成输入11的解码。
进一步地，如图3所示，第二级译码器、第三级译码器和第四级译码器在2-4译码器的基础上，采用带使能输入的2-4译码器电路，工作原理为：在基本2-4译码器的每个输出端口都连接到一个与门的输入端，输入使能信号端EN则连接到与门的另一个输入端，译码输出为指令或者下一级译码器的使能信号，使能输入端EN输入使能信号为1或0，判断所述非第一级译码器是否使能相应解码，当使能信号为0时，所有的输出端的与门都输出为0，反之，当使能信号为1时，基本2-4译码器的输出才有效。
实施例4：P＝8，输入的指令长度为不定长度时，q的取值情况为：233/323/224/242，这里以q取值233进行示例说明。
如图4所示，对待解码指令分三步解码，第一级译码器对输入数据的前2位进行解码，如果输入符合某条2位指令的条件，就结束当前的指令解码，并输出相对应的指令；如不符合某条2位指令的条件，则输出使能信号，使能相应的数据位(第3、4、5位或第6、7、8位)的解码；
接着第二级译码器再根据当前输入的3位指令数据和第一级译码器解码输出的使能信号进行解码，如果符合某条3位指令的条件，就结束当前的指令解码，并输出相对应的指令；如不符合某条3位指令的条件，则根据上一级译码器的解码输出，第三级译码器进行(第6、7、8位)解码。最后根据之前数据的解码输出与第6、7、8位的输入数据，解码出指令。
需要说明的是，在该实施例中，采用的译码器基本结构和实施例3中的2-4译码器结构一样，因此，该实例中第一级译码器采用2-4译码器，第二三级译码器采用带使能输入的3-8译码器，其中3-8译码器的结构在2-4译码器的基础上，增加一个输入端和4个与门；此外解码原理同实施例3。
以上所述仅为本发明的实施例，并非因此限制本发明的专利保护范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (9)

1.一种UHF RFID分步式指令解码方法，其特征在于:
对输入的待解码指令进行分步式解码，每步解码长度均小于UHF RFID协议中的待解码指令的最大长度P；
所述分步式解码包括：
第一步解码：对输入的待解码指令进行解码，如果解码结果符合对应位数指令的条件，则结束指令解码，并输出对应的指令；否则输出使能信号，使能相应的数据位解码；
第n步解码：根据使能信号，对当前输入指令和前n-1步解码输出的使能信号进行解码，如果解码结果符合对应位数指令的条件，则结束指令解码，并输出对应的指令；否则输出使能信号，使能相应的数据位解码；所述n≥2。
2.根据权利要求1所述的一种UHF RFID分步式指令解码方法，其特征在于：所述第一步解码对输入的待解码指令通过查表直接判断是否符合对应位数的指令码，所述第n步解码的数据根据之前的使能信号与当前的输入指令数据来判断解码结果是否符合条件。
3.根据权利要求1所述的一种UHF RFID分步式指令解码方法，其特征在于：所述分步式解码输入指令的长度为定长度或不定长度。
4.一种UHF RFID芯片，其特征在于：包括分布式连接的多级译码器，各级译码器的解码指令输入端的数量均小于UHF RFID协议中的待解码指令的最大长度P；所述多级译码器对输入的待解码指令进行分步式解码；所述分步式解码包括：
第一步解码：对输入的待解码指令进行解码，如果解码结果符合对应位数指令的条件，则结束指令解码，并输出对应的指令；否则输出使能信号，使能相应的数据位解码；
第n步解码：根据使能信号，对当前输入指令和前n-1步解码输出的使能信号进行解码，如果解码结果符合对应位数指令的条件，则结束指令解码，并输出对应的指令；否则输出使能信号，使能相应的数据位解码；所述n≥2。
5.根据权利要求4所述的一种UHF RFID芯片，其特征在于：所述译码器采用q-2q译码器，所述q为解码指令输入端的数量。
6.根据权利要求4或5所述的一种UHF RFID芯片，其特征在于：每一级译码器的解码指令输入端的数量为相同或者不同。
7.根据权利要求4所述的一种UHF RFID芯片，其特征在于：第一级译码器的基本结构为2-4译码器，所述2-4译码器包括4个与门与两个反相器；所述反相器包括第一反相器和第二反相器；所述4个与门包括第一与门D0、第二与门D1、第三与门D2和第三与门D3；所述2-4译码器还包括第一输入端A和第二输入端B；所述2-4译码器包括第一信号链路、第二信号链路、第三信号链路、第四信号链路、第五信号链路、第六信号链路、第七信号链路和第八信号链路，其中，所述第一信号链路包括顺次连接的第一输入端A、第一反相器、第一与门D0的第一输入端；所述第二信号链路包括顺次连接的第一输入端A、第一反相器、第二与门D1的第一输入端；所述第三信号链路包括顺次连接的第一输入端A、第四与门D3的第一输入端；所述第四信号链路包括顺次连接的第一输入端A、第三与门D2的第一输入端；所述第五信号链路包括顺次连接的第二输入端B、第二反相器、第一与门D0的第二输入端；所述第六信号链路包括顺次连接的第二输入端B、第二反相器、第三与门D2的第二输入端；所述第七信号链路包括顺次连接的第二输入端B、第二与门D1的第二输入端；所述第八信号链路包括顺次连接的第二输入端B、第四与门D3的第二输入端。
8.根据权利要求7所述的一种UHF RFID芯片，其特征在于：非第一级译码器采用一个或多个带使能输入端EN的译码器电路；第一级译码器的每个输出端都连接到一个与门的输入端，使能输入端EN连接到所述与门的另一个输入端。
9.根据权利要求8所述的一种UHF RFID芯片，其特征在于：所述使能输入端EN输入使能信号为1或0，判断所述非第一级译码器是否使能相应解码。
CN201911381404.9A 2019-12-27 2019-12-27 一种uhf rfid分步式指令解码方法及芯片 Active CN110995285B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911381404.9A CN110995285B (zh) 2019-12-27 2019-12-27 一种uhf rfid分步式指令解码方法及芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911381404.9A CN110995285B (zh) 2019-12-27 2019-12-27 一种uhf rfid分步式指令解码方法及芯片

Publications (2)

Publication Number Publication Date
CN110995285A CN110995285A (zh) 2020-04-10
CN110995285B true CN110995285B (zh) 2023-05-05

Family

ID=70078310

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911381404.9A Active CN110995285B (zh) 2019-12-27 2019-12-27 一种uhf rfid分步式指令解码方法及芯片

Country Status (1)

Country Link
CN (1) CN110995285B (zh)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6237074B1 (en) * 1995-05-26 2001-05-22 National Semiconductor Corp. Tagged prefetch and instruction decoder for variable length instruction set and method of operation
DE60035480T2 (de) * 2000-01-14 2008-04-17 Texas Instruments Inc., Dallas Mikroprozessor mit ermässigtem Stromverbrauch
US20040024992A1 (en) * 2002-08-02 2004-02-05 Shan-Chyun Ku Decoding method for a multi-length-mode instruction set
US7395490B2 (en) * 2004-07-21 2008-07-01 Qualcomm Incorporated LDPC decoding methods and apparatus
US7263621B2 (en) * 2004-11-15 2007-08-28 Via Technologies, Inc. System for reducing power consumption in a microprocessor having multiple instruction decoders that are coupled to selectors receiving their own output as feedback
JP2007122626A (ja) * 2005-10-31 2007-05-17 Matsushita Electric Ind Co Ltd マイクロプロセッサ
US7676653B2 (en) * 2007-05-09 2010-03-09 Xmos Limited Compact instruction set encoding
US7839311B2 (en) * 2007-08-31 2010-11-23 Qualcomm Incorporated Architecture for multi-stage decoding of a CABAC bitstream
CN102315840B (zh) * 2011-04-29 2014-01-15 中国科学技术大学 脉冲产生方法及装置
CN102426516A (zh) * 2011-09-29 2012-04-25 杭州中天微系统有限公司 基于两级片上缓存的可变长度指令集的预解码装置
CN202602827U (zh) * 2012-03-22 2012-12-12 上海算芯微电子有限公司 基于通用格式码表的可变长解码装置
CN102739203A (zh) * 2012-07-11 2012-10-17 中国科学技术大学 一种脉冲波形输出方法和装置
CN103810521B (zh) * 2014-01-27 2017-04-12 中国科学院半导体研究所 无源rfid电子标签数字基带处理器
CN104680108B (zh) * 2015-03-31 2018-03-13 上海飞聚微电子有限公司 一种利用rfid芯片支持双协议的实现方法
GB2556886B (en) * 2016-11-23 2019-05-15 Imagination Tech Ltd Encoding and decoding variable length instructions
CN109784111B (zh) * 2018-12-07 2022-03-04 航天信息股份有限公司 标签信号解码方法、装置及标签阅读器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于FPGA的RFID标签识别算法研究;王芳芳;中国优秀硕士学位论文全文数据库(第3期);I138-5164 *

Also Published As

Publication number Publication date
CN110995285A (zh) 2020-04-10

Similar Documents

Publication Publication Date Title
CN101674089B (zh) 一种高速8b/10b编码器和解码器及其对错误输入的处理方法
US5327441A (en) Method and circuit for decoding convolutional codes
CN107610445B (zh) 红外自学习的数据编码方法及其电路
CN103401564A (zh) 编码器、解码器、发送装置、接收装置及其方法
CN104038233B (zh) 基于相邻位异或运算的测试数据压缩与解压缩方法
US6489900B2 (en) Bus encoding/decoding apparatus and method
KR20160089415A (ko) 순시 전류 및 신호 트랜지션들의 양자 모두를 제한하도록 데이터 반전을 용이하게 하기 위한 디바이스들 및 방법들
CN104980161A (zh) 一种哈夫曼解码方法及装置
CN110995285B (zh) 一种uhf rfid分步式指令解码方法及芯片
JPS60180222A (ja) 符号誤り訂正装置
CN104242957A (zh) 译码处理方法及译码器
US20040083419A1 (en) Detection circuit and decoding circuit
JPS6397019A (ja) 畳み込み符号器
CN102844988B (zh) 线路编码的方法及装置
CN104486624B (zh) 一种cavlc熵解码器
CN101547353B (zh) 可变长码解码加速装置
CN102545910A (zh) 一种jpeg霍夫曼解码电路及其解码方法
CN109116211B (zh) 一种测试激励分段及编码方法
CN215773085U (zh) 格雷码计数器电路
Espinosa et al. Viterbi decoders generation for FPGA platforms
CN201966895U (zh) 一种jpeg霍夫曼解码电路
KR100462060B1 (ko) 유니버셜 가변 길이 코드 부호어 다중 추출 방법 및 그를위한 룩-업 테이블 구성 방법
CN112911314B (zh) 一种熵编码器的编码方法及熵编码器
CN116866445B (zh) 四相双轨与两相双轨协议间的转换装置、芯片及电子设备
JPH0345093A (ja) 可変長符号復号回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant