KR19990086022A

KR19990086022A - 홀드/리셋 모드 선택 카운터 및 그 실행방법

Info

Publication number: KR19990086022A
Application number: KR1019980018803A
Authority: KR
Inventors: 최용환
Original assignee: 김영환; 현대반도체 주식회사
Priority date: 1998-05-25
Filing date: 1998-05-25
Publication date: 1999-12-15
Also published as: JP4240657B2; KR100266691B1; DE19855466A1; DE19855466B4; US6219798B1; JP2000049593A

Abstract

일반적인 카운터가 인에이블신호에 의해 무조건 카운트 하거나, 순환(circula) 카운터로 동작하는 문제점을 해결하기 위해, 실제 카운트를 실행하는 카운터블록들(CNT11-CNT15)로 구성된 카운터부(10)와, 카운트인에이블신호(CNTEN)의 길이를 측정하는 모드선택부(20)와, 카운터부(10)를 인에이블시키거나 디스에이블시키는 제어부(30)와, 원하는 카운터값을 검출하여, 카운터부(10)를 홀드시키는 신호(DET)를 발생하는 검출부(40)를 포함하여 구성하여 본 발명의 홀드/리셋모드 선택 카운터는 필요할 때만 카운트를 하거나, 리셋 시킬 수 있도록 제어하며, 카운터블록의 개수도 줄일 수 있다.

Description

홀드/리셋 모드 선택 카운터 및 그 실행 방법

본 발명은 카운터에 관한 것으로, 특히 인에이블신호에 의해 무조건 카운트 하거나, 순환(circula) 카운터로 동작하지 않고, 필요할 때만 카운트를 하거나, 리셋 시킬 수 있도록 제어하며, 카운터블록의 개수도 줄일 수 있는 홀드/리셋 모드 선택 카운터에 관한 것이다.

도 1은 일반적인 카운터의 블록도로써 이에 도시된 바와 같이, 카운트입력단(CI)에 카운트인에이블신호(CNTEN)가 입력되어 카운트를 시작하며, 클럭입력단(CP)에 외부클럭신호(CLK)가 입력되어 디코딩할 출력값(Q)를 출력하는 카운터블록(CNT)이 직렬로 복수개 연결되어 구성되며, 임의번째의 카운터블록(CNT(i))의 카운트입력단(CI)에 앞단의 카운터블록(CNT(i-1))의 카운트출력신호(CO(i-1))가 입력되고, 각 카운터블록(CNT1-CNT5)의 리셋입력단(CDN)에 리셋신호(RS)가 입력되어 리셋된다.

도 2는 도 1의 일반적인 카운터의 블록도에서, 상기 임의번째의 카운터 블록(CNT(i))의 상세 회로도로써 이에 도시된 바와 같이, 앞 카운터블록(CNT(i-1))의 카운트출력신호(CO(i-1))를 반전시키는 인버터(INV1)와, 앞 카운터블록(CNT(i-1))의 카운트출력신호(CO(i-1))가 제1 입력단(J)에 입력되고, 상기 인버터(INV1)의 출력이 제2 입력단(K)에 입력되며, 클럭입력단(CP)에 외부클럭신호(CLK)가 입력되고, 리셋입력단(CDN)에 리셋신호(RS)가 입력되어 출력값(Q(i))을 출력하는 JK 플립플롭(JKF)과, 앞 카운터블록(CNT(i-1))의 카운트출력신호(CO(i-1))에 의해 인에이블되며, 제1 입력단(CI0)은 접지(VSS)에 연결되고, 제2 입력단(CI1)에 상기 JK 플립플롭(10)의 출력값(Q(i))이 입력되어 카운트출력신호(CO(i))를 출력하는 2 입력 멀티플렉서(MUX)를 포함하여 구성된다.

이와 같이 구성된 일반적인 카운터의 동작을 설명하면 다음과 같다.

먼저, 상기 카운터블록(CNT(i))의 JK 플립플롭(JKF)은 두 입력단(J,K)에 서로 다른 입력이 들어오면, 입력된 외부클럭신호(CLK)의 상승 에지마다 이전값을 홀드하거나, 변환(transition)하는 특성이 있다.

즉, JK 플립플롭(JKF)은 제1 입력단(J)에 하이 레벨 신호가, 제2 입력단(K)에 로우 레벨 신호가 입력되면, 출력값(Q)은 변환(transition)되고, 제1 입력단(J)에 로우 레벨 신호가, 제2 입력단(K)에 하이 레벨 신호가 입력되면, 이전값을 홀드하게 된다.

이때, 상기 멀티플렉서(MUX)는 임의번째 카운터블록(CNT(i))의 다음 카운터블록(CNT(i+1))의 카운트입력단(CI)에 입력되는 카운트출력신호(CO(i))를 만드는데, 임의번째 카운터블록(CNT(i))의 앞 카운터블록(CNT(i-1))의 카운트출력신호(CO(i-1))가 하이 레벨일 때만 카운터블록(CNT(i))의 출력값(Q(i))과 멀티플렉서(MUX)의 카운트출력신호(CO(i))가 같도록 한다.

이와 같은 특성은, 예를들어 제1-제5 카운터블록(CNT1-CNT5)의 출력값들이 [00010]이면, 다음 출력값들이 JK 플립플롭(JKF)의 특성에 의해 [00111]이 되는 것을 방지하여 [00011]이 되도록 하는 역할을 한다.

따라서, 도 1에 도시된 바와 같은 일반적인 카운터는 카운트인에이블신호(CNTEN)가 하이 레벨이 되면, [00000]에서부터 카운트를 시작하여 [11111]까지 카운트하고, 리셋신호(RS)에 의해 리셋되는 동작을 반복하게 된다.

이와같이, 일반적인 카운터는 특정 카운트값까지만 카운트하고, 이전값을 유지하면서 새로운 제어신호를 기다린다. 이때, 원하는 카운터의 값이 중복될 수 있는 문제점이 발생한다.

또한, 중단된 카운트를 어어서 계속할지, 처음부터 시작하지를 결정할 수 없는 문제점이 있었다.

따라서, 본 발명의 목적은 카운터를 필요할 때만 동작시킴으로써 전체 회로의 전력소모를 줄이고, 중복되는 카운터 디코드 신호를 제거함으로써 회로를 간단하게 하며, 하나의 제어신호로 동작모드를 선택할 수 있는 카운터를 제공 하는데 있다.

상기와 같은 목적을 달성하기 위한 본 발명 홀드/리셋 모드 선택 카운터는 실제 카운트를 실행하는 카운터부와, 카운트인에이블신호의 하이 상태의 길이를 검출하여 카운터부(10)를 리셋시키는 모드선택부와, 카운터부를 인에이블시키거나 디스에이블시키는 제어부와, 원하는 카운터값을 검출하여, 카운터부를 홀드시키는 검출부를 포함하여 구성된 것을 특징으로 한다.

도 1은 일반적인 카운터의 블록도.

도 2는 도 1의 일반적인 카운터에서 카운터블록의 상세 회로도.

도 3은 본 발명 홀드/리셋 모드 선택 카운터의 블록도.

도 4는 도 3의 본 발명 홀드/리셋 모드 선택 카운터에서 카운터부의 상세 블록도.

도 5는 도 3의 본 발명 홀드/리셋 모드 선택 카운터에서 모드선택부의 상세 회로도.

도 6은 도 3의 본 발명 홀드/리셋 모드 선택 카운터에서 제어부의 상세 회로도.

도 7은 도 3의 본 발명 홀드/리셋 모드 선택 카운터에서 검출부의 상세 회로도.

도 8은 도 3의 본 발명 홀드/리셋 모드 선택 카운터의 동작 타이밍도.

도 9는 도 3의 본 발명 홀드/리셋 모드 선택 카운터의 동작 순서도.

***도면의주요부분에대한부호설명***

10 : 카운터부

20 : 모드선택부

30 : 제어부

40 : 검출부

CNT11-CNT15 : 카운터블록

DFF21,DFF22,DFF41-DFF43 : D 플립플롭

ND21 : 낸드게이트

INV31,INV41,INV42 : 인버터

AND31,AND41 : 앤드게이트

NOR31,NOR32 : 노아게이트

도 3은 본 발명 홀드/리셋 모드 선택 카운터의 블록도로써 이에 도시된 바와 같이, 실제 카운트를 실행하는 카운터부(10)와, 카운트인에이블신호(CNTEN)의 하이 상태의 길이를 검출하여 카운터부(10)를 리셋시키는 모드선택부(20)와, 상기 카운터부(10)를 인에이블시키거나 디스에이블시키는 제어부(30)와, 원하는 카운터값을 검출하여, 카운터부(10)를 홀드시키는 검출부(40)를 포함하여 구성된다.

도 4는 상기 카운터부(10)의 상세 블록도로써 이에 도시된 바와 같이, 클럭입력단(CP)에 외부클럭신호(BITCLK)가 입력되고, 리셋입력단(CDN)에 모드선택부(20)에서 출력된 모드선택신호(MS)가 입력되어 리셋되고, 카운트입력단(CI)에 앞단의 카운트출력신호(CO)가 입력되는 직렬연결된 제1-제5 카운터블록(CNT11-CNT15)으로 구성되는데, 제어부(30)의 출력신호(CNTL)가 제1 카운터블록(CNT11)의 카운트입력단(CI)에 입력되어 인에이블된다.

도 5는 상기 모드선택부(20)의 상세 회로도로써 이에 도시된 바와 같이, 입력단(D)에 카운트인에이블신호(CNTEN)가 입력되고, 클럭입력단(CP)에 외부클럭신호(BITCLK)가 입력되는 제1 D 플립플롭(DFF21)과, 입력단(D)에 상기 제1 D 플립플롭(DFF21)의 출력신호(DQ1)가 입력되고, 클럭입력단(CP)에 외부클럭신호(BITCLK)가 입력되는 제2 D 플립플롭(DFF22)과, 그 제2 D 플립플롭(DFF22)의 출력신호(DQ2)와 카운트인에이블신호(CNTEN)가 낸딩되는 낸드게이트(ND21)를 포함하여 구성된다.

도 6은 상기 제어부(30)의 상세 회로도로써 이에 도시된 바와 같이, 상기 카운트인에이블신호(CNTEN)를 반전시키는 인버터(INV31)와, 그 인버터(INV31)의 출력, 상기 검출부(40)의 출력(DET) 그리고 상기 카운터부(10)의 제4 카운터블록(CNT4)의 출력(Q3)을 더하는 앤드게이트(AND31)와, 그 앤드게이트(AND31)의 출력을 래치하는 래치부(30-1)를 포함하여 구성된다.

여기서, 상기 알에스(RS) 래치로 구성한 래치부(30-1)는 서로의 출력이 각각의 한 입력단에 인가되고, 다른 한 입력단에 상기 제어부(30)의 앤드게이트(AND31)의 출력이 입력되어 조합되는 제1 노아게이트(NOR31)와, 다른 한 입력단에 카운트인에이블신호(CNTEN)가 입력되는 제2 노아게이트(NOR32)로 구성된다.

도 7은 상기 검출부(40)의 상세 회로도로써 이에 도시된 바와 같이, 상기 카운터부(10)의 제5 카운터블록(CNT15)의 출력(Q4)을 반전시키는 제1 인버터(INV41)와, 외부클럭신호(BITCLK)를 반전시키는 제2 인버터(INV42)와, 클럭입력단(CP)에 상기 제2 인버터(INV42)의 출력이 입력되고, 입력단(D)에 상기 제1 인버터(INV41)의 출력이 입력되는 제1 D 플립플롭(DFF41)과, 클럭입력단(CP)에 상기 제2 인버터(INV42)의 출력이 입력되고, 입력단(D)에 상기 제1 D 플립플롭(DFF41)의 출력이 입력되는 제2 D 플립플롭(DFF42)과, 클럭입력단(CP)에 외부클럭신호(BITCLK)가 입력되고, 입력단(D)에 상기 카운터부(10)의 제5 카운터블록(CNT5)의 출력(Q4)이 입력되는 제3 D 플립플롭(DFF43)과, 그 제3 D 플립플롭(DFF43)과 제2 D 플립플롭(DFF42)의 출력들을 더하는 앤드게이트(AND41)를 포함하여 구성된다.

이와같이 구성된 본 발명 홀드/리셋 모드 선택 카운터의 동작을 개략적으로 설명하면 다음과 같다.

먼저, 카운트인에이블신호(CNTEN)가 카운터부(10)의 제1 카운터블록(CNT11)에 입력되어 카운트 동작을 시작한다.

카운트를 하던 카운터부(10)의 출력(Q<4:0>)이 미리 설정된 값(예를들어 [11000])에서 동작을 멈추고, 새로운 제어신호를 기다리며 현재의 값을 홀딩하고 있게 된다. 이 상태에서 본 발명의 카운터를 사용하는 시스템에서는 다른 작업을 수행할 수 있다.

이 후, 제어부(30)는 카운트인에이블신호(CNTEN)를 필요할 때 다시 인가 함으로써, 카운터부(10)를 동작시키는데, 상기 카운트인에이블신호(CNTEN)의 하이 레벨 상태가 외부클럭신호(BITCLK)의 두 클럭주기를 넘으면 카운터를 리셋하여 처음부터 다시 카운트하고, 그 이하이면, 이전값을 이어서 카운트하는 두가지 모드를 제공한다.

상기에 설명한 바와 같은 개략적인 설명을 보충하기 위해 도 8에 도시된 바와 같은 동작 타이밍도를 참조하여 상세히 설명하면 다음과 같다.

먼저, 제1 구간(T1)에서는 외부클럭신호(BITCLK)에 동기한 카운트인에이블신호(CNTEN)가 인가되면, 제어부(30)의 래치부(30-1)는 셋되어 하이 레벨인 출력신호(CNTL)에 의해 카운터부(10)의 제1 카운터블록(CNT11)이 인에이블되어 카운트를 시작한다.

이어서, 제2 구간(T2)에서는 카운터부(10)의 출력값(Q<4:0>)이 원하는 카운트값[11000] 일 때, 즉 헥사로 표현될 때, [18H] 인 상태에서, 인버터(INV31)에 의해 하이 레벨로 반전된 카운트인에이블신호(CNTEN), 카운터부(10)의 제4 카운터블록(CNT14)의 출력(Q3)과 검출부(40)의 출력(DET)이 상기 제어부(30)의 앤드게이트(AND31)에 입력된다. 여기서, 상기 카운터부(10)의 제5 카운터블록(CNT15)의 출력(Q4)은 상기 검출부(40)의 D 플립플롭들(DFF41,DFF43)에 입력되어 도 8(f)에 도시된 바와 같이 하이 레벨인 출력신호(DET)가 출력된다.

따라서, 상기 제어부(30)의 앤드게이트(AND31)에 상기 검출부(40)의 하이 레벨인 출력신호(DET), 인버터(INV31)에 의해 하이 레벨로 반전된 카운트인에이블신호(CNTEN)와 카운터부(10)의 제4 카운터블록(CNT14)의 출력값(Q3)이 입력되고, 하이 레벨인 신호가 출력되어 래치부(30-1)에 입력되면, 로우 레벨인 제어신호(CNTL)가 카운터부(10)에 출력되어 카운터의 동작을 중단시키고, 현재의 카운터값을 홀딩하는 홀드모드로 변환된다.

제3 구간(T3)에서는 카운트인에이블신호(CNTEN)의 하이 레벨 상태가 외부클럭신호(BITCLK)의 두 클럭주기보다 작으면, 카운트인에이블신호(CNTEN)는 인버터(INV31)에 의해 반전되어 로우 레벨이 되고, 상기 제어부(30)의 앤드게이트(AND31)에서 로우 레벨 신호가 출력되어 래치부(30-1)에 입력된다. 따라서, 래치부(30-1)는 리셋되어 카운터를 다시 동작시킨다. 이때, 모드선택부(20)의 출력인 모드선택신호(MS)는 상기 제2 구간(T2)에서와 동일하게 하이 레벨을 유지한다.

이러한 동작은 모드선택부(20)의 낸드게이트(ND21)에 입력되는 두 클럭주기가 되지 않는 짧은 카운트인에이블신호(CNTEN)와 제2 플립플롭(DFF22)의 출력신호(DQ2)가 하이 레벨 상태에서 겹치지 않기 때문이다. 즉, 모드선택부(20)의 출력은 계속 하이 레벨을 유지하여 제어부(30)의 래치부(30-1)는 리셋되고, 따라서, 제2 구간(T2)에서 홀딩된 값을 이어서 다시 카운트를 시작한다.

제4 구간(T4)에서는 카운터가 카운트 동작중일 때, 카운트인에이블신호(CNTEN)의 하이 레벨 상태가 외부클럭신호(BITCLK)의 두 클럭 주기 이상이 되면, 모드선택부(20)의 출력인 모드선택신호(MS)가 로우 레벨이 되어, 카운터를 클리어시키고, 다시 [00H]에서부터 카운터가 동작하는 리셋모드로 변환한다.

도 9는 본 발명 홀드/리셋 모드 선택 카운터의 동작을 나타내는 순서도로써 이에 도시된 바와 같이, 카운트인에이블신호(CNTEN)가 셋된 후, 카운터가 동작하는 제1 단계와, 카운터부(10)의 출력값(Q<4:0>)이 미리 설정된 값(예를들어, [11000])인지 여부를 판별하는 제2 단계와, 카운터부(10)의 출력값(Q<4:0>)이 미리 설정된 값[11000]이 아닐 경우 제1 단계로 가서 계속해서 카운터가 동작하고, 카운터부(10)의 출력값(Q<4:0>)이 미리 설정된 값[11000]과 동일하면, 카운터가 홀드되는 제3 단계와, 카운트인에이블신호(CNTEN)가 셋된 후, 하이 레벨인 상태가 외부클럭신호(BITCLK)의 두 클럭주기 보다 큰지 여부를 판별하는 제4 단계와, 카운트인에이블신호(CNTEN)의 하이 레벨인 상태가 외부클럭신호(BITCLK)의 두 클럭주기 보다 작으면, 제1 단계로 가서 제3 단계에서 홀드된 값을 이어서 카운트하고, 카운트인에이블신호(CNTEN)의 하이 레벨인 상태가 외부클럭신호(BITCLK)의 두 클럭주기 보다 크면, 카운터가 클리어된 후 제1 단계로 가서 초기상태부터 다시 카운트를 시작하는 제5 단계를 포함한다.

이와 같이 본 발명 홀드/리셋 모드 선택 카운터는 필요할 때만 카운터를 동작시킴으로써 전력소모를 줄일 수 있고, 중복되는 카운트 디코드 신호를 제거함으로써 논리 게이트의 수를 줄일 수 있으며, 하나의 제어신호로 동작 모드를 선택할 수 있는 효과가 있다.

Claims

클럭입력단(CP)에 외부클럭신호(BITCLK)가 입력되고, 리셋입력단(CDN)에 상기 모드선택부(20)의 출력(MS)이 입력되고, 앞단의 카운트출력(CO)이 카운트입력단(CI)에 입력되는 직렬연결된 제1-제5 카운터블록(CNT11-CNT15)으로 구성되어 카운트 동작을 수행하는 카운터부(10)와, 입력단(D)에 카운트인에이블신호(CNTEN)가 입력되고, 클럭입력단(CP)에 외부클럭신호(BITCLK)가 입력되는 제1 D 플립플롭(DFF21)과, 입력단(D)에 상기 제1 D 플립플롭(DFF21)의 데이터출력(DQ1)이 입력되고, 클럭입력단(CP)에 외부클럭신호(BITCLK)가 입력되는 제2 D 플립플롭(DFF22)과, 그 제2 D 플립플롭(DFF22)의 데이터출력(DQ2)과 카운트인에이블신호(CNTEN)가 낸딩되는 낸드게이트(ND21)를 포함하여 구성되어 모드선택신호(MS)를 출력하는 모드선택부(20)와, 카운트인에이블신호(CNTEN)를 반전시키는 인버터(INV31)와, 그 인버터(INV31)의 출력, 검출부(40)의 출력(DET) 그리고 상기 카운터부(10)의 제4 카운터블록(CNT14)의 출력(CQ3)을 더하는 앤드게이트(AND31)와, 그 앤드게이트(AND31)의 출력을 래치하는 래치부(30-1)를 포함하여 구성되어 상기 카운터부(10)를 인에이블시키거나 디스에이블시키는 제어부(30)와, 상기 카운터부(10)의 제5 카운터블록(CNT15)의 출력(Q4)을 반전시키는 제1 인버터(INV41)와, 외부클럭신호(BITCLK)를 반전시키는 제2 인버터(INV42)와, 클럭입력단(CP)에 상기 제2 인버터(INV42)의 출력이 입력되고, 입력단(D)에 상기 제1 인버터(INV41)의 출력이 입력되는 제1 D 플립플롭(DFF41)과, 입력단(D)에 상기 제1 D 플립플롭(DFF41)의 출력이 입력되고, 클럭입력단(CP)에 상기 제2 인버터(INV42)의 출력이 입력되는 제2 D 플립플롭(DFF42)과, 입력단(D)에 상기 카운터부(10)의 제5 카운터블록(CNT5)의 출력(Q4)이 입력되고, 클럭입력단(CP)에 외부클럭신호(BITCLK)가 입력되는 제3 D 플립플롭(DFF43)과, 그 제3 D 플립플롭(DFF43)의 출력과 제2 D 플립플롭(DFF42)의 출력을 더하는 앤드게이트(AND41)를 포함하여 구성되어 원하는 카운터 값을 검출하는 검출부(40)를 포함하여 구성된 것을 특징으로 하는 홀드/리셋 모드 선택 카운터.
제1 항에 있어서, 상기 카운터부(10)의 제1 카운터블록(CNT11)의 카운트입력단(CI)에 제어부(30)의 출력(CNTL)이 입력되어 카운트를 시작하는 것을 특징으로 하는 홀드/리셋모드 선택 카운터.
제1 항에 있어서, 상기 제어부(30)의 래치부(30-1)는 서로의 출력이 각각의 한 입력단에 연결되고, 다른 한 입력단에 상기 제어부(30)의 앤드게이트(AND31)의 출력이 입력되는 제1 노아게이트(NOR31)와, 다른 한 입력단에 카운트인에이블신호(CNTEN)가 입력되는 제2 노아게이트(NOR32)로 구성된 것을 특징으로 하는 홀드/리셋 모드 선택 카운터.
제1 항에 있어서, 제어부(30)는 카운트인에이블신호(CNTEN)의 하이 상태가 외부클럭신호(BITCLK)의 두 클럭주기를 넘으면, 상기 모드선택부(20)의 로우 레벨의 출력(MS)을 카운터부(10)의 제1-제5 카운터블록(CNT11-CNT15)에 인가하여 리셋한 후 카운트하고, 카운트인에이블신호(CNTEN)의 하이 상태가 외부클럭신호(BITCLK)의 두 클럭주기 이하이면, 이전값을 이어서 카운트하도록 하는 것을 특징으로 하는 홀드/리셋모드 선택 카운터.
카운트인에이블신호(CNTEN)가 셋된 후, 카운터가 동작하는 제1 단계와, 카운터부(10)의 출력값(Q<4:0>)이 미리 설정된 값인지 여부를 판별하는 제2 단계와, 카운터부(10)의 출력값(Q<4:0>)이 미리 설정된 값이 아닐 경우 제1 단계로 가서 계속해서 카운터가 동작하고, 카운터부(10)의 출력값(Q<4:0>)이 미리 설정된 값과 동일하면, 카운터가 홀드되는 제3 단계와, 카운트인에이블신호(CNTEN)가 셋된 후, 하이 레벨인 상태가 외부클럭신호(BITCLK)의 두 클럭주기 보다 큰지 여부를 판별하는 제4 단계와, 카운트인에이블신호(CNTEN)의 하이 레벨인 상태가 외부클럭신호(BITCLK)의 두 클럭주기 보다 작으면, 제1 단계로 가서 제3 단계에서 홀드된 값을 이어서 카운트 하고, 카운트인에이블신호(CNTEN)의 하이 레벨인 상태가 외부클럭신호(BITCLK)의 두 클럭주기 보다 크면, 카운터가 클리어된 후 제1 단계로 가서 초기상태부터 다시 카운트를 시작하는 제5 단계를 포함하여 동작하는 것을 특징으로 하는 홀드/리셋 모드를 선택할 수 있는 카운트 방법.