KR100460762B1 - 클럭선택회로 - Google Patents

클럭선택회로 Download PDF

Info

Publication number
KR100460762B1
KR100460762B1 KR10-2003-0019659A KR20030019659A KR100460762B1 KR 100460762 B1 KR100460762 B1 KR 100460762B1 KR 20030019659 A KR20030019659 A KR 20030019659A KR 100460762 B1 KR100460762 B1 KR 100460762B1
Authority
KR
South Korea
Prior art keywords
signal
clock
output
clock signal
generating means
Prior art date
Application number
KR10-2003-0019659A
Other languages
English (en)
Other versions
KR20040084521A (ko
Inventor
김병운
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR10-2003-0019659A priority Critical patent/KR100460762B1/ko
Publication of KR20040084521A publication Critical patent/KR20040084521A/ko
Application granted granted Critical
Publication of KR100460762B1 publication Critical patent/KR100460762B1/ko

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B66HOISTING; LIFTING; HAULING
    • B66CCRANES; LOAD-ENGAGING ELEMENTS OR DEVICES FOR CRANES, CAPSTANS, WINCHES, OR TACKLES
    • B66C1/00Load-engaging elements or devices attached to lifting or lowering gear of cranes or adapted for connection therewith for transmitting lifting forces to articles or groups of articles
    • B66C1/10Load-engaging elements or devices attached to lifting or lowering gear of cranes or adapted for connection therewith for transmitting lifting forces to articles or groups of articles by mechanical means
    • B66C1/22Rigid members, e.g. L-shaped members, with parts engaging the under surface of the loads; Crane hooks
    • B66C1/34Crane hooks
    • B66C1/36Crane hooks with means, e.g. spring-biased detents, for preventing inadvertent disengagement of loads
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B66HOISTING; LIFTING; HAULING
    • B66CCRANES; LOAD-ENGAGING ELEMENTS OR DEVICES FOR CRANES, CAPSTANS, WINCHES, OR TACKLES
    • B66C13/00Other constructional features or details
    • B66C13/18Control systems or devices
    • B66C13/20Control systems or devices for non-electric drives
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B66HOISTING; LIFTING; HAULING
    • B66CCRANES; LOAD-ENGAGING ELEMENTS OR DEVICES FOR CRANES, CAPSTANS, WINCHES, OR TACKLES
    • B66C15/00Safety gear

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명은 다수의 클럭신호중 원하는 클럭신호를 글리치없이 선택출력하기 위한 클럭선택회로를 개시한다. 본 발명의 클럭선택회로는 각각 제어신호에 따라서 입력되는 다수의 클럭신호를 그대로 선택출력하거나, 또는 소정의 논리레벨를 갖는 비선택신호를 출력하도록 게이팅하며, 상기 클럭신호의 게이팅상태를 나타내는 상태표시신호를 발생하는 다수의 클럭발생수단과; 상기 다수의 클럭발생수단으로부터 출력되는 신호를 결합하여 원하는 클럭신호를 출력하는 결합수단과; 선택신호에 따라 상기 다수의 클럭발생수단을 제어하기 위한 제어신호를 발생하고, 상기 클럭발생수단으로부터 발생되는 상태표시신호를 입력하여 클럭신호의 게이팅상태를 외부에 알려주기 위한 콘트롤수단을 포함한다.

Description

클럭선택회로{CLOCK SELECTION CIRCUIT}
본 발명은 다수의 클럭을 사용하는 시스템에서 원하는 클럭을 선택하는 회로에 관한 것으로서, 보다 구체적으로는 다수의 클럭신호중 원하는 클럭을 글리치없이 선택출력하기 위한 클럭선택회로에 관한 것이다.
종래의 클럭선택회로는 그의 출력단을 멀티플렉서로 구성하여, 다수의 클럭신호중 해당하는 클럭신호를 선택출력하였다. 종래의 멀티플렉서를 사용하는 클럭선택회로에서는 선택신호 및 입력신호의 상태에 따라 출력단에 클리치가 발생하기 때문에, 선택신호를 발생하는 타이밍이 매우 중요하다. 그러므로, 종래에는 선택신호의 위상을 모니터링하여 가장 안전하다고 판단되는 시점에서 선택신호를 출력하여 원하는 클럭신호를 선택 출력하도록 하였다.
그러나, 종래의 클럭선택회로는 입력주파수가 서로 상관관계를 가지고 있어 분석이 용이하여 디자인시에 충분히 발생가능한 모든 경우에 대해 파악이 가능할 때에만 사용가능하였다. 그러므로, 발생가능한 경우가 하나라도 누락되어 고려되지 않은 경우에는, 동작중에 글리치가 발생하여 시스템의 동작에 치명적인 악영향을 미치는 문제점이 있었다.
또한, 종래의 클럭선택회로는 선택신호가 출력단에 연결되기 때문에 출력단에서 선택신호와 제어신호간에 타이밍문제가 발생하는 문제점이 있었다.
따라서, 본 발명은 상기한 바와같은 종래 기술의 문제점을 해결하기 위한 것으로서, 다수의 클럭신호중 해당하는 클럭신호를 글리치없이 선택출력할 수 있는 클럭선택회로를 제공하는 데 그 목적이 있다.
도 1은 본 발명의 실시예에 따른 클럭선택회로의 구성도,
도 2는 도 1의 클럭선택회로에 있어서, 클럭발생수단의 구성도를 도시한 도면,
도 3은 도 1의 클럭선택회로에 있어서, 결합수단의 구성도를 도시한 도면,
도 4는 본 발명의 클럭선택회로의 동작을 설명하기 위한 도면,
*도면의 주요 부분에 대한 부호의 설명*
10, 20 : 클럭신호 발생수단 11 - 14 : D 플립플롭
15 : 앤드 게이트 30 : 결합수단
31 : 오아 게이트 40 : 콘트롤수단
상기한 바와 같은 목적을 달성하기 위하여, 본 발명은 각각 제어신호에 따라서 입력되는 다수의 클럭신호를 그대로 선택출력하거나, 또는 소정의 논리레벨를 갖는 비선택신호를 출력하도록 게이팅하며, 상기 클럭신호의 게이팅상태를 나타내는 상태표시신호를 발생하는 다수의 클럭발생수단과; 상기 다수의 클럭발생수단으로부터 출력되는 신호를 결합하여 원하는 클럭신호를 출력하는 결합수단과; 선택신호에 따라 상기 다수의 클럭발생수단을 제어하기 위한 제어신호를 발생하고, 상기 클럭발생수단으로부터 발생되는 상태표시신호를 입력하여 클럭신호의 게이팅상태를 외부에 알려주기 위한 콘트롤수단으로 이루어지는 클럭선택회로를 제공하는 것을 특징으로 한다.
상기 각 클럭발생수단은 상기 콘트롤수단으로부터의 제어신호를 상기 클럭신호에 동기시켜 주기위한, 2개의 D 플립플롭으로 이루어진 제1동기수단과; 상기 제1동기수단의 출력신호를 상기 클럭신호에 동기시켜 상태표시신호로 출력하기 위한, 2개의 D 플립플롭으로 이루어진 제2동기수단과; 제1동기수단의 출력신호에 따라 상기 클럭신호를 그대로 출력하거나 또는 소정의 로직레벨을 갖는 비선택신호를 출력하기 위한 출력수단으로 이루어진다.
상기 각 클럭신호 발생수단으로부터 발생되는 비선택신호가 로우레벨의 로직레벨을 갖는 경우, 출력수단은 앤드 게이트로 이루어지고, 결합수단은 오아 게이트로 이루어진다. 한편, 각 클럭신호 발생수단으로부터 발생되는 비선택신호가 하이레벨의 로직레벨을 갖는 경우, 출력수단은 오아 게이트로 이루어지고, 결합수단은앤드 게이트로 이루어진다.
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1은 본 발명의 실시예에 따른 클럭선택회로는 각각 제어신호(on-cmd)에 따라서 입력되는 다수의 클럭신호(clk0), (clk1)를 그대로 선택출력하거나, 또는 하이레벨 또는 로우레벨의 비선택신호를 출력하도록 게이팅(gating)하며, 상기 클럭신호(clk0), (clk1)의 게이팅상태를 나타내는 상태표시신호(on_flag)를 발생하는 다수의 클럭신호 발생수단(10), (20)과, 상기 다수의 클럭신호 발생수단(10), (20)으로부터 출력되는 신호(clk0_o), (clk1_o)를 결합하여 원하는 클럭신호(clk)를 출력하는 결합수단(combiner, 20)과, 선택신호에 따라 상기 다수의 클럭신호 발생수단을 제어하기 위한 제어신호(on_cmd)를 발생하고, 상기 클럭신호 발생수단(10), (20)으로부터 발생되는 상태표시신호(on_flag)를 입력하여 클럭신호가 어떻게 게이팅(gating)되었는가를 외부에 알려주기 위한 콘트롤수단(40)으로 이루어진다.
상기 제1클럭신호 발생수단(10)은 도 2에 도시된 바와같이, 콘트롤수단(40)으로부터의 제어신호(on_cmd)를 제1클럭신호(clk0)에 동기시켜 주기위한 제1동기수단으로서 제1 및 제2D 플립플롭(11), (12)과, 제1동기수단의 출력신호를 상기 제1클럭신호(clk0)에 동기시켜 상태표시신호(on_flag)로 출력하기 위한 제2동기수단으로서 제3 및 제4D 플립플롭(13), (14)과, 제1동기수단의 출력신호에 따라 상기 제1클럭신호(clk0)를 그대로 클럭신호(clk0_o)로 출력하거나 또는 비선택신호를 출력하기 위한 출력수단으로서 앤드게이트(15)로 이루어진다.
제2클럭신호 발생수단(20)도 제1클럭신호 발생수단(10)과 동일하게 구성되며, 클럭신호(clk1)가 입력되어 그대로 클럭신호(clk1_o)로 출력하거나 또는 소정레벨의 비선택신호를 출력한다.
본 발명의 실시예에서, 각 클럭신호 발생수단(10), (20)에서 출력되는 비선택신호가 로우레벨의 로직신호로 설정되는 경우 출력수단이 앤드 게이트(15)로 구성되지만, 비선택신호가 하이레벨의 로직레벨로 설정되는 경우에는 출력수단을 앤드 게이트(15) 대신 오아 게이트로 구성하는 것도 가능하다.
결합수단(30)은 도 3에 도시된 바와같이, 상기 클럭신호 발생수단(10), (20)의 출력신호(clk0_0), (clk1_0)를 입력하여 원하는 클럭신호(clk)를 발생하는 오아 게이트(31)로 이루어진다.
본 발명의 실시예에서, 상기 클럭신호 발생수단(10), (20)에서 출력되는 비선택신호가 로우레벨의 로직신호로 설정되는 경우에는 결합수단(30)이 오아 게이트(31)로 이루어지지만, 비선택신호를 하이레벨의 로직신호로 설정하는 경우에는 결합수단(30)을 오아 게이트(31) 대신에 앤드 게이트로 구성하는 것도 가능하다.
상기한 바와 같은 구성을 갖는 본 발명의 클럭선택회로의 동작을 설명하면 다음과 같다.
각 클럭신호 발생수단(10), (20)은 선택신호(sel)에 따라 콘트롤수단(40)으로부터 발생된 제어신호(on_cmd)에 의해 입력되는 클럭신호(clk0), (clk1)를 게이팅하고, 게이팅상태를 나타내는 상태표시신호(on_flag)를 콘트롤수단(40)으로 출력한다. 따라서, 콘트롤수단(40)은 각 클럭신호 발생수단(10), (20)으로부터 제공되는 상태표시신호(on_flag)를 입력하여 현재 클럭신호가 어떻게 게이팅되었는가를 외부에 알려줄 수 있다.
즉, 도 2에 도시된 바와같이 하는데, 제1클럭신호 발생수단(10)은 제어신호(on_cmd)가 하이레벨이면 제1동기수단인 D 플립플롭(11), (12)을 통해 하이레벨의 신호를 클럭신호(clk0)에 동기시켜 앤드게이트(15)로 제공한다. 한편, 제어신호(on_cmd)가 로우레벨이면 제1동기수단인 D플립플롭(11), (12)을 통해 로우레벨의 신호를 앤드 게이트(15)로 제공한다.
따라서, 앤드 게이트(15)는 제어신호(on_cmd)가 하이레벨인 경우에는 입력되는 클럭신호(clk0)를 그대로 출력신호(clk0_o)로 출력하고, 제어신호(on_cmd)가 로우레벨인 경우에는 출력신호(clk0_o)로 로우레벨의 비선택신호를 출력한다. 또한, 제1클럭신호 발생수단(10)은 제1동기수단인 D 플립플롭(12)의 출력을 클럭신호(clk0)에 동기시켜 상태표시신호(on_flag)로서 출력한다.
이와 마찬가지로, 제2클럭신호 발생수단(20)도 제1클럭신호 발생수단(10)과 동일하게 동작하여 콘트롤수단(40)으로부터의 제어신호(on_cmd)에 따라 입력되는 클럭신호(clk1)를 출력신호(clk1_o)으로 출력하거나 또는 로우레벨의 비선택신호를 출력신호(clk1_o)로 출력한다.
상기 결합수단(30)은 각 클럭신호 발생수단(10), (20)의 출력신호(clk0_o), (clk1_o)를 오아 게이트(31)의 입력으로 하여 원하는 클럭신호(clk)를 출력한다. 즉, 각 클럭신호발생수단(10), (20)의 출력신호(clk0_o), (clk1_o)로 각각 clk0 와 로우레벨의 비선택신호가 각각 출력되는 경우에는 도 3의 결합수단(30)은 원하는클럭신호(clk)로 클럭신호 발생수단(10)의 출력신호(clk0_o)인 clk0을 출력한다. 한편, 각 클럭신호발생수단(10), (20)의 출력신호(clk0_o), (clk1_o)로 각각 로우레벨의 비선택신호와 clk1 가 각각 출력되는 경우에는 도 3의 결합수단(30)은 원하는 클럭신호(clk)로 클럭신호 발생수단(20)의 출력신호(clk1_o)인 clk1을 출력한다.
본 발명에서는, 비선택신호가 로우레벨을 갖도록 설정하여, 제어신호(on_cmd)가 로우레벨인 클럭신호 발생수단(10), (20)이 로우레벨의 출력신호를 발생하도록 하므로써, 결합수단(30)을 통해 원하는 클럭신호(clk)를 선택출력할 때 타이밍적으로 글리치가 발생되지 않는다.
도 4은 콘트롤수단의 내부동작을 설명하기 위한 도면이다. 도 4를 참조하면, 콘트롤수단(40)은 내부상태가 크게 3가지 상태, 아이들상태(idle), 오프상태(off) 및 온상태(on)로 나누어진다. 리세트후 "아이들상태" 상태로 있다가 선택신호(sel)와 현재의 상태표시신호(on_flag)값이 달라지면 콘트롤수단(40)은 "아이들상태"에서 "오프"상태로 되고, 로우상태의 제어신호(on_cmd)를 발생하여 모든 클럭신호 발생수단(10), (20)의 출력(clk0_o), (clk1_o)가 로우상태로 되도록 한다.
모든 클럭신호 발생수단(10), (20)의 출력신호(clk0_o), (clk1_o)이 로우상태로 되었는가를 판단하기 위하여 상태표시신호(on_flag)를 체크하는 도중, 상태표시신호(on_flag)가 로우레벨로 되면 콘트롤수단(40)은 "오프상태"에서 "온상태"로 된다.
"온" 상태가 되면 현재의 선택신호(sel)와 동일한 제어신호(on_cmd)를 출력하여 다수의 클럭신호 발생수단(10), (20)중 해당하는 클럭신호 발생수단만을 인에이블시켜 해당하는 클럭신호 발생수단에서 발생되는 클럭신호로 스위칭되도록 한다.
"온" 상태후에는 "아이들상태"로 다시 천이하여 다시 새로운 선택신호(sel)를 기다리고, 새로운 선택신호가 인가되면 상기 동작을 다시 수행하게 된다.
상기한 바와같이 본 발명은, 입력단인 클럭신호 발생수단은 각 클럭신호를 제어하고, 출력단인 결합수단은 각 입력단의 출력을 근거로 하나의 출력을 발생하며, 콘트롤수단은 입력단의 상태에 따라 제어신호를 발생시켜 출력단에서 글리치가발생되는 것을 방지한다.
본 발명의 실시예에서는 2개의 클럭신호 발생수단을 구비하는 것을 예시하였으나, 원하는 개수로 구성하는 것이 가능하며, 각 클럭신호 발생수단에 인가되는 클럭신호는 서로 상관관계를 갖는 신호이거나 또는 독립적인 비동기신호일수도 있다.
상기한 바와 같은 본 발명의 클럭선택회로는 출력단을 오아게이트 또는 앤드 게이트와 같은 논리게이트를 사용하고, 제어신호에 따라 클럭신호를 그대로 출력하거나 또는 로우레벨 또는 하이레벨로 고정시켜 주므로써, 출력단에서의 글리치 발생을 방지할 수 있는 이점이 있다.
본 발명의 클럭선택회로는 회로구성이 간단하며, 크기축소가 가능하여 많은종류의 클럭이 입력으로 사용하는 시스템온칩 및 MCU 등에 적용가능하다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (5)

  1. 각각 제어신호에 따라서 입력되는 다수의 클럭신호를 그대로 선택출력하거나, 또는 소정의 논리레벨를 갖는 비선택신호를 출력하도록 게이팅하며, 상기 클럭신호의 게이팅상태를 나타내는 상태표시신호를 발생하는 다수의 클럭발생수단;
    상기 다수의 클럭발생수단으로부터 출력되는 신호를 결합하여 원하는 클럭신호를 출력하는 결합수단;
    선택신호에 따라 상기 다수의 클럭발생수단을 제어하기 위한 제어신호를 발생하고, 상기 클럭발생수단으로부터 발생되는 상태표시신호를 입력하여 클럭신호의 게이팅상태를 외부에 알려주기 위한 콘트롤수단
    을 구비하는 것을 특징으로 하는 클럭선택회로.
  2. 제1항에 있어서,
    상기 각 제1클럭발생수단은
    상기 콘트롤수단으로부터의 제어신호를 상기 클럭신호에 동기시켜 주기위한 제1동기수단;
    상기 제1동기수단의 출력신호를 상기 클럭신호에 동기시켜 상태표시신호로 출력하기 위한 제2동기수단; 및
    제1동기수단의 출력신호에 따라 상기 클럭신호를 그대로 출력하거나 또는 소정의 로직레벨을 갖는 비선택신호를 출력하기 위한 출력수단으로 이루어지는 것을 특징으로 하는 클럭선택회로.
  3. 제2항에 있어서,
    상기 제1 및 동기수단은 상기 클럭신호가 클럭신호로 인가되는 2개의 직렬연결된 D 플립플롭으로 이루어지는 것을 특징으로 하는 클럭선택회로.
  4. 제2항에 있어서,
    상기 클럭신호 발생수단으로부터 발생되는 비선택신호가 로우레벨의 로직레벨을 갖는 경우 상기 출력수단은 앤드 게이트로 이루어지고, 비선택신호가 하이레벨의 로직레벨을 갖는 경우 상기 출력수단은 오아 게이트로 이루어지는 것을 특징으로 하는 클럭선택회로.
  5. 제2항에 있어서,
    상기 클럭신호 발생수단으로부터 발생되는 비선택신호가 로우레벨의 로직레벨을 갖는 경우 상기 결합수단은 오아 게이트로 이루어지고, 비선택신호가 하이레벨의 로직레벨을 갖는 경우 상기 결합수단은 앤드 게이트로 이루어지는 것을 특징으로 하는 클럭선택회로.
KR10-2003-0019659A 2003-03-28 2003-03-28 클럭선택회로 KR100460762B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0019659A KR100460762B1 (ko) 2003-03-28 2003-03-28 클럭선택회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0019659A KR100460762B1 (ko) 2003-03-28 2003-03-28 클럭선택회로

Publications (2)

Publication Number Publication Date
KR20040084521A KR20040084521A (ko) 2004-10-06
KR100460762B1 true KR100460762B1 (ko) 2004-12-09

Family

ID=37368074

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0019659A KR100460762B1 (ko) 2003-03-28 2003-03-28 클럭선택회로

Country Status (1)

Country Link
KR (1) KR100460762B1 (ko)

Also Published As

Publication number Publication date
KR20040084521A (ko) 2004-10-06

Similar Documents

Publication Publication Date Title
US8013637B2 (en) Clock signal selection circuit
JP5317356B2 (ja) クロック制御信号生成回路、クロックセレクタ、及び情報処理装置
US7944241B1 (en) Circuit for glitchless switching between asynchronous clocks
EP0969350A2 (en) Clock switching circuit
US7398442B2 (en) Electronic circuit with asynchronously operating components
US7586337B2 (en) Circuit for switching between two clock signals independently of the frequency of the clock signals
US7334152B2 (en) Clock switching circuit
US6266780B1 (en) Glitchless clock switch
US6819150B1 (en) Method and apparatus for quick clock swapping using much slower asynchronous clock for power savings
WO2009022824A1 (en) Apparatus and method for preventing generation of glitch in a clock switching circuit
KR100835807B1 (ko) 클럭 절환 회로
US9891279B2 (en) Managing IR drop
US6653867B1 (en) Apparatus and method for providing a smooth transition between two clock signals
KR101887757B1 (ko) 글리치 프리 클록 멀티플렉서 및 그 멀티플렉서를 사용한 클록 신호를 선택하는 방법
KR100460762B1 (ko) 클럭선택회로
JP2003316566A (ja) パイプラインプロセッサ
US6882184B2 (en) Clock switching circuit
US7400178B2 (en) Data output clock selection circuit for quad-data rate interface
JP3963158B2 (ja) 半導体回路装置及びそのテスト方法
US6201422B1 (en) State machine, semiconductor device and electronic equipment
JP3317923B2 (ja) クロック切替回路
JP6769490B2 (ja) 集積回路装置
KR20080012574A (ko) 클럭 스위칭 회로
EP3812874A1 (en) Glitch-free clock multiplexer
JP4750505B2 (ja) クロック切り換え回路

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131017

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20141020

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20151019

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20161020

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20171020

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20181016

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20191016

Year of fee payment: 16