JP3887025B2 - クロックマルチプレクサ - Google Patents
クロックマルチプレクサ Download PDFInfo
- Publication number
- JP3887025B2 JP3887025B2 JP52749098A JP52749098A JP3887025B2 JP 3887025 B2 JP3887025 B2 JP 3887025B2 JP 52749098 A JP52749098 A JP 52749098A JP 52749098 A JP52749098 A JP 52749098A JP 3887025 B2 JP3887025 B2 JP 3887025B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- state
- selection
- modules
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012545 processing Methods 0.000 claims description 12
- 230000007704 transition Effects 0.000 claims description 7
- 230000008859 change Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 15
- 230000000630 rising effect Effects 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000003786 synthesis reaction Methods 0.000 description 11
- 230000004044 response Effects 0.000 description 10
- 238000013461 design Methods 0.000 description 4
- 238000012360 testing method Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/002—Switching arrangements with several input- or output terminals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Electronic Switches (AREA)
Description
−自身のクロック信号に対するクロック入力端と、
−クロック出力端と、
−選択信号を受ける選択入力端と
を有し、各クロックモジュールは選択信号による制御の下で、選択状態と非選択状態との間で切換わるようになっており、これらの状態ではそれぞれ自身のクロック信号がクロック出力端に通過する及び通過しないようになっており、各クロックモジュールは選択信号による非選択後で非選択状態に切換わる前に自身のクロック信号の一周期の終了を待つようになっており、各クロックモジュールは、他のすべてのクロックモジュールが非選択状態にあるという条件が満足された場合に、選択終了による選択後で自身のクロック信号の一周期の開始後にのみ選択状態に切換わるようになっている当該回路に関するものである。
この種類の回路は、文献IBM Technical Disclosure Bulletin Vol.32 No.9B(1990年2月号)の第82〜84頁から既知である。この文献には2つのクロックモジュールを有する回路が開示されている。この回路は、一方のクロックモジュールの自身のクロック信号が流れる状態から、他方のクロックモジュールの自身のクロック信号が流れる状態への切換え時にグリッチが生じないようにするものである。この回路は、1つよりも多い自身のクロック信号を一時にクロック出力端に流さない。この点は、各関連のクロックモジュールが依然として選択状態にある場合に当該クロックモジュールにより他のモジュールが選択状態に入らないようにすることにより達成される。
2つのクロックモジュールの各々はD形フリップフロップを有し、その状態が、関連のクロックモジュールが選択状態にあるか非選択状態にあるかを表わす。これらのクロックモジュールが同時にこれら自身のクロック信号を通さないようにするために、一方のクロックモジュールのD形フリップフロップ内にロードされたデータを他方のクロックモジュールのD形フリップフロップ内の状態に応じてフィルタリングするか或いは他方のクロックモジュールのD形フリップフロップ内にロードされたデータを一方のクロックモジュールのD形フリップフロップの状態に応じてフィルタリングする。一方のクロックモジュールのD形フリップフロップが選択状態を表わす限り、非選択状態を表わすデータのみを他方のクロックモジュールのD形フリップフロップ内にロードすることができる。一方のクロックモジュールのD形フリップフロップが、この一方のクロックモジュールが非選択状態にあることを表わしている場合のみ、選択信号を他方のクロックモジュールのD形フリップフロップ内にロードすることができる。このローディングは他方のクロックモジュールの自身のクロック信号の立上り縁(エッジ)に応答して行なわれる。
前記のIBMの文献は2つの到来するクロック信号間の切換えを行なうものである。しかし、他の個数、従って2よりも多い個数の到来クロック信号間で、又好ましくは集積回路中の比較的多数の点で切換えを行ないうるようにすることも望ましい。この目的のための設計上の作業は最も少なくする必要がある。その理由は、このような回路の設計にはタイミングの点で多大な注意を払う必要がある為である。
本発明の目的は、特に、クロックモジュールに対し標準の設計を用い、この標準の設計が、到来するクロック信号間でスイッチングを行ないうるこれら到来するクロック信号の個数に依存しないようにした前述した種類の回路を提供せんとするにある。
本発明による回路では、前記クロックモジュールのうちの少なくとも2つのクロックモジュールが論理的に同一であり、これら2つのクロックモジュールの各々が、共通信号ラインに結合されたホールドオフ入力端を有し、このクロックモジュールは、すべてのクロックモジュールが非選択状態にあるということを表わすホールドオフ入力端における信号の検出により前記条件を検査するようになっており、共通信号ラインがクロック出力端に結合され、自身のクロック信号の周期が、予め定めた種類のエッジで終了し、前記少なくとも2つのクロックモジュールの各々が、選択信号の変化後に、前記予め定めた種類のエッジに対応して生じる出力信号の通過エッジに基づいて他のクロックモジュールでの非選択状態への遷移を検出するようになっている。本発明によれば、前記少なくとも2つのクロックモジュールに対し標準の設計を用いることができ、クロックモジュールはクロックモジュールの個数にかかわらず前記少なくとも2つのクロックモジュールの各々に仕える共通信号ラインを介して通信する。又、必要とする出力クロック信号以外に、他の一般的な通信信号を必要としなくなる。このような一般的な通信信号は雑音を受けやすく、設計処理中確かめるのが困難で製造中検査するのも困難なタイミング条件を満足させなければならない。
本発明による回路の他の例は、前記少なくとも2つのクロックモジュールの各々に、リセット信号を受けるリセット入力端が設けられており、これら少なくとも2つのクロックモジュールの各々はリセット信号に対応してリセット状態に切換わるように構成され、これら少なくとも2つのクロックモジュールの各々は、当該クロックモジュールがまだ選択信号により選択されていない場合にリセット信号の終了後前記リセット状態から非選択状態に切換わり、当該クロックモジュールが選択信号により既に選択されている場合にリセット信号の終了後リセット状態から選択状態に切換わるようになっていることを特徴とする。このようにすることにより、クロック信号が欠落した場合やすべてのクロックモジュールが非選択状態に入った場合に、回路が回復不可能なデッドロック状態に入らないようにうしる。
本発明の上述した及びその他の特徴や利点を以下図面を参照して詳細に説明する。
図1は、異なるクロック選択ユニット12a〜12bを有する回路の一例を示す。図1はクロック動作する2つのデータ処理ユニット10a,10bを一例として示している。これらデータ処理ユニット10a,10bの各々は自身のクロック選択ユニット12a,12bからクロック信号を受ける。クロック選択ユニット12a,12bは一例としてそれぞれ2つの入力端及び4つの入力端を有する。多数のクロック発振器14a〜14eをも示されており、これらのクロック発振器はクロック選択ユニット12a,12bの入力端に結合されている。図1の回路は制御ユニット16を有し、この制御ユニット16はクロック選択ユニット12a,12bに選択信号を与えるためにこれらクロック選択ユニットに結合されている。
動作中制御ユニット16は、データ処理ユニット10a,10bに与えられるクロック信号を選択する。通常の動作中は、例えばクロックをそれぞれのデータ処理ユット10a,10bに最大速度で与えるか、或いは関連のデータ処理ユニット10a,10bにおける所望機能を適時に終了させるのに充分な高さの周波数のクロック信号が与えられる。後者は、エネルギーの節約の点で行なわれる。或いはまた、データ処理ユニット10a,10bは異なるクロック信号を受けるようにすることもでき、データ処理ユニット間でデータを交換する場合には共通クロック信号に切換えられる。テストモードでも、データ処理ユニット10a,10bが異なるクロック信号を一時的に受けるようにすることができる。
制御ユニット16はクロック選択ユニット12a,12bに与える選択信号によりクロックの選択を制御する。各クロック選択ユニット12a,12bはクロック信号を対応するデータ処理ユニット10a,10bに供給する。このクロック信号はクロック選択ユニット12a,12bの入力端におけるクロック信号の中から、クロック選択ユニットが受ける選択信号に応じて選択される。
図2は、本発明による回路に用いるクロック選択ユニットの一実施例を示す。このクロック選択ユニットはデコーダ20と、多数のクロックモジュール22a〜22dと、合成ユニット24とを有する。クロックモジュール22a〜22dは互いに同じものである。各モジュールは自身のクロック信号に対するクロック入力端28a〜28dと、デコーダ20に結合された選択入力端と、合成ユニット24の出力端26に結合されたホールドオフ入力端とを有する。クロックモジュール22a〜22dの出力端は合成ユニット24に結合されている。
動作中デコーダ20はクロックモジュール22a〜22dの1つを表わす選択符号を受ける。デコーダ20はこの選択符号を個々のクロックモジュール22a〜22dに対する駆動信号に変換し、指定されたクロックモジュール22a〜22dの選択入力端が能動選択信号を受け、他のクロックモジュールの選択入力端が受動選択信号を受けるようにする。各クロックモジュールのクロック入力端28a〜28dには自身のクロック信号を与えることができる。能動選択信号を受けるクロックモジュール22a〜22dは自身のクロック信号を合成ユニット24に供給し、他のクロックモジュール22a〜22dは自身のクロック信号を合成ユニット24に供給しない。次に、この合成ユニット24は供給されたクロック信号をクロック出力端26に生ぜしめる。この合成ユニットは例えば論理ANDゲートとする。この場合、他のクロックモジュール22a〜22dは合成ユニット24に論理的な高レベル信号を永続的に供給しうる。
デコーダ22に供給される選択符号が変化すると、他の1つのクロックモジュール22a〜22dが自身のクロック信号を合成ユニット24に供給する。この場合、クロック出力端26にグリッチが発生するのを防止する必要がある。すなわち出力クロック信号が最小期間よりも短い期間の間だけ論理レベルに保たれるのを防止する必要がある。この点は、選択信号の変化に応答してクロックモジュールが自身のクロック信号及びホールドオフ入力端における信号による制御の下で多数の順次の状態をとる為に達成される。
図3は、クロックモジュール22a〜22dの状態線図を示す。各クロックモジュール22a〜22d自体はこのような状態線図に応じて動作する。この状態線図は基礎の非選択状態30と、中間状態32と、選択状態34とを示している。クロックモジュール22a〜22dは最初例えば基礎の非選択状態30にある。信号“m”がクロックモジュール22a〜22dの選択入力端で能動状態になると、このクロックモジュールは出力クロック信号α0の立上り縁(エッジ)に応答して基礎の非選択状態30から中間状態32に切換わる。次に、このクロックモジュール22a〜22dは自身のクロック信号αiの立上り縁に応答して選択状態34に切換わる。この状態でクロックモジュール22a〜22dが自身のクロック信号を合成ユニット24に供給する。クロックモジュール22a〜22dの選択入力端における信号“m”が受動状態になると、クロックモジュールは自身のクロック信号αiの立上り縁に応答して選択状態34から基礎の非選択状態30に切換わる。
図4のタイミング線図はクロック選択ユニットの動作を示す。このタイミング線図には4つの線図形、すなわち2つのクロックモジュール22a〜22dのクロック入力端における自身のクロック信号α1,α2と、これらクロックモジュール22a〜22dの選択入力端における選択信号s,〜s(1つの線図形として示す)と、合成ユニット24のクロック出力端26における出力クロック信号α0とが示されている。
このタイミング線図における選択信号“s”は瞬時t1で切換わる。瞬時t1の前には、クロック信号α1を受ける第1のクロックモジュール22a〜22dが能動選択信号を受け、瞬時t1後はクロック信号α2を受ける第2のクロックモジュール22a〜22dが能動選択信号を受ける。瞬時t1の前には、第1のクロックモジュール22a〜22dが選択状態34にある。この選択状態34で第1のクロックモジュール22a〜22dが自身のクロック信号α1をクロック出力端26に供給するものであり、この点は出力クロック信号α0に基づいて知ることができる。瞬時t1後は第1のクロックモジュール22a〜22dが自身のクロック信号α1の立上り縁の瞬時t2で基礎の非選択状態30に切換わる。この立上り縁で終了する自身のクロック信号α1のクロック周期はこの立上り縁を含む瞬時までクロック出力端26に与えられるも、その後は出力クロック信号α0はもはや第1のクロックモジュール22a〜22dの自身のクロック信号α1に依存しなくなる。第2のクロックモジュール22a〜22dは瞬時t1の前には基礎の非選択状態30にある。クロック信号α2を受けるこの第2のクロックモジュール22a〜22dは瞬時t1後に能動選択信号を受ける。この第2のクロックモジュール22a〜22dは出力信号α0の次の立上り縁に応答して中間状態32に切換わる。この中間状態32では自身のクロック信号はまだクロック出力端26に供給されない。この第2のクロックモジュール22a〜22dは瞬時t3で自身のクロック信号α2の次の立上り縁に応答して選択状態34に切換わる。この瞬時からは第2のクロックモジュール22a〜22dの自身のクロック信号α2がクロック出力端26に供給される。従って、出力クロック信号α0は立上り縁から始まる自身のクロック信号α2のクロック周期の開始からこの自身のクロック信号α2に一致する(実際の供給は遅れて開始する場合がある。その理由は、自身のクロック信号α2は依然として次の立上り縁まで出力クロック信号α0に一致するためである)。
従って、第2のクロックモジュール22a〜22dは瞬時t2における出力クロック信号α0の立上り縁に基づいて、第1のクロックモジュール22a〜22dが選択状態34から外れた時を“知る”。この目的のためには、出力クロック信号α0の代りに別の信号をクロックモジュール22a〜22dに供給することができ、この別の信号とはすべてのクロックモジュール22a〜22dの状態フラグの論理的“OR”であり、その各々が、関連のクロックモジュール22a〜22dが選択状態34にあるかどうかを表わす(図2には図示せず)。しかし、このような一般的な信号を加えると、雑音に影響されやすくなるとともにタイミング条件に関して試験するのが困難になるという欠点が生じるおそれがある。
しかし、この目的のために出力クロック信号α0を用いると、選択されたクロックが(例えば試験中に)欠落するか或いはすべてのクロックモジュール22a〜22dが同時に基礎の非選択状態にある場合に、デッドロック状態が生じるおそれがある。この場合には、新たに選択されたクロックモジュール22a〜22dは選択状態34に入ることができない。
図5は、1つのクロックモジュール22a〜22dに対する改善した状態線図を示す。この状態線図は4つの状態、すなわち基礎の非選択状態50と、中間状態54と、選択状態56と、他の中間状態52とを示している。基礎の非選択状態50と、中間状態54と、選択状態56とは実質的に図3の対応する状態30,32及び34と同じ機能を有する。しかし、基礎の非選択状態50と中間状態54との間の遷移は前記他の中間状態52を介して行なわれる。クロックモジュール22a〜22dが選択入力端に能動選択信号“m”を受け、出力クロック信号α0が論理的な低レベルにある場合には、このクロックモジュール22a〜22dは基礎の非選択状態50が前記他の中間状態52に切換わる。クロックモジュール22a〜22dが能動選択信号“m”を受け、出力クロック信号α0が論理的な高レベルにある場合には、このクロックモジュール22a〜22dは前記他の中間状態52から中間状態54に切換わる。この場合は全体的に図3における基礎の非選択状態30及び中間状態32間の遷移と同じ効果を有する。
しかし、図5ではすべてのクロックモジュール22a〜22dに与えられるリセット信号R(図2には図示せず)をも用いる。リセット信号Rが能動的となると、すべてのクロックモジュール22a〜22dが前記他の中間状態52に切換わる(この瞬時で選択状態にあるクロックモジュールは、自身のクロック信号が関連の周期の終了直前にとる論理レベルを有する場合にこの自身のクロック信号周期の終了まで前述した切換えを延期するようにするのが好ましい)。
クロックモジュール22a〜22dはリセット信号が能動状態にある限り前記他の中間状態52に保たれる。リセット信号がもはや能動状態でなくなると、クロックモジュール22a〜22dの選択信号“m”が受動状態にあればこのクロックモジュール22a〜22dは前記他の中間状態52から基礎の非選択状態50に切換わる。クロックモジュール22a〜22dの選択信号“m”が能動状態であると、出力クロック信号α0も論理的な高レベルにあればこのクロックモジュール22a〜22dは前記他の中間状態52から中間状態54に切換わる。従って、能動リセット信号後は、たとえ供給されたクロック信号がリセット信号前に欠落していても、或いはすべてのクロックモジュールが基礎の非選択状態にあった場合でも1つのクロックモジュール22a〜22dが常に選択状態に再び切換わることができる。
図6は、条件回路60及びクロックオン/オフスイッチ回路62を有するクロックモジュールの一実施例を示す。この条件回路60は、選択信号“m”、出力クロック信号α0、クロックモジュールの自身のクロック信号αi及びリセット信号Rに対する入力端を有する。この条件回路60はクロックオン/オフスイッチ回路62に結合された出力端をも有する。クロックオン/オフスイッチ回路62も前記の自身のクロック信号αiを受ける。クロックオン/オフスイッチ回路62の出力端はクロックモジュールの出力端を構成し、この出力端が合成ユニット(図示せず)に結合されている。
図7はクロックオン/オフスイッチ回路62の一実施例を示す。この回路はフリップフロップ70を有し、このフリップフロップは一例として交差結合された一対のNORゲート72,74より成っている。クロック信号αiに対する入力端はフリップフロップ70のリセット入力端RESETに結合されているとともに順次にインバータ78及びNORゲート76を経てフリップフロップ70のセット入力端SETに結合されている。NORゲート76はクロック信号αiのみならず選択信号sの反転をも受ける。動作中クロックオン/オフスイッチ回路62はこれが選択信号sによって選択された場合にクロック信号αiを通す。このクロックオン/オフスイッチ回路62は、クロック信号αiが論理的高レベルになった場合又はその後にのみ選択信号sの受動スイッチングが効果を有するようにする。従って、クロック信号αiが論理的低レベルにあるクロック期間が常に完了されるようになる。選択信号が能動的(高レベル)である限り、クロック信号αiはフリップフロップ70をセット状態からリセット状態に且つその逆に連続的に切換える。選択信号sが受動的(低レベル)である場合、フリップフロップ70はリセット状態に保たれる。選択信号sが受動状態になった際にフリップフロップ70がセット状態にある場合には、フリップフロップ70はクロック信号αiの次の縁部のみに応答してリセット状態に切換わる。
図8は条件回路60の一実施例を示す。本例のこの条件回路は、7つの入力端と3つの出力端とを有する機能ブロック80を有する状態機械として構成されている。これら3つの出力端は7つの入力端のうちの3つの入力端に戻し結合されている。他の入力端は自身のクロック信号αi、クロック出力信号α0、選択信号m及びリセット信号Rをそれぞれ受ける。機能ブロック80はその出力端に入力の合成論理関数として(蓄積無く)信号を生じる。その結果、機能ブロック80の出力端における信号の組合せは自身のクロック信号αi、出力クロック信号α0、選択信号mi及びリセット信号Rによる影響の下で一連の状態を順次にとる。
クロック選択回路全体としての状態は機能ブロック80の出力端における信号の組合せの状態と、クロックオン/オフスイッチ回路の状態との合成となる。(状態がフリップフロップ70の状態に相当する図7におけるように)クロックオン/オフスイッチ回路が2つの可能な状態を有する場合には、原理的に機能ブロック80の出力端における信号の組合せの各状態に対しクロック選択回路の2つの状態がある。
図9は、機能ブロック80の出力端における信号の組合せがとる状態の状態線図を示す。この状態線図は基礎の非選択状態q0を有する。条件回路は、選択信号miが能動状態で出力クロック信号α0が低レベルであるか或いはリセット信号rが能動状態である場合に前記状態q0から第1の中間状態q1に切換わる。条件回路はこの第1の中間状態q1から基礎の非選択状態q0に戻るように切換わるか或いは第2の中間状態q2に切換わることができる。条件回路は、選択信号miが能動的で、リセット信号rが能動的でなく、出力クロック信号α0が高レベルにある場合に第1の中間状態q1から第2の中間状態q2に切換わる。条件回路は、選択信号mi及びリセット信号rが能動状態でない場合に第1の中間状態q1から基礎の非選択状態q0に切換わる。条件回路は、入力クロック信号αiが低レベルであり、リセット信号rが能動状態でない場合に第2の中間状態q2から選択状態q3に切換わる。リセット信号rが能動状態である場合には、条件回路は第2の中間状態q2から第1の中間状態q1に切換わる。条件回路は、選択信号miが能動状態でなく、入力クロック信号αiが低レベルにあり、リセット信号rが能動状態でない場合に選択状態q3から予備非選択状態q4に切換わる。条件回路は、リセット信号rが能動状態の場合選択状態q3から第2の中間状態q2に切換わる。条件回路は予備非選択状態q4から3つの状態へ切換え、すなわち第1の他の予備非選択状態q5への切換えと、第2の他の予備非選択状態q6への切換えと、選択状態q3への戻る切換えとを行なうことができる。最後の切換えは、選択信号miが再び能動状態であり、一方リセット信号rは能動状態でない場合に行なわれる。条件回路は、リセット信号rが能動状態である場合に予備非選択状態q4から第2の他の予備非選択状態q6に切換わる。条件回路は、リセット信号rと選択信号miとが能動状態でなく、入力クロック信号が高レベルにある場合に予備非選択状態q4から第1の他の予備非選択状態q5に切換わる。条件回路は、第1及び第2の予備非選択状態q5,q6から無条件で基礎の非選択状態q0に切換わる。
条件回路は、選択状態q3においてのみクロックオン/オフスイッチ回路に対して能動的な選択信号sを発生する。
各状態q0,q1,q2,q3,q4,q5,q6は機能ブロック80の出力端におけるそれぞれの信号の組合せに応答する。これらの信号の組合せは、いかなる可能な状態遷移に対しても機能ブロック80の出力信号の1つのみが変化するように選択される。より多くの信号が同時に変化しないようにすることにより、条件回路で競合が生じるおそれがないようにする。
動作中この状態線図では、選択信号miが能動状態になった後で出力クロック信号α0の低−高レベル遷移後で入力クロック信号αiが低レベルになると直ちに条件回路は選択状態q3に入る。従って、条件回路は、出力クロック信号α0に基づいて、以前に能動状態であったクロック選択回路がもはや選択状態にないということを結論するまで待つ。入力クロック信号αiが低レベルとなる必要があるという条件を課することにより、クロックオン/オフスイッチ回路の入力端に不安定な状態が生じるのを防止する。このような状態は、入力クロック信号αiが遷移した丁度その時にクロックオン/オフスイッチ回路の選択信号sが能動状態になった場合に生じるものであり、その後にクロックオン/オフスイッチ回路は選択信号sの変化に応答しなくなるようにする必要がある。
選択信号miが受動状態になると、この選択信号miが入力クロック信号αiの低−高レベル遷移までこの受動状態を維持している場合のみ条件回路は基礎の非選択状態q0に戻るように切換わる。さもないと,条件回路は選択した状態を維持する。この場合は、第2の中間状態q2に達した後短期間選択信号miが消滅した場合も生じる。従って、選択信号miの短期間の中断がクロック信号α0の不必要な中断を生ぜしめなくする。
リセット信号rが能動的である場合には、条件回路は第1の中間状態q1に切換わり、条件回路はこの第1の中間状態からリセット信号rの非能動化に応答して選択状態q3に、又は選択信号miに応答して基礎の非選択状態q0に切換わる。
【図面の簡単な説明】
図1は、異なるクロック選択ユニットを有する回路を示す。
図2は、本発明による回路に用いるクロック選択ユニットの一実施例を示す。
図3は、本発明による回路の一実施例に対するクロックモジュールの状態線図を示す。
図4は、本発明による回路の一実施例に対するタイミング線図を示す。
図5は、本発明による回路の一実施例に対する他の状態線図を示す。
図6は、本発明による回路に対するクロックモジュールの一実施例を示す。
図7は、本発明による回路に対するクロックオン/オフスイッチの一実施例を示す。
図8は、本発明による回路に対する条件回路の一実施例を示す。
図9は、本発明による条件回路に対する状態線図の一実施例を示す。」
Claims (5)
- 複数のクロックモジュールが設けられている回路であって、各クロックモジュールが、
−自身のクロック信号に対するクロック入力端と、
−クロック出力端と、
−選択信号を受ける選択入力端と
を有し、各クロックモジュールは選択信号による制御の下で、選択状態と非選択状態との間で切換わるようになっており、これらの状態ではそれぞれ自身のクロック信号がクロック出力端に通過する及び通過しないようになっており、各クロックモジュールは選択信号による非選択後で非選択状態に切換わる前に自身のクロック信号の一周期の終了を待つようになっており、各クロックモジュールは、他のすべてのクロックモジュールが非選択状態にあるという条件が満足された場合に、選択終了による選択後で自身のクロック信号の一周期の開始後にのみ選択状態に切換わるようになっており、
前記クロックモジュールのうちの少なくとも2つのクロックモジュールが論理的に同一であり、これら2つのクロックモジュールの各々が、共通信号ラインに結合されたホールドオフ入力端を有し、このクロックモジュールは、すべてのクロックモジュールが非選択状態にあるということを表わすホールドオフ入力端における信号の検出により前記条件を検査するようになっており、
共通信号ラインがクロック出力端に結合され、自身のクロック信号の周期が、予め定めた種類のエッジで終了し、前記少なくとも2つのクロックモジュールの各々が、選択信号の変化後に、前記予め定めた種類のエッジに対応して生じる出力信号の通過エッジに基づいて他のクロックモジュールでの非選択状態への遷移を検出するようになっている回路。 - 請求の範囲1に記載の回路において、前記少なくとも2つのクロックモジュールの各々に、リセット信号を受けるリセット入力端が設けられており、これら少なくとも2つのクロックモジュールの各々はリセット信号に対応してリセット状態に切換わるように構成され、これら少なくとも2つのクロックモジュールの各々は、当該クロックモジュールがまだ選択信号により選択されていない場合にリセット信号の終了後前記リセット状態から非選択状態に切換わり、当該クロックモジュールが選択信号により既に選択されている場合にリセット信号の終了後リセット状態から選択状態に切換わるようになっていることを特徴とする回路。
- 請求の範囲1又は2に記載の回路において、複数個のクロック源が設けられ、各クロックモジュールのクロック入力端がそれぞれのクロック源に接続されていることを特徴とする回路。
- 請求の範囲3に記載の回路において、クロック源が非同期であることを特徴とする回路。
- 請求の範囲1〜4のいずれか一項に記載の回路において、データ処理ユニットが設けられ、このデータ処理ユニットのデータ処理工程が前記クロック出力端を介してクロック動作されるようになっていることを特徴とする回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP96203604.2 | 1996-12-18 | ||
EP96203604 | 1996-12-18 | ||
PCT/IB1997/001547 WO1998027649A2 (en) | 1996-12-18 | 1997-12-08 | Clock multiplexer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000507070A JP2000507070A (ja) | 2000-06-06 |
JP3887025B2 true JP3887025B2 (ja) | 2007-02-28 |
Family
ID=8224721
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP52749098A Expired - Fee Related JP3887025B2 (ja) | 1996-12-18 | 1997-12-08 | クロックマルチプレクサ |
Country Status (5)
Country | Link |
---|---|
US (1) | US5911064A (ja) |
EP (1) | EP0886918B1 (ja) |
JP (1) | JP3887025B2 (ja) |
DE (1) | DE69733814T2 (ja) |
WO (1) | WO1998027649A2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6324652B1 (en) * | 1999-01-15 | 2001-11-27 | 3Com Corporation | Asynchronous switching circuit for multiple indeterminate bursting clocks |
JP4199473B2 (ja) * | 2002-04-03 | 2008-12-17 | 株式会社ルネサステクノロジ | 同期クロック位相制御回路 |
US6970045B1 (en) | 2003-06-25 | 2005-11-29 | Nel Frequency Controls, Inc. | Redundant clock module |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4282493A (en) * | 1979-07-02 | 1981-08-04 | Motorola, Inc. | Redundant clock signal generating circuitry |
US5444714A (en) * | 1992-11-30 | 1995-08-22 | Samsung Electronics Co., Ltd. | Communication and exchange processing system |
-
1997
- 1997-12-08 EP EP97913398A patent/EP0886918B1/en not_active Expired - Lifetime
- 1997-12-08 WO PCT/IB1997/001547 patent/WO1998027649A2/en active IP Right Grant
- 1997-12-08 JP JP52749098A patent/JP3887025B2/ja not_active Expired - Fee Related
- 1997-12-08 DE DE69733814T patent/DE69733814T2/de not_active Expired - Lifetime
- 1997-12-11 US US08/988,711 patent/US5911064A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2000507070A (ja) | 2000-06-06 |
WO1998027649A3 (en) | 1998-08-27 |
EP0886918A2 (en) | 1998-12-30 |
EP0886918B1 (en) | 2005-07-27 |
US5911064A (en) | 1999-06-08 |
WO1998027649A2 (en) | 1998-06-25 |
DE69733814D1 (en) | 2005-09-01 |
DE69733814T2 (de) | 2006-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2688166B2 (ja) | 有限状態機械において非同期事象を管理する装置及び方法 | |
JPH02181677A (ja) | Lsiのテストモード切替方式 | |
JP3887025B2 (ja) | クロックマルチプレクサ | |
JPH0682146B2 (ja) | スキヤンパス方式の論理集積回路 | |
KR950012058B1 (ko) | 레지스터 제어 회로 | |
KR100266691B1 (ko) | 홀드/리셋 모드 선택 카운터 및 그 실행방법 | |
US5615390A (en) | System for determining and controlling the input/output mode of input/output terminal of microcomputer using reset signal change point detection circuit | |
US6201422B1 (en) | State machine, semiconductor device and electronic equipment | |
JPS6331935B2 (ja) | ||
US6175257B1 (en) | Integrated circuit comprising a master circuit working at a first frequency to control slave circuits working at a second frequency | |
KR200155054Y1 (ko) | 카운터 회로 | |
US5991906A (en) | Semiconductor integrated circuit device and its test method | |
JP2003185706A (ja) | テストモード設定回路 | |
JPS6378075A (ja) | 論理装置 | |
JPH06342043A (ja) | 半導体集積回路装置及びそのテスト方法 | |
JP3341421B2 (ja) | 計数回路 | |
JP3157662B2 (ja) | Lsi診断制御回路 | |
JPS60119699A (ja) | デ−タ処理装置 | |
JPH08251017A (ja) | 順序回路のテスト制御回路およびそのテスト方法 | |
JPS62182937A (ja) | テストモ−ド設定回路 | |
JPH0799434A (ja) | 低消費電力化回路 | |
JPH10124455A (ja) | シリアル通信回路 | |
JPH0735824A (ja) | スキャンパス回路 | |
JPH0683040B2 (ja) | 選択制御回路 | |
JPH04287421A (ja) | A/d若しくはd/a変換器の起動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060328 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060315 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060623 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060807 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060925 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061114 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061124 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091201 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091201 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101201 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |