JP2012124259A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2012124259A JP2012124259A JP2010272591A JP2010272591A JP2012124259A JP 2012124259 A JP2012124259 A JP 2012124259A JP 2010272591 A JP2010272591 A JP 2010272591A JP 2010272591 A JP2010272591 A JP 2010272591A JP 2012124259 A JP2012124259 A JP 2012124259A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- pair
- injection
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 119
- 239000000758 substrate Substances 0.000 claims abstract description 81
- 230000004888 barrier function Effects 0.000 claims abstract description 74
- 238000002347 injection Methods 0.000 claims description 183
- 239000007924 injection Substances 0.000 claims description 183
- 238000002513 implantation Methods 0.000 claims description 11
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 abstract description 53
- 230000007257 malfunction Effects 0.000 abstract description 16
- 230000000694 effects Effects 0.000 abstract description 11
- 230000002265 prevention Effects 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 68
- 239000012535 impurity Substances 0.000 description 35
- 201000002486 asphyxiating thoracic dystrophy 2 Diseases 0.000 description 21
- 238000002955 isolation Methods 0.000 description 15
- 101100351711 Arabidopsis thaliana PEX14 gene Proteins 0.000 description 9
- 239000010410 layer Substances 0.000 description 9
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 101100206633 Arabidopsis thaliana PED1 gene Proteins 0.000 description 7
- 201000002487 asphyxiating thoracic dystrophy 1 Diseases 0.000 description 5
- 102100029100 Hematopoietic prostaglandin D synthase Human genes 0.000 description 4
- 101000988802 Homo sapiens Hematopoietic prostaglandin D synthase Proteins 0.000 description 4
- 101150017965 PGD1 gene Proteins 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- CIMMACURCPXICP-PNQRDDRVSA-N prostaglandin D1 Chemical compound CCCCC[C@H](O)\C=C\[C@@H]1[C@@H](CCCCCCC(O)=O)[C@@H](O)CC1=O CIMMACURCPXICP-PNQRDDRVSA-N 0.000 description 4
- BHMBVRSPMRCCGG-OUTUXVNYSA-N prostaglandin D2 Chemical compound CCCCC[C@H](O)\C=C\[C@@H]1[C@@H](C\C=C/CCCC(O)=O)[C@@H](O)CC1=O BHMBVRSPMRCCGG-OUTUXVNYSA-N 0.000 description 4
- BHMBVRSPMRCCGG-UHFFFAOYSA-N prostaglandine D2 Natural products CCCCCC(O)C=CC1C(CC=CCCCC(O)=O)C(O)CC1=O BHMBVRSPMRCCGG-UHFFFAOYSA-N 0.000 description 4
- 230000001939 inductive effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】出力トランジスタの形成領域から他の素子の形成領域への電子の移動を抑制する効果が高く、素子の誤動作を抑制できる半導体装置を提供する。
【解決手段】半導体基板ＳＵＢと、１対の注入元素子ＤＲと、アクティブバリア構造ＡＢと、ｐ型接地領域ＰＧＤとを備える。半導体基板ＳＵＢは主表面を有し、かつ内部にｐ型領域を有する。１対の注入元素子ＤＲは、ｐ型領域上であって主表面に形成される。アクティブバリア構造ＡＢは、主表面において１対の注入元素子ＤＲに挟まれる領域に配置される。ｐ型接地領域ＰＧＤは、主表面において１対の注入元素子ＤＲに挟まれる領域を避けて１対の注入元素子ＤＲおよびアクティブバリア構造ＡＢよりも主表面の端部側に形成され、かつｐ型領域に電気的に接続された、接地電位を印加可能な領域である。ｐ型接地領域ＰＧＤは、１対の注入元素子ＤＲに挟まれる領域と隣り合う領域において分断されている。
【選択図】図３
【解決手段】半導体基板ＳＵＢと、１対の注入元素子ＤＲと、アクティブバリア構造ＡＢと、ｐ型接地領域ＰＧＤとを備える。半導体基板ＳＵＢは主表面を有し、かつ内部にｐ型領域を有する。１対の注入元素子ＤＲは、ｐ型領域上であって主表面に形成される。アクティブバリア構造ＡＢは、主表面において１対の注入元素子ＤＲに挟まれる領域に配置される。ｐ型接地領域ＰＧＤは、主表面において１対の注入元素子ＤＲに挟まれる領域を避けて１対の注入元素子ＤＲおよびアクティブバリア構造ＡＢよりも主表面の端部側に形成され、かつｐ型領域に電気的に接続された、接地電位を印加可能な領域である。ｐ型接地領域ＰＧＤは、１対の注入元素子ＤＲに挟まれる領域と隣り合う領域において分断されている。
【選択図】図３
Description
本発明は半導体装置に関し、特にアクティブバリア構造を有する半導体装置に関するものである。
自動車、モータ駆動、オーディオアンプなどに使用される製品において、配線などのＬ（自己インダクタンス）負荷により逆起電力が生じ、出力トランジスタのドレイン（ｎ型領域）が負電位になる場合がある。この場合、その負電位によって電子がドレインからｐ型基板に注入され、そのｐ型基板を介して出力トランジスタの形成領域から他の素子の形成領域へ移動することにより、その他の素子が誤動作する問題がある。
このようにｐ型基板に注入された電子が周辺の素子に影響を与えることを抑制するために、たとえば特開２００９−１７７０８７号公報（特許文献１）に記載される半導体装置が考えられる。この公報に開示される半導体装置は、保護したいＣＭＯＳ（Complementary Metal Oxide Semiconductor）回路の周囲を取り囲むように高濃度不純物拡散領域が設けられ、この高濃度不純物拡散領域に接地電圧が印加される。
しかし上記公報に開示される半導体装置においても、特に半導体装置の微細化が進めば、保護したい回路の周囲の回路からの電子の注入が避けられなくなる可能性がある。
また上記と別の対策として、出力トランジスタの形成領域と他の素子の形成領域との間にアクティブバリア領域を形成する方法がある。このアクティブバリア領域は、フローティング電位を有するｐ型領域とｎ型領域とが導電層によりオーミック接続されることにより構成されている。
つまり、ｐ型基板に注入された電子は、ｐ型基板内で再結合により消滅するか、アクティブバリア領域のｎ型領域に取り込まれる。電子がアクティブバリア領域のｎ型領域に取り込まれることにより、そのｎ型領域が＋電位となる。アクティブバリア領域ではフローティング電位を有するｐ型領域とｎ型領域とが導電層によりオーミック接続されているため、そのｎ型領域が＋電位となると、これを相殺するためにアクティブバリア領域のｐ型領域が−電位となる。アクティブバリア領域のｐ型領域が−電位となると、ｐ型基板に注入された電子は−電位のｐ型領域よりも先に進みにくくなる。これにより、アクティブバリア領域から他の素子形成領域に電子が到達しにくくなり、他の素子の誤動作が抑制される。
ところが、特に出力トランジスタの形成領域と他の素子の形成領域との間隔が小さくなれば、アクティブバリア領域を設けても、ｐ型基板に注入された電子が他の素子の形成領域へ到達しやすくなり、その他の素子が誤動作を生じやすくなる。
本発明は、上記の問題に鑑みなされたものである。その目的は、出力トランジスタの形成領域から他の素子の形成領域への電子の移動を抑制する効果が高く、素子の誤動作を抑制できる半導体装置を提供することである。
本発明の一実施例による半導体装置は、半導体基板と、１対の注入元素子と、アクティブバリア構造と、ｐ型接地領域とを備える。上記半導体基板は主表面を有し、かつ内部にｐ型領域を有する。上記１対の注入元素子は、ｐ型領域上であって主表面に形成される。上記アクティブバリア構造は、主表面において１対の注入元素子に挟まれる領域に配置される。上記ｐ型接地領域は、主表面において１対の注入元素子に挟まれる領域を避けて１対の注入元素子およびアクティブバリア構造よりも主表面の端部側に形成され、かつｐ型領域に電気的に接続された、接地電位を印加可能な領域である。上記ｐ型接地領域は、１対の注入元素子に挟まれる領域と隣り合う領域において分断されている。
本発明の他の実施例による半導体装置は、半導体基板と、１対の注入元素子と、アクティブバリア構造と、ｐ型接地領域と、ｎ型領域とを備える。上記半導体基板は主表面を有し、かつ内部にｐ型領域を有する。上記１対の注入元素子は、ｐ型領域上であって主表面に形成される。上記アクティブバリア構造は、主表面において１対の注入元素子に挟まれる領域に配置される。上記ｐ型接地領域は、主表面において１対の注入元素子に挟まれる領域を避けて１対の注入元素子およびアクティブバリア構造よりも主表面の端部側に形成され、かつｐ型領域に電気的に接続された、接地電位を印加可能な領域である。上記ｎ型領域は、主表面において１対の注入元素子の各々とｐ型接地領域との間に配置される。
本発明のさらに他の実施例による半導体装置は、半導体基板と、１対の注入元素子と、アクティブバリア構造と、ｎ型接地領域と、ｐ型接地領域とを備える。上記半導体基板は主表面を有し、かつ内部にｐ型領域を有する。上記１対の注入元素子は、ｐ型領域上であって主表面に形成される。上記アクティブバリア構造は、主表面において１対の注入元素子に挟まれる領域に配置される。上記ｎ型接地領域は、主表面において１対の注入元素子に挟まれる領域に配置された、接地電位を印加可能な領域である。上記ｐ型接地領域は、主表面において１対の注入元素子に挟まれる領域を避けて１対の注入元素子、アクティブバリア構造およびｎ型接地領域よりも主表面の端部側に形成され、かつｐ型領域に電気的に接続された、接地電位を印加可能な領域である。
本発明の一実施例にしたがう半導体装置によれば、１対の注入元素子のうち一方から出て半導体基板の内部（ｐ型領域）に注入された電子は、ｐ型接地領域の方へ誘引される。ここでｐ型接地領域は１対の注入元素子に挟まれる領域と隣り合う領域において分断されるため、１対の注入元素子の一方から他方へ電子が回り込んで到達することが抑制される。
本発明の他の実施例にしたがう半導体装置によれば、１対の注入元素子のうち一方から出て半導体基板の内部（ｐ型領域）に注入された電子は、ｐ型接地領域の方へ誘引される。ここでｐ型接地領域と１対の注入元素子の各々との間にはｎ型領域が配置されており、このｎ型領域が抵抗として機能するため、１対の注入元素子の一方から出てｎ型領域に達した電子はｎ型領域から１対の注入元素子の他方へ進入しにくくなる。このため一方の注入元素子から出てｎ型領域に達した電子が、回り込んで他方の注入元素子へ到達することが抑制される。
本発明のさらに他の実施例にしたがう半導体装置によれば、１対の注入元素子のうち一方から出て半導体基板の内部（ｐ型領域）に注入された電子は、他方の注入元素子の方へ進む途中にｎ型接地領域に達する。ｎ型接地領域に達した電子は当該ｎ型接地領域に印加された接地電位により半導体基板から引き抜かれるため他方の注入元素子へ到達しにくくなる。このため一方の注入元素子から出てｎ型領域に達した電子が、他方の注入元素子に入り込むことが抑制される。
以下、本発明の実施の形態について図に基づいて説明する。
（実施の形態１）
まず半導体基板ＳＵＢの主表面における各素子形成領域の配置について図１を用いて説明する。
（実施の形態１）
まず半導体基板ＳＵＢの主表面における各素子形成領域の配置について図１を用いて説明する。
図１を参照して、本実施の形態の半導体装置は、半導体基板ＳＵＢの主表面に、たとえば電源回路の形成領域と、ロジック回路の形成領域と、入出力回路Ｉ／Ｏの形成領域と、プリドライバＰｒｅＤＲの形成領域と、注入元素子（ドライバ）ＤＲの形成領域と、ｐ型接地領域ＰＧＤとを有している。これらの形成領域のそれぞれは、たとえばトレンチ分離構造よりなる素子分離構造により半導体基板ＳＵＢの主表面において互いに分離されている。
ここで電源回路はロジック回路や入出力回路Ｉ／Ｏを起動するための電源電圧を供給するためのものである。ロジック回路は、論理回路などの制御回路を有しており、たとえば複数のＭＩＳ（Metal Insulator Semiconductor）トランジスタなどにより構成されている。入出力回路Ｉ／Ｏはロジック回路と注入元素子ＤＲとの間で電気信号を入出力する回路である。またプリドライバＰｒｅＤＲは、電源回路がロジック回路に供給する電源電圧を昇圧する回路が形成された領域である。電源回路がロジック回路に供給する電源電圧は、注入元素子ＤＲを駆動するために必要な電圧値よりも低い。このため電源回路やロジック回路と注入元素子ＤＲとの間に配置されるプリドライバＰｒｅＤＲが、電源電圧を、注入元素子ＤＲを動作できる程度の電圧値にまで昇圧する。
注入元素子ＤＲの形成領域は、電源回路の形成領域、ロジック回路の形成領域、入出力回路Ｉ／Ｏの形成領域およびプリドライバＰｒｅＤＲの形成領域を挟み込むように半導体基板ＳＵＢの主表面の両側に配置されている。ｐ型接地領域ＰＧＤは、接地電位を印加されたｐ型領域であり、電源回路、ロジック回路、入出力回路Ｉ／Ｏ、プリドライバＰｒｅＤＲ、および注入元素子（ドライバ）ＤＲの形成領域よりも半導体基板の主表面において外周側（主表面の端部側）に配置され、かつこれらの領域を取り囲むように形成されている。この注入元素子ＤＲの形成領域は、出力用素子が形成された領域である
次に、注入元素子ＤＲの具体的な構造について図２を用いて説明する。
次に、注入元素子ＤＲの具体的な構造について図２を用いて説明する。
図２を参照して、注入元素子ＤＲの出力用素子には、埋め込みｎ型拡散領域ＮＥと、ｎ型エピタキシャル層ＥＮと、高耐圧のLow sideのＭＩＳトランジスタと、高耐圧のHigh sideのＭＩＳトランジスタとが含まれている。
半導体基板ＳＵＢの内部には、ｐ型不純物領域ＰＳＲ（ｐ型領域）が形成されている。このｐ型不純物領域ＰＳＲとｐｎ接合を構成するように、埋め込みｎ型拡散領域ＮＥと、エピタキシャル層ＥＮと、ｎ-拡散領域ＮＮＲと、ｎ型拡散領域ＮＲとを有するｎ型の領域が形成されている。
エピタキシャル層ＥＮ上においてｎ-拡散領域ＮＮＲと隣接するようにｐ-拡散領域ＰＰＲが形成されており、ｐ-拡散領域ＰＰＲ内の半導体基板ＳＵＢの主表面には、ｎ型拡散領域ＮＲとｐ型拡散領域ＰＲとが互いに隣り合って形成されている。
Low sideおよびHigh sideのＭＩＳトランジスタの各々は、ソース領域ＳＯとしてのｎ型拡散領域ＮＲ（接地端子ＧＮＤと接続）と、ドレイン領域ＤＲＮとしてのｎ型拡散領域ＮＲ（High sideと接続）と、ゲート絶縁膜ＧＩと、ゲート電極ＧＥとを主に有している。ソース領域ＳＯはｐ-拡散領域ＰＰＲの内部に形成されており、ドレイン領域ＤＲＮはｎ-拡散領域ＮＮＲの内部に形成されている。またソース領域ＳＯはｐ型拡散領域ＰＲと隣り合うように形成されている。ゲート電極ＧＥは、ソース領域ＳＯとドレイン領域ＤＲＮとに挟まれる半導体基板ＳＵＢの主表面上に、ゲート絶縁膜ＧＩを介在して形成されている。
また半導体基板ＳＵＢの主表面上には層間絶縁膜ＦＩが形成されており、半導体基板ＳＵＢの内部においてＭＩＳトランジスタの周囲はトレンチ分離構造ＴＩに囲まれている。トレンチ分離構造ＴＩは、半導体基板ＳＵＢの主表面に形成されたトレンチＴＲと、そのトレンチＴＲの内部に埋め込まれたたとえばシリコン酸化膜などの埋め込み絶縁層ＥＩとを有する。トレンチ分離構造ＴＩは、Low sideのＭＩＳトランジスタの形成領域とHigh sideのＭＩＳトランジスタの形成領域とを電気的に分離する。
High sideのＭＩＳトランジスタのドレイン領域ＮＲにはＶｃｃ電位が印加可能に構成されており、Low sideのＭＩＳトランジスタのソース領域ＮＲにはＧＮＤ電位が印加可能に構成されている。High sideのＭＩＳトランジスタのソース領域ＮＲとLow sideのＭＩＳトランジスタのドレイン領域ＮＲとは、出力端子（たとえば半導体チップのボンディングパッド）に電気的に接続されている。この出力端子は、外部装置の誘導性負荷と電気的に接続される場合がある。
次に、注入元素子ＤＲおよびｐ型接地領域ＰＧＤの周辺の構造について図１、図３〜図５を用いて説明する。
図３を参照して、たとえば図２の構成を有する複数の注入元素子ＤＲの形成領域の各々の周囲は、半導体基板ＳＵＢの主表面においてトレンチ分離構造ＴＩによって取り囲まれている。その注入元素子ＤＲの周囲を取り囲むトレンチ分離構造ＴＩの外周は、半導体基板ＳＵＢの主表面においてさらにアクティブバリア領域ＡＢにより取り囲まれている。このアクティブバリア領域ＡＢの外周には、ｐ型領域（ｐ型拡散領域ＰＥおよびｐ-拡散領域ＰＰＲ）が配置されている。
図３および図４を参照して、トレンチ分離構造ＴＩは、上記と同様、半導体基板ＳＵＢの主表面に形成されたトレンチＴＲと、そのトレンチＴＲの内部を埋め込む埋め込み絶縁層ＥＩとを有している。アクティブバリア領域ＡＢは、互いに半導体基板ＳＵＢの主表面に形成されたｐ型領域（ｐ型バリア領域）とｎ型領域（ｎ型バリア領域）とを含んでいる。アクティブバリア領域ＡＢを構成するｐ型領域とｎ型領域とは互いにオーミック接続されている。
アクティブバリア領域ＡＢのｐ型領域は、埋め込みｐ型拡散領域ＰＥと、ｐ-拡散領域ＰＰＲと、ｐ型拡散領域ＰＲとを有している。埋め込みｐ型拡散領域ＰＥは、半導体基板ＳＵＢの内部のｐ型不純物領域ＰＳＲと接するようにｐ型不純物領域ＰＳＲ上に形成されている。ｐ-拡散領域ＰＰＲは埋め込みｐ型拡散領域ＰＥ上に形成されており、ｐ型拡散領域ＰＲはｐ-拡散領域ＰＰＲ内の半導体基板ＳＵＢの主表面に形成されている。
アクティブバリア領域ＡＢのｎ型領域は、ｎ-拡散領域ＮＮＲと、ｎ型拡散領域ＮＲとを有している。ｎ-拡散領域ＮＮＲは、半導体基板ＳＵＢの内部のｐ型不純物領域ＰＳＲと接してｐｎ接合を構成するようにｐ型不純物領域ＰＳＲ上に形成されている。ｎ型拡散領域ＮＲは、ｎ型拡散領域ＮＮＲ内の半導体基板ＳＵＢの主表面に形成されている。
本実施の形態においては、アクティブバリア領域のｐ型領域ＰＥ、ＰＰＲ、ＰＲがｎ型領域ＮＮＲ、ＮＲよりも内周側、すなわちそれぞれの注入元素子形成領域ＤＲに近い側に配置されている。
図５を参照して、ｐ型接地領域ＰＧＤは、ｐ-拡散領域ＰＰＲ内の半導体基板ＳＵＢの主表面に形成されたｐ型拡散領域ＰＲにより構成されている。このｐ-拡散領域ＰＰＲは埋め込みｐ型拡散領域ＰＥを介在して半導体基板ＳＵＢの内部のｐ型不純物領域ＰＳＲ上に形成されている。
このｐ型接地領域ＰＧＤは、半導体基板ＳＵＢ内に形成されたｐ型不純物領域ＰＳＲに電気的に接続されている。つまりｐ型接地領域ＰＧＤは、ｐ-拡散領域ＰＰＲおよび埋め込みｐ型拡散領域ＰＥを介在してｐ型不純物領域ＰＳＲに電気的に接続されている。このｐ型接地領域ＰＧＤには接地電位を印加することが可能となっている。
図１および図３を参照して、ｐ型接地領域ＰＧＤは、半導体基板ＳＵＢの主表面において、注入元素子ＤＲ、アクティブバリア領域ＡＢ、電源回路、ロジック回路などの各形成領域よりも端部側（外周側）に形成されている。ｐ型接地領域ＰＧＤは、半導体基板ＳＵＢの外形に沿って枠状となるように半導体基板ＳＵＢの主表面に形成されている。
ｐ型接地領域ＰＧＤは、半導体基板ＳＵＢの主表面において互いに隣り合う１対の注入元素子ＤＲの形成領域間に挟まれた領域ＳＷＲを避けて形成されている。つまり、ｐ型接地領域ＰＧＤは、互いに隣り合う１対の注入元素子ＤＲの形成領域の間に挟まれた領域ＳＷＲには形成されていない。
またｐ型接地領域ＰＧＤは、半導体基板ＳＵＢの主表面において互いに隣り合う１対の注入元素子ＤＲの形成領域間に挟まれた領域ＳＷＲに隣り合う領域において分断されている。ここで上記領域ＳＷＲに隣り合う領域とは、半導体基板ＳＵＢの主表面において上記領域ＳＷＲの位置からみて、互いに隣り合う１対の注入元素子ＤＲの形成領域同士が向かい合う方向に対して直交する方向に位置する領域を意味する。またｐ型接地領域ＰＧＤが分断されているとは、ｐ型接地領域ＰＧＤを構成するｐ型拡散領域ＰＲが連続的に繋がっておらず、ｐ型接地領域ＰＧＤを構成するｐ型拡散領域ＰＲ間にそれ以外の領域（たとえばｐ-拡散領域）が位置することを意味している。
また図１に示すように３以上（たとえば４つ）の注入元素子ＤＲの形成領域が一列に並んでいる場合には、１対の注入元素子ＤＲの形成領域に挟まれる領域ＳＷＲは２以上（たとえば３つ）存在している。この場合には、２以上の領域ＳＷＲのそれぞれの隣り合う領域においてｐ型接地領域ＰＧＤは分断されている。これによりｐ型接地領域ＰＧＤは、半導体基板ＳＵＢの主表面において半導体基板ＳＵＢの外形に沿って部分的に分断された断続的な枠状に形成されている。
このようにｐ型接地領域ＰＧＤは、注入元素子ＤＲの形成領域に隣り合う領域（図３における注入元素子ＤＲの上側）においては延在し、かつ１対の注入元素子ＤＲの形成領域に挟まれる領域ＳＷＲに隣り合う領域（図３における領域ＳＷＲの上側）においては分断されている。なおｐ型接地領域ＰＧＤは、上記領域ＳＷＲと隣り合う領域の全体において分断されて途切れていてもよく、また上記領域ＳＷＲと隣り合う領域の一部において分断されて途切れていてもよい。
分断されたｐ型接地領域ＰＧＤは、半導体基板ＳＵＢの主表面において、１対の注入元素子ＤＲの形成領域間の中心線（仮想の一点鎖線Ｃ−Ｃ）に対して線対称となるように配置されている。ここで分断されたｐ型接地領域ＰＧＤが線対称であるとは、分断されたｐ型接地領域ＰＧＤの中心線Ｃ−Ｃの図中左側の端部ＰＥＤ１と中心線Ｃ−Ｃとの距離Ｌ１が、中心線Ｃ−Ｃの図中右側の端部ＰＥＤ２と中心線Ｃ−Ｃとの距離Ｌ２にほぼ等しいことを意味する。
ｐ型接地領域ＰＧＤは、分断されることによって上記のように図中左側の端部ＰＥＤ１と図中右側の端部ＰＥＤ２とを有している。この図中左側の端部ＰＥＤ１と図中右側の注入元素子ＤＲとの最短距離Ｄおよび図中右側の端部ＰＥＤ２と図中左側の注入元素子ＤＲとの最短距離Ｄの各々は、図４に示す半導体基板ＳＵＢの厚みＴよりも大きい。ここで半導体基板ＳＵＢの厚みＴとは、素子分離構造が形成されていない半導体基板ＳＵＢの主表面から裏面までの長さである。
なお上記の図３の平面図においては、アクティブバリア領域ＡＢを構成する、図４に示す不純物領域ＮＲ、ＰＲの図示が省略されている。
なお図４および図５においては、図示の簡略化のため、注入元素子の具体的な構成は省略されており、その具体的構成は図２に示されている。また本実施の形態では、注入元素子形成領域ＤＲが半導体基板ＳＵＢの内部においてトレンチ分離構造ＴＩに囲まれている。しかしこれらの領域はトレンチ分離構造ＴＩ以外の素子分離構造（たとえばＬＯＣＯＳ（Local Oxidation of Silicon））により囲まれていてもよい。また注入元素子形成領域ＤＲを囲む素子分離構造は、たとえばｐ型領域とｎ型領域とを接合させたいわゆるｐｎ接合から構成されてもよい。
次に、本実施の形態の半導体装置の作用効果について比較例と対比して説明する。
動作時において、注入元素子ＤＲに含まれる出力用素子から半導体基板ＳＵＢ内に電子が注入されることがある。まず、そのことを説明する。
動作時において、注入元素子ＤＲに含まれる出力用素子から半導体基板ＳＵＢ内に電子が注入されることがある。まず、そのことを説明する。
図２を参照して、High sideのＭＩＳトランジスタがＯＮ状態で、Low sideのＭＩＳトランジスタがＯＦＦ状態の場合、電流はHigh sideのＭＩＳトランジスタから誘導性負荷に流れ込む。この状態から、High sideのＭＩＳトランジスタがＯＦＦ状態で、Low sideのＭＩＳトランジスタがＯＮ状態へと切り替わった場合、誘導性負荷は電流を引き続き流そうとする。これにより起電力が生じるため、Low sideのＭＩＳトランジスタのドレイン領域ＮＲに負電位が印加される。このため、Low sideのＭＩＳトランジスタ形成領域のｎ型領域ＮＲ、ＮＮＲ、ＥＰ、ＮＥとｐ型領域ＰＳＲとのｐｎ接合に順バイアスが印加され、注入元素子形成領域のｎ型領域ＮＲ、ＮＮＲ、ＥＰ、ＮＥから半導体基板ＳＵＢのｐ型領域に電子が注入される。
このように注入元素子ＤＲから半導体基板ＳＵＢ内に電子が注入された場合、その電子は低濃度のｐ型不純物領域ＰＳＲ内では再結合を起こし難い。このため、その注入された電子が他の注入元素子ＤＲへ到達することにより、他の注入元素子ＤＲが誤動作を生ずる場合がある。このような誤動作を防止するために、図６に示すように１対の注入元素子ＤＲの形成領域間に接地電位ＧＮＤとなるｐ型領域を設けることが考えられる。このｐ型領域は、半導体基板ＳＵＢ内のｐ型不純物領域ＰＳＲ上に順に形成された埋め込みｐ型拡散領域ＰＥと、ｐ-拡散領域ＰＰＲと、ｐ型拡散領域ＰＲとを有している。なお注入元素子ＤＲの形成領域と接地電位を有するｐ型領域ＰＥ、ＰＰＲ、ＰＲとの間にはトレンチ分離構造ＴＩが形成されている。
この図６の構成では、一方の注入元素子ＤＲから他方の注入元素子ＤＲへ向かう電子が、ｐ型拡散領域ＰＲに繋がる接地端子から吸収される。これにより一方の注入元素子ＤＲから他方の注入元素子ＤＲへの電子の拡散による到達が抑制される。
また図６の接地電位とされたｐ型領域に代えて、図７に示すように１対の注入元素子ＤＲの形成領域間に寄生ｎｐｎトランジスタＴＲＳを設けても図６と同様の効果を得ることができる。この寄生ｎｐｎトランジスタＴＲＳは、ｎ-拡散領域ＮＮＲとｎ型拡散領域ＮＲとを有する１対のｎ型領域間で、埋め込みｐ型拡散領域ＰＥと、ｐ-拡散領域ＰＰＲと、ｐ型拡散領域ＰＲとを有するｐ型領域を挟み込んだ構成を有している。
再び図６を参照して、ｐ型不純物領域ＰＳＲにおけるｐ型不純物の濃度が低いため、ｐ型不純物領域ＰＳＲの内部においては、進入した電子はホールと再結合を起こしにくい。
したがって、ｐ型不純物領域ＰＳＲの内部で拡散された電子は、主に以下の２つのルートのいずれかを選択して移動する。１つは図５や図６に示すように、ｐ型不純物領域ＰＳＲの内部の電子が半導体基板ＳＵＢの下部に吸い取られるルートである。もう１つは図５や図６に示すように、ｐ型拡散領域ＰＲに印加された接地電圧により、接地端子の方へ引き寄せられるルートである。後者のルートを選択する理由は、出力用素子形成領域のｎ型領域に印加された電圧ＯＥＲＶが負電位となっているため、この負電位よりも接地電圧の方が高くなるためである。電子は高い電位側へ移動しようとするため、出力用素子形成領域のｐ型不純物領域ＰＳＲへ入った電子は、接地電圧の印加された領域の方へ移動する。
したがって、ｐ型不純物領域ＰＳＲの内部で拡散された電子は、主に以下の２つのルートのいずれかを選択して移動する。１つは図５や図６に示すように、ｐ型不純物領域ＰＳＲの内部の電子が半導体基板ＳＵＢの下部に吸い取られるルートである。もう１つは図５や図６に示すように、ｐ型拡散領域ＰＲに印加された接地電圧により、接地端子の方へ引き寄せられるルートである。後者のルートを選択する理由は、出力用素子形成領域のｎ型領域に印加された電圧ＯＥＲＶが負電位となっているため、この負電位よりも接地電圧の方が高くなるためである。電子は高い電位側へ移動しようとするため、出力用素子形成領域のｐ型不純物領域ＰＳＲへ入った電子は、接地電圧の印加された領域の方へ移動する。
ここで、特に一方の注入元素子ＤＲと他方の注入元素子ＤＲとの距離が短くなれば、一方の注入元素子ＤＲからｐ型不純物領域ＰＳＲに進入し、注入元素子形成領域の間の領域に到達した電子の一部は、勢い余って注入元素子形成領域の間の領域を通過する。このため当該電子は、他方の注入元素子ＤＲの方へ到達しやすくなる。すると当該電子の進入に起因して、他方の注入元素子ＤＲが誤動作を起こしやすくなる。なお、他方の注入元素子ＤＲからｐ型不純物領域ＰＳＲに進入し、注入元素子形成領域の間の領域に到達した電子についても同様に、その一部が一方の注入元素子ＤＲの方へ到達し、一方の注入元素子ＤＲが誤動作を起こしやすくなる。図７の構成についても図６の構成と同様に誤動作が生じやすい。
また１対の注入元素子のように基板への電子の注入が双方向で発生する場合には、図８に示すように１対の注入元素子ＤＲ１、ＤＲ２の各々の周囲を取り囲むようにアクティブバリア領域ＡＢ１、ＡＢ２を配置することも考えられる。
図８を参照して、１対の注入元素子ＤＲ１、ＤＲ２の各々の周囲を取り囲むようにアクティブバリア領域ＡＢ１、ＡＢ２を配置する場合、たとえば注入元素子ＤＲ１から半導体基板ＳＵＢのｐ型不純物領域ＰＳＲに進入した電子の一部は、注入元素子ＤＲ２の方へ移動する。その途中に、当該電子は注入元素子ＤＲ１と注入元素子ＤＲ２との間に配置されるアクティブバリア領域ＡＢ２を構成するｎ型バリア領域に取り込まれる。
ここで、アクティブバリア領域のｎ型バリア領域とｐ型バリア領域とはオーミック接続されているため、ｎ型バリア領域に取り込まれた電子の一部は、配線で短絡したｐ型バリア領域から供給されるホールと再結合する。するとホールを供給したｐ型バリア領域は電位が低下する。アクティブバリア領域のｐ型バリア領域の電位が低下すると、ｐ型不純物領域ＰＳＲに注入された電子は電位の低下したｐ型バリア領域よりも注入元素子ＤＲ２側に進みにくくなる。なおアクティブバリア領域ＡＢ１においても、上記と同様の効果により注入元素子ＤＲ１から半導体基板ＳＵＢのｐ型不純物領域ＰＳＲに進入する電子の量を抑制する効果がある。これにより、注入元素子ＤＲ１から注入元素子ＤＲ２に電子が到達しにくくなる。上記と同様の理由により、注入元素子ＤＲ２から注入元素子ＤＲ１へも電子が到達しにくくなる。このためアクティブバリア領域ＡＢ１、ＡＢ２は、注入元素子ＤＲ１、ＤＲ２の一方に、他方からの電子が到達することに起因する、注入元素子ＤＲ１、ＤＲ２のＭＩＳトランジスタＴＲＳが誤動作する不具合の発生を抑制することができる。
しかし上記のように、注入元素子ＤＲ１とＤＲ２との間にアクティブバリア領域が配置される場合においても、特に注入元素子ＤＲ１とＤＲ２同士の距離が短くなれば、アクティブバリア領域に引き寄せられた電子が一方から他方の注入元素子側へ到達する割合が高くなる。そこで図８のように、１対の注入元素子に挟まれた領域を避けた領域（半導体基板ＳＵＢの主表面における端部側）に電子を引き寄せるｐ型領域としてのｐ型接地領域ＰＧＤが配置されれば、たとえば注入元素子ＤＲ１からｐ型不純物領域に進入した電子の一部は、ｐ型接地領域ＰＧＤの方へ引き寄せられる。これはｐ型接地領域ＰＧＤには接地電圧が印加されているためである。このためｐ型接地領域ＰＧＤが配置されることにより、アクティブバリア領域ＡＢ１、ＡＢ２のみが配置される場合に比べて、より確実にｐ型不純物領域ＰＳＲ内部の電子が一方から他方の注入元素子に進入する可能性を低減することができる。
ところが、図８のようにｐ型接地領域ＰＧＤが１対の注入元素子ＤＲ１、ＤＲ２に挟まれる領域に隣り合う領域においても連続するように形成されていれば、当該隣り合う領域のｐ型接地領域も注入元素子ＤＲ１からの電子を引き寄せる。すると当該電子の一部は、図８の点線矢印に示す方向に迂回して（回り込んで）注入元素子ＤＲ２の方へ進行し、注入元素子ＤＲ２の内部に進入する可能性がある。
そこで、本実施の形態では、図９に示すようにｐ型接地領域ＰＧＤが、１対の注入元素子ＤＲ１、ＤＲ２に挟まれる領域に隣り合う領域において分断されている。このとき上記隣り合う領域にはｐ型接地領域ＰＧＤが配置されないため、当該領域は注入元素子ＤＲ１からの素子を引き寄せない。注入元素子ＤＲ１に隣り合う領域に配置されるｐ型接地領域ＰＧＤ１は、注入元素子ＤＲ１からの電子を引き寄せる。しかしこれが注入元素子ＤＲ２の方へ迂回する可能性は低く、その多くはｐ型接地領域ＰＧＤ１に取り込まれる。このため本実施の形態のようにｐ型接地領域が分断された構成とすることにより、ｐ型接地領域ＰＧＤ１、ＰＧＤ２が注入元素子ＤＲ１、ＤＲ２からの電子の進行方向を高精度に制御することができる。したがって注入元素子に電子が進入することに起因する注入元素子の誤動作などを、より確実に抑制することができる。
図９に示すように、一方の注入元素子ＤＲ１（一方の注入元素子）からの電子の一部は、他方の注入元素子ＤＲ２に隣り合うｐ型接地領域ＰＧＤ２の端部ＰＥＤ２（他方端部）に引き寄せられて、図９の右上方向に移動する場合がある。この場合、端部ＰＥＤ２の方へ進行する電子の一部が迂回して注入元素子ＤＲ２の方へ進行する可能性がある。そこで図９および図３を参照して、本実施の形態においては、一方の注入元素子ＤＲ１（ＤＲ）と端部ＰＥＤ２との最短距離Ｄは、半導体基板ＳＵＢの厚みＴよりも大きいことが好ましい。このようにすれば、たとえば図９の注入元素子ＤＲ１からｐ型不純物領域ＰＳＲの内部に進入した電子は、端部ＰＥＤ２よりも半導体基板ＳＵＢの下部の方へ優先的に移動する。これは注入元素子ＤＲ１の主表面から見て、半導体基板ＳＵＢの下部の方が端部ＰＥＤ２よりも距離が短く移動が容易であるためである。このため、注入元素子ＤＲ１からｐ型不純物領域ＰＳＲの内部に進入した電子がｐ型接地領域ＰＧＤ２の方へ移動し、途中で迂回して注入元素子ＤＲ２の方へ進行する可能性をより低減することができる。
なお、他方の注入元素子ＤＲ２（ＤＲ）と端部ＰＥＤ１（一方端部）までの最短距離Ｄについても上記と同様に、半導体基板ＳＵＢの厚みＴよりも大きいことが好ましい。ここで、たとえば図３の最短距離Ｄが半導体基板ＳＵＢの厚みＴよりも大きい場合において、１対のｐ型接地領域ＰＧＤが中心線（仮想の一点鎖線Ｃ−Ｃ）に対して線対称となるように配置されれば、注入元素子ＤＲ２と端部ＰＥＤ１との最短距離もＤとなる。したがって注入元素子ＤＲ２からの電子の一部が端部ＰＥＤ１の方へ進行する途中に迂回して注入元素子ＤＲ１の方へ進行する可能性を低減することができる。
（実施の形態２）
本実施の形態は、実施の形態１と比較して、半導体装置に形成される電子を引き寄せる領域の構成において異なっている。以下、本実施の形態の構成について説明する。
本実施の形態は、実施の形態１と比較して、半導体装置に形成される電子を引き寄せる領域の構成において異なっている。以下、本実施の形態の構成について説明する。
図１０および図１１を参照して、本実施の形態の半導体装置は、ｐ型接地領域ＰＧＤの周囲を取り囲むように、ｎ型領域ＮＲが配置されている。このｎ型領域ＮＲはフローティング電位（浮遊電位）を有している。なお図１０および図１１のｐ型接地領域ＰＧＤは、半導体基板ＳＵＢの主表面において互いに隣り合う１対の注入元素子ＤＲの形成領域間に挟まれた領域に隣接する領域においても分断されておらず、複数の注入元素子ＤＲが並ぶ方向に沿って連続するように延在している。
図１２を参照して、図１０および図１１のｎ型領域ＮＲは、ｐ型接地領域ＰＧＤと互いに接触するように配置されている。ｎ型領域ＮＲは、ｐ型接地領域ＰＧＤのｐ型領域ＰＲと同様に、ｐ型不純物領域ＰＳＲ上の埋め込みｐ型拡散領域ＰＥとｐ-拡散領域ＰＰＲとの積層構造と電気的に接続するように形成されている。
ただし図１３の、本実施の形態における変形例を参照して、本実施の形態においては、当該ｎ型領域ＮＲは、ｐ型接地領域ＰＧＤと注入元素子ＤＲとの間に配置されていればよく、ｎ型領域ＮＲがｐ型接地領域ＰＧＤと互いに接触していなくてもよく、またｐ型接地領域ＰＧＤの周囲を取り囲んでいなくてもよい。ここでのｎ型領域ＮＲは、たとえば印加電圧ＯＥＲＶや接地電位ＧＮＤが印加されておらず、フローティング電位を有することが好ましい。
なお、本実施の形態の構成は、上記以外は実施の形態１の構成とほぼ同じであるため、図１０〜図１３において実施の形態１と同一の要素については同一の符号を付し、その説明を繰り返さない。
次に、本実施の形態の作用効果について説明する。
本実施の形態においても、実施の形態１と同様に、たとえば一方の注入元素子ＤＲからの電子の一部はｐ型接地領域ＰＧＤに引き寄せられる。しかし一方の注入元素子ＤＲとｐ型接地領域ＰＧＤとの間に配置されるｎ型領域ＮＲに進入した電子は、ｎ型領域ＮＲを出てｐ型領域へ移動することが困難となる。これは電子がｎ型領域からｐ型領域へ進入するためには、ｎ型領域とｐ型領域との境界において電位障壁を超える必要があるためである。すなわちｎ型領域は抵抗として機能する。したがってｎ型領域ＮＲに進入した電子が、たとえば図１１に示すように迂回して（回り込んで）ｐ-拡散領域ＰＰＲに進入し、さらに他方の注入元素子ＤＲに進入する可能性が低減される。したがって注入元素子ＤＲとｐ型接地領域ＰＧＤとの間に配置されたｎ型領域ＮＲにより、一方の注入元素子ＤＲから他方の注入元素子ＤＲへの電子の移動が抑制されるため、注入元素子の誤動作が抑制される。
本実施の形態においても、実施の形態１と同様に、たとえば一方の注入元素子ＤＲからの電子の一部はｐ型接地領域ＰＧＤに引き寄せられる。しかし一方の注入元素子ＤＲとｐ型接地領域ＰＧＤとの間に配置されるｎ型領域ＮＲに進入した電子は、ｎ型領域ＮＲを出てｐ型領域へ移動することが困難となる。これは電子がｎ型領域からｐ型領域へ進入するためには、ｎ型領域とｐ型領域との境界において電位障壁を超える必要があるためである。すなわちｎ型領域は抵抗として機能する。したがってｎ型領域ＮＲに進入した電子が、たとえば図１１に示すように迂回して（回り込んで）ｐ-拡散領域ＰＰＲに進入し、さらに他方の注入元素子ＤＲに進入する可能性が低減される。したがって注入元素子ＤＲとｐ型接地領域ＰＧＤとの間に配置されたｎ型領域ＮＲにより、一方の注入元素子ＤＲから他方の注入元素子ＤＲへの電子の移動が抑制されるため、注入元素子の誤動作が抑制される。
本発明の実施の形態２は、以上に述べた各点についてのみ、本発明の実施の形態１と異なる。すなわち、本発明の実施の形態２について、上述しなかった構成や条件、手順や効果などは、全て本発明の実施の形態１に順ずる。
（実施の形態３）
本実施の形態は、実施の形態１と比較して、半導体装置に形成される電子を引き寄せる機構の構成において異なっている。以下、本実施の形態について説明する。
本実施の形態は、実施の形態１と比較して、半導体装置に形成される電子を引き寄せる機構の構成において異なっている。以下、本実施の形態について説明する。
図１４および図１５を参照して、本実施の形態の半導体装置は、複数の注入元素子ＤＲの各々の周囲を取り囲むように、タップ部ＡＴＤ２（ｎ型接地領域）が配置されている。なお図１４および図１５のｐ型接地領域ＰＧＤは、半導体基板ＳＵＢの主表面において互いに隣り合う１対の注入元素子ＤＲの形成領域間に挟まれた領域に隣接する領域においても分断されておらず、複数の注入元素子ＤＲが並ぶ方向に沿って延在している。
図１６および図１７を参照して、タップ部ＡＴＤ２は、半導体基板ＳＵＢの主表面から、半導体基板ＳＵＢの内部のｐ型不純物領域ＰＳＲと接するようにｐ型不純物領域ＰＳＲ上に形成されたｎ型領域である。タップ部ＡＴＤ２には、ｎ-拡散領域ＮＮＲとｎ型拡散領域ＮＲとを有する。なお本実施の形態においても、半導体基板ＳＵＢの内部のｐ型不純物領域ＰＳＲ上には、埋め込みｐ型拡散領域ＰＥを介在してとｐ-拡散領域ＰＰＲが形成されている。
タップ部ＡＴＤ２のｎ型拡散領域ＮＲには、接地端子ＧＮＤが接続されており、これにより半導体基板ＳＵＢのｐ型不純物領域ＰＳＲに接地電位ＧＮＤが印加可能とされている。つまりタップ部ＡＴＤ２は接地電位印加領域として機能する。
ただし図１８および図１９の、本実施の形態における変形例を参照して、本実施の形態においては、当該タップ部ＡＴＤ２は、１対の注入元素子ＤＲに挟まれる領域のみに配置されていてもよい。
なお、本実施の形態の構成は、上記以外は実施の形態１の構成とほぼ同じであるため、図１４〜図１９において実施の形態１と同一の要素については同一の符号を付し、その説明を繰り返さない。
次に、本実施の形態の作用効果について説明する。
本実施の形態においても、実施の形態１と同様に、たとえば一方の注入元素子ＤＲからの電子の一部はｐ型接地領域ＰＧＤに引き寄せられる。しかし一部の電子は、一方の注入元素子ＤＲの周囲を取り囲むアクティブバリアＡＢを超えて、１対の注入元素子ＤＲ間のタップ部ＡＴＤ２に到達する。タップ部ＡＴＤ２に達した電子は、タップ部ＡＴＤ２に印加された接地電圧ＧＮＤに引かれて半導体基板ＳＵＢから引き抜かれる。このようにタップ部ＡＴＤ２から電子が引き抜かれるため電子が他方の注入元素子ＤＲへ到達することが抑制される。
本実施の形態においても、実施の形態１と同様に、たとえば一方の注入元素子ＤＲからの電子の一部はｐ型接地領域ＰＧＤに引き寄せられる。しかし一部の電子は、一方の注入元素子ＤＲの周囲を取り囲むアクティブバリアＡＢを超えて、１対の注入元素子ＤＲ間のタップ部ＡＴＤ２に到達する。タップ部ＡＴＤ２に達した電子は、タップ部ＡＴＤ２に印加された接地電圧ＧＮＤに引かれて半導体基板ＳＵＢから引き抜かれる。このようにタップ部ＡＴＤ２から電子が引き抜かれるため電子が他方の注入元素子ＤＲへ到達することが抑制される。
また、たとえば図１４〜図１７のように、タップ部ＡＴＤ２が注入元素子の周囲を取り囲む構成である場合には、タップ部ＡＴＤ２がｐ型接地領域ＰＧＤと注入元素子との間に配置されることになる。このためｐ型接地領域ＰＧＤと注入元素子との間のタップ部ＡＴＤ２は、実施の形態２のｎ型領域ＮＲと同様の機能を有することになる。つまり当該タップ部ＡＴＤ２は、ｐ型接地領域ＰＧＤの方への電子の誘引や、ｐ型接地領域ＰＧＤから迂回して（回り込んで）他方の注入元素子への電子の移動を抑制する。このため注入元素子ＤＲを取り囲むタップ部ＡＴＤ２は、より確実に注入元素子の誤動作を抑制することができる。
さらに、たとえば図６に示す比較例においては、タップ部ＡＴＤ１がｐ型拡散領域ＰＲから構成される。このためタップ部ＡＴＤ１は電子を誘引する力が強い。このため一方の注入元素子形成領域ＤＲから本来なら半導体基板ＳＵＢの下面に抜けようとする電子の一部がタップ部ＡＴＤ１に誘引されることにより、タップ部ＡＴＤ１に電子が移動する割合が高くなり、さらにその一部が勢い余って他方の注入元素子形成領域ＤＲの方へ移動する割合が高くなる。しかし本実施の形態のたとえば図１９においては、１対の注入元素子ＤＲ間のタップ部ＡＴＤ２がｎ型拡散領域ＮＮＲから構成される。このためタップ部ＡＴＤ２にはそもそも電子を誘引する機能を有さない。このため本実施の形態においては、一方の注入元素子から他方の注入元素子の方向へ電子が直接移動することを抑制することができる。
本発明の実施の形態３は、以上に述べた各点についてのみ、本発明の実施の形態１と異なる。すなわち、本発明の実施の形態３について、上述しなかった構成や条件、手順や効果などは、全て本発明の実施の形態１に順ずる。
（変形例）
以上の本発明の各実施の形態の態様を組み合わせて、たとえば以下の図２０〜図２３に示す態様としても、上記の一方の注入元素子から他方の注入元素子への電子の移動を抑制し、注入元素子の誤動作を抑制する効果を奏することができる。
以上の本発明の各実施の形態の態様を組み合わせて、たとえば以下の図２０〜図２３に示す態様としても、上記の一方の注入元素子から他方の注入元素子への電子の移動を抑制し、注入元素子の誤動作を抑制する効果を奏することができる。
図２０を参照して、たとえば実施の形態１のように分断されたｐ型接地領域ＰＧＤの周囲を取り囲むようにｎ型領域ＮＲが配置されていてもよい。このｎ型領域ＮＲは、実施の形態２の図１１のｎ型領域ＮＲと同様の構成や効果を有する。また図示しないが、当該ｎ型領域ＮＲは、たとえば図１３のように、ｐ型接地領域ＰＧＤと注入元素子ＤＲとの間に配置されており、ｐ型接地領域ＰＧＤととｎ型領域ＮＲとが接触していなくてもよい。
図２１を参照して、実施の形態１のように分断されたｐ型接地領域ＰＧＤと、実施の形態３のように注入元素子ＤＲの周囲を取り囲むタップ部ＡＴＤ２とを組み合わせた構成としてもよい。
図２２を参照して、実施の形態２のようにｐ型接地領域ＰＧＤの周囲を取り囲むｎ型領域ＮＲと、実施の形態３のように注入元素子ＤＲの周囲を取り囲むタップ部ＡＴＤ２とを組み合わせた構成としてもよい。
図２３を参照して、実施の形態１のように分断されたｐ型接地領域ＰＧＤと、実施の形態２のようにｐ型接地領域ＰＧＤの周囲を取り囲むｎ型領域ＮＲと、実施の形態３のように注入元素子ＤＲの周囲を取り囲むタップ部ＡＴＤ２とを組み合わせた構成としてもよい。
なお本発明のいずれの実施の形態においても、１対のアクティブバリア領域ＡＢのそれぞれにおいて、ｐ型バリア領域の方がｎ型バリア領域よりも、当該アクティブバリア領域ＡＢに取り囲まれる注入元素子ＤＲに近い側（内側）に配置されている。上記のようにｎ型バリア領域に電子が取り込まれると、これにオーミック接続されるｐ型バリア領域の電位が低下し、ｐ型バリア領域側に電子が進みにくくなる。このため、ｐ型バリア領域やさらにその内側の注入元素子への電子の移動を、より確実に抑制することができる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明は、誘電用負荷を含む注入元素子と、ロジック回路とを有する半導体装置に、特に有利に利用されうる。
ＡＢ，ＡＢ１，ＡＢ２ アクティブバリア領域、ＡＴＤ１，ＡＴＤ２ タップ部、ＤＲ，ＤＲ１，ＤＲ２ 注入元素子、ＤＲＮ ドレイン領域、ＥＩ 埋め込み絶縁層、ＥＮ ｎ型エピタキシャル層、ＦＩ 層間絶縁膜、ＧＥ ゲート電極、ＧＩ ゲート絶縁膜、ＧＮＤ 接地、Ｉ／Ｏ 入出力回路、ＮＥ 埋め込みｎ型拡散領域、ＮＮＲ ｎ-拡散領域、ＮＲ ｎ型拡散領域、ＰＥ 埋め込みｐ型拡散領域、ＰＥＤ１，ＰＥＤ２ 端部、ＰＧＤ，ＰＧＤ１，ＰＧＤ２ ｐ型接地領域、ＰＰＲ ｐ-拡散領域、ＰＲ ｐ型拡散領域、ＰｒｅＤＲ プリドライバ、ＰＳＲ ｐ型不純物領域、ＳＯ ソース領域、ＳＵＢ 半導体基板、ＴＩ トレンチ分離構造、ＴＲ トレンチ、ＴＲＳ 寄生トランジスタ。
Claims (16)
- 主表面を有し、かつ内部にｐ型領域を有する半導体基板と、
前記ｐ型領域上であって前記主表面に形成された１対の注入元素子と、
前記主表面において前記１対の注入元素子に挟まれる領域に配置されたアクティブバリア構造と、
前記主表面において前記１対の注入元素子に挟まれる前記領域を避けて前記１対の注入元素子および前記アクティブバリア構造よりも前記主表面の端部側に形成され、かつ前記ｐ型領域に電気的に接続された、接地電位を印加可能なｐ型接地領域とを備え、
前記ｐ型接地領域は、前記１対の注入元素子に挟まれる前記領域と隣り合う領域において分断されている、半導体装置。 - 前記ｐ型接地領域は、前記主表面において前記１対の注入元素子の間の中心線に対して線対称となるように配置されている、請求項１に記載の半導体装置。
- 前記ｐ型接地領域は、分断されることによって、前記１対の注入元素子のうち一方の注入元素子側の一方端部と、前記１対の注入元素子のうち他方の注入元素子側の他方端部とを有し、
前記一方の注入元素子と前記ｐ型接地領域の前記他方端部との前記主表面における最短距離と前記他方の注入元素子と前記ｐ型接地領域の前記一方端部との前記主表面における最短距離とは、前記半導体基板の厚みよりも大きい、請求項１または２に記載の半導体装置。 - 前記主表面において前記１対の注入元素子の各々と前記ｐ型接地領域との間に配置されたｎ型領域をさらに備える、請求項１〜３のいずれかに記載の半導体装置。
- 前記ｎ型領域は、前記主表面において前記ｐ型接地領域の周囲を取り囲むように配置される、請求項４に記載の半導体装置。
- 前記ｎ型領域はフローティング電位を有する、請求項４または５に記載の半導体装置。
- 前記主表面において前記１対の注入元素子に挟まれる前記領域に配置された、接地電位を印加可能なｎ型接地領域をさらに備える、請求項１〜６のいずれかに記載の半導体装置。
- 前記ｎ型接地領域は、前記主表面において前記１対の注入元素子の各々の周囲を取り囲むように配置される、請求項７に記載の半導体装置。
- 主表面を有し、かつ内部にｐ型領域を有する半導体基板と、
前記ｐ型領域上であって前記主表面に形成された１対の注入元素子と、
前記主表面において前記１対の注入元素子に挟まれる領域に配置されたアクティブバリア構造と、
前記主表面において前記１対の注入元素子に挟まれる前記領域を避けて前記１対の注入元素子および前記アクティブバリア構造よりも前記主表面の端部側に形成され、かつ前記ｐ型領域に電気的に接続された、接地電位を印加可能なｐ型接地領域と、
前記主表面において前記１対の注入元素子の各々と前記ｐ型接地領域との間に配置されたｎ型領域とを備える、半導体装置。 - 前記ｎ型領域は、前記主表面において前記ｐ型接地領域の周囲を取り囲むように配置される、請求項９に記載の半導体装置。
- 前記ｎ型領域はフローティング電位を有する、請求項９または１０に記載の半導体装置。
- 前記主表面において前記１対の注入元素子に挟まれる前記領域に配置された、接地電位を印加可能なｎ型接地領域をさらに備える、請求項９〜１１のいずれかに記載の半導体装置。
- 前記ｎ型接地領域は、前記主表面において前記１対の注入元素子の各々の周囲を取り囲むように配置される、請求項１２に記載の半導体装置。
- 主表面を有し、かつ内部にｐ型領域を有する半導体基板と、
前記ｐ型領域上であって前記主表面に形成された１対の注入元素子と、
前記主表面において前記１対の注入元素子に挟まれる領域に配置されたアクティブバリア構造と、
前記主表面において前記１対の注入元素子に挟まれる前記領域に配置された、接地電位を印加可能なｎ型接地領域と、
前記主表面において前記１対の注入元素子に挟まれる前記領域を避けて前記１対の注入元素子、前記アクティブバリア構造および前記ｎ型接地領域よりも前記主表面の端部側に形成され、かつ前記ｐ型領域に電気的に接続された、接地電位を印加可能なｐ型接地領域とを備える、半導体装置。 - 前記ｎ型接地領域は、前記主表面において前記１対の注入元素子の各々の周囲を取り囲むように配置される、請求項１４に記載の半導体装置。
- 前記アクティブバリア構造は、前記主表面において前記１対の注入元素子の各々を取り囲み、かつ互いにオーミック接続されたｐ型バリア領域およびｎ型バリア領域を含んでおり、
前記ｐ型バリア領域は、前記ｎ型バリア領域よりも内周側に配置されている、請求項１〜１５のいずれかに記載の半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010272591A JP5687890B2 (ja) | 2010-12-07 | 2010-12-07 | 半導体装置 |
| EP11188131.4A EP2463907A3 (en) | 2010-12-07 | 2011-11-07 | Semiconductor device |
| US13/305,418 US8704330B2 (en) | 2010-12-07 | 2011-11-28 | Semiconductor device |
| CN201110408212.XA CN102544008B (zh) | 2010-12-07 | 2011-12-06 | 半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010272591A JP5687890B2 (ja) | 2010-12-07 | 2010-12-07 | 半導体装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2012124259A true JP2012124259A (ja) | 2012-06-28 |
| JP2012124259A5 JP2012124259A5 (ja) | 2013-10-31 |
| JP5687890B2 JP5687890B2 (ja) | 2015-03-25 |
Family
ID=44905715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010272591A Expired - Fee Related JP5687890B2 (ja) | 2010-12-07 | 2010-12-07 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8704330B2 (ja) |
| EP (1) | EP2463907A3 (ja) |
| JP (1) | JP5687890B2 (ja) |
| CN (1) | CN102544008B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011243774A (ja) * | 2010-05-19 | 2011-12-01 | Renesas Electronics Corp | 半導体装置 |
| JP2017117882A (ja) * | 2015-12-22 | 2017-06-29 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| DE102016111836B4 (de) | 2016-06-28 | 2024-02-15 | Infineon Technologies Ag | Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements |
| CN109346466B (zh) * | 2018-08-17 | 2020-10-16 | 矽力杰半导体技术(杭州)有限公司 | 半导体结构和驱动芯片 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010021218A (ja) * | 2008-07-09 | 2010-01-28 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5545917A (en) * | 1994-05-17 | 1996-08-13 | Allegro Microsystems, Inc. | Separate protective transistor |
| US5514901A (en) * | 1994-05-17 | 1996-05-07 | Allegro Microsystems, Inc. | Epitaxial island with adjacent asymmetrical structure to reduce collection of injected current from the island into other islands |
| US6787858B2 (en) * | 2002-10-16 | 2004-09-07 | Freescale Semiconductor, Inc. | Carrier injection protection structure |
| JP5205660B2 (ja) | 2008-01-28 | 2013-06-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP5415827B2 (ja) | 2009-05-19 | 2014-02-12 | ルビコン株式会社 | 表面実装用のデバイス |
| JP2011243774A (ja) * | 2010-05-19 | 2011-12-01 | Renesas Electronics Corp | 半導体装置 |
-
2010
- 2010-12-07 JP JP2010272591A patent/JP5687890B2/ja not_active Expired - Fee Related
-
2011
- 2011-11-07 EP EP11188131.4A patent/EP2463907A3/en not_active Withdrawn
- 2011-11-28 US US13/305,418 patent/US8704330B2/en active Active
- 2011-12-06 CN CN201110408212.XA patent/CN102544008B/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010021218A (ja) * | 2008-07-09 | 2010-01-28 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2463907A3 (en) | 2014-09-10 |
| CN102544008B (zh) | 2016-07-06 |
| US8704330B2 (en) | 2014-04-22 |
| EP2463907A2 (en) | 2012-06-13 |
| US20120139087A1 (en) | 2012-06-07 |
| CN102544008A (zh) | 2012-07-04 |
| JP5687890B2 (ja) | 2015-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5353016B2 (ja) | 半導体装置 | |
| JP5687890B2 (ja) | 半導体装置 | |
| JP2015032767A (ja) | 半導体装置 | |
| JP2011243774A (ja) | 半導体装置 | |
| JP6610114B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US20020153564A1 (en) | Semiconductor device | |
| US20170141114A1 (en) | Semiconductor integrated circuit | |
| US11233052B2 (en) | Method of manufacturing semiconductor integrated circuit | |
| JP2009038130A (ja) | 横型ｍｏｓトランジスタ及びこれを用いた半導体装置 | |
| JP2018163972A (ja) | 半導体装置 | |
| KR102513493B1 (ko) | 파워 디바이스의 아이솔레이션을 위한 가드링 구조를 포함하는 반도체 소자 | |
| JP5955645B2 (ja) | 半導体装置 | |
| JP2013102071A (ja) | 半導体装置 | |
| JP6641967B2 (ja) | 高耐圧集積回路装置 | |
| US10340379B2 (en) | Semiconductor device with plurality of active barrier sections | |
| JP2010010264A (ja) | 半導体装置 | |
| US8164144B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2010177561A (ja) | 半導体装置 | |
| JP4479823B2 (ja) | 半導体装置 | |
| JPH10107168A (ja) | 半導体集積回路 | |
| JP5256750B2 (ja) | 半導体装置 | |
| KR20080060995A (ko) | 링형 게이트 모스펫을 가지는 반도체 장치 | |
| JP2023135280A (ja) | 半導体装置 | |
| EP1990835A2 (en) | Semiconductor integrated circuit | |
| JP4053435B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130917 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130917 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140328 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140507 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140702 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150123 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5687890 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |