CN102544008B - 半导体器件 - Google Patents
半导体器件 Download PDFInfo
- Publication number
- CN102544008B CN102544008B CN201110408212.XA CN201110408212A CN102544008B CN 102544008 B CN102544008 B CN 102544008B CN 201110408212 A CN201110408212 A CN 201110408212A CN 102544008 B CN102544008 B CN 102544008B
- Authority
- CN
- China
- Prior art keywords
- mentioned
- type
- region
- source element
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 122
- 230000004888 barrier function Effects 0.000 claims abstract description 89
- 239000000758 substrate Substances 0.000 claims abstract description 81
- 238000002347 injection Methods 0.000 claims description 72
- 239000007924 injection Substances 0.000 claims description 72
- 238000007667 floating Methods 0.000 claims description 10
- 230000007257 malfunction Effects 0.000 abstract description 14
- 230000000694 effects Effects 0.000 abstract description 12
- 238000009792 diffusion process Methods 0.000 description 68
- 201000002486 asphyxiating thoracic dystrophy 2 Diseases 0.000 description 21
- 230000015572 biosynthetic process Effects 0.000 description 18
- 238000010276 construction Methods 0.000 description 12
- 101100351711 Arabidopsis thaliana PEX14 gene Proteins 0.000 description 9
- 230000009471 action Effects 0.000 description 8
- 238000010899 nucleation Methods 0.000 description 8
- 101100206633 Arabidopsis thaliana PED1 gene Proteins 0.000 description 7
- 239000010410 layer Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 201000002487 asphyxiating thoracic dystrophy 1 Diseases 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 101150017965 PGD1 gene Proteins 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- CIMMACURCPXICP-PNQRDDRVSA-N prostaglandin D1 Chemical compound CCCCC[C@H](O)\C=C\[C@@H]1[C@@H](CCCCCCC(O)=O)[C@@H](O)CC1=O CIMMACURCPXICP-PNQRDDRVSA-N 0.000 description 4
- 102100029100 Hematopoietic prostaglandin D synthase Human genes 0.000 description 3
- 101000988802 Homo sapiens Hematopoietic prostaglandin D synthase Proteins 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000001939 inductive effect Effects 0.000 description 3
- 238000002372 labelling Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- BHMBVRSPMRCCGG-OUTUXVNYSA-N prostaglandin D2 Chemical compound CCCCC[C@H](O)\C=C\[C@@H]1[C@@H](C\C=C/CCCC(O)=O)[C@@H](O)CC1=O BHMBVRSPMRCCGG-OUTUXVNYSA-N 0.000 description 3
- BHMBVRSPMRCCGG-UHFFFAOYSA-N prostaglandine D2 Natural products CCCCCC(O)C=CC1C(CC=CCCCC(O)=O)C(O)CC1=O BHMBVRSPMRCCGG-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种半导体器件，其抑制电子从输出晶体管的形成区域向其它元件的形成区域的移动的效果高、并能够抑制元件的错误动作。具备半导体衬底(SUB)、一对注入源元件(DR)、有源势垒结构(AB)以及p型接地区域(PGD)。半导体衬底(SUB)具有主表面且在内部具有p型区域。一对注入源元件(DR)形成在p型区域上且形成在主表面上。有源势垒结构(AB)配置在主表面上被一对注入源元件(DR)夹持的区域上。p型接地区域(PGD)是如下的区域：形成在避开主表面上被一对注入源元件(DR)夹持的区域而与一对注入源元件(DR)和有源势垒结构(AB)相比更靠近主表面的端部侧，并且与p型区域电连接，能够施加接地电位。p型接地区域(PGD)在与一对注入源元件(DR)所夹持的区域相邻的区域上断开。
Description
技术领域
本发明涉及一种半导体器件，尤其是涉及一种具有有源势垒结构的半导体器件。
背景技术
在用于汽车、电动机驱动、音频放大器等的产品中存在如下情况：通过布线等的L(自感)负载产生逆电动势，输出晶体管的漏极(n型区)变为负电位。在这种情况下，存在如下问题：根据该负电位，电子从漏极被注入到p型区，通过该p型基板从输出晶体管的形成区域向其它元件的形成区域移动，由此其它元件错误地进行动作。
这样，为了抑制注入到p型基板的电子对周围的元件带来影响，例如研究出日本特开2009-177087号公报(专利文献1)所记载的半导体器件。该公报所公开的半导体器件以包围想要保护的CMOS(ComplementaryMetalOxideSemiconductor：互补金属氧化物半导体)电路周围的方式设置有高浓度杂质扩散区域。对该高浓度杂质扩散区域施加接地电压。
专利文献1：日本特开2009-177087号公报
发明内容
但是，在上述公报所公开的半导体器件中，尤其是若促进半导体器件的精细化，则有可能避免不了来自想要保护的电路周围的电路的电子注入。
另外，作为与上述不同的对策，有在输出晶体管的形成区域与其它元件的形成区域之间形成有源势垒区域的方法。该有源势垒区域通过将具有浮动电位的p型区域和n型区域利用导电层进行欧姆连接而构成。
也就是说，注入到p型基板的电子在p型基板内通过再耦合而消失或者被取入到有源势垒区域的n型区域。通过将电子取入到有源势垒区域的n型区域，该n型区域变为+电位。在有源势垒区域，具有浮动电位的p型区域和n型区域利用导电层进行欧姆连接，因此当该n型区域变为+电位时，为了将+电位抵消，而有源势垒区域的p型区域变为-电位。当有源势垒区域的p型区域变为-电位时，注入到p型基板的电子很难从-电位的p型区域再向前行进。由此，电子很难从有源势垒区域到达其它元件形成区域，从而抑制了其它元件的错误动作。
可是，特别是输出晶体管的形成区域与其它元件的形成区域的间隔变小时，即使设置有源势垒区域，注入到p型基板的电子也容易到达其它元件的形成区域，从而其它元件容易产生错误动作。
本发明是鉴于上述问题而完成的。其目的在于提供一种抑制电子从输出晶体管的形成区域向其它元件的形成区域的移动的效果高、并能够抑制元件的错误动作的半导体器件。
本发明的一个实施例的半导体器件具备半导体衬底、一对注入源元件、有源势垒结构、以及p型接地区域。上述半导体衬底具有主表面且在内部具有p型区域。上述一对注入源元件形成在p型区域上且形成在主表面上。上述有源势垒结构配置在主表面上被一对注入源元件夹持的区域上。上述p型接地区域是如下的区域：形成在避开主表面上被一对注入源元件夹持的区域而与一对注入源元件和有源势垒结构相比更靠近主表面的端部侧，并且与p型区域电连接，能够施加接地电位。上述p型接地区域在与一对注入源元件所夹持的区域相邻的区域上断开。
本发明的其它实施例的半导体器件具备半导体衬底、一对注入源元件、有源势垒结构、p型接地区域以及n型区域。上述半导体衬底具有主表面且在内部具有p型区域。上述一对注入源元件形成在p型区域上且形成在主表面上。上述有源势垒结构配置在主表面上被一对注入源元件夹持的区域上。上述p型接地区域是如下的区域：形成在避开主表面上被一对注入源元件夹持的区域而与一对注入源元件和有源势垒结构相比更靠近主表面的端部侧，并且与p型区域电连接，能够施加接地电位。上述n型区域配置在主表面上一对注入源元件的每一个与p型接地区域之间。
本发明的另一实施例的半导体器件具备半导体衬底、一对注入源元件、有源势垒结构、n型接地区域以及p型接地区域。上述半导体衬底具有主表面且在内部具有p型区域。上述一对注入源元件形成在p型区域上且形成在主表面上。上述有源势垒结构配置在主表面上被一对注入源元件夹持的区域上。上述n型接地区域是配置在主表面上被一对注入源元件夹持的区域上的、能够施加接地电位的区域。上述p型接地区域是如下的区域：形成在避开主表面上被一对注入源元件夹持的区域而与一对注入源元件、有源势垒结构及n型接地区域相比更靠近主表面的端部侧，并且与p型区域电连接，能够施加接地电位。
根据按照本发明的一个实施例的半导体器件，从一对注入源元件中的一方出来并注入到半导体衬底的内部(p型区域)的电子被吸引向p型接地区域。在此，p型接地区域在与一对注入源元件所夹持的区域相邻的区域上断开，因此抑制电子从一对注入源元件中的一方环绕到达另一方。
根据按照本发明的其它实施例的半导体器件，从一对注入源元件中的一方出来并注入到半导体衬底的内部(p型区域)的电子被吸引向p型接地区域。在此，在p型接地区域与一对注入源元件的每一个之间配置有n型区域，该n型区域作为电阻而发挥功能，因此从一对注入源元件的一方出来并到达n型区域的电子很难从n型区域进入到一对注入源元件中的另一方。因此，抑制从一方的注入源元件出来并到达n型区域的电子环绕到达另一方的注入源元件。
根据按照本发明的另一实施例的半导体器件，从一对注入源元件中的一方出来并注入到半导体衬底的内部(p型区域)的电子在向另一方的注入源元件行进的过程中到达n型接地区域。到达n型接地区域的电子通过施加到该n型接地区域的接地电位而从半导体衬底吸引走，因此很难到达另一方的注入源元件。因此，能够抑制从一方的注入源元件出来并到达n型区域的电子进入另一方的注入源元件。
附图说明
图1是本发明实施方式1所涉及的半导体器件的概要俯视图。
图2是更详细地表示图1的注入源元件的结构的概要截面图。
图3是更详细地表示图1的用虚线“III”包围的区域的结构的概要截面图。
图4是沿着图3的IV-IV线的部分的概要截面图。
图5是沿着图3的V-V线的部分的概要截面图。
图6是表示作为第一比较例的半导体器件的内部的电子的动作的概要截面图。
图7是表示作为第二比较例的半导体器件的内部的电子的动作的概要截面图。
图8是表示图6和图7结构的半导体器件具有有源势垒区域和吸引电子的p型区时来自注入源元件的电子的运动的概要截面图。
图9是表示在图8的吸引电子的p型区如本实施方式1那样被断开时来自注入源元件的电子的运动的概要截面图。
图10是本发明实施方式2所涉及的半导体器件的概要俯视图。
图11是更详细地表示图10的用虚线“XI”包围的区域的结构的概要俯视图。
图12是沿着图11的XII-XII线的部分的概要截面图。
图13是详细地表示图10的用虚线“XI”包围的区域的与图11不同的变形例的结构的概要俯视图。
图14是本发明的实施方式3所涉及的半导体器件的概要俯视图。
图15是更详细地表示图14的用虚线“XV”包围的区域的结构的概要俯视图。
图16是沿着图15的XVI-XVI线的部分的概要截面图。
图17是沿着图15的XVII-XVII线的部分的概要截面图。
图18是详细地表示图14的用虚线“XV”包围的区域的与图15不同的变形例的结构的概要俯视图。
图19是沿着图18的XIX-XIX线的部分的概要截面图。
图20是详细地表示将本发明的各实施方式组合得到的第一变形例的结构的概要俯视图。
图21是详细地表示将本发明的各实施方式组合得到的第二变形例的结构的概要俯视图。
图22是详细地表示将本发明的各实施方式组合得到的第三变形例的结构的概要俯视图。
图23是详细地表示将本发明的各实施方式组合得到的第四变形例的结构的概要俯视图。
附图标记的说明
AB、AB1、AB2有源势垒区域
ATD1、ATD2分支部(TAP部)
DR、DR1、DR2注入源元件
DRN漏极区域
EI嵌入绝缘层
ENn型外延层
FI层间绝缘膜
GE栅电极
GI栅极绝缘膜
GND接地
I/O输入输出电路
NE嵌入n型扩散区域
NNRn-扩散区域
NRn型扩散区域
PE嵌入p型扩散区域
PED1、PED2端部
PGD、PGD1、PGD2p型接地区域
PPRp-扩散区域
PRp型扩散区域
PreDR预驱动器
PSRp型杂质区域
SO源极区域
SUB半导体衬底
TI沟槽分离结构
TR沟槽
TRS寄生晶体管
具体实施方式
以下、根据附图说明本发明的实施方式。
(实施方式1)
首先，使用图1说明半导体衬底SUB的主表面上的各元件形成区域的配置。
参照图1，本实施方式的半导体器件在半导体衬底SUB的主表面上例如具有电源电路的形成区域、逻辑电路的形成区域、输入输出电路I/O的形成区域、预驱动器PreDR的形成区域、注入源元件(驱动器)DR的形成区域、以及p型接地区域PGD。这些形成区域分别通过例如由沟槽分离结构形成的元件分离结构而在半导体衬底SUB的主表面上彼此分离。
在此，电源电路用于提供用来起动逻辑电路、输入输出电路I/O的电源电压。逻辑电路具有逻辑运算电路等控制电路，例如通过多个MIS(MetalInsulatorSemiconductor：金属绝缘体半导体)晶体管等构成。输入输出电路I/O是在逻辑电路与注入源元件DR之间输入和输出电信号的电路。另外，预驱动器PreDR是形成有将电源电路提供给逻辑电路的电源电压升高的电路的区域。电源电路提供给逻辑电路的电源电压低于驱动注入源元件DR所需的电压值。因此，在电源电路或逻辑电路与注入源元件DR之间配置的预驱动器PreDR将电源电压升高到能够使注入源元件DR进行动作的程度的电压值。
注入源元件DR的形成区域配置在半导体衬底SUB的主表面的两侧以夹持电源电路的形成区域、逻辑电路的形成区域、输入输出电路I/O的形成区域以及预驱动器PreDR的形成区域。p型接地区域PGD是被施加了接地电位的p型区域，配置在半导体衬底的主表面上与电源电路、逻辑电路、输入输出电路I/O、预驱动器PreDR以及注入源元件(驱动器)DR的形成区域相比更靠近外周侧(主表面的端部侧)的位置上，并且形成为包围这些区域。该注入源元件DR的形成区域是形成有输出用元件的区域。接着，使用图2说明注入源元件DR的具体结构。
参照图2，在注入源元件DR的输出用元件中包含嵌入n型扩散区域NE、n型外延层EN、高耐压的低侧(Lowside)的MIS晶体管、以及高耐压的高侧(Highside)的MIS晶体管。
在半导体衬底SUB的内部形成有p型杂质区域PSR(p型区域)。形成有具有n型扩散区域NE、n型外延层EN、n-扩散区域NNR以及n型扩散区域NR的n型的区域，以使得与该p型杂质区域PSR构成pn结。
在外延层EN上以与n-扩散区域NNR相邻的方式形成有p-扩散区域PPR，在p-扩散区域PPR内的半导体衬底SUB的主表面上，n型扩散区域NR和p-扩散区域PPR彼此相邻地形成。
低侧和高侧的MIS晶体管各自主要具有作为源极区域SO的n型扩散区域NR(与接地端子GND连接)、作为漏极区域DRN的n型扩散区域NR(与高侧连接)、栅极绝缘膜GI、以及栅电极GE。源极区域SO形成在p-扩散区域PPR的内部，漏极区域DRN形成在n-扩散区域NNR的内部。另外，源极区域SO形成为与p型扩散区域PR相邻。栅电极GE通过栅极绝缘膜GI形成在被源极区域SO和漏极区域DRN夹持的半导体衬底SUB的主表面上。
另外，在半导体衬底SUB的主表面上形成有层间绝缘膜FI，在半导体衬底SUB的内部，MIS晶体管的周围被沟槽分离结构TI包围。沟槽分离结构TI具有形成在半导体衬底SUB的主表面上的沟槽TR和嵌入在该沟槽TR的内部的例如氧化硅膜等的嵌入绝缘层EI。沟槽分离结构TI将低侧的MIS晶体管的形成区域与高侧的MIS晶体管的形成区域进行电分离。
构成为能够对高侧的MIS晶体管的漏极区域NR施加Vcc电位，并构成为能够对低侧的MIS晶体管的源极区域NR施加GND电位。高侧的MIS晶体管的源极区域NR和低侧的MIS晶体管的漏极区域NR与输出端子(例如半导体芯片的焊盘)进行电连接。有时该输出端子与外部装置的电感性负载进行电连接。
接着，使用图1、图3～图5说明注入源元件DR和p型接地区域PGD的周围的结构。
参照图3，例如具有图2的结构的多个注入源元件DR的形成区域各自的周围在半导体衬底SUB的主表面上被沟槽分离结构TI包围。包围该注入源元件DR周围的沟槽分离结构TI的外周在半导体衬底SUB的主表面上进一步被有源势垒区域AB包围。在该有源势垒区域AB的外周配置有p型区域(p型扩散区域PE和p-扩散区域PPR)。
参照图3和图4，沟槽分离结构TI与上述同样地具有形成在半导体衬底SUB的主表面上的沟槽TR和嵌入于该沟槽TR的内部的嵌入绝缘层EI。有源势垒区域AB包括都形成在半导体衬底SUB的主表面上的p型区域(p型势垒区域)和n型区域(n型势垒区域)。构成有源势垒区域AB的p型区域和n型区域彼此进行欧姆连接。
有源势垒区域AB的p型区域具有嵌入p型扩散区域PE、p-扩散区域PPR、以及p型扩散区域PR。嵌入p型扩散区域PE形成在p型杂质区域PSR上以与半导体衬底SUB的内部的p型杂质区域PSR进行连接。p-扩散区域PPR形成在嵌入p型扩散区域PE上，p型扩散区域PR形成在p-扩散区域PPR内的半导体衬底SUB的主表面上。
有源势垒区域AB的n型区域具有嵌入n-扩散区域NNR和n型扩散区域NR。n-扩散区域NNR形成在p型杂质区域PSR上以使得与半导体衬底SUB的内部的p型杂质区域PSR相连接来构成pn结。n型扩散区域NR形成在n型扩散区域NNR内的半导体衬底SUB的主表面上。
在本实施方式中，有源势垒区域的p型区域PE、PPR、PR配置在相比n型区域NNR、NR靠内周侧、即靠近各个注入源元件形成区域DR的侧。
参照图5，p型接地区域PGD由形成在p-扩散区域PPR内的半导体衬底SUB的主表面上的p型扩散区域PR构成。该p-扩散区域PPR隔着嵌入p型扩散区域PE而形成在半导体衬底SUB内部的p型杂质区域PSR上。
该p型接地区域PGD与形成在半导体衬底SUB内的p型杂质区域PSR电连接。也就是说，p型接地区域PGD隔着p-扩散区域PPR和嵌入p型扩散区域PE来与p型杂质区域PSR电连接。能够对该p型接地区域PGD施加接地电位。
参照图1和图3，p型接地区域PGD在半导体衬底SUB的主表面上相比注入源元件DR、有源势垒区域AB、电源电路、逻辑电路等的各形成区域形成在靠端部侧(外周侧)的位置上。p型接地区域PGD以沿着半导体衬底SUB的外形形成为框状的方式形成在半导体衬底SUB的主表面上。
p型接地区域PGD避开在半导体衬底SUB的主表面上彼此相邻的一对注入源元件DR的形成区域间所夹持的区域SWR而形成。也就是说，p型接地区域PGD没有形成在彼此相邻的一对注入源元件DR的形成区域间所夹持的区域SWR上。
另外，p型接地区域PGD在与半导体衬底SUB的主表面上彼此相邻的一对注入源元件DR的形成区域间所夹持的区域SWR相邻的区域上断开。在此，与上述区域SWR相邻的区域是指，位于半导体衬底SUB的主表面上从上述区域SWR的位置来看与彼此相邻的一对注入源元件DR的形成区域彼此朝向的方向相正交的方向的区域。另外，p型接地区域PGD被断开是指构成p型连接区域PGD的p型扩散区域PR没有连续地相连接，在构成p型接地区域PGD的p型扩散区域PR间设有除本身以外的区域(例如p-扩散区域)。
另外，在如图1所示那样三个以上(例如四个)的注入源元件DR的形成区域排列成一列的情况下，存在两个以上(例如三个)的被一对注入源元件DR的形成区域夹持的区域SWR。在这种情况下，p型接地区域PGD在两个以上的区域SWR的各自相邻的区域上被断开。由此，p型接地区域PGD被形成为在半导体衬底SUB的主表面上沿着半导体衬底SUB的外形被部分断开的断续的框状。
这样，p型接地区域PGD在与注入源元件DR的形成区域相邻的区域(图3中的注入源元件DR的上侧)延伸，并且在与一对注入源元件DR的形成区域所夹持的区域SWR相邻的区域(图3中的区域SWR的上侧)上断开。此外，p型接地区域可以在与上述区域SWR相邻的区域上整体断开而间断，还可以在与上述区域SWR相邻的区域的一部分上断开而间断。
被断开的p型接地区域PGD在半导体衬底SUB的主表面上被配置成相对于一对注入源元件DR的形成区域间的中心线(假拟的一点划线C-C)形成为线对称。在此，被断开的p型接地区域PGD呈线对称是指被断开的p型接地区域PGD的相对于中心线C-C在图中左侧的端部PED1与中心线C-C的距离L1大致等于相对于中心线C-C在图中右侧的端部PED2与中心线C-C的距离L2。
p型接地区域PGD通过被断开而如上述那样具有图中左侧的端部PED1和图中右侧的端部PED2。该图中左侧的端部PED1与图中右侧的注入源元件DR的最短距离D和图中右侧的端部PED2与图中左侧的注入源元件DR的最短距离D都大于图4所示的半导体衬底SUB的厚度T。在此，半导体衬底SUB的厚度T是指没有形成元件分离结构的半导体衬底SUB的主表面到背面的长度。
此外，在上述图3的俯视图中，省略了构成有源势垒区域AB的图4所示的杂质区域NR、PR的图示。
此外，在图4和图5中，为了简化图示，省略了注入源元件的具体结构，其具体结构在图2中已示出。另外，在本实施方式中，注入源元件形成区域DR在半导体衬底SUB的内部被沟槽分离结构TI包围。但是，这些区域也可以由沟槽分离结构TI以外的元件分离结构(例如LOCOS(LocalOxidationofSilicon：硅的局部氧化))包围。另外，包围注入源元件形成区域DR的元件分离结构例如也可以由将p型区域和n型区域接合而成的所谓的pn结构成。
接着，与比较例对比说明本实施方式的半导体器件的作用效果。在进行动作时，有时从包含在注入源元件DR中的输出用元件向半导体衬底SUB内注入电子。首先说明该情形。
参照图2，在高侧的MIS晶体管为导通状态、低侧的MIS晶体管为截止状态的情况下，电流从高侧的MIS晶体管流入电感性负载。在从该状态切换为高侧的MIS晶体管为截止状态、低侧的MIS晶体管为导通状态的情况下，电感性负载将使电流持续流动。由此，产生电动势，因此对低侧的MIS晶体管的漏极区域NR施加负电位。因此，对低侧的MIS晶体管形成区域的n型区域NR、NNR、EP、NE与p型区域PSR的pn结施加正偏压，从注入源元件形成区域的n型区域NR、NNR、EP、NE向半导体区域SUB的p型区域注入电子。
这样，在从注入源元件DR向半导体衬底SUB内注入电子的情况下，该电子很难在低浓度的p型杂质区域PSR内发生再耦合。因此，有时由于该被注入的电子到达其它的注入源元件DR而使其它的注入源元件DR产生错误动作。为了防止这样的错误动作，考虑如图6所示那样在一对注入源元件DR的形成区域间设置设为接地电位GND的p型区域。该p型区域具有依次形成在半导体衬底SUB内的p型杂质区域PSR上的嵌入p型扩散区域PE、p-扩散区域PPR、以及p型扩散区域PR。此外，在注入源元件DR的形成区域与具有接地电位的p型区域PE、PPR、PR之间形成有沟槽分离结构TI。
在该图6的结构中，从一方的注入源元件DR朝向另一方的注入源元件DR的电子被与p型扩散区域PR相连接的接地端子吸收。由此，抑制电子从一方的注入源元件DR扩散到达另一方的注入源元件DR。
另外，代替图6的设为接地电位的p型区域，如图7所示那样在一对注入源元件DR的形成区域间设置寄生npn晶体管TRS也能够获得与图6相同的效果。该寄生npn晶体管TRS具有如下结构：在具有n-扩散区域NNR和n型扩散区域NR的一对n型区域之间夹持具有嵌入p型扩散区域PE、p-扩散区域PPR以及p型扩散区域PR的p型区域。
再次参照图6，由于p型杂质区域PSR中的p型杂质的浓度较低，因此在p型杂质区域PSR的内部，进入的电子很难与空穴发生再耦合。因而，在p型杂质区域PSR的内部扩散的电子主要选择下面两个路径进行移动。一个是如图5、图6所示那样p型杂质区域PSR内部的电子被吸入到半导体衬底SUB的下部的路径。另一个是如图5、图6所示那样通过对p型扩散区域PR施加的接地电压而被吸引向接地端子的路径。选择后者的路径的理由是因为对输出用元件形成区域的n型区域施加的电压OERV变为负电位，因此接地电压变得高于该负电位。由于电子将要向高的电位侧移动，因此进入到输出用元件形成区域的p型杂质区域PSR的电子向被施加接地电压的区域移动。
在此，特别地，如果一方的注入源元件DR与另一方的注入源元件DR的距离变短，则从一方的注入源元件DR进入p型杂质区域PSR并到达注入源元件形成区域之间的区域的电子的一部分由于惯性而通过注入源元件形成区域之间的区域。因此，该电子容易到达另一方的注入源元件DR。于是，由于该电子的进入，另一方的注入源元件DR容易产生错误动作。此外，从另一方的注入源元件DR进入p型杂质区域PSR并到达注入源元件形成区域之间的区域的电子也同样地，其一部分到达一方的注入源元件DR，一方的注入源元件DR容易产生错误动作。关于图7的结构也与图6的结构同样地，容易产生错误动作。
另外，在如一对注入源元件那样双向产生电子向基板的注入的情况下，也考虑如图8所示那样配置有源势垒区域AB1、AB2以包围一对注入源元件DR1、DR2各自的周围。
参照图8，在将有源势垒区域AB1、AB2配置成包围一对注入源元件DR1、DR2各自的周围的情况下，例如从注入源元件DR1进入到半导体衬底SUB的p型杂质区域PSR的电子的一部分向注入源元件DR2移动。在该移动过程中，该电子被取入到配置在注入源元件DR1与注入源元件DR2之间的构成有源势垒区域AB2的n型势垒区域。
在此，由于有源势垒区域的n型势垒区域与p型势垒区域进行欧姆连接，因此被取入到n型势垒区域的电子的一部分与从通过布线形成短路的p型势垒区域提供的空穴发生再耦合。于是，提供空穴的p型势垒区域的电位下降。当有源势垒区域的p型势垒区域的电位下降时，注入到p型杂质区域PSR的电子很难超过电位下降的p型势垒区域而进入到注入源元件DR2侧。此外，在有源势垒区域AB1中也同样地存在通过与上述相同的效果来抑制从注入源元件DR1进入到半导体衬底SUB的p型杂质区域PSR的电子数量的效果。由此，电子很难从注入源元件DR1到达注入源元件DR2。根据与上述相同的理由，电子也很难从注入源元件DR2到达注入源元件DR1。因此，有源势垒区域AB1、AB2能够抑制由于来自注入源元件DR1、DR2的另一方的电子到达一方而引起的、注入源元件DR1、DR2的MIS晶体管TRS进行错误动作的问题的产生。
但是，如上所述，即使在注入源元件DR1与DR2之间配置有源势垒区域，尤其是如果注入源元件DR1与DR2的距离变短，则被吸引到有源势垒区域的电子从一方到达另一方的注入源元件侧的比例也变高。因此，如图8那样，如果配置将电子吸引到避开被一对注入源元件夹持的区域而形成的区域(半导体衬底SUB的主表面上的端部侧)的作为p型区域的p型接地区域PGD，则例如从注入源元件DR1进入到p型杂质区域的电子的一部分被吸引向p型接地区域PGD。这是因为对p型接地区域PGD施加了接地电压。因此，通过配置p型接地区域PGD，与仅配置有源势垒区域AB1、AB2的情况相比，能够更可靠地降低p型杂质区域PSR内部的电子从一方进入另一方的可能性。
可是，若像图8那样将p型接地区域PGD形成为在与被一对注入源元件DR1、DR2夹持的区域相邻的区域中也连续，则该相邻的区域的p型接地区域也吸引来自注入源元件DR1的电子。于是，该电子的一部分有可能在图8的虚线箭头所示的方向上迂回(环绕)而向注入源元件DR2行进，并进入到注入源元件DR2的内部。
因此，在本实施方式中，如图9所示那样，p型接地区域PGD在与被一对注入源元件DR1、DR2夹持的区域相邻的区域中被断开。此时，由于在上述相邻的区域上没有配置p型接地区域PGD，因此该区域不吸引来自注入源元件DR1的电子。配置在与注入源元件DR1相邻的区域的p型接地区域PGD1吸引来自注入源元件DR1的电子。但是，电子向注入源元件DR2迂回的可能性较低，其大部分被取入到p型接地区域PGD1。因此，通过如本实施方式那样设为p型接地区域被顿开的结构，p型接地区域PGD1、PGD2能够高精确度地控制来自注入源元件DR1、DR2的电子的行进方向。因而，能够更可靠地抑制由于电子进入到注入源元件而引起的注入源元件的错误动作等。
如图9所示，存在来自一方的注入源元件DR1(一方的注入源元件)的电子的一部分被吸引向到与另一方的注入源元件DR2相邻的p型接地区域PGD2的端部PED2(另一方端部)，而向图9的右上方向移动的情况。在这种情况下，有可能向端部PED2行进的电子的一部分迂回而向注入源元件DR2行进。因此，参照图9和图3，在本实施方式中，优选一方的注入源元件DR1(DR)与端部PED2的最短距离D大于半导体衬底SUB的厚度T。这样，例如图9的从注入源元件DR1进入到p型杂质区域PSR的内部的电子与端部PED2相比优先向半导体衬底SUB的下部移动。这是因为从注入源元件DR1的主表面来看，半导体衬底SUB的下部与端部PED2相比距离较短，移动较容易。因此，能够抑制从注入源元件DR1进入到p型杂质区域PSR的内部的电子向p型接地区域PGD2移动并在途中迂回而向注入源元件DR2行进的可能性。
此外，另一方的注入源元件DR2(DR)与端部PED1(一方的端部)的最短距离D也与上述同样地，优选大于半导体衬底SUB的厚度T。在此，例如在图3的最短距离D大于半导体衬底SUB的厚度T的情况下，如果将一对p型接地区域PGD配置成相对于中心线(虚拟的一点划线C-C)形成为线对称，则注入源元件DR2与端部PED1的最短距离也为D。因而，能够降低来自注入源元件DR2的电子的一部分在向端部PED1行进的过程中迂回而向注入源元件DR1行进的可能性。
(实施方式2)
本实施方式与实施方式1相比，不同点在于形成在半导体器件上的吸引电子的区域的结构。下面，针对本实施方式的结构进行说明。
参照图10和图11，本实施方式的半导体器件将n型区NR配置成包围p型接地区域PGD的周围。该n型区NR具有浮动电位(悬浮电位)。此外，图10和图11的p型接地区域PGD在与半导体衬底SUB的主表面上彼此相邻的一对注入源元件DR的形成区域间所夹持的区域相邻的区域上也不被断开，而是沿着多个注入源元件DR排列的方向连续并延伸。
参照图12，图10和图11的n型区NR配置成与p型接地区域PGD相接触。n型区域NR与p型接地区域PGD的p型区域PR同样地，形成为与p型杂质区域PSR上的嵌入p型扩散区域PE和p-扩散区域PPR的层叠结构电连接。
其中，参照图13的本实施方式的变形例，在本实施方式中，该n型区域NR只要配置在p型接地区域PGD与注入源元件DR之间即可，n型区域NR也可以不与p型接地区域PGD相接触，还可以不包围p型接地区域PGD的周围。此处的n型区域NR例如不被施加施加电压OERV或接地电位GND，优选具有浮动电位。
此外，本实施方式的结构除了上述结构以外，与实施方式1的结构大致相同，因此对图10～图13中与实施方式1相同的要素附加相同的附图标记，不重复其说明。
接着，说明本实施方式的作用效果。在本实施方式中，也与实施方式1同样地，例如来自一方的注入源元件DR的电子的一部分被吸引到p型接地区域PGD。但是，进入到配置在一方的注入源元件DR与p型接地区域PGD之间的n型区NR的电子很难离开n型区域NR而向p型区域移动。这是因为电子需要在n型区域与p型区域的边界越过电位屏障而从n型区域进入p型区域。即，n型区域作为电阻而发挥功能。因而，降低进入n型区域NR的电子例如图11所示那样迂回(环绕)而进入p-扩散区域PPR再进入另一方的注入源元件DR的可能性。因而，通过配置在注入源元件DR与p型接地区域PGD之间的n型区域NR，抑制电子从一方的注入源元件DR向另一方的注入源元件DR的移动，因此抑制了注入源元件的错误动作。
本发明的实施方式2仅是以上所述的各点与本发明的实施方式1不同。即，关于本发明的实施方式2，上面未记述的结构或条件、过程或效果等全部遵循本发明的实施方式1。
(实施方式3)
本实施方式与实施方式1相比，不同点在于形成在半导体器件上的吸引电子的机构的结构。下面说明本实施方式。
参照图14和图15，本实施方式的半导体器件将分支部ATD2(n型接地区域)配置成包围多个注入源元件DR各自的周围。此外，图14和图15的p型接地区域PGD在与半导体衬底SUB的主表面上彼此相邻的一对注入源元件DR的形成区域间所夹持的区域相邻的区域上也没有被断开，而是沿着多个注入源元件DR排列的方向延伸。
参照图16和图17，分支部ATD2是以从半导体衬底SUB的主表面与半导体衬底SUB内部的p型杂质区域PSR相连接的方式形成在p型杂质区域PSR上的n型区域。在分支部ATD2中具有n-扩散区域NNR和n型扩散区域NR。此外，在本实施方式中也同样地，在半导体衬底SUB内部的p型杂质区域PSR上，通过嵌入p型扩散区域PE形成了p-扩散区域PPR。
在分支部ATD2的n型扩散区域NR上连接有接地端子GND，由此能够对半导体衬底SUB的p型杂质区域PSR施加接地电位GND。也就是说，分支部ATD2作为接地电位施加区域而发挥功能。
其中，参照图18和图19的、本实施方式中的变形例，在本实施方式中，该分支部ATD2也可以仅配置在被一对注入源元件DR夹持的区域上。
此外，本实施方式的结构除了上述结构以外，与实施方式1的结构大致相同，因此对图14～图19中与实施方式1相同的要素附加相同的附图标记，不重复其说明。
此外，说明本实施方式的作用效果。在本实施方式中也与实施方式1同样地，例如来自一方的注入源元件DR的电子的一部分被吸引到p型接地区域PGD。但是，一部分电子经过包围一方的注入源元件DR的周围的有源势垒AB而到达一对注入源元件DR间的分支部ATD2。到达分支部ATD2的电子被施加到分支部ATD2的接地电压GND吸引而从半导体衬底SUB吸引出去。这样，由于电子被分支部ATD2吸引出去，因此抑制电子到达另一方的注入源元件DR。
另外，例如图14～图17那样是分支部ATD2包围注入源元件的周围的结构的情况下，分支部ATD2配置在p型接地区域PGD与注入源元件之间。因此，p型接地区域PGD与注入源元件之间的分支部ATD2具有与实施方式2的n型区域NR相同的功能。也就是说，该分支部ATD2抑制向p型接地区域PGD吸引电子、或者电子从p型接地区域PGD迂回(环绕)而向另一方的注入源元件移动。因此，包围注入源元件DR的分支部ATD2能够更可靠地抑制注入源元件的错误动作。
并且，例如在图6所示的比较例中，分支部ATD1由p型扩散区域PR构成。因此，分支部ATD1吸引电子的力较强。因此，从一方的注入源元件形成区域DR原本要通过半导体衬底SUB的下面的电子的一部分被分支部ATD1吸引，从而电子移动到分支部ATD1的比例变高，并且其一部分由于惯性而向另一方的注入源元件形成区域DR移动的比例变高。但是，在本实施方式的例如图19中，一对注入源元件DR间的分支部ATD2由n型扩散区域NNR构成。因此，分支部ATD2原本不具有吸引电子的功能。因此，在本实施方式中，能够抑制电子从一方的注入源元件直接向另一方的注入源元件移动。
本发明的实施方式3仅是以上所述的各点与本发明的实施方式1不同。即，关于本发明的实施方式3，上面未记述的结构或条件、过程或效果等全部遵循本发明的实施方式1。
(变形例)
将以上的本发明的各实施方式的形态组合、例如形成为以下的图20～图23所示的形态，也能够起到抑制电子从上述一方的注入源元件向另一方的注入源元件的移动、抑制注入源元件的错误动作的效果。
参照图20，也可以将n型区域NR配置成包围例如实施方式1那样被断开的p型接地区域PGD的周围。该n型区域NR具有与实施方式2的图11的n型区域NR相同的结构、效果。另外，虽然没有图示，但是该n型区域NR例如图13所示那样配置在p型接地区域PGD与注入源元件DR之间，p型接地区域PGD与n型区域NR也可以不接触。
参照图21，也可以设为将如实施方式1那样被断开的p型接地区域PGD与如实施方式3那样包围注入源元件DR的周围的分支部ATD2组合而成的结构。
参照图22，也可以设为将如实施方式2那样包围p型接地区域PGD的周围的n型区域NR与如实施方式3那样包围注入源元件DR的周围的分支部ATD2组合而成的结构。
参照图23，也可以设为将如实施方式1那样被断开的p型接地区域PGD、如实施方式2那样包围p型接地区域PGD的周围的n型区域NR、以及如实施方式3那样包围注入源元件DR的周围的分支部ATD2组合而成的结构。
此外，在本发明的任一个实施方式中都同样地，在一对有源势垒区域AB上分别将p型势垒区域配置在相比n型势垒区域更靠近被该有源势垒区域AB包围的注入源元件DR的侧(内侧)。当如上所述电子被取入到n型势垒区域时，与n型势垒区域欧姆连接的p型势垒区域的电位下降，电子很难进入到p型势垒区域侧。因此，能够更可靠地抑制电子移动到p型势垒区域或者进一步移动到其内侧的注入源元件。
应该认为本次公开的实施方式的所有内容都是例示，并不是用于限制。本发明的范围并不是上述的说明，而是通过权利要求书示出，意图包含与权利要求书均等的意思和范围内的所有变更。
本发明能够特别有利地利用于具有包括电感用负载的注入源元件和逻辑电路的半导体器件。
Claims (18)
1.一种半导体器件，其具备：
半导体衬底，其具有主表面且在内部具有p型区域；
一对注入源元件，其形成在上述p型区域上且形成在上述主表面上；
有源势垒结构，其配置在上述主表面上被上述一对注入源元件夹持的区域上，所述有源势垒结构通过将具有浮动电位的p型区域和n型区域利用导电层进行欧姆连接而构成；以及
p型接地区域，其形成在避开上述主表面上被上述一对注入源元件夹持的上述区域而与上述一对注入源元件和上述有源势垒结构相比更靠近上述主表面的端部侧，并且与上述p型区域电连接，能够施加接地电位，
其中，上述p型接地区域在与上述一对注入源元件所夹持的上述区域相邻的区域上被断开。
2.根据权利要求1所述的半导体器件，其特征在于，
上述p型接地区域在上述主表面上被配置成相对于上述一对注入源元件间的中心线形成为线对称。
3.根据权利要求1或2所述的半导体器件，其特征在于，
上述p型接地区域通过被断开而具有上述一对注入源元件中的一方的注入源元件侧的一端部、和上述一对注入源元件中的另一方的注入源元件侧的另一端部，
上述一方的注入源元件与上述p型接地区域的上述另一端部在上述主表面上的最短距离和上述另一方的注入源元件与上述p型接地区域的上述一端部在上述主表面上的最短距离大于上述半导体衬底的厚度。
4.根据权利要求1或2所述的半导体器件，其特征在于，
还具备n型区域，该n型区域在上述主表面上被配置在上述一对注入源元件的每一个与上述p型接地区域之间。
5.根据权利要求4所述的半导体器件，其特征在于，
上述n型区域在上述主表面上被配置成包围上述p型接地区域的周围。
6.根据权利要求4所述的半导体器件，其特征在于，
上述n型区域具有浮动电位。
7.根据权利要求1或2所述的半导体器件，其特征在于，
还具备n型接地区域，该n型接地区域在上述主表面上被配置在被上述一对注入源元件夹持的上述区域上，并能够施加接地电位。
8.根据权利要求7所述的半导体器件，其特征在于，
上述n型接地区域在上述主表面上被配置成包围上述一对注入源元件各自的周围。
9.根据权利要求1或2所述的半导体器件，其特征在于，
上述有源势垒结构包含在上述主表面上包围上述一对注入源元件的每一个且相互进行欧姆连接的所述p型势垒区域和n型势垒区域，上述p型势垒区域配置在比上述n型势垒区域更靠内周侧的位置上。
10.一种半导体器件，其具备：
半导体衬底，其具有主表面且在内部具有p型区域；
一对注入源元件，其形成在上述p型区域上且形成在上述主表面上；
有源势垒结构，其配置在上述主表面上被上述一对注入源元件夹持的区域上，所述有源势垒结构通过将具有浮动电位的p型区域和n型区域利用导电层进行欧姆连接而构成；
p型接地区域，其形成在避开上述主表面上被上述一对注入源元件夹持的上述区域而与上述一对注入源元件和上述有源势垒结构相比更靠近上述主表面的端部侧，并且与上述p型区域电连接，能够施加接地电位；以及
n型区域，其在上述主表面上被配置在上述一对注入源元件的每一个与上述p型接地区域之间。
11.根据权利要求10所述的半导体器件，其特征在于，
上述n型区域在上述主表面上被配置成包围上述p型接地区域的周围。
12.根据权利要求10或11所述的半导体器件，其特征在于，
上述n型区域具有浮动电位。
13.根据权利要求10或11所述的半导体器件，其特征在于，
还具备n型接地区域，该n型接地区域被配置在上述主表面上被上述一对注入源元件夹持的上述区域上，并能够施加接地电位。
14.根据权利要求13所述的半导体器件，其特征在于，
上述n型接地区域在上述主表面上被配置成包围上述一对注入源元件各自的周围。
15.根据权利要求10或11所述的半导体器件，其特征在于，
上述有源势垒结构包含在上述主表面上包围上述一对注入源元件的每一个且相互进行欧姆连接的所述p型势垒区域和n型势垒区域，上述p型势垒区域配置在比上述n型势垒区域更靠内周侧的位置上。
16.一种半导体器件，其具备：
半导体衬底，其具有主表面且在内部具有p型区域；
一对注入源元件，其形成在上述p型区域上且形成在上述主表面上；
有源势垒结构，其配置在上述主表面上被上述一对注入源元件夹持的区域上，所述有源势垒结构通过将具有浮动电位的p型区域和n型区域利用导电层进行欧姆连接而构成；
n型接地区域，其配置在上述主表面上被上述一对注入源元件夹持的上述区域上，能够施加接地电位；以及
p型接地区域，其形成在避开上述主表面上被上述一对注入源元件夹持的上述区域而与上述一对注入源元件、上述有源势垒结构及上述n型接地区域相比更靠近上述主表面的端部侧，并且与上述p型区域电连接，能够施加接地电位。
17.根据权利要求16所述的半导体器件，其特征在于，
上述n型接地区域在上述主表面上被配置成包围上述一对注入源元件各自的周围。
18.根据权利要求16或17所述的半导体器件，其特征在于，
上述有源势垒结构包含在上述主表面上包围上述一对注入源元件的每一个且相互进行欧姆连接的所述p型势垒区域和n型势垒区域，上述p型势垒区域配置在比上述n型势垒区域更靠内周侧的位置上。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010272591A JP5687890B2 (ja) | 2010-12-07 | 2010-12-07 | 半導体装置 |
| JP2010-272591 | 2010-12-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102544008A CN102544008A (zh) | 2012-07-04 |
| CN102544008B true CN102544008B (zh) | 2016-07-06 |
Family
ID=44905715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110408212.XA Expired - Fee Related CN102544008B (zh) | 2010-12-07 | 2011-12-06 | 半导体器件 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8704330B2 (zh) |
| EP (1) | EP2463907A3 (zh) |
| JP (1) | JP5687890B2 (zh) |
| CN (1) | CN102544008B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011243774A (ja) * | 2010-05-19 | 2011-12-01 | Renesas Electronics Corp | 半導体装置 |
| JP2017117882A (ja) * | 2015-12-22 | 2017-06-29 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| DE102016111836B4 (de) | 2016-06-28 | 2024-02-15 | Infineon Technologies Ag | Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements |
| CN109346466B (zh) * | 2018-08-17 | 2020-10-16 | 矽力杰半导体技术(杭州)有限公司 | 半导体结构和驱动芯片 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5514901A (en) * | 1994-05-17 | 1996-05-07 | Allegro Microsystems, Inc. | Epitaxial island with adjacent asymmetrical structure to reduce collection of injected current from the island into other islands |
| US5545917A (en) * | 1994-05-17 | 1996-08-13 | Allegro Microsystems, Inc. | Separate protective transistor |
| JP2010021218A (ja) * | 2008-07-09 | 2010-01-28 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6787858B2 (en) * | 2002-10-16 | 2004-09-07 | Freescale Semiconductor, Inc. | Carrier injection protection structure |
| JP5205660B2 (ja) | 2008-01-28 | 2013-06-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP5415827B2 (ja) | 2009-05-19 | 2014-02-12 | ルビコン株式会社 | 表面実装用のデバイス |
| JP2011243774A (ja) * | 2010-05-19 | 2011-12-01 | Renesas Electronics Corp | 半導体装置 |
-
2010
- 2010-12-07 JP JP2010272591A patent/JP5687890B2/ja not_active Expired - Fee Related
-
2011
- 2011-11-07 EP EP11188131.4A patent/EP2463907A3/en not_active Withdrawn
- 2011-11-28 US US13/305,418 patent/US8704330B2/en active Active
- 2011-12-06 CN CN201110408212.XA patent/CN102544008B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5514901A (en) * | 1994-05-17 | 1996-05-07 | Allegro Microsystems, Inc. | Epitaxial island with adjacent asymmetrical structure to reduce collection of injected current from the island into other islands |
| US5545917A (en) * | 1994-05-17 | 1996-08-13 | Allegro Microsystems, Inc. | Separate protective transistor |
| JP2010021218A (ja) * | 2008-07-09 | 2010-01-28 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2463907A3 (en) | 2014-09-10 |
| US8704330B2 (en) | 2014-04-22 |
| JP2012124259A (ja) | 2012-06-28 |
| EP2463907A2 (en) | 2012-06-13 |
| US20120139087A1 (en) | 2012-06-07 |
| CN102544008A (zh) | 2012-07-04 |
| JP5687890B2 (ja) | 2015-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8304827B2 (en) | Semiconductor device having on a substrate a diode formed by making use of a DMOS structure | |
| US7439584B2 (en) | Structure and method for RESURF LDMOSFET with a current diverter | |
| CN104167414B (zh) | 双槽区结隔离型电压钳位器件及其形成方法 | |
| CN116344580A (zh) | 具有屏蔽背栅效应的高侧及低侧gan fet的单片集成 | |
| CN102544008B (zh) | 半导体器件 | |
| KR100802461B1 (ko) | 반도체 장치 | |
| KR20140006156A (ko) | 전력 반도체 소자 | |
| US20070045751A1 (en) | Bulk resistance control technique | |
| JP2013115166A (ja) | 半導体装置 | |
| KR101418396B1 (ko) | 전력 반도체 소자 | |
| US8120104B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US20190363162A1 (en) | Metal-oxide semiconductor (mos) device structure based on a poly-filled trench isolation region | |
| US8344458B2 (en) | Semiconductor device | |
| CN113035841A (zh) | 具有结隔离结构的集成式芯片及其制作方法 | |
| CN113140566A (zh) | 具有隔离结构的集成式芯片及其制作方法 | |
| US8963256B2 (en) | CMOS device structures | |
| WO2006116902A1 (fr) | Transistor a effet de champ en semi-conducteur d'oxyde metallique presentant une structure d'isolation et ses procedes de fabrication | |
| CN102544007A (zh) | 包括场效应晶体管的集成电路 | |
| US9859359B2 (en) | Semiconductor device | |
| JPH09321150A (ja) | 半導体装置 | |
| JP2010177561A (ja) | 半導体装置 | |
| KR20080060995A (ko) | 링형 게이트 모스펫을 가지는 반도체 장치 | |
| JP5955645B2 (ja) | 半導体装置 | |
| CN215220713U (zh) | 具有结隔离结构的集成式芯片 | |
| US20100320537A1 (en) | Semiconductor device and method of fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: Tokyo, Japan, Japan Applicant after: Renesas Electronics Corporation Address before: Kanagawa Applicant before: Renesas Electronics Corporation |
|
| COR | Change of bibliographic data | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160706 Termination date: 20191206 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |