JP2013102071A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2013102071A JP2013102071A JP2011245355A JP2011245355A JP2013102071A JP 2013102071 A JP2013102071 A JP 2013102071A JP 2011245355 A JP2011245355 A JP 2011245355A JP 2011245355 A JP2011245355 A JP 2011245355A JP 2013102071 A JP2013102071 A JP 2013102071A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- potential
- injection
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
Abstract
【解決手段】第1および第2の主表面を有する半導体基板SUB内にはエピタキシャル層EPPと、n型不純物領域NRを含む注入元素子と、注入元素子と間隔を隔てて形成された被注入素子と、注入元素子と被注入素子との間の領域の少なくとも一部に形成され、注入元素子と被注入素子とを結ぶ方向に対して交差する方向に延在する接地電位が印加されたn型領域GNNおよびp型領域GPPを有するバリア層BRとを備える。さらに半導体基板SUB内でエピタキシャル層EPPに接するように形成されたフローティングp型裏面領域FLPを有する。
【選択図】図2
Description
(実施の形態1)
まず半導体基板の主表面における各素子形成領域の配置について図1および図2を用いて説明する。
図5を参照して、注入元素子OERを構成するHigh side(図3参照)のMISトランジスタがON状態で、Low side(図3参照)のMISトランジスタがOFF状態の場合、電流はHigh sideのMISトランジスタから誘導性負荷に流れ込む。この状態から、High sideのMISトランジスタがOFF状態で、Low sideのMISトランジスタがON状態へと切り替わった場合、誘導性負荷は電流を引き続き流そうとする。これにより起電力が生じるため、Low sideのMISトランジスタのドレイン領域NRに負電位が印加される。このため、Low sideのMISトランジスタ形成領域のn型領域NR、NNR、EPN、NEとp型領域EPPとのpn接合に順バイアスが印加され、n型領域NR、NNR、EPN、NEからp型領域に電子が注入される。
図39および図40を参照して、本実施の形態の半導体装置は、基本的に図1および図2の実施の形態1と同様の構成を有するが、素子分離領域SPTが絶縁層EIではなく、p型拡散領域PR(SPT)(第4のp型不純物領域)とn型不純物領域NRとのpn接合により形成されている。本実施の形態の素子分離領域SPTとしてのp型拡散領域PRは、注入元素子OERとバリア層BRとの間のなかの、特に注入元素子OERおよび被注入素子CCRのそれぞれの外側面に接触するように形成されることが好ましい。このようにすれば、注入元素子OERと被注入素子CCRとに含まれるn型不純物領域NRと当該p型拡散領域PRとの間にpn接合が形成される。
図44を参照して、本実施の形態の半導体装置は、基本的に図1および図2の実施の形態1と同様の構成を有するが、注入元素子OERおよび被注入素子CCRの双方の周囲にバリア層BRが形成されている。実施の形態1、2においては図の左側の素子が注入元素子OERで図の右側の素子が被注入素子CCRであるが、本実施の形態においてはこれらが逆転し、図の左側の素子が被注入素子CCRで図の右側の素子が注入元素子OERである場合も考慮されている。
本参考例においては、本発明において想到し得る、バリア層BRの平面形状および、注入元素子と被注入素子との位置関係の変形例を示している。以下、図45〜図62を参照しながら、本実施の形態について説明する。
Claims (7)
- 第1の主表面と、前記第1の主表面に対向する第2の主表面とを有する半導体基板と、
前記半導体基板内に形成された第1のp型不純物領域と、
前記半導体基板の前記第1の主表面に形成され、かつ前記第1のp型不純物領域とpn接合を構成する第1のn型不純物領域を含む注入元素子と、
前記半導体基板の前記第1の主表面に前記注入元素子と間隔を隔てて形成された被注入素子と、
それぞれに接地電位が印加された第2のp型不純物領域と第2のn型不純物領域とを有するバリア層とを備え、
前記第2のp型不純物領域と前記第2のn型不純物領域とは、前記第1の主表面において前記注入元素子と前記被注入素子との間の領域の少なくとも一部に形成され、かつ前記注入元素子および前記被注入素子を結ぶ方向に対して交差する方向に延在し、さらに
前記半導体基板内で前記第1のp型不純物領域に接するように前記第2の主表面の少なくとも前記バリア層の真下の領域に形成された第3のp型不純物領域を備え、
前記第3のp型不純物領域は、前記第1のp型不純物領域よりも高いp型不純物濃度を有し、かつフローティング電位となるように構成されている、半導体装置。 - 前記注入元素子は前記第1の主表面において矩形の平面形状を有し、
前記バリア層は、前記注入元素子のなす矩形の1辺に対向する領域の全体にわたって、前記矩形の1辺に沿うように延在する、請求項1に記載の半導体装置。 - 前記バリア層は、前記第1の主表面において前記注入元素子の平面視における周囲の全体を囲むように配置される、請求項1または2に記載の半導体装置。
- 前記バリア層に含まれる前記第2のn型不純物領域は、前記バリア層に含まれる前記第2のp型不純物領域よりも前記注入元素子の近くに位置している、請求項1〜3のいずれかに記載の半導体装置。
- 前記注入元素子と前記バリア層との間の領域の少なくとも一部に配置された素子分離領域をさらに備える、請求項1〜4のいずれかに記載の半導体装置。
- 前記素子分離領域は、前記半導体基板内に形成され、かつ前記第1のn型不純物領域とpn接合を構成する第4のp型不純物領域を含む、請求項5に記載の半導体装置。
- 前記素子分離領域は、前記第1の主表面に形成された分離用溝と、前記分離用溝内を充填する充填絶縁層とを含む、請求項5に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011245355A JP5898464B2 (ja) | 2011-11-09 | 2011-11-09 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011245355A JP5898464B2 (ja) | 2011-11-09 | 2011-11-09 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013102071A true JP2013102071A (ja) | 2013-05-23 |
JP5898464B2 JP5898464B2 (ja) | 2016-04-06 |
Family
ID=48622424
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011245355A Expired - Fee Related JP5898464B2 (ja) | 2011-11-09 | 2011-11-09 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5898464B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017120823A (ja) * | 2015-12-28 | 2017-07-06 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
WO2020195791A1 (ja) * | 2019-03-26 | 2020-10-01 | 株式会社デンソー | 半導体装置 |
JP2020167369A (ja) * | 2019-03-26 | 2020-10-08 | 株式会社デンソー | 半導体装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11354627A (ja) * | 1998-06-05 | 1999-12-24 | Nissan Motor Co Ltd | 半導体集積回路及びその製造方法 |
JP2007067012A (ja) * | 2005-08-29 | 2007-03-15 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2009177087A (ja) * | 2008-01-28 | 2009-08-06 | Renesas Technology Corp | 半導体装置 |
JP2009539260A (ja) * | 2006-05-31 | 2009-11-12 | アドバンスト・アナロジック・テクノロジーズ・インコーポレイテッド | 集積回路のための分離構造、およびモジュール式の分離構造の形成方法 |
-
2011
- 2011-11-09 JP JP2011245355A patent/JP5898464B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11354627A (ja) * | 1998-06-05 | 1999-12-24 | Nissan Motor Co Ltd | 半導体集積回路及びその製造方法 |
JP2007067012A (ja) * | 2005-08-29 | 2007-03-15 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2009539260A (ja) * | 2006-05-31 | 2009-11-12 | アドバンスト・アナロジック・テクノロジーズ・インコーポレイテッド | 集積回路のための分離構造、およびモジュール式の分離構造の形成方法 |
JP2009177087A (ja) * | 2008-01-28 | 2009-08-06 | Renesas Technology Corp | 半導体装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017120823A (ja) * | 2015-12-28 | 2017-07-06 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
WO2020195791A1 (ja) * | 2019-03-26 | 2020-10-01 | 株式会社デンソー | 半導体装置 |
JP2020167369A (ja) * | 2019-03-26 | 2020-10-08 | 株式会社デンソー | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5898464B2 (ja) | 2016-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6420175B2 (ja) | 半導体装置 | |
JP5981859B2 (ja) | ダイオード及びダイオードを内蔵する半導体装置 | |
JP5737102B2 (ja) | 半導体装置 | |
JP5182766B2 (ja) | 高耐圧半導体装置 | |
JP5526496B2 (ja) | 電界効果半導体装置及びその製造方法 | |
JP6341331B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP6415749B2 (ja) | 炭化珪素半導体装置 | |
US9111771B2 (en) | Semiconductor device | |
JP2013115166A (ja) | 半導体装置 | |
JP6275282B2 (ja) | 半導体装置、その製造方法および半導体モジュール | |
JP2009295641A5 (ja) | ||
JP4961686B2 (ja) | 半導体装置 | |
US20140183627A1 (en) | Semiconductor device and associated method for manufacturing | |
JP5739826B2 (ja) | 半導体装置 | |
JP2017174923A (ja) | 半導体装置 | |
US11063035B2 (en) | Semiconductor integrated circuit device | |
JP5898464B2 (ja) | 半導体装置 | |
JP6011136B2 (ja) | 半導体装置 | |
JP6743955B2 (ja) | 半導体集積回路の製造方法 | |
JP4910894B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP2011243774A (ja) | 半導体装置 | |
JP2017212298A (ja) | 半導体装置 | |
JP4872141B2 (ja) | パワーmosトランジスタ | |
JP5068057B2 (ja) | 半導体装置 | |
JP4447768B2 (ja) | フィールドmosトランジスタおよびそれを含む半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140806 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150512 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150707 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160216 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160304 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5898464 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |