JP2017212298A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2017212298A
JP2017212298A JP2016103579A JP2016103579A JP2017212298A JP 2017212298 A JP2017212298 A JP 2017212298A JP 2016103579 A JP2016103579 A JP 2016103579A JP 2016103579 A JP2016103579 A JP 2016103579A JP 2017212298 A JP2017212298 A JP 2017212298A
Authority
JP
Japan
Prior art keywords
region
drain
conductivity type
metal
view
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016103579A
Other languages
English (en)
Other versions
JP6704789B2 (ja
Inventor
大介 市川
Daisuke Ichikawa
大介 市川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2016103579A priority Critical patent/JP6704789B2/ja
Priority to US15/598,723 priority patent/US10453916B2/en
Publication of JP2017212298A publication Critical patent/JP2017212298A/ja
Application granted granted Critical
Publication of JP6704789B2 publication Critical patent/JP6704789B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】ドレイン領域およびソース領域間における局所的な電界集中の発生を抑制し、耐圧を向上できる半導体装置を提供する。【解決手段】半導体装置１は、ｐ型の半導体基板３とｎ型のエピタキシャル層４とを含む。エピタキシャル層４には、ｎ型のドレイン領域１０およびｎ型のソース領域８が形成されている。ドレイン領域１０の直下のエピタキシャル層４には、ｎ型のドレインバッファ領域１１が形成されている。ドレイン領域１０とドレインバッファ領域１１との間のエピタキシャル層４には、ドレイン領域１０に対向する対向部６２と、対向部６２からソース領域８に向けて引き出された引き出し部６３とを有するｎ型のウェル領域６１が形成されている。ドレイン領域１０上には、ドレインメタル３１が形成されている。そして、ウェル領域６１の引き出し部６３は、その周縁が、平面視においてドレインメタル３１の周縁よりも外側まで引き出されている。【選択図】図３

Description

本発明は、半導体装置に関する。
特許文献１には、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を含む半導体装置が開示されている。この半導体装置は、ｐ型の半導体基板と、半導体基板上に形成されたｎ型の半導体層と、半導体層の表面領域に間隔を空けて形成されたｎ型のドレイン領域およびｎ型のソース領域とを含む。
特開２０１１−２４３９１９号公報
特許文献１のような半導体装置は、一般的に、ドレイン領域に電力を供給するためのドレインメタルが当該ドレイン領域に接続される。このような半導体装置は、ドレイン電圧が印加された状態で、ドレイン領域からソース領域にかけて電界強度が一様になるように等電位線が分布するように設計されるのが通常である。
しかし、ドレイン領域上にドレインメタルが配置された構成では、このドレインメタルから拡がる等電位線が半導体層の表面付近においてドレイン領域に向かって急激に曲げられてしまい、半導体層において等電位線の間隔が狭い領域、つまり等電位線が密となる領域が生じる虞がある。等電位線が密となる領域は、他の領域に比べて電界強度が高く、局所的に電界が集中する領域である。このような局所的な電界集中は、半導体装置の耐圧低下を招く原因となるという課題がある。
そこで、本発明は、ドレイン領域およびソース領域間における局所的な電界集中の発生を抑制し、耐圧を向上できる半導体装置を提供することを目的とする。
本発明の第１局面に係る半導体装置は、第１導電型の半導体基板と、前記半導体基板上に形成された第２導電型の半導体層と、前記半導体層の表面領域に間隔を空けて形成された第２導電型のドレイン領域および第２導電型のソース領域と、前記ドレイン領域の直下の前記半導体基板内および前記半導体層内に形成された第２導電型のドレインバッファ領域と、前記ドレイン領域と前記ドレインバッファ領域との間の前記半導体層に形成された第２導電型のウェル領域であって、前記ドレイン領域に対向する対向部と、前記対向部から前記ソース領域に向けて引き出された引き出し部とを有するウェル領域と、前記ドレイン領域に電気的に接続されるように、かつ平面視において前記ウェル領域と重なるように前記ドレイン領域上に形成されたドレインメタルとを含み、前記ウェル領域の前記引き出し部は、その周縁が、平面視において前記ドレインメタルの周縁よりも外側まで引き出されている。
本発明の第２局面に係る半導体装置は、第１導電型の半導体基板と、前記半導体基板上に形成された第２導電型の半導体層と、前記半導体層の表面領域に間隔を空けて形成された第２導電型のドレイン領域および第２導電型のソース領域と、前記ドレイン領域の直下の前記半導体層に形成された第２導電型のウェル領域であって、前記ドレイン領域に対向する対向部と、前記対向部から前記ソース領域に向けて引き出された引き出し部とを有するウェル領域と、前記ドレイン領域に電気的に接続されるように、かつ平面視において前記ウェル領域と重なるように前記ドレイン領域上に形成されたドレインメタルとを含み、前記ウェル領域の前記引き出し部は、その周縁が、平面視において前記ドレインメタルの周縁よりも外側まで引き出されている。
本発明の第３局面に係る半導体装置は、第１導電型の半導体基板と、前記半導体基板上に形成された第２導電型の半導体層と、前記半導体層の表面領域に間隔を空けて形成された第２導電型のドレイン領域および第２導電型のソース領域と、前記ドレイン領域の直下の前記半導体基板内および前記半導体層内に形成された第２導電型のドレインバッファ領域であって、その周縁が、前記ドレイン領域の周縁よりも外側まで引き出されたドレインバッファ領域と、前記ドレイン領域と前記ドレインバッファ領域との間の前記半導体層に形成された第２導電型のウェル領域であって、前記ドレイン領域に対向する対向部と、前記対向部から前記ソース領域に向けて引き出された引き出し部とを有するウェル領域と、前記ドレイン領域に電気的に接続されるように、かつ平面視において前記ウェル領域と重なるように前記ドレイン領域上に形成されたドレインメタルとを含み、前記ウェル領域の前記引き出し部は、その周縁が、平面視において前記ドレインバッファ領域の周縁よりも外側まで引き出されている。
本発明の第４局面に係る半導体装置は、第１導電型の半導体基板と、前記半導体基板上に形成された第２導電型の半導体層と、前記半導体層の表面領域に間隔を空けて形成された第２導電型のドレイン領域および第２導電型のソース領域と、前記ドレイン領域の直下の前記半導体層に形成された第２導電型のウェル領域であって、前記ドレイン領域に対向する対向部と、前記対向部から前記ソース領域に向けて引き出された引き出し部とを有するウェル領域と、前記半導体層の表面における前記ドレイン領域と前記ソース領域との間の領域を覆うように形成された絶縁膜と、電気的に浮遊状態となるように前記絶縁膜上に形成された複数のフィールドプレートと、前記ドレイン領域に電気的に接続されるように、かつ平面視において前記ウェル領域と重なるように前記ドレイン領域上に形成されたドレインメタルとを含み、前記ウェル領域の前記引き出し部は、平面視において前記複数のフィールドプレートの幾つかと重なるように形成されている。
本発明の第１局面に係る半導体装置は、半導体基板内および半導体層内に形成されたドレインバッファ領域を含む。これにより、半導体基板とドレインバッファ領域との間でｐｎ接合部を形成できるから、当該ｐｎ接合部から拡がる空乏層を利用することによって、半導体装置の耐圧を高めることができる。これに加えて、第１局面に係る半導体装置は、ウェル領域の引き出し部の周縁が、平面視においてドレインメタルの周縁よりも外側まで引き出された構成とされている。これにより、ドレインメタルから拡がる等電位線が半導体層の表面付近においてドレイン領域に向かって曲げられるのを抑制できる。その結果、ドレイン領域およびソース領域間で生じる局所的な電界集中の発生を抑制できるから、耐圧を良好に向上できる半導体装置を提供できる。
本発明の第２局面に係る半導体装置は、ウェル領域の引き出し部の周縁が、平面視においてドレインメタルの周縁よりも外側まで引き出された構成とされている。これにより、ドレインメタルから拡がる等電位線が半導体層の表面付近においてドレイン領域に向かって曲げられるのを抑制できる。その結果、ドレイン領域およびソース領域間で生じる局所的な電界集中の発生を抑制できるから、耐圧を向上できる半導体装置を提供できる。
本発明の第３局面に係る半導体装置は、その周縁が、ドレイン領域の周縁よりも外側まで引き出されたドレインバッファ領域を含む。このようなドレインバッファ領域によれば、ドレインメタルから拡がる等電位線が半導体層の表面付近においてドレイン領域に向かって曲げられるのを抑制できる。これに加えて、本発明の第３局面に係る半導体装置は、ドレインバッファ領域よりも上方に配置されたウェル領域の引き出し部の周縁が、平面視においてドレインバッファ領域の周縁よりも外側まで引き出された構成とされている。これにより、ドレインメタルから拡がる等電位線が半導体層の表面付近においてドレイン領域に向かって曲げられるのを良好に抑制できる。その結果、ドレイン領域およびソース領域間で生じる局所的な電界集中の発生を良好に抑制できるから、耐圧を良好に向上できる半導体装置を提供できる。
本発明の第４局面に係る半導体装置は、電気的に浮遊状態となるように絶縁膜上に配置された複数のフィールドプレートを含む。フィールドプレートによれば、ドレインメタルから拡がる等電位線が半導体層の表面付近において乱れるのを抑制できる。つまり、複数のフィールドプレートによって、半導体層における電界の乱れを抑制できる。これに加えて、本発明の第４局面に係る半導体装置では、ウェル領域の引き出し部が、ドレイン領域の側方に引き出されており、平面視において複数のフィールドプレートの幾つかと重なっている。
これにより、ドレインメタルから拡がる等電位線が半導体層の表面付近においてドレイン領域に向かって曲げられるのを抑制できる。しかも、半導体層における電界の乱れが抑制される領域にウェル領域の引き出し部が配置されているから、ドレイン領域およびソース領域間で生じる局所的な電界集中の発生を良好に抑制できる。その結果、耐圧を良好に向上できる半導体装置を提供できる。
図１は、本発明の第１実施形態に係る半導体装置を示す平面図である。 図２は、図１に示される半導体装置を示す平面図であって、半導体層上の構成を取り除いた図である。 図３は、図１に示されるIII−III線に沿う縦断面図である。 図４は、図１に示されるIV-IV線に沿う縦断面図である。 図５は、図３に対応する縦断面図であって、本発明の第１実施形態に係る半導体装置の等電位線を示す図である。 図６は、参考例に係る半導体装置を示す縦断面図である。 図７は、ドリフト領域の全面積に占めるウェル領域の面積の割合を変化させた場合の半導体装置の耐圧の変化を示すグラフである。 図８は、本発明の第２実施形態に係る半導体装置を示す縦断面図である。 図９は、本発明の第３実施形態に係る半導体装置を示す縦断面図である。 図１０は、本発明の第４実施形態に係る半導体装置を示す縦断面図である。 図１１は、本発明の第５実施形態に係る半導体装置を示す平面図である。 図１２は、図１１に示されるXII−XII線に沿う縦断面図である。 図１３は、第１実施形態の第１変形例に係る半導体装置の縦断面図である。 図１４は、第１実施形態の第２変形例に係る半導体装置の平面図である。
以下では、本発明の実施形態を、添付図面を参照して詳細に説明する。
＜第１実施形態＞
図１は、本発明の第１実施形態に係る半導体装置１を示す平面図である。図２は、図１に示される半導体装置１を示す平面図であって、エピタキシャル層４上の構成を取り除いた図である。図３は、図１に示されるIII−III線に沿う縦断面図である。図４は、図１に示されるIV-IV線に沿う縦断面図である。
半導体装置１は、ドレイン・ソース間電圧ＶＤＳが、たとえば５００Ｖ以上１５００Ｖ以下のＬＤＭＩＳ（laterally diffused metal insulator semiconductor）が形成されるＬＤＭＩＳ領域２を含む半導体装置である。半導体装置１は、ｐ型（第１導電型）の半導体基板３と、半導体基板３上に形成されたｎ型（第２導電型）の半導体層の一例としてのエピタキシャル層４とを含む。半導体基板３は、たとえばｐ型不純物濃度が比較的低い値に設定された高抵抗シリコン基板である。
半導体基板３のｐ型不純物濃度は、たとえば１．０×１０１３ｃｍ−３以上１．０×１０１４ｃｍ−３以下である。エピタキシャル層４のｎ型不純物濃度は、たとえば１．０×１０１５ｃｍ−３以上１．０×１０１６ｃｍ−３以下である。エピタキシャル層４の厚さは、たとえば、１μｍ以上１０μｍ以下である。エピタキシャル層４の表面領域には、ｐ型のボディ領域５が形成されている。
ボディ領域５は、本実施形態では、平面視において、互いに平行な一対の帯状の直線状部分６ａ，６ｂと、一対の直線状部分６ａ，６ｂの両端にそれぞれ連なる一対の帯状の曲線状部分７ａ，７ｂとを有する長円環状に形成されている。この環状のボディ領域５によって、ＬＤＭＩＳ領域２と他の領域とが区画されている。ボディ領域５の具体的な構成については、後述する。ボディ領域５の表面領域には、ｎ型のソース領域８とｐ型のボディコンタクト領域９とが互いに隣接して形成されている。
ソース領域８は、ボディ領域５の内周縁から間隔を空けて、ボディ領域５の表面領域に複数（本実施形態では２つ）形成されている。ソース領域８は、ボディ領域５の各直線状部分６ａ，６ｂに直線状に一つずつ形成されている。ソース領域８は、エピタキシャル層４のｎ型不純物濃度よりも高いｎ型不純物濃度を有している。ソース領域８のｎ型不純物濃度は、たとえば１．０×１０１９ｃｍ−３以上１．０×１０２０ｃｍ−３以下である。
ボディコンタクト領域９は、平面視においてボディ領域５に沿う長円環状に形成されている。ボディコンタクト領域９は、ボディ領域５の各直線状部分６ａ，６ｂでは、ソース領域８よりもボディ領域５の外周側に配置されている。ボディコンタクト領域９は、ボディ領域５のｐ型不純物濃度よりも高いｐ型不純物濃度を有している。ボディコンタクト領域９のｐ型不純物濃度は、たとえば１．０×１０１９ｃｍ−３以上１．０×１０２０ｃｍ−３以下である。エピタキシャル層４の表面領域におけるボディ領域５に取り囲まれる領域の中央部には、ボディ領域５から間隔を空けてｎ型のドレイン領域１０が形成されている。
ドレイン領域１０は、ボディ領域５の一対の直線状部分６ａ，６ｂの対向方向中央部において、当該直線状部分６ａ，６ｂに沿う平面視直線状（本実施形態では平面視長円状）に設けられている。これにより、ソース領域８とドレイン領域１０とがエピタキシャル層４の表面領域に間隔を空けて形成された構成とされている。ドレイン領域１０は、ソース領域８のｎ型不純物濃度と略同一のｎ型不純物濃度を有している。ドレイン領域１０の直下のエピタキシャル層４には、ｎ型のドレインバッファ領域１１が形成されている。
ドレインバッファ領域１１は、半導体基板３とエピタキシャル層４との境界を横切るように半導体基板３内およびエピタキシャル層４内に形成されており、半導体基板３との間でｐｎ接合を形成している。ドレインバッファ領域１１が半導体基板３との間でｐｎ接合部を形成することによって、半導体装置１の耐圧が高められている。ドレインバッファ領域１１は、ドレイン領域１０に沿うようにボディ領域５から間隔を空けて平面視直線状（本実施形態では平面視長円状）に形成されており、その周縁がドレイン領域１０の周縁よりも外側（ソース領域８側）まで引き出されている。
ドレインバッファ領域１１の上部は、エピタキシャル層４の厚さ方向にドレイン領域１０の底部全域に対向している。ドレインバッファ領域１１は、エピタキシャル層４のｎ型不純物濃度よりも高くドレイン領域１０のｎ型不純物濃度よりも低いｎ型不純物濃度を有している。ドレインバッファ領域１１のｎ型不純物濃度は、たとえば１．０×１０１８ｃｍ−３以上１．０×１０１９ｃｍ−３以下である。
エピタキシャル層４の表面には、ゲート絶縁膜１２が形成されている。ゲート絶縁膜１２は、ソース領域８とドレイン領域１０との間でボディ領域５に接するように平面視環状に形成されている。ゲート絶縁膜１２は、ソース領域８のドレイン領域１０側の周縁およびボディコンタクト領域９のドレイン領域１０側の周縁からボディ領域５の内周縁を横切るように形成されている。ゲート絶縁膜１２は、窒化膜（ＳｉＮ膜）、シリコン酸化膜（ＳｉＯ２膜）または窒化膜およびシリコン酸化膜の積層膜からなっていてもよい。本実施形態では、ゲート絶縁膜１２は、シリコン酸化膜である。
エピタキシャル層４の表面には、さらにＬＯＣＯＳ膜１３が形成されている。ＬＯＣＯＳ膜１３は、平面視においてエピタキシャル層４の表面におけるソース領域８およびドレイン領域１０間の領域を被覆するように環状に形成されている。ＬＯＣＯＳ膜１３の外周縁は、ゲート絶縁膜１２と一体を成しており、ＬＯＣＯＳ膜１３の内周縁は、ドレイン領域１０を取り囲んでいる。ＬＯＣＯＳ膜１３の外周縁は、ボディ領域５の内周縁よりもドレイン領域１０側に位置している。
ＬＯＣＯＳ膜１３の内周縁から外周縁までの領域がドリフト領域１４であり、このドリフト領域１４の距離Ｄは、たとえば８０μｍ以上２００μｍ以下（本実施形態では、１２０μｍ程度）である。ＬＯＣＯＳ膜１３は、ゲート絶縁膜１２の厚さよりも大きい厚さを有している。ゲート絶縁膜１２の厚さは、たとえば３００Å以上１０００Å以下（本実施形態では、５００Å程度）であり、ＬＯＣＯＳ膜１３の厚さは、ゲート絶縁膜１２の厚さの１０倍以上、たとえば５０００Å以上１５０００Å以下（本実施形態では、８０００Å程度）である。
エピタキシャル層４におけるＬＯＣＯＳ膜１３と接する部分には、ｐ型のリサーフ層１５が形成されている。リサーフ層１５は、ＬＯＣＯＳ膜１３に沿う環状に形成されており、エピタキシャル層４との間でｐｎ接合を形成している。リサーフ層１５は、半導体基板３のｐ型不純物濃度よりも高いｐ型不純物濃度を有している。リサーフ層１５のｐ型不純物濃度は、たとえば１．０×１０１５ｃｍ−３以上１．０×１０１６ｃｍ−３以下である。
ゲート絶縁膜１２上には、ゲート電極１６が形成されている。ゲート電極１６は、ソース領域８とドレイン領域１０との間でゲート絶縁膜１２を介してボディ領域５に対向している。ゲート電極１６は、ゲート絶縁膜１２上からＬＯＣＯＳ膜１３の外周縁上に連続して延び、ＬＯＣＯＳ膜１３の外周縁を被覆する被覆部１７を有している。ゲート電極１６は、たとえば不純物が添加されたポリシリコンからなる。
ＬＯＣＯＳ膜１３上には、電気的に浮遊状態とされた複数個（本実施形態では、６個）のフィールドプレート１８が間隔を空けて配置されている。つまり、複数個のフィールドプレート１８は、ソース領域８、ドレイン領域１０およびゲート電極１６のいずれからも電気的に絶縁されている。複数個のフィールドプレート１８は、エピタキシャル層４における電界の乱れを抑制するために設けられている。複数個のフィールドプレート１８は、相対的に長い周囲長を有するフィールドプレート１８が、相対的に短い周囲長を有するフィールドプレート１８を取り囲むように配置されている。複数個のフィールドプレート１８は、ゲート電極１６と同一材料および同一厚さで形成されている。
エピタキシャル層４上には、ＬＯＣＯＳ膜１３、ゲート電極１６およびフィールドプレート１８を被覆するように複数の層間絶縁膜が形成されている。複数の層間絶縁膜には、第１層間絶縁膜２１、第２層間絶縁膜２２および第３層間絶縁膜２３が含まれる。第１層間絶縁膜２１、第２層間絶縁膜２２および第３層間絶縁膜２３は、たとえば酸化シリコン（ＳｉＯ２）または窒化シリコン（ＳｉＮ）の単層構造からなる。第３層間絶縁膜２３上には、たとえば窒化シリコン（ＳｉＮ）からなるパッシベーション膜２４と、ポリイミド樹脂からなる樹脂膜２５とが形成されている。
複数の層間絶縁膜内には、ソース領域８に電気的に接続されるソースメタル３０と、ドレイン領域１０に電気的に接続されるドレインメタル３１と、ゲート電極１６に電気的に接続されるゲートメタル３２とが配置されている。
ソースメタル３０は、本実施形態では、ソース領域８上に形成された第１ソースメタル３３と、第１ソースメタル３３上に形成された第２ソースメタル３４とを含む積層構造を有している。
第１ソースメタル３３は、第１層間絶縁膜２１上に配置されており、ソース領域８の全域を被覆するように直線状に形成されている。第１ソースメタル３３は、第１層間絶縁膜２１に形成されたコンタクト３５を介してソース領域８およびボディコンタクト領域９に電気的に接続されている。
第２ソースメタル３４は、第２層間絶縁膜２２上に配置されている。図１に示されるように、第２ソースメタル３４は、第２層間絶縁膜２２におけるドレイン領域１０上の領域を露出させるように平面視凹状に形成されている。より具体的には、第２ソースメタル３４は、ボディ領域５の一対の直線状部分６ａ，６ｂに沿って形成された一対の第１部分３４ａ，３４ｂと、ボディ領域５の他方側の曲線状部分７ｂに沿って形成され、一対の第１部分３４ａ，３４ｂを接続する接続部３４ｃとを含む。第２ソースメタル３４は、第２層間絶縁膜２２に形成されたコンタクト３６を介して第１ソースメタル３３に電気的に接続されている。
ドレインメタル３１は、平面視においてドレイン領域１０上に形成されている。本実施形態では、ドレインメタル３１は、ドレイン領域１０上に形成された第１ドレインメタル３７と、第１ドレインメタル３７上に形成された第２ドレインメタル３８とを含む積層構造を有している。
第１ドレインメタル３７は、第１層間絶縁膜２１上に配置されており、ドレイン領域１０の全域を被覆するように平面視直線状（たとえば平面視長円状）に形成されている。第１ドレインメタル３７は、平面視において、その周縁が、ドレインバッファ領域１１の周縁よりも外側まで引き出された構成とされている。第１ドレインメタル３７は、ＬＯＣＯＳ膜１３上に配置された複数個のフィールドプレート１８のうち、最内側のフィールドプレート１８と第１層間絶縁膜２１を挟んで対向している。つまり、第１ドレインメタル３７は、第１層間絶縁膜２１を介して最内側のフィールドプレート１８と容量結合している。第１ドレインメタル３７は、第１層間絶縁膜２１に形成されたコンタクト３９を介してドレイン領域１０に電気的に接続されている。
第２ドレインメタル３８は、第２層間絶縁膜２２上に配置されている。図１に示されるように、第２ドレインメタル３８は、第２ソースメタル３４により区画される平面視凹状の部分に噛合うように平面視凸状に形成されている。より具体的には、第２ドレインメタル３８は、平面視においてＬＤＭＩＳ領域２の外側からボディ領域５の一方側の曲線状部分７ａを横切り、ドレイン領域１０を覆うように直線状に形成されている。第２ソースメタル３４により区画される平面視凹状の部分に配置された第２ドレインメタル３８の先端部は、外側に向かう円弧状に形成されている。
第２ドレインメタル３８は、その周縁が、第１ドレインメタル３７の周縁よりも外側まで引き出された構成とされており、第１ドレインメタル３７の全域を被覆している。第２ドレインメタル３８は、平面視においてＬＯＣＯＳ膜１３上に形成された複数個のフィールドプレート１８の内の幾つかと対向している。本実施形態では、第２ドレインメタル３８は、平面視において最内側から数えて３個のフィールドプレート１８と対向している。第２ドレインメタル３８は、第２層間絶縁膜２２に形成されたコンタクト４０を介してドレイン領域１０に電気的に接続されている。
ゲートメタル３２は、単層構造を有しており、第１層間絶縁膜２１上に配置されている。ゲートメタル３２は、ゲート電極１６を被覆するように当該ゲート電極１６に沿って環状に形成されている。ゲートメタル３２は、コンタクト４１を介してゲート電極１６に電気的に接続されている。
第１層間絶縁膜２１上には、さらに、エピタキシャル層４における電界の乱れ等を抑制するためのフィールドメタル４２が配置されている。フィールドメタル４２は、ゲートメタル３２の内周に沿って平面視環状に形成されている。フィールドメタル４２は、ＬＯＣＯＳ膜１３上に配置された複数個のフィールドプレート１８のうち、最外側のフィールドプレート１８と第１層間絶縁膜２１を挟んで対向している。つまり、フィールドメタル４２は、第１層間絶縁膜２１を介して最外側のフィールドプレート１８と容量結合している。フィールドメタル４２は、第２層間絶縁膜２２に形成されたコンタクト４３を介して第２ソースメタル３４に電気的に接続されている。
図１〜図４を再度参照して、ボディ領域５の構成について具体的に説明する。ボディ領域５は、エピタキシャル層４とのｐｎ接合部５１ａがゲート絶縁膜１２に接する第１ボディ部分５１と、エピタキシャル層４とのｐｎ接合部５２ａがＬＯＣＯＳ膜１３に接する第２ボディ部分５２とを含む。
ボディ領域５の第１ボディ部分５１は、一対の直線状部分６ａ，６ｂに沿う部分に形成されている。第１ボディ部分５１において、ゲート電極１６がゲート絶縁膜１２を介して対向する部分には、チャネル５３が形成される。したがって、第１ボディ部分５１は、チャネル５３の形成によりエピタキシャル層４との間で電流経路を形成する。
一方、ボディ領域５の第２ボディ部分５２は、一対の曲線状部分７ａ，７ｂに沿う部分に帯状に形成されており、かつ、第１ボディ部分５１よりもドレイン領域１０側に張り出した張り出し部として形成されている。第２ボディ部分５２は、ＬＯＣＯＳ膜１３を挟んでゲート電極１６の被覆部１７と対向している。第２ボディ部分５２のｐｎ接合部５２ａは、ゲート絶縁膜１２と、ゲート電極１６におけるドレイン領域１０側の端部との間に位置している。本実施形態では、第２ボディ部分５２がソース領域８の存在しない部分に形成されているので、第２ボディ部分５２は、エピタキシャル層４との間で電流経路を形成しない。
ボディ領域５は、当該ボディ領域５の表面領域から底部に向かう厚さ方向に関して、異なるｐ型不純物濃度で形成されている。より具体的には、ボディ領域５は、厚さ方向中間部のｐ型不純物濃度が最も低くなるように形成されている。ボディ領域５は、表面側に形成されたｐ型の第１高濃度領域５４と、底部側に形成され、第１高濃度領域５４の不純物濃度よりも高い不純物濃度を有するｐ＋型の第２高濃度領域５５と、第１高濃度領域５４と第２高濃度領域５５との間に介在し、第１高濃度領域５４のｐ型不純物濃度よりも低いｐ型不純物濃度を有するｐ−型の低濃度領域５６を含む。
第１高濃度領域５４のｐ型不純物濃度は、たとえば１．０×１０１７ｃｍ−３以上１．０×１０１８ｃｍ−３以下である。第２高濃度領域５５のｐ型不純物濃度は、たとえば１．０×１０１８ｃｍ−３以上１．０×１０１９ｃｍ−３以下である。低濃度領域５６のｐ型不純物濃度は、たとえば１．０×１０１６ｃｍ−３以上１．０×１０１７ｃｍ−３以下である。
第１高濃度領域５４および低濃度領域５６は、エピタキシャル層４との間でｐｎ接合部を形成するように設けられている。一方、第２高濃度領域５５は、ボディ領域５の厚さ方向に関して、半導体基板３とエピタキシャル層４との境界を横切るように形成されており、エピタキシャル層４の一部との間でｐｎ接合部を形成するように設けられている。
ボディ領域５の第１ボディ部分５１とボディ領域５の第２ボディ部分５２とは、異なる不純物濃度で形成されている。より具体的には、第１ボディ部分５１は、第１高濃度領域５４、第２高濃度領域５５および低濃度領域５６を含む。第１ボディ部分５１では、第１高濃度領域５４、第２高濃度領域５５および低濃度領域５６が、エピタキシャル層４との間でｐｎ接合部５１ａを形成している。
一方、第２ボディ部分５２は、第２高濃度領域５５および低濃度領域５６を含む。第２ボディ部分５２では、第２高濃度領域５５および低濃度領域５６が、エピタキシャル層４との間でｐｎ接合部５２ａを形成している。第２ボディ部分５２の低濃度領域５６は、第１高濃度領域５４と第２高濃度領域５５との間からドレイン領域１０側のエピタキシャル層４の表面領域に引き出されている。第２ボディ部分５２の第２高濃度領域５５は、低濃度領域５６の底部に接するようにその深さを維持した状態でドレイン領域１０側に引き出されている。
第２ボディ部分５２のｐｎ接合部５２ａは、第１ボディ部分５１のｐｎ接合部５１ａよりもドレイン領域１０側に配置されているため、当該に第１ボディ部分５１のｐｎ接合部５１ａに印加される電界よりも高い電界が印加される。つまり、第２ボディ部分５２によって、第１ボディ部分５１のｐｎ接合部５１ａにかかる電界強度が相対的に低減されている。
したがって、ドレイン領域１０およびソース領域８間に過電圧等の高電圧が印加されると、その負荷は第２ボディ部分５２に集中するので、チャネル５３外の第２ボディ部分５２を第１ボディ部分５１よりも優先的にブレークダウンする。これにより、ブレークダウンに伴って発生する高電界やホットキャリア等を第２ボディ部分５２に集中させることができる。その結果、第１ボディ部分５１でのブレークダウンを効果的に回避または抑制できるので、第１ボディ部分５１に接するゲート絶縁膜１２が破損するのを効果的に抑制できる。
また、複数の第２ボディ部分５２でブレークダウンさせることができるので、ブレークダウンによる負荷を複数の第２ボディ部分５２に分散させることができる。これにより、第２ボディ部分５２一つあたりの負荷を低減できるので、第１ボディ部分５１でのブレークダウンの発生を効果的に回避または抑制しつつ、ブレークダウンによるゲート絶縁膜１２の破損に起因する特性の変動を効果的に抑制できる。
図１〜図４を参照して、半導体装置１は、ドレイン領域１０とドレインバッファ領域１１との間のエピタキシャル層４に所定の態様で形成されたｎ型のウェル領域６１を含むことを特徴としている。本実施形態では、このウェル領域６１によって、エピタキシャル層４におけるソース領域８およびドレイン領域１０間で、電界集中が発生するのを抑制しようとするものである。以下、ウェル領域６１およびその周辺の構成について、より具体的に説明する。
図１〜図４に示されるように、ウェル領域６１は、ドレイン領域１０およびドレインバッファ領域１１に接するように、それらの間に形成されている。つまり、ドレイン領域１０、ドレインバッファ領域１１およびウェル領域６１は、電気的に接続されている。ウェル領域６１は、ＬＯＣＯＳ膜１３と接するように形成されており、ウェル領域６１とエピタキシャル層４との境界は、ＬＯＣＯＳ膜１３に接している。
ウェル領域６１は、エピタキシャル層４のｎ型不純物濃度よりも高くドレインバッファ領域１１のｎ型不純物濃度よりも低いｎ型不純物濃度を有している。ウェル領域６１のｎ型不純物濃度は、たとえば１．０×１０１６ｃｍ−３以上１．０×１０１７ｃｍ−３以下である。なお、ウェル領域６１は、ドレイン領域１０およびドレインバッファ領域１１から間隔を空けて、それらの間に形成されていてもよい。この場合、ドレイン領域１０、ドレインバッファ領域１１およびウェル領域６１は、エピタキシャル層４を介して電気的に接続される。また、ウェル領域６１は、ＬＯＣＯＳ膜１３と間隔を空けて形成されていてもよい。
ウェル領域６１は、ボディ領域５から間隔を空けてドレイン領域１０およびドレインバッファ領域１１に沿うように平面視直線状（本実施形態では平面視長円状）に形成されており、その周縁がドレインバッファ領域１１の周縁よりも外側（ソース領域８側）に引き出されている。より具体的には、ウェル領域６１は、ドレイン領域１０に対向する対向部６２と、対向部６２からソース領域８に向けて引き出された引き出し部６３とを有している。
ドレインバッファ領域１１は、前述の通り、その周縁が、ドレイン領域１０の周縁よりも外側まで引き出されている。ドレインバッファ領域１１に対して、ウェル領域６１の引き出し部６３は、その周縁が、平面視においてドレインバッファ領域１１の周縁よりも外側まで引き出されている。したがって、ドレインバッファ領域１１は、平面視においてウェル領域６１の内側に収まるように形成されており、ドレインバッファ領域１１の上部の全域が、エピタキシャル層４の厚さ方向にウェル領域６１の底部に対向する構成とされている。直線状のドレイン領域１０の形成方向に直交する方向を横方向と定義すると、ドレイン領域１０の横方向の幅Ｗ１と、ドレインバッファ領域１１の横方向の幅Ｗ２と、ウェル領域６１の横方向の幅Ｗ３との間には、Ｗ１＜Ｗ２＜Ｗ３の関係式が成立している。
ドレインメタル３１は、平面視においてウェル領域６１に重なるように形成されている。そして、ウェル領域６１の引き出し部６３は、その周縁が、平面視においてドレインメタル３１の周縁（第１ドレインメタル３７の周縁および第２ドレインメタル３８の周縁）よりも外側まで引き出されている。前述のように、本実施形態では、第１ドレインメタル３７の周縁が、ドレインバッファ領域１１の周縁よりも外側まで引き出された構成とされており、第２ドレインメタル３８の周縁が、第１ドレインメタル３７の周縁よりも外側まで引き出された構成とされている。したがって、ドレインバッファ領域１１の横方向の幅Ｗ２と、ウェル領域６１の横方向の幅Ｗ３と、第１ドレインメタル３７の横方向の幅Ｗ４と、第２ドレインメタル３８の横方向の幅Ｗ５との間には、Ｗ２＜Ｗ４＜Ｗ５＜Ｗ３の関係式が成立している。
また、ウェル領域６１の引き出し部６３は、平面視において複数個のフィールドプレート１８の幾つか（本実施形態では、最内側から数えて３個のフィールドプレート１８）と重なるように形成されている。
以下、図５および図６を参照しつつ、本実施形態に係る半導体装置１の効果について説明する。図５は、図３に対応する縦断面図であって、本発明の第１実施形態に係る半導体装置１の等電位線を示す図である。図６は、参考例に係る半導体装置１０１を示す縦断面図である。参考例に係る半導体装置１０１は、ドレインバッファ領域１１およびウェル領域６１を含まない点を除いて、本実施形態に係る半導体装置１と略同様の構成を有している。図６において、前述の図１〜図５に示された構成と同様の構成については、同一の参照符号を付して説明を省略する。
図６に示されるように、参考例に係る半導体装置１０１では、ドレインメタル３１から拡がる等電位線がエピタキシャル層４の表面付近においてドレイン領域１０に向かって急激に曲げられてしまい、等電位線の間隔が狭い領域、つまり等電位線が密となる領域Ｆが生じる虞がある。等電位線が密となる領域Ｆは、他の領域に比べて電界強度が高く、局所的に電界が集中する領域である。このような局所的な電界集中は、半導体装置の耐圧低下を招く原因となるという課題がある。
これに対して、本実施形態に係る半導体装置１は、その周縁が、ドレイン領域１０の周縁よりも外側まで引き出されたドレインバッファ領域１１を含み、ウェル領域６１の引き出し部６３の周縁が、平面視においてドレインバッファ領域１１の周縁よりも外側まで引き出された構成とされている。
このようなドレインバッファ領域１１によれば、図５に示されるように、ドレインメタル３１から拡がる等電位線がエピタキシャル層４の表面付近においてドレイン領域１０に向かって曲げられるのを抑制できる。しかも、ドレインバッファ領域１１の上方に配置されたウェル領域６１の引き出し部６３の周縁が、平面視においてドレインバッファ領域１１の周縁よりも外側まで引き出されているため、ドレインメタル３１から拡がる等電位線がエピタキシャル層４の表面付近においてドレイン領域１０に向かって曲げられるのを良好に抑制できる。その結果、ドレイン領域１０およびソース領域８間で生じる局所的な電界集中の発生を良好に抑制できる。
さらに、本実施形態に係る半導体装置１では、ウェル領域６１の引き出し部６３の周縁が、平面視においてドレインメタル３１の周縁（第１ドレインメタル３７の周縁および第２ドレインメタル３８の周縁）よりも外側まで引き出されている。このドレイン領域１０の側方に引き出されたウェル領域６１の引き出し部６３によって、ドレインメタル３１から拡がる等電位線がエピタキシャル層４の表面付近においてドレイン領域１０に向かって曲げられるのを効果的に抑制できる。その結果、ドレイン領域１０およびソース領域８間で生じる局所的な電界集中の発生を効果的に抑制できる。
さらに、上記に加えて、本実施形態に係る半導体装置１では、ウェル領域６１の引き出し部６３が、平面視において複数個のフィールドプレート１８の幾つかと重なっている。複数個のフィールドプレート１８によれば、ドレインメタル３１から拡がる等電位線がエピタキシャル層４の表面付近において乱れるのを抑制できる。つまり、複数個のフィールドプレート１８によって、エピタキシャル層４における電界の乱れを抑制できる。したがって、ウェル領域６１の引き出し部６３を、エピタキシャル層４における電界の乱れが抑制される領域に配置することによって、ドレイン領域１０およびソース領域８間で生じる局所的な電界集中の発生をより一層効果的に抑制できる。
このように、本実施形態によれば、ドレイン領域１０およびソース領域８間で生じる局所的な電界集中の発生を効果的に抑制できるから、耐圧を効果的に向上できる半導体装置１を提供できる。
なお、樹脂膜２５が設けられた構成では、樹脂膜２５中の陰イオンが可動イオンとなって、ソースメタル３０とドレインメタル３１との間からＬＯＣＯＳ膜１３上の領域やエピタキシャル層４の表面上の領域に移動する結果、等電位線が変動し、エピタキシャル層４中の電界分布が変動することがある。本実施形態の構成によれば、平面視において、ソースメタル３０とドレインメタル３１との間の領域にウェル領域６１の引き出し部６３が配置されているので、このような可動イオンによるエピタキシャル層４中の電界分布の変動を抑制することもできる。したがって、ソースメタル３０とドレインメタル３１との間の領域にウェル領域６１の引き出し部６３が配置されている構成は、可動イオンに起因する局所的な電界集中の発生を抑制する上で有効である。
次に、図７を参照して、半導体装置１の耐圧について説明する。図７は、ドリフト領域１４の全面積に占めるウェル領域６１の面積の割合を変化させた場合の半導体装置１の耐圧の変化を示すグラフである。なお、ドリフト領域１４の全面積とは、ＬＯＣＯＳ膜１３の内周縁から外周縁までの領域の全面積でもある。
本実施形態では、ドリフト領域１４の全面積に占めるウェル領域６１の面積の割合を変化させた複数個の半導体装置１を試験試料として用意し、それぞれについてブレークダウン電圧ＢＶと、静電破壊試験を実施した際の良品率Ｒとを測定した。
ブレークダウン電圧ＢＶは、半導体装置１が破壊に至る電圧であり、ソース電圧ＶＳが０Ｖ、ゲート電圧ＶＧが０Ｖとされた状態で、ドレイン電圧ＶＤを０Ｖから半導体装置１が破壊に至る電圧まで増加させることによって測定されている。
静電破壊試験は、本実施形態では、ＨＢＭ（Human Body Model：人体モデル）試験であり、この試験によって、試験試料とされた半導体装置１に帯電した人体が接触した場合における当該半導体装置１の静電破壊耐量が測定されている。良品率Ｒとは、試験試料とされたすべての半導体装置１に対して、所定値以上の静電破壊耐量が得られた半導体装置１の個数の割合を示している。なお、半導体装置１の静電破壊耐量は、本実施形態では、ソース・ドレイン間に＋２０００Ｖ程度の電圧を複数回印加し、ソース・ドレイン間に−２０００Ｖ程度の電圧を複数回印加することによって測定されている。
図７において、横軸は、ドリフト領域１４の全面積に占めるウェル領域６１の面積の割合（％）であり、左側縦軸は、半導体装置１の耐圧を表すソース・ドレイン間のブレークダウン電圧ＢＶ（Ｖ）であり、右側縦軸は、静電破壊試験を実施した際の良品率Ｒ（％）である。図７のグラフには、曲線Ｌ１と曲線Ｌ２とが示されている。曲線Ｌ１は、ブレークダウン電圧ＢＶの変化を示しており、曲線Ｌ２は、静電破壊試験を実施した際の良品率Ｒの変化を示している。
曲線Ｌ１を参照して、ドリフト領域１４の全面積に占めるウェル領域６１の面積の割合が増加するにしたがって、ブレークダウン電圧ＢＶが低下しているのが理解される。これは、ウェル領域６１の面積の増加に伴って、ｐ型ボディ領域５とエピタキシャル層４とのｐｎ接合部から本来拡がるべき空乏層の拡がりが、当該ウェル領域６１によって阻害され、その結果、ソース−ドレイン間の電界強度が増加したためと考えられる。
一方、曲線Ｌ２を参照して、ドリフト領域１４の全面積に占めるウェル領域６１の面積の割合が増加するにしたがって、良品率Ｒが向上しているのが理解される。これは、ウェル領域６１の面積の増加に伴って、ドリフト領域１４の抵抗値の低下によって電流が流れ易くなる結果、過電圧に起因する過電流がエピタキシャル層４外に移動し易くなったためと考えられる。
曲線Ｌ１および曲線Ｌ２を参照して、ドリフト領域１４の全面積に占めるウェル領域６１の面積の割合に対して、ブレークダウン電圧ＢＶと良品率Ｒとの間には、背反の関係が存在していることが理解される。ドリフト領域１４の全面積に占めるウェル領域６１の面積の割合が２５％以上５０％以下の範囲であれば、７０％以上の良品率Ｒを達成しつつ、９００Ｖ以上１２００Ｖ以下のブレークダウン電圧ＢＶを達成できることが理解される。
したがって、ドリフト領域１４の全面積に占めるウェル領域６１の面積の割合が２５％以上５０％以下であるという特徴をさらに具備する事によって、ブレークダウン電圧ＢＶを向上させつつ、良品率Ｒ、つまり、静電破壊耐量を向上させることができる。
＜第２実施形態＞
図８は、本発明の第２実施形態に係る半導体装置７１を示す縦断面図である。図８は、前述の図３に対応する部分の縦断面図である。第２実施形態に係る半導体装置７１は、前述のドレインバッファ領域１１および複数個のフィールドプレート１８を有さない点を除いて、前述の第１実施形態に係る半導体装置１と略同様の構成で形成されている。図８において、前述の第１実施形態において述べられた構成と同様の構成については、同一の参照符号を付して説明を省略する。
図８に示されるように、ウェル領域６１は、ドレイン領域１０の直下のエピタキシャル層４に形成されている。ウェル領域６１は、ボディ領域５から間隔を空けてドレイン領域１０に沿うように平面視直線状（本実施形態では平面視長円状）に形成されており、ドレイン領域１０に対向する対向部６２と、対向部６２からソース領域８に向けて引き出された引き出し部６３とを有している。
ウェル領域６１の引き出し部６３は、その周縁が、平面視においてドレインメタル３１の周縁（第１ドレインメタル３７の周縁および第２ドレインメタル３８の周縁）よりも外側まで引き出されている。したがって、ウェル領域６１の横方向の幅Ｗ３と、第１ドレインメタル３７の横方向の幅Ｗ４と、第２ドレインメタル３８の横方向の幅Ｗ５との間には、Ｗ４＜Ｗ５＜Ｗ３の関係式が成立している。
このような構成によっても、ドレイン領域１０の側方に引き出されたウェル領域６１の引き出し部６３によって、ドレインメタル３１から拡がる等電位線がエピタキシャル層４の表面付近においてドレイン領域１０に向かって曲げられるのを抑制できる。これにより、ドレイン領域１０およびソース領域８間で生じる局所的な電界集中の発生を抑制できるから、耐圧を向上できる半導体装置７１を提供できる。
＜第３実施形態＞
図９は、本発明の第３実施形態に係る半導体装置７２を示す縦断面図である。図９は、前述の図３に対応する部分の縦断面図である。第３実施形態に係る半導体装置７２は、前述の複数個のフィールドプレート１８を有さない点を除いて、前述の第１実施形態に係る半導体装置１と略同様の構成で形成されている。図９において、前述の第１実施形態において述べられた構成と同様の構成については、同一の参照符号を付して説明を省略する。
図９に示されるように、ウェル領域６１は、前述の第１実施形態と同様、ドレイン領域１０およびドレインバッファ領域１１に接するように、それらの間に形成されており、ドレイン領域１０に対向する対向部６２と、対向部６２からソース領域８に向けて引き出された引き出し部６３とを有している。
ドレインバッファ領域１１は、その周縁が、ドレイン領域１０の周縁よりも外側まで引き出されており、ウェル領域６１の引き出し部６３は、その周縁が、平面視においてドレインバッファ領域１１の周縁よりも外側まで引き出されている。したがって、ドレイン領域１０の横方向の幅Ｗ１と、ドレインバッファ領域１１の横方向の幅Ｗ２と、ウェル領域６１の横方向の幅Ｗ３との間には、Ｗ１＜Ｗ２＜Ｗ３の関係式が成立している。
ウェル領域６１の引き出し部６３は、本実施形態では、その周縁が、平面視において第１ドレインメタル３７の周縁よりも外側まで引き出されている一方で、第２ドレインメタル３８の周縁よりも内側に配置されている。したがって、ドレインバッファ領域１１の横方向の幅Ｗ２と、ウェル領域６１の横方向の幅Ｗ３と、第１ドレインメタル３７の横方向の幅Ｗ４と、第２ドレインメタル３８の横方向の幅Ｗ５との間には、Ｗ２＜Ｗ４＜Ｗ３＜Ｗ５の関係式が成立している。
このように、本実施形態に係る半導体装置７２は、その周縁が、ドレイン領域１０の周縁よりも外側まで引き出されたドレインバッファ領域１１を含み、ウェル領域６１の引き出し部６３の周縁が、平面視においてドレインバッファ領域１１の周縁よりも外側まで引き出された構成とされている。
このようなドレインバッファ領域１１によれば、ドレインメタル３１から拡がる等電位線がエピタキシャル層４の表面付近においてドレイン領域１０に向かって曲げられるのを抑制できる。しかも、ドレインバッファ領域１１の上方に配置されたウェル領域６１の引き出し部６３の周縁が、平面視においてドレインバッファ領域１１の周縁よりも外側まで引き出されているため、ドレインメタル３１から拡がる等電位線がエピタキシャル層４の表面付近においてドレイン領域１０に向かって曲げられるのを良好に抑制できる。その結果、ドレイン領域１０およびソース領域８間で生じる局所的な電界集中の発生を良好に抑制できるから、耐圧を向上できる半導体装置７２を提供できる。
むろん、本実施形態においても、ウェル領域６１の引き出し部６３の周縁が、平面視において第１ドレインメタル３７の周縁よりも外側まで引き出された構成とされてもよい。つまり、前述の第１実施形態と同様に、ドレインバッファ領域１１の横方向の幅Ｗ２と、ウェル領域６１の横方向の幅Ｗ３と、第１ドレインメタル３７の横方向の幅Ｗ４と、第２ドレインメタル３８の横方向の幅Ｗ５との間に、Ｗ２＜Ｗ４＜Ｗ５＜Ｗ３の関係式が成立していてもよい。
＜第４実施形態＞
図１０は、本発明の第４実施形態に係る半導体装置７３を示す縦断面図である。図１０は、前述の図３に対応する部分の縦断面図である。第４実施形態に係る半導体装置７３は、前述のドレインバッファ領域１１を有さない点を除いて、前述の第１実施形態に係る半導体装置１と略同様の構成で形成されている。図１０において、前述の第１実施形態において述べられた構成と同様の構成については、同一の参照符号を付して説明を省略する。
図１０に示されるように、ウェル領域６１は、ドレイン領域１０の直下のエピタキシャル層４に形成されている。ウェル領域６１は、ボディ領域５から間隔を空けてドレイン領域１０に沿うように平面視直線状（本実施形態では平面視長円状）に形成されており、ドレイン領域１０に対向する対向部６２と、対向部６２からソース領域８に向けて引き出された引き出し部６３とを有している。
ウェル領域６１の引き出し部６３は、本実施形態では、その周縁が、平面視において第１ドレインメタル３７の周縁よりも外側まで引き出されている一方で、第２ドレインメタル３８の周縁よりも内側に配置されている。したがって、ウェル領域６１の横方向の幅Ｗ３と、第１ドレインメタル３７の横方向の幅Ｗ４と、第２ドレインメタル３８の横方向の幅Ｗ５との間には、Ｗ４＜Ｗ３＜Ｗ５の関係式が成立している。
ウェル領域６１の引き出し部６３は、平面視において複数個のフィールドプレート１８の幾つか（本実施形態では、最内側から数えて３個のフィールドプレート１８）と重なるように形成されている。
本実施形態に係る半導体装置７３では、ウェル領域６１におけるドレイン領域１０の側方に引き出された引き出し部６３によって、ドレインメタル３１から拡がる等電位線がエピタキシャル層４の表面付近においてドレイン領域１０に向かって曲げられるのを抑制できる。しかも、このウェル領域６１の引き出し部６３は、平面視において複数個のフィールドプレート１８の幾つか（本実施形態では、３個のフィールドプレート１８）と重なるように形成されている。
複数個のフィールドプレート１８によれば、ドレインメタル３１から拡がる等電位線がエピタキシャル層４の表面付近において乱れるのを抑制できるから、エピタキシャル層４における電界の乱れを抑制できる。したがって、エピタキシャル層４における電界の乱れが抑制される領域に、ウェル領域６１の引き出し部６３を配置することによって、ドレイン領域１０およびソース領域８間で生じる局所的な電界集中の発生を良好に抑制できる。その結果、耐圧を良好に向上できる半導体装置７３を提供できる。
むろん、本実施形態においても、ウェル領域６１の引き出し部６３の周縁が、平面視において第１ドレインメタル３７の周縁よりも外側まで引き出された構成とされてもよい。つまり、前述の第１実施形態と同様に、ウェル領域６１の横方向の幅Ｗ３と、第１ドレインメタル３７の横方向の幅Ｗ４と、第２ドレインメタル３８の横方向の幅Ｗ５との間に、Ｗ４＜Ｗ５＜Ｗ３の関係式が成立していてもよい。
＜第５実施形態＞
図１１は、本発明の第５実施形態に係る半導体装置７４を示す平面図である。図１２は、図１１に示されるXII−XII線に沿う縦断面図である。図１１において、前述の第１実施形態において述べられた構成と同様の構成については、同一の参照符号を付して説明を省略する。
図１１に示されるように、本実施形態では、第２ソースメタル３４が、一対の第１部分３４ａ，３４ｂおよび接続部３４ｃに加えて、ボディ領域５の一方側の曲線状部分７ａに沿って形成され、一対の第１部分３４ａ，３４ｂを接続する接続部３４ｄを含む。その一方で、ドレインメタル３１は、第２ソースメタル３４により取り囲まれた領域内に配置された島状の第２ドレインメタル３８を含む。第２ドレインメタル３８は、平面視長円状に形成されている。
図１２に示されるように、パッシベーション膜２４および樹脂膜２５には、第２ドレインメタル３８の上面の一部を電極パッド７５として露出させるパッド開口７６が形成されている。この電極パッド７５に、外部からドレインメタル３１に電力を供給するためのボンディングワイヤ７７が接合されている。図１１および図１２を参照して、ウェル領域６１の引き出し部６３は、その周縁が、島状の第２ドレインメタル３８の全周よりも外側まで引き出された構成とされている。
このような構成によっても、前述の第１実施形態において述べた効果と同様の効果を奏することができる。
以上、本発明の実施形態について説明したが、本発明は、さらに他の形態で実施することもできる。
たとえば、前述の各実施形態では、ソースメタル３０が、第１ソースメタル３３と、第２ソースメタル３４とを含む積層構造を有しており、ドレインメタル３１が、第１ドレインメタル３７と、第２ドレインメタル３８とを含む積層構造を有している例について説明した。これに代えて、図１３に示される構成が採用されてもよい。図１３は、第１実施形態の第１変形例に係る半導体装置８１の縦断面図である。図１３において、前述の第１実施形態において述べられた構成と同様の構成については、同一の参照符号を付して説明を省略する。
図１３に示されるように、半導体装置８１では、ソースメタル３０が、第２ソースメタル３４のみを含む単層構造を有しており、ドレインメタル３１が、第２ドレインメタル３８のみを含む単層構造を有している。このような単層構造のソースメタル３０およびドレインメタル３１を採用しても、前述の第１実施形態において述べた効果と同様の効果を奏することができる。むろん、図１３に示される構成は、前述の第２〜第５実施形態にも適用可能である。
また、前述の各実施形態では、第２ドレインメタル３８の周縁が、第１ドレインメタル３７の周縁よりも外側まで引き出された構成とされた例について説明した。しかし、これに代えて、第１ドレインメタル３７の周縁が、第２ドレインメタル３８の周縁よりも外側まで引き出された構成とされてもよい。この場合、ウェル領域６１の引き出し部６３は、その周縁が、少なくとも第１ドレインメタル３７の周縁よりも外側まで引き出された構成とされる。むろん、第２〜第５実施形態においても、第１ドレインメタル３７の周縁が、第２ドレインメタル３８の周縁よりも外側まで引き出された構成が採用されてもよい。
また、前述の各実施形態では、半導体装置１が、平面視において直線状部分６ａ，６ｂおよび曲線状部分７ａ，７ｂを有する長円環状のボディ領域５を含む例について説明した。しかし、これに代えて、図１４に示される構成が採用されてもよい。図１４は、第１実施形態の第２変形例に係る半導体装置８２の平面図である。図１４において、前述の第１実施形態において述べられた構成と同様の構成については、同一の参照符号を付して説明を省略する。
図１４に示されるように、半導体装置８２では、平面視長円環状のボディ領域５に代えて、平面視円環状のボディ領域５が採用されている。ソース領域８およびボディコンタクト領域９は、ボディ領域５に沿って平面視円環状に形成されてもよい。また、ドレイン領域１０、ドレインバッファ領域１１およびウェル領域６１は、平面視円形状に形成されてもよい。また、ＬＯＣＯＳ膜１３は、ボディ領域５やドレイン領域１０の形状に応じて平面視円環状に形成されてもよい。その他の構成についても、ボディ領域５の形状に合わせて適宜変更されてもよい。また、図１４に示されるように、ボディ領域５の第２ボディ部分５２は、２つ以上形成されていてもよい。むろん、図１４に示される構成は、前述の第２〜第５実施形態にも適用可能である。
また、ソース領域７とドレイン領域１０との間の領域にＬＯＣＯＳ膜１３が形成された例について説明した。しかし、ソース領域７とドレイン領域１０との間の領域に、ＬＯＣＯＳ膜１３に代えて、ＳＴＩ（Shallow Trench Isolation）が形成されていてもよい。ＳＴＩは、ソース領域８とドレイン領域１０との間でエピタキシャル層４を掘り下げて形成された平面視環状のトレンチと、トレンチに埋設された絶縁体（酸化シリコンや窒化シリコン等）とを含む。
前述の半導体装置１，７２，７３，７４，８１，８２は、たとえば、自動車（電気自動車を含む）、電車、産業用ロボット、空気調節装置、空気圧縮機、扇風機、掃除機、乾燥機、冷蔵庫等の動力源として利用される電動モータを駆動するインバータ回路に用いられるパワーモジュールに組み込むことができる。また、前述の半導体装置１，７２，７３，７４，８１，８２は、太陽電池、風力発電機その他の発電装置等のインバータ回路に用いられるパワーモジュールにも組み込むことができる他、アナログ制御電源、デジタル制御電源等を構成する回路モジュールにも組み込むことができる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
１，７２，７３，７４，８１，８２…半導体装置、３…半導体基板、４…エピタキシャル層、８…ソース領域、１０…ドレイン領域、１１…ドレインバッファ領域、１３…ＬＯＣＯＳ膜（絶縁膜）、１８…フィールドプレート、３１…ドレインメタル、３７…第１ドレインメタル、３８…第２ドレインメタル、６１…ウェル領域、６２…対向部、６３…引き出し部

Claims (8)

  1. 第１導電型の半導体基板と、
    前記半導体基板上に形成された第２導電型の半導体層と、
    前記半導体層の表面領域に間隔を空けて形成された第２導電型のドレイン領域および第２導電型のソース領域と、
    前記ドレイン領域の直下の前記半導体基板内および前記半導体層内に形成された第２導電型のドレインバッファ領域と、
    前記ドレイン領域と前記ドレインバッファ領域との間の前記半導体層に形成された第２導電型のウェル領域であって、前記ドレイン領域に対向する対向部と、前記対向部から前記ソース領域に向けて引き出された引き出し部とを有するウェル領域と、
    前記ドレイン領域に電気的に接続されるように、かつ平面視において前記ウェル領域と重なるように前記ドレイン領域上に形成されたドレインメタルとを含み、
    前記ウェル領域の前記引き出し部は、その周縁が、平面視において前記ドレインメタルの周縁よりも外側まで引き出されている、半導体装置。
  2. 前記ドレインバッファ領域は、前記半導体層の不純物濃度よりも高く前記ドレイン領域の不純物濃度よりも低い不純物濃度を有しており、
    前記ウェル領域は、前記半導体層の不純物濃度よりも高く前記ドレインバッファ領域の不純物濃度よりも低い不純物濃度を有している、請求項１に記載の半導体装置。
  3. 前記ドレインメタルは、前記ドレイン領域上に形成された第１ドレインメタルと、前記第１ドレインメタル上に形成され、その周縁が、前記第１ドレインメタルの周縁よりも外側まで引き出された第２ドレインメタルとを含む、請求項１または２に記載の半導体装置。
  4. 前記ドレインバッファ領域は、平面視において前記ウェル領域の内側に収まっている、請求項１〜３のいずれか一項に記載の半導体装置。
  5. 前記半導体層の表面における前記ドレイン領域と前記ソース領域との間の領域を覆うように形成された絶縁膜と、
    電気的に浮遊状態となるように前記絶縁膜上に形成された複数のフィールドプレートとをさらに含み、
    前記ウェル領域の前記引き出し部は、平面視において前記複数のフィールドプレートの幾つかと重なるように形成されている、請求項１〜４のいずれか一項に記載の半導体装置。
  6. 第１導電型の半導体基板と、
    前記半導体基板上に形成された第２導電型の半導体層と、
    前記半導体層の表面領域に間隔を空けて形成された第２導電型のドレイン領域および第２導電型のソース領域と、
    前記ドレイン領域の直下の前記半導体層に形成された第２導電型のウェル領域であって、前記ドレイン領域に対向する対向部と、前記対向部から前記ソース領域に向けて引き出された引き出し部とを有するウェル領域と、
    前記ドレイン領域に電気的に接続されるように、かつ平面視において前記ウェル領域と重なるように前記ドレイン領域上に形成されたドレインメタルとを含み、
    前記ウェル領域の前記引き出し部は、その周縁が、平面視において前記ドレインメタルの周縁よりも外側まで引き出されている、半導体装置。
  7. 第１導電型の半導体基板と、
    前記半導体基板上に形成された第２導電型の半導体層と、
    前記半導体層の表面領域に間隔を空けて形成された第２導電型のドレイン領域および第２導電型のソース領域と、
    前記ドレイン領域の直下の前記半導体基板内および前記半導体層内に形成された第２導電型のドレインバッファ領域であって、その周縁が、前記ドレイン領域の周縁よりも外側まで引き出されたドレインバッファ領域と、
    前記ドレイン領域と前記ドレインバッファ領域との間の前記半導体層に形成された第２導電型のウェル領域であって、前記ドレイン領域に対向する対向部と、前記対向部から前記ソース領域に向けて引き出された引き出し部とを有するウェル領域と、
    前記ドレイン領域に電気的に接続されるように、かつ平面視において前記ウェル領域と重なるように前記ドレイン領域上に形成されたドレインメタルとを含み、
    前記ウェル領域の前記引き出し部は、その周縁が、平面視において前記ドレインバッファ領域の周縁よりも外側まで引き出されている、半導体装置。
  8. 第１導電型の半導体基板と、
    前記半導体基板上に形成された第２導電型の半導体層と、
    前記半導体層の表面領域に間隔を空けて形成された第２導電型のドレイン領域および第２導電型のソース領域と、
    前記ドレイン領域の直下の前記半導体層に形成された第２導電型のウェル領域であって、前記ドレイン領域に対向する対向部と、前記対向部から前記ソース領域に向けて引き出された引き出し部とを有するウェル領域と、
    前記半導体層の表面における前記ドレイン領域と前記ソース領域との間の領域を覆うように形成された絶縁膜と、
    電気的に浮遊状態となるように前記絶縁膜上に形成された複数のフィールドプレートと、
    前記ドレイン領域に電気的に接続されるように、かつ平面視において前記ウェル領域と重なるように前記ドレイン領域上に形成されたドレインメタルとを含み、
    前記ウェル領域の前記引き出し部は、平面視において前記複数のフィールドプレートの幾つかと重なるように形成されている、半導体装置。
JP2016103579A 2016-05-24 2016-05-24 半導体装置 Active JP6704789B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016103579A JP6704789B2 (ja) 2016-05-24 2016-05-24 半導体装置
US15/598,723 US10453916B2 (en) 2016-05-24 2017-05-18 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016103579A JP6704789B2 (ja) 2016-05-24 2016-05-24 半導体装置

Publications (2)

Publication Number Publication Date
JP2017212298A true JP2017212298A (ja) 2017-11-30
JP6704789B2 JP6704789B2 (ja) 2020-06-03

Family

ID=60418340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016103579A Active JP6704789B2 (ja) 2016-05-24 2016-05-24 半導体装置

Country Status (2)

Country Link
US (1) US10453916B2 (ja)
JP (1) JP6704789B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020047741A (ja) * 2018-09-18 2020-03-26 株式会社東芝 半導体装置
CN113035952A (zh) * 2019-12-25 2021-06-25 三菱电机株式会社 半导体装置及集成电路

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017130223B4 (de) 2017-12-15 2020-06-04 Infineon Technologies Ag Halbleitervorrichtung mit elektrisch parallel geschalteten planaren Feldeffekttransistorzellen und zugehöriger DC-DC-Wandler
JP7300968B2 (ja) 2019-11-14 2023-06-30 三菱電機株式会社 半導体装置
JP7388317B2 (ja) 2020-08-27 2023-11-29 三菱電機株式会社 駆動回路およびインバータ装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09120995A (ja) * 1995-08-22 1997-05-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3315356B2 (ja) * 1997-10-15 2002-08-19 株式会社東芝 高耐圧半導体装置
JP3602751B2 (ja) * 1999-09-28 2004-12-15 株式会社東芝 高耐圧半導体装置
JP4526179B2 (ja) * 2000-11-21 2010-08-18 三菱電機株式会社 半導体装置
JP2003197908A (ja) * 2001-09-12 2003-07-11 Seiko Instruments Inc 半導体素子及びその製造方法
TWI287873B (en) * 2002-04-25 2007-10-01 Sanken Electric Co Ltd Semiconductor element and manufacturing method thereof
KR100932137B1 (ko) * 2007-06-08 2009-12-16 주식회사 동부하이텍 수평형 디모스 소자의 구조 및 그 제조방법
US7709908B2 (en) * 2007-08-10 2010-05-04 United Microelectronics Corp. High-voltage MOS transistor device
JP5410012B2 (ja) * 2007-09-28 2014-02-05 ローム株式会社 半導体装置
JP4568325B2 (ja) * 2007-12-20 2010-10-27 シャープ株式会社 半導体装置及びその製造方法
JP2011159903A (ja) * 2010-02-03 2011-08-18 Rohm Co Ltd 半導体装置
JP2011243919A (ja) 2010-05-21 2011-12-01 Panasonic Corp 半導体装置およびその製造方法
JP6009341B2 (ja) * 2012-12-13 2016-10-19 ルネサスエレクトロニクス株式会社 半導体装置
US9245997B2 (en) * 2013-08-09 2016-01-26 Magnachip Semiconductor, Ltd. Method of fabricating a LDMOS device having a first well depth less than a second well depth
JP6229646B2 (ja) * 2013-12-20 2017-11-15 株式会社デンソー 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020047741A (ja) * 2018-09-18 2020-03-26 株式会社東芝 半導体装置
JP7021038B2 (ja) 2018-09-18 2022-02-16 株式会社東芝 半導体装置
CN113035952A (zh) * 2019-12-25 2021-06-25 三菱电机株式会社 半导体装置及集成电路
JP2021103731A (ja) * 2019-12-25 2021-07-15 三菱電機株式会社 半導体装置および集積回路
US11824085B2 (en) 2019-12-25 2023-11-21 Mitsubishi Electric Corporation Semiconductor device comprising a MOSFET having a RESURF region and higher peak impurity concentration diffusion region in the RESURF region
JP7407590B2 (ja) 2019-12-25 2024-01-04 三菱電機株式会社 半導体装置および集積回路

Also Published As

Publication number Publication date
US10453916B2 (en) 2019-10-22
JP6704789B2 (ja) 2020-06-03
US20170345887A1 (en) 2017-11-30

Similar Documents

Publication Publication Date Title
JP5863574B2 (ja) 半導体装置
US7911020B2 (en) Semiconductor device having breakdown voltage maintaining structure and its manufacturing method
JP5900503B2 (ja) 半導体装置
US10453916B2 (en) Semiconductor device
US20190081173A1 (en) Semiconductor device
US20140103416A1 (en) Semiconductor device having esd protection structure and associated method for manufacturing
US11004931B2 (en) Semiconductor device
JP6550674B2 (ja) 半導体装置
US9716168B2 (en) Silicon carbide semiconductor device, method of manufacturing silicon carbide semiconductor device and method of designing silicon carbide semiconductor device
EP3340311B1 (en) Trench gate igbt
US8969968B2 (en) ESD protection structure and semiconductor device comprising the same
US9985125B1 (en) Silicon carbide semiconductor device
US9985142B2 (en) Semiconductor device
JP2001044431A (ja) 半導体装置
JP2013125757A (ja) 半導体装置
US9721939B2 (en) Semiconductor device
US10978870B2 (en) Electrostatic discharge protection device
JP7327672B2 (ja) 半導体装置
JP2019140169A (ja) 炭化珪素半導体装置
JP6299658B2 (ja) 絶縁ゲート型スイッチング素子
USRE47390E1 (en) Semiconductor device with a protection diode
KR20120004954A (ko) 반도체 장치
KR101602411B1 (ko) 게이트 패드 영역에 액티브셀 배치 구조를 가지는 전력 반도체 장치
TWI678790B (zh) 靜電放電防護元件
JP2018163973A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200513

R150 Certificate of patent or registration of utility model

Ref document number: 6704789

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250