JP2012038409A5 - - Google Patents

Claims (19)

1. 一連のデータ・サンプルを受け取り、
   第１の２進遷移に対応する第１相関器値によって前記一連のデータ・サンプルの一部を乗算して第１値を作り、
   第２の２進遷移に対応する第２相関器値によって前記一連のデータ・サンプルの前記一部を乗算して第２値を作り、
   加算器回路によって第１の以前の状態値に前記第１値を加算して第１中間値を作り、
   第２の以前の状態値に前記第２値を加算して第２中間値を作り、
   前記第１中間値および前記第２中間値のうちのより大きいものを選択して第１の存続中間値を作り、
   第３の２進遷移に対応する第３相関器値によって前記一連のデータ・サンプルの前記一部を乗算して第３値を作り、
   第４の２進遷移に対応する第４相関器値によって前記一連のデータ・サンプルの前記一部を乗算して第４値を作り、
   前記第１の以前の状態値に前記第３値を加算して第３中間値を作り、
   前記第２の以前の状態値に前記第４値を加算して第４中間値を作り、
   前記第３中間値および前記第４中間値のうちのより大きいものを選択して第２の存続中間値を作る、ことを含む、データ検出の方法。
2. 前記以前の状態値として前記存続中間値を格納することをさらに含む、請求項１に記載の方法。
3. 前記第２の以前の状態値として前記第２の存続中間値を格納することをさらに含む、請求項１に記載の方法。
4. 前記第１の存続中間値および前記第２の存続中間値のうちのより大きいものを選択して存続状態値を作ることをさらに含み、前記存続状態値は存続状態に関連し、さらに、
   ビット・シーケンス内の最も最近のビットとして前記存続状態を選択することを含む、請求項１に記載の方法。
5. 前記第１の存続中間値および前記第２の存続中間値のうちの前記選択された１つを計算する際に使用された前記第１の以前の状態値および前記第２の以前の状態値のうちの１つに対応する以前の状態を前記ビット・シーケンス内の前記最も最近のビットに先行するビットとして選択することをさらに含む、請求項４に記載の方法。
6. 前記第１の以前の状態値は０状態に対応し、前記第２の以前の状態値は１状態に対応する、請求項１に記載の方法。
7. 前記第３の２進遷移は０状態から１状態への遷移であり、前記第４の２進遷移は１状態から１状態への遷移である、請求項１に記載の方法。
8. 前記第１の２進遷移は１状態から０状態への遷移であり、前記第２の２進遷移は０状態から０状態への遷移である、請求項７に記載の方法。
9. 前記第１相関器値は配列１，０，−１，−１であり、前記第２相関器値は配列０，１，０，−１であり、前記第３相関器値は配列−１，０，１，１であり、前記第４相関器値は配列０，−１，０，１である、請求項８に記載の方法。
10. １状態から１状態への遷移に対応する第１相関器値によって一連のディジタル・サンプルを乗算して第１値を作るよう動作可能な第１乗算器回路と、
    ０状態から１状態への遷移に対応する第２相関器値によって前記一連のディジタル・サンプルを乗算して第２値を作るよう動作可能な第２乗算器回路と、
    １状態から０状態への遷移に対応する第３相関器値によって前記一連のディジタル・サンプルを乗算して第３値を作るよう動作可能な第３乗算器回路と、
    ０状態から０状態への遷移に対応する第４相関器値によって前記一連のディジタル・サンプルを乗算して第４値を作るよう動作可能な第４乗算器回路と、
    前記第１値と以前の１状態値とを合計して第１中間状態値を作るよう動作可能な第１加算器回路と、
    前記第２値と以前の０状態値とを合計して第２中間状態値を作るよう動作可能な第２加算器回路と、
    前記第１中間状態値および前記第２中間状態値のうちのより大きいものを選択して第１の存続中間状態値を作るよう動作可能な第１セレクタ回路と、
    前記第３値と以前の０状態値とを合計して第３中間状態値を作るよう動作可能な第３加算器回路と、
    前記第４値と前記以前の１状態値とを合計して第４中間状態値を作るよう動作可能な第４加算器回路と、
    前記第３中間状態値および前記第４中間状態値のうちのより大きいものを選択して第２の存続中間状態値を作るよう動作可能な第２セレクタ回路とを含む、シーケンス検出器回路。
11. 前記第１の存続中間状態値を前記以前の１状態値として格納するよう動作可能な以前の１状態メモリと、
    前記第２の存続中間状態値を前記以前の０状態値として格納するよう動作可能な以前の０状態メモリとをさらに含む、請求項１０に記載の回路。
12. 第３セレクタ回路をさらに含み、前記第３セレクタ回路は、前記第１の存続中間状態値および前記第２の存続中間状態値のうちのより大きいものを選択して存続状態値を作るよう動作可能であり、さらに、
    状態回路を含み、前記状態回路は、前記存続状態値に関連する状態をビット・シーケンス内の最も最近のビットとして識別するように動作可能である、請求項１１に記載の回路。
13. 前記状態回路は、前記存続状態値を計算するのに使用された経路内の一連の１つまたは複数の先行する状態を識別するようさらに動作可能である、請求項１２に記載の回路。
14. 前記状態回路は、前記存続状態値を計算する際に使用された前記以前の０状態値および前記以前の１状態値のうちの１つに対応する状態を前記ビット・シーケンス内の前記最も最近のビットに先行するビットとして識別するようさらに動作可能である、請求項１２に記載の回路。
15. 前記第１相関器値は配列０，−１，０，１であり、前記第２相関器値は配列−１，０，１，１であり、前記第３相関器値は配列１，０，−１，−１であり、前記第４相関器値は配列０，１，０，−１である、請求項１０に記載の回路。
16. 記憶媒体上で維持される情報を読取／書込ヘッド・アセンブリを介して受け取るように動作可能な検出器回路を含むストレージ・デバイスであって、前記検出器回路が、
    １状態から１状態への遷移に対応する第１相関器値によって一連のディジタル・サンプルを乗算して第１値を作るよう動作可能な第１乗算器回路と、
    ０状態から１状態への遷移に対応する第２相関器値によって前記一連のディジタル・サンプルを乗算して第２値を作るよう動作可能な第２乗算器回路と、
    １状態から０状態への遷移に対応する第３相関器値によって前記一連のディジタル・サンプルを乗算して第３値を作るよう動作可能な第３乗算器回路と、
    ０状態から０状態への遷移に対応する第４相関器値によって前記一連のディジタル・サンプルを乗算して第４値を作るよう動作可能な第４乗算器回路と、
    前記第１値と以前の１状態値とを合計して第１中間状態値を作るよう動作可能な第１加算器回路と、
    前記第２値と以前の０状態値とを合計して第２中間状態値を作るよう動作可能な第２加算器回路と、
    前記第１中間状態値および前記第２中間状態値のうちのより大きいものを選択して第１の存続中間状態値を作るよう動作可能な第１セレクタ回路と、
    前記第３値と前記以前の０状態値とを合計して第３中間状態値を作るよう動作可能な第３加算器回路と、
    前記第４値と前記以前の１状態値とを合計して第４中間状態値を作るよう動作可能な第４加算器回路と、
    前記第３中間状態値および前記第４中間状態値のうちのより大きいものを選択して第２の存続中間状態値を作るよう動作可能な第２セレクタ回路とを含む、ストレージ・デバイス。
17. 前記第１の存続中間状態値を前記以前の１状態値として格納するよう動作可能な以前の１状態メモリと、
    前記第２の存続中間状態値を前記以前の０状態値として格納するよう動作可能な以前の０状態メモリとをさらに含む、請求項１６に記載のストレージ・デバイス。
18. 第３セレクタ回路をさらに含み、前記第３セレクタ回路は、前記第１の存続中間状態値および前記第２の存続中間状態値のうちのより大きいものを選択して存続状態値を作るよう動作可能であり、さらに、
    状態回路を含み、前記状態回路は、前記存続状態値に関連する状態をビット・シーケンス内の最も最近のビットとして識別するよう動作可能である、請求項１７に記載のストレージ・デバイス。
19. 前記状態回路は、前記存続状態値を計算する際に使用された前記以前の０状態値および以前の１状態値のうちの１つに対応する状態を前記ビット・シーケンス内の前記最も最近のビットに先行するビットとして識別するようさらに動作可能である、請求項１８に記載のストレージ・デバイス。