JPH08242179A

JPH08242179A - ビタビ復号装置

Info

Publication number: JPH08242179A
Application number: JP4277195A
Authority: JP
Inventors: Masami Aizawa; 雅己相沢; Shigeru Okita; 茂沖田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1995-03-02
Filing date: 1995-03-02
Publication date: 1996-09-17

Abstract

(57)【要約】【目的】ビタビ復号装置の最尤判定部の回路規模を縮
小する。【構成】複数のパスメトリックΓｉを入力しその最小
値を判定する比較器１０３ａ、１０３ｂ、１０３ｃと、
比較器に入力される複数のパスメトリックと同じ信号を
入力し比較器の判定信号１０６ａ、１０６ｂ、１０６ｃ
に従ってパスメトリックを選択する第１のセレクタ１０
４ａ、１０４ｂ、１０４ｃと、いずれのパスメトリック
が選択されたかを示す識別信号を選択する第２のセレク
タ１０５と、を備える比較選択回路１０１ａ、１０１
ｂ、１０１ｃをツリー状に多段接続し、順次各比較選択
回路で検出された最小のパスメトリックを後段へ伝える
と共に比較器の判定信号１０６を識別信号に付加して後
段の識別信号とする最尤判定部を備えることを特徴とす
るビタビ復号装置。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は畳込み符号を復号するビ
タビ復号装置に関し、特にその装置化において最尤判定
部の回路規模を縮小化することを可能とするビタビ復号
装置に関するものである。

【０００２】

【従来の技術】ディジタル伝送における誤り訂正符号と
して、ブロック符号と畳込み符号が知られている。ブロ
ック符号と畳込み符号とを比較すれば、復号装置の複雑
さが同程度であれば、畳込み符号はブロック符号に比べ
て誤り訂正能力が高いと考えられる。このため、畳込み
符号の用途は、従来の通信用の分野から民生用の分野に
拡大されつつある。

【０００３】この畳込み符号の復号方法として、ビタビ
復号法（Ｇ．Ｄ．Ｆｏｒｎｅｙ，Ｊｒ．，“ＴｈｅＶ
ｉｔｅｒｂｉＡｌｇｏｒｉｔｈｍ”Ｐｒｏｃｅｅｄｉ
ｎｇｓｏｆＩＥＥＥ，Ｖｏｌ．６１，ｐｐ２６８
−２７８，Ｍａｒ．１９７３参照）がある。このビタビ
復号法は、最尤復号（最も確からしい符号に復号するこ
と）を効率よく、実現するアルゴリズムである。

【０００４】以下、このビタビ復号法について説明す
る。まず、送信側では、図５に示すような畳込み符号器
を用いて符号化が行われる。図５の例の符号器は、２ビ
ットのシフトレジスタと２回路の排他的論理和回路から
なり、符号器の内部状態｛ａ，ｂ｝は、４通りの状態を
とることができる。そして、１ビットの入力信号ｕ当た
り２ビットの符号化出力信号ｙ（０）、ｙ（１）が得ら
れ（符号化率Ｒ＝１／２）、入力の１ビットの変化は連
続する出力３ビットに影響する（拘束長Ｌ＝３）。この
ような符号器で符号化された畳込み符号は、２元対称通
信路を通じて受信側に伝送される。すなわち通信路の誤
りは、０→１または１→０への符号誤りが生じ、判定不
能な受信符号は定義されないものとする。

【０００５】受信側では、誤りを含む受信符号系列を取
り出し、図６に示すトレリス表現にもとづいた復号（誤
り訂正）を行う。この図６を参照するに、各太線は時刻
ｋ＝４まで復号をすすめたときの、各状態｛ａ，ｂ｝＝
｛０，０｝、｛０，１｝、｛１，０｝及び｛１，１｝に
おいてそれぞれ選択され生き残った生き残りパス（復号
系列の候補）Ｖ（０）、Ｖ（１）、Ｖ（２）及びＶ
（３）を表すものである。この生き残りパスは、受信符
号系列と伝送符号系列のハミング距離差（以下、ハミン
グ距離差を単に距離差と略す）をもとに選択される。各
時刻まで復号をすすめたときの、その距離差に相当する
パスメトリックを図６では実線の四角で表している。点
線の四角は捨てられたパスのパスメトリックである。

【０００６】図６から明らかなように，時刻：ｋ＝４ま
で復号をすすめたときの生き残りパスＶ（０）、〜、Ｖ
（３）のパスメトリックは、それぞれ１、１、２、２で
ある。一般に、各生き残りパスの過去の系列ほど１本に
まとまる確率が高いので、生き残りパスのメモリ長を適
当な長さ（拘束長の４〜６倍）で打ち切り、最過去のシ
ンボルをその時刻の復号シンボルとして出力する。

【０００７】また誤りパターンによっては各生き残りパ
スの最過去のビットが一致しないことがままあるが、上
記パスメトリックが最小のものが、最も確からしい復号
系列に相当することはいうまでもない。

【０００８】ビタビ復号の装置化において、パスメトリ
ックの演算は図７に示す状態遷移の組を単位として実現
できる。時刻（ｋ−１）で選択された生き残りのパスメ
トリックをそれぞれΓk-1 、Γ’k-1 とし、現在の受信
符号との距離差に相当するブランチメトリックをλk 、
λ’k とする。現在の時刻ｋにおける生き残りパスの候
補は、各状態で２つずつ存在し、それぞれのパスメトリ
ックはΓk-1 、Γ’k-1 、λk 、λ’k を用いて（Γk-
1 ＋λk ）、（Γ’k-1 ＋λ’k ）、（Γk-1＋λ’k
）、（Γ’k-1 ＋λk ）で表される。また各状態では
それぞれパスメトリックの内、小さい方に相当するパス
が選択される。

【０００９】このようにパスメトリックの演算は、加算
（Ａｄｄ）、比較（Ｃｏｍｐａｒｅ）及び選択（Ｓｅｌ
ｅｃｔ）の操作で実現できるので、このようなパスメト
リックの演算器をＡＣＳユニット（ＡＣＳＵ）と呼ぶこ
とにする。

【００１０】ビタビ復号装置全体の構成例を図８のブロ
ック図に示す。ＡＣＳＵ（図８では８０４ａ及び８０４
ｂで示す）の数は、可能な状態数をＮｓ＝２^L-1（Ｌ：
拘束長）とすると、それぞれが状態２個分に対応するの
で、（Ｎｓ／２）個である。したがって、この従来例で
はＬ＝３のため、Ｎｓ／２＝２である。

【００１１】３つの比較選択回路８２１ａ，８２１ｂ，
８２１ｃにより構成される最尤判定部８０５は、最も確
からしい生き残りパス（最尤パス）を判定するために、
最小のパスメトリックを検出することを目的とするもの
である。図８に示すように比較選択回路８２１ａ，８２
１ｂ，８２１ｃをツリー状に構成して最尤判定部８０５
を構成するときには、（Ｎｓ−１）個の比較選択回路を
必要とする。

【００１２】パスメモリ更新回路８０７は各状態で残す
パスを更新することを目的とするものである。すなわ
ち、各状態｛０，０｝＝（０）、｛０，１｝＝（１）、
｛０，１｝＝（２）、｛１，１｝＝（３）、で選択し残
したパスを示すパス選択信号β（０）、β（１）、β
（２）、β（３）、により図６に示すＶ（０）、〜、Ｖ
（３）の最過去シンボルに相当する復号シンボルの候補
σ（０）、〜、σ（３）を出力する。

【００１３】ビタビ復号のセレクタ８０８はこれらの復
号シンボルの候補σ（０）、〜、σ（３）から最尤パス
に相当する復号シンボルを選択し、ビタビ復号シンボル
として、出力するものである。この選択には最尤判定部
８０５から出力される最尤パスを示す識別信号Ｐｍ（ｍ
＝０ｏｒ１ｏｒ２ｏｒ３）を用いる。

【００１４】ところで、図６に示すパスメトリックの値
Γ（０）、〜、Γ（３）は、このままブランチメトリッ
クを累積していくと、限りなく大きくなっていく。実際
の装置化においては、このパスメトリックを保持するパ
スメトリックレジスタ８０３ａ、〜、８０３ｄのサイズ
は有限のため、時間がたつとオーバーフローを起こすこ
とになる。

【００１５】このオーバーフローを防ぐためには、最小
パスメトリックで正規化すれば良い。すなわち、パスメ
トリックレジスタに保存する前に、最尤パスメトリック
レジスタ８０６に保存されている１単位時刻前の最小パ
スメトリックΓｍｉｎ，k-1で各パスメトリックを減算
する。これは図８に示すように、予めブランチメトリッ
クユニット（ＢＭＵ）８０１で計算したブランチメトリ
ックλ００、λ０１、λ１０、λ１１、から正規化回路
８０２により、最小パスメトリックΓｍｉｎ，k-1 を減
算しても同じことである。こうすることで各状態に残さ
れるパスメトリックΓ（０）、〜、Γ（３）は、ある範
囲に収まることになり、またパスメトリックレジスタ８
０３ａ、〜８０３ｄのサイズを十分大きくとっておけ
ば、復号性能に影響は生じない。

【００１６】図９に拘束長Ｌ＝３、状態数Ｎｓ＝４の場
合の従来の最尤判定部を示す。順次２つづつ、パスメト
リックΓ（０）、Γ（１）の小さいほうが比較器９０１
ａにより判定され、その結果に基づき、セレクタ９０２
ａで小さい方のパスメトリックΓが選択され、出力され
る。またどのパスが選択されたかを示す、パスの識別信
号Ｐがセレクタ９０３ａにより選択される。Γ（２）、
Γ（３）についても同様に、比較器９０１ｂにより判定
され、その結果に基づき、セレクタ９０２ｂで小さい方
のパスメトリックΓが選択され、出力される。またどの
パスが選択されたかを示す、パスの識別信号Ｐがセレク
タ９０３ｂにより選択される。次に、後段ではΓ（０）
とΓ（１）の小さい方と、Γ（２）とΓ（３）の小さい
方について、同様に、比較器９０１ｃにより判定され、
その結果に基づき、セレクタ９０２ｃで小さい方のパス
メトリックΓが選択され、出力される。またどのパスが
選択されたかを示す、パスの識別信号Ｐｍｉｎがセレク
タ９０３ｃにより選択される。

【００１７】このようにツリー状に比較器、セレクタを
構成して、４つのパスメトリックの内，最小のパスメト
リックの値Γｍｉｎとどのパスメトリックが最小かを表
す、パス識別信号Ｐｍｉｎが出力される（状態数Ｎｓ＝
４の場合、パス識別信号Ｐｍｉｎは２ビット）。

【００１８】図１０に状態数が６４の場合の最尤判定部
を示す。この場合は、状態数を表現するためにパス識別
信号が６ビットとなっている。

【００１９】ところで、図６では、ブランチメトリック
としてハミング距離を用いたが、より訂正能力を高める
ため、軟判定を導入して、ユークリッド距離、あるい
は、ユークリッド距離の二乗をブランチメトリックに用
いる方法がある。この場合ブランチメトリックを３ビッ
トで表現するとすれば、復号性能を劣化させないために
は各パスメトリックのレジスタは６ビットから８ビット
が必要である。

【００２０】実際に用いる畳込み符号は、拘束長が大き
いほど、訂正能力が大きいので、Ｌ＝７程度のものがよ
く用いられている。符号化率Ｒ＝１／２、拘束長Ｌ＝７
の場合のビタビ復号装置の全体構成図を図１１に示す。
畳込み符号器の状態数はＮｓ＝２^L-1＝６４であるから
最尤判定部の比較入力の数も６４となる。

【００２１】

【発明が解決しようとする課題】しかしながら、従来開
発されているビタビ復号装置は拘束長７、処理能力２０
〜３０Ｍｂｐｓで、回路規模が４０〜５０ｋゲートと、
回路規模上民生用に転用するには困難を伴うものとなっ
ていた。

【００２２】本発明は上記課題に鑑みてなされたもの
で、特にその装置化において、ビタビ復号装置の比較的
大きな部分を占める最尤判定部の規模を縮小することに
よって、回路規模の縮小化を可能としたビタビ復号装置
を提供することを目的とする。

【００２３】

【課題を解決するための手段】上記目的を達成するため
に、本発明は次の構成を有する。すなわち、請求項１記
載の発明は、複数の第１段の比較選択回路と単数または
複数の第２段から最終段までの比較選択回路とをツリー
状に多段接続して構成され、最小パスメトリックと該最
小のパスメトリックの識別信号とを選択する最尤判定部
を備えるビタビ復号装置において、前記第１段のそれぞ
れの比較選択回路は、入力された複数のパスメトリック
の最小値を判定して判定信号を出力する比較器と、該比
較器に入力される複数のパスメトリックと同じパスメト
リックが入力され前記判定信号に従って最小のパスメト
リックを選択する第１のセレクタと、を備えてなり、前
記第２段から最終段までのそれぞれの比較選択回路は、
入力された複数のパスメトリックの最小値を判定して判
定信号を出力する比較器と、該比較器に入力される複数
のパスメトリックと同じパスメトリックが入力され前記
判定信号に従って最小のパスメトリックを選択する第１
のセレクタと、前記第１のセレクタによって選択される
パスメトリックの識別信号を前記判定信号に従って選択
する第２のセレクタと、を備えてなり、順次各段の比較
選択回路で選択された最小のパスメトリックを次段の比
較選択回路の入力とすると共に、第１段の比較選択回路
比較器の判定信号を第１段の識別信号として出力し、第
２段から最終段までの比較選択回路は、前段の識別信号
を入力して第２のセレクタで選択し、該選択された識別
信号に該比較選択回路の判定信号を付加して識別信号と
して出力することを特徴とするビタビ復号装置である。

【００２４】また本発明においては、前記比較器の判定
信号を上位ビットとして前記識別信号に付加することが
できる。

【００２５】また本発明においては、前記比較器の判定
信号を下位ビットとして前記識別信号に付加することが
できる。

【００２６】

【作用】まず、それぞれ２つのパスメトリックを入力し
その小さい方のパスメトリックを選択して出力する比較
選択回路をツリー状に多段接続し、２^N個のパスメトリ
ックから、最小のパスメトリック値と最小パスメトリッ
クを識別する識別信号を求める場合について説明する。
この場合、区別すべきパスメトリック数が２^Nであるの
で、Ｎビットの識別信号が最終的に得られる。

【００２７】まずツリー状に多段接続された比較選択回
路の第１段は、２^N-1個の比較選択回路からなる。それ
ぞれの第１段の比較選択回路は、２つのパスメトリック
を入力しその最小値を判定して判定信号を出力する比較
器と、比較器と同じ２つのパスメトリック入力を比較器
の判定信号に従って選択する第１のセレクタとを備え
る。第１段の比較選択回路の選択の結果、２^N-1個のパ
スメトリックと各パスメトリックにつきそれぞれ１ビッ
トの識別信号が出力される。

【００２８】ツリー状に多段接続された比較選択回路の
第２段は、２^N-2個の比較選択回路からなる。それぞれ
の第２段の比較選択回路は、第１段の比較選択回路の出
力であるパスメトリックをそれぞれ２つ入力しその最小
値を判定して判定信号を出力する比較器と、比較器と同
じ２つのパスメトリック入力を比較器の判定信号に従っ
て選択する第１のセレクタと、いずれのパスメトリック
が選択されたかを示す識別信号を選択する第２のセレク
タとを備える。第２段の各比較選択回路における識別信
号を選択する第２のセレクタは、第１段の出力である１
ビット識別信号を比較器の判定信号に従って選択し、こ
の選択出力に、第２段の比較器の判定信号が付加されて
２ビットの識別信号となって第３段の比較選択回路へ送
られる。

【００２９】以下同様に、比較選択回路の各段ごとにパ
スメトリック数が１／２に絞られると共に、いずれのパ
スメトリックが選択されたかを示す識別信号のビット数
が１ビットずつ増えることとなり、最終段の比較選択回
路からは、２^Nの全パスメトリックから選択された唯一
の最小パスメトリック値と、その識別信号（Ｎビット）
が得られる。

【００３０】また、各比較選択回路が３以上の複数のパ
スメトリックを入力し、その最小のパスメトリックをそ
の比較選択回路の出力とする場合は、比較選択回路の各
段で付加される判定信号が１ビットではなく２ビット以
上になるだけで、基本的な動作は同じである。ただし、
各比較選択回路に入力されるパスメトリック数が２の累
乗で無い場合には、パスメトリック識別信号に冗長が生
じるが本発明を適用しない場合よりパスメトリック識別
信号を選択するセレクタが減少することには変わりがな
い。

【００３１】

【実施例】次に本発明の実施例について図面を参照しな
がら説明する。図１は本発明に係るビタビ復号装置の第
１実施例の要部構成を示すブロック図である。図１に示
した最尤判定部は、図８の全体の構成を示す一般的なビ
タビ復号装置の最尤判定部８０５に相当する部分であ
り、拘束長Ｌ＝３、状態数Ｎｓ＝４の場合の構成を示し
ている。本実施例では、パスメトリックΓ（０）、Γ
（１）、Γ（２）、Γ（３）から最小のパスメトリック
を選択すると共に２ビットの識別信号Ｐｍｉｎを生成す
るものであり、第１段の比較選択回路１０１ａ、１０１
ｂと第２段の比較選択回路１０２とを備えるツリー構成
となっている。

【００３２】図１において、一方の第１段の比較選択回
路１０１ａは、２入力の比較器１０３ａと第１のセレク
タである２入力のセレクタ１０４ａとからなり、それぞ
れパスメトリックΓ（０）とパスメトリックΓ（１）と
が入力される。そして、パスメトリックΓ（０）、Γ
（１）の小さい方が比較器１０３ａにより判定され、そ
の判定信号１０６ａにより、セレクタ１０４ａで小さい
方のパスメトリックΓが選択され、出力される。またい
ずれのパスメトリックが選択されたかを示す識別信号
は、比較器の出力１０６ａ（１ビット）をそのまま第２
段の比較選択回路１０２のセレクタ１０５に伝送する。

【００３３】他方の第１段の比較選択回路１０１ｂにつ
いても同様に、２入力の比較器１０３ｂと第１のセレク
タである２入力のセレクタ１０４ｂとからなり、それぞ
れパスメトリックΓ（２）とパスメトリックΓ（３）と
が入力される。そして、パスメトリックΓ（２）、Γ
（３）の小さい方が比較器１０３ｂにより判定され、そ
の判定信号１０６ｂにより、セレクタ１０４ｂで小さい
方のパスメトリックΓが選択され、出力される。またい
ずれのパスメトリックが選択されたかを示す識別信号
は、比較器１０３ｂの出力１０６ｂ（１ビット）をその
まま第２段の比較選択回路１０２のセレクタ１０５に伝
送する。

【００３４】次に、第２段の比較選択回路１０２は、２
入力の比較器１０３ｃ、第１のセレクタである２入力の
セレクタ１０４ｃ及び第２のセレクタである２入力のセ
レクタ１０５とからなる。第２段の比較選択回路１０２
において、Γ（０）とΓ（１）の小さい方と、Γ（２）
とΓ（３）の小さい方について、同様に、比較器１０３
ｃにより判定され、その判定信号１０６ｃにより、セレ
クタ１０４ｃで小さい方のパスメトリックΓが選択さ
れ、Γｍｉｎとして出力される。またいずれのパスメト
リックが選択されたかを示す、パスの識別信号Ｐｍｉｎ
として、セレクタ１０５ｃにより選択された信号に比較
器１０３ｃの出力１０６ｃをＭＳＢ（上位ビット）側か
ら付加する。つまり、セレクタの出力１ビットにさらに
１ビットを足して、計２ビットのパス識別信号Ｐｍｉｎ
を出力する。

【００３５】このようにツリー状に比較器、セレクタを
構成して、４つのパスメトリックの内、最小のパスメト
リックの値Γｍｉｎといずれのパスメトリックが最小か
を表す、パス識別信号Ｐｍｉｎが出力される（状態数Ｎ
ｓ＝４の場合、パス識別信号Ｐｍｉｎは２ビット）。

【００３６】このように構成することで、第１段の比較
選択回路の識別信号セレクタは不要となり（つまり０ビ
ットのセレクタが行われているに相当する）第２段の比
較選択回路では１ビットのセレクタとなる。図９に示す
従来の例では、第１段、第２段ともに２ビットのセレク
タが必要だったのがそれぞれ、０、１ビットに減少して
いる。この例は状態数Ｎｓ＝４の場合であり、数が大き
い場合には、それに応じたパスメトリック識別信号のビ
ット数が必要となる。

【００３７】図２は本発明に係るビタビ復号装置の第２
実施例の要部構成を示すブロック図である。図１に示し
た第１実施例と異なるところは、一方の第１段の比較選
択回路１０１ａに、パスメトリックΓ（０）及びΓ
（２）が入力され、他方の第１段の比較選択回路１０１
ｂに、パスメトリックΓ（１）及びΓ（３）が入力され
る点と、パスの識別信号Ｐｍｉｎとして、セレクタ１０
５ｃにより選択された信号に比較器１０３ｃの出力１０
６ｃをＬＳＢ（下位ビット）側から付加する点である。
その他の構成及び動作は、第１実施例と同様であるので
詳細な説明は省略する。

【００３８】図３は本発明に係るビタビ復号装置の第３
実施例の要部構成を示すブロック図である。本実施例
は、状態数Ｎｓ＝６４の最尤判定部であり、図１０に示
す状態数Ｎｓ＝６４の従来の最尤判定部に対応し、パス
メトリックを選択する信号として６ビットを必要とす
る。

【００３９】図３において、第１段の比較選択回路３０
１ａ（３０１ｂ、…）は、２入力の比較器３０７ａ（３
０７ｂ、…）と第１のセレクタである２入力のセレクタ
３０８ａ（３０８ｂ、…）とからなり、それぞれ２つの
パスメトリックΓ（０）とΓ（１）、Γ（２）とΓ
（３）、…が入力される。

【００４０】そして、２つのパスメトリックの小さい方
が比較器３０７ａ（３０７ｂ、…）により判定され、そ
の判定信号３１０ａ（３１０ｂ、…）により、セレクタ
３０８ａ（３０８ｂ、…）で小さい方のパスメトリック
Γが選択され、出力される。またいずれのパスメトリッ
クが選択されたかを示す識別信号は、比較器３０７ａ
（３０７ｂ、…）の出力３１０ａ（３１０ｂ、…）（そ
れぞれ１ビット）をそのまま第２段の比較選択回路３０
２ａ（３０２ｂ、…）のセレクタ３０９ｈ（３０９ｊ、
…）に伝送する。

【００４１】また、第２段の比較選択回路３０２ａ（３
０２ｂ、…）は、２入力の比較器３０７ｈ（３０７ｊ、
…）と，第１のセレクタである２入力のセレクタ３０８
ｈ（３０８ｊ、…）と，第２のセレクタである２入力の
セレクタ３０９ｈ（３０９ｊ、…）とからなり、それぞ
れ第１段の比較選択回路で選ばれた２つづつのパスメト
リックが入力される。そして、第１段の比較選択回路と
同様に、パスメトリックの小さい方が比較器３０７ｈ
（３０７ｊ、…）により判定され、その判定信号３１０
ｈ（３１０ｊ、…）により、セレクタ３０８ｈ（３０８
ｊ、…）で小さい方のパスメトリックΓが選択され、出
力される。

【００４２】さらに、いずれのパスメトリックが選択さ
れたかを示す識別信号は、セレクタ３０９ｈ（３０９
ｊ、…）により選択された信号に、比較器３０７ｈ（３
０７ｊ、…）の出力３１０ｈ（３１０ｊ、…）をＭＳＢ
（上位ビット）側から付加する。つまり、セレクタ３０
９ｈ（３０９ｊ、…）の出力１ビットにさらに１ビット
を足して、計２ビットのパス識別信号を第３段の比較選
択回路３０３ａ（３０３ｂ、…）へ出力する。いずれの
パスメトリックが選択されたかを出力する第２のセレク
タが初段では０ビット、２段目では１ビット、３段目で
は２ビットと増えていき、最終段では５ビットのセレク
タ３０９ｚとなる。従来ではすべてに６ビットのセレク
タを必要としていたので、その分のセレクタの規模を縮
小することができた。本実施例では３２１ビット分のセ
レクタが減少した。

【００４３】図４は本発明に係るビタビ復号装置の第４
実施例の要部構成を示すブロック図である。本実施例
は、状態数Ｎｓ＝６４の最尤判定部であり、図３の第３
実施例と異なるところは、第１段の比較選択回路３０１
ａ（３０１ｂ、…）に、パスメトリックΓ（０）とΓ
（３２）、Γ（１６）とΓ（４８）、Γ（８）とΓ（４
０）、…というパスメトリックの組み合わせが入力され
る点と、パスの識別信号Ｐｍｉｎとして、セレクタ３０
９ｈ（３０９ｊ、…、３０９ｍ、…３０９ｚ）により選
択された信号に比較器３０７ｈ（３０７ｊ、…、３０７
ｍ、…３０７ｚ）の出力３１０ｈ（３１０ｊ、…、３１
０ｍ、…３１０ｚ）をＬＳＢ（下位ビット）側から付加
する点である。その他の構成及び動作は、第３実施例と
同様であるので詳細な説明は省略する。

【００４４】第１実施例と第２実施例、及び第３実施例
と第４実施例から明らかなように、いずれのパスメトリ
ックが選択されたかを示す識別信号は、ＭＳＢ側から信
号を付加しても、ＬＳＢ側から付加してもよく、いずれ
の場合も各パスメトリックと識別信号は１対１に対応す
る。

【００４５】以上好ましい実施例を説明したが、これは
本発明を限定するものではない。たとえば、各比較器が
比較するパスメトリックの数及びこの比較結果に基づい
てパスメトリックを選択するセレクタの入力数は、２に
限定されず、２以上の整数であればいくつでもよいこと
は、以上の説明から明らかである。

【００４６】

【発明の効果】以上説明した様に本発明によれば、ビタ
ビ復号器の最尤判定部において、最小のパスメトリック
を選択する際に、識別信号のセレクタのビット数を減少
させることができるのでビタビ復号器のハードウェアの
規模を削減することができるという効果がある。

【図面の簡単な説明】

【図１】本発明に係るビタビ復号装置の第１実施例の要
部構成を示すブロック図である。

【図２】本発明に係るビタビ復号装置の第２実施例の要
部構成を示すブロック図である。

【図３】本発明に係るビタビ復号装置の第３実施例の要
部構成を示すブロック図である。

【図４】本発明に係るビタビ復号装置の第４実施例の要
部構成を示すブロック図である。

【図５】畳込み符号器の構成を示す図である。

【図６】ビタビ復号の原理を説明するトレリス線図であ
る。

【図７】状態遷移の組とパスメトリックとの関係を説明
するための図である。

【図８】ビタビ復号装置全体の構成を示すブロック図で
ある。

【図９】従来の最尤判定部の構成を示すブロック図であ
る。

【図１０】従来の最尤判定部の構成を示すブロック図で
ある。

【図１１】ビタビ復号装置全体の構成を示すブロック図
である。

【符号の説明】

１０１ａ、１０１ｂ第１段の比較選択回路１０２第２段の比較選択回路１０３ａ、１０３ｂ、１０３ｃ比較回路１０４ａ、１０４ｂ、１０４ｃ第１の選択回路１０５第２の選択回路

Claims

【特許請求の範囲】

【請求項１】複数の第１段の比較選択回路と単数また
は複数の第２段から最終段までの比較選択回路とをツリ
ー状に多段接続して構成され最小パスメトリックと該最
小のパスメトリックの識別信号とを選択する最尤判定部
を備えるビタビ復号装置において、前記第１段のそれぞれの比較選択回路は、入力された複数のパスメトリックの最小値を判定して判
定信号を出力する比較器と、該比較器に入力される複数のパスメトリックと同じパス
メトリックが入力され前記判定信号に従って最小のパス
メトリックを選択する第１のセレクタと、を備えてな
り、前記第２段から最終段までのそれぞれの比較選択回路
は、入力された複数のパスメトリックの最小値を判定して判
定信号を出力する比較器と、該比較器に入力される複数のパスメトリックと同じパス
メトリックが入力され前記判定信号に従って最小のパス
メトリックを選択する第１のセレクタと、前記第１のセレクタによって選択されるパスメトリック
の識別信号を前記判定信号に従って選択する第２のセレ
クタと、を備えてなり、順次各段の比較選択回路で選択された最小のパスメトリ
ックを次段の比較選択回路の入力とすると共に、第１段
の比較選択回路の比較器の判定信号を第１段の識別信号
として出力し、第２段から最終段までの比較選択回路
は、前段の識別信号を入力して前記第２のセレクタで選
択し、該選択された識別信号に該比較選択回路の判定信
号を付加して識別信号として出力することを特徴とする
ビタビ復号装置。
【請求項２】前記比較選択回路において、前記比較器
の判定信号を上位ビットとして前記識別信号に付加する
ことを特徴とする請求項１記載のビタビ復号装置。
【請求項３】前記比較選択回路において、前記比較器
の判定信号を下位ビットとして前記識別信号に付加する
ことを特徴とする請求項１記載のビタビ復号装置。