JP2012019188A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2012019188A JP2012019188A JP2010275477A JP2010275477A JP2012019188A JP 2012019188 A JP2012019188 A JP 2012019188A JP 2010275477 A JP2010275477 A JP 2010275477A JP 2010275477 A JP2010275477 A JP 2010275477A JP 2012019188 A JP2012019188 A JP 2012019188A
- Authority
- JP
- Japan
- Prior art keywords
- termination
- trench
- semiconductor device
- termination trench
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 263
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 210000000746 body region Anatomy 0.000 claims abstract description 97
- 230000002093 peripheral effect Effects 0.000 claims abstract description 84
- 238000009792 diffusion process Methods 0.000 claims description 91
- 239000000758 substrate Substances 0.000 claims description 64
- 238000000034 method Methods 0.000 claims description 42
- 238000005530 etching Methods 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 239000011800 void material Substances 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 27
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 321
- 230000005684 electric field Effects 0.000 description 47
- 230000000694 effects Effects 0.000 description 35
- 239000011229 interlayer Substances 0.000 description 31
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 20
- 229910010271 silicon carbide Inorganic materials 0.000 description 20
- 229910052751 metal Inorganic materials 0.000 description 16
- 239000002184 metal Substances 0.000 description 16
- 230000008569 process Effects 0.000 description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 13
- 229920005591 polysilicon Polymers 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 11
- 239000012535 impurity Substances 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 6
- 238000004088 simulation Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 239000012141 concentrate Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000002040 relaxant effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
- H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】半導体装置100は、セルエリア105を取囲む終端エリア107を備えている。セルエリア105には、メイントレンチ113が形成されている。終端エリア107には、セルエリア105を取囲む終端トレンチ161〜163が形成されている。終端トレンチ161は、終端トレンチの最内周側に位置している。ドリフト領域112の表面には、ボディ領域141が積層されている。メイントレンチ113はドリフト領域112に達すると共に、その内部にゲート電極122が形成されている。終端トレンチ161は、ドリフト領域112に達している。終端トレンチ161の側壁および底面は酸化膜171で被覆されている。終端トレンチ161の底面を被覆する酸化膜171の表面は、埋め込み電極124で被覆されている。ゲート電圧が埋め込み電極124に印加されている。
【選択図】 図2
Description
第1の終端トレンチの外周側の側壁に被覆されている第1の絶縁層の表面と、導電層の第1の端部との間には、導電層が被覆されていないことで、トレンチ形状の領域が形成されている場合がある。そして、本願に開示される半導体装置では、当該トレンチ形状の領域が、上層絶縁層によって埋められる際に、ボイドが存在しない状態で埋められる。よって、電界強度を緩和する効果をより高めることができる。
(特徴1)セルエリアに形成されている半導体構造はMOSFET構造である。
(特徴2)セルエリアに形成されている半導体構造はIGBT構造である。
(特徴3)第1導電型のボディ層はエピタキシャル成長により形成される。SiCは、Siに比して不純物の拡散係数が小さいため、不純物拡散によりボディ層を形成することは困難である。よって、エピタキシャル成長によりボディ層を形成することが好ましい。これにより、半導体基板の全面にボディ領域が形成されるため、終端エリアにおいて、ドリフト領域の表面にボディ領域が積層されている構造となる。
(特徴4)導電層は、ポリシリコンまたはアルミニウムである。ポリシリコンやアルミニウムは、ゲート電極を形成する一般的な材料である。よって、ゲート電極の形成工程と、導電層の形成工程とを共通の工程で同時に行うことが可能となる。よって、半導体装置の製造工程を簡略化することができる。
(特徴5)第2の拡散層は、ドリフト領域の表面に積層されているボディ領域と分離している。これにより、第2の拡散層がボディ領域と接している場合に比して、第2の拡散層をドリフト領域内のより深い位置に形成することができる。すると、第2の拡散層とドリフト領域とのPN接合部での空乏層を、ドリフト領域側により伸ばすことができる。よって、セルエリアの周辺部から延伸する空乏層をFLRの外側に広げる効果を、さらに高めることができる。
(特徴6)第1の終端トレンチと第1の終端トレンチに隣接する終端トレンチとの間の第1のトレンチ間距離が、
互いに隣接するメイントレンチ間の第3のトレンチ間距離よりも狭くされている。第1の終端トレンチとそれと隣接する終端トレンチとの間の領域は、互いに隣接するメイントレンチ間の領域に比して、半導体中に形成される空乏層が拡がりにくい。よって、第1のトレンチ間距離を第3のトレンチ間距離よりも狭くすることにより、より空乏層が拡がりやすくすることができ、FLRの作用をより有効に発揮させることが可能となる。
(特徴7)第1の終端トレンチと、第1の終端トレンチに隣接する第2の終端トレンチとの間に存在するドリフト領域の少なくとも一部に、第1導電型の第3の拡散層が形成されており、第3の拡散層は第1の拡散層と分離している。第3の拡散層が形成されていることで、第3の拡散層とドリフト領域とのPN接合部での空乏層が、ドリフト領域側に伸びている。これにより、セルエリアの周辺部から延伸する空乏層をFLRの外側に広げる効果を、より高めることができる。よって、終端部の耐圧をより確実に確保することが可能となる。
図12に示すように、半導体装置100bでは、終端トレンチ161の側壁および底面は、酸化膜171で被覆されている。また、終端トレンチ161の側壁および底面を被覆している酸化膜171の表面には、埋め込み電極124cが形成されている。埋め込み電極124cの材料は、ポリシリコンである。また埋め込み電極124cは、ゲート配線Gに接続されている。
半導体装置100bをオフしたときに、ゲート電極122に印加される電位と同電位の電位が埋め込み電極124cに印加されると、終端トレンチ161のチップ外側方向の側壁を被覆している絶縁層に電界が集中する。
しかし、本願の半導体装置100bでは、層間絶縁層172が被覆されている分だけ、終端トレンチ161のチップ外側方向の側壁部分の絶縁層の厚さが厚くされている。すなわち、終端トレンチ161のチップ外側方向の側壁部分の絶縁層(酸化膜171および層間絶縁層172)の厚さT22が、厚さT1および厚さT11よりも厚くされている。これにより、終端トレンチ161のチップ外側方向の側壁を被覆している絶縁層への電界強度を緩和することができる。よって、終端エリア107の耐圧を向上させることが可能となる。
101: 表面
102: 半導体基板
104: 外周
105: セルエリア
107: 終端エリア
111: ドレイン領域
112: ドリフト領域
113: メイントレンチ
122: ゲート電極
124:埋め込み電極
133: ソース電極
141: ボディ領域
161〜163 終端トレンチ
171 酸化膜
D : ドレイン配線
S : ソース配線
G : ゲート配線
Claims (20)
- セルエリアと、そのセルエリアを取囲んでいる終端エリアを有するSiCの半導体基板を備えており、
セルエリアには、複数のメイントレンチが形成されており、
終端エリアには、セルエリアを取囲んでいる1又は複数の終端トレンチが形成されており、
1又は複数の終端トレンチは、その最内周側に第1の終端トレンチを有しており、
第1の終端トレンチより内周側の領域の半導体基板では、第2導電型のドリフト領域の表面に第1導電型のボディ領域が積層されており、
メイントレンチは、半導体基板の表面からボディ領域を貫通してドリフト領域に達すると共に、その内部にゲート電極が形成されており、
第1の終端トレンチは、半導体基板の表面からボディ領域を貫通してドリフト領域に達しており、
第1の終端トレンチの側壁および底面は第1の絶縁層で被覆されており、
第1の絶縁層のうち少なくとも第1の終端トレンチの底面を被覆する部分の表面の少なくとも一部が導電層で被覆されており、
少なくともゲート電極にオン電位が印加されていない期間において、ゲート電極またはソース電極に印加される電位と同電位の電位が導電層に印加されている
ことを特徴とする半導体装置。 - 終端エリアには、セルエリアを取囲んでいる複数の終端トレンチが形成されており、
その複数の終端トレンチは、最内周側に配置される第1の終端トレンチと、その第1の終端トレンチの外周側に配置される1又は複数の第2の終端トレンチを有しており、
第1の終端トレンチの外周側の領域の半導体基板でも、第2導電型のドリフト領域の表面に第1導電型のボディ領域が積層されており、
第2の終端トレンチは、第1の終端トレンチの外周を取り囲んでおり、第1の終端トレンチよりも狭い幅を有し、ボディ領域の表面からボディ領域を貫通してドリフト領域に達しており、その内部が絶縁体で充填されていることを特徴とする請求項1に記載の半導体装置。 - メイントレンチの底面を被覆している第2の絶縁層をさらに備え、
第1の絶縁層の底面を被覆する部分の厚さは、第2の絶縁層の厚さよりも薄くされていることを特徴とする請求項1または2に記載の半導体装置。 - 半導体基板の表面に臨む範囲に形成されており、メイントレンチに隣接すると共に、ボディ領域によってドリフト領域から分離されている第2導電型の半導体領域と、
ボディ領域の表面に形成されているとともに、前記半導体領域に導通しているコンタクト領域とをさらに備え、
第1の終端トレンチによって取り囲まれた領域の外側にはコンタクト領域が形成されていないことを特徴とする請求項1ないし3の何れか1項に記載の半導体装置。 - 第1の終端トレンチと第2の終端トレンチの深さは同一とされていることを特徴とする請求項2に記載の半導体装置。
- 第1の終端トレンチと第1の終端トレンチに隣接する終端トレンチとの間の第1のトレンチ間距離は、
第1の終端トレンチと第1の終端トレンチに隣接するメイントレンチとの間の第2のトレンチ間距離よりも狭くされていることを特徴とする請求項4に記載の半導体装置。 - 第3の絶縁層によってメイントレンチの上部が塞がれており、
導電層はアルミニウムを含んでおり、
導電層は、第1の終端トレンチの底面および側壁を被覆している第1の絶縁層の表面と、第1の終端トレンチより内周側の領域のボディ領域の表面と、メイントレンチを塞いでいる第3の絶縁層の表面とを、連続して被覆しており、
導電層には、ソース電極に印加される電位と同電位の電位が印加されていることを特徴とする請求項1ないし6の何れか1項に記載の半導体装置。 - 第1の終端トレンチの外周側の側壁を被覆している第1の絶縁層の厚さは、第1の終端トレンチの内周側の側壁および底面を被覆している第1の絶縁層の厚さよりも厚くされていることを特徴とする請求項1ないし7の何れか1項に記載の半導体装置。
- 第1の絶縁層は、下層絶縁層および上層絶縁層を備えており、
第1の終端トレンチの側壁および底面は下層絶縁層で被覆されており、
導電層には、第1の端部が形成されており、
導電層は第1の端部よりも内周側の領域に形成されており、
第1の端部の位置は、前記半導体装置を垂直上方から観測したときに、第1の終端トレンチの外周側の側壁に被覆されている第1の絶縁層の表面の位置よりも内周側に位置しており、
第1の終端トレンチの側壁を被覆している下層絶縁層の表面と、下層絶縁層の表面を被覆している導電層の表面および側壁と、導電層の第1の端部よりも外周側の領域において第1の終端トレンチの底面を被覆している下層絶縁層の表面と、が上層絶縁層で被覆されていることを特徴とする請求項1ないし8の何れか1項に記載の半導体装置。 - 第1の終端トレンチの外周側の側壁に被覆されている下層絶縁層の表面から導電層の第1の端部までの距離は、第1の終端トレンチの外周側の側壁に被覆されている下層絶縁層の表面から導電層の第1の端部までの領域が、導電層を被覆している上層絶縁層によって、ボイドが存在しない状態で埋められる距離であることを特徴とする請求項9に記載の半導体装置。
- 第1の終端トレンチの外周側の側壁に被覆されている下層絶縁層の表面から導電層の第1の端部までの距離は、導電層を被覆している上層絶縁層の厚さの2倍であることを特徴とする請求項10に記載の半導体装置。
- 第3の絶縁層によってメイントレンチの上部が塞がれており、
導電層はアルミニウムを含んでおり、
導電層には、第1の端部が形成されており、
導電層は第1の端部よりも内周側の領域に形成されており、
第1の端部の位置は、前記半導体装置を垂直上方から観測したときに、第1の終端トレンチの外周側の側壁に被覆されている第1の絶縁層の表面の位置よりも内周側に位置しており、
導電層は、第1の終端トレンチの底面および側壁を被覆している第1の絶縁層の表面と、第1の終端トレンチより内周側の領域のボディ領域の表面と、メイントレンチを塞いでいる第3の絶縁層の表面とを、連続して被覆しており、
導電層には、ソース電極に印加される電位と同電位の電位が印加されており、
第1の終端トレンチの側壁を被覆している第1の絶縁層の表面と、第1の絶縁層の表面を被覆している導電層の表面および側壁と、導電層の第1の端部よりも外周側の領域において第1の終端トレンチの底面を被覆している第1の絶縁層の表面と、が第4の絶縁層で被覆されていることを特徴とする請求項1ないし8の何れか1項に記載の半導体装置。 - 第1の終端トレンチの外周側の側壁に被覆されている第1の絶縁層の表面から導電層の第1の端部までの距離は、第1の終端トレンチの外周側の側壁に被覆されている第1の絶縁層の表面から導電層の第1の端部までの領域が、導電層を被覆している第4の絶縁層によって、ボイドが存在しない状態で埋められる距離であることを特徴とする請求項12に記載の半導体装置。
- 第1の終端トレンチの開口部周辺における半導体基板の表面には、導電層の第2の端部が形成されており、
第1の終端トレンチの外周側に存在する導電層の第2の端部の位置は、前記半導体装置を垂直上方から観測したときに、第1の終端トレンチの外周側の側壁の位置よりも内周側に位置していることを特徴とする請求項1ないし8の何れか1項に記載の半導体装置。 - 第1の終端トレンチの底面に位置するドリフト領域の少なくとも一部に、第1導電型の第1の拡散層が形成されていることを特徴とする請求項1ないし14の何れか1項に記載の半導体装置。
- 第2の終端トレンチは複数備えられており、
互いに隣接する第2の終端トレンチ間に存在するドリフト領域の少なくとも一部に、第1導電型の第2の拡散層が形成されていることを特徴とする請求項2ないし15の何れか1項に記載の半導体装置。 - 第1の拡散層は、第3の端部を有しており、
第1の拡散層は第3の端部よりも内周側の領域に形成されており、
第3の端部の位置は、前記半導体装置を垂直上方から観測したときに、第1の終端トレンチの外周側の側壁の位置よりも外周側に位置していることを特徴とする請求項15または16の何れか1項に記載の半導体装置。 - 第1の拡散層は、第4の端部を有しており、
第1の拡散層は第4の端部よりも外周側の領域に形成されており、
第4の端部の位置は、前記半導体装置を垂直上方から観測したときに、第1の終端トレンチの内周側の側壁の位置よりも外周側に位置していることを特徴とする請求項15ないし17の何れか1項に記載の半導体装置。 - セルエリアと、そのセルエリアを取囲んでいる終端エリアを有する半導体基板を備えており、
セルエリアには、複数のメイントレンチが形成されており、
終端エリアには、セルエリアを取囲んでいる1又は複数の終端トレンチが形成されており、
1又は複数の終端トレンチは、その最内周側に第1の終端トレンチを有しており、
第1の終端トレンチより内周側の領域の半導体基板では、第2導電型のドリフト領域の表面に第1導電型のボディ領域が積層されている半導体装置を製造する方法であって、
第2導電型のドリフト領域の表面に第1導電型のボディ領域が積層されている半導体基板の表面からボディ領域を貫通してドリフト領域に達している複数のメイントレンチをセルエリアに形成するとともに、半導体基板の表面からボディ領域を貫通してドリフト領域に達している1又は複数の終端トレンチをセルエリアを取り囲むように形成するトレンチ形成工程と、
半導体基板の表面に所定厚さの絶縁膜を形成する絶縁膜形成工程と、
セルエリア内の絶縁膜を選択的に所定量エッチングするエッチング工程と、
メイントレンチ内部および第1の終端トレンチ内部に選択的に導電層を形成する導電層形成工程と、
を備えることを特徴とする半導体装置の製造方法。 - トレンチ形成工程は、第1の終端トレンチを形成すると共に、第1の終端トレンチの外周を取り囲んでおり、第1の終端トレンチよりも狭い幅を有し、ボディ領域の表面からボディ領域を貫通してドリフト領域に達している第2の終端トレンチを形成し、
絶縁膜形成工程で形成される絶縁膜の所定厚さは、第2の終端トレンチが絶縁膜で完全に充填されると共に、第1の終端トレンチが絶縁膜で完全に充填されない厚さであることを特徴とする請求項19に記載の半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010275477A JP5633992B2 (ja) | 2010-06-11 | 2010-12-10 | 半導体装置および半導体装置の製造方法 |
US13/703,284 US8952430B2 (en) | 2010-06-11 | 2011-06-02 | Semiconductor device and method for manufacturing semiconductor device |
PCT/JP2011/062723 WO2011155394A1 (ja) | 2010-06-11 | 2011-06-02 | 半導体装置および半導体装置の製造方法 |
DE112011101964T DE112011101964T5 (de) | 2010-06-11 | 2011-06-02 | Halbleitereinrichtung und Verfahren zum Herstellen der Halbleitereinrichtung |
CN201180028874.2A CN102947937B (zh) | 2010-06-11 | 2011-06-02 | 半导体装置及半导体装置的制造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010133800 | 2010-06-11 | ||
JP2010133800 | 2010-06-11 | ||
JP2010275477A JP5633992B2 (ja) | 2010-06-11 | 2010-12-10 | 半導体装置および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012019188A true JP2012019188A (ja) | 2012-01-26 |
JP5633992B2 JP5633992B2 (ja) | 2014-12-03 |
Family
ID=45098002
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010275477A Active JP5633992B2 (ja) | 2010-06-11 | 2010-12-10 | 半導体装置および半導体装置の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8952430B2 (ja) |
JP (1) | JP5633992B2 (ja) |
CN (1) | CN102947937B (ja) |
DE (1) | DE112011101964T5 (ja) |
WO (1) | WO2011155394A1 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2650920A1 (en) * | 2012-04-13 | 2013-10-16 | Taiwan Semiconductor Co., Ltd. | Trenched semiconductor structure |
EP2650921A1 (en) * | 2012-04-13 | 2013-10-16 | Taiwan Semiconductor Co., Ltd. | Semiconductor structure comprising active region trenches arranged in a dispersed manner |
JP2013258327A (ja) * | 2012-06-13 | 2013-12-26 | Toshiba Corp | 半導体装置及びその製造方法 |
WO2014115253A1 (ja) * | 2013-01-23 | 2014-07-31 | 株式会社日立製作所 | 炭化珪素半導体装置及びその製造方法 |
US9196720B2 (en) | 2013-01-31 | 2015-11-24 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing semiconductor device |
US9356140B2 (en) | 2012-06-08 | 2016-05-31 | Toyoda Gosei Co., Ltd. | Semiconductor device |
JP2018046139A (ja) * | 2016-09-14 | 2018-03-22 | 三菱電機株式会社 | 半導体装置、および、半導体装置の製造方法 |
JP2018078283A (ja) * | 2014-12-22 | 2018-05-17 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | ストライプ状トレンチゲート構造とゲートコネクタ構造とを有する半導体装置 |
JP7400487B2 (ja) | 2020-01-17 | 2023-12-19 | 富士電機株式会社 | 半導体装置 |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9640456B2 (en) | 2013-03-15 | 2017-05-02 | Taiwan Semiconductor Manufacturing Company Limited | Support structure for integrated circuitry |
JP6160477B2 (ja) * | 2013-12-25 | 2017-07-12 | トヨタ自動車株式会社 | 半導体装置 |
JP6231396B2 (ja) * | 2014-02-10 | 2017-11-15 | トヨタ自動車株式会社 | 半導体装置及び半導体装置の製造方法 |
JP6231422B2 (ja) * | 2014-04-09 | 2017-11-15 | トヨタ自動車株式会社 | 半導体装置 |
US10468479B2 (en) | 2014-05-14 | 2019-11-05 | Infineon Technologies Austria Ag | VDMOS having a drift zone with a compensation structure |
US9773863B2 (en) * | 2014-05-14 | 2017-09-26 | Infineon Technologies Austria Ag | VDMOS having a non-depletable extension zone formed between an active area and side surface of semiconductor body |
US9698256B2 (en) * | 2014-09-24 | 2017-07-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Termination of super junction power MOSFET |
GB2535381B (en) * | 2014-10-13 | 2016-12-28 | Ideal Power Inc | Field plates on two opposed surfaces of double-based bidirectional bipolar transistor: devices, methods, and systems |
CN104377245A (zh) * | 2014-11-26 | 2015-02-25 | 张家港凯思半导体有限公司 | 一种沟槽型mos器件及其制造方法和终端保护结构 |
CN104600119A (zh) * | 2015-01-09 | 2015-05-06 | 无锡新洁能股份有限公司 | 能实现电流双向流通的功率mosfet器件及其制造方法 |
DE112016005768B4 (de) | 2015-12-18 | 2023-03-16 | Rohm Co., Ltd. | Halbleiterbauteil |
CN105428408A (zh) * | 2015-12-22 | 2016-03-23 | 电子科技大学 | 一种场截止型沟槽栅igbt器件 |
JP6659516B2 (ja) * | 2016-10-20 | 2020-03-04 | トヨタ自動車株式会社 | 半導体装置 |
US9991379B1 (en) * | 2016-11-17 | 2018-06-05 | Sanken Electric Co., Ltd. | Semiconductor device with a gate insulating film formed on an inner wall of a trench, and method of manufacturing the same |
JP6815237B2 (ja) | 2017-03-16 | 2021-01-20 | 三菱電機株式会社 | 半導体装置 |
WO2020031971A1 (ja) * | 2018-08-07 | 2020-02-13 | ローム株式会社 | SiC半導体装置 |
US11158703B2 (en) * | 2019-06-05 | 2021-10-26 | Microchip Technology Inc. | Space efficient high-voltage termination and process for fabricating same |
CN113937149A (zh) * | 2020-07-13 | 2022-01-14 | 苏州东微半导体股份有限公司 | 半导体功率器件的终端结构及其制造方法 |
CN115642088A (zh) * | 2022-11-11 | 2023-01-24 | 蔚来动力科技(合肥)有限公司 | 一种沟槽型SiC MOSFET器件结构及其制造方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07507661A (ja) * | 1992-06-08 | 1995-08-24 | ノース カロライナ ステート ユニバーシティ | フローティングフィールドリングおよびフローティングフィールドプレートを有するシリコンカーバイドパワーmosfet |
JPH1174524A (ja) * | 1997-06-30 | 1999-03-16 | Denso Corp | 半導体装置及びその製造方法 |
JP2003505886A (ja) * | 1999-07-22 | 2003-02-12 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | セル状トレンチゲート電界効果トランジスタ |
US20040056302A1 (en) * | 2002-09-19 | 2004-03-25 | Grebs Thomas E. | Buried gate-field termination structure |
JP2006128507A (ja) * | 2004-10-29 | 2006-05-18 | Toyota Motor Corp | 絶縁ゲート型半導体装置およびその製造方法 |
JP2008118011A (ja) * | 2006-11-07 | 2008-05-22 | Fuji Electric Device Technology Co Ltd | ワイドバンドギャップ半導体縦型mosfetとその製造方法。 |
JP2009505434A (ja) * | 2005-08-17 | 2009-02-05 | インターナショナル レクティファイアー コーポレイション | パワー半導体デバイスの製造方法 |
JP2009505433A (ja) * | 2005-08-17 | 2009-02-05 | インターナショナル レクティファイアー コーポレイション | ゲートトレンチで相互接続されたパワー半導体デバイス |
WO2009102651A2 (en) * | 2008-02-14 | 2009-08-20 | Maxpower Semiconductor Inc. | Edge termination with improved breakdown voltage |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09283754A (ja) | 1996-04-16 | 1997-10-31 | Toshiba Corp | 高耐圧半導体装置 |
JPH11307785A (ja) | 1998-04-21 | 1999-11-05 | Toshiba Corp | 電力用半導体装置 |
JP2001015744A (ja) | 1999-06-30 | 2001-01-19 | Toshiba Corp | 電力用半導体素子 |
JP2001358338A (ja) | 2000-06-14 | 2001-12-26 | Fuji Electric Co Ltd | トレンチゲート型半導体装置 |
JP4153811B2 (ja) | 2002-03-25 | 2008-09-24 | 株式会社東芝 | 高耐圧半導体装置及びその製造方法 |
KR101375035B1 (ko) * | 2006-09-27 | 2014-03-14 | 맥스파워 세미컨덕터 인크. | Mosfet 및 그 제조 방법 |
US8145106B2 (en) | 2008-03-26 | 2012-03-27 | Fuji Xerox Co., Ltd. | Annular body, annular body stretching device and image forming apparatus |
JP5022349B2 (ja) | 2008-12-03 | 2012-09-12 | 三菱重工業株式会社 | ガス成分計測装置 |
JP5586876B2 (ja) | 2009-05-29 | 2014-09-10 | キヤノン株式会社 | インクセット、インクジェット記録方法 |
-
2010
- 2010-12-10 JP JP2010275477A patent/JP5633992B2/ja active Active
-
2011
- 2011-06-02 CN CN201180028874.2A patent/CN102947937B/zh active Active
- 2011-06-02 DE DE112011101964T patent/DE112011101964T5/de active Granted
- 2011-06-02 US US13/703,284 patent/US8952430B2/en active Active
- 2011-06-02 WO PCT/JP2011/062723 patent/WO2011155394A1/ja active Application Filing
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07507661A (ja) * | 1992-06-08 | 1995-08-24 | ノース カロライナ ステート ユニバーシティ | フローティングフィールドリングおよびフローティングフィールドプレートを有するシリコンカーバイドパワーmosfet |
JPH1174524A (ja) * | 1997-06-30 | 1999-03-16 | Denso Corp | 半導体装置及びその製造方法 |
JP2003505886A (ja) * | 1999-07-22 | 2003-02-12 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | セル状トレンチゲート電界効果トランジスタ |
US20040056302A1 (en) * | 2002-09-19 | 2004-03-25 | Grebs Thomas E. | Buried gate-field termination structure |
JP2006128507A (ja) * | 2004-10-29 | 2006-05-18 | Toyota Motor Corp | 絶縁ゲート型半導体装置およびその製造方法 |
JP2009505434A (ja) * | 2005-08-17 | 2009-02-05 | インターナショナル レクティファイアー コーポレイション | パワー半導体デバイスの製造方法 |
JP2009505433A (ja) * | 2005-08-17 | 2009-02-05 | インターナショナル レクティファイアー コーポレイション | ゲートトレンチで相互接続されたパワー半導体デバイス |
JP2008118011A (ja) * | 2006-11-07 | 2008-05-22 | Fuji Electric Device Technology Co Ltd | ワイドバンドギャップ半導体縦型mosfetとその製造方法。 |
WO2009102651A2 (en) * | 2008-02-14 | 2009-08-20 | Maxpower Semiconductor Inc. | Edge termination with improved breakdown voltage |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2650920A1 (en) * | 2012-04-13 | 2013-10-16 | Taiwan Semiconductor Co., Ltd. | Trenched semiconductor structure |
EP2650921A1 (en) * | 2012-04-13 | 2013-10-16 | Taiwan Semiconductor Co., Ltd. | Semiconductor structure comprising active region trenches arranged in a dispersed manner |
US9356140B2 (en) | 2012-06-08 | 2016-05-31 | Toyoda Gosei Co., Ltd. | Semiconductor device |
JP2013258327A (ja) * | 2012-06-13 | 2013-12-26 | Toshiba Corp | 半導体装置及びその製造方法 |
WO2014115253A1 (ja) * | 2013-01-23 | 2014-07-31 | 株式会社日立製作所 | 炭化珪素半導体装置及びその製造方法 |
US9825166B2 (en) | 2013-01-23 | 2017-11-21 | Hitachi, Ltd. | Silicon carbide semiconductor device and method for producing same |
US9196720B2 (en) | 2013-01-31 | 2015-11-24 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing semiconductor device |
JP2018078283A (ja) * | 2014-12-22 | 2018-05-17 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | ストライプ状トレンチゲート構造とゲートコネクタ構造とを有する半導体装置 |
JP2018046139A (ja) * | 2016-09-14 | 2018-03-22 | 三菱電機株式会社 | 半導体装置、および、半導体装置の製造方法 |
JP7400487B2 (ja) | 2020-01-17 | 2023-12-19 | 富士電機株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5633992B2 (ja) | 2014-12-03 |
CN102947937A (zh) | 2013-02-27 |
CN102947937B (zh) | 2015-11-25 |
US20130075760A1 (en) | 2013-03-28 |
WO2011155394A1 (ja) | 2011-12-15 |
US8952430B2 (en) | 2015-02-10 |
DE112011101964T5 (de) | 2013-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5633992B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4453671B2 (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
JP5136578B2 (ja) | 半導体装置 | |
JP2007189192A (ja) | 半導体装置 | |
JP4735235B2 (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
TWI684276B (zh) | 溝渠式功率電晶體及其製作方法 | |
JPWO2016047438A1 (ja) | 半導体装置 | |
JP5758824B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5878331B2 (ja) | 半導体装置及びその製造方法 | |
JP2006128507A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
JP2010062377A (ja) | 半導体装置及びその製造方法 | |
TWI633674B (zh) | 半導體裝置以及半導體裝置的製造方法 | |
JP2020136472A (ja) | 半導体装置 | |
US8017494B2 (en) | Termination trench structure for mosgated device and process for its manufacture | |
US20230369414A1 (en) | Semiconductor device and method of manufacturing the same | |
JP2013182935A (ja) | 半導体装置およびその製造方法 | |
KR20180111534A (ko) | 반도체 장치 및 그 제조 방법 | |
US10141397B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2019117859A (ja) | 半導体装置 | |
US20220013666A1 (en) | Semiconductor device | |
JP2016035989A (ja) | 半導体装置 | |
JP2008306022A (ja) | 半導体装置 | |
JP2019161034A (ja) | 半導体装置の製造方法および半導体装置 | |
KR101760688B1 (ko) | 파워 반도체 디바이스 및 그 제조방법 | |
WO2024070392A1 (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140527 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140718 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140924 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141013 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5633992 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |