JP2018046139A - 半導体装置、および、半導体装置の製造方法 - Google Patents

半導体装置、および、半導体装置の製造方法 Download PDF

Info

Publication number
JP2018046139A
JP2018046139A JP2016179367A JP2016179367A JP2018046139A JP 2018046139 A JP2018046139 A JP 2018046139A JP 2016179367 A JP2016179367 A JP 2016179367A JP 2016179367 A JP2016179367 A JP 2016179367A JP 2018046139 A JP2018046139 A JP 2018046139A
Authority
JP
Japan
Prior art keywords
trench
diffusion layer
protective diffusion
semiconductor device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016179367A
Other languages
English (en)
Other versions
JP6681809B2 (ja
Inventor
泰宏 香川
Yasuhiro Kagawa
泰宏 香川
敦司 楢崎
Atsushi Narasaki
敦司 楢崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2016179367A priority Critical patent/JP6681809B2/ja
Publication of JP2018046139A publication Critical patent/JP2018046139A/ja
Application granted granted Critical
Publication of JP6681809B2 publication Critical patent/JP6681809B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】本願明細書に開示される技術は、トレンチゲート型の炭化珪素半導体装置の製造する際の、工程数を減少させることができる技術に関するものである。【解決手段】本技術に関する半導体装置は、第1のトレンチ(80)と、第2のトレンチ(50a)と、複数の第3のトレンチ(50b)と、第2の導電型の第1の保護拡散層(83)と、第2の導電型の第2の保護拡散層(70)と、それぞれの第3のトレンチ(50b)の下部に形成される、第2の導電型の第3の保護拡散層(71)とを備え、それぞれの第3のトレンチ(50b)は、セル領域から離れるにつれて浅く形成され、それぞれの第3の保護拡散層(71)の下面は、セル領域から離れるにつれて浅くなる。【選択図】図2

Description

本願明細書に開示される技術は、たとえば、トレンチゲート型の半導体装置およびその製造方法に関するものである。
シリコン(Si)を用いたトレンチゲート型の半導体装置では、半導体層のアバランシェ電界強度が、ゲート絶縁膜の絶縁破壊電界強度よりも低い。そのため、半導体層のアバランシェ電界強度によって、半導体装置の耐圧が決定されていた。
一方、炭化珪素(SiC)のアバランシェ電界強度はSiのアバランシェ電界強度の約10倍となる。そのため、炭化珪素半導体装置では、SiCからなる半導体層のアバランシェ電界強度とゲート絶縁膜の絶縁破壊電界強度とが同等になる。
そして、トレンチゲート型の半導体装置では、半導体装置に電圧が印加されるとトレンチ下部の角部、すなわち、トレンチ角部に電界集中が発生する。そのため、トレンチゲート型の炭化珪素半導体装置では、トレンチ角部のゲート絶縁膜から先に絶縁破壊が生じることとなる。
したがって、トレンチゲート型の炭化珪素半導体装置では、ゲート絶縁膜の電界強度によって、耐圧が制限されていた。
そこで、従来のトレンチゲート型の炭化珪素半導体装置では、たとえば、特開2001−267570号公報(特許文献1)に例示されるように、nチャネル型の場合、トレンチ下部のドリフト層においてp型不純物が高濃度に注入された保護拡散層を設けることが提案されている。
また、従来のトレンチゲート型の半導体装置では、たとえば、特開2007−242852号公報(特許文献2)に例示されるように、複数のトレンチを設け、それぞれのトレンチ下部に保護拡散層が設けることが知られている。このようにトレンチ下部に保護拡散層を設けることで、トレンチ角部における電界集中を緩和し、耐圧を向上させることができる。
上述のように、トレンチ下部に保護拡散層を設ける場合、トレンチ角部の電界集中を十分に緩和するためには、保護拡散層の不純物濃度を高くする必要がある。
しかしながら、保護拡散層の不純物濃度を高くすると、保護拡散層とドリフト層との間のPN接合部分で発生する電界が増大する。その結果、トレンチ角部のゲート絶縁膜の破壊よりも先に、保護拡散層がアバランシェ降伏により破壊されることとなる。そうすると、保護拡散層においてアバランシェ降伏が発生する電圧、すなわち、アバランシェ電圧によって、半導体装置の耐圧が制限されることとなる。
また、複数のトレンチを設け、それぞれのトレンチ下部に保護拡散層を設けた場合には、保護拡散層に生じる電界は隣り合う保護拡散層によって緩和されることとなる。しかしながら、複数の保護拡散層のうち最外周の保護拡散層は、隣り合う保護拡散層が一方にしか設けられていないため、最外周の保護拡散層における電界が最も高くなる。
その結果、最外周の保護拡散層からアバランシェ降伏が生じることとなり、最外周の保護拡散層におけるアバランシェ電圧によって、半導体装置の耐圧が制限されることとなる。
上記問題に対して、国際公開第2015/072052号(特許文献3)に開示されたトレンチゲート型の炭化珪素半導体装置では、活性領域と活性領域の周囲の領域である終端領域とに形成された第1の導電型のドリフト層と、活性領域においてドリフト層の上部に形成された第2の導電型のベース領域と、ベース領域内の上部に形成された第1の導電型のソース領域と、活性領域においてソース領域およびベース領域を貫通して形成された活性領域トレンチと、終端領域のドリフト層において活性領域トレンチを囲むように形成された終端トレンチと、活性領域トレンチの底面および活性領域トレンチの側面に形成されたゲート絶縁膜と、ゲート絶縁膜を介して活性領域トレンチ内に形成されたゲート電極と、活性領域トレンチの下部に形成され、かつ、第2の導電型の不純物濃度が第1の不純物濃度である第2の導電型の保護拡散層と、終端トレンチの下部に形成され、かつ、第2の導電型の不純物濃度が第1の不純物濃度よりも低い第2の不純物濃度である第2の導電型の終端拡散層とを備えるものが提案されている。
特開2001−267570号公報 特開2007−242852号公報 国際公開第2015/072052号
従来のトレンチゲート型の炭化珪素半導体装置においては、上記の構造を形成するために、複数のマスクが必要となっていた。すなわち、活性領域トレンチおよび終端トレンチを形成するためのトレンチ形成マスク、活性領域トレンチの下部において保護拡散層を形成するためのイオン注入マスク、さらに、終端トレンチの下部において終端拡散層を形成するためのイオン注入マスクが必要となっていた。
そして、これらのマスクを用いて、写真製版を3回行う必要があった。写真製版の回数は製造コストに直結するため、写真製版の回数が多いと製造コストが上昇してしまう。
本願明細書に開示される技術は、以上に記載されたような問題を解決するためになされたものであり、トレンチゲート型の炭化珪素半導体装置の製造する際の、工程数を減少させることができる技術に関するものである。
本願明細書に開示される技術の第1の態様は、セル領域を有する第1の導電型のドリフト層と、前記セル領域における前記ドリフト層の表層に形成される第1のトレンチと、前記セル領域を平面視において囲み、かつ、前記ドリフト層の表層に形成される第2のトレンチと、前記第2のトレンチを平面視において少なくとも部分的に囲み、かつ、前記ドリフト層の表層に形成される複数の第3のトレンチと、前記第1のトレンチの下部に形成される、第2の導電型の第1の保護拡散層と、前記第2のトレンチの下部に形成される、第2の導電型の第2の保護拡散層と、それぞれの前記第3のトレンチの下部に形成される、第2の導電型の第3の保護拡散層とを備え、それぞれの前記第3のトレンチは、前記セル領域から離れるにつれて浅く形成され、それぞれの前記第3の保護拡散層の下面は、前記セル領域から離れるにつれて浅くなる。
また、本願明細書に開示される技術の第2の態様は、セル領域を有する第1の導電型のドリフト層を形成し、前記セル領域における前記ドリフト層の表層に第1のトレンチを形成し、前記セル領域を平面視において囲み、かつ、前記ドリフト層の表層に位置する第2のトレンチと、前記第2のトレンチを平面視において少なくとも部分的に囲み、かつ、前記ドリフト層の表層に位置する複数の第3のトレンチとを同時に形成し、前記第1のトレンチの下部に位置する、第2の導電型の第1の保護拡散層と、前記第2のトレンチの下部に位置する、第2の導電型の第2の保護拡散層と、それぞれの前記第3のトレンチの下部に位置する、第2の導電型の第3の保護拡散層とを同時に形成し、それぞれの前記第3のトレンチは、前記セル領域から離れるにつれて浅く形成され、それぞれの前記第3の保護拡散層の下面は、前記セル領域から離れるにつれて浅くなる。
本願明細書に開示される技術の第1の態様は、セル領域を有する第1の導電型のドリフト層と、前記セル領域における前記ドリフト層の表層に形成される第1のトレンチと、前記セル領域を平面視において囲み、かつ、前記ドリフト層の表層に形成される第2のトレンチと、前記第2のトレンチを平面視において少なくとも部分的に囲み、かつ、前記ドリフト層の表層に形成される複数の第3のトレンチと、前記第1のトレンチの下部に形成される、第2の導電型の第1の保護拡散層と、前記第2のトレンチの下部に形成される、第2の導電型の第2の保護拡散層と、それぞれの前記第3のトレンチの下部に形成される、第2の導電型の第3の保護拡散層とを備え、それぞれの前記第3のトレンチは、前記セル領域から離れるにつれて浅く形成され、それぞれの前記第3の保護拡散層の下面は、前記セル領域から離れるにつれて浅くなる。このような構成によれば、第3のトレンチがセル領域から離れるにつれて浅く形成され、それに伴ってそれぞれの第3の保護拡散層の下面がセル領域から離れるにつれて浅くなる。そのため、第1の保護拡散層、第2の保護拡散層、および、第3の保護拡散層を同時に形成する場合であっても、セル領域から離れるにしたがって保護拡散層に生じる電界が緩和されるので、終端領域における耐圧を十分に保つことができる。したがって、たとえば、第3の保護拡散層の不純物濃度を低くするためのマスクを別途用意する必要がなくなり、トレンチゲート型の炭化珪素半導体装置の製造する際の工程数を減少させることができる。
また、本願明細書に開示される技術の第2の態様は、セル領域を有する第1の導電型のドリフト層を形成し、前記セル領域における前記ドリフト層の表層に第1のトレンチを形成し、前記セル領域を平面視において囲み、かつ、前記ドリフト層の表層に位置する第2のトレンチと、前記第2のトレンチを平面視において少なくとも部分的に囲み、かつ、前記ドリフト層の表層に位置する複数の第3のトレンチとを同時に形成し、前記第1のトレンチの下部に位置する、第2の導電型の第1の保護拡散層と、前記第2のトレンチの下部に位置する、第2の導電型の第2の保護拡散層と、それぞれの前記第3のトレンチの下部に位置する、第2の導電型の第3の保護拡散層とを同時に形成し、それぞれの前記第3のトレンチは、前記セル領域から離れるにつれて浅く形成され、それぞれの前記第3の保護拡散層の下面は、前記セル領域から離れるにつれて浅くなる。このような構成によれば、第3のトレンチがセル領域から離れるにつれて浅く形成され、それに伴ってそれぞれの第3の保護拡散層の下面がセル領域から離れるにつれて浅くなる。そのため、セル領域から離れるにしたがって保護拡散層に生じる電界が緩和されるので、第1の保護拡散層、第2の保護拡散層、および、第3の保護拡散層を同時に形成しつつ、終端領域における耐圧を十分に保つことができる。したがって、たとえば、第3の保護拡散層の不純物濃度を低くするためのマスクを別途用意する必要がなくなり、トレンチゲート型の炭化珪素半導体装置の製造する際の工程数を減少させることができる。
本願明細書に開示される技術に関する目的と、特徴と、局面と、利点とは、以下に示される詳細な説明と添付図面とによって、さらに明白となる。
実施の形態に関する、炭化珪素半導体装置の構造を例示する平面図である。 図1におけるA−A断面図である。 実施の形態に関する、炭化珪素半導体装置の製造方法を例示する図である。 実施の形態に関する、炭化珪素半導体装置の製造方法を例示する図である。 実施の形態に関する、炭化珪素半導体装置の製造方法を例示する図である。 実施の形態に関する、MOSFETセル領域における構造を例示する図である。 実施の形態に関する、炭化珪素半導体装置の構造を例示する断面図である。 実施の形態に関する、炭化珪素半導体装置の構造を例示する断面図である。 実施の形態に関する、炭化珪素半導体装置の構造を例示する断面図である。 実施の形態に関する、炭化珪素半導体装置の製造方法を例示する図である。 実施の形態に関する、炭化珪素半導体装置の製造方法を例示する図である。 実施の形態に関する、炭化珪素半導体装置の製造方法を例示する図である。 実施の形態に関する、炭化珪素半導体装置のプロセスフローのうち、トレンチを形成する工程から終端拡散層を形成する工程までを例示する図である。 実施の形態に関する、炭化珪素半導体装置のプロセスフローのうち、トレンチを形成する工程から終端拡散層を形成する工程までを例示する図である。 実施の形態に関する、炭化珪素半導体装置のプロセスフローのうち、トレンチを形成する工程から終端拡散層を形成する工程までを例示する図である。 実施の形態に関する、炭化珪素半導体装置のプロセスフローのうち、トレンチを形成する工程から終端拡散層を形成する工程までを例示する図である。
以下、添付される図面を参照しながら実施の形態について説明する。
なお、図面は概略的に示されるものであり、説明の便宜のため、適宜、構成の省略、または、構成の簡略化がなされるものである。また、異なる図面にそれぞれ示される構成などの大きさおよび位置の相互関係は、必ずしも正確に記載されるものではなく、適宜変更され得るものである。
また、以下に示される説明では、同様の構成要素には同じ符号を付して図示し、それらの名称と機能とについても同様のものとする。したがって、それらについての詳細な説明を、重複を避けるために省略する場合がある。
また、以下に記載される説明において、「上」、「下」、「側」、「底」、「表」または「裏」などの特定の位置と方向とを意味する用語が用いられる場合があっても、これらの用語は、実施の形態の内容を理解することを容易にするために便宜上用いられるものであり、実際に実施される際の方向とは関係しないものである。
また、以下に記載される説明において、「第1の」、または、「第2の」などの序数が用いられる場合があっても、これらの用語は、実施の形態の内容を理解することを容易にするために便宜上用いられるものであり、これらの序数によって生じ得る順序などに限定されるものではない。
<第1の実施の形態>
以下、本実施の形態に関する半導体装置、および、半導体装置の製造方法について説明する。説明の便宜上、まず、炭化珪素半導体装置のプロセスフローについて説明する。
なお、以下の説明においては、第1の導電型がn型であり、第2の導電型がp型であるとする。
図13、図14、図15、および図16は、炭化珪素半導体装置のプロセスフローのうち、トレンチを形成する工程から終端拡散層を形成する工程までを例示する図である。
まず、図13に例示されるように、半導体層2の上面に酸化珪素層からなるトレンチ形成マスク10を形成する。
ここで、半導体層2は、n+型のSiC基板1と、SiC基板1の上面に形成されたエピタキシャル層であるn−型のドリフト層4と、ドリフト層4の表層に形成されたp型のベース領域6と、ベース領域6の表層に形成されたn型のソース領域3と、ベース領域6の表層に形成されたp型のコンタクト領域8とを備える。
続いて、トレンチ形成マスク10を用いて反応性イオンエッチング(reactive ion etching、すなわち、RIE)を行うことによって、半導体層2をエッチングする。そして、終端トレンチ5a、および、終端トレンチ5bを形成する。
これによって、図14に例示されるように、活性領域との境界に位置する終端領域において、n型のソース領域3からp型のベース領域6を貫通する終端トレンチ5aが形成される。また、さらに外側の終端領域において、ドリフト層4に終端トレンチ5bが形成される。
終端トレンチ5bは、図14に例示されるように、終端トレンチ5aの周囲において、終端トレンチ5aを囲むように形成される。
次に、図15に例示されるように、半導体層2の上面にイオン注入マスク20を形成する。そして、イオン注入マスク20を介して、p型の不純物としてAlイオンを注入する。
イオン注入マスク20は、図15においては終端トレンチ5aを囲む領域、すなわち、終端トレンチ5bが形成される領域とその外側の領域を覆うように形成される。これによって、イオン注入マスク20の開口に対応して、終端トレンチ5aの下部におけるドリフト層4に、p型の保護拡散層7が形成される。
続いて、イオン注入マスク20を除去した後、図16に例示されるように、新たに半導体層2の上面にイオン注入マスク21を形成する。そして、イオン注入マスク21を介して、p型の不純物としてAlイオンを注入する。
イオン注入マスク21は、図16に例示されるように、少なくとも、終端トレンチ5aの下部における保護拡散層7を覆うように形成される。また、図16に例示されるように、イオン注入マスク21には、終端トレンチ5bが形成される領域に対応する箇所に複数の開口部22が形成される。
そして、イオン注入マスクを介して、p型の不純物を注入することによって、終端拡散層9が形成される。
<半導体装置の構成について>
図1は、本実施の形態に関する炭化珪素半導体装置(半導体チップ)の構造を例示する平面図である。また、図2は、図1におけるA−A断面図である。なお、以下の実施の形態においては、炭化珪素半導体装置の場合が例示されるが、半導体装置であればよく、炭化珪素半導体装置に限られるものではない。
図1においては、本実施の形態に関する炭化珪素半導体装置のトレンチの構造が概略的に例示される。図1における、トレンチ100が格子状に形成される領域は、金属−酸化膜−半導体電界効果トランジスタ(metal−oxide−semiconductor field−effect transistor、すなわち、MOSFET)セルの形成領域、すなわち、MOSFETセル領域を示す。MOSFETセル領域は、単に、セル領域、または、活性領域と称する場合がある。また、図5における、MOSFETセル領域の外周を取り囲む領域は終端領域を示す。MOSFETセル領域において、トレンチ100にはゲート絶縁膜およびゲート電極が形成される。
次に、図2を参照しつつ、特に終端領域の構成に関して説明する。
図2においては、終端トレンチ50aよりも左側にMOSFETセル領域が形成され、MOSFETセル領域の右側に終端領域が形成されている。図2に例示されるように、終端トレンチ50aは、MOSFETセル領域を囲うように形成される。終端トレンチ50aは、ベース領域6を貫通し、かつ、比較的幅の広いトレンチである。
また、MOSFETセル領域の活性領域トレンチの下部には、後述する保護拡散層が形成されている。また、終端トレンチ50aの下部には、保護拡散層70が形成されている。終端トレンチ50aのチップ外周側には、終端トレンチ50bが形成されている。
終端トレンチ50bは、たとえば、0.5μm以上、かつ、5μm以下の幅で形成される。また、終端トレンチ50bは、たとえば、0.5μm以上、かつ、5μm以下の間隔をあけて複数形成される。
終端トレンチ50bの深さは、終端トレンチ50aに最も近いものが最も深く、かつ、チップ外周側に向けて浅くなるように形成されている。
また、終端トレンチ50bの下部には、終端トレンチ50aの下部における保護拡散層70と同等の不純物濃度である保護拡散層71が形成されている。
保護拡散層71がチップ外周側に向けて徐々に浅くなるように形成されるため、チップ外周側に向かうにしたがって電界が緩和されることとなる。これは、保護拡散層71が浅い領域ほど、保護拡散層71の底部からSiC基板1の上部までの距離が長くなり、電圧を保持する半導体層2の厚みがより大きく確保されることで、電界がより緩和されるからである。以上より、炭化珪素半導体装置の耐圧を適切に保持することができる。
<半導体装置の製造方法について>
次に、図3から図5を参照しつつ、本実施の形態に関する炭化珪素半導体装置の製造方法について説明する。ここで、図3から図5は、本実施の形態に関する炭化珪素半導体装置の製造方法を例示する図である。
まず、図3に例示されるように、半導体層2の上面に酸化珪素層からなるトレンチ形成マスク30を形成する。
ここで、トレンチ形成マスク30は、MOSFETセル領域を囲む境界部、すなわち、終端トレンチ50aが形成される領域においては、開口部31が形成される。また、トレンチ形成マスク30は、MOSFETセル領域を囲む境界部をさらに囲む外周部においては、チップ外周側に向かうにつれて浅くなる溝部32が形成される。
トレンチ形成マスク30における溝部32が、チップ外周側に向かうにつれて浅くなることによって、トレンチ形成マスク30を介した写真製版の際に、チップ外周側に向かうにつれて溝部32における露光量が小さくなる。
トレンチ形成マスク30を介して写真製版を行うことによって、図4に例示されるように、終端トレンチ50aと終端トレンチ50bとを同時に形成する。図4に例示されるように、終端トレンチ50bは、チップ外周側に向かうにつれて、トレンチ深さが浅くなる。
次に、図5に例示されるように、終端トレンチ50aの下部と終端トレンチ50bの下部とに、同一の不純物を注入することによって、保護拡散層70および保護拡散層71をそれぞれ形成する。この際、MOSFETセル領域における活性領域トレンチの下部にも同一の不純物が注入されることによって、保護拡散層が形成される。
図6は、MOSFETセル領域における構造を例示する図である。図6に例示されるように、本実施の形態に関する炭化珪素半導体装置は、n+型のSiC基板1と、SiC基板1の上面に形成されたエピタキシャル層であるn−型のドリフト層4と、ドリフト層4の表層に形成されたp型のベース領域6と、ベース領域6の表層に形成されたn型のソース領域3と、ベース領域6の表層に形成されたp型のコンタクト領域8と、ソース領域3およびベース領域6を貫通して形成された活性領域トレンチ80と、活性領域トレンチ80内においてゲート絶縁膜81を介して形成されたゲート電極82と、活性領域トレンチ80の下部に形成された保護拡散層83と、ソース領域3の一部および活性領域トレンチ80を覆って形成された層間絶縁膜84と、層間絶縁膜84に覆われないソース領域3の表層およびコンタクト領域8の表層に形成されたニッケルシリサイド85と、層間絶縁膜84およびニッケルシリサイド85を覆って形成されたソース電極86と、SiC基板1の下面に形成されたニッケルシリサイド87と、ニッケルシリサイド87の下面に形成されたドレイン電極88とを備える。
ここで、ソース電極86は、たとえば、層間絶縁膜84およびニッケルシリサイド85に接触する側から順に、Ti、Alが積層された積層構造である。また、ドレイン電極88は、たとえば、SiC基板1に接触する側から順に、Ni、Ti、Auが積層された積層構造である。
また、活性領域トレンチ80の下部に形成された保護拡散層83は、保護拡散層70および保護拡散層71が形成される工程で、同時に形成される。
また、活性領域トレンチ80は、終端トレンチ50aおよび終端トレンチ50bが形成される工程で、同時に形成される。
保護拡散層70、保護拡散層71、および、保護拡散層83が形成される工程においては、終端トレンチ50aおよび終端トレンチ50bを形成する際に用いられたトレンチ形成マスク30をそのまま用いて、イオン注入を行うことができる。
以上のように、本実施の形態に関する手法によれば、保護拡散層70と、保護拡散層70を囲んで形成される保護拡散層71と、さらには、MOSFETセル領域における保護拡散層83とを同一の工程で形成することができる。したがって、これらの保護拡散層を形成するためにそれぞれのマスクを用いる必要がないため、製造工程数を減らすことができる。それに伴い、製造コストを低減させることができる。
<第2の実施の形態>
本実施の形態に関する半導体装置、および、半導体装置の製造方法について説明する。以下の説明においては、以上に記載された実施の形態で説明された構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
<半導体装置の構成について>
図7は、本実施の形態に関する炭化珪素半導体装置の構造を例示する断面図である。図7に例示されるように、本実施の形態に関する炭化珪素半導体装置においては、MOSFETセル領域を囲うように、終端トレンチ50aが形成される。
また、セル領域の活性領域トレンチ80の下部には、保護拡散層83が形成されている。また、終端トレンチ50aの下部には、保護拡散層70が形成されている。終端トレンチ50aのチップ外周側には、終端トレンチ51bが形成されている。終端トレンチ51bの下部には、保護拡散層72が形成されている。
終端トレンチ51bの深さは、終端トレンチ50aに最も近いものが最も深く、かつ、チップ外周側に向けて浅くなるように形成されている。また、終端トレンチ50aと終端トレンチ51bとの間の間隔は、終端トレンチ51b同士の間の間隔よりも狭い。また、終端トレンチ51b同士の間の間隔は、チップ外周側に向かうにつれて広くなる。
終端トレンチ50aの下部に形成される保護拡散層70の、最外周部の角部には、高電界がかかると考えられる。そのため、保護拡散層70の最外周部の角部にかかる電圧が、終端トレンチ51bに形成された保護拡散層72にかかる電圧よりも低い電圧であっても、保護拡散層70の最外周部の角部においてアバランシェが発生してしまう。それによって、耐圧が低下してしまう懸念がある。
一方で、保護拡散層同士の間の間隔が狭くなるにつれて、互いの空乏層によって相互に電界を緩和しやすくなる。したがって、本実施の形態に関する炭化珪素半導体装置によれば、終端トレンチ50aと終端トレンチ51bとの間の間隔が終端トレンチ51b同士の間の間隔よりも狭いことによって、終端トレンチ50aの下部に形成される保護拡散層70の、最外周部の角部にかかる電界を、効果的に緩和することができる。
よって、本実施の形態に炭化珪素半導体装置によれば、保護拡散層70の最外周部に電界が集中することを防ぐことができるため、炭化珪素半導体装置の耐圧を高めることができる。
<第3の実施の形態>
本実施の形態に関する半導体装置、および、半導体装置の製造方法について説明する。以下の説明においては、以上に記載された実施の形態で説明された構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
<半導体装置の構成について>
図8は、本実施の形態に関する炭化珪素半導体装置の構造を例示する断面図である。図8に例示されるように、本実施の形態に関する炭化珪素半導体装置においては、MOSFETセル領域を囲うように、終端トレンチ50aが形成される。
また、セル領域の活性領域トレンチ80の下部には、保護拡散層83が形成されている。また、終端トレンチ50aの下部には、保護拡散層70が形成されている。終端トレンチ50aのチップ外周側には、終端トレンチ52bが形成されている。終端トレンチ52bの下部には、保護拡散層73が形成される。
終端トレンチ52bの深さは、終端トレンチ50aに最も近いものが最も深く、チップ外周側に向けて浅くなるように形成されている。また、終端トレンチ52bの幅は、チップ外周側に向かうにつれて狭くなる。
トレンチを形成するRIEでは、エッチングする際のパターン幅の縮小とともにエッチング速度が低下する現象、すなわち、マイクロローディング効果が知られており、終端トレンチ52bの幅をチップ外周側に向けて狭くすることで、終端トレンチ52bの深さを、チップ外周側に向けて浅くすることができる。
したがって、本実施の形態に関する炭化珪素半導体装置によれば、写真製版時の露光量調整を省略することができるため、製造プロセスを簡略化することができる。
なお、本実施の形態において、さらに、第2の実施の形態に例示されるように、終端トレンチ52b同士の間隔を、MOSFETセル領域から離れるにつれて広くすることも可能である。
<第4の実施の形態>
本実施の形態に関する半導体装置、および、半導体装置の製造方法について説明する。以下の説明においては、以上に記載された実施の形態で説明された構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
<半導体装置の構成について>
図9は、本実施の形態に関する炭化珪素半導体装置(半導体チップ)の構造を例示する平面図である。
図9においては、本実施の形態に関する炭化珪素半導体装置のトレンチの構造が概略的に例示される。図9における、活性領域トレンチ101が格子状に形成される領域は、MOSFETセル領域を示す。また、図9における、MOSFETセル領域の外周を取り囲む領域は終端領域を示す。
終端領域における終端トレンチ102は、MOSFETセル領域を囲む周方向において連続的に形成される。
一方で、終端トレンチ102をさらに囲む終端トレンチ103は、MOSFETセル領域を平面視において囲む周方向において断続的に形成される。すなわち、終端トレンチ103は、MOSFETセル領域を平面視において囲む周方向において部分的に形成される。
終端トレンチ103の平面視における形状は、図9に例示されるような矩形状であってもよいし、円形状であってもよい。
上記のマイクロローディング効果はエッチング面積に依存するため、トレンチの幅方向だけではなく、トレンチの長さ方向にも制限を設けることで、トレンチのより細かな深さ制御を実現することができる。
よって、本実施の形態に炭化珪素半導体装置によれば、終端領域における終端トレンチ103の深さを細かく制御することができるため、所望の耐圧を細かく設定することができる。
<第5の実施の形態>
本実施の形態に関する半導体装置、および、半導体装置の製造方法について説明する。以下の説明においては、以上に記載された実施の形態で説明された構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
<半導体装置の製造方法について>
図10から図12を参照しつつ、本実施の形態に関する炭化珪素半導体装置の製造方法について説明する。ここで、図10から図12は、本実施の形態に関する炭化珪素半導体装置の製造方法を例示する図である。
まず、イオン注入マスク30を用いて終端トレンチ50aと終端トレンチ50bとを同時に形成する。そして、終端トレンチ50aおよび終端トレンチ50bを形成した後に、図10に例示されるように、終端トレンチ50bを覆うイオン注入マスク40を形成する。
そして、イオン注入マスク40およびイオン注入マスク30を介して、終端トレンチ50aの箇所にイオン注入することによって保護拡散層70aを形成する。
次に、図11に例示されるように、イオン注入マスク40を除去し、かつ、イオン注入マスク30を介して全面にイオン注入する。そして、終端トレンチ50aにおいて保護拡散層70を形成し、終端トレンチ50bにおいて保護拡散層74を形成する。
そうすることで、図12に例示されるように、終端トレンチ50aの下部と終端トレンチ50bの下部とに異なる不純物濃度の保護拡散層70および保護拡散層74を形成することができる。具体的には、保護拡散層74の不純物濃度を、保護拡散層70の不純物濃度よりも低く設定することができる。
イオン注入マスク30を介する2度目のイオン注入における注入量は、終端トレンチ50bが所望の耐圧を保持することができるような注入量とする。
また、イオン注入マスク40およびイオン注入マスク30を介する1度目のイオン注入における注入量は、2度目のイオン注入で注入される注入量分を差し引いた注入量とする。
このようにすることで、終端トレンチ50bの下部における保護拡散層74に所望の不純物濃度のイオン注入を行うことができる。
よって、本実施の形態に炭化珪素半導体装置によれば、終端領域における保護拡散層74の不純物濃度を調整することができるため、より細やかに耐圧を調整することができる。
<以上に記載された実施の形態によって生じる効果について>
次に、以上に記載された実施の形態によって生じる効果を例示する。なお、以下の説明においては、以上に記載された実施の形態に例示された具体的な構成に基づいて当該効果が記載されるが、同様の効果が生じる範囲で、本願明細書に例示される他の具体的な構成と置き換えられてもよい。
また、当該置き換えは、複数の実施の形態に跨ってなされてもよい。すなわち、異なる実施の形態において例示されたそれぞれの構成が組み合わされて、同様の効果が生じる場合であってもよい。
以上に記載された実施の形態によれば、半導体装置は、第1の導電型のドリフト層4と、第1のトレンチと、第2のトレンチと、複数の第3のトレンチと、第2の導電型の第1の保護拡散層と、第2の導電型の第2の保護拡散層と、第2の導電型の第3の保護拡散層とを備える。ここで、第1のトレンチは、たとえば、活性領域トレンチ80に対応するものである。また、第2のトレンチは、たとえば、終端トレンチ50aに対応するものである。また、第3のトレンチは、たとえば、終端トレンチ50bに対応するものである。また、第1の保護拡散層は、たとえば、保護拡散層83に対応するものである。また、第2の保護拡散層は、たとえば、保護拡散層70に対応するものである。また、第3の保護拡散層は、たとえば、保護拡散層71に対応するものである。第1の導電型のドリフト層4は、セル領域を有する。また、活性領域トレンチ80は、セル領域におけるドリフト層4の表層に形成される。また、終端トレンチ50aは、セル領域を平面視において囲み、かつ、ドリフト層4の表層に形成される。また、複数の終端トレンチ50bは、終端トレンチ50aを平面視において少なくとも部分的に囲み、かつ、ドリフト層4の表層に形成される。また、第2の導電型の保護拡散層83は、活性領域トレンチ80の下部に形成される。また、第2の導電型の保護拡散層70は、終端トレンチ50aの下部に形成される。また、第2の導電型の保護拡散層71は、それぞれの終端トレンチ50bの下部に形成される。また、それぞれの終端トレンチ50bは、セル領域から離れるにつれて浅く形成される。また、それぞれの保護拡散層71の下面は、セル領域から離れるにつれて浅くなる。
このような構成によれば、終端トレンチ50bがセル領域から離れるにつれて浅く形成され、それに伴ってそれぞれの保護拡散層71の下面がセル領域から離れるにつれて浅くなる。そのため、保護拡散層83、保護拡散層70、および、保護拡散層71を同時に形成する場合であっても、セル領域から離れるにしたがって保護拡散層に生じる電界が緩和されるので、終端領域における耐圧を十分に保つことができる。したがって、たとえば、保護拡散層71の不純物濃度を低くするためのマスクを別途用意する必要がなくなり、トレンチゲート型の炭化珪素半導体装置の製造する際の工程数を減少させることができる。
なお、これらの構成以外の本願明細書に例示される他の構成については適宜省略することができる。すなわち、これらの構成のみで、以上に記載された効果を生じさせることができる。
しかしながら、本願明細書に例示される他の構成のうちの少なくとも1つを以上に記載された構成に適宜追加した場合、すなわち、以上に記載された構成としては記載されなかった本願明細書に例示される他の構成を以上に記載された構成に追加した場合でも、同様に以上に記載された効果を生じさせることができる。
また、以上に記載された実施の形態によれば、保護拡散層83の不純物濃度と、保護拡散層70の不純物濃度と、複数の保護拡散層71の不純物濃度とが等しい。このような構成によれば、セル領域における保護拡散層83と終端領域における保護拡散層70とを同時に形成することができるため、製造工程数を減少させることができる。
また、以上に記載された実施の形態によれば、保護拡散層70の不純物濃度と、複数の第3の保護拡散層の不純物濃度とが異なる。ここで、第3の保護拡散層は、たとえば、保護拡散層74に対応するものである。このような構成によれば、終端領域における保護拡散層74の不純物濃度を調整することができるため、より細やかに耐圧を調整することができる。
また、以上に記載された実施の形態によれば、第3のトレンチ同士の間の間隔は、セル領域から離れるにつれて広くなる。ここで、第3のトレンチは、たとえば、終端トレンチ51bに対応するものである。このような構成によれば、保護拡散層70と隣接する保護拡散層72と、保護拡散層70との間の間隔が相対的に狭くなるため、保護拡散層70の、最外周部の角部にかかる電界を、効果的に緩和することができる。
また、以上に記載された実施の形態によれば、それぞれの第3のトレンチの幅は、セル領域から離れるにつれて狭くなる。ここで、第3のトレンチは、たとえば、終端トレンチ52bに対応するものである。このような構成によれば、終端トレンチ52bの幅の違いを利用して、マイクロローディング効果によってトレンチの深さを調整することができる。
また、以上に記載された実施の形態によれば、それぞれの第3のトレンチは、第2のトレンチを平面視において囲む周方向において、部分的に形成される。ここで、第3のトレンチは、たとえば、終端トレンチ103に対応するものである。また、第2のトレンチは、たとえば、終端トレンチ102に対応するものである。このような構成によれば、終端トレンチ103の幅方向、すなわち、セル領域から離れる方向における調整だけでなく、終端トレンチ103の長さ方向、すなわち、セル領域を囲む周方向における調整も行うことによって、終端トレンチ103の深さ制御の精度が高まる。
また、以上に記載された実施の形態によれば、ドリフト層4は、炭化珪素半導体からなる。このような構成によれば、高耐圧な半導体装置を形成することができる。
また、以上に記載された実施の形態によれば、半導体装置の製造方法において、セル領域を有する第1の導電型のドリフト層4を形成する。そして、セル領域におけるドリフト層4の表層に位置する活性領域トレンチ80と、セル領域を平面視において囲み、かつ、ドリフト層4の表層に位置する終端トレンチ50aと、終端トレンチ50aを平面視において少なくとも部分的に囲み、かつ、ドリフト層4の表層に位置する複数の終端トレンチ50bとを同時に形成する。そして、活性領域トレンチ80の下部に位置する、第2の導電型の保護拡散層83と、終端トレンチ50aの下部に位置する、第2の導電型の保護拡散層70と、それぞれの終端トレンチ50bの下部に位置する、第2の導電型の保護拡散層71とを同時に形成する。ここで、それぞれの終端トレンチ50bは、セル領域から離れるにつれて浅く形成される。また、それぞれの保護拡散層71の下面は、セル領域から離れるにつれて浅くなる。
このような構成によれば、終端トレンチ50bがセル領域から離れるにつれて浅く形成され、それに伴ってそれぞれの保護拡散層71の下面がセル領域から離れるにつれて浅くなる。そのため、セル領域から離れるにしたがって保護拡散層に生じる電界が緩和されるので、保護拡散層83、保護拡散層70、および、保護拡散層71を同時に形成しつつ、終端領域における耐圧を十分に保つことができる。したがって、たとえば、保護拡散層71の不純物濃度を低くするためのマスクを別途用意する必要がなくなり、トレンチゲート型の炭化珪素半導体装置の製造する際の工程数を減少させることができる。
なお、これらの構成以外の本願明細書に例示される他の構成については適宜省略することができる。すなわち、これらの構成のみで、以上に記載された効果を生じさせることができる。
しかしながら、本願明細書に例示される他の構成のうちの少なくとも1つを以上に記載された構成に適宜追加した場合、すなわち、以上に記載された構成としては記載されなかった本願明細書に例示される他の構成を以上に記載された構成に追加した場合でも、同様に以上に記載された効果を生じさせることができる。
また、特に制限がない限り、それぞれの処理が行われる順序は変更することができる。
<以上に記載された実施の形態における変形例について>
以上に記載された実施の形態では、それぞれの構成要素の材質、材料、寸法、形状、相対的配置関係または実施の条件などについても記載する場合があるが、これらはすべての局面において例示であって、本願明細書に記載されたものに限られることはないものとする。
したがって、例示されていない無数の変形例、および、均等物が、本願明細書に開示される技術の範囲内において想定される。たとえば、少なくとも1つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも1つの実施の形態における少なくとも1つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
また、矛盾が生じない限り、以上に記載された実施の形態において「1つ」備えられるものとして記載された構成要素は、「1つ以上」備えられていてもよいものとする。
さらに、以上に記載された実施の形態におけるそれぞれの構成要素は概念的な単位であって、本願明細書に開示される技術の範囲内には、1つの構成要素が複数の構造物から成る場合と、1つの構成要素がある構造物の一部に対応する場合と、さらには、複数の構成要素が1つの構造物に備えられる場合とを含むものとする。
また、以上に記載された実施の形態におけるそれぞれの構成要素には、同一の機能を発揮する限り、他の構造または形状を有する構造物が含まれるものとする。
また、本願明細書における説明は、本技術に関するすべての目的のために参照され、いずれも、従来技術であると認めるものではない。
また、以上に記載された実施の形態において、特に指定されずに材料名などが記載された場合は、矛盾が生じない限り、当該材料に他の添加物が含まれた、たとえば、合金などが含まれるものとする。
1 SiC基板、2 半導体層、3 ソース領域、4 ドリフト層、5a,5b,50a,50b,51b,52b,102,103 終端トレンチ、6 ベース領域、7,70,70a,71,72,73,74,83 保護拡散層、8 コンタクト領域、9 終端拡散層、10,30 トレンチ形成マスク、20,21,30,40 イオン注入マスク、22,31 開口部、32 溝部、80,101 活性領域トレンチ、81 ゲート絶縁膜、82 ゲート電極、84 層間絶縁膜、85,87 ニッケルシリサイド、86 ソース電極、88 ドレイン電極、100 トレンチ。

Claims (8)

  1. セル領域を有する第1の導電型のドリフト層と、
    前記セル領域における前記ドリフト層の表層に形成される第1のトレンチと、
    前記セル領域を平面視において囲み、かつ、前記ドリフト層の表層に形成される第2のトレンチと、
    前記第2のトレンチを平面視において少なくとも部分的に囲み、かつ、前記ドリフト層の表層に形成される複数の第3のトレンチと、
    前記第1のトレンチの下部に形成される、第2の導電型の第1の保護拡散層と、
    前記第2のトレンチの下部に形成される、第2の導電型の第2の保護拡散層と、
    それぞれの前記第3のトレンチの下部に形成される、第2の導電型の第3の保護拡散層とを備え、
    それぞれの前記第3のトレンチは、前記セル領域から離れるにつれて浅く形成され、
    それぞれの前記第3の保護拡散層の下面は、前記セル領域から離れるにつれて浅くなる、
    半導体装置。
  2. 前記第1の保護拡散層の不純物濃度と、前記第2の保護拡散層の不純物濃度と、複数の前記第3の保護拡散層の不純物濃度とが等しい、
    請求項1に記載の半導体装置。
  3. 前記第2の保護拡散層の不純物濃度と、複数の前記第3の保護拡散層の不純物濃度とが異なる、
    請求項1に記載の半導体装置。
  4. 前記第3のトレンチ同士の間の間隔は、前記セル領域から離れるにつれて広くなる、
    請求項1から請求項3のうちのいずれか1項に記載の半導体装置。
  5. それぞれの前記第3のトレンチの幅は、前記セル領域から離れるにつれて狭くなる、
    請求項1から請求項4のうちのいずれか1項に記載の半導体装置。
  6. それぞれの前記第3のトレンチは、前記第2のトレンチを平面視において囲む周方向において、部分的に形成される、
    請求項1から請求項5のうちのいずれか1項に記載の半導体装置。
  7. 前記ドリフト層は、炭化珪素半導体からなる、
    請求項1から請求項6のうちのいずれか1項に記載の半導体装置。
  8. セル領域を有する第1の導電型のドリフト層を形成し、
    前記セル領域における前記ドリフト層の表層に位置する第1のトレンチと、前記セル領域を平面視において囲み、かつ、前記ドリフト層の表層に位置する第2のトレンチと、前記第2のトレンチを平面視において少なくとも部分的に囲み、かつ、前記ドリフト層の表層に位置する複数の第3のトレンチとを同時に形成し、
    前記第1のトレンチの下部に位置する、第2の導電型の第1の保護拡散層と、前記第2のトレンチの下部に位置する、第2の導電型の第2の保護拡散層と、それぞれの前記第3のトレンチの下部に位置する、第2の導電型の第3の保護拡散層とを同時に形成し、
    それぞれの前記第3のトレンチは、前記セル領域から離れるにつれて浅く形成され、
    それぞれの前記第3の保護拡散層の下面は、前記セル領域から離れるにつれて浅くなる、
    半導体装置の製造方法。
JP2016179367A 2016-09-14 2016-09-14 半導体装置、および、半導体装置の製造方法 Active JP6681809B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016179367A JP6681809B2 (ja) 2016-09-14 2016-09-14 半導体装置、および、半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016179367A JP6681809B2 (ja) 2016-09-14 2016-09-14 半導体装置、および、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2018046139A true JP2018046139A (ja) 2018-03-22
JP6681809B2 JP6681809B2 (ja) 2020-04-15

Family

ID=61693195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016179367A Active JP6681809B2 (ja) 2016-09-14 2016-09-14 半導体装置、および、半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6681809B2 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878668A (ja) * 1994-08-31 1996-03-22 Toshiba Corp 電力用半導体装置
JPH1187691A (ja) * 1997-09-12 1999-03-30 Meidensha Corp 半導体素子
JP2006128507A (ja) * 2004-10-29 2006-05-18 Toyota Motor Corp 絶縁ゲート型半導体装置およびその製造方法
JP2011114028A (ja) * 2009-11-24 2011-06-09 Toyota Motor Corp SiC半導体装置とその製造方法
JP2012019188A (ja) * 2010-06-11 2012-01-26 Toyota Motor Corp 半導体装置および半導体装置の製造方法
JP2012160752A (ja) * 2012-04-06 2012-08-23 Toshiba Corp 電力用半導体素子
JP2013069866A (ja) * 2011-09-22 2013-04-18 Toshiba Corp 半導体装置
WO2014054319A1 (ja) * 2012-10-02 2014-04-10 三菱電機株式会社 半導体装置およびその製造方法
JP2015507849A (ja) * 2012-01-04 2015-03-12 ヴィシャイ ジェネラル セミコンダクター エルエルシーVishay General Semiconductor LLC 高電圧用途のための改良終端構造を備えるトレンチdmos素子

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878668A (ja) * 1994-08-31 1996-03-22 Toshiba Corp 電力用半導体装置
JPH1187691A (ja) * 1997-09-12 1999-03-30 Meidensha Corp 半導体素子
JP2006128507A (ja) * 2004-10-29 2006-05-18 Toyota Motor Corp 絶縁ゲート型半導体装置およびその製造方法
JP2011114028A (ja) * 2009-11-24 2011-06-09 Toyota Motor Corp SiC半導体装置とその製造方法
JP2012019188A (ja) * 2010-06-11 2012-01-26 Toyota Motor Corp 半導体装置および半導体装置の製造方法
JP2013069866A (ja) * 2011-09-22 2013-04-18 Toshiba Corp 半導体装置
JP2015507849A (ja) * 2012-01-04 2015-03-12 ヴィシャイ ジェネラル セミコンダクター エルエルシーVishay General Semiconductor LLC 高電圧用途のための改良終端構造を備えるトレンチdmos素子
JP2012160752A (ja) * 2012-04-06 2012-08-23 Toshiba Corp 電力用半導体素子
WO2014054319A1 (ja) * 2012-10-02 2014-04-10 三菱電機株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP6681809B2 (ja) 2020-04-15

Similar Documents

Publication Publication Date Title
JP6416142B2 (ja) 半導体装置
JP4980663B2 (ja) 半導体装置および製造方法
JP3506676B2 (ja) 半導体装置
US9853139B2 (en) Semiconductor device and method for manufacturing the semiconductor device
US20130334598A1 (en) Semiconductor device and method for manufacturing same
JP5136578B2 (ja) 半導体装置
US9755042B2 (en) Insulated gate semiconductor device and method for manufacturing the insulated gate semiconductor device
JP2011124464A (ja) 半導体装置及びその製造方法
US20190140095A1 (en) Semiconductor device
JP2010166024A (ja) 半導体装置およびその製造方法
JP2012235002A (ja) 半導体装置およびその製造方法
JP2013201267A (ja) 半導体装置及びその製造方法
JP5669712B2 (ja) 半導体装置の製造方法
US9099435B2 (en) Method of manufacturing semiconductor device
JP2012238898A (ja) ワイドバンドギャップ半導体縦型mosfet
US20170012136A1 (en) Semiconductor device and manufacturing method thereof
US10985241B2 (en) Semiconductor device and production method thereof
JP2020096080A (ja) 半導体装置の製造方法
TW201611286A (zh) 半導體裝置及其製造方法
JP2022100379A (ja) 半導体装置とその製造方法
JP6681809B2 (ja) 半導体装置、および、半導体装置の製造方法
JP2012160601A (ja) 半導体装置の製造方法
KR102335328B1 (ko) 반도체 소자의 제조 방법
JP6550802B2 (ja) 半導体素子
JP5683436B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190903

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190830

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200324

R150 Certificate of patent or registration of utility model

Ref document number: 6681809

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250