JP2011233910A - 多勾配ドレインドーピング特性を持つ高電圧縦型トランジスタ - Google Patents

多勾配ドレインドーピング特性を持つ高電圧縦型トランジスタ Download PDF

Info

Publication number
JP2011233910A
JP2011233910A JP2011143994A JP2011143994A JP2011233910A JP 2011233910 A JP2011233910 A JP 2011233910A JP 2011143994 A JP2011143994 A JP 2011143994A JP 2011143994 A JP2011143994 A JP 2011143994A JP 2011233910 A JP2011233910 A JP 2011233910A
Authority
JP
Japan
Prior art keywords
region
voltage transistor
drift region
high voltage
doping concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011143994A
Other languages
English (en)
Inventor
Sujit Banerjee
バーナジー スージット
Donald Ray Disney
レイ ディズニー ドナルド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Power Integrations Inc
Original Assignee
Power Integrations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Power Integrations Inc filed Critical Power Integrations Inc
Publication of JP2011233910A publication Critical patent/JP2011233910A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/925—Fluid growth doping control, e.g. delta doping

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)
  • Bipolar Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】デバイスのオン状態及びオフ状態の両方の破壊電圧を同時に最適化する高電圧トランジスタ構造。
【解決手段】高電圧トランジスタは、半導体基板のメサを定める第一及び第二の溝を含む。第一及び第二のフィールドプレート部材は、それぞれ、第一及び第二の溝に配置され、第一及び第二のフィールドプレート部材の各々は、誘電体層でメサから分離されている。メサは複数の部分を含み、各部分は、実質的に一定のドーピング濃度勾配を持ち、一の部分の勾配は、他の部分の勾配よりも少なくとも10％大きい。
【選択図】図４

Description

本発明は、シリコン基板に製造された半導体デバイスに関するものである。特に、本発明は、高電圧に耐えることができる電界効果半導体トランジスタ構造に関するものである。
(関連出願)
本出願は、2003年3月21日に出願された米国特許出願第10/393,759号の一部継続(CIP)出願であり、この米国特許出願第10/393,759号は、現在米国特許第6,573,558号である2001年9月7日に出願された米国特許出願第09/948,930号の継続出願であり、これらの出願の両方とも、本一部継続出願の代理人に割り当てられたものである。
高電圧電界効果トランジスタ(HVFET)は、半導体の技術分野でよく知られている。たいてい、HVFETは、デバイスが「オフ」状態にあるとき、加えられた高電圧をサポートする拡張ドレイン領域を含むデバイス構造を備える。この形式のHVFETは、オフライン電源、モーター制御等のためのAC/DCコンバータのような電力変換応用例で一般的に使用される。これらのデバイスは、高電圧で切り替えられ、オフ状態で高い阻止電圧を実現することができる一方で、「オン」状態で電流に対する抵抗を最小化する。阻止又は破壊電圧は、一般的にはVbdで表される。頭辞語Rspは、抵抗と表面領域との積を参照し、デバイスのオン状態の動作を説明するために一般的に使用される。その拡張ドレイン領域と逆の伝導型の最上位層を持つ拡張ドレイン領域を有する従来技術のHVFETの例が、米国特許第4,811,075号で見られる。
従来のHVFETでは、デバイスがオフである時に、ドレインに加えられた高電圧をサポートするために、拡張ドレイン領域は、通常軽くドープされる。より大きい領域にわたって電界を広げるために、拡張ドレイン領域の長さがまた増大され、そのため、デバイスは、より高い電圧を維持することができる。しかしながら、デバイスがオン(すなわち、導電)であるとき、電流は、拡張ドレイン領域を通って流れる。従って、ドーピングの減少と拡張ドレイン領域の長さの増大の組合せは、この両方がオン状態の抵抗の増大を引き起こすので、デバイスのオン状態の性能への有害な影響を持つ。言い換えると、従来の高電圧FETの設計は、VbdとRspとの兼ね合いで特徴付けられる。
定量的な例を提供するために、典型的な従来技術の縦型HFVET(NMOS-型)は、約16Ω-mm2のRspで600VのVbdを持つことができる。拡張ドレインの長さの増大は、より高いRsp値を犠牲にして、Vbdを600Vを越えて増大させることにより、デバイスの性能に影響を及ぼすであろう。反対に、拡張ドレインの長さの減少は、16Ω-mm2以下の値にまでオン状態の抵抗を改善するが、デバイス構造におけるこのような変更はまた、Vbdを600V以下に減少させるであろう。
低いRsp値でより高いVbd電圧をサポートするためのデバイス構造が、米国特許第4,754,310号、第5,438,215号、及び、T.Fujihira著,Jpn.J.Appl.Phys.,Vol.36, pp.6254-6262, Oct, 1997の「半導体超接合デバイスの理論」という名称の論文に開示されている。このデバイス構造では、拡張ドレイン領域は、例えば、PNPNP...のような逆の導電型を持つ半導体材料の交互の層を備える。一方の導電型の層に高電圧が加えられたとき、全ての層が、相互に電荷担体を枯渇させる。これは、単一層のデバイスと比較したとき、導電体層のずっと高いドーピング濃度で、高いVbdを可能にする。もちろん、ドーピング濃度が高ければ高いほど、有利に、トランジスタデバイスのRspは低くなる。例えば、G.Deboy他著、IEDM tech.Digest,pp683-685,1998の「新世代の高電圧MOSFETがシリコンの限界線を打破する」という名称の論文において、著者は、600VのVbd及び約4Ω-mm2のRspを持つ縦型NMOSデバイスについて伝えている。
高電圧の性能を実現する課題に対するもう1つの手法が、S.Merchant他著、Proc.Intl.Symp on PowerDevices and ICs, pp31-35,1991の「薄いSOIデバイスにおける高い破壊電圧の実現」というレポートで開示されている。このレポートは、半導体基板の表面に配置された埋め込み酸化物層の表面に置かれたシリコンの薄い層を備える拡張ドレイン領域について教示している。作動中、下にあるシリコン基板が、薄いシリコン層からの電荷を高電圧で使い尽くす。表面のシリコン層が充分薄く、埋め込み酸化物層が充分厚く、かつ、ドリフト領域のドーピング濃度がソースからドレインに向かって線形に増大する限りは、高い値のVbdが得られることを、著者は主張している。例えば、この手法を使って、600VのVbd及び約8Ω-mm2のRspを持つラテラルNMOSデバイスが得られる。同じ著者が、米国特許第5,300,448号において、直線勾配ドーピング濃度を持つデバイスを製造する彼らの技術を開示した。同様な手法が、米国特許第5,246,870号、第5,412,241号、第5,648,671号、及び第6,767,547号でも教示されている。
多くの従来の高電圧トランジスタは、オフ状態における破壊電圧を最適化するよう設計されている。オフ状態では、高電圧電界効果トランジスタにおけるなだれ破壊が、典型的には、典型的には、衝撃電離積分(I)が1に等しく、M=1/(1-I)で定義される操作係数(M)が無限大に近づくドレイン電圧で生じる。オン状態では、デバイスのドリフト領域を通って、電子電流が流れる。高いドレイン電圧では、電子が高電界領域を通過し、衝撃電離を引き起こし、これは、デバイス内の正孔電流を生成する。正孔電流が充分高いレベルに達した場合には、寄生バイポーラトランジスタがアクティブ状態となり、デバイスの破壊的降伏につながることもある。
オン状態における高い破壊電圧を維持するために、増倍率を低レベルに保つ必要がある。この制約は、デバイスを設計することのできる最大電界に制限を設け、この制限は、高いオフ状態破壊電圧に最適なもの以下となり得る。従って、従来技術の高電圧トランジスタにおける1つの問題は、電界が増大するとき、デバイスが低いオン状態破壊電圧に苦しみ、電界が減少する場合には、デバイスが低いオフ状態破壊電圧(所定のドリフト長において)に苦しむということである。
上で説明したデバイス構造の多くは、これまでの設計と比較して、かなり低いオン状態の抵抗で高いVbdを実現するが、デバイスのオン状態及びオフ状態の両方の破壊電圧を同時に最適化する高電圧トランジスタ構造への満たされない必要性が、まだ存在する。
本発明の一実施形態による縦型高電圧電界効果トランジスタ(HVFET)のデバイス構造の断面側面図である。 本発明により製造されたラテラルHVFETの一実施形態の断面側面図である。 本発明のもう1つの実施形態により製造されたラテラルHVFETの上面図である。 切断線A-A'に沿って捕らえられる、図3Aに示すラテラルHVFETの断面側面図である。 本発明によって製造された縦型HVFETデバイス構造のもう1つの実施形態の断面側面図である。 本発明のさらにもう1つの実施形態による製造プロセスにおける様々な段階で捕らえられる縦型HVFETデバイス構造の断面側面図である。 本発明のさらにもう1つの実施形態による製造プロセスにおける様々な段階で捕らえられる縦型HVFETデバイス構造の断面側面図である。 本発明のさらにもう1つの実施形態による製造プロセスにおける様々な段階で捕らえられる縦型HVFETデバイス構造の断面側面図である。 本発明のさらにもう1つの実施形態による製造プロセスにおける様々な段階で捕らえられる縦型HVFETデバイス構造の断面側面図である。 本発明のさらにもう1つの実施形態による製造プロセスにおける様々な段階で捕らえられる縦型HVFETデバイス構造の断面側面図である。 本発明のさらにもう1つの実施形態による製造プロセスにおける様々な段階で捕らえられる縦型HVFETデバイス構造の断面側面図である。 本発明のさらにもう1つの実施形態による製造プロセスにおける様々な段階で捕らえられる縦型HVFETデバイス構造の断面側面図である。 本発明のさらにもう1つの実施形態による製造プロセスにおける様々な段階で捕らえられる縦型HVFETデバイス構造の断面側面図である。 本発明のさらにもう1つの実施形態による製造プロセスにおける様々な段階で捕らえられる縦型HVFETデバイス構造の断面側面図である。 本発明のさらにもう1つの実施形態による製造プロセスにおける様々な段階で捕らえられる縦型HVFETデバイス構造の断面側面図である。 本発明のさらにもう1つの実施形態による製造プロセスにおける様々な段階で捕らえられる縦型HVFETデバイス構造の断面側面図である。 本発明により製造された縦型HVFETデバイス構造のさらにもう1つの実施形態の断面側面図である。 2つの単一勾配デバイス設計の場合、及び、本発明の一実施形態による2勾配デバイスの場合の、ドリフト領域の正規化されたドーピング特性対P-本体領域からの正規化された距離、を示すグラフである。 連続勾配デバイスの場合、及び、本発明の更なる実施形態による3勾配デバイスの場合の、ドリフト領域の正規化されたドーピング特性対P-本体領域からの正規化された距離、を示すグラフである。
本発明は、添付図面の図で、限定ではなく、例として図示される。
(詳細な説明)
拡張ドレイン又はドリフト領域を持つ高電圧電界効果トランジスタ(HVFET)、及び、それを作成する方法を説明する。HVFETは、低い固有オン状態抵抗を持ち、オフ状態で、高い電圧をサポートする。以下の説明では、本発明の完全な理解を提供するために、材料の型、ドーピングレベル、構造的特徴、処理ステップ等のような多数の具体的な詳細が示されている。半導体技術分野の当業者は、これらの詳細の多くがなくても、本発明を実践することができることを理解するであろう。他の例では、本発明を不明瞭にするのを避けるため、よく知られた要素、技術、及び処理ステップは、詳細に説明していない。
図1は、本発明の一実施形態による縦型n-チャネル(すなわち、NMOS)HVFET20の断面側面図である。図面内の要素は描写であり、明瞭さのために倍率変更するよう描かれたものではないことを理解すべきである。p-チャネルトランジスタを、図示した全ての拡散/ドープ領域について逆の導電型を利用することにより、実現することができることもまた分かる。さらに、図は2つの別個のデバイスを示しているように見えるが、このようなトランジスタ構造は、環状のインターディジタル手法で、さもなければ反復手法で、一般的に製造されることを、当業者は理解するであろう。
図1のデバイス構造は、(例えば、多結晶シリコンから成る)ゲート30を持つ絶縁ゲート電界効果トランジスタ、及び、ゲート30を下にある半導体領域から絶縁するゲート絶縁層29を含む。ゲート絶縁層29は、通常の二酸化ケイ素、又は他の適当な誘電絶縁材料を備えることができる。縦型HVFET20の拡張ドレイン領域は、p-型本体領域26間に置かれ、N+基板21に向かって下に延びる一又はそれ以上のN-型ドリフト領域22を備える。例えば、図1は、P-本体領域26aと26bの間のゲート酸化膜29aの下から、N+基板21に向かって下に延びるドリフト領域22aを示している。同様に、ドリフト領域22bは、P-本体領域26cと26dの間のゲート酸化膜29bから、N+基板21に向かって下に延びている。
ソース電極32は、それぞれのP-本体領域26内に配置されたN+ソース領域27に電気的に接続される。例えば、N+ソース領域27aはP-本体領域26aに配置され、N+領域27bはP-本体領域26bに配置される等である。様々な代替のソース電極の接続もまた可能であることが分かる。ゲート30の直下のP-本体領域の範囲は、トランジスタのIGFETチャネル領域を備える。この特定の実施形態では、ゲート領域は金属酸化膜半導体(MOS)であり、IGFETはNMOSトランジスタである。従って、HVFET20のチャネル領域は、一方の端においてN+ソース領域27で定められ、もう一方の端においてN-型ドリフト領域22で定められ、これは、ゲート酸化膜29からN+基板21へ下に向かって垂直に延びる。絶縁層33は、ゲート30をソース電極32から分離する。
n-型拡張ドレイン又はドリフト領域22は、絶縁領域又は誘電体層28で横方向に分離される。図1の実施形態では、誘電体層28が、P-本体領域26の下からN+基板21へ下向きに、ドリフト領域22の縦の全長に沿って、縦に延びる。例として、誘電体層28は二酸化ケイ素を備えることができるが、窒化ケイ素のような他の絶縁材料もまた使用することができる。フィールドプレート部材24は、誘電体層28の各々内に配置され、半導体基板21及びドリフト領域22から完全に絶縁される。フィールドプレート部材24は、大幅にドープされた多結晶シリコン、金属、金属合金等のような材料の誘電体層を備える。図1の実施形態に示すように、フィールドプレート部材24の各々が、ソース電極32に電気的に接続される。そのかわりに、フィールドプレート部材を、別々の電極に接続することもできる。ゲート30もまた、別々の電極に接続される(示されていない)。ドレイン電極31は、N+基板21の底面への電気的接続を提供する。
図1の縦型NMOS高電圧トランジスタ20の拡張ドレイン領域は、ドープされた半導体材料(例えば、n-型)、絶縁材料(例えば、二酸化ケイ素)、及び導電材料(例えば、大いにドープされた多結晶シリコン)の横方向に交互の複数の層から成る。オン状態では、電極のチャネルがP-本体領域26の表面に沿って形成されるように、充分な電圧がゲートに加えられる。これは、ソース電極32、N+ソース領域27から、P-本体領域26に形成されたチャネル領域を通って、N-型ドリフト領域22を通って下向きに、N+基板21を通って、ドレイン電極31までの電子電流の経路を提供する。
従来の縦型HVNMOSトランジスタにおいて、N-型ドリフト領域は、通常非常に厚く(すなわち長く)、かつ軽くドープされる、すなわち、これらの両方ともが、高いオン状態抵抗に寄与するものであるということに、半導体技術分野の当業者は注目するであろう。その一方で、図1のデバイス構造では、N-型ドリフト領域におけるドーピングはかなりより高いとすることができ、オン状態抵抗を劇的に下げるようになる。
オフ状態では、それぞれのドレイン及びソース電極31及び32の全体にわたって、高電圧(例えば、200V-1200V)が加えられる。電圧が増大するにつれて、ドリフト領域22の向かい合った側にあるフィールドプレート領域24の存在は、N-型のドリフト領域を、自由キャリアを使い尽くされた状態にする。ドリフト領域22におけるドーピング特性は、結果として生じる電界がドレインからソースまでのパスに沿ってほぼ一定であるように、適応させることができる。例えば、ドーピング濃度は、N+基板21の付近で最も高く、P-本体領域26の付近で最も低く、その間で線形に変化することができる。他の実施形態では、ドリフト領域22におけるドーピング特性勾配は、ドリフト領域の縦の深さの関数として変化する(すなわち、微分勾配)。言い換えると、ドーピング特性勾配は、基板21の付近で最も急勾配であり、P-本体領域26付近で最も浅いとすることができる。本発明のこの側面を、以下でより詳細に論じる。
N-型ドリフト領域22、及び酸化物層28の両方の幅を、早すぎるなだれ崩壊を防ぐように設計すべきである。ドリフト領域をかなり狭くすることにより、なだれ崩壊を避けることができ、これは電離飛跡を減らし、それにより、なだれが生じる臨界電界を増大させる。同じ点に関して、酸化物層28をかなり広くすることは、デバイス構造が所定の電界においてより大きい電圧をサポートすることを可能にする。
例として、ほぼ4.0μmの酸化物層の幅を持つ約50μmの高さ及び約2.0μmの幅のドリフト領域を有する、図1により製造されたデバイスは、約600Vをサポートすることができる。このようなデバイスでは、ドリフト領域におけるドーピングは、P-本体領域付近の約2×1015cm-3から、N+基板付近の約4×1016cm-3まで線形に変わることができる。このようなデバイスのオン状態の抵抗は、約1.7Ω-mm2である。
各ドリフト領域の寄与は全く一定であるので、より小さいセルの全ピッチ(すなわち、フィールドプレート、酸化物層、及びドリフト領域の結合幅)として製造されるとき、HVFET20におけるデバイス性能を改善することができることを、当業者は分かるであろう。
ここで図2を参照すると、本発明のもう1つの実施形態によるラテラルNMOS高電圧トランジスタ40を示している。図2のHVFET40は、電流が、ドリフト領域を通って縦方向に流れるのとは対照的に横向きに流れることを除いて、図1のトランジスタ構造に関して説明したのと同じ原理によって動作する。図2の実施形態において、フィールドプレート部材44は、酸化物層49によって半導体材料から完全に絶縁されることに注目されたい。
この例では、フィールドプレート部材44aが、それぞれ、ソース電極46及びドレイン電極45のすぐ下の酸化物層49a内に配置される。フィールドプレート部材44bは、N-型ドリフト領域42aの下で、かつN-型ドリフト領域42bの上の酸化物層49b内に配置される。フィールドプレート部材は、図面の範囲外の特定の位置おいてフィールドプレート電極に接続されることができる。トランジスタの拡張ドレインを備えるN-型ドリフト領域は、P-本体領域48の下からN+ドレイン領域43へ横断して、横方向に拡がる。N+ドレイン領域43は、ドリフト領域42a及び42bの両方を、ドレイン電極45と接続する。
ソース電極46に電気的に接続されるN+ソース領域47は、P-本体領域48に隣接して配置される。HVFET40は、ゲート55に接続するゲート電極56を備える縦型MOSゲート構造12を利用する。この実施形態では、ゲート55は、ゲート電極56から縦方向に拡がる多結晶シリコンの層を備える。示すように、ゲート55は、P-本体領域の下に拡がり、酸化物層50まで下向きに拡がることができる。ゲート55は、ゲート酸化膜53によって、N+ソース領域47、P-本体領域48、及びN-型ドリフト領域42から絶縁される。酸化物領域58は、ゲート電極56をソース電極46から分離する。
酸化物層50は、N+基板41を、ゲート55、N-型ドリフト領域42、及びN+ドレイン領域43から絶縁する。わかるように、酸化物層50は、N+基板41の上で、領域42、43、及び55の各々下で横方向に拡がる。基板電極57は、N+基板41の底面への電気的接続を提供する。基板は、ドリフト領域42bの底面フィールドプレートとして働くことができる。
HVFET40のオン状態及びオフ状態の動作は、図1の実施形態において説明した動作と同様である。しかしながら、この場合、ソース及びドレイン電極は表面に置かれる。これは、電子が、ドレイン電極に達する前に、N+ソース領域47を通って下向きに流れ、ゲート酸化膜53に隣接したP-本体領域48に形成されたチャネル領域を越えて、N-型ドリフト領域42を横断して横向きに流れ、かつ、N+ドレイン領域43を通って上向きに流れることを意味する。
たとえ図2が溝ゲート構造を示しているとしても、平面ゲート構造もまた使用することができるであろうということに注目されたい。さらに、代替の実装では、溝ドレイン構造もまた使用することができるであろう。さらに、図2の実施形態は、横方向に拡がる2つの並列のN-型ドリフト領域42a及び42bを備える拡張ドレイン領域を示しているが、他の実施形態は、二以上の並列のドリフト領域を利用することもできる。言い換えると、図2の実施形態は、ただ2つのドリフト領域に限定されず、製造制限内に、ドリフト、酸化物、及びフィールドプレート領域の任意の数の層を含み得る。
図3A及び3Bは、本発明によるラテラルHVFETのもう1つの実施形態を示している。図3Aは、ラテラルHVFETトランジスタ60の上面図であり、図3Bは、ドリフト領域62aを通って延びる切断線A-A'に沿って捕らえられた同じデバイスの断面側面図である(混乱を避けるため、ソース電極66、ドレイン電極65、ゲート75、ゲート酸化膜73、及び酸化物層79は、図3Aには示されていないことに注目されたい。これらの要素は、図3Bの断面側面図には示されている)。
図3のラテラルデバイス構造は、図2に示した構造と似ている。しかし、ドリフト、酸化物、及びフィールドプレートの階層化領域を互いの上に配置する(縦方向に)のではなく、図3の実施形態は、3つの領域が並べて配置される。図2の実施形態とは異なり、N-型ドリフト領域62、酸化物層69、及びフィールドプレート部材64の各々は、下にある絶縁層70から、基板の上側表面に向かって拡がる。N-型ドリフト領域62、及びフィールドプレート64のどちらも、絶縁層70により、N+基板61から絶縁される。一実施形態では、層70は二酸化ケイ素を備える。付加電極77は、N+基板61の底面への電気的接続を提供する。
HVFETトランジスタ60の平面ゲート及びドレイン構成が、図3Bの側面図に示されている。代わりに、溝ドレイン構造、及び/又は溝ゲート構造を利用することもできる。この実施形態では、ゲート部材75は、P-本体領域68の上に配置され、ゲート酸化膜73によって、半導体基板から絶縁される。ソース電極66は、P-本体領域68に配置されたN+ソース領域67と接触する。P-本体領域68自身は、N-型ドリフト領域62に配置されるように示されている。
N+ドレイン領域63は、N-型ドリフト領域62の反対側の端に配置され、ドレイン電極65に電気的に接続される。
図2及び3の実施形態は各々、フィールドプレート部材が最低チップ電位、例えばグランドに繋がれているのを示している。ソースは、(最低チップ電位で)フィールドプレート部材に結びつくことができる、又はそのかわりに、ソース領域が浮いたままとなることもある。言い換えると、図1〜3の実施形態は、ソースフォロワ構成に限定されない。本発明のトランジスタ構造のどれも、ドレイン、ソース、フィールドプレート部材、及び絶縁ゲート部材が別個の回路端子に接続された四端子デバイスとして実装することができる。もう1つの実施形態では、フィールドプレート及び絶縁ゲート部材を、一つに接続することができる。
ここで図4を参照すると、本発明により構成された縦型HVFETトランジスタ80のもう1つの実施形態の断面側面図を示している。図4に示すデバイス構造は、平面ゲートが溝ゲート構造で置き換えられたことを除いて、図1の構造と同様である。図1の縦型デバイス構造と同様に、トランジスタ80は、P-本体領域86からN+基板81へ下に向かって縦方向に拡がる一又はそれ以上のN-型ドリフト領域82を備える。ドリフト領域82の各々は、酸化物層88によって、両側で結び付けられる。例えば、N-型ドリフト領域82aは、一方の側は酸化物層88aと接しており、反対側は酸化物層88bと接している。
ソース電極92に電気的に接続され得るフィールドプレート部材84は、酸化物層88の各々の中に配置され、かつ、ドリフト領域及び基板半導体材料から完全に絶縁される。N-型ドリフト領域82、酸化物層88、及びフィールドプレート部材84は、オン状態における電流の方向に対して垂直な横方向に拡がる並列階層化構造を、共同で備える。
縦型HVFETトランジスタ80の溝ゲート構造は、フィールドプレート部材84とP-本体領域86との間に配置されたゲート部材90を備える。4の実施形態では、一対のN+ソース領域87が、P-本体領域86の各々に反対側に配置される。各P-本体領域86は、対応するN-型ドリフト領域82の一方の端に置かれる。薄いゲート絶縁層89(例えば、酸化物)は、ゲート部材90(例えば、多結晶シリコン)の各々を、P-本体半導体材料から絶縁する。
例えば、図4は、P-本体領域86aの反対側に沿って配置されたゲート部材90a及び90bを示している。N+ソース領域87a及び87bは、ゲート部材に隣接する反対側においてP-本体領域86aに配置される、すなわち、領域87a及び87bの両方が、ソース電極92に電気的に接続される。P-本体領域86の一部は、N+ソース領域87とドリフト領域82との間で拡がる。トランジスタ80がオン状態にあるとき、電流が、ソース電極92からN+領域87を通って、P-本体86をわたって、N-型ドリフト領域82及びN+基板81を通って下向きに、ドレイン電極91へ流れるように、導電チャネル領域は、P-本体領域86aの側面に沿って形成される。
図4の各P-本体領域86に配置されるように示された一対のN+ソース領域87は、代わりに、ソース電極92に隣接した領域86の幅全体にわたって拡がる単一のN+領域で置き換えることもできることを、当業者はわかるであろう。この場合、P-本体領域は、様々な点において(図のページ内で次元的に)ソース電極に接続されることができる。一実施形態では、ソース電極92が、下にあるP-本体領域86に接触するように、N+ソース87を通って突き出ることもできる(図5K参照)。
図4の実施形態の溝ゲート構造は、図1に示すT字形半導体領域を取り除くことにより単純化された製造プロセスの利点を、潜在的に提供する。また、トランジスタ80の縦型HVNMOS構造は、P-本体領域間に形成されたJFET構造を取り除くことにより、より低いオン抵抗を提供することができる。
図7は、本発明の一実施形態による、ドリフト領域82内のドーピング濃度特性対P-本体領域86からの垂直距離の正規化されたグラフ123を示している。グラフ123は、ドリフト領域82における二重勾配ドーピングという斬新な概念を示している、すなわち、P-本体領域に最も近い(すなわち、ソースに最も近い)ドリフト領域のドーピング濃度が第一の勾配を持ち、P-本体領域から最も遠い(すなわち、ドレインに最も近い)ドリフト領域のドーピング濃度が第二の勾配を持ち、後者の勾配は前者よりも大きい。一実装では、ドレインに最も近いところのドーピング濃度の勾配は、ソースに最も近いところのドーピング濃度の勾配よりも少なくとも10％大きい。
図7では、グラフ120及び121は、オン状態及びオフ状態のVbdについてそれぞれ最適化された単一勾配ドーピング濃度特性を示している。ドリフト領域と平行な、電界の縦方向成分は、ドーピング特性の勾配に比例することを、半導体技術分野の当業者は理解するであろう。これは、所定のドリフト長において、グラフ120の単一勾配ドーピング特性で製造されたトランジスタデバイスは、グラフ121の単一勾配ドーピング特性で製造されたデバイスよりも高いオフ状態破壊電圧、を特徴とすることを意味する。
衝突電離による増倍率は、電界と共に指数関数的に増大するということもまた、半導体技術分野の当業者はわかるであろう。それゆえ、グラフ120の単一勾配ドーピング特性で製造されたHVFETは、グラフ121の単一勾配ドーピング特性で製造されたHVFETとくらべてより高い増倍率を特徴とする。これは、グラフ120の単一勾配ドーピング特性で製造されたHVFETにおける、グラフ121の単一勾配ドーピング特性で製造されたHVFETとくらべてより低いオン状態破壊電圧を生み出す。
グラフ123で例証される多勾配ドーピング特性を持つ、本発明のHVFET構造は、オン状態及びオフ状態の両方の破壊電圧の最適化を実現する。例えば、ソース電極に最も近いドリフト領域の上位部分では、より低いドーピング濃度勾配が、この部分のドリフト領域の増倍率を制限することにより、オン状態破壊電圧を改善する。同時に、ドレイン電極に最も近いドリフト領域のより下位部分は、より高いドーピング濃度勾配を持ち、これは、この部分のドリフト領域のより高い電界という結果となり、従って、デバイスのオフ状態破壊電圧を増大させる。
更なる例として、本発明の一実施形態では、図4に示すような600Vの破壊電圧を持つHVFET構造は、約1〜3μmの範囲の幅を持つ多勾配N-型ドリフト領域22、約40〜60μmのドリフト領域長、及びほぼ3〜5μmの(フィールドプレート24とドリフト領域22の間で測定されるような)誘電体層幅で製造することができる。ドリフト領域は、P-本体領域の下の最初の0〜5μmにおいて、約1×1015cm-3から2×1015cm-3までの範囲の一定ドーピングの部分を持つことができる。ドリフト領域の次のより下位部分は、ドリフト領域22の真ん中(縦の深さ)付近で約1×1016cm-3から2×1016cm-3の濃度まで、第一の勾配で線形に増大するドーピング濃度を持つことができる。その点において、ドーピング濃度は、ドリフト領域のドレイン端において、すなわち基板81付近で約4×1016cm-3から5×1016cm-3のレベルまで、より高い勾配でではなく、線形に増大することができる。
オン及びオフ状態で、より高い又はより低い破壊電圧を持つトランジスタデバイスを実装するために、特定の勾配、及び、勾配が変わるところのドリフト領域の深さは、ドリフト領域幅、ドリフト領域長、誘電体幅等と組み合わせて変化することができることがわかる。様々な異なるトランジスタ構造において、多勾配ドリフト領域の概念を利用することができることを理解すべきである。例えば、図1、2、3、4、5G、5K及び6(以下の説明参照)に示すデバイス構造のどれも、デバイス性能を最適化するために、多勾配ドリフト領域ドーピング濃度特性を利用することができる。
図8は、連続的に変化するドーピング濃度勾配を持つデバイス、及び、本発明の追加実施形態による3勾配デバイスにおける、ドリフト領域の正規化されたドーピング対P-本体領域からの正規化された距離を示すグラフである。わかるように、グラフ126は、3つの異なる線形勾配の垂直に積み重ねられた部分を持つドリフト領域のドーピング特性を示しており、勾配の傾きは、ドリフト領域の連続的により深くなるどの部分(すなわち、ドレイン電極に近づく)においても、累積的に増大する。本発明によるHVFETは、任意の数の線形勾配部分を持つドリフト領域のドーピング特性を持つことができる、すなわち、ドーピング濃度がドリフト領域の縦の深さと共にほぼ二次の関係(例えば、y=x2)で変化するグラフ125の連続的に変化するドーピング濃度勾配に近づき、かつそれを含む、ということがわかる。一実施形態では、ドリフト領域の最上部分(すなわち、P-本体又はソースに最も近い部分)におけるドーピング濃度の勾配は、最下部分(すなわち、ドレインに最も近い部分)におけるドーピング濃度の勾配よりも少なくとも10％は低い。
図5A〜5Kは、本発明による縦型高電圧トランジスタを製造するために利用することのできる様々な処理ステップを示している。説明した製造方法は、図5Kのデバイスを形成するためだけでなく、図4に示す縦型デバイス構造を形成するためにも使用することができる。
図5Aは、N+基板100上にn-型半導体材料のエピタキシャル層101を形成する最初の処理ステップ後の縦型高電圧トランジスタを示している。加えられた電圧を200V〜1000Vの範囲でサポートするために、デバイス構造は、約15μmから120μmの厚さのエピタキシャル層を持つはずである。N+基板100は、完全デバイスの基板の底面に置かれたドレイン電極へ流れる電流に対するその抵抗を最小化するために、大いにドープされる。例えば、基板100は、研磨又はエッチングによって薄くすることができ、金属は、トランジスタのオン抵抗をさらに減らすため、その底面上に配置することができる。たいてい、これらの処理ステップは、上側の処理が完了した後に実行されるであろう。
エピタキシャル層101の厚さ及びドーピングは、主として、デバイスの破壊電圧を定める。エピタキシャル層を形成するように、ドーピングを実行することができる。例えば、ドーピング濃度は、ドレイン付近で(N+基板100に隣接した、底面において)最も高く、ソース付近で(一番上で)最も低いとすることができる。特定の実装では、エピタキシャル層101の表面下のどこかの点において、線形勾配は停止することができる。
エピタキシャル層101が形成された後、層101の最上表面は適当にマスクされ、次に、深い溝がエピタキシャル層内にエッチングされる、又はそのかわりに、完全にエピタキシャル層を貫通する。図5Bは、エピタキシャル層101及び基板100の一部のエッチングの後のデバイス構造の断面図を示している。以下に説明するように、エッチングされた溝の横幅は、誘電体層と導電補充層との複合した厚さで定められる、ということに注目されたい。
隣り合う溝の間の間隔は、エピタキシャル層材料の残りのメサの必要な幅で定められ、それは、デバイスの破壊電圧要求によって順に決定される。それは、最終的にデバイス構造のN-型ドリフト領域を形成するエピタキシャル材料のこのメサである。材料のこのメサは、(ページ内の)直交方向に、横向きのかなりの距離拡がり得ることを、理解すべきである。図5は、単一N-型ドリフト領域を備える拡張ドレイン領域を持つデバイスを示しているが、図5の縦型高電圧トランジスタは、並列に配列された複数のN-型ドリフト領域で構成され得ることがわかる。N-型ドリフト領域の幅を狭くすることは、電離飛跡を制限することによって、高いVbdに備えるものである。特定の実施形態では、より広い幅を持つドリフト領域は、オン状態性能における利点を提供することができる。それゆえ、所定のデバイス要求仕様、及び製造能力について、メサ幅を最適化できることを理解すべきである。一実装では、厚さは、ほぼ0.4〜3.0ミクロンの範囲である。この例で、メサの厚さは、約1μmである。
図5Cは、例えば二酸化ケイ素のような誘電体材料で、エッチングされた溝を部分的に満たした後の図5Bのデバイス構造を示している。示すように、図5の実施形態では、酸化物領域102aが、エッチングされたエピタキシャル領域101の一方の側を覆い、それと同時に、酸化物領域102bが、エピタキシャル領域101のもう一方の側を覆う。酸化物領域102はまた、溝の各々において、N+基板100の表面も覆う。
様々な良く知られた方法を使って、誘電体材料を溝の中に導入することができる。例えば、領域102は、熱によって成長し、化学蒸着によって蒸着され、及び/又は液体の形で回転することができる。エピタキシャル層材料101から形成されたメサの所定の幅について、誘電体層の幅を、要求される破壊電圧を提供するようにセットすることができ、より広い半導体層は、より高いVbdを提供する。一実装では、図5のデバイス構造は、4μmの酸化物層の幅を持つ。他のVbd性能を持つデバイスでは、この厚さは、約2μm〜5μmの範囲とすることができる。
図5Dは、溝の残りの部分を導電材料で埋め、フィールドプレート領域103を形成するように表面を平坦にするステップの後の図5Cのデバイス構造を示している。例えば、導電材料は、大いにドープされた多結晶シリコン、金属(又は、金属合金)、及び/又はシリサイドを備えることができる。導電領域103a及び103bは、デバイスのフィールドプレート部材を形成する。殆どの場合、フィールドプレート部材は、デバイスの導電性又は破壊電圧特性に直接寄与することなく、シリコン領域を占有するので、フィールドプレート部材103a及び103bは、確実に製造できるくらい狭く作られるはずである。一実施形態では、フィールドプレート部材103の幅は、ほぼ0.5μm〜3.0μmである。表面の平坦化は、エッチバック及び/又は化学機械研磨法のような従来技術で、実践することができる。
処理のこの時点において、デバイスの拡張ドレイン領域の製造は、実質的に完了している。残りの処理ステップは、(図5G及び図6に示すような)独立した高電圧デプリーション型MOSFETデバイス構造、又は(例えば、図5Kのような)低電圧MOSFET構造を内蔵する高電圧FET、又は、その他の高電圧デバイスを作成するようにされ得る。
図5Eは、エピタキシャル層101の表面におけるN+ソース領域105の導入後の図5Dのデバイス構造の断面側面図である。ソース領域105は、通常の蒸着、拡散、及び/又は注入処理技術を使って形成されることができる。
N+ソース領域105の形成の後、中間レベルの誘電体層106が、デバイス上に形成されたとする。図5の実施形態では、中間レベルの誘電体層106は、通常の二酸化ケイ素、及び/又は、従来の方法で蒸着及びパターンを焼き付けられることのできる他の材料を備えることができる。誘電体層106に開口部が形成され、一又はそれ以上の導電材料(例えば、金属、シリサイド等)が、図5Fに示す構造を生み出すように蒸着及びパターン焼き付けされる。この断面図では、ソース電極109は、N+ソース領域105への電気的接続を提供し、電極110a及び110bは、それぞれフィールドプレート部材103a及び103bへの電気的接続を提供する。
図5Gは、N+基板100の底面上でのドレイン電極111の形成後の図5Fのデバイス構造を示している。例えば、金属スパッタリングという従来技術を使って、ドレイン電極111を形成することができる。前に説明したように、基板の底面は、最初に、研磨、注入等を施されて、ドレイン接触抵抗を下げることができる。
図5Gのデバイスは、独立ドリフト領域を持つ完全高電圧トランジスタを表している、すなわち、図5Gのデバイスは、エピタキシャル層の表面において、低電圧直列MOSFET構造を含まない。そのかわり、エピタキシャル層で形成された拡張ドリフト領域は、P-本体領域を含むことなく、それ自身で、MOSFETの機能を実行する。このデバイス構造では、電子がソース電極109からドレイン電極111まで流れるための連続的なn-型パスが存在するので、電流を完全に切ることができないことに、当業者は注目するであろう。しかしながら、図5Gのデバイス構造における電流は、メサのようなエピタキシャル層101が高いドレイン電圧でピンチオフされるとき、飽和する。
図6のデバイス構造は、図5Gのデバイスより低い電圧での拡張ドレイン領域のピンチオフを実現する。これは、N-型ドリフト領域の上面付近のフィールドプレート部材103とエピタキシャル層101との間の間隔を減らすことによって実現され、それにより、かなり低い電圧で縦ドリフト領域をピンチオフするように静電容量を増大する。図6は、ピンチオフ電圧、従って飽和電流を制御するように、酸化物領域102a及び102b内へ横方向に拡がる多層フィールドプレート構造を示している。かわりに、フィールドプレート部材は、一段の線形勾配の横方向拡張、又は、同じ結果を実現するように設計された何か他の特徴形状を備えることができる。
特定の回路応用例において、通常の外部低電圧スイッチングMOSFETで、図5G(又は図6)の独立型トランジスタ構造を直列に利用することは有利と成り得ることを、当業者は分かる。このような応用例では、高電圧(例えば、700V)トランジスタデバイス内の電流を完全にオフにするために、切換目低のため、低電圧(例えば、40V)MOSFETを使用することもできるであろう。
ここで図5H〜5Kを参照すると、絶縁ゲートMOS構造を含む縦型HVNMOSトランジスタを製造するために使用することのできる代替の処理シーケンスを示している。
絶縁ゲート構造の構成を収容するように、溝112a及び112bは、エピタキシャル層101の反対側のそれぞれの誘電体層102a及び102bで形成される。溝112a及び112bの深さは、エピタキシャル層101の表面から、意図したMOSFETチャネル長及びフィールドプレートの事情によって決まる深さまで拡がる。この例では、溝の深さは、約1〜5μmである。例として、半導体基板にパターン成型されたマスキング層を適当に加えることにより、溝112を形成することができ、その後、酸化物層102内の従来のドライ又はウェットエッチング技術が続く。
図5Iは、溝112内でのゲート誘電体層116及びゲート部材113の形成後のデバイスを示している。露出したエピタキシャル層101の側壁に酸化物を成長又は蒸着させることにより、ゲート誘電体層116a及び116bを形成することができる。デバイスのスレッショルド電圧、及び、他のデバイス性能の目標値が、層116の厚さを定める。一実施形態では、層116は、約250〜1000オングストロームの厚さを持つ二酸化ケイ素を備える。
示した実施形態では、誘電体層102の一部が、フィールドプレート部材103をゲート部材113から分離する。代わりに、溝112が、フィールドプレート103の表面部分を露出させることもでき、かつ、層116を作成するために使用されるのと同じ処理ステップをまた、フィールドプレートをゲート部材から分離するようにフィールドプレートの側壁に誘電体層を形成するために使用することもできる。
誘電体層116が溝112の側壁に形成されると、ドープされた多結晶シリコンのような導電材料を、溝の残りの部分を埋めるために蒸着することもできる。この実装では、ドープされた多結晶シリコンが、MOSトランジスタ構造のゲート部材113a及び113bを形成する。図5Iの実施形態では、従来のエッチバック及び/又はCMP技術を使って、表面が平坦化された。
図5Jは、エピタキシャル領域101の表面における、P-本体領域107及びN+ソース領域105の導入後のデバイスを示している。領域107及び105は、標準の実装、蒸着、及び/又は熱拡散処理ステップを使って形成することができる。完全デバイスでは、ゲート部材113に充分な電圧を加えることにより、N+ソース領域105とエピタキシャル領域101との間のP-本体領域107の側壁部分に沿って導電チャネルを形成させる。それゆえ、チャネル長は、P-本体領域107、及びN+ソース領域105の深さによって定められる。示した特定の実施形態では、前者はほぼ0.5μm〜3.0μmとすることができ、後者は約0.1〜0.5μmの範囲とすることができる。より短いチャネル長は、より低いチャネル抵抗という結果になり、これは、同様に、デバイスのオン抵抗を下げる。しかしながら、短すぎるチャネルは、突き抜け現象の問題を引き起こすことを理解すべきである。他の実施形態では、プロセスのより早期に、例えば、エピタキシャル層101の溝エッチングの前、又は酸化物層102の溝エッチングの前に、P-本体及び/又はN+ソースを形成することができる。
図5Kは、中間レベルの誘電体層106(例えば、二酸化ケイ素、窒化ケイ素等)の形成後の完全HVFETデバイス構造を示している。接触開口部を形成するように、この層を、蒸着及びパターン成型することができる。示した実施形態では、層106のエッチングの後に、フィールドプレート、ゲート部材、N+及びP-本体領域のエッチングが続く。デバイスのそれぞれの領域への電気的接続を提供するソース電極109、ゲート電極115、及びフィールドプレート電極110を作成するために、これの後に、一又はそれ以上の導電層(例えば、金属、シリサイド等)の蒸着及びパターン成型が続く。上で説明した任意のエッチングステップは、N+ソース領域をパターン成型することなく、ソース電極がP-本体領域と接触することを可能にし、従って、プロセスを簡単化する。P-本体への接触の改善のために、更なるP-型ドーピング処理もまた含まれ得る。ドレイン電極111を形成するために、(研磨、エッチング、注入等による任意の処理の後の)基板100の底面に、また導電体層を加えることもできる。
図5Kの断面図において、ソース電極109が、P-本体107まで下向きに拡がっているのが示されている一方で、他の実施形態では、電極は、ソース領域105の表面まで拡がるだけということもある、ということに注目されたい。
20 縦型NMOS高電圧トランジスタ
21 N+基板
22a N-型ドリフト領域
22b N-型ドリフト領域
24a フィールドプレート
24b フィールドプレート
24c フィールドプレート
26a P本体
26b P本体
26c P本体
26d P本体
27a N+
27b N+
27c N+
27d N+
28a 酸化物層
28b 酸化物層
28c 酸化物層
28d 酸化物層
29a ゲート酸化膜
29b ゲート酸化膜
30a ゲート
30b ゲート
31 ドレイン電極
32 ソース電極
33 絶縁層
40 ラテラルNMOS高電圧トランジスタ
41 N+基板
42a N-型ドリフト領域
42b N-型ドリフト領域
43 N+
44a フィールドプレート
44b フィールドプレート
45 ドレイン電極
46 ソース電極
47 N+
48 P本体
49a 酸化物層
49b 酸化物層
50 酸化物層
53 ゲート酸化膜
55 ゲート
56 ゲート電極
57 基板電極
60 ラテラルHVFETトランジスタ
61 N+基板
62a N-型ドリフト領域
63 N+
64a フィールドプレート
64b フィールドプレート
64c フィールドプレート
65 ドレイン電極
66 ソース電極
67 N+
68 P本体
69a 酸化物層
69b 酸化物層
69c 酸化物層
70 絶縁層
73 ゲート酸化膜
75 ゲート
77 基板電極
80 縦型HVFETトランジスタ
81 N+基板
82a N-型ドリフト領域
82b N-型ドリフト領域
84a フィールドプレート部材
84b フィールドプレート部材
84c フィールドプレート部材
86a P本体
86b P本体
87a N+領域
87b N+領域
87c N+領域
87d N+領域
88a 酸化物層
88b 酸化物層
88c 酸化物層
89a ゲート酸化膜
90a ゲート
90b ゲート
90c ゲート
90d ゲート
91 ドレイン電極
92 ソース電極
100 N+基板
101 Epi
102a Ox
102b Ox
103a FP
103b FP
105 N+
106 誘電体層
107 P本体
109 ソース
110a FP
110b FP
111 ドレイン
112a 溝
112b 溝
113a ゲート
113b ゲート
115a MOSゲート
115b MOSゲート
116a 誘電体層
116b 誘電体層
120 グラフ
121 グラフ
123 グラフ
125 グラフ
126 グラフ

Claims (22)

  1. 第一の導電型のドレイン領域、
    前記第一の導電型のソース領域、
    前記ソース領域に隣接する、前記第一の導電型と逆の第二の導電型の本体領域、
    それぞれ、実質的に異なる第一及び第二のドーピング濃度勾配を持つ第一及び第二の部分を備える、前記ドレイン領域から前記本体領域への第一の方向に拡がり、前記第一の導電型のドリフト領域、
    前記ドリフト領域から完全に絶縁されている、前記ドリフト領域の反対側にそれぞれ配置される第一及び第二のフィールドプレート部材、及び、
    前記本体領域に隣接して配置される絶縁ゲート、
    を備えることを特徴とする高電圧トランジスタ。
  2. 前記第一と第二のドーピング濃度勾配が少なくとも10％異なる、
    ことを特徴とする請求項1に記載の高電圧トランジスタ。
  3. 前記高電圧トランジスタは、平らな底面を持つ半導体基板上に製造され、前記第一の方向は、前記平らな底面に対して垂直に向けられる
    ことを特徴とする請求項1に記載の高電圧トランジスタ。
  4. 前記第一の導電型がn-型を含み、前記第二の導電型がp-型を含む
    ことを特徴とする請求項1に記載の高電圧トランジスタ。
  5. 前記ドリフト領域は、長さが前記第一の方向に向けられ、かつ幅が前記第一の方向と直交する第二の方向に向けられ、前記長さが前記幅の5倍より大きい
    ことを特徴とする請求項1に記載の高電圧トランジスタ。
  6. 前記第一の部分が、前記本体領域の最も近くに置かれ、前記第二の部分が、前記ドレイン領域の最も近くに置かれる
    ことを特徴とする請求項1に記載の高電圧トランジスタ。
  7. 前記第一のドーピング濃度勾配が、前記第二のドーピング濃度勾配よりも小さい
    ことを特徴とする請求項6に記載の高電圧トランジスタ。
  8. 前記第一及び第二のフィールドプレート部材が、誘電体層によって、前記ドリフト領域から各々絶縁される
    ことを特徴とする請求項1に記載の高電圧トランジスタ。
  9. 前記ドリフト領域及び前記誘電体層が、各々、前記第一の方向と直交する第二の方向に幅を持ち、前記誘電体層の幅が、前記ドリフト領域の幅よりも大きい
    ことを特徴とする請求項8に記載の高電圧トランジスタ。
  10. 第一の導電型のドレイン、
    前記第一の導電型のソース、
    前記ドレインから前記ソースへの第一の方向に拡がり、それぞれ、実質的に異なる第一及び第二のドーピング濃度勾配を持つ第一及び第二の部分を備える、前記第一の導電型のドリフト領域、及び、
    各々が、誘電体層によって前記ドリフト領域から絶縁されている、前記ドリフト領域の反対側にそれぞれ配置された第一及び第二のフィールドプレート部材、
    を備えることを特徴とする高電圧トランジスタ。
  11. 前記第一と第二のドーピング濃度勾配が、少なくとも10％異なる
    ことを特徴とする請求項10に記載の高電圧トランジスタ。
  12. 前記高電圧トランジスタが、平らな底面を持つ半導体基板上に製造され、前記第一の方向が、前記平らな底面に対して垂直に向けられている、
    ことを特徴とする請求項10に記載の高電圧トランジスタ。
  13. 前記第一の導電型がn-型を含む
    ことを特徴とする請求項10に記載の高電圧トランジスタ。
  14. 前記ドリフト領域は、長さが前記第一の方向に向けられ、幅が前記第一の方向と直交する第二の方向に向けられており、前記長さが前記幅の5倍より大きい
    ことを特徴とする請求項10に記載の高電圧トランジスタ。
  15. 前記フィールドプレート部材が、前記ドリフト領域と平行に向けられる
    ことを特徴とする請求項10に記載の高電圧トランジスタ。
  16. 前記第一の部分が、本体領域の最も近くに置かれ、前記第二の部分が、前記ドレイン領域の最も近くに置かれる
    ことを特徴とする請求項10に記載の高電圧トランジスタ。
  17. 前記第一のドーピング濃度勾配が、前記第二のドーピング濃度勾配よりも小さい
    ことを特徴とする請求項16に記載の高電圧トランジスタ。
  18. 基板、
    メサを定める前記基板の第一及び第二の溝、及び、
    前記第一及び第二の溝にそれぞれ配置され、各々が、誘電体層で前記メサから分離された第一及び第二のフィールドプレート部材、
    を備え、前記メサが、各々が実質的に一定のドーピング濃度勾配を持つ複数の部分を備え、最上部分が、最下部分のドーピング濃度勾配よりも少なくとも10％大きいドーピング濃度勾配を持つ
    ことを特徴とする高電圧トランジスタ。
  19. 前記複数の部分が積層内で隣接され、前記積層内の各連続した部分は、直前の部分よりも大きいドーピング濃度勾配を持っている
    ことを特徴とする請求項18に記載の高電圧トランジスタ。
  20. 基板と、
    メサを定める前記基板の第一及び第二の溝と、
    を備え、前記メサは、自身を通り抜ける縦方向に実質的に連続式に変化するドーピング濃度勾配を持ち、
    前記第一及び第二の溝にそれぞれ配置され、各々が、誘電体層で前記メサから分離された第一及び第二のフィールドプレート部材
    が設けられたことを特徴とする高電圧トランジスタ。
  21. 前記ドーピング濃度勾配が、前記メサの表面付近から、前記メサの底面付近に向かって増大する
    ことを特徴とする請求項20に記載の高電圧トランジスタ。
  22. 前記ドーピング濃度勾配が、前記メサの前記表面付近から前記底面付近までで、少なくとも10%異なる
    ことを特徴とする請求項21に記載の高電圧トランジスタ。
JP2011143994A 2005-01-25 2011-06-29 多勾配ドレインドーピング特性を持つ高電圧縦型トランジスタ Pending JP2011233910A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/042,665 US7221011B2 (en) 2001-09-07 2005-01-25 High-voltage vertical transistor with a multi-gradient drain doping profile
US11/042665 2005-01-25

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009260720A Division JP4898892B2 (ja) 2005-01-25 2009-11-16 多勾配ドレインドーピング特性を持つ高電圧縦型トランジスタ

Publications (1)

Publication Number Publication Date
JP2011233910A true JP2011233910A (ja) 2011-11-17

Family

ID=35063254

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2005154100A Active JP4719507B2 (ja) 2005-01-25 2005-05-26 多勾配ドレインドーピング特性を持つ高電圧縦型トランジスタ
JP2009260720A Expired - Fee Related JP4898892B2 (ja) 2005-01-25 2009-11-16 多勾配ドレインドーピング特性を持つ高電圧縦型トランジスタ
JP2011143994A Pending JP2011233910A (ja) 2005-01-25 2011-06-29 多勾配ドレインドーピング特性を持つ高電圧縦型トランジスタ

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2005154100A Active JP4719507B2 (ja) 2005-01-25 2005-05-26 多勾配ドレインドーピング特性を持つ高電圧縦型トランジスタ
JP2009260720A Expired - Fee Related JP4898892B2 (ja) 2005-01-25 2009-11-16 多勾配ドレインドーピング特性を持つ高電圧縦型トランジスタ

Country Status (3)

Country Link
US (3) US7221011B2 (ja)
EP (1) EP1684357B1 (ja)
JP (3) JP4719507B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017216363A (ja) * 2016-05-31 2017-12-07 北九州市 半導体装置および半導体装置の製造方法
US10256336B2 (en) 2014-12-17 2019-04-09 Mitsubishi Electric Corporation Semiconductor device

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100773380B1 (ko) * 1999-06-03 2007-11-06 제네럴 세미컨덕터, 인코포레이티드 전력 ｍｏｓｆｅｔ, 이를 형성하는 방법, 및 이 방법에 의해 형성되는 다른 전력 ｍｏｓｆｅｔ
US7221011B2 (en) * 2001-09-07 2007-05-22 Power Integrations, Inc. High-voltage vertical transistor with a multi-gradient drain doping profile
US6635544B2 (en) * 2001-09-07 2003-10-21 Power Intergrations, Inc. Method of fabricating a high-voltage transistor with a multi-layered extended drain structure
US6573558B2 (en) * 2001-09-07 2003-06-03 Power Integrations, Inc. High-voltage vertical transistor with a multi-layered extended drain structure
US7786533B2 (en) * 2001-09-07 2010-08-31 Power Integrations, Inc. High-voltage vertical transistor with edge termination structure
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7968938B2 (en) * 2004-06-14 2011-06-28 Nxp B.V. High-voltage device structure
US7135748B2 (en) * 2004-10-26 2006-11-14 Power Integrations, Inc. Integrated circuit with multi-length output transistor segment
US7553732B1 (en) * 2005-06-13 2009-06-30 Advanced Micro Devices, Inc. Integration scheme for constrained SEG growth on poly during raised S/D processing
USRE48965E1 (en) * 2005-07-11 2022-03-08 Psemi Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US7572705B1 (en) 2005-09-21 2009-08-11 Advanced Micro Devices, Inc. Semiconductor device and method of manufacturing a semiconductor device
US7521773B2 (en) * 2006-03-31 2009-04-21 Fairchild Semiconductor Corporation Power device with improved edge termination
US8080848B2 (en) * 2006-05-11 2011-12-20 Fairchild Semiconductor Corporation High voltage semiconductor device with lateral series capacitive structure
DE102006046845B4 (de) * 2006-10-02 2013-12-05 Infineon Technologies Austria Ag Halbleiterbauelement mit verbesserter Robustheit
US8093621B2 (en) 2008-12-23 2012-01-10 Power Integrations, Inc. VTS insulated gate bipolar transistor
US20080157222A1 (en) * 2006-12-27 2008-07-03 Mediatek Inc. Rf integrated circuit device
US8653583B2 (en) * 2007-02-16 2014-02-18 Power Integrations, Inc. Sensing FET integrated with a high-voltage transistor
US7859037B2 (en) 2007-02-16 2010-12-28 Power Integrations, Inc. Checkerboarded high-voltage vertical transistor layout
US7595523B2 (en) 2007-02-16 2009-09-29 Power Integrations, Inc. Gate pullback at ends of high-voltage vertical transistor structure
US7557406B2 (en) * 2007-02-16 2009-07-07 Power Integrations, Inc. Segmented pillar layout for a high-voltage vertical transistor
US9647103B2 (en) * 2007-05-04 2017-05-09 Sensor Electronic Technology, Inc. Semiconductor device with modulated field element isolated from gate electrode
US20080296636A1 (en) * 2007-05-31 2008-12-04 Darwish Mohamed N Devices and integrated circuits including lateral floating capacitively coupled structures
CN101868856B (zh) 2007-09-21 2014-03-12 飞兆半导体公司 用于功率器件的超结结构及制造方法
US7875962B2 (en) * 2007-10-15 2011-01-25 Power Integrations, Inc. Package for a power semiconductor device
US7977714B2 (en) * 2007-10-19 2011-07-12 International Business Machines Corporation Wrapped gate junction field effect transistor
US8129815B2 (en) 2009-08-20 2012-03-06 Power Integrations, Inc High-voltage transistor device with integrated resistor
US9263895B2 (en) * 2007-12-21 2016-02-16 Sunpower Corporation Distributed energy conversion systems
US8796884B2 (en) * 2008-12-20 2014-08-05 Solarbridge Technologies, Inc. Energy conversion systems with power control
US8193565B2 (en) 2008-04-18 2012-06-05 Fairchild Semiconductor Corporation Multi-level lateral floating coupled capacitor transistor structures
US7964912B2 (en) 2008-09-18 2011-06-21 Power Integrations, Inc. High-voltage vertical transistor with a varied width silicon pillar
US7910983B2 (en) * 2008-09-30 2011-03-22 Infineon Technologies Austria Ag MOS transistor having an increased gate-drain capacitance
US8044459B2 (en) * 2008-11-10 2011-10-25 Infineon Technologies Austria Ag Semiconductor device with trench field plate including first and second semiconductor materials
US20100155831A1 (en) * 2008-12-20 2010-06-24 Power Integrations, Inc. Deep trench insulated gate bipolar transistor
US20100157632A1 (en) * 2008-12-20 2010-06-24 Azuray Technologies, Inc. Energy Conversion Systems With Power Control
US7871882B2 (en) 2008-12-20 2011-01-18 Power Integrations, Inc. Method of fabricating a deep trench insulated gate bipolar transistor
US8207455B2 (en) * 2009-07-31 2012-06-26 Power Integrations, Inc. Power semiconductor package with bottom surface protrusions
US8115457B2 (en) 2009-07-31 2012-02-14 Power Integrations, Inc. Method and apparatus for implementing a power converter input terminal voltage discharge circuit
US8207577B2 (en) * 2009-09-29 2012-06-26 Power Integrations, Inc. High-voltage transistor structure with reduced gate capacitance
US8324053B2 (en) * 2009-09-30 2012-12-04 Alpha And Omega Semiconductor, Inc. High voltage MOSFET diode reverse recovery by minimizing P-body charges
US7893754B1 (en) 2009-10-02 2011-02-22 Power Integrations, Inc. Temperature independent reference circuit
US8634218B2 (en) 2009-10-06 2014-01-21 Power Integrations, Inc. Monolithic AC/DC converter for generating DC supply voltage
US8624302B2 (en) * 2010-02-05 2014-01-07 Fairchild Semiconductor Corporation Structure and method for post oxidation silicon trench bottom shaping
US8310845B2 (en) * 2010-02-10 2012-11-13 Power Integrations, Inc. Power supply circuit with a control terminal for different functional modes of operation
US8305826B2 (en) 2010-05-07 2012-11-06 Power Integrations, Inc. Method and apparatus for programming an anti-fuse element in a high-voltage integrated circuit
US8164125B2 (en) * 2010-05-07 2012-04-24 Power Integrations, Inc. Integrated transistor and anti-fuse as programming element for a high-voltage integrated circuit
US7932738B1 (en) 2010-05-07 2011-04-26 Power Integrations, Inc. Method and apparatus for reading a programmable anti-fuse element in a high-voltage integrated circuit
US8252648B2 (en) * 2010-06-29 2012-08-28 Alpha & Omega Semiconductor, Inc. Power MOSFET device with self-aligned integrated Schottky and its manufacturing method
US9224852B2 (en) * 2011-08-25 2015-12-29 Alpha And Omega Semiconductor Incorporated Corner layout for high voltage semiconductor devices
US8680613B2 (en) 2012-07-30 2014-03-25 Alpha And Omega Semiconductor Incorporated Termination design for high voltage device
US8785279B2 (en) 2012-07-30 2014-07-22 Alpha And Omega Semiconductor Incorporated High voltage field balance metal oxide field effect transistor (FBM)
US9048118B2 (en) * 2012-02-13 2015-06-02 Maxpower Semiconductor Inc. Lateral transistors with low-voltage-drop shunt to body diode
US8704296B2 (en) * 2012-02-29 2014-04-22 Fairchild Semiconductor Corporation Trench junction field-effect transistor
US8653600B2 (en) 2012-06-01 2014-02-18 Power Integrations, Inc. High-voltage monolithic schottky device structure
TWI467766B (zh) * 2012-08-31 2015-01-01 Nuvoton Technology Corp 金氧半場效電晶體及其製造方法
US8912599B2 (en) 2012-08-31 2014-12-16 Nuvoton Technology Corporation Semiconductor device and method of fabricating the same
JP6164636B2 (ja) 2013-03-05 2017-07-19 ローム株式会社 半導体装置
JP6164604B2 (ja) 2013-03-05 2017-07-19 ローム株式会社 半導体装置
US8963244B2 (en) * 2013-05-15 2015-02-24 Infineon Technologies Austria Ag Semiconductor device, integrated circuit and method of manufacturing a semiconductor device
US9455621B2 (en) 2013-08-28 2016-09-27 Power Integrations, Inc. Controller IC with zero-crossing detector and capacitor discharge switching element
US10008566B2 (en) * 2013-09-12 2018-06-26 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device with reduced electrical resistance and capacitance
US9437470B2 (en) 2013-10-08 2016-09-06 Cypress Semiconductor Corporation Self-aligned trench isolation in integrated circuits
US10395970B2 (en) 2013-12-05 2019-08-27 Vishay-Siliconix Dual trench structure
US9543396B2 (en) 2013-12-13 2017-01-10 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped regions
US10325988B2 (en) 2013-12-13 2019-06-18 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped field plates
CN104112773A (zh) * 2014-01-14 2014-10-22 西安后羿半导体科技有限公司 一种垂直双扩散金属氧化物半导体场效应管
DE102014109846B4 (de) * 2014-07-14 2020-06-18 Infineon Technologies Austria Ag Leistungs-MOSFET und Verfahren zum Herstellen eines Leistungs-MOSFET
JP6385755B2 (ja) * 2014-08-08 2018-09-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9673314B2 (en) 2015-07-08 2017-06-06 Vishay-Siliconix Semiconductor device with non-uniform trench oxide layer
EP3951887A1 (en) 2015-09-11 2022-02-09 Nexperia B.V. A semiconductor device and a method of making a semiconductor device
US9667154B2 (en) 2015-09-18 2017-05-30 Power Integrations, Inc. Demand-controlled, low standby power linear shunt regulator
US9602009B1 (en) 2015-12-08 2017-03-21 Power Integrations, Inc. Low voltage, closed loop controlled energy storage circuit
US9629218B1 (en) 2015-12-28 2017-04-18 Power Integrations, Inc. Thermal protection for LED bleeder in fault condition
JP6849695B2 (ja) 2016-04-08 2021-03-24 パワー・インテグレーションズ・インコーポレーテッド 半導体デバイスのための集積抵抗器
CN108122975A (zh) * 2016-11-29 2018-06-05 深圳尚阳通科技有限公司 超结器件
DE102017106020B4 (de) * 2017-03-21 2021-06-17 Infineon Technologies Ag Verfahren zum Bearbeiten eines Halbleiterwerkstücks und Halbleitervorrichtung
CN107170796B (zh) * 2017-03-29 2020-05-05 西安电子科技大学 分段栅场板垂直型电流孔径功率器件及其制作方法
US10135357B1 (en) 2017-09-07 2018-11-20 Power Integrations, Inc. Threshold detection with tap
US11158735B2 (en) * 2020-02-05 2021-10-26 Infineon Technologies Austria Ag Charge compensation MOSFET with graded epi profile and methods of manufacturing thereof
JP7394038B2 (ja) * 2020-09-11 2023-12-07 株式会社東芝 半導体装置
CN113488524A (zh) * 2021-06-07 2021-10-08 西安电子科技大学 一种具有深沟槽的超结结构、半导体器件及制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072266A (en) * 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
JP2002083963A (ja) * 2000-06-30 2002-03-22 Toshiba Corp 半導体素子
US20020175351A1 (en) * 2001-04-11 2002-11-28 Baliga Bantval Jayant Power semiconductor devices having retrograded-doped transition regions that enhance breakdown voltage characteristics and methods of forming same

Family Cites Families (111)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4343015A (en) 1980-05-14 1982-08-03 General Electric Company Vertical channel field effect transistor
GB2089119A (en) 1980-12-10 1982-06-16 Philips Electronic Associated High voltage semiconductor devices
US4626879A (en) 1982-12-21 1986-12-02 North American Philips Corporation Lateral double-diffused MOS transistor devices suitable for source-follower applications
US4738936A (en) 1983-07-01 1988-04-19 Acrian, Inc. Method of fabrication lateral FET structure having a substrate to source contact
US4626789A (en) 1983-08-19 1986-12-02 Hitachi, Ltd. Demodulating circuit for data signal
US4531173A (en) 1983-11-02 1985-07-23 Motorola, Inc. Protective power foldback circuit for a power semiconductor
US4618541A (en) 1984-12-21 1986-10-21 Advanced Micro Devices, Inc. Method of forming a silicon nitride film transparent to ultraviolet radiation and resulting article
JPS61168253A (ja) 1985-01-19 1986-07-29 Sharp Corp 高耐圧ｍｏｓ電界効果半導体装置
US4665426A (en) 1985-02-01 1987-05-12 Advanced Micro Devices, Inc. EPROM with ultraviolet radiation transparent silicon nitride passivation layer
US4963951A (en) 1985-11-29 1990-10-16 General Electric Company Lateral insulated gate bipolar transistors with improved latch-up immunity
US4764800A (en) 1986-05-07 1988-08-16 Advanced Micro Devices, Inc. Seal structure for an integrated circuit
US4796070A (en) 1987-01-15 1989-01-03 General Electric Company Lateral charge control semiconductor device and method of fabrication
US5010024A (en) 1987-03-04 1991-04-23 Advanced Micro Devices, Inc. Passivation for integrated circuit structures
US4811075A (en) 1987-04-24 1989-03-07 Power Integrations, Inc. High voltage MOS transistors
US4890144A (en) 1987-09-14 1989-12-26 Motorola, Inc. Integrated circuit trench cell
JPH01112764A (ja) 1987-10-27 1989-05-01 Nec Corp 半導体装置
US4926074A (en) 1987-10-30 1990-05-15 North American Philips Corporation Semiconductor switch with parallel lateral double diffused MOS transistor and lateral insulated gate transistor
US4939566A (en) 1987-10-30 1990-07-03 North American Philips Corporation Semiconductor switch with parallel DMOS and IGT
US4890146A (en) 1987-12-16 1989-12-26 Siliconix Incorporated High voltage level shift semiconductor device
US4922327A (en) 1987-12-24 1990-05-01 University Of Toronto Innovations Foundation Semiconductor LDMOS device with upper and lower passages
US4929987A (en) 1988-02-01 1990-05-29 General Instrument Corporation Method for setting the threshold voltage of a power mosfet
US5025296A (en) 1988-02-29 1991-06-18 Motorola, Inc. Center tapped FET
US5283201A (en) 1988-05-17 1994-02-01 Advanced Power Technology, Inc. High density power device fabrication process
US5237193A (en) 1988-06-24 1993-08-17 Siliconix Incorporated Lightly doped drain MOSFET with reduced on-resistance
EP0371785B1 (en) 1988-11-29 1996-05-01 Kabushiki Kaisha Toshiba Lateral conductivity modulated MOSFET
JP2597412B2 (ja) 1990-03-20 1997-04-09 三菱電機株式会社 半導体装置およびその製造方法
US5040045A (en) 1990-05-17 1991-08-13 U.S. Philips Corporation High voltage MOS transistor having shielded crossover path for a high voltage connection bus
DE69209678T2 (de) 1991-02-01 1996-10-10 Philips Electronics Nv Halbleiteranordnung für Hochspannungsverwendung und Verfahren zur Herstellung
US5246870A (en) 1991-02-01 1993-09-21 North American Philips Corporation Method for making an improved high voltage thin film transistor having a linear doping profile
US5122848A (en) 1991-04-08 1992-06-16 Micron Technology, Inc. Insulated-gate vertical field-effect transistor with high current drive and minimum overlap capacitance
US5386136A (en) 1991-05-06 1995-01-31 Siliconix Incorporated Lightly-doped drain MOSFET with improved breakdown characteristics
US5146298A (en) 1991-08-16 1992-09-08 Eklund Klas H Device which functions as a lateral double-diffused insulated gate field effect transistor or as a bipolar transistor
US5258636A (en) 1991-12-12 1993-11-02 Power Integrations, Inc. Narrow radius tips for high voltage semiconductor devices with interdigitated source and drain electrodes
US5270264A (en) 1991-12-20 1993-12-14 Intel Corporation Process for filling submicron spaces with dielectric
JP3435173B2 (ja) 1992-07-10 2003-08-11 株式会社日立製作所 半導体装置
US5294824A (en) 1992-07-31 1994-03-15 Motorola, Inc. High voltage transistor having reduced on-resistance
US5326711A (en) 1993-01-04 1994-07-05 Texas Instruments Incorporated High performance high voltage vertical transistor and method of fabrication
US5313082A (en) 1993-02-16 1994-05-17 Power Integrations, Inc. High voltage MOS transistor with a low on-resistance
DE4309764C2 (de) 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET
US5349225A (en) 1993-04-12 1994-09-20 Texas Instruments Incorporated Field effect transistor with a lightly doped drain
US5324683A (en) 1993-06-02 1994-06-28 Motorola, Inc. Method of forming a semiconductor structure having an air region
BE1007283A3 (nl) 1993-07-12 1995-05-09 Philips Electronics Nv Halfgeleiderinrichting met een most voorzien van een extended draingebied voor hoge spanningen.
ATE175523T1 (de) 1993-09-17 1999-01-15 Cons Ric Microelettronica Eine integrierte vorrichtung mit einem bipolaren transistor und einem mosfet transistor in emittorschaltungsanordnung
US5523604A (en) 1994-05-13 1996-06-04 International Rectifier Corporation Amorphous silicon layer for top surface of semiconductor device
US5494853A (en) 1994-07-25 1996-02-27 United Microelectronics Corporation Method to solve holes in passivation by metal layout
US5521105A (en) 1994-08-12 1996-05-28 United Microelectronics Corporation Method of forming counter-doped island in power MOSFET
US5550405A (en) 1994-12-21 1996-08-27 Advanced Micro Devices, Incorporated Processing techniques for achieving production-worthy, low dielectric, low interconnect resistance and high performance ICS
US5688725A (en) * 1994-12-30 1997-11-18 Siliconix Incorporated Method of making a trench mosfet with heavily doped delta layer to provide low on-resistance
US5656543A (en) 1995-02-03 1997-08-12 National Semiconductor Corporation Fabrication of integrated circuits with borderless vias
DE69602114T2 (de) 1995-02-10 1999-08-19 Siliconix Inc Graben-Feldeffekttransistor mit PN-Verarmungsschicht-Barriere
US5670828A (en) 1995-02-21 1997-09-23 Advanced Micro Devices, Inc. Tunneling technology for reducing intra-conductive layer capacitance
JP3291958B2 (ja) 1995-02-21 2002-06-17 富士電機株式会社 バックソースｍｏｓｆｅｔ
JP3994443B2 (ja) * 1995-05-18 2007-10-17 三菱電機株式会社 ダイオード及びその製造方法
US5661322A (en) * 1995-06-02 1997-08-26 Siliconix Incorporated Bidirectional blocking accumulation-mode trench power MOSFET
US6049108A (en) 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
US5659201A (en) 1995-06-05 1997-08-19 Advanced Micro Devices, Inc. High conductivity interconnection line
KR100188096B1 (ko) 1995-09-14 1999-06-01 김광호 반도체 장치 및 그 제조 방법
US5648671A (en) 1995-12-13 1997-07-15 U S Philips Corporation Lateral thin-film SOI devices with linearly-graded field oxide and linear doping profile
US5637898A (en) 1995-12-22 1997-06-10 North Carolina State University Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance
US6097063A (en) 1996-01-22 2000-08-01 Fuji Electric Co., Ltd. Semiconductor device having a plurality of parallel drift regions
JP4047384B2 (ja) 1996-02-05 2008-02-13 シーメンス アクチエンゲゼルシヤフト 電界効果により制御可能の半導体デバイス
DE19611045C1 (de) 1996-03-20 1997-05-22 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
JP2000515684A (ja) 1996-07-19 2000-11-21 シリコニックス・インコーポレイテッド トレンチ底部注入領域を有する高密度トレンチｄｍｏｓトランジスタ
US5841166A (en) 1996-09-10 1998-11-24 Spectrian, Inc. Lateral DMOS transistor for RF/microwave applications
US6207994B1 (en) 1996-11-05 2001-03-27 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
KR100228331B1 (ko) 1996-12-30 1999-11-01 김영환 반도체 소자의 삼중웰 제조 방법
EP0856887B1 (en) 1997-01-31 2004-04-28 SGS-THOMSON MICROELECTRONICS S.r.l. Process for forming a morphological edge structure to seal integrated electronic devices, and corresponding device
JP3938964B2 (ja) * 1997-02-10 2007-06-27 三菱電機株式会社 高耐圧半導体装置およびその製造方法
JP3393544B2 (ja) 1997-02-26 2003-04-07 シャープ株式会社 半導体装置の製造方法
US6133607A (en) 1997-05-22 2000-10-17 Kabushiki Kaisha Toshiba Semiconductor device
US5869875A (en) 1997-06-10 1999-02-09 Spectrian Lateral diffused MOS transistor with trench source contact
US6054752A (en) 1997-06-30 2000-04-25 Denso Corporation Semiconductor device
US6194283B1 (en) 1997-10-29 2001-02-27 Advanced Micro Devices, Inc. High density trench fill due to new spacer fill method including isotropically etching silicon nitride spacers
US6316807B1 (en) 1997-12-05 2001-11-13 Naoto Fujishima Low on-resistance trench lateral MISFET with better switching characteristics and method for manufacturing same
US6362064B2 (en) 1998-04-21 2002-03-26 National Semiconductor Corporation Elimination of walkout in high voltage trench isolated devices
DE19818300C1 (de) * 1998-04-23 1999-07-22 Siemens Ag Lateraler Hochvolt-Seitenwandtransistor
DE19840032C1 (de) * 1998-09-02 1999-11-18 Siemens Ag Halbleiterbauelement und Herstellungsverfahren dazu
DE19842730A1 (de) 1998-09-18 2000-03-23 Beiersdorf Ag Emulgatorfreie feindisperse Systeme vom Typ Öl-in-Wasser und Wasser-in-Öl
US6621121B2 (en) 1998-10-26 2003-09-16 Silicon Semiconductor Corporation Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes
US5998833A (en) * 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
US6084277A (en) 1999-02-18 2000-07-04 Power Integrations, Inc. Lateral power MOSFET with improved gate design
JP2000252465A (ja) * 1999-03-03 2000-09-14 Sony Corp 半導体装置およびその製造方法
US6191447B1 (en) 1999-05-28 2001-02-20 Micro-Ohm Corporation Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same
GB9917099D0 (en) 1999-07-22 1999-09-22 Koninkl Philips Electronics Nv Cellular trench-gate field-effect transistors
JP3971062B2 (ja) 1999-07-29 2007-09-05 株式会社東芝 高耐圧半導体装置
US6365932B1 (en) 1999-08-20 2002-04-02 Denso Corporation Power MOS transistor
US6127703A (en) 1999-08-31 2000-10-03 Philips Electronics North America Corporation Lateral thin-film silicon-on-insulator (SOI) PMOS device having a drain extension region
TW564557B (en) * 1999-12-22 2003-12-01 Matsushita Electric Works Ltd Semiconductor device and process for producing the same
US6489653B2 (en) * 1999-12-27 2002-12-03 Kabushiki Kaisha Toshiba Lateral high-breakdown-voltage transistor
GB0003185D0 (en) 2000-02-12 2000-04-05 Koninkl Philips Electronics Nv An insulated gate field effect device
CA2360031C (en) * 2000-10-30 2006-06-20 Thomas & Betts International, Inc. Capacitive test point voltage and phasing detector
US6653691B2 (en) * 2000-11-16 2003-11-25 Silicon Semiconductor Corporation Radio frequency (RF) power devices having faraday shield layers therein
US6509220B2 (en) 2000-11-27 2003-01-21 Power Integrations, Inc. Method of fabricating a high-voltage transistor
US6468847B1 (en) 2000-11-27 2002-10-22 Power Integrations, Inc. Method of fabricating a high-voltage transistor
US6677641B2 (en) 2001-10-17 2004-01-13 Fairchild Semiconductor Corporation Semiconductor structure with improved smaller forward voltage loss and higher blocking capability
US6683346B2 (en) 2001-03-09 2004-01-27 Fairchild Semiconductor Corporation Ultra dense trench-gated power-device with the reduced drain-source feedback capacitance and Miller charge
EP1291925B1 (en) * 2001-04-04 2019-07-31 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP4421144B2 (ja) 2001-06-29 2010-02-24 株式会社東芝 半導体装置
US6555873B2 (en) 2001-09-07 2003-04-29 Power Integrations, Inc. High-voltage lateral transistor with a multi-layered extended drain structure
US7221011B2 (en) * 2001-09-07 2007-05-22 Power Integrations, Inc. High-voltage vertical transistor with a multi-gradient drain doping profile
US6573558B2 (en) 2001-09-07 2003-06-03 Power Integrations, Inc. High-voltage vertical transistor with a multi-layered extended drain structure
US6635544B2 (en) 2001-09-07 2003-10-21 Power Intergrations, Inc. Method of fabricating a high-voltage transistor with a multi-layered extended drain structure
US6555883B1 (en) 2001-10-29 2003-04-29 Power Integrations, Inc. Lateral power MOSFET for high switching speeds
US6552597B1 (en) 2001-11-02 2003-04-22 Power Integrations, Inc. Integrated circuit with closely coupled high voltage output and offline transistor pair
JP4539011B2 (ja) * 2002-02-20 2010-09-08 富士電機システムズ株式会社 半導体装置
DE10214151B4 (de) * 2002-03-28 2007-04-05 Infineon Technologies Ag Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich
JP4212288B2 (ja) * 2002-04-01 2009-01-21 株式会社東芝 半導体装置およびその製造方法
JP2004022700A (ja) 2002-06-14 2004-01-22 Sanyo Electric Co Ltd 半導体装置
JP4055504B2 (ja) * 2002-07-23 2008-03-05 トヨタ自動車株式会社 半導体装置
US6865093B2 (en) 2003-05-27 2005-03-08 Power Integrations, Inc. Electronic circuit control element with tap element
US7135748B2 (en) * 2004-10-26 2006-11-14 Power Integrations, Inc. Integrated circuit with multi-length output transistor segment

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072266A (en) * 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
JP2002083963A (ja) * 2000-06-30 2002-03-22 Toshiba Corp 半導体素子
US20020175351A1 (en) * 2001-04-11 2002-11-28 Baliga Bantval Jayant Power semiconductor devices having retrograded-doped transition regions that enhance breakdown voltage characteristics and methods of forming same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10256336B2 (en) 2014-12-17 2019-04-09 Mitsubishi Electric Corporation Semiconductor device
JP2017216363A (ja) * 2016-05-31 2017-12-07 北九州市 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP4898892B2 (ja) 2012-03-21
JP2010034602A (ja) 2010-02-12
US7335944B2 (en) 2008-02-26
JP2006210869A (ja) 2006-08-10
US20050133858A1 (en) 2005-06-23
US7221011B2 (en) 2007-05-22
EP1684357A2 (en) 2006-07-26
EP1684357B1 (en) 2016-11-23
US7459366B2 (en) 2008-12-02
JP4719507B2 (ja) 2011-07-06
US20080102581A1 (en) 2008-05-01
EP1684357A3 (en) 2012-11-28
US20070132013A1 (en) 2007-06-14

Similar Documents

Publication Publication Date Title
JP4898892B2 (ja) 多勾配ドレインドーピング特性を持つ高電圧縦型トランジスタ
JP5419913B2 (ja) 多層拡張ドレイン構造を有する高電圧トランジスタを作製する方法
US7791132B2 (en) High-voltage vertical transistor with a multi-gradient drain doping profile
JP5020389B2 (ja) エッジ終端構造を持つ高電圧縦型トランジスタ
JP5354808B2 (ja) 基板上に高電圧トランジスタを作製する方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121112

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130125

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130130

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130222

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130708