CN104112773A - 一种垂直双扩散金属氧化物半导体场效应管 - Google Patents

一种垂直双扩散金属氧化物半导体场效应管 Download PDF

Info

Publication number
CN104112773A
CN104112773A CN201410016090.3A CN201410016090A CN104112773A CN 104112773 A CN104112773 A CN 104112773A CN 201410016090 A CN201410016090 A CN 201410016090A CN 104112773 A CN104112773 A CN 104112773A
Authority
CN
China
Prior art keywords
insulation layer
drift region
effect transistor
field effect
vertical double
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410016090.3A
Other languages
English (en)
Inventor
段宝兴
马剑冲
董超
范玮
朱樟明
杨银堂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XI'AN HOOYI SEMICONDUCTOR TECHNOLOGY Co Ltd
Xidian University
Original Assignee
XI'AN HOOYI SEMICONDUCTOR TECHNOLOGY Co Ltd
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XI'AN HOOYI SEMICONDUCTOR TECHNOLOGY Co Ltd, Xidian University filed Critical XI'AN HOOYI SEMICONDUCTOR TECHNOLOGY Co Ltd
Priority to CN201410016090.3A priority Critical patent/CN104112773A/zh
Publication of CN104112773A publication Critical patent/CN104112773A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及半导体器件领域，公开了一种垂直双扩散金属氧化物半导体场效应管，其包括侧绝缘层，所述侧绝缘层位于漂移区的侧面，沿纵向延伸，且在延伸方向上的横向宽度不相同。通过设置位于所述侧绝缘层侧面的源极，可以辅助耗尽器件的漂移区，提高击穿电压，并在一定的击穿电压条件下，使更高掺杂浓度的漂移区耗尽，降低器件的比导通电阻。侧绝缘层在横向宽度变化处还可以产生新的电场峰，增强横向电场的调制效应，进一步提高击穿电压。同时，横向宽度较宽的侧绝缘层可以获得大的击穿电压。在满足一定击穿电压的条件下，横向宽度较窄的侧绝缘层有利于使更高掺杂浓度的漂移区耗尽，降低比导通电阻，实现了击穿电压与比导通电阻的更好折衷。

Description

一种垂直双扩散金属氧化物半导体场效应管
技术领域
本发明涉及半导体器件领域，特别是涉及一种垂直双扩散金属氧化物半导体场效应管。
背景技术
功率场效应管是在场效应管集成电路工艺基础上发展起来的新一代半导体功率开关器件。其中，垂直双扩散金属氧化物半导体场效应管（VerticalDouble-diffused Metal Oxide Semiconductor，简称VDMOS）因其具有输入阻抗高、开关速度快、工作频率高、电压控制、热稳定性好等一系列优点，目前已在开关稳态电源、高频加热、计算机接口电路以及功率放大器等方面获得了广泛的应用。
如图1所示，现有的VDMOS包括：半导体衬底100；形成在半导体衬底100正面的漂移区101；依次形成在漂移区101表面上的栅绝缘层106和栅极107；依次形成在漂移区101表面的基区103和位于基区103内的源区104，基区103和源区104位于栅极107的两侧；形成在源区104表面的源极金属层105；形成在半导体衬底100背面的漏极金属层108。
为了满足功率开关的功能，VDMOS应当满足两个重要的要求：低的导通电阻和高的击穿电压。前者需要承担击穿电压的漂移区为高掺杂，而后者需要漂移区为低掺杂。因此，VDMOS的反向击穿电压与比导通电阻存在矛盾关系。
发明内容
本发明提供一种垂直双扩散金属氧化物半导体场效应管，用以解决不能同时保证VDMOS具有高的击穿电压和低的比导通电阻的问题。
为解决上述技术问题，本发明提供一种垂直双扩散金属氧化物半导体场效应管，包括：
半导体衬底，所述半导体衬底包括正面及与所述正面相对的背面；
漂移区，位于所述半导体衬底的正面；
栅极结构，位于所述漂移区的表面，所述栅极结构包括栅绝缘层和栅极，所述栅绝缘层位于所述栅极和漂移区之间，以及所述栅极和源极之间；
基区和源区，位于所述栅极结构两侧的漂移区表面，所述源区位于所述基区内；
源极，位于所述源区的表面；
漏极，位于所述半导体衬底的背面，其中，所述垂直双扩散金属氧化物半导体场效应管还包括：
侧绝缘层，位于所述漂移区的侧面，所述侧绝缘层沿纵向延伸，且在延伸方向上的横向宽度不相同；
所述源极还位于所述侧绝缘层的侧面。
优选的，所述侧绝缘层从所述半导体衬底的正面一侧到背面一侧的横向宽度依次递增。
优选的，所述侧绝缘层为阶梯结构或梯形结构。
优选的，所述侧绝缘层为氧化层、氮化硅层或氮氧化硅层。
优选的，所述源极为重掺杂的多晶硅。
本发明的上述技术方案的有益效果如下：
上述技术方案中，通过在漂移区的侧面形成沿纵向延伸的侧绝缘层，并设置源极覆盖侧绝缘层的侧面，从而源极和栅极之间的电场可以辅助耗尽侧面的漂移区，提高击穿电压，并在一定的击穿电压条件下，使更高掺杂浓度的漂移区耗尽，降低比导通电阻。通过设置侧绝缘层在延伸方向上的横向宽度不相同，可以产生新的电场峰，增强横向电场的调制效应，进一步提高击穿电压。同时，横向宽度较宽的侧绝缘层可以获得大的击穿电压。在满足一定击穿电压的条件下，横向宽度较窄的侧绝缘层有利于使更高掺杂浓度的漂移区耗尽，降低比导通电阻。由此侧绝缘层在延伸方向上的横向宽度不相同，可以实现击穿电压与比导通电阻的更好折衷。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1表示现有技术中VDMOS的结构示意图；
图2表示本发明实施例中VDMOS的结构示意图一；
图3表示本发明实施例中VDMOS的结构示意图二。
具体实施方式
下面将结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
为了满足功率开关的功能，VDMOS应当满足两个重要的要求：低的导通电阻和高的击穿电压。前者需要承担击穿电压的漂移区为高掺杂，而后者需要漂移区为低掺杂。因此，VDMOS的击穿电压与比导通电阻之间存在矛盾关系。
而本发明为了克服击穿电压与比导通电阻之间的矛盾关系，实现击穿电压与比导通电阻更好的折衷，提供一种VDMOS，其包括：
半导体衬底，所述半导体衬底包括正面及与所述正面相对的背面；
漂移区，位于所述半导体衬底的正面；
栅极结构，位于所述漂移区的表面，所述栅极结构包括栅绝缘层和栅极，所述栅绝缘层位于所述栅极和漂移区之间，以及所述栅极和源极之间；
基区和源区，位于所述栅极结构两侧的漂移区内，所述源区位于所述基区内；
侧绝缘层，位于所述漂移区的侧面，所述侧绝缘层沿纵向延伸，且在延伸方向上的横向宽度不相同。
源极和漏极，所述源极位于所述源区的表面和所述侧绝缘层的侧面，所述漏极位于所述半导体衬底的背面。
其中，所述半导体衬底为低阻重掺杂，所述漂移区为高阻轻掺杂，两者的导电类型相同。所述漂移区由生长在所述半导体衬底正面的外延层构成。
本发明的技术方案中，在漂移区的侧面形成沿纵向延伸的侧绝缘层，并设置源极覆盖侧绝缘层的表面，从而源极和栅极之间的电场可以辅助耗尽侧面的漂移区，提高击穿电压，并在一定的击穿电压条件下，使更高掺杂浓度的漂移区耗尽，降低导通电阻。通过设置侧绝缘层在延伸方向上的横向宽度不相同，有窄有宽，使得侧绝缘层在横向宽度变化处可以产生新的电场峰值，调制VDMOS高阻漂移区的电场分布，增强横向电场的调制效应，获得一个更加均匀的电场分布，进一步提高击穿电压。同时，横向宽度较宽的侧绝缘层可以获得大的击穿电压。在满足一定击穿电压的条件下，横向宽度较窄的侧绝缘层有利于使更高掺杂浓度的漂移区耗尽，降低比导通电阻。由此侧绝缘层在延伸方向上的横向宽度不相同，可以实现击穿电压与比导通电阻的更好折衷。
需要说明的是，为便于描述，本发明中定义半导体衬底的正面和背面的延伸方向为横向。对于其他结构，其与半导体衬底的正面相对的面为表面，位于其表面与半导体衬底的正面之间的面为侧面。
为了便于工艺制作，本实施例中的侧绝缘层从所述半导体衬底的正面一侧到背面一侧的横向宽度依次递增，具体可以为阶梯结构或梯形结构。从而侧绝缘层的底部可以获得大的击穿电压；在满足一定击穿电压的条件下，侧绝缘层的顶部有利于使更高掺杂浓度的漂移区耗尽，降低比导通电阻。
其中，侧绝缘层可以选择氧化物、氮氧化硅、氮氧化硅或其他绝缘材料。
当侧绝缘层为氧化层时，形成侧绝缘层和源极的具体工艺过程可以为：
首先，在所述半导体衬底正面的外延层上刻蚀深沟槽，所述深沟槽环绕所述漂移区的外围；
之后，在所述深沟槽内生长厚氧化层，具体可以通过热氧化法、化学气相沉积法或物理气相沉积法方法在所述深沟槽内生长厚氧化层；
然后，刻蚀所述厚氧化层的外侧，形成顶部窄底部宽的结构，如：阶梯结构，形成所需的侧绝缘层；
最后，用重掺杂的多晶硅（或其他导电材料）完全填充外延层和侧绝缘层之间的空隙，形成源极。
其中，所述侧绝缘层的厚度、长度、距离半导体衬底的距离、较宽侧绝缘层部分的位置和侧绝缘层阶梯的个数根据器件所要求的击穿特性等做适当选择。
下面以N沟道的VDMOS为例来具体介绍本发明实施例中VDMOS的结构。
结合图2和图3所示，其包括：
N型重掺杂硅半导体衬底8，当然，也可以用碳化硅、砷化镓、磷化铟、或者锗硅等半导体代替体硅；
位于半导体衬底8正面的N型轻掺杂漂移区6；
位于漂移区6表面的栅极结构，栅极结构包括栅绝缘层2和栅极3，其中，栅绝缘层2位于栅极3和漂移区6之间，以及栅极3和源极1之间；
P型基区5和N型重掺杂源区4，位于所述栅极结构两侧的漂移区6表面，源区4位于基区5内；
位于漂移区6侧面的侧绝缘层7，侧绝缘层7沿纵向延伸，且横向宽度不相同，例如：侧绝缘层7可以为阶梯结构，如图2所示，也可以为梯形结构，如图3所示，或其他类似结构；
位于源区4和侧绝缘层7表面的源极1；
位于半导体衬底8背面的漏极9。
当然，本发明中的VDMOS也可以为P沟道，其结构与N沟道VDMOS相同，在此不再详述。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本发明的保护范围。

Claims (6)

1.一种垂直双扩散金属氧化物半导体场效应管，包括：
半导体衬底，所述半导体衬底包括正面及与所述正面相对的背面；
漂移区，位于所述半导体衬底的正面；
栅极结构，位于所述漂移区的表面，所述栅极结构包括栅绝缘层和栅极，所述栅绝缘层位于所述栅极和漂移区之间，以及所述栅极和源极之间；
基区和源区，位于所述栅极结构两侧的漂移区表面，所述源区位于所述基区内；
源极，位于所述源区的表面；
漏极，位于所述半导体衬底的背面，其特征在于，所述垂直双扩散金属氧化物半导体场效应管还包括：
侧绝缘层，位于所述漂移区的侧面，所述侧绝缘层沿纵向延伸，且在延伸方向上的横向宽度不相同；
所述源极还位于所述侧绝缘层的侧面。
2.根据权利要求1所述的垂直双扩散金属氧化物半导体场效应管，其特征在于，所述侧绝缘层从所述半导体衬底的正面一侧到背面一侧的横向宽度依次递增。
3.根据权利要求2所述的垂直双扩散金属氧化物半导体场效应管，其特征在于，所述侧绝缘层为阶梯结构。
4.根据权利要求2所述的垂直双扩散金属氧化物半导体场效应管，其特征在于，所述侧绝缘层为梯形结构。
5.根据权利要求1-4任一项所述的垂直双扩散金属氧化物半导体场效应管，其特征在于，所述侧绝缘层为氧化层、氮化硅层或氮氧化硅层。
6.根据权利要求1-4任一项所述的垂直双扩散金属氧化物半导体场效应管，其特征在于，所述源极为重掺杂的多晶硅。
CN201410016090.3A 2014-01-14 2014-01-14 一种垂直双扩散金属氧化物半导体场效应管 Pending CN104112773A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410016090.3A CN104112773A (zh) 2014-01-14 2014-01-14 一种垂直双扩散金属氧化物半导体场效应管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410016090.3A CN104112773A (zh) 2014-01-14 2014-01-14 一种垂直双扩散金属氧化物半导体场效应管

Publications (1)

Publication Number Publication Date
CN104112773A true CN104112773A (zh) 2014-10-22

Family

ID=51709499

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410016090.3A Pending CN104112773A (zh) 2014-01-14 2014-01-14 一种垂直双扩散金属氧化物半导体场效应管

Country Status (1)

Country Link
CN (1) CN104112773A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107785433A (zh) * 2017-09-19 2018-03-09 西安电子科技大学 一种阶梯高k介质层宽带隙半导体纵向双扩散金属氧化物半导体场效应管
CN107799600A (zh) * 2017-09-19 2018-03-13 西安电子科技大学 一种阶梯高k介质层元素纵向双扩散金属氧化物半导体场效应管

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5973360A (en) * 1996-03-20 1999-10-26 Siemens Aktiengesellschaft Field effect-controllable semiconductor component
US20050133858A1 (en) * 2001-09-07 2005-06-23 Power Integrations, Inc. High-voltage vertical transistor with a multi-gradient drain doping profile

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5973360A (en) * 1996-03-20 1999-10-26 Siemens Aktiengesellschaft Field effect-controllable semiconductor component
US20050133858A1 (en) * 2001-09-07 2005-06-23 Power Integrations, Inc. High-voltage vertical transistor with a multi-gradient drain doping profile

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107785433A (zh) * 2017-09-19 2018-03-09 西安电子科技大学 一种阶梯高k介质层宽带隙半导体纵向双扩散金属氧化物半导体场效应管
CN107799600A (zh) * 2017-09-19 2018-03-13 西安电子科技大学 一种阶梯高k介质层元素纵向双扩散金属氧化物半导体场效应管
CN107799600B (zh) * 2017-09-19 2020-05-01 西安电子科技大学 一种阶梯高k介质层元素纵向双扩散金属氧化物半导体场效应管
CN107785433B (zh) * 2017-09-19 2020-05-01 西安电子科技大学 一种阶梯高k介质层宽带隙半导体纵向双扩散金属氧化物半导体场效应管

Similar Documents

Publication Publication Date Title
JP5799046B2 (ja) 半導体装置
JP2018186270A (ja) トレンチ下部にオフセットを有するＳｉＣ半導体デバイス
US20120241761A1 (en) Semiconductor device and method for manufacturing same
CN107507861B (zh) 肖特基接触注入增强型SiC PNM-IGBT器件及其制备方法
CN109920839B (zh) P+屏蔽层电位可调碳化硅mosfet器件及制备方法
CN104779289A (zh) 半导体装置
CN103117302A (zh) Fs型igbt器件的背面结构
JPWO2015019797A1 (ja) 高耐圧半導体装置およびその製造方法
JP6160216B2 (ja) 半導体装置
CN104835836A (zh) 一种具有双电场调制的横向超结双扩散金属氧化物半导体场效应管
CN107564965B (zh) 一种横向双扩散mos器件
CN104851915A (zh) 槽栅型化合物半导体功率vdmos器件及提高其击穿电压的方法
CN104409334A (zh) 一种超结器件的制备方法
CN104112773A (zh) 一种垂直双扩散金属氧化物半导体场效应管
CN204102902U (zh) 线性间距分布固定电荷岛soi耐压结构及功率器件
CN108172618B (zh) 高k介质沟槽横向双扩散金属氧化物宽带隙半导体场效应管及其制作方法
CN107452806B (zh) 一种具有复合介质层纵向双扩散金属氧化物半导体场效应管及其制作方法
CN107046062B (zh) 一种具有半绝缘多晶硅层的纵向双扩散金属氧化物半导体场效应管
KR102258644B1 (ko) 개선된 게이트 유전 차폐를 갖는 실리콘 카바이드(SiC) 소자
CN104269441A (zh) 等间距固定电荷区soi耐压结构及soi功率器件
US9590093B2 (en) Semiconductor device
CN104112774A (zh) 一种横向双扩散金属氧化物半导体场效应管
CN204179089U (zh) 等间距固定电荷区soi耐压结构及soi功率器件
CN104518008A (zh) 一种结型场效应管
CN110190114B (zh) 一种栅控双极-场效应复合碳化硅垂直双扩散金属氧化物半导体晶体管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20141022

RJ01 Rejection of invention patent application after publication