CN104112774A - 一种横向双扩散金属氧化物半导体场效应管 - Google Patents
一种横向双扩散金属氧化物半导体场效应管 Download PDFInfo
- Publication number
- CN104112774A CN104112774A CN201410016547.0A CN201410016547A CN104112774A CN 104112774 A CN104112774 A CN 104112774A CN 201410016547 A CN201410016547 A CN 201410016547A CN 104112774 A CN104112774 A CN 104112774A
- Authority
- CN
- China
- Prior art keywords
- drift region
- metal oxide
- effect transistor
- oxide semiconductor
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000009792 diffusion process Methods 0.000 title claims abstract description 15
- 230000005669 field effect Effects 0.000 title claims abstract description 15
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 15
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 30
- 238000009413 insulation Methods 0.000 claims description 35
- 229920005591 polysilicon Polymers 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 11
- 230000008094 contradictory effect Effects 0.000 abstract description 7
- 230000005684 electric field Effects 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 6
- 238000009825 accumulation Methods 0.000 abstract description 4
- 230000015556 catabolic process Effects 0.000 abstract 2
- 238000005516 engineering process Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000012010 growth Effects 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及半导体器件领域，公开了一种横向双扩散金属氧化物半导体场效应管，其包含第一漂移区和位于第一漂移区表面的第二漂移区。第二漂移区的表面形成有至少一个凹槽，以增加漂移区的表面积，减小器件的比导通电阻。并设置栅绝缘层和栅极覆盖部分或全部第二漂移区，且栅绝缘层和多晶硅栅极依次填充凹槽，形成折叠的栅绝缘层和多晶硅栅极。在器件关断时，折叠多晶硅栅极具有的电场调制效应，提高了器件的击穿电压。而在器件开启时，可以在折叠栅绝缘层邻接漂移区的侧壁和顶部形成多层多数载流子积累层，降低漂移区的比导通电阻，实现完整的3D-RESURF效应，由此改善了击穿电压与比导通电阻之间的矛盾关系。
Description
技术领域
本发明涉及半导体器件领域，特别是涉及一种横向双扩散金属氧化物半导体场效应管。
背景技术
横向功率器件作为半导体功率器件与功率集成领域的基本单元结构，其凭借工艺兼容于超大规模集成电路（VLSI）的优势已广泛应用于功率集成电路领域，并且它很容易与其他控制电路、保护电路和逻辑电路集成。
其中，横向双扩散金属氧化物半导体场效应管（Lateral Double-diffusedMOS，简称“LDMOS”）是最常用的横向功率器件，如图1所示，现有的LDMOS包括：半导体衬底100；位于半导体衬底100表面且相互邻接的漂移区101和基区103；位于基区103表面的源区102；位于漂移区101表面的漏区104；位于源区102和漏区104之间，并与基区103和漂移区101邻接的栅绝缘层105；以及位于栅绝缘层105上方的栅极106。
LDMOS的理想性能是：低的导通电阻，以减少器件正向的传输损耗；高的击穿电压，以提高器件可允许的工作电压范围。前者需要承担击穿电压的漂移区为高掺杂，而后者需要漂移区为低掺杂。因此，LDMOS的击穿电压与比导通电阻之间为矛盾关系。
发明内容
本发明提供一种横向双扩散金属氧化物半导体场效应管，用以改善LDMOS的击穿电压与比导通电阻之间的矛盾关系。
为解决上述技术问题，本发明提供一种横向双扩散金属氧化物半导体场效应管，包括：
半导体衬底；
位于所述半导体衬底的表面且相互邻接的基区和漂移区；
位于所述基区表面的源区，以及位于所述漂移区表面的漏区；
位于源区和漏区之间，并与所述基区和漂移区邻接的栅绝缘层；
位于栅绝缘层上方的多晶硅栅极，其中，
所述漂移区包括第一漂移区和位于所述第一漂移区表面的第二漂移区；
所述第二漂移区的表面形成有至少一个凹槽；所述栅绝缘层和多晶硅栅极至少覆盖部分所述第二漂移区，且所述栅绝缘层和多晶硅栅极依次填充所述凹槽。
进一步地，所述第一漂移区的掺杂浓度低于所述第二漂移区的掺杂浓度。
进一步地，所述栅绝缘层和多晶硅栅极完全覆盖所述第二漂移区。
进一步地，所述第二漂移区的表面为圆形或矩形。
进一步地，当所述凹槽的个数大于等于3时，所述多个凹槽等间距分布在所述第二漂移区的表面。
进一步地，当所述凹槽的个数大于等于2时，所述多个凹槽的宽度相同。
进一步地，当所述凹槽的个数大于等于2时，所述多个凹槽的深度相同。
进一步地，所述栅绝缘层为氧化层。
本发明的上述技术方案的有益效果如下：
上述技术方案中，通过在部分漂移区的表面形成至少一个凹槽，以增加漂移区的表面积，减小器件的导通电阻。并设置栅绝缘层和多晶硅栅极覆盖部分或全部所述部分漂移区，且栅绝缘层和多晶硅栅极依次填充凹槽，从而形成了折叠的栅绝缘层和多晶硅栅极。其中，器件关断时，折叠多晶硅栅极具有的电场调制效应，提高了器件的击穿电压。而器件在开启状态时，可以在折叠栅绝缘层邻接漂移区的侧壁和顶部形成多层多数载流子积累层，降低漂移区的比导通电阻，实现完整的3D-RESURF效应，由此改善了LDMOS的击穿电压与比导通电阻之间的矛盾关系。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1表示现有技术中LDMOS的结构示意图；
图2表示本发明实施例中LDMOS的结构示意图；
图3表示图2的左视图；
图4表示图2沿A-A方向的剖视图。
具体实施方式
下面将结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
本发明提供一种LDMOS，通过结构的改进来改善击穿电压与比导通电阻之间的矛盾关系，实现高的击穿电压和低的比导通电阻。
结合图2-图4所示，本发明中的LDMOS包括：
半导体衬底10；
位于半导体衬底10的表面且相互邻接的基区5和漂移区；
位于基区5表面的源区3，以及位于所述漂移区表面的漏区4；
位于源区3和漏区4之间，并与基区5和所述漂移区邻接的栅绝缘层2；
位于栅绝缘层2上方的多晶硅栅极1。
其中，所述漂移区包括第一漂移区11和位于第一漂移区11表面的第二漂移区12。第二漂移区12的表面形成有至少一个凹槽13，以增加LDMOS漂移区的表面积，降低比导电电阻。栅绝缘层2和多晶硅栅极1至少覆盖部分第二漂移区12，且栅绝缘层2和多晶硅栅极1依次填充凹槽13，从而形成了折叠的栅绝缘层2和多晶硅栅极1。其中，器件关断时，折叠的多晶硅栅极1引入了额外的两个方向不同的新电场，通过电场调制第二漂移区12的浓度，提高了器件的击穿电压。器件在开启状态时，还可以在折叠栅绝缘层2邻接第二漂移区12的侧壁和顶部形成多层多数载流子积累层6，降低了第二漂移区12的导通电阻，实现完整的3D-RESURF效应，由此改善了LDMOS的击穿电压与比导通电阻之间的矛盾关系。
优选的，设置第一漂移区11的掺杂浓度低于第二漂移区12的掺杂浓度，用于进一步提高LDMOS的击穿电压。
在一个具体的实施例中，栅绝缘层2和多晶硅栅极1完全覆盖第二漂移区12，提高折叠栅绝缘层2和多晶硅栅极1对击穿电压和比导通电阻的调制效果。
其中，第二漂移区12的表面可以为规则的图形，如：圆形、矩形，也可以为不规则的图形。
进一步地，当凹槽13的个数大于3时，多个凹槽13等间距分布在第二漂移区12的表面，使得调制后的LDMOS体电场分布更加均匀。
进一步地，当凹槽13的个数大于2时，多个凹槽13的槽宽和槽深相同，同样可以使得调制后的LDMOS体电场分布更加均匀。
具体可以通过以下步骤形成本发明的LDMOS：
1）在P型轻掺杂的硅半导体衬底10上形成N型轻掺杂的第一漂移区11；
还可以用碳化硅、砷化镓、磷化铟、或者锗硅等半导体代替体硅。
2）刻蚀第一漂移区11，形成等间距分布的多个凹槽13，且多个凹槽13的宽度相同，深度相同，凹槽13以及凹槽13之间的区域形成第二漂移区的图案12；
其中，凹槽13的数量、间距、槽宽和槽深根据功率器件的具体导通特性、
击穿等特性的要求来具体设定。
第二漂移区12的掺杂浓度、高度、宽度或者厚度根据功率器件的具体导通特性、击穿等特性的要求具体设定。
3）在第一漂移区11表面生长薄的氧化层，刻蚀所述氧化层形成栅绝缘层2；
当然栅绝缘层2也可以为其他绝缘材质，如：氮化硅、氮氧化硅或其组合。
4）通过掺杂工艺形成P型轻掺杂基区5、N型重掺杂源区3、N型重掺杂漏区4，以及第二漂移区12。
具体的掺杂过程，现有技术中已有很成熟的技术，在此不再详述。
5）在栅绝缘层2上形成多晶硅层，刻蚀所述多晶硅层形成栅极1。
多晶硅栅极1的掺杂浓度、高度、宽度或者厚度根据功率器件的具体导通特性、击穿等特性的要求来具体设定。
本发明的技术方案，通过在部分漂移区的表面形成至少一个凹槽，可以成倍增加漂移区的表面积，减小器件的比导通电阻。并设置栅绝缘层和多晶硅栅极覆盖部分或全部所述部分漂移区，且栅绝缘层和多晶硅栅极依次填充凹槽，从而形成了折叠的栅绝缘层和多晶硅栅极。器件关断时，折叠多晶硅栅极具有的电场调制效应，提高了器件的击穿电压。而器件在开启状态时，可以在折叠栅绝缘层邻接漂移区的侧壁和顶部形成多层多数载流子积累层，降低漂移区的比导通电阻，实现完整的3D-RESURF效应，由此改善了LDMOS的击穿电压与比导通电阻之间的矛盾关系。并且本方案制造简单，工艺难度较低，可操作性较强。
下面以N沟道的LDMOS为例来具体介绍本发明实施例中LDMOS的结构，
N沟道的LDMOS包括：
P型轻掺杂硅半导体衬底10；
位于半导体衬底8的表面且相互邻接的基区5、第一漂移区11和第二漂移区12，第二漂移区12的表面形成有至少一个凹槽13，其中，基区5为P型轻掺杂，第一漂移区11和第二漂移区12为N型轻掺杂，且第一漂移区11的掺杂浓度低于第二漂移区12的掺杂浓度；
位于基区5表面的源区3，以及位于第一漂移区11表面的漏区4，其中，源区3和漏区4为N型重掺杂；
位于源区3和漏区4之间，并与基区5、第一漂移区11和第二漂移区12邻接的栅绝缘层2；
位于栅绝缘层2上方的多晶硅栅极1。
当然，本发明中的LDMOS也可以为P沟道，其结构与N沟道LDMOS相同，在此不再赘述。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本发明的保护范围。
Claims (8)
1.一种横向双扩散金属氧化物半导体场效应管，包括：
半导体衬底；
位于所述半导体衬底的表面且相互邻接的基区和漂移区；
位于所述基区表面的源区，以及位于所述漂移区表面的漏区；
位于源区和漏区之间，并与所述基区和漂移区邻接的栅绝缘层；
位于栅绝缘层上方的多晶硅栅极，其特征在于，
所述漂移区包括第一漂移区和位于所述第一漂移区表面的第二漂移区；
所述第二漂移区的表面形成有至少一个凹槽；所述栅绝缘层和多晶硅栅极至少覆盖部分所述第二漂移区，且所述栅绝缘层和多晶硅栅极依次填充所述凹槽。
2.根据权利要求1所述的横向双扩散金属氧化物半导体场效应管，其特征在于，所述第一漂移区的掺杂浓度低于所述第二漂移区的掺杂浓度。
3.根据权利要求1所述的横向双扩散金属氧化物半导体场效应管，其特征在于，所述栅绝缘层和多晶硅栅极完全覆盖所述第二漂移区。
4.根据权利要求1-3任一项所述的横向双扩散金属氧化物半导体场效应管，其特征在于，所述第二漂移区的表面为圆形或矩形。
5.根据权利要求1-3任一项所述的横向双扩散金属氧化物半导体场效应管，其特征在于，当所述凹槽的个数大于等于3时，所述多个凹槽等间距分布在所述第二漂移区的表面。
6.根据权利要求1-3任一项所述的横向双扩散金属氧化物半导体场效应管，其特征在于，当所述凹槽的个数大于等于2时，所述多个凹槽的宽度相同。
7.根据权利要求1-3任一项所述的横向双扩散金属氧化物半导体场效应管，其特征在于，当所述凹槽的个数大于等于2时，所述多个凹槽的深度相同。
8.根据权利要求1-3任一项所述的横向双扩散金属氧化物半导体场效应管，其特征在于，所述栅绝缘层为氧化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410016547.0A CN104112774A (zh) | 2014-01-14 | 2014-01-14 | 一种横向双扩散金属氧化物半导体场效应管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410016547.0A CN104112774A (zh) | 2014-01-14 | 2014-01-14 | 一种横向双扩散金属氧化物半导体场效应管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104112774A true CN104112774A (zh) | 2014-10-22 |
Family
ID=51709500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410016547.0A Pending CN104112774A (zh) | 2014-01-14 | 2014-01-14 | 一种横向双扩散金属氧化物半导体场效应管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104112774A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106129116A (zh) * | 2016-07-27 | 2016-11-16 | 西安电子科技大学 | 一种具有变k介质折叠横向双扩散金属氧化物半导体场效应管 |
| CN113224169A (zh) * | 2021-05-07 | 2021-08-06 | 电子科技大学 | 一种折叠栅氧化镓基场效应晶体管 |
| CN117790579A (zh) * | 2024-02-27 | 2024-03-29 | 合肥晶合集成电路股份有限公司 | 一种ldmos结构以及制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101388408A (zh) * | 2007-09-12 | 2009-03-18 | 东部高科股份有限公司 | 横向双扩散金属氧化物半导体器件 |
| CN100570890C (zh) * | 2004-07-01 | 2009-12-16 | 精工电子有限公司 | 使用沟槽结构的横向半导体器件及其制造方法 |
| US20120168766A1 (en) * | 2011-01-03 | 2012-07-05 | International Business Machines Corporation | Lateral extended drain metal oxide semiconductor field effect transistor (ledmosfet) with tapered dielectric plates to achieve a high drain-to-body breakdown voltage, a method of forming the transistor and a program storage device for designing the transistor |
-
2014
- 2014-01-14 CN CN201410016547.0A patent/CN104112774A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100570890C (zh) * | 2004-07-01 | 2009-12-16 | 精工电子有限公司 | 使用沟槽结构的横向半导体器件及其制造方法 |
| CN101388408A (zh) * | 2007-09-12 | 2009-03-18 | 东部高科股份有限公司 | 横向双扩散金属氧化物半导体器件 |
| US20120168766A1 (en) * | 2011-01-03 | 2012-07-05 | International Business Machines Corporation | Lateral extended drain metal oxide semiconductor field effect transistor (ledmosfet) with tapered dielectric plates to achieve a high drain-to-body breakdown voltage, a method of forming the transistor and a program storage device for designing the transistor |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106129116A (zh) * | 2016-07-27 | 2016-11-16 | 西安电子科技大学 | 一种具有变k介质折叠横向双扩散金属氧化物半导体场效应管 |
| CN113224169A (zh) * | 2021-05-07 | 2021-08-06 | 电子科技大学 | 一种折叠栅氧化镓基场效应晶体管 |
| CN113224169B (zh) * | 2021-05-07 | 2023-02-07 | 电子科技大学 | 一种折叠栅氧化镓基场效应晶体管 |
| CN117790579A (zh) * | 2024-02-27 | 2024-03-29 | 合肥晶合集成电路股份有限公司 | 一种ldmos结构以及制备方法 |
| CN117790579B (zh) * | 2024-02-27 | 2024-05-17 | 合肥晶合集成电路股份有限公司 | 一种ldmos结构以及制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105280711B (zh) | 电荷补偿结构及用于其的制造 | |
| US8217454B2 (en) | Semiconductor device | |
| US9461117B2 (en) | High voltage semiconductor device and method of manufacturing the same | |
| US20150087117A1 (en) | Power semiconductor device and method of manufacturing the same | |
| CN104254920A (zh) | 半导体装置及半导体装置的制造方法 | |
| US10438946B2 (en) | Semiconductor device and electrical apparatus | |
| TWI691075B (zh) | 具有改良的導通電阻値和改良的崩潰電壓的高電壓積體電路 | |
| US10121889B2 (en) | High voltage semiconductor device | |
| CN104425630A (zh) | 肖特基势垒二极管和用于制造肖特基势垒二极管的方法 | |
| US20150137230A1 (en) | Laterally diffused metal oxide semiconductor and manufacturing method thereof | |
| CN104112774A (zh) | 一种横向双扩散金属氧化物半导体场效应管 | |
| KR102424768B1 (ko) | Pldmos 트랜지스터 및 이의 제조 방법 | |
| US20170294505A1 (en) | Gate electrode structure and high voltage semiconductor device having the same | |
| US9722035B2 (en) | Method for manufacturing termination structure of semiconductor device | |
| KR101786668B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US20190131390A1 (en) | High voltage metal oxide semiconductor device and manufacturing method thereof | |
| US8080457B1 (en) | Fabrication method of power semiconductor structure with low gate charge | |
| US10008594B2 (en) | High voltage semiconductor device | |
| US20180083135A1 (en) | Semiconductor device having auxiliary electrode formed in field plate region | |
| JP6318721B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US20150364585A1 (en) | Power semiconductor device | |
| CN107768421B (zh) | 横向双扩散金属氧化半导体元件 | |
| CN104112773A (zh) | 一种垂直双扩散金属氧化物半导体场效应管 | |
| CN103296067B (zh) | 半导体结构及其形成方法 | |
| US20180190815A1 (en) | High voltage p-type lateral double-diffused metal oxide semiconductor field effect transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20141022 |