JP6318721B2 - 半導体装置および半導体装置の製造方法 - Google Patents

Description

本発明は、炭化珪素基板上に形成したスイッチングデバイスとして用いられる半導体装置および半導体装置の製造方法に関する。

図６は、従来のＮチャネルのＭＯＳＦＥＴを示す断面構造図である。Ｎ型の炭化珪素（以後、ＳｉＣ）基板１の表面にＮ型ＳｉＣ層２が積層形成される。Ｎ型ＳｉＣ層２の表面には、複数のＰ型領域３が形成され、Ｐ型領域３の表面にはＮ型ソース領域４とＰ型コンタクト領域５が形成される。また、Ｎ型ソース領域４とＰ型コンタクト領域５との表面にソース電極８が形成される。またＮ型ソース領域４の間のＰ型領域３とＮ型ＳｉＣ層２表面にゲート絶縁膜６を介してゲート電極７が形成される。また裏面側にはドレイン電極９が形成される。Ｐ型領域３は、ゲートパッド周辺（活性領域終端）部でソース電極８へとつながっている。

また、図７は、表面にＰ型ＳｉＣ層を用いて形成したＮチャネルＭＯＳＦＥＴを示す断面構造図である。Ｎ型ＳｉＣ基板１の表面にＮ型のＳｉＣ層２が積層形成され、Ｎ型ＳｉＣ層２表面に複数のＰ型ベース領域１０が形成される。Ｐ型ベース領域１０の表面にはＰ型ＳｉＣ層１１が形成される。また、Ｐ型ベース領域１０が形成されていないＮ型ＳｉＣ層２上のＰ型ＳｉＣ層１１にＮ型領域１２が形成され、さらにＰ型ＳｉＣ層１１の表面にはＮ型ソース領域４とＰ型コンタクト領域５形成される。また、Ｎ型ソース領域４とＰ型コンタクト領域５との表面にソース電極８が形成される。またＮ型ソース領域４の間のＰ型ＳｉＣ層１１とＮ型領域１２の表面にゲート絶縁膜６を介してゲート電極７が形成される。また裏面側には、ドレイン電極９が形成される。

図６および図７の構造のＭＯＳＦＥＴにおいて、ソース電極８に対しドレイン電極９に正の電圧が印可された状態でゲート電極７にゲートしきい値以下の電圧が印可されている場合には、Ｐ型領域３とＮ型ＳｉＣ層２、あるいはＰ型ＳｉＣ層１１とＮ型領域１２の間のＰＮ接合が逆バイアスされた状態であるため電流は流れない。一方、ゲート電極７にゲートしきい値以上の電圧を印可するとゲート電極７直下のＰ型領域３、またはＰ型ＳｉＣ層１１表面には反転層が形成されることにより電流が流れるため、ゲート電極７に印加する電圧によってＭＯＳＦＥＴのスイッチング動作を行うことができる。

従来のＭＯＳＦＥＴを所定条件でスイッチングさせたときの動的特性について、ゲートにしきい値以上の電圧が印加されドレイン電極に高電圧を印加した状態ではＭＯＳＦＥＴに大電流が印加され素子の安全動作領域を狭くする。このような大電流を抑える構造として、ゲート電圧により抵抗値が可変となる領域（不純物濃度を低濃度領域と高濃度領域とする）を用いることで、オン抵抗の増加なしに高破壊耐量を実現する技術がある（例えば、下記特許文献１参照。）。

特開平８−１８６２５４号公報

しかしながら、特許文献１に記載の構造では安全動作領域を調整することは可能であるが、炭化珪素を用いた場合には、炭化珪素の特性上、イオン注入の濃度により活性化率の変動が大きくなる、などの理由から安全動作領域の調整が困難となる。

この発明は、上述した従来技術による問題点を解消するため、ゲートＯＮ時の素子の抵抗をＭＯＳＦＥＴに印加される電流、電圧によって可変することができ、高い安全動作領域を容易に確保、および設計できる半導体装置および半導体装置の製造方法を提供することを目的とする。

上記目的を達成するため、本発明の半導体装置は、第１導電型炭化珪素基板と、前記第１導電型炭化珪素基板の表面に形成された低濃度の第１導電型炭化珪素層と、前記第１導電型炭化珪素層の表面層に選択的に形成された第２導電型の第１半導体領域と、前記第１半導体領域内に形成された第１導電型ソース領域と、前記第１半導体領域内に形成された高濃度の第２導電型の第２半導体領域と、前記第２半導体領域および前記第１導電型ソース領域に電気的に接続するソース電極と、前記第１導電型ソース領域から第１半導体領域を経由して前記第１導電型炭化珪素層に至る領域の上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記第１導電型炭化珪素基板の裏面側にドレイン電極を備えた半導体装置において、前記第１導電型ソース領域は、前記ソース電極の下部に配置された第１ソース領域と、前記第１ソース領域にチャネル長方向で隣接し、前記ゲート電極の下部に配置された第２ソース領域と、よりなり、前記第１ソース領域の不純物濃度は、前記第２ソース領域の不純物濃度より高く、前記第１ソース領域と前記第２ソース領域がチャネル幅方向に連続しており、前記チャネル幅方向の複数位置で前記第１ソース領域が前記チャネル長方向で前記第２ソース領域に突出した構造をとることを特徴とする。

また、前記第１ソース領域は、前記第２ソース領域に突出する矩形状、あるいは前記第２ソース領域に向かうにつれて傾斜状に形成されたことを特徴とする。

また、前記第１ソース領域は、前記第２ソース領域に突出した領域の表面側が高濃度に形成されたことを特徴とする。

また、本発明の半導体装置は、第１導電型炭化珪素基板と、前記第１導電型炭化珪素基板の表面に形成された低濃度の第１導電型炭化珪素層と、前記第１導電型炭化珪素層の表面層に選択的に形成された第２導電型の第１半導体領域と、前記第１導電型炭化珪素層の表面に形成された第２導電型炭化珪素層と、前記第２導電型炭化珪素層を深さ方向に貫通して前記第１導電型炭化珪素層に達する第１導電型の領域と、前記第２導電型炭化珪素層の、前記第１導電型の領域を除いた領域である第２導電型のベース領域と、前記第２導電型のベース領域内に形成された第１導電型ソース領域と、前記第２導電型のベース領域内に形成された高濃度の第２導電型の第２半導体領域と、前記第２半導体領域および前記第１導電型ソース領域に電気的に接続するソース電極と、前記第１導電型ソース領域から第２導電型のベース領域を経由して前記第１導電型炭化珪素層に至る領域の上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記第１導電型炭化珪素基板の裏面側にドレイン電極を備えた半導体装置において、前記第１導電型ソース領域は、前記ソース電極の下部に配置された第１ソース領域と、前記第１ソース領域にチャネル長方向で隣接し前記ゲート電極の下部に配置された第２ソース領域と、よりなり、前記第１ソース領域の不純物濃度は、前記第２ソース領域の不純物濃度より高く、前記第１ソース領域と前記第２ソース領域がチャネル幅方向に連続しており、前記チャネル幅方向の複数位置で前記第１ソース領域が前記チャネル長方向で突出した構造をとることを特徴とする。

また、本発明の半導体装置の製造方法は、第１導電型炭化珪素基板と、前記第１導電型炭化珪素基板の表面に形成された低濃度の第１導電型炭化珪素層と、前記第１導電型炭化珪素層の表面層に選択的に形成された第２導電型の第１半導体領域と、前記第１半導体領域内に形成された第１導電型ソース領域と、前記第１半導体領域内に形成された高濃度の第２導電型の第２半導体領域と、前記第２半導体領域および前記第１導電型ソース領域に電気的に接続するソース電極と、前記第１導電型ソース領域から第１半導体領域を経由して前記第１導電型炭化珪素層に至る領域の上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記第１導電型炭化珪素基板の裏面側にドレイン電極を備えた半導体装置の製造方法において、前記第１導電型ソース領域を、前記ソース電極の下部に配置された第１ソース領域と、前記第１ソース領域にチャネル長方向で隣接し、前記ゲート電極の下部に配置された第２ソース領域と、を有し、前記第１ソース領域の不純物濃度を前記第２ソース領域の不純物濃度より高く、かつ、前記第１ソース領域と前記第２ソース領域とをチャネル幅方向に連続して形成し、前記チャネル幅方向の複数位置で前記第１ソース領域を前記チャネル長方向に突出して形成する工程、を含むことを特徴とする。

また、本発明の半導体装置の製造方法は、第１導電型炭化珪素基板と、前記第１導電型炭化珪素基板の表面に形成された低濃度の第１導電型炭化珪素層と、前記第１導電型炭化珪素層の表面層に選択的に形成された第２導電型の第１半導体領域と、前記第１導電型炭化珪素層の表面に形成された第２導電型炭化珪素層と、前記第２導電型炭化珪素層を深さ方向に貫通して前記第１導電型炭化珪素層に達する第１導電型の領域と、前記第２導電型炭化珪素層の、前記第１導電型の領域を除いた領域である第２導電型のベース領域と、前記第２導電型のベース領域内に形成された第１導電型ソース領域と、前記第２導電型のベース領域内に形成された高濃度の第２導電型の第２半導体領域と、前記第２半導体領域および前記第１導電型ソース領域に電気的に接続するソース電極と、前記第１導電型ソース領域から第２導電型のベース領域を経由して前記第１導電型炭化珪素層に至る領域の上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記第１導電型炭化珪素基板の裏面側にドレイン電極を備えた半導体装置の製造方法において、前記第１導電型ソース領域を、前記ソース電極の下部に配置された第１ソース領域と、前記第１ソース領域にチャネル長方向で隣接し、前記ゲート電極の下部に配置された第２ソース領域と、を有し、前記第１ソース領域の不純物濃度を前記第２ソース領域の不純物濃度より高く、かつ、前記第１ソース領域と前記第２ソース領域とをチャネル幅方向に連続して形成し、前記チャネル幅方向の複数位置で前記第１ソース領域を前記チャネル長方向に突出して形成する工程、を含むことを特徴とする。

上記構成によれば、低電流領域においてはゲートへの電圧印加により誘起されたキャリアにより低抵抗となり通電損失を悪化せず、大電流領域にてソース領域の高濃度領域と低濃度領域の混在した領域でＭＯＳがオンした際の抵抗を大きくして電流の増加を抑制することができる。また、抵抗の大きさを高濃度領域と低濃度領域の混在の比率によって変化させることができるため、安全動作領域の調整が簡易な設計によって行うことができる。

本発明によれば、ゲートＯＮ時の素子の抵抗をＭＯＳＦＥＴに印加される電流、電圧によって可変することができ、高い安全動作領域を容易に確保、および設計できるようになる。

図１は、本発明の実施例１におけるＭＯＳＦＥＴを示す断面図である。 図２は、本発明の実施例１におけるＭＯＳＦＥＴを示す平面図である。 図３は、本発明の実施例１における電流−電圧特性を示す図表である。 図４は、本発明の実施例２におけるＭＯＳＦＥＴを示す断面図である。 図５は、本発明の実施例２におけるＭＯＳＦＥＴを示す平面図である。 図６は、従来のＮチャネルのＭＯＳＦＥＴを示す断面構造図である。 図７は、表面にＰ型ＳｉＣ層を用いて形成したＮチャネルＭＯＳＦＥＴを示す断面構造図である。

［実施例１］
図１は、本発明の実施例１におけるＭＯＳＦＥＴを示す断面図、図２は、本発明の実施例１におけるＭＯＳＦＥＴを示す平面図である。この実施例１では、第１導電型をＮ型、第２導電型をＰ型としているが、これと逆に第１導電型をＰ型、第２導電型をＮ型として形成することも可能である。

実施例１に示すＭＯＳＦＥＴは、例えば１×１０¹⁹ｃｍ^-3程度の不純物濃度で窒素がドーピングされたＮ型ＳｉＣ基板１の表面に、１．０×１０¹⁶ｃｍ^-3の不純物濃度で窒素がドーピングされた厚さ１０μｍのＮ型ＳｉＣ層２を形成する。Ｎ型ＳｉＣ層２の表面には、ドーパントをアルミニウムとし、不純物濃度が３．０×１０¹⁷ｃｍ^-3のＰ型領域３を複数形成する。

さらに、Ｐ型領域３の表面には、ドーパントをリンとし、不純物濃度が２．０×１０²⁰ｃｍ^-3の高濃度Ｎ型ソース領域４Ａと、不純物濃度が８．０×１０¹⁷ｃｍ^-3の低濃度Ｎ型ソース領域４Ｂを隣接して形成する。また、Ｐ型領域３の表面には、ドーパントをアルミニウムとし、不純物濃度が３．０×１０²⁰ｃｍ^-3のＰ型コンタクト領域５を高濃度Ｎ型ソース領域４Ａに隣接して形成する。そして、高濃度Ｎ型ソース領域４ＡとＰ型コンタクト領域５との表面にソース電極８を形成する。

さらに、Ｐ型領域３表面の低濃度Ｎ型ソース領域４Ｂと、別のＰ型領域３表面の低濃度Ｎ型ソース領域４Ｂとに挟まれた別のＰ型領域３は、Ｎ型ＳｉＣ層２の表面のゲート絶縁膜６を介してゲート電極７と絶縁されている。また、Ｎ型ＳｉＣ基板１の裏面側にはドレイン電極９が形成される。

ここで、活性領域ＭＯＳＦＥＴの形成は図７に示す従来と同様に形成されているが、ソース領域は、高濃度Ｎ型ソース領域４Ａと、低濃度Ｎ型ソース領域４Ｂとを分けて構成している。

そして、図２の平面図に示すように、高濃度Ｎ型ソース領域４Ａの一部は、低濃度Ｎ型ソース領域４Ｂに突出した（面方向に突出して低濃度Ｎ型ソース領域４Ｂに入り込んだ）構造となっている。高濃度Ｎ型ソース領域４Ａの突出した部分の幅３００と、低濃度Ｎ型ソース領域４Ｂの幅（高濃度Ｎ型ソース領域４Ａ突出部分の間の低濃度Ｎ型ソース領域４Ｂの幅）３０１は、相互に変更可能である。

図３は、本発明の実施例１における電流−電圧特性を示す図表である。横軸は電圧、縦軸は電流である。

例えば、従来の低濃度Ｎ型ソース領域のないソース濃度一定の構造で作製した半導体素子では、図３の実線で示すように、安全動作電流の最大電流値を簡単に超えてしまう。また、従来の技術で作られる高濃度Ｎ型ソース領域４Ａと、低濃度Ｎ型ソース領域４Ｂとを平行に組み込んだ（単に隣接させた）ソース濃度２種（旧構造）で作成した半導体素子では、図３の破線で示すように、高電圧側で抵抗が上がり安全動作領域の最大電流値以下での電圧動作範囲が広くなるが、定格電流を流す時の電圧が高くなり、結果的にオン抵抗が上昇する。

しかし、本発明の高濃度Ｎ型ソース領域４Ａを低濃度Ｎ型ソース領域４Ｂへ突出させた構造（新構造）にすると、図３の点線で示すように、定格電流を流した時のオン抵抗をそのままに安全動作電流が流れるまでの電圧を上げることができ、性能をそのままに安全動作領域を広げることが可能となる。また、この高電流側の抵抗成分は、高濃度Ｎ型ソース領域４Ａの突出した部分の幅３００と低濃度Ｎ型ソース領域４Ｂの幅３０１の割合を変えることで簡単に調整できる。

Ｎ型ソース領域を形成する際のイオン種は異なって構成しても構わない。例えば、高濃度Ｎ型ソース領域４ＡはＰイオンにより注入され、低濃度Ｎ型ソース領域４ＢはＮイオンにより注入される。

高濃度Ｎ型ソース領域４Ａの一部は、低濃度Ｎ型ソース領域４Ｂに突出した構造は、図２に示した矩形以外の構造でも構わない。例えば、ソース電極側と反対側に向かうにつれて狭くなる傾斜形状の構造でもよい。

また、高濃度Ｎ型ソース領域４Ａの一部は、低濃度Ｎ型ソース領域４Ｂに突出した領域の濃度について、表面側を高濃度にした構造でも構わない。例えば、実施例１（図３の点線）の特性は、高濃度Ｎ型ソース領域４Ａの表面側０．２μｍまでの深さの濃度が２．０×１０²⁰ｃｍ^-3で、それより深い領域の濃度が８．０×１０¹⁷ｃｍ^-3となっている。また、高濃度Ｎ型ソース領域４Ａの突出部分は、低濃度Ｎ型ソース領域４Ｂを突き抜けてＰ型領域３に接触してもよい。例えば、図２に示した低濃度Ｎ型ソース領域４Ｂのみの抵抗領域２０１の幅が０μｍとなってもよい。

以上のように形成されたＭＯＳＦＥＴにおいて、ゲートにしきい値以上の電圧を印加すると、ドレイン電極９に電圧が印加され電流が流れる。このとき、ゲート下に配置されている低濃度Ｎ型ソース領域４Ｂは、ゲート電圧によって電子が引き寄せられキャリア濃度が上がることで抵抗が下がり、高濃度Ｎ型ソース領域４Ａと同程度の低い抵抗となる。このため、小さい電流領域では、図２に示した高濃度Ｎ型ソース領域４Ａのみの抵抗領域２００から高濃度Ｎ型ソース領域４Ａと低濃度Ｎ型ソース領域４Ｂの混在領域２０２を通り、ゲート下に設置してある低濃度Ｎ型ソース領域４Ｂのみの抵抗領域２０１をゲートに電圧を印加する状態で通過することで通常とほとんど遜色のない電位ドロップ（電圧降下）となる。

しかし、大電流を印加すると、低濃度Ｎ型ソース領域４Ｂのうちの高濃度Ｎ型ソース領域４Ａ側とその反対側の電圧ドロップが大きくなり、低濃度Ｎ型ソース領域４Ｂのうちの高濃度Ｎ型ソース領域４Ａ側とその反対側の電位とゲート電圧との差が小さくなることで、低濃度Ｎ型ソース領域４Ｂのキャリア濃度が減るため抵抗が高くなり電流が流れにくくなる。このためＭＯＳＦＥＴにしきい値Ｖｔｈ以上のゲート電圧が印加され、ドレインに高電流が印加された状態において、ＭＯＳＦＥＴに流れる電流を抑制することができ（図３参照）、損失低減が図れ、素子の安全動作領域を広げることが可能となる。

［実施例２］
図４は、本発明の実施例２におけるＭＯＳＦＥＴを示す断面図、図５は、本発明の実施例２におけるＭＯＳＦＥＴを示す平面図である。図５に示す平面で見て、Ｐ型コンタクト領域５を中心にとして、高濃度Ｎ型ソース領域４Ａが多角形に（図示の例では６角形でかつ各辺から突出部が突出）形成され、高濃度Ｎ型ソース領域４Ａを囲むように多角形（６角形）の低濃度Ｎ型ソース領域４Ｂが形成され、低濃度Ｎ型ソース領域４Ｂの周囲に６角形のＰ型領域１１が位置し、各Ｐ型領域１１間には、Ｎ型領域１２が設けられている。

実施例２に示すＭＯＳＦＥＴは、例えば、１×１０¹⁹ｃｍ^-3程度の不純物濃度で窒素がドーピングされたＮ型ＳｉＣ基板１の表面に、１．０×１０¹⁶ｃｍ^-3の不純物濃度で窒素がドーピングされた厚さ１０μｍのＮ型ＳｉＣ層２を形成する。Ｎ型ＳｉＣ層２の表面には、ドーパントをアルミニウムとし、不純物濃度が３．０×１０¹⁸ｃｍ^-3のＰ型ベース領域１０を複数形成する。

さらに、Ｐ型ベース領域１０の表面には、ドーパントをアルミニウムとし、不純物濃度が５．０×１０¹⁵ｃｍ^-3、厚さ０．５μｍのＰ型領域（Ｐ型ＳｉＣ層）１１を形成する。Ｐ型ＳｉＣ層１１の表面には、ドーパントをリンとし、不純物濃度が２．０×１０²⁰ｃｍ^-3の高濃度Ｎ型ソース領域４Ａと不純物濃度が２．０×１０¹⁷ｃｍ^-3の低濃度Ｎ型ソース領域４Ｂを隣接して形成する。また、Ｐ型ＳｉＣ層１１の表面には、ドーパントをアルミニウムとし、不純物濃度が３．０×１０²⁰ｃｍ^-3のＰ型コンタクト領域５を高濃度Ｎ型ソース領域４Ａに隣接して形成する。そして、高濃度Ｎ型ソース領域４ＡとＰ型コンタクト領域５との表面にソース電極８を形成する。

さらに、Ｐ型領域１１表面の低濃度Ｎ型ソース領域４Ｂと、別のＰ型領域３表面の低濃度Ｎ型ソース領域４Ｂとに挟まれた別のＰ型領域１１は、Ｎ型ＳｉＣ層２の表面のゲート絶縁膜６を介してゲート電極７と絶縁される。また、Ｎ型ＳｉＣ基板１の裏面側にはドレイン電極９が形成される。以上の実施例２のＭＯＳＦＥＴにおいても、実施例１と同様の特性（図３参照）を示す。

以上説明した実施例１，２は、ＭＯＳＦＥＴのソース領域に濃度の異なる領域を設け、低濃度領域を高濃度領域のソース電極側と反対側に配置し、高濃度領域の一部を低濃度領域に突出させる構造とした。これにより、ゲートＯＮ時の素子の抵抗をＭＯＳＦＥＴに印加される電流、電圧によって可変することができ、高い安全動作領域を容易に確保できるようになる。また、抵抗の大きさを高濃度領域と低濃度領域の混在の比率によって変化させることができるため、安全動作領域の調整を簡易な設計により得ることができるようになる。

以上のように、本発明にかかる半導体装置および半導体装置の製造方法は、電力変換装置や種々の産業用機械などの電源装置などに使用される高耐圧半導体装置に有用である。

１ Ｎ型炭化珪素基板
２ Ｎ型炭化珪素層
３ Ｐ型領域
４ Ｎ型ソース領域
４Ａ 高濃度Ｎ型ソース領域
４Ｂ 低濃度Ｎ型ソース領域
５ Ｐ型コンタクト領域
６ ゲート絶縁膜
７ ゲート電極
８ ソース電極
９ ドレイン電極
１０ Ｐ型ベース領域
１１ Ｐ型炭化珪素層
１２ Ｎ型領域
２００ 高濃度Ｎ型ソース領域４Ａのみの抵抗領域
２０１ 低濃度Ｎ型ソース領域４Ｂのみの抵抗領域
２０２ 高濃度Ｎ型ソース領域４Ａと低濃度Ｎ型ソース領域４Ｂの混在領域
３００ 高濃度Ｎ型ソース領域４Ａ突出部分の幅
３０１ 高濃度Ｎ型ソース領域４Ａ突出部分の低濃度Ｎ型ソース領域４Ｂの幅

Claims (6)

1. 第１導電型炭化珪素基板と、前記第１導電型炭化珪素基板の表面に形成された低濃度の第１導電型炭化珪素層と、前記第１導電型炭化珪素層の表面層に選択的に形成された第２導電型の第１半導体領域と、前記第１半導体領域内に形成された第１導電型ソース領域と、前記第１半導体領域内に形成された高濃度の第２導電型の第２半導体領域と、前記第２半導体領域および前記第１導電型ソース領域に電気的に接続するソース電極と、前記第１導電型ソース領域から第１半導体領域を経由して前記第１導電型炭化珪素層に至る領域の上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記第１導電型炭化珪素基板の裏面側にドレイン電極を備えた半導体装置において、
   前記第１導電型ソース領域は、前記ソース電極の下部に配置された第１ソース領域と、
   前記第１ソース領域にチャネル長方向で隣接し、前記ゲート電極の下部に配置された第２ソース領域と、よりなり、
   前記第１ソース領域の不純物濃度は、前記第２ソース領域の不純物濃度より高く、前記第１ソース領域と前記第２ソース領域がチャネル幅方向に連続しており、前記チャネル幅方向の複数位置で前記第１ソース領域が前記チャネル長方向で前記第２ソース領域に突出した構造をとる
   ことを特徴とする半導体装置。
2. 前記第１ソース領域は、前記第２ソース領域に突出する矩形状、あるいは前記第２ソース領域に向かうにつれて傾斜状に形成されたことを特徴とする請求項１に記載の半導体装置。
3. 前記第１ソース領域は、前記第２ソース領域に突出した領域の表面側が高濃度に形成されたことを特徴とする請求項１または２に記載の半導体装置。
4. 第１導電型炭化珪素基板と、前記第１導電型炭化珪素基板の表面に形成された低濃度の第１導電型炭化珪素層と、前記第１導電型炭化珪素層の表面層に選択的に形成された第２導電型の第１半導体領域と、前記第１導電型炭化珪素層の表面に形成された第２導電型炭化珪素層と、前記第２導電型炭化珪素層を深さ方向に貫通して前記第１導電型炭化珪素層に達する第１導電型の領域と、前記第２導電型炭化珪素層の、前記第１導電型の領域を除いた領域である第２導電型のベース領域と、前記第２導電型のベース領域内に形成された第１導電型ソース領域と、前記第２導電型のベース領域内に形成された高濃度の第２導電型の第２半導体領域と、前記第２半導体領域および前記第１導電型ソース領域に電気的に接続するソース電極と、前記第１導電型ソース領域から第２導電型のベース領域を経由して前記第１導電型炭化珪素層に至る領域の上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記第１導電型炭化珪素基板の裏面側にドレイン電極を備えた半導体装置において、
   前記第１導電型ソース領域は、前記ソース電極の下部に配置された第１ソース領域と、
   前記第１ソース領域にチャネル長方向で隣接し前記ゲート電極の下部に配置された第２ソース領域と、よりなり、
   前記第１ソース領域の不純物濃度は、前記第２ソース領域の不純物濃度より高く、前記第１ソース領域と前記第２ソース領域がチャネル幅方向に連続しており、前記チャネル幅方向の複数位置で前記第１ソース領域が前記チャネル長方向で突出した構造をとる
   ことを特徴とする半導体装置。
5. 第１導電型炭化珪素基板と、前記第１導電型炭化珪素基板の表面に形成された低濃度の第１導電型炭化珪素層と、前記第１導電型炭化珪素層の表面層に選択的に形成された第２導電型の第１半導体領域と、前記第１半導体領域内に形成された第１導電型ソース領域と、前記第１半導体領域内に形成された高濃度の第２導電型の第２半導体領域と、前記第２半導体領域および前記第１導電型ソース領域に電気的に接続するソース電極と、前記第１導電型ソース領域から第１半導体領域を経由して前記第１導電型炭化珪素層に至る領域の上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記第１導電型炭化珪素基板の裏面側にドレイン電極を備えた半導体装置の製造方法において、
   前記第１導電型ソース領域を、前記ソース電極の下部に配置された第１ソース領域と、
   前記第１ソース領域にチャネル長方向で隣接し、前記ゲート電極の下部に配置された第２ソース領域と、を有し、前記第１ソース領域の不純物濃度を前記第２ソース領域の不純物濃度より高く、かつ、前記第１ソース領域と前記第２ソース領域とをチャネル幅方向に連続して形成し、前記チャネル幅方向の複数位置で前記第１ソース領域を前記チャネル長方向に突出して形成する工程、
   を含むことを特徴とする半導体装置の製造方法。
6. 第１導電型炭化珪素基板と、前記第１導電型炭化珪素基板の表面に形成された低濃度の第１導電型炭化珪素層と、前記第１導電型炭化珪素層の表面層に選択的に形成された第２導電型の第１半導体領域と、前記第１導電型炭化珪素層の表面に形成された第２導電型炭化珪素層と、前記第２導電型炭化珪素層を深さ方向に貫通して前記第１導電型炭化珪素層に達する第１導電型の領域と、前記第２導電型炭化珪素層の、前記第１導電型の領域を除いた領域である第２導電型のベース領域と、前記第２導電型のベース領域内に形成された第１導電型ソース領域と、前記第２導電型のベース領域内に形成された高濃度の第２導電型の第２半導体領域と、前記第２半導体領域および前記第１導電型ソース領域に電気的に接続するソース電極と、前記第１導電型ソース領域から第２導電型のベース領域を経由して前記第１導電型炭化珪素層に至る領域の上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記第１導電型炭化珪素基板の裏面側にドレイン電極を備えた半導体装置の製造方法において、
   前記第１導電型ソース領域を、前記ソース電極の下部に配置された第１ソース領域と、
   前記第１ソース領域にチャネル長方向で隣接し、前記ゲート電極の下部に配置された第２ソース領域と、を有し、前記第１ソース領域の不純物濃度を前記第２ソース領域の不純物濃度より高く、かつ、前記第１ソース領域と前記第２ソース領域とをチャネル幅方向に連続して形成し、前記チャネル幅方向の複数位置で前記第１ソース領域を前記チャネル長方向に突出して形成する工程、
   を含むことを特徴とする半導体装置の製造方法。

Images