JP2020113566A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2020113566A
JP2020113566A JP2019000956A JP2019000956A JP2020113566A JP 2020113566 A JP2020113566 A JP 2020113566A JP 2019000956 A JP2019000956 A JP 2019000956A JP 2019000956 A JP2019000956 A JP 2019000956A JP 2020113566 A JP2020113566 A JP 2020113566A
Authority
JP
Japan
Prior art keywords
region
body contact
semiconductor substrate
semiconductor device
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019000956A
Other languages
English (en)
Other versions
JP7192504B2 (ja
Inventor
洋平 岩橋
Yohei Iwahashi
洋平 岩橋
克博 朽木
Katsuhiro Kuchiki
克博 朽木
泰 浦上
Yasushi Uragami
泰 浦上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2019000956A priority Critical patent/JP7192504B2/ja
Publication of JP2020113566A publication Critical patent/JP2020113566A/ja
Application granted granted Critical
Publication of JP7192504B2 publication Critical patent/JP7192504B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】ボディコンタクト領域を形成するためのマスクのマスクずれ及びコンタクトホールを形成するためのマスクのマスクずれに抗して電気的特性が安定することができる半導体装置を提供する。【解決手段】半導体装置では、複数のボディコンタクト領域の少なくとも一部が、半導体基板の一方の主面に対して直交する方向から見たときに、トレンチゲートの側面に向けて先細りとなる形態を有している。半導体装置ではさらに、半導体基板の一方の主面に対して直交する方向から見たときに、前記一方の主面のコンタクトホールの形成範囲に含まれる面積が、複数のボディコンタクト領域の少なくとも一部と複数のボディコンタクト領域の他の少なくとも一部の間で異なっている。【選択図】図2

Description

本明細書が開示する技術は、トレンチゲートを備える半導体装置に関する。
トレンチゲートを備える半導体装置は、半導体基板の一方の主面にn型のソース領域とp型のボディコンタクト領域を備えている。ソース領域とボディコンタクト領域は、隣り合うトレンチゲートの間に配置されており、層間絶縁膜のコンタクトホールを介してソース電極に接触している。
特許文献1に開示される半導体装置は、半導体基板の一方の主面に対して直交する方向から見たときに、トレンチゲートの長手方向に対して直交する方向に伸びているソース領域とボディコンタクト領域を備えている。この半導体装置では、コンタクトホールを形成するためのマスクのマスクずれ(トレンチゲートの長手方向に対して直交する方向におけるマスクずれ)が生じても、コンタクトホールに露出するソース領域とボディコンタクト領域の面積が一定となり、これら領域とソース電極の間で安定したコンタクトが得られることが記載されている。
特開2012−23291号公報
特許文献1の技術では、ボディコンタクト領域がトレンチゲートの側面に接触していることから、チャネル面積が低下するという問題がある。このようなチャネル面積の低下を避けるためには、ボディコンタクト領域をトレンチゲートの側面から離れて配置させることが望ましい。しかしながら、トレンチゲートの側面から離れた位置にボディコンタクト領域を形成すると、ボディコンタクト領域を形成するためのマスクのマスクずれ及びコンタクトホールを形成するためのマスクのマスクずれに基づいて半導体装置の電気的特性が変動するという問題がある。例えば、ボディコンタクト領域を形成するためのマスクのマスクずれによってボディコンタクト領域がトレンチゲートの側面に接触して形成されると、チャネル面積が低下し、半導体装置のオン抵抗が増加してしまう。また、コンタクトホールを形成するためのマスクのマスクずれが生じると、ボディコンタクト領域とソース電極の接触面積が変動し、これらの間のコンタクト抵抗が増加してしまう。
本願明細書は、ボディコンタクト領域を形成するためのマスクのマスクずれ及びコンタクトホールを形成するためのマスクのマスクずれに抗して電気的特性が安定することができる半導体装置を提供する。
本明細書が開示する半導体装置の一実施形態は、半導体基板と、前記半導体基板の一方の主面に設けられており、前記一方の主面に対して直交する方向から見たときに少なくとも一方向に沿って伸びている複数のトレンチゲートと、を備えることができる。前記半導体基板は、隣り合う前記トレンチゲートの間であって前記一方の主面に設けられている第1導電型のソース領域と、隣り合う前記トレンチゲートの間であって前記一方の主面に設けられており、前記ソース領域に隣接して配置されている第2導電型の複数のボディコンタクト領域と、を有することができる。前記複数のボディコンタクト領域の少なくとも一部は、前記一方の主面に対して直交する方向から見たときに、前記トレンチゲートの側面に向けて先細りとなる形態を有している。前記一方の主面に対して直交する方向から見たときに、前記一方の主面のコンタクトホールの形成範囲に含まれる面積が、前記複数のボディコンタクト領域の少なくとも一部と前記複数のボディコンタクト領域の他の少なくとも一部の間で異なっている。ここで、前記複数のボディコンタクト領域の少なくとも一部は、隣り合うトレンチゲートのうちの少なくとも一方のトレンチゲートの側面に向けて先細りとなるように形成されていればよい。また、先細りの形態では、その先端が必ずしも角を有する形態でなくてもよく、全体として前記トレンチゲートの側面に向けて細くなる限りにおいて、その先端が前記トレンチゲートの側面に対して平行な辺であってもよい。
上記実施形態の半導体装置では、前記複数のボディコンタクト領域の少なくとも一部が、前記一方の主面に対して直交する方向から見たときに、前記トレンチゲートの側面に向けて先細りとなる形態を有している。このため、前記複数のボディコンタクト領域を形成するためのマスクのマスクずれが生じても、前記ボディコンタクト領域と前記トレンチゲートの側面の接触面積が急激に増加することが抑えられ、前記半導体装置の電気的特性が急激に変動することが抑えられる。さらに、上記実施形態の半導体装置では、前記一方の主面に対して直交する方向から見たときに、前記一方の主面のコンタクトホールの形成範囲に含まれる面積が、前記複数のボディコンタクト領域の少なくとも一部と前記複数のボディコンタクト領域の他の少なくとも一部の間で異なっている。このため、前記コンタクトホールを形成するためのマスクのマスクずれが生じても、前記コンタクトホールに露出する前記複数のボディコンタクト領域の面積が急激に変動することが抑えられ、前記半導体装置の電気的特性が急激に変動することが抑えられる。
本実施形態の半導体装置の要部断面図を模式的に示しており、図2のI-I線に対応した要部断面図である。 本実施形態の半導体装置の要部平面図を模式的に示しており、半導体基板の表面上に設けられている層間絶縁膜及びソース電極を取り除いた要部平面図である。 図2に対応した要部平面図を模式的に示しており、複数のボディコンタクト領域を形成するためのマスクのマスクずれが生じた場合の要部平面図である。 図2に対応した要部平面図を模式的に示しており、複数のボディコンタクト領域を形成するためのマスクのマスクずれ及びコンタクトホールを形成するためのマスクのマスクずれの双方が生じた場合の要部平面図である。 本実施形態の半導体装置の変形例の要部平面図を模式的に示しており、半導体基板の表面上に設けられている層間絶縁膜及びソース電極を取り除いた要部平面図である。 本実施形態の半導体装置の変形例の要部平面図を模式的に示しており、半導体基板の表面上に設けられている層間絶縁膜及びソース電極を取り除いた要部平面図である。 本実施形態の半導体装置の変形例の要部平面図を模式的に示しており、半導体基板の表面上に設けられている層間絶縁膜及びソース電極を取り除いた要部平面図である。 本実施形態の半導体装置の変形例の要部平面図を模式的に示しており、半導体基板の表面上に設けられている層間絶縁膜及びソース電極を取り除いた要部平面図である。
図1に示されるように、半導体装置1は、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)と称されるパワー半導体素子であり、半導体基板10、半導体基板10の裏面10aを被覆するドレイン電極22、半導体基板10の表面10bを被覆するソース電極24及び半導体基板10の表層部に設けられている複数のトレンチゲート30を備えている。図2に示されるように、複数のトレンチゲート30の各々は、半導体基板10の表面10bに対して直交する方向から見たときに(以下、「平面視したときに」という)、一方向(この例では、y方向)に沿って伸びている。このように、複数のトレンチゲート30は、ストライプ状に配置されている。
図1に示されるように、半導体基板10は、炭化珪素(SiC)を材料とする基板であり、n+型のドレイン領域11、n型のドリフト領域12、p型の電界緩和領域13、n+型のJFET抵抗低減領域14、p型のボディ領域15、n+型のソース領域16及びp+型のボディコンタクト領域17を有している。
ドレイン領域11は、半導体基板10の裏層部に配置されており、半導体基板10の裏面10aに露出するように設けられている。ドレイン領域11は、後述するドリフト領域12がエピタキシャル成長するための下地基板でもある。ドレイン領域11は、半導体基板10の裏面10aを被覆するドレイン電極22にオーミック接触している。
ドリフト領域12は、ドレイン領域11上に設けられている。ドリフト領域12は、エピタキシャル成長技術を利用して、ドレイン領域11の表面から結晶成長して形成される。ドリフト領域12の不純物濃度は、半導体基板10の厚み方向に一定である。
電界緩和領域13は、トレンチゲート30の底面を覆うように設けられており、トレンチゲート30の底面に集中する電界を緩和することができる。この断面では、電界緩和領域13がドリフト領域12及びJFET抵抗低減領域14によってボディ領域15から隔てられている。しかしながら、図示しない断面において、電界緩和領域13がボディ領域15に接続されていてもよい。電界緩和領域13は、イオン注入技術を利用して、トレンチゲート30を形成するためのトレンチの底面に向けてアルミニウムをイオン注入し、そのトレンチの底面に形成される。
JFET抵抗低減領域14は、ドリフト領域12とボディ領域15の間に設けられており、ドリフト領域12とボディ領域15を隔てており、ドリフト領域12よりもn型不純物の濃度が濃い領域である。JFET抵抗低減領域14は、隣り合うトレンチゲート30の間において、一方のトレンチゲート30の側面から他方のトレンチゲート30の側面まで伸びている。JFET抵抗低減領域14は、イオン注入技術を利用して、半導体基板10の表面10bに向けて窒素をイオン注入し、ドリフト領域12とボディ領域15の双方に接する位置に形成される。
ボディ領域15は、JFET抵抗低減領域14上に設けられており、半導体基板10の表層部に配置されている。ボディ領域15は、隣り合うトレンチゲート30の間において、一方のトレンチゲート30の側面から他方のトレンチゲート30の側面まで伸びている。ボディ領域15は、イオン注入技術を利用して、半導体基板10の表面10bに向けてアルミニウムをイオン注入し、半導体基板10の表層部に形成される。
ソース領域16は、ボディ領域15上に設けられており、半導体基板10の表層部に配置されており、半導体基板10の表面10bに露出している。ソース領域16は、ボディ領域15によってJFET抵抗低減領域14から隔てられている。ソース領域16は、隣り合うトレンチゲート30の間に配置されており、トレンチゲート30の側面に接している。ソース領域16は、半導体基板10の表面10b上に設けられている層間絶縁膜36に形成されているコンタクトホール36aに露出しており、そのコンタクトホール36aを介して半導体基板10の表面10bを被覆するソース電極24にオーミック接触している。ソース領域16は、イオン注入技術を利用して、半導体基板10の表面10bに向けて窒素をイオン注入し、半導体基板10の表層部に形成される。
ボディコンタクト領域17は、ボディ領域15上に設けられており、半導体基板10の表層部に配置されており、半導体基板10の表面10bに露出しており、ボディ領域15よりもp型不純物の濃度が濃い領域である。ボディコンタクト領域17は、隣り合うトレンチゲート30の間に配置されており、ソース領域16に隣接している。ボディコンタクト領域17も、層間絶縁膜36のコンタクトホール36aに露出しており、そのコンタクトホール36aを介してソース電極24にオーミック接触している。ボディコンタクト領域17は、イオン注入技術を利用して、半導体基板10の表面10bに向けてアルミニウムをイオン注入し、半導体基板10の表層部に形成される。
図2に示されるように、隣り合うトレンチゲート30の間に複数のボディコンタクト領域17が配置されている。複数のボディコンタクト領域17の各々は、平面視したときに、同一形態であって矩形状の形態を有しており、2組の対頂点のうちの一方の組がトレンチゲート30の長手方向に沿って対向するように配置(対頂点の組を結ぶ線がトレンチゲート30の長手方向に対して平行となるように配置)されており、2組の対頂点のうちの他方の組がトレンチゲート30の長手方向に対して直交する方向に沿って対向するように配置(対頂点の組を結ぶ線がトレンチゲート30の長手方向に対して直交するように配置)されている。このため、複数のボディコンタクト領域17の各々は、平面視したときに、トレンチゲート30の側面に向けて先細りの形態を有している。なお、この例では、複数のボディコンタクト領域17の各々が矩形状であるが、この例に代えて、他の形態、例えばひし形であってもよい。この場合、2組の対頂点のうちの鋭角となる組がトレンチゲート30の長手方向に対して直交する方向に沿って対向するように配置されていてもよい。
図2に示される破線は、層間絶縁膜36に形成されているコンタクトホール36aの形成範囲を示している。複数のボディコンタクト領域17は、トレンチゲート30の長手方向に沿って平行となるように整列していないことから、コンタクトホール36aの形成範囲に含まれる面積が、隣り合うボディコンタクト領域17の間で異なっている。例えば、符号17aで示されるボディコンタクト領域は、コンタクトホール36aの形成範囲に含まれる面積が比較的に大きい。そのボディコンタクト領域17aに隣り合う符号17bのボディコンタクト領域は、コンタクトホール36aの形成範囲に含まれる面積が比較的に小さい。
トレンチゲート30は、半導体基板10の表面10bから半導体基板10の深さ方向(紙面上下方向)に沿って伸びており、ゲート絶縁膜32及びゲート電極34を有している。トレンチゲート30は、ソース領域16とボディ領域15とJFET抵抗低減領域14を貫通してドリフト領域12に達している。ゲート絶縁膜32は、酸化シリコンである。ゲート電極34は、ゲート絶縁膜32で被覆されており、不純物を含むポリシリコンである。
次に、図1を参照し、半導体装置1の動作を説明する。ドレイン電極22に正電圧が印加され、ソース電極24が接地され、トレンチゲート30のゲート電極34が接地されていると、半導体装置1はオフである。半導体装置1では、電界緩和領域13がトレンチゲート30の底面を覆うように設けられている。このため、トレンチゲート30の底面のゲート絶縁膜32における電界集中が緩和され、半導体装置1は高い耐圧を有することができる。
ドレイン電極22に正電圧が印加され、ソース電極24が接地され、トレンチゲート30のゲート電極34にソース電極24よりも正となる閾値電圧以上の電圧が印加されていると、半導体装置1はオンである。このとき、ソース領域16とJFET抵抗低減領域14を隔てるボディ領域15のうちのトレンチゲート30の側面に対向する部分に反転層が形成される。ソース領域16から供給される電子は、その反転層を経由してJFET抵抗低減領域14に達する。JFET抵抗低減領域14に達した電子は、JFET抵抗低減領域14を経由してドリフト領域12に流れる。このようなJFET抵抗低減領域14が設けられていると、電界緩和領域13からドリフト領域12内に伸びてくる空乏層を迂回するように電流が流れることができる。このため、このような空乏層による抵抗の増加、即ち、JFET抵抗の増加が抑えられる。このように、半導体装置1は、トレンチゲート30のピッチ幅が狭い微細化構造に適した構造を有している。
図3に、複数のボディコンタクト領域17を形成するためのマスクのマスクずれにより、複数のボディコンタクト領域17がx軸方向の正の向きに位置ずれして形成された場合を示す。この場合、図3の円状破線で囲まれた部分で示されるように、ボディコンタクト領域17の一部がトレンチゲート30の側面に接触して形成されてしまう。このように、ボディコンタクト領域17がトレンチゲート30の側面に接触すると、その部分のチャネルが消失し、チャネル面積が減少する。このようなチャネル面積の減少により、半導体装置1のオン抵抗の増大が懸念される。しかしながら、本実施形態の半導体装置1では、複数のボディコンタクト領域17の各々が、トレンチゲート30の側面に向けて先細りに形成されている。このため、マスクずれによって複数のボディコンタクト領域17が位置ずれして形成されたとしても、ボディコンタクト領域17とトレンチゲート30の側面の接触面積が急激に増加することが抑えられ、オン抵抗が急激に増加することが抑えられる。
図4に、複数のボディコンタクト領域17を形成するためのマスクのマスクずれにより、複数のボディコンタクト領域17がx軸方向の正の向きに位置ずれして形成された場合に加えて、コンタクトホール36aを形成するためのマスクのマスクずれにより、コンタクトホール36aの形成範囲がx軸方向の負の向きに位置ずれして形成された場合を示す。例えば、複数のボディコンタクト領域17がトレンチゲート30の長手方向に沿って平行に整列している場合、コンタクトホール36aの形成範囲が位置ずれしたときに、コンタクトホール36aの形成範囲に露出する複数のボディコンタクト領域17の面積が急激に変動し、複数のボディコンタクト領域17とソース電極24のコンタクト抵抗が急激に変動してしまう。しかしながら、本実施形態の半導体装置1では、コンタクトホール36aの形成範囲に含まれる面積が隣り合うボディコンタクト領域17の間で異なるように、
複数のボディコンタクト領域17が配置されている。このため、マスクずれによってコンタクトホール36aが位置ずれして形成されたとしても、コンタクトホール36aの形成範囲に露出する複数のボディコンタクト領域17の面積が急激に変動することが抑えられ、複数のボディコンタクト領域17とソース電極24のコンタクト抵抗が急激に変動することが抑えられる。
(変形例)
上記実施形態では、コンタクトホール36aの形成範囲に含まれる面積が隣り合うボディコンタクト領域17の間で異なるように、複数のボディコンタクト領域17が配置されていた。この例に代えて、図5に示されるように、コンタクトホール36aの形成範囲に含まれる面積が、隣り合うボディコンタクト領域17の間で一致するグループと、隣り合うボディコンタクト領域17の間で異なるグループが存在していてもよい。コンタクトホール36aの形成範囲に含まれる面積が隣り合うボディコンタクト領域17の間で一致するグループは、コンタクトホール36aを形成するためのマスクのマスクずれが生じないときのコンタクトホール36aの形成範囲に含まれるように配置されている。この例でも、上記実施形態と同様の作用効果を奏することができる。また、この例では、コンタクトホール36aを形成するためのマスクのマスクずれが生じないときに、複数のボディコンタクト領域17とソース電極24の接触面積を大きく確保することができるので、これらの間のコンタクト抵抗を低くすることができる。
上記実施形態では、複数のボディコンタクト領域17が、平面視したときに、矩形状の形態を有していた。この例に代えて、図6に示されるように、複数のボディコンタクト領域17が楕円形状であってもよい。また、図7に示されるように、複数のボディコンタクト領域17が三角形状であってもよい。これらの例でも、上記実施形態と同様の作用効果を奏することができる。
上記実施形態では、複数のボディコンタクト領域17の各々が、平面視したときに、トレンチゲート30の側面に向けて先細りの形態を有していた。この例に代えて、図8に示されるように、複数のボディコンタクト領域17のうちの一部が、トレンチゲート30の側面に向けて先細りの形態でなくてもよい。この例でも、上記実施形態と同様の作用効果を奏することができる。
上記実施形態では、半導体基板の材料に炭化珪素が用いられた場合を例示した。本明細書が開示する技術は、様々な種類の半導体基板に適用可能であり、例えばシリコン、窒化ガリウムなどの半導体基板に適用可能である。また、上記実施形態では、半導体装置がMOSFETの場合を例示した。本明細書が開示する技術は、他の種類の半導体装置にも適用可能であり、例えばIGBTにも適用可能である。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
1 :半導体装置
10 :半導体基板
11 :ドレイン領域
12 :ドリフト領域
13 :電界緩和領域
14 :JFET抵抗低減領域
15 :ボディ領域
16 :ソース領域
17 :ボディコンタクト領域
22 :ドレイン電極
24 :ソース電極
30 :トレンチゲート
32 :ゲート絶縁膜
34 :ゲート電極

Claims (1)

  1. 半導体基板と、
    前記半導体基板の一方の主面に設けられており、前記一方の主面に対して直交する方向から見たときに、少なくとも一方向に沿って伸びている複数のトレンチゲートと、を備えており、
    前記半導体基板は、
    隣り合う前記トレンチゲートの間であって前記一方の主面に設けられている第1導電型のソース領域と、
    隣り合う前記トレンチゲートの間であって前記一方の主面に設けられており、前記ソース領域に隣接して配置されている第2導電型の複数のボディコンタクト領域と、を有しており、
    前記複数のボディコンタクト領域の少なくとも一部は、前記一方の主面に対して直交する方向から見たときに、前記トレンチゲートの側面に向けて先細りとなる形態を有しており、
    前記一方の主面に対して直交する方向から見たときに、前記一方の主面のコンタクトホールの形成範囲に含まれる面積が、前記複数のボディコンタクト領域の少なくとも一部と前記複数のボディコンタクト領域の他の少なくとも一部の間で異なっている、半導体装置。
JP2019000956A 2019-01-08 2019-01-08 半導体装置 Active JP7192504B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019000956A JP7192504B2 (ja) 2019-01-08 2019-01-08 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019000956A JP7192504B2 (ja) 2019-01-08 2019-01-08 半導体装置

Publications (2)

Publication Number Publication Date
JP2020113566A true JP2020113566A (ja) 2020-07-27
JP7192504B2 JP7192504B2 (ja) 2022-12-20

Family

ID=71667191

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019000956A Active JP7192504B2 (ja) 2019-01-08 2019-01-08 半導体装置

Country Status (1)

Country Link
JP (1) JP7192504B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023119693A1 (ja) * 2021-12-20 2023-06-29 株式会社デンソー 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006059940A (ja) * 2004-08-19 2006-03-02 Fuji Electric Device Technology Co Ltd 半導体装置
JP2011003609A (ja) * 2009-06-16 2011-01-06 Toshiba Corp 電力用半導体素子
JP2011071161A (ja) * 2009-09-24 2011-04-07 Toshiba Corp 半導体素子及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006059940A (ja) * 2004-08-19 2006-03-02 Fuji Electric Device Technology Co Ltd 半導体装置
JP2011003609A (ja) * 2009-06-16 2011-01-06 Toshiba Corp 電力用半導体素子
JP2011071161A (ja) * 2009-09-24 2011-04-07 Toshiba Corp 半導体素子及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023119693A1 (ja) * 2021-12-20 2023-06-29 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
JP7192504B2 (ja) 2022-12-20

Similar Documents

Publication Publication Date Title
JP6367760B2 (ja) 絶縁ゲート型スイッチング装置とその製造方法
JP5900698B2 (ja) 半導体装置
JP2012074441A (ja) 電力用半導体装置
JP6606007B2 (ja) スイッチング素子
JP6453188B2 (ja) 炭化珪素半導体装置
CN108292680B (zh) 碳化硅半导体装置
US11830945B2 (en) Semiconductor device
JP6283709B2 (ja) 半導体装置
US10707301B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP7192504B2 (ja) 半導体装置
JP2015133447A (ja) 半導体装置
JP2017174961A (ja) スイッチング素子の製造方法
JP6616280B2 (ja) スイッチング素子
JP7352360B2 (ja) 半導体装置
US20150364585A1 (en) Power semiconductor device
KR20190100598A (ko) 향상된 채널 이동도를 갖는 전력 반도체 및 그 제조 방법
JP2020123607A (ja) 半導体装置
KR102532142B1 (ko) 높은 항복전압을 갖는 4H-SiC 기반의 트렌치 게이트 트랜지스터
JP7354868B2 (ja) スイッチング素子
US20230299144A1 (en) Silicon carbide semiconductor device
JP7230477B2 (ja) トレンチゲート型のスイッチング素子の製造方法
JP7326991B2 (ja) スイッチング素子
JP7135819B2 (ja) 半導体装置
JP7077112B2 (ja) 半導体装置
KR102030465B1 (ko) 레터럴 타입의 전력 반도체 소자

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200720

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221121

R151 Written notification of patent or utility model registration

Ref document number: 7192504

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151