JP7077112B2 - 半導体装置 - Google Patents

Description

本明細書が開示する技術は、半導体装置に関する。

半導体装置は、トレンチ型又はプレーナ型の絶縁ゲート部を備えている。例えばＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を例にすると、このような半導体装置では、絶縁ゲート部のドレイン側端部のゲート絶縁膜に電界が集中するという問題が知られている。特許文献１は、このような電界集中を緩和するために、トレンチ型の絶縁ゲート部の底部、即ち、絶縁ゲート部のドレイン側端部のゲート絶縁膜に接するようにｐ型半導体領域を設ける技術を開示する。ｐ型半導体領域は、絶縁ゲート部のドレイン側端部のゲート絶縁膜に集中する電界を緩和することができる。

特許文献２は、ゲート電極をｎ型にするとともに、絶縁ゲート部のドレイン側端部のゲート絶縁膜を取り除く技術を開示する。これにより、電界集中が起きやすい絶縁ゲート部のドレイン側端部にそもそもゲート絶縁膜が存在しないことから、ゲート絶縁膜の絶縁破壊が抑制される。さらに、特許文献２の半導体装置では、ｎ型のドリフト領域とｐ型半導体領域とｎ型のゲート電極によって逆向きに接続された一対のダイオードが構成されるので、絶縁ゲート部のドレイン側端部のゲート絶縁膜が取り除かれていても、リーク電流が抑えられ、安定したオン動作及びオフ動作を実行することができる。

特開平１０－９８１８８号公報 特開２０１７－１７４８４０号公報

本発明者らの研究によると、特許文献２の半導体装置において、ｐ型半導体領域をソース電極に電気的に接続すると、ターンオフしたときに、ｎ型のドリフト領域とｐ型半導体領域の間のｐｎ接合から良好に空乏層が伸展し、半導体装置の耐圧が向上することが分かってきた。ところが、ｐ型半導体領域をソース電極に電気的に接続すると、以下のような問題が顕在化することが分かってきた。

このような半導体装置では、ゲート電圧が負電圧となるときがある。例えば、ゲート電圧にノイズが重畳したときに、ゲート電圧が負電圧となるときがある。あるいは、半導体装置を高速でターンオフさせるために、ゲート電圧を負電圧とするときがある。この他、様々な理由でゲート電圧が負電圧となるときがある。この場合、ｐ型半導体領域がソース電極に接続されていると、ｐ型半導体領域とｎ型のゲート電極が順バイアスされ、リーク電流が流れることが懸念される。

本明細書は、ゲート絶縁膜の絶縁破壊が抑制されるとともに、リーク電流が抑えられた半導体装置を提供することを目的とする。

本明細書が開示する技術は、様々な種類の縦型又は横型の半導体装置に適用することができる。本明細書が開示する半導体装置の一実施形態は、半導体基板、第１主電極、第２主電極及び絶縁ゲート部を備えることができる。半導体基板は、第１導電型の第１半導体領域と第２導電型の第２半導体領域と第１導電型の第３半導体領域と第２導電型のゲート分離領域を有しており、第１半導体領域と第２半導体領域と第３半導体領域が第１方向に沿ってこの順で並んでいる。半導体装置が縦型の場合、第１方向が半導体基板の厚み方向であり、第１半導体領域と第２半導体領域と第３半導体領域が半導体基板の厚み方向に沿ってこの順で並んでいる。半導体基板が横型の場合、第１方向が半導体基板の面方向であり、第１半導体領域と第２半導体領域と第３半導体領域が半導体基板の面方向に沿ってこの順で並んでいる。必要に応じて、これら半導体領域の間に他の半導体領域が介在してもよい。第１主電極は、第３半導体領域に接する。第２主電極は、第１方向に沿って第１主電極から離れて設けられている。絶縁ゲート部は、ゲート絶縁膜とゲート電極を有している。ゲート絶縁膜は、第１半導体領域と第２半導体領域と第３半導体領域に接する。ゲート電極は、少なくとも第１半導体領域と第３半導体領域の間に位置する第２半導体領域の部分にゲート絶縁膜を介して対向する。ゲート電極は、第２導電型の第１ゲート部分領域と第１導電型の第２ゲート部分領域を有している。第２ゲート部分領域は、第１方向において、第１ゲート部分領域よりも第２主電極側に配置されているとともに第１ゲート部分領域に接している。ゲート分離領域は、ゲート絶縁膜よりも第２主電極側に配置されている部分を少なくとも有しており、第１半導体領域と第２ゲート部分領域に接しており、第１半導体領域と第２ゲート部分領域を隔てている。ゲート分離領域はさらに、第１主電極に電気的に接続されている。

上記実施形態の半導体装置では、ゲート分離領域が、ゲート絶縁膜よりも第２主電極側に配置されている部分を少なくとも有するとともに第１半導体領域と第２ゲート部分領域に接するように構成されていることを１つの特徴とする。このため、上記実施形態の半導体装置は、絶縁ゲート部の第２主電極側端部のゲート絶縁膜がゲート分離領域に置き換えられたように構成されている。このように、上記実施形態の半導体装置では、電界集中が起きやすい絶縁ゲート部の第２主電極側端部にそもそもゲート絶縁膜が存在しないことから、ゲート絶縁膜の絶縁破壊が抑制される。また、上記実施形態の半導体装置では、ゲート分離領域が第１主電極に電気的に接続されているので、オフのときにゲート分離領域と第１半導体領域の接合面から伸展する空乏層幅が大きくなり、電界を良好に緩和することができる。これにより、上記実施形態の半導体装置は、高い耐圧を有することができる。また、上記実施形態の半導体装置では、ゲート電極が第２導電型の第１ゲート部分領域と第１導電型の第２ゲート部分領域を有している。このため、ゲート電圧が負電圧となったときに、その第１ゲート部分領域と第２ゲート部分領域の間のｐｎ接合が逆バイアスされるので、リーク電流が流れることが抑えられる。このため、上記実施形態の半導体装置では、ゲート絶縁膜の絶縁破壊が抑制されるとともに、リーク電流も抑えられる。

上記実施形態の半導体装置では、第２ゲート部分領域が、不純物濃度が相対的に低濃度な低濃度領域と不純物濃度が相対的に高濃度な高濃度領域を有していてもよい。高濃度領域が、低濃度領域によってゲート分離領域から隔てられるように配置されている。この半導体装置では、通常の動作電圧（正電圧）がゲートに加えられたときに、ゲート分離領域と低濃度領域のｐｎ接合から伸びる空乏層の伸展を高濃度領域で停止させることができる。このため、ゲート分離領域と低濃度領域のｐｎ接合から伸びる空乏層が第１ゲート部分領域に達してパンチスルーが発生することが抑えられる。

上記実施形態の半導体装置では、高濃度領域が、第１方向において、第２半導体領域よりもゲート分離領域側に配置されていてもよい。この半導体装置では、通常の動作電圧（正電圧）がゲートに加えられたときに、ゲート分離領域と低濃度領域のｐｎ接合から伸びる空乏層の伸展を高濃度領域で停止させることができるので、その空乏層が第２半導体領域に対向する位置まで伸びることが抑えられている。このため、通常の動作電圧（正電圧）がゲートに加えられたときに、第２半導体領域内におけるチャネル領域の形成を阻害することが抑えられる。

上記実施形態の半導体装置は、縦型素子として構成され得る。この場合、第１方向は半導体基板の厚み方向であり、第１主電極が半導体基板の表面に設けられており、第２主電極が半導体基板の裏面に設けられている。絶縁ゲート部は、半導体基板の表面から第３半導体領域及び第２半導体領域を貫通して第１半導体領域に侵入して設けられている。ゲート絶縁膜は、ゲート電極の側面を被覆している。ゲート分離領域が、ゲート電極の底面に露出する第２ゲート部分領域に接する。この半導体装置によると、絶縁ゲート部の底部、即ち、絶縁ゲート部の第２主電極側端部にゲート絶縁膜が存在しないことから、ゲート絶縁膜の絶縁破壊が抑制される。

上記実施形態の半導体装置が縦型素子として構成されている場合、半導体装置は、接続領域をさらに有することができる。接続領域は、半導体基板の厚み方向に沿って伸びており、ゲート分離領域に接する。接続領域は、半導体基板の表面に直交する方向から観測したときに、絶縁ゲート部の長手方向の端部よりも外側に配置されている。ゲート分離領域は、接続領域を介して第１主電極に電気的に接続されている。接続領域には、ゲート分離領域と第１主電極を電気的に接続することが可能な限り、様々な材料を採用することができる。例えば、接続領域は、第２導電型の半導体とすることができる。この態様では、接続領域が、絶縁ゲート部が設けられている範囲の外側に配置されている。これにより、絶縁ゲート部によって形成されるチャネル領域の特性を阻害することなく、接続領域を介してゲート分離領域と第１主電極を電気的に接続することができる。

第１実施形態の半導体装置の要部断面図であり、図２のI-I線に対応した断面図を模式的に示す。 第１実施形態の半導体装置の要部断面図であり、図１のII-II線に対応した断面図を模式的に示す。 第１実施形態の半導体装置の要部断面図であり、図２のIII-III線に対応した断面図を模式的に示す。 第１実施形態の半導体装置の変形例の要部断面図を模式的に示す。 第１実施形態の半導体装置の変形例の要部断面図を模式的に示す。 第２実施形態の半導体装置の要部断面図を模式的に示す。

（第１実施形態）図１～３に示されるように、半導体装置１は、縦型の電界効果型トランジスタであり、半導体基板１０、半導体基板１０の裏面を被覆するドレイン電極２２、半導体基板１０の表面を被覆するソース電極２４及び半導体基板１０の表層部に設けられているトレンチ型の絶縁ゲート部３０を備えている。なお、ソース電極２４が第１主電極の一例であり、ドレイン電極２２が第２主電極の一例である。

図１に示されるように、半導体基板１０は、炭化珪素（ＳｉＣ）を材料とする基板であり、ｎ⁺型のドレイン領域１１、ｎ^-型のドリフト領域１２、ｐ型のボディ領域１３、ｐ⁺型のボディコンタクト領域１４、ｎ⁺型のソース領域１５、ｐ⁺型のゲート分離領域１６及びｐ⁺型の接続領域１７を有する。ドレイン領域１１とドリフト領域１２とボディ領域１３とソース領域１５は、半導体基板１０の厚み方向に沿ってこの順で並んでいる。必要に応じて、これら半導体領域の間に他の半導体領域が介在してもよい。

ドレイン領域１１は、半導体基板１０の裏層部に配置されており、半導体基板１０の裏面に露出する。ドレイン領域１１は、ドリフト領域１２がエピタキシャル成長するための下地基板でもある。ドレイン領域１１は、半導体基板１０の裏面を被膜するドレイン電極２２にオーミック接触する。一例では、ドレイン領域１１は、その厚みが約１～３００μｍであり、その不純物濃度が約１×１０¹⁸～１×１０²³ｃｍ^-3である。

ドリフト領域１２は、ドレイン領域１１上に設けられている。ドリフト領域１２は、絶縁ゲート部３０の側面に接する。ドリフト領域１２は、エピタキシャル成長技術を利用して、ドレイン領域１１の表面から結晶成長して形成される。一例では、ドリフト領域１２は、その厚みが約５～２００μｍであり、その不純物濃度が約１×１０¹³～１×１０¹⁷ｃｍ^-3である。なお、ドリフト領域１２は、第１半導体領域の一例である。

ボディ領域１３は、ドリフト領域１２上に設けられており、半導体基板１０の表層部に配置されている。ボディ領域１３は、絶縁ゲート部３０の側面に接する。ボディ領域１３は、エピタキシャル成長技術を利用して、ドリフト領域１２の表面から結晶成長して形成される。一例では、ボディ領域１３は、その厚みが約１～５μｍであり、その不純物濃度が約１×１０¹⁶～１×１０¹⁸ｃｍ^-3である。なお、ボディ領域１３は、第２半導体領域の一例である。

ボディコンタクト領域１４は、ボディ領域１３上に設けられており、半導体基板１０の表層部に配置されており、半導体基板１０の表面に露出する。ボディコンタクト領域１４は、半導体基板１０の表面を被膜するソース電極２４にオーミック接触する。ボディコンタクト領域１４は、イオン注入技術を利用して、半導体基板１０の表層部にアルミニウム又はボロンを導入して形成される。一例では、ボディコンタクト領域１４は、そのドーズ量が約１×１０¹⁴～１×１０¹⁵ｃｍ^-2であり、そのピーク濃度が約１×１０¹⁹～２×１０²⁰ｃｍ^-3である。

ソース領域１５は、ボディ領域１３上に設けられており、半導体基板１０の表層部に配置されており、半導体基板１０の表面に露出する。ソース領域１５は、ボディ領域１３によってドリフト領域１２から隔てられている。ソース領域１５は、絶縁ゲート部３０の側面に接する。ソース領域１５は、半導体基板１０の表面を被膜するソース電極２４にオーミック接触する。ソース領域１５は、イオン注入技術を利用して、半導体基板１０の表層部に窒素又はリンを導入して形成される。一例では、ソース領域１５は、そのドーズ量が約１×１０¹⁴～５×１０¹⁵ｃｍ^-2であり、そのピーク濃度が約１×１０¹⁹～５×１０²⁰ｃｍ^-3である。ソース領域１５は、第３半導体領域の一例である。

絶縁ゲート部３０は、半導体基板１０の表面から深部に向けて伸びており、ゲート絶縁膜３２及びゲート電極３４を有する。絶縁ゲート部３０は、ソース領域１５及びボディ領域１３を貫通してドリフト領域１２の一部に侵入するトレンチ３０Ｔ内に設けられている。ゲート絶縁膜３２は、ゲート電極３４の側面を被覆しており、酸化シリコンで構成されている。ゲート絶縁膜３２は、半導体基板１０の表層部にトレンチ３０Ｔを形成した後に、後述のゲート分離領域１６をそのトレンチ３０Ｔの底部にエピ成長した後に、ＣＶＤ（Chemical Vapor Deposition）技術を利用して、そのトレンチ３０Ｔの側壁に酸化シリコンを堆積することで形成される。

ゲート電極３４は、ゲート絶縁膜３２によってソース領域１５、ボディ領域１３及びドリフト領域１２から隔てられている。ゲート電極３４は、ドリフト領域１２とソース領域１５の間に位置するボディ領域１３の部分に対向しており、この対向部分に反転層を形成するように構成されている。

ゲート電極３４は、ｐ型の第１ゲート部分領域３４ａとｎ型の第２ゲート部分領域３４ｂを有している。第１ゲート部分領域３４ａは、半導体基板１０の厚み方向において、第２ゲート部分領域３４ｂよりもソース電極２４側に配置されており、ｐ型不純物を含むポリシリコンで構成されている。第２ゲート部分領域３４ｂは、半導体基板１０の厚み方向において、第１ゲート部分領域３４ａよりもドレイン電極２２側に配置されており、ｎ型不純物を含むポリシリコンで構成されている。第２ゲート部分領域３４ｂは、トレンチ３０Ｔの底面に露出しており、ゲート分離領域１６に接する。第１ゲート部分領域３４ａと第２ゲート部分領域３４ｂは、直接的に接触しており、ｐｎ接合を構成している。第１ゲート部分領域３４ａと第２ゲート部分領域３４ｂの間のｐｎ接合は、半導体基板１０の厚み方向において、ボディ領域１３の底面と同一深さである。あるいは、第１ゲート部分領域３４ａと第２ゲート部分領域３４ｂの間のｐｎ接合は、半導体基板１０の厚み方向において、ボディ領域１３の底面よりも深く形成されてもよく、ボディ領域１３の底面よりも浅く形成されてもよい。第１ゲート部分領域３４ａと第２ゲート部分領域３４ｂは、トレンチ３０Ｔの側壁にゲート絶縁膜３２を形成した後に、ＣＶＤ技術を利用して、トレンチ３０Ｔ内に充填することで形成される。一例では、第１ゲート部分領域３４ａのｐ型不純物の濃度が約１×１０¹⁶～１×１０¹⁸ｃｍ^-3であり、第２ゲート部分領域３４ｂのｎ型不純物の濃度が約１×１０¹³～１×１０¹⁷ｃｍ^-3である。

ゲート分離領域１６は、絶縁ゲート部３０の底部に対応して配置されており、ゲート絶縁膜３２よりもドレイン電極２２側に配置されており、ドリフト領域１２によってドレイン領域１１及びボディ領域１３から隔てられている。ゲート分離領域１６は、ドリフト領域１２と第２ゲート部分領域３４ｂの間に配置されており、ドリフト領域１２と第２ゲート部分領域３４ｂに接しており、ドリフト領域１２と第２ゲート部分領域３４ｂを隔てている。このように、ｎ^-型のドリフト領域１２とｐ⁺型のゲート分離領域１６とｎ^-型の第２ゲート部分領域３４ｂが連続して配置されている。これにより、ドリフト領域１２とゲート分離領域１６が１つのｐｎダイオードを構成しており、ゲート分離領域１６とゲート電極３４が１つのｐｎダイオードを構成しており、これらｐｎダイオードが逆向きに配置されている。ゲート分離領域１６は、半導体基板１０の表層部にトレンチ３０Ｔを形成した後に、エピ成長技術を利用して、トレンチ３０Ｔの底面に選択的に堆積することで形成される。一例では、ゲート分離領域１６は、その厚みが約０．１～２μｍであり、その不純物濃度が約１×１０¹⁸～１×１０²³ｃｍ^-3である。

図２及び図３に示されるように、接続領域１７は、半導体基板１０の表面に直交する方向から観測したときに、絶縁ゲート部３０の長手方向の端部よりも外側に配置されている。接続領域１７は、絶縁ゲート部３０の長手方向の端部側面に沿って半導体基板１０の厚み方向に沿って伸びている。接続領域１７の一端はゲート分離領域１６に接しており、接続領域１７の他端は半導体基板１０の表面に露出してソース電極２４に接する。接続領域１７は、半導体基板１０の表面を被膜するソース電極２４にオーミック接触する。このように、接続領域１７は、ゲート分離領域１６とソース電極２４を電気的に接続する。なお、接続領域１７は、ゲート分離領域１６からドリフト領域１２を超えてボディ領域１３に達していればよく、ソース電極２４に接していなくてもよい。ボディ領域１３はソース電極２４に電気的に接続されているので、この場合でも、接続領域１７はゲート分離領域１６とソース電極２４を電気的に接続することができる。接続領域１７は、半導体基板１０の表層部に絶縁ゲート部３０用のトレンチ３０Ｔを形成した後に、斜めイオン注入技術を利用して、トレンチ３０Ｔの長手方向の端部側面にアルミニウム又はボロンを導入して形成される。一例では、接続領域１７の不純物濃度が約１×１０¹⁸～１×１０²³ｃｍ^-3である。

次に、半導体装置１の動作を説明する。ドレイン電極２２に正電圧が印加され、ソース電極２４が接地され、絶縁ゲート部３０のゲート電極３４が接地されていると、半導体装置１はオフである。このとき、半導体装置１では、ドリフト領域１２とゲート分離領域１６で構成されるｐｎ接合に逆バイアスが印加されるので、ドリフト領域１２とゲート分離領域１６の間のｐｎ接合から空乏層が伸びる。このため、ドレイン電極２２とゲート電極３４の間は絶縁され、ドレイン電極２２とゲート電極３４の間にリーク電流が流れることは抑制されている。したがって、半導体装置１は、安定したオフ動作を実行することができる。また、ドリフト領域１２とゲート分離領域１６の間のｐｎ接合から伸びる空乏層により、絶縁ゲート部３０の底部の電界が緩和される。特に、半導体装置１では、絶縁ゲート部３０の底部にゲート絶縁膜３２が設けられていない。絶縁ゲート部３０の底部、即ち、絶縁ゲート部３０のドレイン側端部は電界集中が起きやすい箇所である。半導体装置１では、電界集中が起きやすい箇所にそもそもゲート絶縁膜３２が存在しないことから、ゲート絶縁膜３２の絶縁破壊が抑制される。このように、半導体装置１は、絶縁ゲート部３０のゲート絶縁膜３２の絶縁破壊が抑制され、高い信頼性を有することができる。

さらに、半導体装置１では、ゲート分離領域１６がソース電極２４に電気的に接続されているので、ゲート分離領域１６が接地電位に固定される。これにより、半導体装置１がオフのときに、ドリフト領域１２とゲート分離領域１６の間のｐｎ接合から伸展する空乏層幅が大きくなり、絶縁ゲート部３０の底部の電界が良好に緩和される。このため、半導体装置１は、高い耐圧を有することができる。

ドレイン電極２２に正電圧が印加され、ソース電極２４が接地され、絶縁ゲート部３０のゲート電極３４にソース電極２４よりも正となる電圧が印加されていると、半導体装置１はオンである。このとき、半導体装置１では、ゲート分離領域１６と第２ゲート部分領域３４ｂで構成されるｐｎ接合に逆バイアスが印加されるので、ゲート分離領域１６と第２ゲート部分領域３４ｂの間のｐｎ接合から空乏層が伸びる。このため、ドレイン電極２２とゲート電極３４の間は絶縁され、ドレイン電極２２とゲート電極３４の間にリーク電流が流れることは抑制されている。したがって、半導体装置１は、安定したオン動作を実行することができる。

上記したように、半導体装置１は、安定したオン動作及びオフ動作を実行することが可能であるとともに、ゲート絶縁膜３２の絶縁破壊が抑制され、高い信頼性を有することができる。さらに、半導体装置１では、絶縁ゲート部３０の底部にゲート絶縁膜３２が存在しないので、帰還容量が極めて小さく、スイッチング速度が向上する。

ここで、半導体装置１のゲート電圧が負電圧となることがある。例えば、ゲート電圧にノイズが重畳したときに、ゲート電圧が負電圧となるときがある。あるいは、半導体装置１を高速でターンオフさせるために、ゲート電圧を負電圧とするときがある。このようにゲート電圧が負電圧となったとき、半導体装置１では、第１ゲート部分領域３４ａと第２ゲート部分領域３４ｂの間のｐｎ接合が逆バイアスされるので、リーク電流が流れることが抑えられている。このように、半導体装置１では、ゲート電圧が負電圧となる場合でも、安定した動作を実行することができる。

図４に、変形例の半導体装置２を示す。半導体装置２の第２ゲート部分領域３４ｂは、不純物濃度が相対的に低濃度な低濃度領域３４ｂａと不純物濃度が相対的に高濃度な高濃度領域３４ｂｂを有する。高濃度領域３４ｂｂは、半導体基板１０の厚み方向において、低濃度領域３４ｂａによって挟まされるように配置されており、低濃度領域３４ｂａによってゲート分離領域１６から隔てられるように配置されている。高濃度領域３４ｂｂは、ボディ領域１３の底面よりも深い位置に配置されている。より詳細には、高濃度領域３４ｂｂのピーク濃度の位置が、ボディ領域１３の底面よりも深い位置に配置されている。これにより、高濃度領域３４ｂｂよりも上側にあるゲート電極３４の部分（低濃度領域３４ｂａの一部と第１ゲート部分領域３４ａの組合せ）が、ドリフト領域１２とソース領域１５の間に位置するボディ領域１３の部分の全範囲にゲート絶縁膜３２を介して対向している。一例では、低濃度領域３４ｂａの不純物濃度が約１×１０¹⁸～１×１０¹⁹ｃｍ^-3であり、高濃度領域３４ｂｂの不純物濃度が約１×１０¹⁹～１×１０²³ｃｍ^-3である。

半導体装置２では、オンしているときに、ゲート分離領域１６と低濃度領域３４ｂａの間のｐｎ接合から伸びる空乏層の伸展を高濃度領域３４ｂｂによって停止させることができる。このため、半導体装置２では、ゲート分離領域１６と低濃度領域３４ｂａの間のｐｎ接合から伸びる空乏層が第１ゲート部分領域３４ａに達してパンチスルーすることが抑えられている。さらに、高濃度領域３４ｂｂよりも上側にあるゲート電極３４の部分（低濃度領域３４ｂａの一部と第１ゲート部分領域３４ａの組合せ）の全体に亘って一定のゲート電圧が印加されるので、ボディ領域１３に対して十分な電界を加えることができる。このため、ドリフト領域１２とソース領域１５の間に位置するボディ領域１３の部分の全範囲に亘って高密度な反転層が形成され、低いチャネル抵抗が実現される。

図５に、変形例の半導体装置３を示す。半導体装置３のゲート分離領域１６は、拡散領域として構成されている。このゲート分離領域１６は、半導体基板１０の表層部にトレンチ３０Ｔを形成した後に、イオン注入技術を利用して、トレンチ３０Ｔの底面にアルミニウム又はボロンを導入して形成される。拡散領域として構成されるゲート分離領域１６は、トレンチ３０Ｔの側面を被覆するゲート絶縁膜３２のドレイン側端部を被覆する。このため、この部分のゲート絶縁膜３２の電界集中を緩和することができ、この部分のゲート絶縁膜３２の絶縁破壊を抑制することができる。半導体装置３は、より高い信頼性を有することができる。また、このゲート分離領域１６は、接続領域１７と同一工程で形成することができるので、製造コストの低減という点でも有用である。

（第２実施形態）図６に示されるように、半導体装置４は、横型の電界効果トランジスタであり、半導体基板１００、半導体基板１００の表面の一部を被覆するドレイン電極１２２、半導体基板１００の表面の一部を被覆するソース電極１２４及び半導体基板１００の表面の一部であってドレイン電極１２２とソース電極１２４の間に配置されているプレーナ型の絶縁ゲート部１３０を備える。

半導体基板１００は、炭化珪素（ＳｉＣ）を材料とする基板であり、ｎ⁺型のドレイン領域１１１、ｎ^-型のドリフト領域１１２、ｐ型のボディ領域１１３、ｐ⁺型のボディコンタクト領域１１４、ｎ⁺型のソース領域１１５及びｐ⁺型のゲート分離領域１１６を有する。ドレイン領域１１１とドリフト領域１１２とボディ領域１１３とソース領域１１５は、ドレイン電極１２２とソース電極１２４を結ぶ方向（以下、「半導体基板１０の面方向」という）に沿ってこの順で並んでいる。必要に応じて、これら半導体領域の間に他の半導体領域が介在してもよい。

ドレイン領域１１１は、半導体基板１００の表層部に配置されており、半導体基板１００の表面に露出する。ドレイン領域１１１は、イオン注入技術を利用して、半導体基板１００の表層部に窒素又はリンを導入して形成される。ドレイン領域１１１は、半導体基板１００の表面を被膜するドレイン電極１２２にオーミック接触する。

ドリフト領域１１２は、ドレイン領域１１１とボディ領域１１３の間に設けられており、半導体基板１００の表面に露出する。ドリフト領域１１２は、絶縁ゲート部１３０の下面に接する。ドリフト領域１１２は、半導体基板１００の他の半導体領域を形成した残部として構成されている。なお、ドリフト領域１１２は、第１半導体領域の一例である。

ボディ領域１１３は、半導体基板１０の表層部に配置されており、ドリフト領域１１２とソース領域１１５の間に設けられており、半導体基板１００の表面に露出する。ボディ領域１１３は、絶縁ゲート部１３０の下面に接する。ボディ領域１１３は、イオン注入技術を利用して、半導体基板１００の表層部にアルミニウム又はボロンを導入して形成される。なお、ボディ領域１１３は、第２半導体領域の一例である。

ボディコンタクト領域１１４は、ボディ領域１１３上に設けられており、半導体基板１００の表層部に配置されており、半導体基板１００の表面に露出する。ボディコンタクト領域１１４は、イオン注入技術を利用して、半導体基板１００の表層部にアルミニウム又はボロンを導入して形成される。ボディコンタクト領域１１４は、半導体基板１００の表面を被膜するソース電極１２４にオーミック接触する。

ソース領域１１５は、ボディ領域１１３上に設けられており、半導体基板１００の表層部に配置されており、半導体基板１００の表面に露出する。ソース領域１１５は、ボディ領域１１３によってドリフト領域１１２から隔てられている。ソース領域１１５は、絶縁ゲート部１３０の下面に接する。ソース領域１１５は、半導体基板１００の表面を被膜するソース電極１２４にオーミック接触する。ソース領域１１５は、イオン注入技術を利用して、半導体基板１００の表層部に窒素又はリンを導入して形成される。なお、ソース領域１１５は、第３半導体領域の一例である。

絶縁ゲート部１３０は、半導体基板１００の表面上に設けられており、ゲート絶縁膜１３２及びゲート電極１３４を有する。ゲート絶縁膜１３２は、半導体基板１００の表面を被覆しており、酸化シリコンで構成されている。ゲート電極１３４は、ゲート絶縁膜１３２によってソース領域１１５、ボディ領域１１３及びドリフト領域１１２から隔てられている。ゲート電極１３４は、ドリフト領域１１２とソース領域１１５の間に位置するボディ領域１１３の部分に対向しており、この対向部分に反転層を形成するように構成されている。

ゲート電極１３４は、ｐ型の第１ゲート部分領域１３４ａとｎ型の第２ゲート部分領域１３４ｂを有している。第１ゲート部分領域１３４ａは、半導体基板１０の面方向において、第２ゲート部分領域１３４ｂよりもソース電極１２４側に配置されており、ｐ型不純物を含むポリシリコンで構成されている。第２ゲート部分領域１３４ｂは、半導体基板１０の面方向において、第１ゲート部分領域１３４ａよりもドレイン電極１２２側に配置されており、ｎ型不純物を含むポリシリコンで構成されている。第１ゲート部分領域１３４ａと第２ゲート部分領域１３４ｂは、直接的に接触しており、ｐｎ接合を構成している。第１ゲート部分領域１３４ａと第２ゲート部分領域１３４ｂの間のｐｎ接合は、半導体基板１０の面方向において、ドリフト領域１１２とボディ領域１１３の境界と同一の位置にある。あるいは、第１ゲート部分領域１３４ａと第２ゲート部分領域１３４ｂの間のｐｎ接合は、半導体基板１０の面方向において、ドリフト領域１１２とボディ領域１１３の境界よりもドレイン電極１２２側に位置してもよく、ソース電極１２４側に位置してもよい。一例では、第１ゲート部分領域１３４ａのｐ型不純物の濃度が約１×１０¹⁶～１×１０¹⁸ｃｍ^-3であり、第２ゲート部分領域１３４ｂのｎ型不純物の濃度が約１×１０¹³～１×１０¹⁷ｃｍ^-3である。

ゲート分離領域１１６は、ドリフト領域１１２上に設けられており、半導体基板１００の表層部に配置されており、半導体基板１００の表面に露出する。ゲート分離領域１１６は、絶縁ゲート部１３０のドレイン側端部に対応して配置されており、ゲート絶縁膜１３２よりもドレイン電極１２２側に配置されており、ドリフト領域１１２によってドレイン領域１１１及びボディ領域１１３から隔てられている。ゲート分離領域１１６は、ドリフト領域１１２と第２ゲート部分領域１３４ｂの間に配置されており、ドリフト領域１１２と第２ゲート部分領域１３４ｂに接しており、ドリフト領域１１２と第２ゲート部分領域１３４ｂを隔てている。このように、ｎ^-型のドリフト領域１１２とｐ⁺型のゲート分離領域１１６とｎ^-型の第２ゲート部分領域１３４ｂが連続して配置されている。これにより、ドリフト領域１１２とゲート分離領域１１６が１つのｐｎダイオードを構成しており、ゲート分離領域１１６とゲート電極１３４が１つのｐｎダイオードを構成しており、これらｐｎダイオードが逆向きに配置されている。また、ゲート分離領域１１６は、ソース電極１２４に電気的に接続されている。ゲート分離領域１１６は、例えば紙面奥行方向において絶縁ゲート部１３０から延出し、その部分でソース電極１２４にオーミック接触することができる。ゲート分離領域１１６は、結晶成長技術又はイオン注入技術を利用して半導体基板１００の表層部に面的に広がるアルミニウム又はボロンを含む半導体層として形成された後に、エッチング技術を利用してドリフト領域１１２の表面上の一部に残存するように形成される。

次に、半導体装置４の動作を説明する。ドレイン電極１２２に正電圧が印加され、ソース電極１２４が接地され、絶縁ゲート部１３０のゲート電極１３４が接地されていると、半導体装置４はオフである。このとき、半導体装置４では、ドリフト領域１１２とゲート分離領域１１６で構成されるｐｎ接合に逆バイアスが印加されるので、ドリフト領域１１２とゲート分離領域１１６の間のｐｎ接合から空乏層が伸びる。このため、ドレイン電極１２２とゲート電極１３４の間は絶縁され、ドレイン電極１２２とゲート電極１３４の間にリーク電流が流れることは抑制されている。したがって、半導体装置４は、安定したオフ動作を実行することができる。また、ドリフト領域１１２とゲート分離領域１１６の間のｐｎ接合から伸びる空乏層により、絶縁ゲート部１３０のドレイン側端部の電界が緩和される。特に、半導体装置４では、絶縁ゲート部１３０のドレイン側端部にゲート絶縁膜１３２が設けられていない。絶縁ゲート部１３０のドレイン側端部は電界集中が起きやすい箇所である。半導体装置４では、電界集中が起きやすい箇所にそもそもゲート絶縁膜１３２が存在しないことから、ゲート絶縁膜１３２の絶縁破壊が抑制される。このように、半導体装置４は、絶縁ゲート部１３０のゲート絶縁膜１３２の絶縁破壊が抑制され、高い信頼性を有することができる。また、半導体装置４では、ゲート分離領域１１６がソース電極１２４に電気的に接続されているので、ゲート分離領域１１６が接地電位に固定される。これにより、半導体装置４がオフのときに、ドリフト領域１１２とゲート分離領域１１６の間のｐｎ接合から伸展する空乏層幅が大きいので、上記したリーク電流の抑制及び電界緩和の効果が大きい。

ドレイン電極１２２に正電圧が印加され、ソース電極１２４が接地され、絶縁ゲート部１３０のゲート電極１３４にソース電極１２４よりも正となる電圧が印加されていると、半導体装置４はオンである。このとき、半導体装置４では、ゲート分離領域１１６と第２ゲート部分領域１３４ｂで構成されるｐｎ接合に逆バイアスが印加されるので、ゲート分離領域１１６と第２ゲート部分領域１３４ｂの間のｐｎ接合から空乏層が伸びる。このため、ドレイン電極１２２とゲート電極１３４の間は絶縁され、ドレイン電極１２２とゲート電極１３４の間にリーク電流が流れることは抑制されている。したがって、半導体装置４は、安定したオン動作を実行することができる。

また、ゲート電圧が負電圧となったとき、半導体装置４では、第１ゲート部分領域１３４ａと第２ゲート部分領域１３４ｂの間のｐｎ接合が逆バイアスされるので、リーク電流が流れることが抑えられている。このように、半導体装置４では、ゲート電圧が負電圧となる場合でも、安定した動作を実行することができる。

上記したように、半導体装置４は、安定したオン動作及びオフ動作を実行することが可能であるとともに、ゲート絶縁膜１３２の絶縁破壊が抑制され、高い信頼性を有することができる。また、半導体装置４でも、図４に示す半導体装置２のように、第２ゲート部分領域１３４ｂが低濃度領域と高濃度領域で構成されていてもよい。

上記では、ＭＯＳＦＥＴを例にして本明細書が開示する技術を説明した。本明細書が開示する技術は、ＭＯＳＦＥＴに限らず、他の半導体装置にも適用可能であり、例えばＩＧＢＴに適用することができる。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１：半導体装置
１０：半導体基板
１１：ドレイン領域
１２：ドリフト領域
１３：ボディ領域
１４：ボディコンタクト領域
１５：ソース領域
１６：ゲート分離領域
１７；接続領域
２２：ドレイン電極
２４：ソース電極
３０：絶縁ゲート部
３０Ｔ：トレンチ
３２：ゲート絶縁膜
３４：ゲート電極
３４ａ：第１ゲート部分領域
３４ｂ：第２ゲート部分領域

Claims (7)

1. 第１導電型の第１半導体領域と第２導電型の第２半導体領域と第１導電型の第３半導体領域と第２導電型のゲート分離領域を有しており、前記第１半導体領域と前記第２半導体領域と前記第３半導体領域が第１方向に沿ってこの順で並んでいる半導体基板と、
   前記第３半導体領域に接する第１主電極と、
   前記第１方向に沿って前記第１主電極から離れて設けられている第２主電極と、
   絶縁ゲート部と、を備えており、
   前記絶縁ゲート部は、
   前記第１半導体領域と前記第２半導体領域と前記第３半導体領域に接するゲート絶縁膜と、
   少なくとも前記第１半導体領域と前記第３半導体領域の間に位置する前記第２半導体領域の部分に前記ゲート絶縁膜を介して対向するゲート電極と、を有しており、
   前記ゲート電極は、
   第２導電型の第１ゲート部分領域と、
   前記第１方向において、前記第１ゲート部分領域よりも前記第２主電極側に配置されているとともに前記第１ゲート部分領域に接している第１導電型の第２ゲート部分領域と、を有しており、
   前記ゲート分離領域は、前記ゲート絶縁膜よりも前記第２主電極側に配置されている部分を少なくとも有しており、前記第１半導体領域と前記第２ゲート部分領域に接しており、前記第１半導体領域と前記第２ゲート部分領域を隔てており、前記第１主電極に電気的に接続されている、半導体装置。
2. 前記第２ゲート部分領域は、不純物濃度が相対的に低濃度な低濃度領域と不純物濃度が相対的に高濃度な高濃度領域を有しており、
   前記高濃度領域は、前記低濃度領域によって前記ゲート分離領域から隔てられるように配置されている、請求項１に記載の半導体装置。
3. 前記高濃度領域は、前記第１方向において、前記第２半導体領域よりも前記ゲート分離領域側に配置されている、請求項２に記載の半導体装置。
4. 前記第１方向は、前記半導体基板の厚み方向であり、
   前記第１主電極が前記半導体基板の表面に設けられており、
   前記第２主電極が前記半導体基板の裏面に設けられており、
   前記絶縁ゲート部が、前記半導体基板の前記表面から前記第３半導体領域及び前記第２半導体領域を貫通して前記第１半導体領域に侵入して設けられており、
   前記ゲート絶縁膜は、前記ゲート電極の側面を被覆しており、
   前記ゲート分離領域が、前記ゲート電極の底面に露出する前記第２ゲート部分領域に接する、請求項１～３のいずれか一項に記載の半導体装置。
5. 前記半導体基板の前記厚み方向に沿って伸びており、前記ゲート分離領域に接する接続領域をさらに有しており、
   前記接続領域は、前記半導体基板の前記表面に直交する方向から観測したときに、前記絶縁ゲート部の長手方向の端部よりも外側に配置されており、
   前記ゲート分離領域は、前記接続領域を介して前記第１主電極に電気的に接続されている、請求項４に記載の半導体装置。
6. 前記接続領域は、第２導電型の半導体である、請求項５に記載の半導体装置。
7. 前記第１半導体領域がドリフト領域であり、前記第２半導体領域がボディ領域であり、前記第３半導体領域がソース領域であり、前記第１主電極がソース電極であり、前記第２主電極がドレイン電極である、請求項１～６のいずれか一項に記載の半導体装置。

Images