CN117790579A - 一种ldmos结构以及制备方法 - Google Patents
一种ldmos结构以及制备方法 Download PDFInfo
- Publication number
- CN117790579A CN117790579A CN202410211055.0A CN202410211055A CN117790579A CN 117790579 A CN117790579 A CN 117790579A CN 202410211055 A CN202410211055 A CN 202410211055A CN 117790579 A CN117790579 A CN 117790579A
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- groove
- body region
- drift region
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 8
- 210000000746 body region Anatomy 0.000 claims abstract description 58
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 47
- 229920005591 polysilicon Polymers 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 230000007704 transition Effects 0.000 claims description 6
- 230000015556 catabolic process Effects 0.000 abstract description 11
- 230000005684 electric field Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000009826 distribution Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种LDMOS结构以及制备方法，LDMOS结构包括位于衬底中且间隔设置的漂移区和体区，位于漂移区中的漏极、位于体区中的源极，还包括凹槽、氧化层、栅氧层和多晶硅层，氧化层位于漂移区上方，凹槽位于体区，凹槽和氧化层相邻设置，凹槽的部分延伸至漂移区和体区之间的间隙中，漏极和源极分别位于凹槽和氧化层的外侧，栅氧层覆盖凹槽的底壁和侧壁，多晶硅层覆盖栅氧层并填充凹槽，同时还覆盖氧化层靠近栅氧层一侧的部分表面，凹槽能够合理的分散多晶硅栅极两侧的电场，使得反型沟道合理的沿多晶硅栅极分布；多晶硅层覆盖栅氧层并填充凹槽，同时还覆盖氧化层靠近栅氧层一侧的部分表面，可以提高击穿电压，并缩短LDMOS结构的尺寸。
Description
技术领域
本发明涉及一种半导体技术领域，特别涉及一种LDMOS结构以及制备方法。
背景技术
LDMOS（laterally-diffused metal-oxide semiconductor，横向扩散金属氧化物半导体）是一种高压大功率的半导体器件，被广泛应用于功率集成电路。LDMOS结构追求的目标是获得较高的击穿电压和较低的导通电阻，然而，击穿电压与导通电阻均强烈受制于漂移区长度和掺杂浓度，因而存在固有的矛盾关系，不利于LDMOS结构的尺寸进一步缩小。
为了改善LDMOS结构的击穿电压及导通电阻特性，目前通常采用埋层区技术、横向变掺杂（VLD）技术和场板技术来实现击穿电压与导通电阻的良好折中。其中，在掺杂浓度达到适当的条件下，LDMOS结构的击穿电压常受制于漂移区的长度。
发明内容
本发明的目的在于，提供一种LDMOS结构以及制备方法，可以缩短漂移区的长度，并有效提高击穿电压。
为了解决上述问题，本发明提供一种LDMOS结构，包括位于衬底中且间隔设置的漂移区和体区，位于所述漂移区中的漏极、位于所述体区中的源极，还包括凹槽、氧化层、栅氧层和多晶硅层，所述氧化层位于所述漂移区上方，所述凹槽位于所述体区，所述凹槽和氧化层相邻设置，所述凹槽的部分延伸至所述漂移区和体区之间的间隙中，所述漏极和源极分别位于所述凹槽和氧化层的外侧，所述栅氧层覆盖所述凹槽的底壁和侧壁，所述多晶硅层覆盖所述栅氧层并填充所述凹槽，同时还覆盖所述氧化层靠近所述栅氧层一侧的部分表面。
可选的，所述凹槽的侧壁和底壁光滑过渡。
进一步的，所述凹槽的横截面呈U型。
可选的，所述凹槽的深度小于或等于所述体区的深度。
进一步的，在所述源极向漏极方向上，所述凹槽的长度小于或等于所述源极与所述氧化层之间的间距。
另一方面，本发明还提供一种LDMOS结构的制备方法，包括以下步骤：
提供衬底，所述衬底中形成有间隔设置的体区和漂移区，所述漂移区的衬底上形成有氧化层；
在所述体区的衬底中形成凹槽，所述凹槽和氧化层相邻设置，且所述凹槽的部分延伸至所述漂移区和体区之间的间隙中；
形成栅氧层和多晶硅层，所述栅氧层覆盖所述凹槽的底壁和侧壁，所述多晶硅层覆盖所述栅氧层并填充所述凹槽，同时还覆盖所述氧化层靠近所述栅氧层一侧的部分表面；
形成源极和漏极，所述源极位于所述体区，所述漏极位于所述漂移区，且所述漏极和源极分别位于所述凹槽和氧化层的外侧。
可选的，所述凹槽的侧壁和底壁光滑过渡。
进一步的，所述凹槽的横截面呈U型。
可选的，所述凹槽的深度小于或等于所述体区的深度。
进一步的，在所述源极向漏极方向上，所述凹槽的长度小于或等于沿所述源极与所述氧化层之间的间距。
与现有技术相比，本发明具有以下意想不到的技术效果：
本发明提供一种LDMOS结构以及制备方法，LDMOS结构包括位于衬底中且间隔设置的漂移区和体区，位于所述漂移区中的漏极、位于所述体区中的源极，还包括凹槽、氧化层、栅氧层和多晶硅层，所述氧化层位于所述漂移区上方，所述凹槽位于所述体区，所述凹槽和氧化层相邻设置，所述凹槽的部分延伸至所述漂移区和体区之间的间隙中，所述漏极和源极分别位于所述凹槽和氧化层的外侧，所述栅氧层覆盖所述凹槽的底壁和侧壁，所述多晶硅层覆盖所述栅氧层并填充所述凹槽，同时还覆盖所述氧化层靠近所述栅氧层一侧的部分表面。本发明的方案起到预想不到的技术效果是：凹槽能够合理的分散多晶硅栅极两侧的电场，使得反型沟道合理的沿多晶硅栅极分布；所述多晶硅层覆盖所述栅氧层并填充所述凹槽，同时还覆盖所述氧化层靠近所述栅氧层一侧的部分表面，可以提高击穿电压，并缩短所述LDMOS结构的尺寸。
附图说明
图1为现有技术中的LDMOS结构的结构示意图；
图2为本发明一实施例提供的一种LDMOS结构的结构示意图；
图3为本发明一实施例提供的一种LDMOS结构的制备方法的流程示意图；
图4为本发明一实施例提供的衬底的结构示意图；
图5为本发明一实施例形成凹槽后的结构示意图；
图6为本发明一实施例形成多晶硅层后的结构示意图。
其中，图1中：1-衬底；2-N型漂移区；3-P型体区；4-氧化层；5-栅氧层；6-多晶硅；
图2-图6中：10-衬底；11-漂移区；12-体区；13-凹槽；21-氧化层；22-栅氧层；23-多晶硅层；S-源极；D-漏极。
具体实施方式
以下将对本发明的一种LDMOS结构以及制备方法作进一步的详细描述。下面将参照附图对本发明进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。
如图1所示，现有技术中，LDMOS结构的制备方法包括：
首先，在衬底1中形成N型漂移区2，并在所述N型漂移区2的衬底1上形成氧化层；接着，通过P型离子注入在所述衬底1中形成P型体区3（即pbody），所述P型体区3间隔设置在所述N型漂移区2的外侧；接着，在所述氧化层4一侧形成栅氧层5，所述栅氧层5从所述N型漂移区2的衬底1上延伸至所述P型体区3的衬底1上，使得所述氧化层4和栅氧层5相邻且接触设置在所述衬底1上；接着，在所述栅氧层5和部分所述氧化层4上沉积多晶硅6，刻蚀工艺形成在栅氧层5上的多晶硅栅极和部分氧化层4上的多晶硅场板。
可知，现有技术制备的LDMOS结构的漂移区的长度较长，使得LDMOS结构的尺寸较大，且当前的LDMOS结构的击穿耐压较差。
如图2所示，为了缩小LDMOS结构的漂移区11的长度，并提高击穿电压，本实施例提供一种LDMOS结构，所述LDMOS结构包括设置于衬底10中第一导电类型的漂移区11、第二导电类型的体区12，位于所述漂移区11中第一导电类型的漏极D、位于所述体区12中第一导电类型的源极S，所述漂移区11和体区12间隔设置，且所述源极S位于所述体区12远离所述漂移区11的一侧设置，所述漏极D位于所述漂移区11远离所述体区12的一侧设置。所述衬底10上形成有氧化层21，所述氧化层21位于所述漂移区11上方，所述氧化层21覆盖所述漂移区11，所述氧化层21靠近所述体区12设置，优选的，所述氧化层21靠近所述体区一侧的边界与所述漂移区11靠近所述体区12一侧的边界对齐设置。
其中，所述第一导电类型例如是N型，所述第二导电类型例如是P型。
所述衬底10中还形成有凹槽13，所述凹槽13位于所述源极S和所述氧化层21之间，使得所述凹槽13的大部分区域位于所述体区12中，剩余部分位于所述漂移区11和体区12之间衬底10中。所述凹槽能够合理的分散多晶硅栅极两侧的电场，使得反型沟道合理的沿多晶硅栅极分布。
所述凹槽13的槽底与侧壁之间光滑过渡，使得所述凹槽13在底部没有尖锐的倒角结构，从而进一步能够合理的分散多晶硅栅极两侧的电场，使得反型沟道合理的沿多晶硅栅极分布，避免了尖锐的倒角集中电场或者导致夹断的产生。在本实施例中，所述凹槽13的横截面呈U形。
其中，在所述源极S向漏极D方向上，所述凹槽13的长度小于或等于所述源极S与所述氧化层21之间的间距。所述凹槽13的深度不深于所述体区12的深度，即所述凹槽13的深度小于或等于所述体区12的深度，且随着所述凹槽13的深度的逐渐增大，所述漂移区11的长度逐渐缩小，以缩小所述LDMOS结构的尺寸。
所述LDMOS结构还包括栅氧层22和多晶硅层23，所述栅氧层22覆盖所述凹槽13的侧壁和底壁。所述多晶硅层23覆盖所述栅氧层22并填充所述凹槽13，同时还覆盖所述氧化层21靠近所述栅氧层22一侧的部分表面。其中，所述多晶硅层23包括多晶硅场板和多晶硅栅极，所述多晶硅栅极填充所述凹槽13，并位于所述栅氧层22上，所述多晶硅场板位于所述氧化层21上。
经仿真发现，本实施例的所述LDMOS结构可以有效地分散栅极两侧的电场分布，并使得电场合理的分布在PN结的两侧，缩短了漂移区11的长度，从而缩小了LDMOS结构的尺寸，同时还可以有效地提高了击穿电压。
如图3所示，本实施例还包括一种LDMOS结构的制备方法，包括以下步骤：
S1：提供衬底10，所述衬底10中形成有间隔设置的体区12和漂移区11，所述漂移区11的衬底10上形成有氧化层21；
S2：在所述体区12的衬底10中形成凹槽13，所述凹槽13和氧化层21相邻设置，且所述凹槽13的部分延伸至所述漂移区11和体区12之间的间隙中；
S3：形成栅氧层22和多晶硅层23，所述栅氧层22覆盖所述凹槽13的底壁和侧壁，所述多晶硅层23覆盖所述栅氧层22并填充所述凹槽13，同时还覆盖所述氧化层21靠近所述栅氧层22一侧的部分表面；
S4：形成源极S和漏极D，所述源极S位于所述体区12，所述漏极D位于所述漂移区11，且所述漏极D和源极S分别位于所述凹槽13和氧化层21的外侧。
如图4所示，在步骤S1中，所述漂移区11的导电类型为第一导电类型，所述体区12的导电类型为第二导电类型，其中，所述第一导电类型例如是N型，所述第二导电类型例如是P型。
如图5所示，步骤S2具体为：通过刻蚀工艺在所述衬底10中形成凹槽13，所述凹槽13位于所述源极S和所述氧化层21之间，且所述凹槽13与所述氧化层21相邻设置，且所述凹槽13的大部分区域位于所述体区12中，剩余部分位于所述漂移区11和体区12之间衬底10中。所述凹槽13的槽底与侧壁之间光滑过渡，在本实施例中，所述凹槽13的横截面呈U形。
其中，在所述源极S向漏极D方向上，所述凹槽13的长度小于或等于所述源极S与所述氧化层21之间的间距。所述凹槽13的深度不深于所述体区12的深度，即所述凹槽13的深度小于或等于所述体区12的深度，且随着所述凹槽13的深度的逐渐增大，所述漂移区11的长度逐渐缩小，以缩小所述LDMOS结构的尺寸。
如图6所示，步骤S3具体为：
首先，通过沉积工艺和刻蚀工艺在所述凹槽13的内壁（侧壁和底壁）形成一栅氧层22。
接着，通过沉积和刻蚀工艺形成多晶硅层23，所述多晶硅层23覆盖所述栅氧层22并填充所述凹槽13，同时还覆盖所述氧化层21靠近所述栅氧层22一侧的部分表面。其中，所述多晶硅层23包括多晶硅场板和多晶硅栅极，所述多晶硅栅极填充所述凹槽13，并位于所述栅氧层22上，所述多晶硅场板位于所述氧化层21上。
请继续参阅图6，步骤S4具体为：
通过离子注入工艺形成源极S和漏极D，所述源极S位于所述凹槽13外侧的体区12，所述漏极D位于所述氧化层21外侧的漂移区11。其中，所述漏极D和源极S的导电类型和所述漂移区的导电类型相同。
综上所述，本发明提供一种LDMOS结构以及制备方法，LDMOS结构包括位于衬底中且间隔设置的漂移区和体区，位于所述漂移区中的漏极、位于所述体区中的源极，还包括凹槽、氧化层、栅氧层和多晶硅层，所述氧化层位于所述漂移区上方，所述凹槽位于所述体区，所述凹槽和氧化层相邻设置，所述凹槽的部分延伸至所述漂移区和体区之间的间隙中，所述漏极和源极分别位于所述凹槽和氧化层的外侧，所述栅氧层覆盖所述凹槽的底壁和侧壁，所述多晶硅层覆盖所述栅氧层并填充所述凹槽，同时还覆盖所述氧化层靠近所述栅氧层一侧的部分表面。本发明的方案起到预想不到的技术效果是：凹槽能够合理的分散多晶硅栅极两侧的电场，使得反型沟道合理的沿多晶硅栅极分布；所述多晶硅层覆盖所述栅氧层并填充所述凹槽，同时还覆盖所述氧化层靠近所述栅氧层一侧的部分表面，可以提高击穿电压，并缩短所述LDMOS结构的尺寸。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语 “第一”、“第二”的描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (10)
1.一种LDMOS结构，包括位于衬底中且间隔设置的漂移区和体区，位于所述漂移区中的漏极、位于所述体区中的源极，其特征在于，还包括凹槽、氧化层、栅氧层和多晶硅层，所述氧化层位于所述漂移区上方，所述凹槽位于所述体区，所述凹槽和氧化层相邻设置，所述凹槽的部分延伸至所述漂移区和体区之间的间隙中，所述漏极和源极分别位于所述凹槽和氧化层的外侧，所述栅氧层覆盖所述凹槽的底壁和侧壁，所述多晶硅层覆盖所述栅氧层并填充所述凹槽，同时还覆盖所述氧化层靠近所述栅氧层一侧的部分表面。
2.如权利要求1所述的LDMOS结构，其特征在于，所述凹槽的侧壁和底壁光滑过渡。
3.如权利要求2所述的LDMOS结构，其特征在于，所述凹槽的横截面呈U型。
4.如权利要求1所述的LDMOS结构，其特征在于，所述凹槽的深度小于或等于所述体区的深度。
5.如权利要求4所述的LDMOS结构，其特征在于，在所述源极向漏极方向上，所述凹槽的长度小于或等于所述源极与所述氧化层之间的间距。
6.一种LDMOS结构的制备方法，其特征在于，包括以下步骤：
提供衬底，所述衬底中形成有间隔设置的体区和漂移区，所述漂移区的衬底上形成有氧化层；
在所述体区的衬底中形成凹槽，所述凹槽和氧化层相邻设置，且所述凹槽的部分延伸至所述漂移区和体区之间的间隙中；
形成栅氧层和多晶硅层，所述栅氧层覆盖所述凹槽的底壁和侧壁，所述多晶硅层覆盖所述栅氧层并填充所述凹槽，同时还覆盖所述氧化层靠近所述栅氧层一侧的部分表面；
形成源极和漏极，所述源极位于所述体区，所述漏极位于所述漂移区，且所述漏极和源极分别位于所述凹槽和氧化层的外侧。
7.如权利要求6所述的LDMOS结构的制备方法，其特征在于，所述凹槽的侧壁和底壁光滑过渡。
8.如权利要求7所述的LDMOS结构的制备方法，其特征在于，所述凹槽的横截面呈U型。
9.如权利要求6所述的LDMOS结构的制备方法，其特征在于，所述凹槽的深度小于或等于所述体区的深度。
10.如权利要求9所述的LDMOS结构的制备方法，其特征在于，在所述源极向漏极方向上，所述凹槽的长度小于或等于沿所述源极与所述氧化层之间的间距。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410211055.0A CN117790579B (zh) | 2024-02-27 | 2024-02-27 | 一种ldmos结构以及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410211055.0A CN117790579B (zh) | 2024-02-27 | 2024-02-27 | 一种ldmos结构以及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117790579A true CN117790579A (zh) | 2024-03-29 |
| CN117790579B CN117790579B (zh) | 2024-05-17 |
Family
ID=90381890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410211055.0A Active CN117790579B (zh) | 2024-02-27 | 2024-02-27 | 一种ldmos结构以及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117790579B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990038946A (ko) * | 1997-11-07 | 1999-06-05 | 정선종 | 트렌치 구조 드레인을 갖는 고압소자 |
| US20130187226A1 (en) * | 2012-01-20 | 2013-07-25 | SK Hynix Inc. | Lateral double diffused mos transistors and methods of fabricating the same |
| CN104112774A (zh) * | 2014-01-14 | 2014-10-22 | 西安后羿半导体科技有限公司 | 一种横向双扩散金属氧化物半导体场效应管 |
| CN104716179A (zh) * | 2013-12-11 | 2015-06-17 | 上海华虹宏力半导体制造有限公司 | 一种具有深孔的ldmos器件及其制造方法 |
| US20150243777A1 (en) * | 2014-02-27 | 2015-08-27 | Renesas Electronics Corporation | Semiconductor device |
| CN105097922A (zh) * | 2014-05-22 | 2015-11-25 | 上海北京大学微电子研究院 | 一种soi功率ldmos场效应晶体管的结构及其制造方法 |
| CN113241374A (zh) * | 2021-05-19 | 2021-08-10 | 深圳真茂佳半导体有限公司 | 功率晶体管结构及其制造方法 |
| CN114388363A (zh) * | 2022-03-24 | 2022-04-22 | 晶芯成(北京)科技有限公司 | 一种半导体器件及其制作方法 |
| US20230019004A1 (en) * | 2019-12-18 | 2023-01-19 | Southeast University | Lateral double-diffused metal oxide semiconductor field effect transistor |
| US20240047530A1 (en) * | 2022-08-03 | 2024-02-08 | Hyundai Motor Company | Power semiconductor device and method for fabricating the same |
-
2024
- 2024-02-27 CN CN202410211055.0A patent/CN117790579B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990038946A (ko) * | 1997-11-07 | 1999-06-05 | 정선종 | 트렌치 구조 드레인을 갖는 고압소자 |
| US20130187226A1 (en) * | 2012-01-20 | 2013-07-25 | SK Hynix Inc. | Lateral double diffused mos transistors and methods of fabricating the same |
| CN104716179A (zh) * | 2013-12-11 | 2015-06-17 | 上海华虹宏力半导体制造有限公司 | 一种具有深孔的ldmos器件及其制造方法 |
| CN104112774A (zh) * | 2014-01-14 | 2014-10-22 | 西安后羿半导体科技有限公司 | 一种横向双扩散金属氧化物半导体场效应管 |
| US20150243777A1 (en) * | 2014-02-27 | 2015-08-27 | Renesas Electronics Corporation | Semiconductor device |
| CN105097922A (zh) * | 2014-05-22 | 2015-11-25 | 上海北京大学微电子研究院 | 一种soi功率ldmos场效应晶体管的结构及其制造方法 |
| US20230019004A1 (en) * | 2019-12-18 | 2023-01-19 | Southeast University | Lateral double-diffused metal oxide semiconductor field effect transistor |
| CN113241374A (zh) * | 2021-05-19 | 2021-08-10 | 深圳真茂佳半导体有限公司 | 功率晶体管结构及其制造方法 |
| CN114388363A (zh) * | 2022-03-24 | 2022-04-22 | 晶芯成(北京)科技有限公司 | 一种半导体器件及其制作方法 |
| US20240047530A1 (en) * | 2022-08-03 | 2024-02-08 | Hyundai Motor Company | Power semiconductor device and method for fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117790579B (zh) | 2024-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108807548B (zh) | 带有改良fom的可扩展的sgt结构 | |
| CN102184944B (zh) | 一种横向功率器件的结终端结构 | |
| CN113611750B (zh) | Soi横向匀场高压功率半导体器件及制造方法和应用 | |
| CN111799322B (zh) | 面向高频应用的双沟槽型SiC MOSFET结构及制造方法 | |
| CN112382658B (zh) | 具有阶梯分立屏蔽槽的低栅电荷器件及其制造方法 | |
| CN111244185B (zh) | 一种鳍式横向双扩散功率器件 | |
| EP1177583B1 (en) | Silicon carbide lateral mosfet and method of making the same | |
| CN111370462A (zh) | 一种沟槽型vdmos的元胞版图结构 | |
| CN114023810B (zh) | 一种L型基区SiC MOSFET元胞结构、器件及制造方法 | |
| KR20070032995A (ko) | 고전압 디바이스 및 그 형성 방법 | |
| CN117497567B (zh) | 一种sgtmos器件及其制备方法、芯片 | |
| CN112652652A (zh) | 沟槽型场效应晶体管结构及其制备方法 | |
| CN113659009A (zh) | 体内异性掺杂的功率半导体器件及其制造方法 | |
| CN112993021B (zh) | 横向双扩散金属氧化物半导体场效应管 | |
| CN111785774A (zh) | Bcd工艺中cmos器件及其制造方法 | |
| CN115332338B (zh) | 一种调节动态特性的超结vdmos器件及制备方法 | |
| CN117790579B (zh) | 一种ldmos结构以及制备方法 | |
| CN115528115A (zh) | 一种ldmos功率器件及其制备方法 | |
| CN107342224B (zh) | Vdmos器件的制作方法 | |
| CN112951715B (zh) | 沟槽栅结构及沟槽型场效应晶体管结构的制备方法 | |
| CN113659008A (zh) | 具有电场钳位层的匀场器件及其制造方法和应用 | |
| CN112599600A (zh) | 垂直双扩散晶体管及其制造方法 | |
| CN112909091A (zh) | 横向双扩散晶体管及其制造方法 | |
| CN117038708B (zh) | 沟槽型场效应晶体管及其制备方法 | |
| CN117497602B (zh) | 一种分离栅沟槽型mosfet及其制备方法、芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |