CN113241374A - 功率晶体管结构及其制造方法 - Google Patents

功率晶体管结构及其制造方法 Download PDF

Info

Publication number
CN113241374A
CN113241374A CN202110548533.3A CN202110548533A CN113241374A CN 113241374 A CN113241374 A CN 113241374A CN 202110548533 A CN202110548533 A CN 202110548533A CN 113241374 A CN113241374 A CN 113241374A
Authority
CN
China
Prior art keywords
layer
trench
source
heavily doped
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110548533.3A
Other languages
English (en)
Other versions
CN113241374B (zh
Inventor
任炜强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Zhenmaojia Semiconductor Co ltd
Original Assignee
Shenzhen Zhenmaojia Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Zhenmaojia Semiconductor Co ltd filed Critical Shenzhen Zhenmaojia Semiconductor Co ltd
Priority to CN202110548533.3A priority Critical patent/CN113241374B/zh
Publication of CN113241374A publication Critical patent/CN113241374A/zh
Application granted granted Critical
Publication of CN113241374B publication Critical patent/CN113241374B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

本申请涉及一种功率晶体管结构及其制造方法，其结构包括：漏极衬底，具有由漏极外延层提供的处理表面与对应的背面，处理表面并排形成有若干第一沟槽，第一沟槽内设置有栅极；有源层，形成于漏极外延层中；内介电层，分断式形成于栅极上的第一沟槽内，使栅极为嵌埋结构并电绝缘隔离栅极与源极层；第一沟槽的开口处形成有第二沟槽，以形成第一沟槽开口两侧的凹陷区以及第二沟槽之间的台面区，凹陷区内在内介电层两侧形成重掺杂部，台面区形成重掺杂隔离层；源极层，设置于有源层的台面区上，并透过凹陷区导接重掺杂部；有源层在重掺杂部下方且位于栅极两侧形成纵向沟道。本申请具有保持较高的防漏电流性能和提供更强的电流通过能力的效果。

Description

功率晶体管结构及其制造方法
技术领域
本申请涉及半导体晶体管的领域，尤其是涉及一种功率晶体管结构及其制造方法。
背景技术
场效晶体管结构作为半导体芯片的关键重要器件,目前已有多种结构,主要包括有以下几类:FinFET鳍式场效晶体管、JFET结型场效晶体管、面场效晶体管以及穿隧式场效晶体管。无论是那一种晶体管结构都是将源极接点与漏极接点设计在半导体衬底的同一表面，随着晶圆薄化与器件微小化的趋势发展,如何在保证防漏电流性能的前提下通过大电流会越来越是一个需要面对与克服的难题。
其中,JFET结型场效应晶体管与穿隧式场效晶体管,由于将沟道层设计在半导体衬底的有源区内,源极层再形成在有源区上，FinFET鳍式晶体管是将沟道层以额外沉积的方式设计在突出鳍状的栅极上,载流子通过沟道在一体的源极和一体的漏极之间横向流动，但是这种设计，需要在源极层和有源层之间设置内介电层以防止源极制程中对有源层的导电性能造成不良影响，而源极层通常由金属材料制成，其与内介电层的连接能力较差，在半导体衬底受力时容易发生分层和断裂的现象，从而导致接触不良。
发明内容
为了保持较高的防漏电流性能和提供更强的电流通过能力，本申请提供一种功率晶体管结构及其制造方法。
第一方面，本申请提供的一种功率晶体管结构，采用如下的技术方案：
一种功率晶体管结构，包括：
漏极衬底，具有由漏极外延层提供的处理表面与对应的背面，所述处理表面并排形成有若干第一沟槽，所述第一沟槽内设置有栅极；
有源层，形成于所述漏极外延层中；
内介电层，分断式形成于所述栅极上的所述第一沟槽内，使所述栅极为嵌埋结构并电绝缘隔离栅极与源极层；所述第一沟槽的开口处形成有第二沟槽，以形成第一沟槽开口两侧的凹陷区以及第二沟槽之间的台面区，所述凹陷区内在所述内介电层两侧形成重掺杂部，所述台面区形成重掺杂隔离层；
源极层，设置于有源层的台面区上，并透过所述凹陷区导接所述重掺杂部；所述有源层在所述重掺杂部下方且位于所述栅极两侧形成纵向沟道。
通过采用上述技术方案，以第二沟槽的深度方向为纵向方向，利用源极层与漏极衬底连接电源和负载，源极层、漏极外延层和漏极衬底之间在纵向上呈层排布，因此相比于将源极和漏极设置于半导体衬底同一表面的设置，源极区域和漏极区域能够实现更大的设计面积，从而与电源和负载稳定连接。同样的，由于半导体的载流子在半导体内均匀分布，相比于只在表面形成电子流的金属，更大的纵向移动截面更有利于大电流的移动。
由于第二沟槽形成凹陷区，源极层形成于处理表面后，整体呈现弯曲状，当漏极衬底和漏极外延层受力时，源极层的内弯部具有一定的张力，能够较为稳定地撑在凹陷区内部并贴紧第二沟槽，从而保证连接性能。同时，由于源极层呈弯曲状，在受力时相比于传统的片状结构更不容易发生断裂。
另外，内介电层通常由氧化硅一类绝缘材料形成于形成表面上，而漏极外延层通常主要为硅材料或锗材料，因此，内介电层具有与漏极外延层材料相性好的特点，连接能力强。但是氧化硅这类非金属氧化物绝缘材料较为致密，与金属的相性较差，而源极层在通常选用金属材料以达到更好的导电性能，当有源层上覆盖大量的电介质层时，将会导致源极层和电介质层连接效果差，容易发生分层脱落。在本方案中，电介质层仅仅覆盖栅极区域以将栅极和源极层隔离。对于未被电介质层保护而暴露在源极层的有源层区域为凹陷区和台面区，为了防止源极层成分的侵入，台面区形成重掺杂隔离区以绝缘源极层和有源层，凹陷区形成重掺杂部以导通源极层和有源层。源极层与形成表面的相性较好，相比于设置内介电层隔离源极层和有源层的方案，连接效果更佳。
此外，由于纵向截面具有较大面积，因此能够易于集成较多的栅极结构，在通过大电流时电子将被分流在多个半栅晶体管的两侧，从而降低单个晶体管的通过电流,消除熔丝效应，达到更强的载荷能力。
优选的，所述有源层由所述漏极外延层的所述处理表面内化形成，所述重掺杂部和所述重掺杂隔离层均由所述有源层的表面内化形成，所述重掺杂部和重掺杂隔离层在朝向处理表面的方向上隔离有源层和源极层。
优选的，所述第二沟槽的宽度大于第一沟槽的宽度，所述重掺杂部和所述重掺杂隔离层均由有源层经由离子注入形成且注入离子分别为电子提供物质和空穴提供物质
通过采用上述技术方案，由于通过对有源层进行离子注入形成重掺杂隔离层和重掺杂部，重掺杂隔离层具有较佳的绝缘效果，也能够减少金属离子的进入有源层，从而起到和内介电层相近的效果。重掺杂层注入与重掺杂隔离层类型相反的离子，比如重掺杂隔离层注入N，重掺杂层注入P，因此重掺杂层具有良好的导电性能，对有源层和源极层进行电性连接。由于重掺杂隔离层和重掺杂部采用了能量注入的方法，相较于外延形成的制程更为方便，且更节省成本，也避免了新层可能发生的连接问题。
优选的，所述第二沟槽形成于所述漏极外延层的处理表面，所述源极层在第二沟槽内形成有内弯部以嵌入所述凹陷区，所述源极层的内弯部贴合于第二沟槽。
通过采用上述技术方案，由于第二沟槽形成凹陷区，源极层的内弯部嵌入凹陷区中，当漏极衬底和漏极外延层受力时，源极层的内弯部具有一定的张力，在受到外力时也能够张紧贴合在第二沟槽，从而保证连接性能。同时，由于源极层呈弯曲状，在受力时相比于传统的片状结构更不容易发生断裂。
优选的，所述第一沟槽内形成有浮空源柱，所述浮空源柱位于所述栅极的下方并与有源层电性连接，所述浮空源柱绝缘于栅极和漏极衬底。
通过采用上述技术方案，浮空源柱位于第一沟槽中且绝缘于栅极、源极层和有源层。由于与源极层电性连接，当有源层上电时浮空源柱将会对流经沟道的载流子产生排斥，使得从有源层流向漏极衬底背面的载流子在流动过程中逐渐远离并扩散在漏极外延层中，从而充分利用漏极外延层内的载流子，避免电流在局部过度集中而发生熔丝效应。
此外，浮空源柱在第一沟槽内的位置低于有源层，由于与源极层电性连接，能够良好地降低源极层和漏极外延层之间的米勒电容。
优选的，所述漏极外延层在第一沟槽的两侧形成有扩散区，所述扩散区位于有源层的下方；所述功率晶体管结构利用所述栅极的电场效应，来自所述源极层的电子经栅极两侧的沟道进入扩散区后，向远离浮空源柱的方向偏离扩散，直至抵达漏极衬底的背面。
通过采用上述技术方案，利用所述栅极的电场效应，实现电子流由源极层到漏极衬底流动过程中在第一沟槽两侧分流，并在所述漏极外延层上的第一沟槽之间实现分隔均匀化。
优选的，所述第一沟槽表面形成有供浮空源柱嵌入的第一氧化隔离层，所述第一沟槽内形成有第二氧化隔离层，所述第二氧化隔离层位于浮空源柱的顶面并与第一氧化隔离层配合包覆浮空源柱，所述第二氧化隔离层顶面和第二沟槽表面形成有第三氧化隔离层，所述栅极嵌埋与第三氧化隔离层中，所述内介电层与第三氧化隔离层配合包覆栅极。
通过采用上述技术方案，浮空源柱由于与源极层电性连接，在源极层通电时将会形成较强的电场，通过第一氧化隔离层和第二氧化隔离层避免浮空源柱与漏极外延层发生电子穿隧，从而提高槽底抗雪崩击穿能力。此外，由于在后工艺过程中利用IMP向有源层进行离子注入，以形成重掺杂部，第三氧化隔离层和内介电层的设置有利于提高离子植入的柵氧改质抵抗性。
优选的，所述重掺杂部和重掺杂隔离层分别为P型掺杂和N型掺杂，或为N型掺杂和P型掺杂。
优选的，所述有源层为铝层。
通过采用上述技术方案，铝层能够良好地生长在重掺杂部上，并形成光滑的接触表面以作为外接的触点，具有良好的导电能力。
第二方面，本申请提供的一种功率晶体管结构的制造方法，采用如下的技术方案：
一种功率晶体管结构的制造方法，包括以下步骤：
并排形成有若干第一沟槽于漏极外延层提供的处理表面上，并在所述第一沟槽内设置有栅极；
形成有源层于所述漏极外延层提供的处理表面上；
分断式形成内介电层于所述栅极上的所述第一沟槽内，使所述栅极为嵌埋结构并电绝缘隔离栅极与源极层；
对有源层形成第二沟槽于第一沟槽的开口，以形成第一沟槽开口两侧的凹陷区以及第二沟槽之间的台面区；
形成重掺杂部于所述凹陷区内且位于所述内介电层两侧，并形成重掺杂隔离层于所述台面区；
设置源极层于有源层的台面区上，并透过所述凹陷区导接所述重掺杂部；其中，有源层在所述重掺杂部下方且位于所述栅极两侧形成纵向沟道。
通过采用上述技术方案，最终制得所述的功率晶体管结构。
优选的，在所述并排形成有若干第一沟槽于漏极外延层提供的处理表面上的步骤中，包括：提供漏极衬底，具有由漏极外延层提供的处理表面与对应的背面；由所述漏极外延层的处理表面刻蚀形成相互平行的第一沟槽，其中，所述第一沟槽的深度不超过所述漏极衬底的厚度;
或/与，在所述第一沟槽内设置有栅极的步骤中，包括：以沉淀填充方式在所述第一沟槽内设置栅极；去除所述第一沟槽内的所述栅极的上部，使得所述栅极残留部分的上界面低于所述处理表面；
或/与，在所述形成有源层于所述漏极外延层提供的处理表面上的步骤中，包括：在所述处理表面下以能量注入方式形成有源层；
或/与，在所述分断式形成内介电层于所述栅极上的所述第一沟槽内，使所述栅极为嵌埋结构并电绝缘隔离栅极与源极层的步骤中，包括：以沉淀填充方式在所述第一沟槽内设置栅极；去除所述第一沟槽内的所述栅极的上部，使得所述栅极残留部分的上界面低于所述处理表面；以沉积方式在所述第一沟槽和第三氧化隔离层上形成第四氧化隔离层，以使得栅极呈嵌埋结构；
或/与，在所述对有源层形成第二沟槽于第一沟槽的开口，以形成第一沟槽开口两侧的凹陷区以及第二沟槽之间的台面区的步骤中，包括：对第四氧化隔离层均匀向下刻蚀，以余留下位于相邻第一沟槽之间且在有源层上方的遮挡部、以及位于第一沟槽内的内介电层；由所述第三氧化隔离层和有源层向下刻蚀形成对准第一沟槽的第二沟槽，以形成第一沟槽开口两侧的凹陷区以及第二沟槽之间的台面区，其中凹陷区与所述内介电层上表面相平齐；
或/与，在所述形成重掺杂部于所述凹陷区内且位于所述内介电层两侧，并形成重掺杂隔离层于所述台面区的步骤中，包括：向所述有源层进行能量注入以形成重掺杂部，其中，所述重掺杂部位于所述有源层的凹陷处，其中，所述重掺杂部的下界面低于所述栅极的上界面；去除遮挡部和处理表面上的第三氧化隔离层，并向所述处理界面的台面区处进行能量注入以形成重掺杂隔离层；
或/与，在所述设置源极层于有源层的台面区上，并透过所述凹陷区导接所述重掺杂部的步骤中，包括：以沉淀填充方式在所述台面区和凹陷区上设置源极层，其中，所述凹陷区的有源层的反型层注入厚度方向定义为晶体管的沟道长度。
优选的，在所述并排形成有若干第一沟槽于漏极外延层提供的处理表面上，并在所述第一沟槽内设置有栅极的步骤和所述形成有源层于所述漏极外延层提供的处理表面上的步骤之间，还包括以下步骤：
在所述处理表面与所述第一沟槽内形成第一氧化隔离层，使所述第一沟槽的内壁绝缘;
以沉淀填充方式在所述第一沟槽内设置源极延伸倒鳍，并去除所述源极延伸倒鳍和所述第一氧化隔离层位于所述处理表面上方的部位;
去除所述第一沟槽内的所述源极延伸倒鳍的上部，以残留下所述源极延伸倒鳍的下部作为浮空源柱；
去除所述第一沟槽内的所述第一氧化隔离层的上部，其中，所述第一氧化隔离层残留部分的上端面低于浮空源柱的上端面；
以沉淀填充方式在所述第一沟槽内设置第二氧化隔离层，使得所述第一沟槽的内壁以及浮空源柱绝缘，并使得浮空源柱呈嵌埋结构；
去除所述第二氧化隔离层位于所述处理表面上方的部位，再去除所述第一沟槽内的第二氧化隔离层的上部，残留部分的上端面高于浮空源柱的上端面。
综上所述，本发明包括以下至少一种对现有技术作出贡献的技术效果：
1.第二沟槽形成凹陷区，源极层形成于处理表面后，整体呈弯曲状，且内弯部嵌入凹陷区中，当漏极衬底和漏极外延层受力时，源极层的内弯部具有一定的张力，能够较为稳定地撑在凹陷区内部并贴紧第二沟槽，从而保证连接性能，不易发生分层和脱落。同时，该源极层在受力时相比于传统的片状结构更不容易发生断裂。台面区形成重掺杂隔离区以绝缘源极层和有源层，凹陷区形成重掺杂部以导通源极层和有源层。由于源极层与形成表面的相性较好，相比于设置内介电层隔离源极层和有源层的方案，连接效果更佳；
2.重掺杂部下方的有源层在栅极的作用下形成沟道，沟道用于导通源极层和漏极衬底，实现了以有源层的反型层注入厚度方向定义场效晶体管的沟道长度，具体为栅极的每一侧有源层均都能规划出一个晶体管沟道，具有更小的导通电阻；由于栅极的底部延伸至漏极衬底的内部，在包覆式栅极两侧形成相对于源极层竖立向且并联的平行沟道，电子流的移动是由源极层的上表面到漏极衬底的背面，过程中经过了栅极两侧形成的沟道，再经过浮空源柱所产生排斥电场而在漏极外延层产生的扩散区，在排斥电场作用下分散在漏极外延层中直至抵达漏极衬底，实现了两个相邻源极分路下的两个半栅晶体管两侧沟道导通于漏极衬底的下表面与辅助源极之间，使原本漏极衬底下表面漏电流的缺陷转换成有益的漏极输出，并且避免了电子流如熔丝效应集中于漏极衬底下表面的局部区域，可实现更高电流适应能力，提供更宽的安全工作区，拥有更强的EAS（单脉冲雪崩击穿能量）能力；
3.源极层与辅助源极制程上的分离设计与结构上的导通，工艺上源极层只需要填充具有较大宽度的第二沟槽，而不需要填入具有较小宽度的第一沟槽，浮空源柱的材质选择也具有更多自由度，以克服工艺填孔填槽的困难、提高与漏极衬底的热膨胀适配度以及减少对漏极衬底的金属扩散效应。
附图说明
图1绘示本发明一些较佳实施例的场效晶体管结构在横切栅极的局部结构示意图；
图2绘示本发明一些较佳实施例的制作场效晶体管结构的过程中所提供漏极衬底及漏极外延层的示意图；
图3绘示本发明一些较佳实施例的制作场效晶体管结构的过程中由漏极外延层的表面刻蚀形成相互平行的第一沟槽的示意图；
图4绘示本发明一些较佳实施例的制作场效晶体管结构的过程中在第一沟槽和处理表面形成第一氧化隔离层的示意图；
图5是绘示本发明一些较佳实施例的制作场效晶体管结构的过程中在第一沟槽和第一氧化隔离层表面形成源极延伸倒鳍的示意图；
图6是绘示本发明一些较佳实施例的制作场效晶体管结构的过程中将源极延伸倒鳍修剪至第一氧化隔离层的上界面的示意图；
图7是绘示本发明一些较佳实施例的制作场效晶体管结构的过程中修剪去源极延伸倒鳍的上部以形成浮空源柱的示意图；
图8是绘示本发明一些较佳实施例的制作场效晶体管结构的过程中修剪去所述第一氧化隔离层的上部的示意图；
图9是绘示本发明一些较佳实施例的制作场效晶体管结构的过程中以沉淀填充方式在所述第一沟槽内设置第二氧化隔离层；
图10是绘示本发明一些较佳实施例的制作场效晶体管结构的过程中修剪去第二氧化隔离层位于所述处理表面上方的部位的示意图；
图11是绘示本发明一些较佳实施例的制作场效晶体管结构的过程中去除第二氧化隔离层上部的示意图；
图12是绘示本发明一些较佳实施例的制作场效晶体管结构的过程中在所述处理表面和所述第一沟槽内形成第三氧化隔离层的示意图；
图13是绘示本发明一些较佳实施例的制作场效晶体管结构的过程中以沉淀填充方式在所述第一沟槽内设置栅极的示意图；
图14是绘示本发明一些较佳实施例的制作场效晶体管结构的过程中所述处理表面下以能量注入方式形成有源层的示意图；
图15是绘示本发明一些较佳实施例的制作场效晶体管结构的过程中去除所述第一沟槽内的所述栅极的上部的示意图；
图16是绘示本发明一些较佳实施例的制作场效晶体管结构的过程中以沉积方式在所述第一沟槽和第三氧化隔离层上形成第四氧化隔离层的示意图；
图17是绘示本发明一些较佳实施例的制作场效晶体管结构的过程中对第四氧化隔离层均匀向下刻蚀以形成遮挡部和内介电层的示意图；
图18是绘示本发明一些较佳实施例的制作场效晶体管结构的过程中形成第二沟槽的示意图；
图19是绘示本发明一些较佳实施例的制作场效晶体管结构的过程中向所述有源层的表面下进行能量注入以形成重掺杂部的示意图；
图20是绘示本发明一些较佳实施例的制作场效晶体管结构的过程中向所述有源层的表面下进行能量注入以形成重掺杂隔离层的示意图；
图21是绘示本发明一些较佳实施例的制作场效晶体管结构的过程中以沉淀填充方式在所述第二沟槽内和重掺杂隔离层上设置源极的示意图。
附图标记说明：
10、漏极衬底；11、漏极外延层；110、扩散区；12、处理表面；13、待移除区；14、第一沟槽；15、表面酸化膜；2、有源层；21、第二沟槽；22、沟道形成区；23、重掺杂隔离层；24、重掺杂部；25、凹陷区；26、台面区；3、栅极；41、第一氧化隔离层；42、第二氧化隔离层；43、第三氧化隔离层；44、第四氧化隔离层；441、遮挡部；442、内介电层；5、源极层；51、内弯部；6、浮空源柱；61、源极延伸倒鳍；7、沟道。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是作为理解本发明的发明构思一部分实施例，而不能代表全部的实施例，也不作唯一实施例的解释。基于本发明中的实施例，本领域普通技术人员在理解本发明的发明构思前提下所获得的所有其他实施例，都属于本发明保护的范围内。
需要说明，若本发明实施例中有涉及方向性指示（诸如上、下、左、右、前、后……），则该方向性指示仅用于解释在某一特定姿态下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。为了更方便理解本发明的技术方案,以下将本发明的场效晶体管结构及其制造方法做进一步详细描述与解释，但不作为本发明限定的保护范围。以下实施例中以P沟道型晶体管表示,在不同示例变化上也可以调整为N沟道型晶体管,并且,本领域技术人员应当知道说明书所指的源极与漏极是一种相对概念,不是绝对概念,在变化例具体应用中,示例的源极可以作为漏极连接使用,示例的漏极可以作为源极连接使用,当说明书中记载的源极作为源极连接,当说明书中记载的漏极必然作为漏极连接;当说明书中记载的源极作为漏极连接,当说明书中记载的漏极必然作为源极连接。为了方便理解本申请的技术方案,说明书与保护范围仍使用“源极”与“漏极”,实际上不限定于源极与漏极,而是使用上代表两个不同电位极的第一电极与第二电极。此外,说明书中记载的“反极”即是与基础极相反的电极,例如源漏极的基础极是N型,则反极是P型,反之亦然。
另外，该功率晶体管也可选择性的形成在绝缘层上有硅（Silicon-on-Insulator；SOI）衬底上，或是绝缘层上有锗（Germanium-on-Insulator；GOI）衬底上。另外，根据一些实施例，硅衬底可包括其它的导电层或是半导体组件，例如晶体管、二极管等等。以下实施例意于提供进一步的说明，但并非用以限制本发明实施例的范畴。
图1绘示一种功率晶体管结构的剖面示意图。在图1中，该功率晶体管结构包括有漏极衬底10、漏极外延层11、栅极3、内介电层442、重掺杂部24、重掺杂隔离层23和源极层5，以实现场效应晶体管电子流开关的基本功能。本实施例中以P沟道型晶体管表示,在变化例中本领域技术人员应当能调整为N沟道型晶体管。
漏极衬底10，具有由漏极外延层11提供的处理表面12与对应的背面，换而言之，即漏极衬底10的底部为背面，漏极外延层11的顶面为处理表面12。在工艺上，处理表面12是半导体工艺的处理表面12，背面是相反于处理表面12的表面。其中，漏极外延层11的一个作用是在漏极衬底10和漏极外延层11之间提供掺杂浓度清晰变化的水平面,以利于沟道竖立式场效晶体管的半导体制作。在一些实施例中，漏极衬底10在半导体制程中是半导体晶圆,在产品中是切单后的芯片基础层。在一些实施例中，漏极衬底10的基础材质为硅，也可以是锗,在一些其它的实施例中，漏极衬底10的基础材质也可以是碳化硅、III-V族或II-VI化合物,在掺杂电子提供物或空穴提供物后具有导电性,掺杂区域在芯片有效区,可以全面也可以区块状,示例是N型掺杂。在一些实施例中，衬底为单晶结构。在特定的实施例中，漏极衬底10为高浓度的N型掺杂，漏极外延层11为低浓度的N型掺杂，在工艺步骤中表现为采用离子注入的方式先向衬底材料均匀注入电子提供物以形成低浓度掺杂，再在漏极衬底10背面通过离子注入的方式均匀注入电子提供物以形成高浓度掺杂，从而使得漏极衬底10和漏极外延层11按掺杂浓度形成两层叠加。
处理表面12形成并排的若干相互平行的第一沟槽14，第一沟槽14的内壁绝缘处理。如图1所示，第一沟槽14的开口朝向所述处理表面12，且第一沟槽14的开口背离所述背面。第一沟槽14的深度小于漏极外延层11的厚度，这意味着，第一沟槽14没有深入至漏极衬底10。虽然图1中只绘示有两个第一沟槽14,但实际上是两条以上的多条,沟槽数量可以调整。在一些实施例中，图1中的结构在左右两侧可以适当的重复展开;在特定的实施例中，沟槽形状在处理表面12上是多个平行直条状,但也可以是平行具有相同间隔的各种弯曲形状。在某些实施例中，可以通过对处理表面12进行酸化以形成一表面酸化膜15，具有硬掩膜的作用。再利用光刻与刻蚀方式选定区域掩蔽膜的图案，以屏蔽体场板沟槽刻蚀，再除去光刻胶，以获得第一沟槽14。
有源层2形成于漏极外延层11上的处理表面12，且于第一沟槽14的开口处形成第二沟槽21，换而言之，第二沟槽21对第一沟槽14进行扩口，从而在处理表面12上间隔地形成第一沟槽14开口两侧的凹陷区25以及第二沟槽21之间的台面区26。第二沟槽21的内壁可以在背离所述背面的方向上呈笔直状，也可以呈弯曲状。在一部分实施例中,有源层2是在处理表面12下方的漏极外延层11内形成,例如对漏极衬底10进行反极型离子植入或同极型离子植入,有源层2与漏极衬底10有一体适配的晶格结构;在一些其它实施例中，有源层2是由漏极外延层11的处理表面12外延生长；综上，有源层2可以形成于处理表面12内,也能形成于处理表面12上。在本实施例中，有源层2为在处理表面12通过离子注入（IMP）得来的，且注入材料为空穴提供物。漏极外延层11在有源层2下方的部分和漏极衬底10相当于形成漏极层，有源层2与漏极层之间没有绝对分界，通常以该注入材料某一浓度的过渡面用于表征分界面。
栅极3设置于第一沟槽14内并绝缘于有源层2和漏极外延层11。栅极3的底部形状可以不相同，栅极3在图1中的形状呈倒梯形。在特定的实施例中，栅极3的底部也可以呈朝向第一沟槽14底部的鳍状，或为往第一沟槽14底部突出的圆弧形切面。在一些实施例中，在第一沟槽14的深度方向上所述栅极3的两端均超出相邻的沟道形成区22的端面。栅极3为导电材料,材质优选为多晶态的导电硅或其他导电性半导体材料,能与漏极衬底10有着相同或相近的热膨胀适配性;在其他实施例中也可以采用半导体工艺中使用的其他导电材料,例如：钨、铜、铝,常用为钨。栅极3的结构可以如图1所示的单层结构也可以是多层叠加结构。
在某些实施例中，第一沟槽14内设置有浮空源柱6，浮空源柱6位于栅极3的下方并与有源层2电性连接，同时绝缘于漏极外延层11。浮空源柱6和栅极3均被绝缘材料包覆形成嵌埋结构。绝缘材料为可以为单一组分，也可以由不同材料通过不同工艺分层形成。在部分实施例中，第一沟槽14表面形成有供浮空源柱6嵌入的第一氧化隔离层41，第一氧化隔离层41的顶面形成有与第一氧化隔离层41配合包覆浮空源柱6的第二氧化隔离层42，第二氧化隔离层42顶面和第一沟槽14表面形成有供栅极3嵌入的第三氧化隔离层43，内介电层442形成于栅极3的顶面并与第三氧化隔离层43配合包覆栅极3。第一氧化隔离层41、第二氧化隔离层42、第三氧化隔离层43和内介电层442可选择的材料包括氧化硅、氮化硅、氮氧化硅、旋涂介电材料（spin-on dielectric material），或是低介电常数介电材料（low-kdielectricmaterial）。绝缘体的形成方法例如可包括高密度电浆化学气相沉积（high-densityplasmachemical vapor deposition；HDP-CVD）、次常压化学气相沉积（sub-atmosphericchemical vapor deposition；SACVD）或是旋涂等方法。在特定实施例中，第一氧化隔离层41具体为氧化硅，第二氧化隔离层42具体为等离子氧化物（HDP Oxide），第三氧化隔离层43具体为氧化硅，内介电层442具体为PSG（磷硅玻璃）或BPSG（硼磷硅玻璃），其液态涂布方式这般形成方法使内介电层442的厚度可以得到保障,以有效隔离源极层5与栅极3。被嵌埋的栅极3可以利用其本身的端部延伸或连接引线将电性引拉到嵌埋区之外，或在源极层5之外以导电栓塞贯穿绝缘材料，使栅极3连接线路引拉出去,因此栅极3的场电位可以独立调整。
源极层5形成于有源层2的表面，同时导通于浮空源柱6。具体的，源极层5在第二沟槽21内形成有内弯部51以嵌入所述凹陷区25，所述源极层5的内弯部51贴合于第二沟槽21。在部分实施例中，被嵌埋的浮空源柱6可以利用其本身的端部延伸或连接引线将电性引拉到源极层5上，以跟源极层5带同种电性，因此浮空源柱6的场电位可以独立调整。在部分实施例中，被嵌埋的浮空源柱6可以利用其本身的端部延伸或连接引线拉到独立电源上，以对浮空源柱6的带电进行单独调整。
为了防止源极层5在沉积时离子扩散入有源层2中导致有源层2的电学性质被改变，有源层2在第一沟槽14的两侧凹陷区25顶部形成有重掺杂部24，且在凹陷区25处重掺杂部24的下方形成沟道形成区22，重掺杂部24和沟道形成区22电性连接并配合连接有源层2的两侧。重掺杂部24具有良好的导电特性，用于将载流子传递到沟道形成区22中，而沟道形成区22靠近第一沟槽14的部分形成沟道7并在栅极3的影响下打开或关闭，沟道7连接重掺杂部24和有源层2下方的漏极层。在不同的实施例中，重掺杂部24既可以生长形成于有源层2上，也可以内化形成于有源层2内，在某些特定的实施例中，重掺杂部24的制程为电子提供材料通过离子注入工艺注入到凹陷区25内，使得有源层2的被注入部分转化为重掺杂部24（N+）。重掺杂部24也有助于在沉积源极层5的工艺过程中阻碍沉积材料朝向有源层2扩散而改变有源层2的导电性能。有源层2在台面区26形成有重掺杂隔离层23，重掺杂隔离层23同样有助于在沉积源极层5的工艺过程中阻碍沉积材料朝向有源层2扩散而改变有源层2的导电性能。综上，重掺杂部24和重掺杂隔离层23在朝向处理表面12的方向上隔离有源层2和源极层5。
源极层5通过重掺杂部24与沟道形成区22相连，重掺杂部24下方的有源层2的反型层注入厚度方向定义为晶体管的沟道7长度。在纵向上栅极3的两端均超出相邻的有源层2界面，当栅极3上施加电压时，有源层2的沟道形成区22在栅极3的两侧形成纵向延伸且并联的平行沟道7；漏极衬底10可作为漏极的接触，电子流的移动是源极层5的表面移动到漏极衬底10的背面，过程中经过了第一沟槽14的两侧分流，最后分散在漏极衬底10的背面，实现了两个相邻源极分路下的两个半栅晶体管两侧沟道7导通在漏极衬底10和重掺杂部24之间，使得漏极衬底10表面漏电流的缺陷转换成有益与有意义的漏极输出,并且避免了电子流集中于漏极衬底10背面的局部区域而发生熔丝效应。
此外，浮空源柱6位于第一沟槽14中，并使得第一沟槽14两侧的位于有源层2下方的漏极外延层11形成扩散区110。由于浮空源柱6与源极层5电性连接，当有源层2上电时，浮空源柱6将会对流经沟道7的载流子产生排斥，使得有源层2流向漏极层背面的载流子在流动过程中逐渐远离并扩散，从而充分利用漏极外延层11内的载流子，避免电流在漏极外延层11的局部过度集中而发生熔丝效应。
此外，浮空源柱6在第一沟槽14内的位置低于有源层2的下界面，由于与源极层5电性连接，能够良好地降低源极层5和漏极外延层11之间的米勒电容。
此外，配合参阅图2至图21，本发明另一些实施例另提出一种功率晶体管结构的制造方法，用于制造上述任意技术方案组合的功率晶体管结构,工艺步骤说明如后。
首先参照图2，对应步骤S1是提供漏极衬底10，其中漏极衬底10具有由漏极外延层11提供的处理表面12与对应的背面。漏极衬底10通常为晶圆形态,具体是硅晶圆。示例中,漏极衬底10是EPI晶圆,背面以下的底部是硅衬底,即图2中的待移除区13,背面以上至衬底的表面是外延生长的磊晶结构,即漏极外延层11，使得处理表面12与背面之间的外延结构部位具有导电性且具备如硅衬底晶圆一样的单晶结构与晶向,而待移除区13为半导体性质。在步骤S1中，漏极外延层11的表面上形成有一表面酸化膜15,具有硬掩膜的作用，以利后工艺中第一沟槽14的形成。图3至图21的后续工艺至晶背研磨之前都具有待移除区13,但图中是省略表现,待移除区13的存在是维持衬底作为制程载体的基础物理结构。根据器件阻断电压和器件参数要求选择合适的上述外延结构，该外延结构是N型但不限于N型，晶向<100>但不限于此晶向。
参照图3，所述步骤S2是由所述漏极外延层11的处理表面12刻蚀形成相互平行的第一沟槽14，第一沟槽14形成后移除表面酸化膜15，其中第一沟槽14的深度不超过所述漏极外延层11的厚度。表面酸化膜15的材质是氧化硅,厚度介于1000A～8000A,也可以选用表面淀积掩蔽膜层取代,表面淀积掩蔽膜层的材质是氮化硅但不限于氮化硅。以光刻与刻蚀方式选定区域掩蔽膜的图案,屏蔽体场板沟槽刻蚀，根据器件的特性不同，第一沟槽1413刻蚀深度介于1.5～10um。
参照图4，对应步骤S3是在所述处理表面12与所述第一沟槽14内形成第一氧化隔离层41，使所述第一沟槽14的内壁绝缘。在一些实施例中，第一氧化隔离层41具体是热氧化层或/与淀积氧化层，但不限于此两种。在利用LECVD的方法生长和沉积第一氧化隔离层41时，通过较高温的退火工序，使得第一氧化隔离层41的致密化，从而填充满第一沟槽14和覆盖处理表面12。在不同的实施例中，氧化层厚度根据器件参数要求可以介于700～13000A。
参照图5，对应步骤S4是以沉淀填充方式在所述第一沟槽14内设置源极延伸倒鳍61。步骤S4的一种示例但不限于的工艺条件是：
S401、多晶硅（Poly）淀积于所述第一沟槽14内并形成于处理表面12上;
S402、in-stu方式掺杂和注入掺杂物，使多晶硅具有导电性，掺杂浓度介于1018～ 1021 ions/cm3,厚度介于1000～15000A。
参照图6，对应步骤S5是对图5中的源极延伸倒鳍61进行修剪，使得源极延伸倒鳍61的上界面与第一氧化隔离层41的上界面相齐平。修剪方法包括化学机械研磨（CMP）或/与回刻蚀（etch back）;优选的,所述源极延伸倒鳍61的材质包括导电多晶硅。
参照图7，对应步骤S6具体为去除所述第一沟槽14内的所述源极延伸倒鳍61的上部，并残留下所述源极延伸倒鳍61的下部作为浮空源柱6。
参照图8，对应步骤S7是去除所述第一沟槽14内的所述第一氧化隔离层41的上部，残留部分的上端面低于浮空源柱6的上端面。步骤S7的一种示例但不限于的工艺条件是，采用等离子体干法刻蚀的方法，回刻第一氧化隔离层41，这里没有采用任何额外的掩模，而是直接各向同性或各向异性地将第一氧化隔离层41刻蚀到所需要的深度，并尽量使得第一氧化隔离层41的上端面较为光滑。从而利用回刻移除掉高于浮空源柱6上端面的第一氧化隔离层41，而余留下底部的一部分以使浮空源柱6绝缘于漏极外延层11。
参照图9，对应步骤S8是以沉淀填充方式在所述第一沟槽14内设置第二氧化隔离层42，使得所述第一沟槽14的内壁以及浮空源柱6绝缘，并使得浮空源柱6呈嵌埋结构。再参照图9，在形成所述第二氧化隔离层42的步骤中,所述第二氧化隔离层42具体为柵氧化层,以热氧化或热氧化加上淀积方式形成所述柵氧化层于所述第一沟槽14的内壁与所述处理表面12上;在利用LECVD的方法生长和沉积第一氧化隔离层41时，通过较高温的退火工序，使得第一氧化隔离层41的致密化，从而填充满第一沟槽14和处理表面12。事实上，第二氧化隔离层42和第一氧化隔离层41是同种材质的类似物，在生成第二氧化隔离层42时，它与第一氧化隔离层41之间相互交界的界面在高温处理阶段几乎会彼此融合在一起，使得两者的接触界面变得不明显。在不同的实施例中，第二氧化隔离层42的氧化温度为700～1100℃，厚度为300～1300A。
参照图10和图11，对应步骤S9是去除所述第二氧化隔离层42位于处理表面12上的部分，再去除所述第一沟槽14内第二氧化隔离层42的上部，使得残留部分的上端面高于浮空源柱6的上端面。步骤S9的一种示例但不限于的工艺条件是，采用等离子体干法刻蚀的方法，回刻第二氧化隔离层42，这里没有采用任何额外的掩模，而是直接各向同性或各向异性地将第二氧化隔离层42刻蚀到所需要的深度，并尽量使得第二氧化隔离层42的上端面较为光滑。从而利用回刻移除掉高于处理表面12的第二氧化隔离层42和位于第一沟槽14内第二氧化隔离层42的上部分，而余留下底部的一小部分与第一氧化隔离层41配合以使浮空源柱6绝缘。
参照图12，对应步骤S10是在所述处理表面12和所述第一沟槽14内形成第三氧化隔离层43，使所述第一沟槽14的内壁绝缘。第三氧化隔离层43具体是热氧化层或/与淀积氧化层，但不限于此两种，在利用LECVD的方法生长和沉积第三氧化隔离层43时，通过较高温的退火工序，使得第三氧化隔离层43的致密化，从而覆盖第一沟槽14的表面和处理表面12。事实上，第三氧化隔离层43和第二氧化隔离层42是同种材质的类似物，在生成第三氧化隔离层43时，它与第二氧化隔离层42之间相互交界的界面在高温处理阶段几乎会彼此融合在一起，使得两者的接触界面变得不明显。在不同的实施例中，氧化层厚度根据器件参数要求可以介于700～13000A。
参照图13，对应步骤S11是以沉淀填充方式在所述第一沟槽14内设置栅极3。在设置所述栅极3的步骤中,所述栅极3在所述处理表面12上的部位去除方法包括化学机械研磨或/与回刻蚀;优选的,所述栅极3的材质包括导电多晶硅,含有掺杂离子。步骤S11的一种示例但不限于的工艺条件是：S111、多晶硅（Poly）淀积于所述第一沟槽14内并形成于所述处理表面12上;S112、in-stu方式掺杂和注入掺杂物，使多晶硅具有导电性，掺杂浓度介于1018 ～ 1021 ions/cm3,厚度介于1000～15000A;S113、以化学机械研磨（CMP）或/与回刻蚀（etch back）方式去除在所述处理表面12上多余的导电性多晶硅,以制得位于所述第一沟槽14内的栅极3。
参照图14，对应步骤S12是在所述处理表面12下以能量注入方式形成有源层2。在某些实施例中，有源层2为在处理表面12通过离子注入（IMP）得来的，且注入材料为空穴提供物。漏极外延层11在有源层2下方的部分和漏极衬底10相当于形成漏极层，有源层2与漏极层之间没有绝对分界，通常以该注入材料某一浓度的过渡面用于表征分界面。在漏极外延层11上通过离子注入形成有源层2和漏极层，有助于在有源层2和漏极层之间提供掺杂浓度清晰变化的水平面,以利于沟道竖立式场效晶体管的半导体制作。步骤S12的一种示例但不限于的工艺条件是：
S121、光刻界定有源区;
S122、注入B11含多次注入,形成P-body区，注入能量20～800kev，注入剂量1012～1014 ions/cm2，以形成有源层2。
参照图15，对应步骤S13是去除所述第一沟槽14内的所述栅极3的上部，使得所述栅极3残留部分的上界面低于有源层2的下界面。步骤S13的一种示例但不限于的工艺条件是，采用等离子体干法刻蚀的方法，回刻所述栅极3，这里可以不采用任何额外的掩模，而是直接各向同性或各向异性地将栅极3刻蚀到所需要的深度，并尽量使得栅极3的上端面较为光滑。从而利用回刻移除掉暴露在处理表面12上的第二氧化隔离层42和位于第一沟槽14内栅极3的上部分，以在第一沟槽14深度方向上余留具有一定线度的栅极3。
参照图16，对应步骤S14是以沉积方式在所述第一沟槽14和第三氧化隔离层43上设置第四氧化隔离层44，以使得栅极3呈嵌埋结构。步骤S14的一种示例但不限于的工艺条件是：淀积介质层具体为LTO（低温氧化硅）或HTO（高温氧化硅）加上BPSG（硼磷硅玻璃）或PSG（磷硅玻璃）的组合，其中LTO或HTO的厚度介于500～3000A，BPSG或PSG的厚度介于 2000～10000A。
参照图17，对应步骤S15是对第四氧化隔离层44均匀向下刻蚀，以余留形成位于相邻第一沟槽14之间且在有源层2上方的遮挡部441、以及位于第一沟槽14内的内介电层442。由于第一沟槽14的存在，第四氧化隔离层44在第一沟槽14处具有凹向漏极衬底10的凹陷，在刻蚀过程中将会先行消耗完毕并露出有源层2，从而断开成内介电层442和遮挡部441两部分。
参照图18，对应步骤S16是由所述第三氧化隔离层43和有源层2向下刻蚀形成对准第一沟槽14的第二沟槽21，以形成第一沟槽14开口两侧的凹陷区25以及第二沟槽21之间的台面区26，其中凹陷区25与所述内介电层442上表面相平齐。在形成所述第二沟槽21的步骤中,所述第二沟槽21为扩大第一沟槽14开口的结构，有利于后期在有源层2上形成均匀规则的重掺杂部24。步骤S16的一种示例但不限于的工艺条件是：
S161、利用遮挡部441和内介电层442界定刻蚀区,其中，预先定义第二沟槽21的宽度大于第一沟槽14的宽度且小于两个相邻第一沟槽14之间的间隙（spacing）;
S162、进行刻蚀,以形成第二沟槽21,当干式刻蚀深度达到内介电层442的上界面处时,便可作为刻蚀停止信号，故所述第二沟槽21不会贯穿有源层2。
参照图19，对应步骤S17是向所述有源层2进行能量注入以形成重掺杂部24，其中，所述重掺杂部24位于所述有源层2的凹陷区25，其中，所述重掺杂部24的下界面低于所述栅极3的上界面。
参照图20，对应步骤S18是去除遮挡部441和处理表面12上的第三氧化隔离层43，并向所述处理界面的台面区26处进行能量注入以形成重掺杂隔离层23。步骤S18的一种示例但不限于的工艺条件是：S181、光刻界定有源层2;S182、注入B11含多次注入,形成N型电流平衡层，注入能量20～400kev，注入剂量1013～1015 ions/cm2，以形成有源层2上的重掺杂隔离层23。
参照图21，其中，图中位于重掺杂部24下方的有源层2由虚线到第一凹槽边缘部分用于示意沟道7的大致位置。对应步骤S19是以沉淀填充方式在所述台面区26和凹陷区25上设置源极层5，其中，所述凹陷区25的有源层2的反型层注入厚度方向定义为晶体管的沟道长度。源极层5在第二沟槽21内形成有内弯部51以嵌入所述凹陷区25，所述源极层5的内弯部51贴合于第二沟槽21。在形成所述源极层5的步骤中，所述源极层5还形成于所述内介电层442上，所述源极层5的材质为金属;在形成所述源极层5的步骤后，对所述漏极衬底10的背面进行晶背减薄与晶背金属化。图3至图21的后续工艺至晶背研磨之前都具有待移除区13,但图中是省略表现,待移除区13的存在是维持漏极衬底10作为制程载体的基础物理结构,晶背研磨之后待移除区13的厚度大幅减少,但不损及所述漏极衬底10,芯片产品中减薄后的待移除区13可以保留也可以不保留。源极层5具体是金属材质,最终制得的场效晶体管的上方是源极接触垫,可由所述源极层5的上表面提供,场效晶体管的下方是漏极接触垫,由背面金属化形成,场效晶体管的结构即位于源漏极的金属垫之间。在部分实施例中，源极层5由金属铝进行物理气相沉积（PVD）而成。
以上均为本申请的较佳实施例，并非依此限制本申请的保护范围，故：凡依本申请的结构、形状、原理所做的等效变化，均应涵盖于本申请的保护范围之内。

Claims (10)

1.一种功率晶体管结构，其特征在于，包括：
漏极衬底(10)，具有由漏极外延层(11)提供的处理表面(12)与对应的背面，所述处理表面(12)并排形成有若干第一沟槽(14)，所述第一沟槽(14)内设置有栅极(3)；
有源层(2)，形成于所述漏极外延层(11)中；
内介电层(442)，分断式形成于所述栅极(3)上的所述第一沟槽(14)内，使所述栅极(3)为嵌埋结构并电绝缘隔离栅极(3)与源极层(5)；所述第一沟槽(14)的开口处形成有第二沟槽(21)，以形成第一沟槽(14)开口两侧的凹陷区(25)以及第二沟槽(21)之间的台面区(26)，所述凹陷区(25)内在所述内介电层(442)两侧形成重掺杂部(24)，所述台面区(26)形成重掺杂隔离层(23)；
源极层(5)，设置于有源层(2)的台面区(26)上，并透过所述凹陷区(25)导接所述重掺杂部(24)；所述有源层(2)在所述重掺杂部(24)下方且位于所述栅极(3)两侧形成纵向沟道(7)。
2.根据权利要求1所述的功率晶体管结构，其特征在于，所述有源层(2)由所述漏极外延层(11)的所述处理表面(12)内化形成，所述重掺杂部(24)和所述重掺杂隔离层(23)均由所述有源层(2)的表面内化形成，所述重掺杂部(24)和重掺杂隔离层(23)在朝向处理表面(12)的方向上隔离有源层(2)和源极层(5)。
3.根据权利要求2所述的功率晶体管结构，其特征在于，所述第二沟槽(21)的宽度大于第一沟槽(14)的宽度，所述重掺杂部(24)和所述重掺杂隔离层(23)均由有源层(2)经由离子注入形成且注入离子分别为电子提供物质和空穴提供物质。
4.根据权利要求2所述的功率晶体管结构，其特征在于，所述第二沟槽(21)形成于所述漏极外延层(11)的处理表面(12)，所述源极层(5)在第二沟槽(21)内形成有内弯部(51)以嵌入所述凹陷区(25)，所述源极层(5)的内弯部(51)贴合于第二沟槽(21)。
5.根据权利要求1所述的功率晶体管结构，其特征在于，所述第一沟槽(14)内形成有浮空源柱(6)，所述浮空源柱(6)位于所述栅极(3)的下方并与有源层(2)电性连接，所述浮空源柱(6)绝缘于栅极(3)和漏极衬底(10)。
6.根据权利要求5所述的功率晶体管结构，其特征在于，所述漏极外延层(11)在第一沟槽(14)的两侧形成有扩散区(110)，所述扩散区(110)位于有源层(2)的下方；所述功率晶体管结构利用所述栅极(3)的电场效应，来自所述源极层(5)的电子经栅极(3)两侧的沟道(7)进入扩散区(110)后，向远离浮空源柱(6)的方向偏离扩散，直至抵达漏极衬底(10)的背面。
7.根据权利要求5所述的功率晶体管结构，其特征在于，所述第一沟槽(14)表面形成有供浮空源柱(6)嵌入的第一氧化隔离层(41)，所述第一沟槽(14)内形成有第二氧化隔离层(42)，所述第二氧化隔离层(42)位于浮空源柱(6)的顶面并与第一氧化隔离层(41)配合包覆浮空源柱(6)，所述第二氧化隔离层(42)顶面和第二沟槽(21)表面形成有第三氧化隔离层(43)，所述栅极(3)嵌埋与第三氧化隔离层(43)中，所述内介电层(442)与第三氧化隔离层(43)配合包覆栅极(3)。
8.一种功率晶体管结构的制造方法，其特征在于，包括以下步骤：
并排形成有若干第一沟槽(14)于漏极外延层(11)提供的处理表面(12)上，并在所述第一沟槽(14)内设置有栅极(3)；
形成有源层(2)于所述漏极外延层(11)提供的处理表面(12)上；
分断式形成内介电层(442)于所述栅极(3)上的所述第一沟槽(14)内，使所述栅极(3)为嵌埋结构并电绝缘隔离栅极(3)与源极层(5)；
对有源层(2)形成第二沟槽(21)于第一沟槽(14)的开口，以形成第一沟槽(14)开口两侧的凹陷区(25)以及第二沟槽(21)之间的台面区(26)；
形成重掺杂部(24)于所述凹陷区(25)内且位于所述内介电层(442)两侧，并形成重掺杂隔离层(23)于所述台面区(26)；
设置源极层(5)于有源层(2)的台面区(26)上，并透过所述凹陷区(25)导接所述重掺杂部(24)；其中，有源层(2)在所述重掺杂部(24)下方且位于所述栅极(3)两侧形成纵向沟道(7)。
9.根据权利要求8所述的功率晶体管结构的制造方法，其特征在于，
在所述并排形成有若干第一沟槽(14)于漏极外延层(11)提供的处理表面(12)上的步骤中，包括：提供漏极衬底(10)，具有由漏极外延层(11)提供的处理表面(12)与对应的背面；由所述漏极外延层(11)的处理表面(12)刻蚀形成相互平行的第一沟槽(14)，其中，所述第一沟槽(14)的深度不超过所述漏极衬底(10)的厚度;
或/与，在所述第一沟槽(14)内设置有栅极(3)的步骤中，包括：以沉淀填充方式在所述第一沟槽(14)内设置栅极(3)；去除所述第一沟槽(14)内的所述栅极(3)的上部，使得所述栅极(3)残留部分的上界面低于所述处理表面(12)；
或/与，在所述形成有源层(2)于所述漏极外延层(11)提供的处理表面(12)上的步骤中，包括：在所述处理表面(12)下以能量注入方式形成有源层(2)；
或/与，在所述分断式形成内介电层(442)于所述栅极(3)上的所述第一沟槽(14)内，使所述栅极(3)为嵌埋结构并电绝缘隔离栅极(3)与源极层(5)的步骤中，包括：以沉淀填充方式在所述第一沟槽(14)内设置栅极(3)；去除所述第一沟槽(14)内的所述栅极(3)的上部，使得所述栅极(3)残留部分的上界面低于所述处理表面(12)；以沉积方式在所述第一沟槽(14)和第三氧化隔离层(43)上形成第四氧化隔离层(44)，以使得栅极(3)呈嵌埋结构；
或/与，在所述对有源层(2)形成第二沟槽(21)于第一沟槽(14)的开口，以形成第一沟槽(14)开口两侧的凹陷区(25)以及第二沟槽(21)之间的台面区(26)的步骤中，包括：对第四氧化隔离层(44)均匀向下刻蚀，以余留下位于相邻第一沟槽(14)之间且在有源层(2)上方的遮挡部(441)、以及位于第一沟槽(14)内的内介电层(442)；由所述第三氧化隔离层(43)和有源层(2)向下刻蚀形成对准第一沟槽(14)的第二沟槽(21)，以形成第一沟槽(14)开口两侧的凹陷区(25)以及第二沟槽(21)之间的台面区(26)，其中凹陷区(25)与所述内介电层(442)上表面相平齐；
或/与，在所述形成重掺杂部(24)于所述凹陷区(25)内且位于所述内介电层(442)两侧，并形成重掺杂隔离层(23)于所述台面区(26)的步骤中，包括：向所述有源层(2)进行能量注入以形成重掺杂部(24)，其中，所述重掺杂部(24)位于所述有源层(2)的凹陷处，其中，所述重掺杂部(24)的下界面低于所述栅极(3)的上界面；去除遮挡部(441)和处理表面(12)上的第三氧化隔离层(43)，并向所述处理界面的台面区(26)处进行能量注入以形成重掺杂隔离层(23)；
或/与，在所述设置源极层(5)于有源层(2)的台面区(26)上，并透过所述凹陷区(25)导接所述重掺杂部(24)的步骤中，包括：以沉淀填充方式在所述台面区(26)和凹陷区(25)上设置源极层(5)，其中，所述凹陷区(25)的有源层(2)的反型层注入厚度方向定义为晶体管的沟道(7)长度。
10.根据权利要求8所述的功率晶体管结构的制造方法，其特征在于，在所述并排形成有若干第一沟槽(14)于漏极外延层(11)提供的处理表面(12)上，并在所述第一沟槽(14)内设置有栅极(3)的步骤和所述形成有源层(2)于所述漏极外延层(11)提供的处理表面(12)上的步骤之间，还包括以下步骤：
在所述处理表面(12)与所述第一沟槽(14)内形成第一氧化隔离层(41)，使所述第一沟槽(14)的内壁绝缘;
以沉淀填充方式在所述第一沟槽(14)内设置源极延伸倒鳍(61)，并去除所述源极延伸倒鳍(61)和所述第一氧化隔离层(41)位于所述处理表面(12)上方的部位;
去除所述第一沟槽(14)内的所述源极延伸倒鳍(61)的上部，以残留下所述源极延伸倒鳍(61)的下部作为浮空源柱(6)；
去除所述第一沟槽(14)内的所述第一氧化隔离层(41)的上部，其中，所述第一氧化隔离层(41)残留部分的上端面低于浮空源柱(6)的上端面；
以沉淀填充方式在所述第一沟槽(14)内设置第二氧化隔离层(42)，使得所述第一沟槽(14)的内壁以及浮空源柱(6)绝缘，并使得浮空源柱(6)呈嵌埋结构；
去除所述第二氧化隔离层(42)位于所述处理表面(12)上方的部位，再去除所述第一沟槽(14)内的第二氧化隔离层(42)的上部，残留部分的上端面高于浮空源柱(6)的上端面。
CN202110548533.3A 2021-05-19 2021-05-19 功率晶体管结构及其制造方法 Active CN113241374B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110548533.3A CN113241374B (zh) 2021-05-19 2021-05-19 功率晶体管结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110548533.3A CN113241374B (zh) 2021-05-19 2021-05-19 功率晶体管结构及其制造方法

Publications (2)

Publication Number Publication Date
CN113241374A true CN113241374A (zh) 2021-08-10
CN113241374B CN113241374B (zh) 2023-07-14

Family

ID=77137988

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110548533.3A Active CN113241374B (zh) 2021-05-19 2021-05-19 功率晶体管结构及其制造方法

Country Status (1)

Country Link
CN (1) CN113241374B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117790579A (zh) * 2024-02-27 2024-03-29 合肥晶合集成电路股份有限公司 一种ldmos结构以及制备方法
CN117790579B (zh) * 2024-02-27 2024-05-17 合肥晶合集成电路股份有限公司 一种ldmos结构以及制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101185169A (zh) * 2005-04-06 2008-05-21 飞兆半导体公司 沟栅场效应晶体管及其形成方法
US20100330760A1 (en) * 2009-06-25 2010-12-30 Kao-Way Tu Fabrication method of trenched metal-oxide-semiconductor device
CN102623501A (zh) * 2011-01-28 2012-08-01 万国半导体股份有限公司 带有增强型源极-金属接头的屏蔽栅极沟槽金属氧化物半导体场效应管
US20130037881A1 (en) * 2011-04-20 2013-02-14 Panasonic Corporation Semiconductor device with vertical gate and method of manufacturing the same
CN104022043A (zh) * 2014-06-16 2014-09-03 中航（重庆）微电子有限公司 带有分裂栅的沟槽式功率mosfet及制备方法
US20160240667A1 (en) * 2012-02-01 2016-08-18 Texas Instruments Incorporated Medium High Voltage MOSFET Device
US20180114857A1 (en) * 2015-04-27 2018-04-26 Rohm Co., Ltd. Semiconductor device and semiconductor device manufacturing method

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101185169A (zh) * 2005-04-06 2008-05-21 飞兆半导体公司 沟栅场效应晶体管及其形成方法
US20100330760A1 (en) * 2009-06-25 2010-12-30 Kao-Way Tu Fabrication method of trenched metal-oxide-semiconductor device
CN102623501A (zh) * 2011-01-28 2012-08-01 万国半导体股份有限公司 带有增强型源极-金属接头的屏蔽栅极沟槽金属氧化物半导体场效应管
US20130037881A1 (en) * 2011-04-20 2013-02-14 Panasonic Corporation Semiconductor device with vertical gate and method of manufacturing the same
US20160240667A1 (en) * 2012-02-01 2016-08-18 Texas Instruments Incorporated Medium High Voltage MOSFET Device
CN104022043A (zh) * 2014-06-16 2014-09-03 中航（重庆）微电子有限公司 带有分裂栅的沟槽式功率mosfet及制备方法
US20180114857A1 (en) * 2015-04-27 2018-04-26 Rohm Co., Ltd. Semiconductor device and semiconductor device manufacturing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117790579A (zh) * 2024-02-27 2024-03-29 合肥晶合集成电路股份有限公司 一种ldmos结构以及制备方法
CN117790579B (zh) * 2024-02-27 2024-05-17 合肥晶合集成电路股份有限公司 一种ldmos结构以及制备方法

Also Published As

Publication number Publication date
CN113241374B (zh) 2023-07-14

Similar Documents

Publication Publication Date Title
US11031390B2 (en) Bidirectional switch having back to back field effect transistors
KR100415490B1 (ko) 파워 모스 소자 및 그 제조 방법
TWI509809B (zh) 帶有自對準有源接觸的基於高密度溝槽的功率ｍｏｓｆｅｔ及其制備方法
JP4088033B2 (ja) 半導体装置
US8946816B2 (en) High frequency switching MOSFETs with low output capacitance using a depletable P-shield
TWI518803B (zh) 用於負載開關和直流－直流器件的高密度ｍｏｓｆｅｔ的器件結構及其制備方法
US9559198B2 (en) Semiconductor device and method of manufacture therefor
US7868394B2 (en) Metal-oxide-semiconductor transistor and method of manufacturing the same
US7759200B2 (en) Method of forming lateral trench MOSFET with direct trench polysilicon contact
US20160380063A1 (en) Method for Producing a Semiconductor Component with Insulated Semiconductor Mesas in a Semiconductor Body
US20070004116A1 (en) Trenched MOSFET termination with tungsten plug structures
US9472662B2 (en) Bidirectional power transistor with shallow body trench
JP6092749B2 (ja) 半導体装置及び半導体装置の製造方法
TW201904057A (zh) Lv/mv超級結溝槽功率mosfet元件及其製備方法
WO1996030947A1 (en) Punch-through field effect transistor
KR20090116701A (ko) 반도체 디바이스와 이를 제조하는 방법
JP2009520365A (ja) 超接合パワーｍｏｓｆｅｔ
CN115224127B (zh) 场效晶体管结构及其制造方法、芯片装置
JP2850852B2 (ja) 半導体装置
US8941206B2 (en) Semiconductor device including a diode and method of manufacturing a semiconductor device
CN113224133B (zh) 多栅极变化的场效晶体管结构及其制造方法、芯片装置
CN113284944B (zh) 嵌埋式栅极顶面接触的场效晶体管结构及其制造方法
CN113241374B (zh) 功率晶体管结构及其制造方法
CN112397590A (zh) 功率半导体器件及用于制造功率半导体器件的方法
CN215377415U (zh) 场效晶体管结构与芯片装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant