JP2011170343A - 表示装置の表示方法 - Google Patents

表示装置の表示方法 Download PDF

Info

Publication number
JP2011170343A
JP2011170343A JP2011009493A JP2011009493A JP2011170343A JP 2011170343 A JP2011170343 A JP 2011170343A JP 2011009493 A JP2011009493 A JP 2011009493A JP 2011009493 A JP2011009493 A JP 2011009493A JP 2011170343 A JP2011170343 A JP 2011170343A
Authority
JP
Japan
Prior art keywords
display
display device
image
oxide semiconductor
digital data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011009493A
Other languages
English (en)
Other versions
JP2011170343A5 (ja
JP5631759B2 (ja
Inventor
Kenichi Wakimoto
研一 脇本
Masahiko Hayakawa
昌彦 早川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011009493A priority Critical patent/JP5631759B2/ja
Publication of JP2011170343A publication Critical patent/JP2011170343A/ja
Publication of JP2011170343A5 publication Critical patent/JP2011170343A5/ja
Application granted granted Critical
Publication of JP5631759B2 publication Critical patent/JP5631759B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/10Special adaptations of display systems for operation with variable images
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/02Handling of images in compressed format, e.g. JPEG, MPEG
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/04Changes in size, position or resolution of an image
    • G09G2340/0407Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435Change or adaptation of the frame rate of the video stream
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • G09G3/3655Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】デジタルデータファイルで提供される画像に適した表示方法を提供することを課題とする。また、表示装置の状態または使用者の希望に応じて、画質および消費電力を調整して画像を表示する、表示装置の表示方法を提供することを課題とする。
【解決手段】デジタルデータファイルで提供される画像と、デジタルデータファイルで提供される表示装置の動作に関連付けられた情報を用いて、オフ電流が低減されたスイッチング素子に接続された画素電極を有する画素を複数設けた表示装置に、画像を表示すればよい。
【選択図】図1

Description

本発明は、表示装置を制御する情報を含むファイルを用いる表示装置の表示方法に関する。
複数の画素をマトリクス状に配置し、各画素にスイッチングトランジスタ、及び該スイッチングトランジスタに接続する表示素子を設けたアクティブマトリクス型の表示装置が知られている。
また、アクティブマトリクス型の表示装置に好適なスイッチングトランジスタとして、金属酸化物をチャネル形成領域とするトランジスタが注目を集めている(特許文献1及び特許文献2)。また、アクティブマトリクス型の表示装置に適用できる表示素子としては、例えば液晶素子や、電気泳動方式などを用いた電子インクをその例に挙げることができる。
液晶素子を適用したアクティブマトリクス型の表示装置は、液晶素子の動作速度を活かした動画表示から、豊かな階調をもった静止画の表示まで幅広い用途に用いられている。
また、電子インクを適用したアクティブマトリクス型の表示装置は、電力の供給を停止した後も表示画像が維持される電子インクの特性、所謂メモリ性を有する特性を活かし、極めて消費電力が少ない表示装置に用いられている。
特開2007−123861号公報 特開2007−96055号公報
従来のアクティブマトリクス型の表示装置が有するスイッチングトランジスタはオフ電流が大きく、オフ状態であっても画素に書き込んだ信号が漏れて消失してしまうという特徴があった。このような特徴は動画を表示する際には問題とならないが、静止画のように同一の画像を表示し続ける場合であっても頻繁に画素に信号を書き込み直す必要が生じ、電力の無駄を省くことが困難であった。
そこで、アクティブマトリクス型の表示装置にメモリ性を有する表示素子を適用して、消費電力を低減する方法が用いられている。しかしながら、メモリ性を有する表示素子の多くは動作速度が遅く、画素に設けたスイッチングトランジスタが高速に動作しても追従できず、動画の表示は困難であった。
また、動画と静止画を混在して扱う表示装置においては、例えば表示画像の特性に合わせて画素に信号を書き込む頻度を調節する方法などを用いて、動画表示と消費電力の低減を両立できる表示装置が望まれている。
また、社会の情報化にともない、動画と静止画の多くがデジタルデータファイルで提供されるようになった。しかし、デジタルデータファイルは多様な形式が用いられており、それぞれに適した表示方法を選択する作業は使用者にとって極めて煩雑である。
その一方で表示装置の状態(例えば、バッテリ残量等)、または希望に応じて使用者が表示装置の動作を選択できる余地も表示装置には望まれている。
本発明は、このような技術的背景のもとでなされたものである。したがって、その目的は、デジタルデータファイルで提供される画像に適した表示方法を提供することを課題とする。
また、表示装置の状態または使用者の希望に応じて、画質および消費電力を調整して画像を表示する、表示装置の表示方法を提供することを課題とする。
上記目的を達成するために、オフ電流が低減されたスイッチング素子に接続された画素電極を有する画素を複数設けた表示装置に、デジタルデータファイルで提供される画像を、デジタルデータファイルで提供される表示装置の動作に関連付けられた情報を用いて表示すればよい。
本明細書で開示する本発明の一態様は、デジタルデータファイルで提供される画像と、デジタルデータファイルで提供される表示装置の動作に関連付けられた情報を用いて、オフ電流が低減されたスイッチング素子に接続された画素電極を有する画素を複数設けた表示装置で画像を表示する表示方法である。
また、本発明の一態様は、表示パネルと画像処理回路と、を有し、表示パネルは画素を複数有し、画素は走査線と信号線に接続され、オフ電流が低減されたトランジスタとトランジスタに接続された画素電極と、を有し、画素電極は液晶の配向状態を制御し、画像処理回路はデジタルデータファイルで提供される表示装置の動作に関連付けられた情報を記憶する記憶回路と、デジタルデータファイルで提供される表示装置の動作に関連付けられた情報に従って表示パネルに画像信号と制御信号を出力する表示制御回路と、を有する表示装置の表示方法である。
また、本発明の一態様は、デジタルデータファイルで提供される表示装置の動作に関連付けられた情報がデジタルデータファイルの拡張子である、上記の表示装置の表示方法である。
また、本発明の一態様は、デジタルデータファイルで提供される表示装置の動作に関連付けられた情報がデジタルデータファイルのスクリプトである、上記の表示装置の表示方法である。
また、本発明の一態様は、デジタルデータファイルで提供される表示装置の動作に関連付けられた情報がデジタルデータファイルのヘッダ情報である、上記の表示装置の表示方法である。
また、本発明の一態様は、高純度化された酸化物半導体層を含むトランジスタに接続された液晶素子を画素に有する、上記の表示装置の表示方法である。
なお、本明細書において、電圧とは、ある電位と、基準の電位(例えばグラウンド電位)との電位差のことを示す場合が多い。よって、電圧、電位、電位差を、各々、電位、電圧、電圧差と言い換えることが可能である。
本発明によればデジタルデータファイルで提供される画像に適した表示方法を提供できる。また、表示装置の状態または使用者の希望に応じて、画質および消費電力を調整して画像を表示する、表示装置の表示方法を提供できる。
実施の形態に係わる表示装置の構成を説明するブロック図。 実施の形態に係わる表示装置の動作モードの選択方法を説明する図、及び拡張子と動作モードを関連付けた参照表の一例。 実施の形態に係わる表示パネルの構成を説明するブロック図。 実施の形態に係わる表示装置の動作を説明するタイミングチャート。 実施の形態に係わる表示装置の動作を説明するタイミングチャート。 実施の形態に係わる表示装置の動作を説明するタイミングチャート。 実施の形態に係わる画像と表示装置の動作に関連付けられた情報を格納するファイル構成を説明する図。 実施の形態に係わるトランジスタを説明する断面図。 実施の形態に係わるトランジスタの作成工程を説明する断面図。 実施の形態に係わる表示装置を搭載した電子機器の一例を説明する図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
(実施の形態1)
本実施の形態では、デジタルデータファイルで提供される画像の種類に応じて表示装置の動作を決定し、当該画像を表示する表示装置の構成及び方法について図1、乃至図6を用いて説明する。
まず、本明細書に係る表示装置100の各構成について、図1にブロック図を示して説明する。本実施の形態の表示装置100は、画像処理回路110、表示パネル120、及び照明手段130を有する。
本実施の形態の表示装置100は、接続された外部機器から制御信号、デジタルデータファイル、電源電位が供給されている。制御信号としてはスタートパルスSP、及びクロック信号CK、電源電位としては高電源電位Vdd、低電源電位Vss、及び共通電位Vcomが供給される。また、画像と表示装置の動作に関連付けられた情報がデジタルデータファイルで記憶回路116に供給される。
なお高電源電位Vddとは、基準電位より高い電位のことであり、低電源電位Vssとは基準電位以下の電位のことをいう。なお高電源電位Vdd及び低電源電位Vssともに、トランジスタが動作できる程度の電位であることが望ましい。なお高電源電位Vdd及び低電源電位Vssを併せて、電源電圧と呼ぶこともある。
また共通電位Vcomは、画素電極に供給される画像信号の電位に対して基準となる電位であればよく、一例としてはグラウンド電位であってもよい。
デジタルデータファイルは画像を提供する。画像を提供するデジタルデータファイルは容量を小さくするために圧縮されている場合がある。また、デジタルデータファイル自身が画像データを格納していても良いが、外部記憶回路に保存された画像ファイルの場所を示すスクリプトファイル等であってもよい。外部の記憶回路に画像ファイルを保存しておくことで、デジタルデータファイルの容量を小さくできる。
また、デジタルデータファイルは表示装置の動作に関連付けられた情報を提供する。表示装置の動作に関連付けられた情報としては、表示装置の動作を指定するものであれば特に限定されない。例えば、表示装置に画像を書き込む間隔、頻度、及び回数等を指定する命令および/または情報が挙げられる。また、表示装置に画像を表示する位置を指定する情報、表示装置の表示画面を複数に分割して駆動する命令などをその例にあげることができる。
また、表示装置の動作に関連付けられた情報を提供する形式は特に限定されない。例えば、デジタルデータファイルの拡張子、デジタルデータファイル内に記述されたスクリプト、及びヘッダ情報などを用いることができる。
なお、デジタルデータファイルが提供する表示装置の動作に関連付けられた情報は、オフ電流が低減されたスイッチング素子を画素に設けた表示装置にのみ利用される情報である必要はないが、オフ電流が低減されたスイッチング素子を画素に設けた表示装置にのみ利用される情報を含んでいてもよい。
デジタルデータファイルは、記憶回路116に読み込まれた後、表示制御回路113の内部で画像信号Dataに変換される。画像信号Dataはドット反転駆動、ソースライン反転駆動、ゲートライン反転駆動、フレーム反転駆動等に応じて適宜反転させて表示パネル120に入力される構成とすればよい。
次に、画像処理回路110の構成、及び画像処理回路110が信号を処理する手順について説明する。
画像処理回路110は、記憶回路116、分離回路117、デコーダ119、及び表示制御回路113を有する。画像処理回路110は、デジタルデータファイルから表示パネル信号と照明手段信号を生成する。表示パネル信号は、表示パネル120を制御する信号と画像信号を含み、照明手段信号は照明手段130を制御する信号である。また、画像処理回路110は共通電極部128の電位を制御する信号をスイッチング素子127に出力する。
記憶回路116は、入力されるデジタルデータファイルを記憶する。また、記憶回路116はデジタルデータファイルの拡張子と動作モードを関連付けた参照表を記憶している。なお記憶回路は、例えばDRAM(Dynamic Random Access Memory)、SRAM(Static Random Access Memory)等の記憶素子を用いて構成すればよい。
分離回路117は、画像処理回路110の動作を決定する。例えば、デジタルデータファイルの拡張子と動作モードを関連付けた参照表を検索し、表示動作を決定すればよい。また、外部装置もしくは表示装置の使用者が入力手段SWを介して入力する値に従って、表示動作を決定する。具体的には、記憶回路116に記憶されたデジタルデータファイルをデコーダ119に出力するか、表示制御回路113に出力するかを選択する。また、分離回路117は、デジタルデータファイルが基準フレームを含む場合、該基準フレームを分離し、復号し、1フレーム分の画像を生成して、表示制御回路113に出力する。
デコーダ119は、デジタルデータファイルが提供する圧縮された画像を復号して表示制御回路113に出力する。
表示制御回路113は、制御信号(具体的にはスタートパルスSP、及びクロック信号CK等の制御信号の供給または停止の切り替えるための信号)、並びに分離回路117もしくはデコーダ119が出力する画像信号を表示パネル120に供給し、照明手段130に照明手段信号(具体的には照明手段130を点灯、及び消灯するための信号)を供給する。
照明手段130は照明手段制御回路、及び照明を有する。照明手段は表示装置100の用途に応じて選択して組み合わせればよく、例えばフルカラーの画像を表示する場合は、光の三原色を含む光源を用いる。本実施の形態では例えば白色の発光素子(例えばLED)を配置する。透過型、及び半透過型の液晶素子を用いる場合は、照明手段を表示素子の背面に配置する。また、反射型の液晶素子を用いる場合は、照明手段は表示素子の表示面側から表示素子に光を照射する位置に配置すればよい。
なお照明手段制御回路には、表示制御回路113から照明手段を制御する照明手段信号、及び電源電位が供給される。例えば照明時間を制限する信号を照明手段制御回路に供給し、消費電力を低減してもよい。
表示パネル120は画素部122、及びスイッチング素子127を有する。本実施の形態では、表示パネル120は第1の基板と、第2の基板を有し、第1の基板には駆動回路部121、画素部122、及びスイッチング素子127が設けられている。また、第2の基板には共通接続部(コモンコンタクトともいう)、及び共通電極部128(コモン電極部、または対向電極部ともいう)が設けられている。なお、共通接続部は第1の基板と第2の基板を電気的に接続するものであって、共通接続部は第1の基板上に設けられていてもよい。
画素部122には、複数のゲート線124、及び信号線125が設けられており、複数の画素123がゲート線124及び信号線125に環囲されてマトリクス状に設けられている。なお、本実施の形態で例示する表示パネルにおいては、ゲート線124はゲート線側駆動回路121Aから延在し、信号線125は信号線側駆動回路121Bから延在している。
また、画素123はオフ電流が低減されたトランジスタ、該トランジスタに接続された画素電極、容量素子、及び表示素子を有し、該画素電極は可視光を透過する透光性を有する領域と、可視光を反射する領域とを有する。
画素123が有するオフ電流が低減されたトランジスタがオフ状態のとき、当該トランジスタに接続された表示素子、並びに容量素子に蓄えられた電荷は、オフ状態のトランジスタを介して漏れ難く、トランジスタがオフ状態になる前に書き込まれた状態を長期間に渡って保持できる。
表示素子の一例としては液晶素子を挙げることができる。例えば液晶素子は、該画素電極とそれに対向する共通電極部との間に液晶層を挟持して形成する。なお、該画素電極の透光性を有する領域は照明手段の光を透過し、該画素電極の可視光を反射する領域は液晶層を介して入射する光を反射する。なお、該画素電極の透光性を有する領域と照明手段130を設けず反射型の液晶素子のみを利用し、消費電力を削減する構成としてもよい。
液晶素子の一例としては、液晶の光学的変調作用によって光の透過又は非透過を制御する素子がある。その素子は一対の電極と液晶層により構造されることが可能である。なお、液晶の光学的変調作用は、液晶にかかる電界(即ち、縦方向の電界)によって制御される。
液晶素子に適用する液晶の一例としては、ネマチック液晶、コレステリック液晶、スメクチック液晶、ディスコチック液晶、サーモトロピック液晶、リオトロピック液晶、低分子液晶、高分子分散型液晶(PDLC)、強誘電液晶、反強誘電液晶、主鎖型液晶、側鎖型高分子液晶、バナナ型液晶などを挙げることができる。
また液晶の駆動方法の一例としては、TN(Twisted Nematic)モード、STN(Super Twisted Nematic)モード、OCB(Optically Compensated Birefringence)モード、ECB(Electrically Controlled Birefringence)モード、FLC(Ferroelectric Liquid Crystal)モード、AFLC(AntiFerroelectric Liquid Crystal)モード、PDLC(Polymer Dispersed Liquid Crystal)モード、PNLC(Polymer Network Liquid Crystal)モード、ゲストホストモードなどがある。
駆動回路部121は、ゲート線側駆動回路121A、信号線側駆動回路121Bを有する。ゲート線側駆動回路121A、信号線側駆動回路121Bは、複数の画素を有する画素部122を駆動するための駆動回路であり、シフトレジスタ回路(シフトレジスタともいう)を有する。
なお、ゲート線側駆動回路121A、及び信号線側駆動回路121Bは、画素部122またはスイッチング素子127と同じ基板に形成されるものでもよいし、別の基板に形成されるものであってもよい。
なお駆動回路部121には、表示制御回路113に制御された高電源電位Vdd、低電源電位Vss、スタートパルスSP、クロック信号CK、画像信号Dataが供給される。
端子部126は、画像処理回路110が有する表示制御回路113が出力する所定の信号(高電源電位Vdd、低電源電位Vss、スタートパルスSP、クロック信号CK、画像信号Data、共通電位Vcom等)等を駆動回路部121に供給する入力端子である。
スイッチング素子127は、表示制御回路113が出力する制御信号に応じて、共通電位Vcomを共通電極部128に供給する。スイッチング素子127としては、トランジスタを用いることができる。トランジスタのゲート電極を表示制御回路113に接続し、ソース電極またはドレイン電極の一方を、端子部126を介して共通電位Vcomに接続し、他方を共通電極部128に接続すればよい。なお、スイッチング素子127は駆動回路部121、または画素部122と同じ基板に形成されるものでもよいし、別の基板に形成されるものであってもよい。
共通接続部は、スイッチング素子127のソース電極またはドレイン電極と接続された端子を介して、共通電極部128と電気的に接続する。
また、共通接続部の具体的な一例としては、絶縁性球体に金属薄膜が被覆された導電粒子により電気的な接続を図ればよい。なお、共通接続部は、第1の基板及び第2の基板に複数箇所設けられる構成としてもよい。
共通電極部128は、画素部122に複数設けられた画素電極と重畳して設けることが好ましい。また共通電極部128及び画素部122が有する画素電極は、多様な開口パターンを有する形状としてもよい。
次に、画素部122が有する画素123の構成を、図3に示す等価回路を用いて説明する。
画素123はトランジスタ214、表示素子215、及び容量素子210を有する。なお、本実施の形態では表示素子215に液晶素子を用いる。液晶素子は第1の基板上の画素電極と第2の基板上の共通電極部128の間に液晶層を挟持して形成する。
トランジスタ214は、画素部に設けられた複数のゲート線124のうちの一つとゲート電極が接続され、ソース電極またはドレイン電極の一方が複数の信号線125のうちの一つと接続され、ソース電極またはドレイン電極の他方が容量素子210の一方の電極、及び表示素子215の一方の電極と接続される。
トランジスタ214は、オフ電流が低減されたトランジスタを用いる。トランジスタ214がオフ状態のとき、オフ電流が低減されたトランジスタ214に接続された表示素子215、及び容量素子210に蓄えられた電荷は、トランジスタ214を介して漏れ難く、トランジスタ214がオフ状態になる前に書き込まれた状態を長期間に渡って保持できる。
このような構成とすることで、容量素子210は表示素子215に加える電圧を保持することができる。なお、容量素子210を設けない構成とすることもできる。また、容量素子210の電極は、別途設けた容量線に接続する構成としてもよい。
スイッチング素子の一態様であるスイッチング素子127のソース電極またはドレイン電極の一方は、トランジスタ214と接続されていない容量素子210の他方の電極、及び表示素子215の他方の電極と接続され、スイッチング素子127のソース電極またはドレイン電極の他方は、共通接続部を介して端子126Bに接続される。また、スイッチング素子の一態様であるスイッチング素子127のゲート電極は端子126Aに接続される。
次に、画素123に供給する信号の様子を、図3に示す表示装置の等価回路図、及び図4に示すタイミングチャートを用いて説明する。
図4に、表示制御回路113がゲート線側駆動回路121Aに供給するクロック信号GCK、及びスタートパルスGSPを示す。また、表示制御回路113が信号線側駆動回路121Bに供給するクロック信号SCK、及びスタートパルスSSPを示す。なお図4では、クロック信号の波形を単純な矩形波で示して、クロック信号の出力のタイミングを説明する。
また図4に、信号線125の電位、画素電極の電位、端子126Aの電位、端子126Bの電位、並びに共通電極部の電位を示す。
図4において期間301は、新たに画像信号を書き込む期間に相当する。期間301では画像信号、共通電位が画素部122の各画素、共通電極部に供給されるように動作する。
また、期間302は、静止画を表示する期間に相当する。期間302では、画素部122の各画素への画像信号、共通電極部への共通電位を停止することとなる。なお図4に示す期間302では、駆動回路部の動作を停止するよう各信号を供給する構成について示したが、期間302の長さ及びリフレッシュレートによって、定期的に画像信号を書き込むことで静止画の画像の劣化を防ぐ構成とすることが好ましい。
期間301では、クロック信号GCKとして、常時クロック信号が供給され、スタートパルスGSPとして、垂直同期周波数に応じたパルスが供給される。また、期間301では、クロック信号SCKとして、常時クロック信号が供給され、スタートパルスSSPとして、1ゲート選択期間に応じたパルスが供給される。
また、期間301では、各行の画素に画像信号Dataが信号線125を介して供給され、ゲート線124の電位に応じて画素電極に信号線125の電位が供給される。
また、期間301では、表示制御回路がスイッチング素子127の端子126Aにスイッチング素子127を導通状態とする電位を供給し、端子126Bを介して共通電極部に共通電位を供給する。
一方、期間302は、静止画を表示する期間である。期間302では、クロック信号GCK、スタートパルスGSP、クロック信号SCK、及びスタートパルスSSPは共に停止する。また、期間302において、信号線125に供給していた画像信号Dataは停止する。クロック信号GCK及びスタートパルスGSPが共に停止する期間302では、トランジスタ214が非導通状態となり画素電極の電位が浮遊状態(フローティング)となる。
また、期間302では、表示制御回路がスイッチング素子127の端子126Aにスイッチング素子127を非導通状態とする電位を供給し、共通電極部の電位を浮遊状態にする。
期間302では、表示素子215の両端の電極、即ち画素電極及び共通電極部の電位を浮遊状態にして、新たに電位を供給することなく、静止画の表示を行うことができる。
また、ゲート線側駆動回路121A、及び信号線側駆動回路121Bに供給するクロック信号、及びスタートパルスを停止することにより低消費電力化を図ることができる。
特に、トランジスタ214及びスイッチング素子127としてオフ電流が低減されたトランジスタを用いることにより、表示素子215の両端子に加わる電圧が経時的に低下する現象を抑制できる。
次に、画像の書き込み動作から書き込まれた画像の保持に切り替わる期間(図4中の期間303)、及び書き込まれた画像の保持から画像の書き込み動作に切り替わる期間(図4中の期間304)における表示制御回路の動作を、図5(A)、(B)を用いて説明する。図5(A)、(B)は表示制御回路が出力する、高電源電位Vdd、クロック信号(ここではGCK)、スタートパルス信号(ここではGSP)、及び端子126Aの電位を示す。
画像の書き込み動作から書き込まれた画像の保持に切り替わる期間の表示制御回路の動作を図5(A)に示す。表示制御回路は、スタートパルスGSPを停止する(図5(A)のE1、第1のステップ)。次いで、スタートパルス信号GSPの停止後、パルス出力がシフトレジスタの最終段まで達した後に、クロック信号GCKを停止する(図5(A)のE2、第2のステップ)。次いで、電源電圧の高電源電位Vddを低電源電位Vssにする(図5(A)のE3、第3のステップ)。次いで、端子126Aの電位を、スイッチング素子127が非導通状態となる電位にする(図5(A)のE4、第4のステップ)。
以上の手順をもって、駆動回路部121の誤動作を引き起こすことなく、駆動回路部121に供給する信号を停止できる。画像の書き込み動作から書き込まれた画像の保持に切り替わる際の誤動作はノイズを生じ、ノイズは画像に書き込まれて保持されるため、誤動作が少ない表示制御回路を搭載した表示装置が好ましい。
次に書き込まれた画像の保持から画像の書き込み動作に切り替わる期間の表示制御回路の動作を図5(B)に示す。表示制御回路は、端子126Aの電位をスイッチング素子127が導通状態となる電位にする(図5(B)のS1、第1のステップ)。次いで、電源電圧を低電源電位Vssから高電源電位Vddにする(図5(B)のS2、第2のステップ)。次いで、クロック信号を供給する前にハイの電位を与えた後、クロック信号GCKを供給する(図5(B)のS3、第3のステップ)。次いでスタートパルス信号GSPを供給する(図5(B)のS4、第4のステップ)。
以上の手順をもって、駆動回路部121の誤動作を引き起こすことなく駆動回路部121に駆動信号の供給を再開できる。各配線の電位を適宜順番に画像の書き込み動作に戻すことで、誤動作なく駆動回路部の駆動を行うことができる。
また、画像の書き込み動作する期間601、または書き込まれた画像を保持する期間602における、フレーム期間毎の画像信号の書き込み頻度を、図6に模式的に示す。図6中、「W」は画像信号の書き込み期間であることをあらわし、「H」は画像信号を保持する期間であることを示している。また、図6中、期間603は1フレーム期間を表したものであるが、別の期間であってもよい。
このように、本実施の形態の表示装置の構成において、期間602で表示される画像信号は期間604に書き込まれ、期間604で書き込まれた画像信号は、期間602の他の期間で保持される。
次に、デジタルデータファイルで提供される表示装置100の動作に関連付けられた情報を用いて、デジタルデータファイルで提供される画像を、表示装置100に表示する方法について図2を用いて説明する。なお、ここでは表示装置100の動作に関連付けられた情報として、デジタルデータファイルの拡張子を利用する。なお、記憶回路116はファイルの拡張子と動作モードを関連付けた参照表を記憶している。
拡張子と動作モードを関連付けた参照表の一例を図2(B)に示す。なお、図2(B)に示す参照表、および参照表に記載された拡張子は一例であり、本実施の形態の表示装置に適用可能なファイル形式を限定するものではない。
本実施の形態で説明する表示装置の動作モードを選択する方法(動作モード選択方法60)を図2(A)に示す。第1のステップ(データ入力61)では、表示装置にデジタルデータファイルを入力する。第2のステップ(拡張子判別62)では、表示装置が拡張子と動作モードを関連付けた参照表から、入力されたデジタルデータファイルの拡張子を検索し、動作モードを決定する。具体的には、拡張子としてtxtやjpgが付与された静止画のときには、表示パネルの書き換え頻度を低下させた静止画モード66を選定する。
第3のステップ(標準or簡易再生 63)では、使用者が動画モードで用いる動作を選定する。具体的には、動画の全てのフレームを再生する標準再生モード64か、フレームを間引いて再生する簡易再生モード65を選択する。標準再生モードでは、デジタルデータファイルで提供される動画の書き換え頻度(フレームレート)情報に従って、動画を表示する。なお、簡易再生モードにおいては、例えばフレームを間引いて基準フレームのみ復号するため、画像処理回路に加わる負荷を軽減でき、消費電力を抑制できる。
従来のアクティブマトリクス型の表示装置は画素に書き込んだ電荷が時間の経過と共に漏れて消失してしまうという特徴があり、静止画のように同一の画像を表示し続ける場合であっても頻繁に画素に信号を書き込み直す必要があった。
しかし、本実施の形態で例示する表示装置100が有する表示パネル120に設けた表示素子は、オフ電流が低減されたスイッチング素子に接続されている。オフ電流が低減されたトランジスタに接続された表示素子、並びに容量素子に蓄えられた電荷はオフ状態のトランジスタを介して漏れ難く、トランジスタがオフ状態になる前に書き込まれた状態を長期間に渡って保持できる。
その結果、本実施の形態で例示する表示装置100は、頻繁に表示パネル120に画像を書き込み直す必要がなくなり、表示画像の内容に応じて画像を書き込む頻度を決定すればよい。具体的には、静止画の表示において、静止画を複数回に渡って書き込み直す動作、所謂リフレッシュ動作を低減できる。また、動画の表示においても、基準フレーム以外は書き込まないため、書き込み頻度を低減できる。
以上のように、本実施の形態で例示する表示装置100にデジタルデータファイルで提供された画像の内容に応じて画像を書き込む頻度を制御して画像を表示する方法を適用することによって、画質を損なうことなく表示パネルの書き換え頻度を低減することができる。またその結果、消費電力を削減できる。
また、ファイル形式と動作モードをあらかじめ関連付けてあるため、使用者がデジタルデータファイルの個々の形式に応じて動作モードを選択する必要が無く便利である。また、使用者が動作を選定することも可能であるため、使用者の希望に合った表示装置を提供できる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
(実施の形態2)
本実施の形態では、デジタルデータファイルで提供される表示装置の動作に関連付けられた情報を用いて、デジタルデータファイルで提供される画像を、オフ電流が低減されたスイッチング素子を画素に設けた表示装置で表示する方法について説明する。特に、動画の標準再生モード、及び表示パネルのリフレッシュ動作を低減して再生する簡易再生モードについて図3、乃至図7を用いて説明する。
なお、本実施の形態では、表示装置の動作に関連付けられた情報がスクリプトファイル、もしくはヘッダ情報で提供される例について説明する。
本実施の形態で説明する表示装置に適用するデジタルデータファイルの構成について説明する。本実施の形態で用いるデジタルデータファイルは、前後のフレームとの関係から独立して復号可能な形式で圧縮されたフレームを含む。このようなデジタルデータファイルの形式としては、MPEG2、MPEG4、及びH.264などをその例に挙げることができる。また、前後のフレームとの関係から独立して圧縮されるフレーム、すなわち、フレーム内の画像情報のみが圧縮されるフレームは基準フレーム、Iフレーム、またはI ピクチャー(Intra Picture)と呼ばれる。本実施の形態では、前後のフレームとの関係から独立して圧縮されるフレームを基準フレームと呼ぶ。なお、デジタルデータファイルは、基準フレームの他に前後のフレームとの差分が記録されたフレームも含む。
本実施の形態では、説明の便宜を図るため基準フレームを含むデジタルデータファイルの一態様として、MP4形式のファイルフォーマットで記録されたデジタルデータファイルを表示する場合について説明するが、画像処理回路110が信号を処理する手順はMP4形式のファイルフォーマットにより限定されるものではない。
MP4形式のファイルの構成を説明する概念図を図7に示す。MP4形式のファイルは、互換性情報を含む領域(ボックスftyp)、圧縮された音声及び動画像が格納された領域(メディアデータが格納されたコンテナボックスmdat)、及び当該領域を管理するヘッダ情報を格納した領域(メタデータが格納されたコンテナボックスmoov)を含んでいる。
圧縮された音声及び動画像を格納した領域(mdat)は、小分けにされたビデオデータを含む領域(ボックス、もしくはチャンク)、及び小分けにされたオーディオデータを含む領域(ボックス、もしくはチャンク)を複数含んでいる。また、各ビデオデータを含む領域(ボックス、もしくはチャンク)には、基準フレームが少なくとも一つ格納され、その他にフレーム間の差分を記録した複数のフレームが格納されている。
また、可変フレームレートや可変ビットレートを採用して圧縮したデジタルデータファイルにおいては、小分けにされたビデオデータを含む領域(ボックス、もしくはチャンク)に格納されるフレーム数は一定ではない。具体的には、フレーム間の変化が小さい画像を記録した領域(ボックス、もしくはチャンク)に格納されているフレーム数は多く、変化が大きい画像を記録した領域(ボックス、もしくはチャンク)に格納されているフレーム数は少ない。
小分けにされたビデオデータを含む領域(ボックス、もしくはチャンク)を管理するヘッダ情報を格納した領域(メタデータが格納されたコンテナボックスmoov)は、小分けにされたビデオデータを含む領域(ボックス、もしくはチャンク)に格納されているフレーム数Nを記録した情報、当該領域(ボックス、もしくはチャンク)のフレームレートRを記録した情報、及び基準フレームの位置Sを記載した情報を含んでいる。
例えば図7の場合、小分けにされたビデオデータを含む第1の領域(ボックス、もしくはチャンク)BOX_1に格納されているフレーム数Nは5であり、第2の領域(ボックス、もしくはチャンク)BOX_2に格納されているフレーム数Nは3である。また、第1の領域(ボックス、もしくはチャンク)に格納されている第1の基準フレームの位置Sは1であり、第2の領域(ボックス、もしくはチャンク)に格納されている第2の基準フレームの位置Sは6である。なお、第1の領域に格納されたフレーム数NをSとSの差から求めることもできる。
小分けにされたビデオデータを含む第1の領域(ボックス、もしくはチャンク)BOX_1の管理情報に、フレーム数N、フレームレートRが記述されている場合、第1の領域に格納された画像の長さはNとRの積から求めることができる。本明細書では、この様にして算出した、小分けにされたビデオデータを含む領域(ボックス、もしくはチャンク)に記録された画像の時間をフレーム継続時間と呼ぶ。
次に、画像処理回路110が基準フレームを含む画像信号を表示パネル120に出力する動作について説明する。本実施の形態の表示装置の動作には、圧縮された画像を全て復号して画像を表示する動作モードと、分離回路117がビデオデータを含む領域(ボックス、もしくはチャンク)に格納された基準フレームを分離して表示する動作モードとがあり、前者を標準再生モード、後者を簡易再生モードと呼ぶことにする。なお、簡易再生モードにおいては、基準フレーム以外の画像を間引いて復号するため、画像処理回路110に加わる負荷を軽減できる。
まず標準再生モードすなわち、画像処理回路110が、圧縮された画像から連続する全てのフレームを復号し、当該画像を表示パネル120に出力する動作について説明する。
使用者は入力手段SWを介して分離回路117に標準再生モードによる再生を指示する。次に、デコーダ119は圧縮された画像を復号して、表示制御回路113に出力する。表示制御回路113は表示パネル120に画像信号を制御信号と共に出力する。
次に簡易再生モードすなわち、画像処理回路110が、圧縮された画像から基準フレームのみを抽出して復号し、当該画像を表示パネル120に出力する場合について説明する。
使用者は入力手段SWを介して分離回路117に簡易再生モードによる再生を指示する。分離回路117は、圧縮された画像内の、小分けにされたビデオデータを含む第1の領域(ボックス、もしくはチャンク)BOX_1から、第1の基準フレームを一つ分離する。次いで分離回路117は第1の基準フレームを復号して1フレーム分の第1の画像を生成して、表示制御回路113に出力する。なお、基準フレームの位置Sが記載された管理情報を使って、第1の基準フレームの位置を特定して、第1の基準フレームを分離してもよい。
一方、表示制御回路113は記憶回路116内のメタデータを含むコンテナボックスmoovを検索し、小分けにされたビデオデータを含む第1の領域(ボックス、もしくはチャンク)のフレーム数N、及び当該領域(ボックス、もしくはチャンク)のフレームレートRの積を求めて、第1の領域(ボックス、もしくはチャンク)に記録された画像の時間、すなわち第1のフレーム継続時間を算出する。
表示制御回路113は1フレーム分の第1の画像を制御信号と共に表示パネル120に出力し、第1のフレーム継続時間の間待機する。その結果、表示パネル120は第1の基準フレームから生成した第1の画像を第1のフレーム継続時間の間、表示し続ける。
また分離回路117は、小分けにされたビデオデータを含む第1の領域(ボックス、もしくはチャンク)BOX_1に連続する第2の領域(ボックス、もしくはチャンク)BOX_2から、第2の基準フレームを一つ分離して、第2の画像を準備する。また、表示制御回路113は第2の領域(ボックス、もしくはチャンク)に記録された画像の時間、すなわち第2のフレーム継続時間を算出する。
第1のフレーム継続時間経過後、表示制御回路113は分離回路117が準備した第2の画像を表示パネル120に出力し、第2のフレーム継続時間の間、待機する。その結果、表示パネル120は第2の基準フレームから生成した第2の画像を第2のフレーム継続時間の間、表示し続ける。
圧縮された画像の小分けにされたビデオデータを含む領域(ボックス、もしくはチャンク)から、基準フレームを分離して表示する動作を順次繰り返すことで、圧縮された画像を簡易的に再生することができる。
以上の方法によれば、圧縮された画像の全てを復号する必要がない。その結果、画像処理回路110の動作負荷が低減され、表示装置100の消費電力を削減できる。
なお、本実施の形態で例示される画像処理回路は、モード切り替え機能を有していてもよい。モード切り替え機能は、当該表示装置の利用者が手動または外部接続機器を用いて当該表示装置の動作モードを選択して、標準再生モード、簡易再生モード、または表示の中止を指示する機能である。
分離回路117はモード切り替え回路から入力される信号に応じて、画像信号を表示制御回路113に出力することもできる。
本実施の形態に例示した表示装置は、画像処理回路に設けたデコーダの動作頻度を低減できる。その結果、本実施の形態の表示装置は、書き換え時に表示素子が消費する電力のみならず、画像処理回路が消費する電力も低減できる。
なお、画像処理回路の消費電力を削減する効果は表示素子の種類に限定されず、具体的には液晶素子の他、エレクトロルミネッセンスを利用した表示装置であっても、本実施の形態に例示した画像処理回路が消費する電力を低減できる。
また、同一の画像を複数回書き換えて静止画を表示する場合、画像の切り替わりが視認できると、人間は目に疲労を感じることもあり得る。本実施の形態の表示装置は、画像信号の書き込み頻度が削減されているため、目の疲労を減らすといった効果もある。
特に、本実施の形態の表示装置は、オフ電流が低減されたトランジスタを各画素、並びに共通電極のスイッチングトランジスタに適用することにより、保持容量で電圧を保持できる期間を長く取ることができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
(実施の形態3)
本実施の形態では、本明細書に開示する表示装置に適用できるトランジスタの例を示す。本明細書に開示する表示装置に適用できるトランジスタの構造は特に限定されず、例えばトップゲート構造、又はボトムゲート構造のスタガ型及びプレーナ型などを用いることができる。また、トランジスタはチャネル形成領域が一つ形成されるシングルゲート構造でも、二つ形成されるダブルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。また、チャネル領域の上下にゲート絶縁層を介して配置された2つのゲート電極層を有する、デュアルゲート型でもよい。なお、図8(A)乃至(D)にトランジスタの断面構造の一例を以下に示す。図8(A)乃至(D)に示すトランジスタは、半導体として酸化物半導体を用いるものである。酸化物半導体を用いることのメリットは、比較的簡単かつ低温のプロセスで高い移動度と低いオフ電流が得られることであるが、もちろん、他の半導体を用いてもよい。
図8(A)に示すトランジスタ410は、ボトムゲート構造のトランジスタの一つであり、逆スタガ型トランジスタともいう。
トランジスタ410は、絶縁表面を有する基板400上に、ゲート電極層401、ゲート絶縁層402、酸化物半導体層403、ソース電極層405a、及びドレイン電極層405bを含む。また、トランジスタ410を覆い、酸化物半導体層403に積層する絶縁層407が設けられている。絶縁層407上にはさらに保護絶縁層409が形成されている。
図8(B)に示すトランジスタ420は、チャネル保護型(チャネルストップ型ともいう)と呼ばれるボトムゲート構造の一つであり逆スタガ型トランジスタともいう。
トランジスタ420は、絶縁表面を有する基板400上に、ゲート電極層401、ゲート絶縁層402、酸化物半導体層403、酸化物半導体層403のチャネル形成領域を覆うチャネル保護層として機能する絶縁層427、ソース電極層405a、及びドレイン電極層405bを含む。また、トランジスタ420を覆い、保護絶縁層409が形成されている。
図8(C)示すトランジスタ430はボトムゲート型のトランジスタであり、絶縁表面を有する基板である基板400上に、ゲート電極層401、ゲート絶縁層402、ソース電極層405a、ドレイン電極層405b、及び酸化物半導体層403を含む。また、トランジスタ430を覆い、酸化物半導体層403に接する絶縁層407が設けられている。絶縁層407上にはさらに保護絶縁層409が形成されている。
トランジスタ430においては、ゲート絶縁層402は基板400及びゲート電極層401上に接して設けられ、ゲート絶縁層402上にソース電極層405a、ドレイン電極層405bが接して設けられている。そして、ゲート絶縁層402、及びソース電極層405a、ドレイン電極層405b上に酸化物半導体層403が設けられている。
図8(D)に示すトランジスタ440は、トップゲート構造のトランジスタの一つである。トランジスタ440は、絶縁表面を有する基板400上に、絶縁層437、酸化物半導体層403、ソース電極層405a、及びドレイン電極層405b、ゲート絶縁層402、ゲート電極層401を含み、ソース電極層405a、ドレイン電極層405bにそれぞれ配線層436a、配線層436bが接して設けられ電気的に接続している。
本実施の形態では、上記の通り、半導体層として酸化物半導体層403を用いる。酸化物半導体層403に用いる酸化物半導体としては、四元系金属酸化物であるIn−Sn−Ga−Zn−O系酸化物半導体や、三元系金属酸化物であるIn−Ga−Zn−O系酸化物半導体、In−Sn−Zn−O系酸化物半導体、In−Al−Zn−O系酸化物半導体、Sn−Ga−Zn−O系酸化物半導体、Al−Ga−Zn−O系酸化物半導体、Sn−Al−Zn−O系酸化物半導体や、二元系金属酸化物であるIn−Zn−O系酸化物半導体、Sn−Zn−O系酸化物半導体、Al−Zn−O系酸化物半導体、Zn−Mg−O系酸化物半導体、Sn−Mg−O系酸化物半導体、In−Mg−O系酸化物半導体や、In−O系酸化物半導体、Sn−O系酸化物半導体、Zn−O系酸化物半導体などを用いることができる。また、上記酸化物半導体に酸化珪素を含ませてもよい。酸化物半導体層に結晶化を阻害する酸化珪素(SiOx(X>0))を含ませることで、製造プロセス中において酸化物半導体層の形成後に加熱処理した場合に、結晶化してしまうのを抑制することができる。ここで、例えば、In−Ga−Zn−O系酸化物半導体とは、少なくともInとGaとZnを含む酸化物であり、その組成比に特に制限はない。また、InとGaとZn以外の元素を含んでもよい。
また、酸化物半導体層403は、化学式InMO(ZnO)(m>0、且つmは自然数でない)で表記される薄膜を用いることができる。ここで、Mは、Ga、Al、MnおよびCoから選ばれた一または複数の金属元素を示す。例えばMとして、Ga、Ga及びAl、Ga及びMn、またはGa及びCoなどがある。
酸化物半導体層403を用いたトランジスタ410、420、430、440は、オフ状態における電流値(オフ電流値)を低くすることができる。よって、画像イメージデータ等の電気信号の保持時間を長くすることができ、書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
また、酸化物半導体層403を用いたトランジスタ410、420、430、440は、比較的高い電界効果移動度が得られるため、高速駆動が可能である。よって、表示装置の画素部に該トランジスタを用いることで、色分離を抑制することができ、高画質な画像を提供することができる。また、該トランジスタは、同一基板上に駆動回路部または画素部に作り分けて作製することができるため、液晶表示装置の部品点数を削減することができる。
絶縁表面を有する基板400に使用することができる基板に大きな制限はないが、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いる。
ボトムゲート構造のトランジスタ410、420、430において、下地膜となる絶縁膜を基板とゲート電極層の間に設けてもよい。下地膜は、基板からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することができる。
ゲート電極層401の材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することができる。
ゲート絶縁層402は、プラズマCVD法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を単層で又は積層して形成することができる。例えば、第1のゲート絶縁層としてプラズマCVD法により膜厚50nm以上200nm以下の窒化シリコン層(SiN(y>0))を形成し、第1のゲート絶縁層上に第2のゲート絶縁層として膜厚5nm以上300nm以下の酸化シリコン層(SiO(x>0))を積層して、合計膜厚200nmのゲート絶縁層とする。
ソース電極層405a、ドレイン電極層405bに用いる導電膜としては、例えば、Al、Cr、Cu、Ta、Ti、Mo、Wからから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等を用いることができる。また、Al、Cuなどの金属層の下側又は上側の一方または双方にTi、Mo、Wなどの高融点金属層を積層させた構成としても良い。また、Al膜に生ずるヒロックやウィスカーの発生を防止する元素(Si、Nd、Scなど)が添加されているAl材料を用いることで耐熱性を向上させることが可能となる。
ソース電極層405a、ドレイン電極層405bに接続する配線層436a、配線層436bのような導電膜も、ソース電極層405a、ドレイン電極層405bと同様な材料を用いることができる。
また、ソース電極層405a、ドレイン電極層405b(これと同じ層で形成される配線層を含む)となる導電膜としては導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム(In)、酸化スズ(SnO)、酸化亜鉛(ZnO)、酸化インジウム酸化スズ合金(In―SnO、ITOと略記する)、酸化インジウム酸化亜鉛合金(In―ZnO)またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
絶縁層407、427、437は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などの無機絶縁膜を用いることができる。
保護絶縁層409は、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。
また、保護絶縁層409上にトランジスタ起因の表面凹凸を低減するために平坦化絶縁膜を形成してもよい。平坦化絶縁膜としては、ポリイミド、アクリル、ベンゾシクロブテン、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料(low−k材料)等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜を形成してもよい。
このように、本実施の形態において、酸化物半導体層を含むトランジスタを用いることにより、高機能な表示装置を提供することができる。
酸化物半導体層を含んで、オフ電流が低減されたトランジスタを適用することにより、オフ状態のトランジスタを介して表示素子、並びに容量素子に蓄えられた電荷が漏れ難く、トランジスタがオフ状態になる前に書き込まれた状態を長期間に渡って保持できる。
(実施の形態4)
本実施の形態は、酸化物半導体層を含むトランジスタ、及び作製方法の一例を、図9を用いて詳細に説明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実施の形態と同様に行うことができ、繰り返しの説明は省略する。
図9(A)乃至(E)にトランジスタの断面構造の一例を示す。図9(A)乃至(E)に示すトランジスタ510は、図8(A)に示すトランジスタ410と同様なボトムゲート構造の逆スタガ型トランジスタである。
本実施の形態の半導体層に用いる酸化物半導体は、n型不純物である水素を酸化物半導体から除去し、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することによりI型(真性)の酸化物半導体、又はI型(真性)に限りなく近い酸化物半導体としたものである。すなわち、不純物を添加してI型化するのでなく、水素や水等の不純物を極力除去したことにより、高純度化されたI型(真性半導体)又はそれに近づけることを特徴としている。従って、トランジスタ510が有する酸化物半導体層は、高純度化及び電気的にI型(真性)化された酸化物半導体層である。
また、高純度化された酸化物半導体中にはキャリアは極めて少なく(ゼロに近い)、キャリア濃度は1×1014/cm未満、好ましくは1×1012/cm未満、さらに好ましくは1×1011/cm未満である。
酸化物半導体中にキャリアが極めて少ないため、トランジスタでは、オフ電流を少なくすることができる。オフ電流は少なければ少ないほど好ましい。
具体的には、上述の酸化物半導体層を具備するトランジスタは、チャネル幅1μmあたりのオフ電流密度を室温下において、10aA/μm(1×10−17A/μm)以下にすること、さらには1aA/μm(1×10−18A/μm)以下、さらには10zA/μm(1×10−20A/μm)以下にすることが可能である。
オフ状態における電流値(オフ電流値)が極めて小さいトランジスタを実施の形態2の画素部におけるトランジスタとして用いることにより、静止画領域におけるリフレッシュ動作を少ない画像データの書き込み回数で行うことができる。
また、上述の酸化物半導体層を具備するトランジスタ510はオン電流の温度依存性がほとんど見られず、オフ電流も非常に小さいままである。
以下、図9(A)乃至(E)を用い、基板505上にトランジスタ510を作製する工程を説明する。
まず、絶縁表面を有する基板505上に導電膜を形成した後、第1のフォトリソグラフィ工程によりゲート電極層511を形成する。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
絶縁表面を有する基板505は、実施の形態3に示した基板400と同様な基板を用いることができる。本実施の形態では基板505としてガラス基板を用いる。
下地膜となる絶縁膜を基板505とゲート電極層511との間に設けてもよい。下地膜は、基板505からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することができる。
また、ゲート電極層511の材料は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。
次いで、ゲート電極層511上にゲート絶縁層507を形成する。ゲート絶縁層507は、プラズマCVD法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を単層で又は積層して形成することができる。
本実施の形態の酸化物半導体は、不純物を除去され、I型化又は実質的にI型化された酸化物半導体を用いる。このような高純度化された酸化物半導体は界面準位、界面電荷に対して極めて敏感であるため、酸化物半導体層とゲート絶縁層との界面は重要である。そのため高純度化された酸化物半導体に接するゲート絶縁層は、高品質化が要求される。
例えば、μ波(例えば、周波数2.45GHz)を用いた高密度プラズマCVDは、緻密で絶縁耐圧の高い高品質な絶縁層を形成できるので好ましい。高純度化された酸化物半導体と高品質ゲート絶縁層とが密接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。
もちろん、ゲート絶縁層として良質な絶縁層を形成できるものであれば、スパッタリング法やプラズマCVD法など他の成膜方法を適用することができる。また、成膜後の熱処理によってゲート絶縁層の膜質、酸化物半導体との界面特性が改質される絶縁層であっても良い。いずれにしても、ゲート絶縁層としての膜質が良好であることは勿論のこと、酸化物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
また、ゲート絶縁層507、酸化物半導体膜530に水素、水酸基及び水分がなるべく含まれないようにするために、酸化物半導体膜530の成膜の前処理として、スパッタリング装置の予備加熱室でゲート電極層511が形成された基板505、又はゲート絶縁層507までが形成された基板505を予備加熱し、基板505に吸着した水素、水分などの不純物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。またこの予備加熱は、絶縁層516の成膜前に、ソース電極層515a及びドレイン電極層515bまで形成した基板505にも同様に行ってもよい。
次いで、ゲート絶縁層507上に、膜厚2nm以上200nm以下、好ましくは5nm以上30nm以下の酸化物半導体膜530を形成する(図9(A)参照。)。
なお、酸化物半導体膜530をスパッタリング法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層507の表面に付着している粉状物質(パーティクル、ごみともいう)を除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にRF電源を用いて電圧を印加して基板にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。
酸化物半導体膜530に用いる酸化物半導体は、実施の形態3に示した四元系金属酸化物や、三元系金属酸化物や、二元系金属酸化物や、In−O系、Sn−O系、Zn−O系などの酸化物半導体を用いることができる。また、上記酸化物半導体にSiOを含んでもよい。本実施の形態では、酸化物半導体膜530としてIn−Ga−Zn−O系酸化物ターゲットを用いてスパッタリング法により成膜する。この段階での断面図が図9(A)に相当する。また、酸化物半導体膜530は、希ガス(代表的にはアルゴン)雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下においてスパッタ法により形成することができる。
酸化物半導体膜530をスパッタリング法で作製するためのターゲットとしては、例えば、組成比として、In:Ga:ZnO=1:1:1[mol%](すなわち、In:Ga:Zn=1:1:0.5[atom%])を用いることができる。また、他にも、In:Ga:Zn=1:1:1[atom%]、又はIn:Ga:Zn=1:1:2[atom%]の組成比を有するターゲットを用いてもよい。酸化物ターゲットの充填率は90%以上100%以下、好ましくは95%以上99.9%以下である。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜となる。
酸化物半導体膜530を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
減圧状態に保持された成膜室内に基板を保持し、基板温度を100℃以上600℃以下好ましくは200℃以上400℃以下とする。基板を加熱しながら成膜することにより、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減される。そして、成膜室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて基板505上に酸化物半導体膜530を成膜する。成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水(HO)など水素原子を含む化合物(より好ましくは炭素原子を含む化合物も)等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
成膜条件の一例としては、基板とターゲットの間との距離を100mm、圧力0.6Pa、直流(DC)電源0.5kW、酸素(酸素流量比率100%)雰囲気下の条件が適用される。なお、パルス直流電源を用いると、成膜時に発生する粉状物質(パーティクル、ごみともいう)が軽減でき、膜厚分布も均一となるために好ましい。
次いで、酸化物半導体膜530を第2のフォトリソグラフィ工程により島状の酸化物半導体層に加工する。また、島状の酸化物半導体層を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
また、ゲート絶縁層507にコンタクトホールを形成する場合、その工程は酸化物半導体膜530の加工時に同時に行うことができる。
なお、ここでの酸化物半導体膜530のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。例えば、酸化物半導体膜530のウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ITO07N(関東化学社製)を用いてもよい。
次いで、酸化物半導体層に第1の加熱処理を行う。この第1の加熱処理によって酸化物半導体層の脱水化または脱水素化を行うことができる。第1の加熱処理の温度は、400℃以上750℃以下、または400℃以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下450℃において1時間の加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層531を得る(図9(B)参照。)。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、GRTA(Gas Rapid Thermal Anneal)装置、LRTA(Lamp Rapid Thermal Anneal)装置等のRTA(Rapid Thermal Anneal)装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光(電磁波)の輻射により、被処理物を加熱する装置である。GRTA装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
例えば、第1の加熱処理として、650℃〜700℃の高温に加熱した不活性ガス中に基板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中から出すGRTAを行ってもよい。
なお、第1の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、6N(99.9999%)以上、好ましくは7N(99.99999%)以上、(即ち不純物濃度を1ppm以下、好ましくは0.1ppm以下)とすることが好ましい。
また、第1の加熱処理で酸化物半導体層を加熱した後、同じ炉に高純度の酸素ガス、高純度のNOガス、又は超乾燥エア(露点が−40℃以下、好ましくは−60℃以下)を導入してもよい。酸素ガスまたはNOガスには、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する酸素ガスまたはNOガスの純度を、6N以上、好ましくは7N以上、(即ち、酸素ガスまたはNOガス中の不純物濃度を1ppm以下、好ましくは0.1ppm以下)とすることが好ましい。酸素ガス又はNOガスの作用により、脱水化または脱水素化処理による不純物の排除工程によって同時に減少してしまった酸化物半導体を構成する主成分材料である酸素を供給することによって、酸化物半導体層を高純度化及び電気的にI型(真性)化する。
また、酸化物半導体層の第1の加熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体膜530に行うこともできる。その場合には、第1の加熱処理後に、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。
なお、第1の加熱処理は、上記以外にも、酸化物半導体層成膜後であれば、酸化物半導体層上にソース電極層及びドレイン電極層を積層させた後、あるいは、ソース電極層及びドレイン電極層上に絶縁層を形成した後、のいずれで行っても良い。
また、ゲート絶縁層507にコンタクトホールを形成する場合、その工程は酸化物半導体膜530に第1の加熱処理を行う前でも行った後に行ってもよい。
また、酸化物半導体層を2回に分けて成膜し、2回に分けて加熱処理を行うことで、下地部材の材料が、酸化物、窒化物、金属など材料を問わず、膜表面に垂直にc軸配向した結晶領域を有する酸化物半導体層を形成してもよい。例えば、3nm以上15nm以下の第1の酸化物半導体膜を成膜し、窒素、酸素、希ガス、または乾燥空気の雰囲気下で450℃以上850℃以下、好ましくは550℃以上750℃以下の第1の加熱処理を行い、表面を含む領域に結晶領域(板状結晶を含む)を有する第1の酸化物半導体膜を形成する。そして、第1の酸化物半導体膜よりも厚い第2の酸化物半導体膜を形成し、450℃以上850℃以下、好ましくは600℃以上700℃以下の第2の加熱処理を行い、第1の酸化物半導体膜を結晶成長の種として、上方に結晶成長させ、第2の酸化物半導体膜の全体を結晶化させ、結果として膜厚の厚い結晶領域を有する酸化物半導体層を形成してもよい。
次いで、ゲート絶縁層507、及び酸化物半導体層531上に、ソース電極層及びドレイン電極層(これと同じ層で形成される配線を含む)となる導電膜を形成する。ソース電極層、及びドレイン電極層に用いる導電膜としては、実施の形態3に示したソース電極層405a、ドレイン電極層405bに用いる材料を用いることができる。
第3のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層515a、ドレイン電極層515bを形成した後、レジストマスクを除去する(図9(C)参照。)。
第3のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やKrFレーザ光やArFレーザ光を用いるとよい。酸化物半導体層531上で隣り合うソース電極層の下端部とドレイン電極層の下端部との間隔幅によって後に形成されるトランジスタのチャネル長Lが決定される。なお、チャネル長L=25nm未満の露光を行う場合には、数nm〜数10nmと極めて波長が短い超紫外線(Extreme Ultraviolet)を用いて第3のフォトリソグラフィ工程でのレジストマスク形成時の露光を行うとよい。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトランジスタのチャネル長Lを10nm以上1000nm以下とすることも可能であり、回路の動作速度を高速化でき、さらにオフ電流値が極めて小さいため、低消費電力化も図ることができる。また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
なお、導電膜のエッチングの際に、酸化物半導体層531がエッチングされ、分断することのないようエッチング条件を最適化することが望まれる。しかしながら、導電膜のみをエッチングし、酸化物半導体層531を全くエッチングしないという条件を得ることは難しく、導電膜のエッチングの際に酸化物半導体層531は一部のみがエッチングされ、溝部(凹部)を有する酸化物半導体層となることもある。
本実施の形態では、導電膜としてTi膜を用い、酸化物半導体層531にはIn−Ga−Zn−O系酸化物半導体を用いたので、エッチャントとして過水アンモニア水(アンモニア、水、過酸化水素水の混合液)を用いる。
次いで、NO、N、またはArなどのガスを用いたプラズマ処理を行い、露出している酸化物半導体層の表面に付着した吸着水などを除去してもよい。プラズマ処理を行った場合、大気に触れることなく、酸化物半導体層の一部に接する保護絶縁膜となる絶縁層516を形成する。
絶縁層516は、少なくとも1nm以上の膜厚とし、スパッタ法など、絶縁層516に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。絶縁層516に水素が含まれると、その水素の酸化物半導体層への侵入、又は水素が酸化物半導体層中の酸素を引き抜き、酸化物半導体層のバックチャネルが低抵抗化(N型化)してしまい、寄生チャネルが形成されるおそれがある。よって、絶縁層516はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。
本実施の形態では、絶縁層516として膜厚200nmの酸化シリコン膜を、スパッタリング法を用いて成膜する。成膜時の基板温度は、室温以上300℃以下とすればよく、本実施の形態では100℃とする。酸化シリコン膜のスパッタ法による成膜は、希ガス(代表的にはアルゴン)雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下において行うことができる。また、ターゲットとして酸化シリコンターゲットまたはシリコンターゲットを用いることができる。例えば、シリコンターゲットを用いて、酸素を含む雰囲気下でスパッタ法により酸化シリコンを形成することができる。酸化物半導体層に接して形成する絶縁層516は、水分や、水素イオンや、OHなどの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いる。
酸化物半導体膜530の成膜時と同様に、絶縁層516の成膜室内の残留水分を除去するためには、吸着型の真空ポンプ(クライオポンプなど)を用いることが好ましい。クライオポンプを用いて排気した成膜室で成膜した絶縁層516に含まれる不純物の濃度を低減できる。また、絶縁層516の成膜室内の残留水分を除去するための排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。
絶縁層516を成膜する際に用いるスパッタガスは、水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第2の加熱処理(好ましくは200℃以上400℃以下、例えば250℃以上350℃以下)を行う。例えば、窒素雰囲気下で250℃、1時間の第2の加熱処理を行う。第2の加熱処理を行うと、酸化物半導体層の一部(チャネル形成領域)が絶縁層516と接した状態で加熱される。
以上の工程を経ることによって、酸化物半導体膜に対して第1の加熱処理を行って水素、水分、水酸基又は水素化物(水素化合物ともいう)などの不純物を酸化物半導体層より意図的に排除し、かつ不純物の排除工程によって同時に減少してしまう酸化物半導体を構成する主成分材料の一つである酸素を供給することができる。よって、酸化物半導体層は高純度化及び電気的にI型(真性)化する。
以上の工程でトランジスタ510が形成される(図9(D)参照。)。
また、酸化物絶縁層に欠陥を多く含む酸化シリコン層を用いると、酸化シリコン層形成後の加熱処理によって酸化物半導体層中に含まれる水素、水分、水酸基又は水素化物などの不純物を酸化物絶縁層に拡散させ、酸化物半導体層中に含まれる該不純物をより低減させる効果を奏する。
絶縁層516上にさらに保護絶縁層506を形成してもよい。例えば、RFスパッタ法を用いて窒化シリコン膜を形成する。RFスパッタ法は、量産性がよいため、保護絶縁層の成膜方法として好ましい。保護絶縁層は、水分などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、窒化シリコン膜、窒化アルミニウム膜などを用いる。本実施の形態では、保護絶縁層として保護絶縁層506を、窒化シリコン膜を用いて形成する(図9(E)参照。)。
本実施の形態では、絶縁層516まで形成された基板505を100℃〜400℃の温度に加熱し、水素及び水分が除去された高純度窒素を含むスパッタガスを導入しシリコン半導体のターゲットを用いて窒化シリコン膜を、保護絶縁層506として成膜する。この場合においても、絶縁層516と同様に、処理室内の残留水分を除去しつつ保護絶縁層506を成膜することが好ましい。
保護絶縁層の形成後、さらに大気中、100℃以上200℃以下、1時間以上30時間以下での加熱処理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、100℃以上200℃の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。
このように、本実施の形態を用いて作製した、高純度化された酸化物半導体層を含むトランジスタを用いることにより、オフ状態における電流値(オフ電流値)をより低くすることができる。よって、画像イメージデータ等の電気信号の保持時間を長くすることができ、書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度をより少なくすることができるため、消費電力を抑制する効果を高くできる。
また、高純度化された酸化物半導体層を含むトランジスタは、高い電界効果移動度が得られるため、高速駆動が可能である。よって、表示装置の画素部に該トランジスタを用いることで、高画質な画像を提供することができる。また、該トランジスタは、同一基板上に駆動回路部または画素部に作り分けて作製することができるため、表示装置の部品点数を削減することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
(実施の形態5)
本実施の形態においては、上記実施の形態で説明した表示装置を具備する電子機器の例について説明する。
図10(A)は電子書籍(E−bookともいう)であり、筐体9630、表示部9631、操作キー9632、太陽電池9633、充放電制御回路9634を有することができる。図10(A)に示した電子書籍は、様々な情報(静止画、動画、テキスト画像など)を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する機能、様々なソフトウェア(プログラム)によって処理を制御する機能、等を有することができる。なお、図10(A)では充放電制御回路9634の一例としてバッテリー9635、DCDCコンバータ(以下、コンバータ9636と略記)を有する構成について示している。
図10(A)に示す構成とすることにより、表示部9631として半透過型の液晶表示装置を用いる場合、比較的明るい状況下での使用も予想され、太陽電池9633による発電、及びバッテリー9635での充電を効率よく行うことができ、好適である。なお太陽電池9633は、筐体9630の表面及び裏面に効率的なバッテリー9635の充電を行う構成とすることができるため好適である。なおバッテリー9635としては、リチウムイオン電池を用いると、小型化を図れる等の利点がある。
また図10(A)に示す充放電制御回路9634の構成、及び動作について図10(B)にブロック図を示し説明する。図10(B)には、太陽電池9633、バッテリー9635、コンバータ9636、コンバータ9637、スイッチSW1乃至SW3、表示部9631について示しており、バッテリー9635、コンバータ9636、コンバータ9637、スイッチSW1乃至SW3が充放電制御回路9634に対応する箇所となる。
まず外光により太陽電池9633により発電がされる場合の動作の例について説明する。太陽電池で発電した電力は、バッテリー9635を充電するための電圧となるようコンバータ9636で昇圧または降圧がなされる。そして、表示部9631の動作に太陽電池9633からの電力が用いられる際にはスイッチSW1をオンにし、コンバータ9637で表示部9631に必要な電圧に昇圧または降圧をすることとなる。また、表示部9631での表示を行わない際には、SW1をオフにし、SW2をオンにしてバッテリー9635の充電を行う構成とすればよい。
次いで外光により太陽電池9633により発電がされない場合の動作の例について説明する。バッテリー9635に蓄電された電力は、スイッチSW3をオンにすることでコンバータ9637により昇圧または降圧がなされる。そして、表示部9631の動作にバッテリー9635からの電力が用いられることとなる。
なお太陽電池9633については、充電手段の一例として示したが、他の手段によるバッテリー9635の充電を行う構成であってもよい。また他の充電手段を組み合わせて行う構成としてもよい。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
100 表示装置
110 画像処理回路
113 表示制御回路
116 記憶回路
117 分離回路
119 デコーダ
120 表示パネル
121 駆動回路部
121A ゲート線側駆動回路
121B 信号線側駆動回路
122 画素部
123 画素
124 ゲート線
125 信号線
126 端子部
126A 端子
126B 端子
127 スイッチング素子
128 共通電極部
130 照明手段
210 容量素子
214 トランジスタ
215 表示素子
301 期間
302 期間
303 期間
304 期間
400 基板
401 ゲート電極層
402 ゲート絶縁層
403 酸化物半導体層
405a ソース電極層
405b ドレイン電極層
407 絶縁層
409 保護絶縁層
410 トランジスタ
420 トランジスタ
427 絶縁層
430 トランジスタ
436a 配線層
436b 配線層
437 絶縁層
440 トランジスタ
450 窒素雰囲気下
505 基板
506 保護絶縁層
507 ゲート絶縁層
510 トランジスタ
511 ゲート電極層
515a ソース電極層
515b ドレイン電極層
516 絶縁層
530 酸化物半導体膜
531 酸化物半導体層
601 期間
602 期間
603 期間
604 期間
9630 筐体
9631 表示部
9632 操作キー
9633 太陽電池
9634 充放電制御回路
9635 バッテリー
9636 コンバータ
9637 コンバータ

Claims (6)

  1. デジタルデータファイルで提供される画像と、
    前記デジタルデータファイルで提供される表示装置の動作に関連付けられた情報を用いて、
    オフ電流が低減されたスイッチング素子に接続された画素電極を有する画素を複数設けた表示装置に、前記画像を表示する表示方法。
  2. 表示パネルと、画像処理回路と、を有し、
    前記表示パネルは画素を複数有し、
    前記画素は走査線と信号線に接続され、
    オフ電流が低減されたトランジスタと、
    前記トランジスタに接続された画素電極と、を有し、
    前記画素電極は液晶の配向状態を制御し、
    前記画像処理回路は、
    デジタルデータファイルで提供される表示装置の動作に関連付けられた情報を記憶する記憶回路と、
    前記デジタルデータファイルで提供される表示装置の動作に関連付けられた情報に従って表示パネルに画像信号と制御信号を出力する表示制御回路と、を有する表示装置の表示方法。
  3. 前記デジタルデータファイルで提供される表示装置の動作に関連付けられた情報がデジタルデータファイルの拡張子である、
    請求項1又は請求項2記載の表示装置の表示方法。
  4. 前記デジタルデータファイルで提供される表示装置の動作に関連付けられた情報がスクリプトである、
    請求項1又は請求項2記載の表示装置の表示方法。
  5. 前記デジタルデータファイルで提供される表示装置の動作に関連付けられた情報がヘッダ情報である、
    請求項1又は請求項2記載の表示装置の表示方法。
  6. 高純度化された酸化物半導体層を含むトランジスタに接続された液晶素子を画素に有する、
    請求項1乃至請求項5記載の表示装置の表示方法。
JP2011009493A 2010-01-20 2011-01-20 表示装置 Active JP5631759B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011009493A JP5631759B2 (ja) 2010-01-20 2011-01-20 表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010010186 2010-01-20
JP2010010186 2010-01-20
JP2011009493A JP5631759B2 (ja) 2010-01-20 2011-01-20 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014206929A Division JP2015045872A (ja) 2010-01-20 2014-10-08 表示装置

Publications (3)

Publication Number Publication Date
JP2011170343A true JP2011170343A (ja) 2011-09-01
JP2011170343A5 JP2011170343A5 (ja) 2013-12-19
JP5631759B2 JP5631759B2 (ja) 2014-11-26

Family

ID=44306887

Family Applications (6)

Application Number Title Priority Date Filing Date
JP2011009493A Active JP5631759B2 (ja) 2010-01-20 2011-01-20 表示装置
JP2014206929A Withdrawn JP2015045872A (ja) 2010-01-20 2014-10-08 表示装置
JP2016133085A Withdrawn JP2016181005A (ja) 2010-01-20 2016-07-05 表示装置
JP2017062448A Withdrawn JP2017120446A (ja) 2010-01-20 2017-03-28 液晶表示装置
JP2017242406A Withdrawn JP2018060225A (ja) 2010-01-20 2017-12-19 電子機器
JP2019116414A Withdrawn JP2019174839A (ja) 2010-01-20 2019-06-24 電子機器

Family Applications After (5)

Application Number Title Priority Date Filing Date
JP2014206929A Withdrawn JP2015045872A (ja) 2010-01-20 2014-10-08 表示装置
JP2016133085A Withdrawn JP2016181005A (ja) 2010-01-20 2016-07-05 表示装置
JP2017062448A Withdrawn JP2017120446A (ja) 2010-01-20 2017-03-28 液晶表示装置
JP2017242406A Withdrawn JP2018060225A (ja) 2010-01-20 2017-12-19 電子機器
JP2019116414A Withdrawn JP2019174839A (ja) 2010-01-20 2019-06-24 電子機器

Country Status (6)

Country Link
US (1) US8947406B2 (ja)
JP (6) JP5631759B2 (ja)
KR (1) KR101816505B1 (ja)
CN (1) CN102714029B (ja)
TW (1) TWI573119B (ja)
WO (1) WO2011090087A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020126269A (ja) * 2013-05-21 2020-08-20 株式会社半導体エネルギー研究所 液晶表示装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101878224B1 (ko) 2010-01-24 2018-07-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치와 이의 제조 방법
US8988409B2 (en) 2011-07-22 2015-03-24 Qualcomm Mems Technologies, Inc. Methods and devices for voltage reduction for active matrix displays using variability of pixel device capacitance
US20130021309A1 (en) * 2011-07-22 2013-01-24 Qualcomm Mems Technologies, Inc. Methods and devices for driving a display using both an active matrix addressing scheme and a passive matrix addressing scheme
KR102087967B1 (ko) * 2013-07-30 2020-04-16 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
KR102207220B1 (ko) * 2013-09-05 2021-01-25 삼성디스플레이 주식회사 디스플레이 드라이버, 디스플레이 드라이버 구동방법 및 영상 표시 시스템
KR102485165B1 (ko) * 2015-08-21 2023-01-09 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN105388646B (zh) * 2015-12-14 2019-02-12 深圳市华星光电技术有限公司 液晶显示屏及液晶显示屏的色偏补偿方法
CN105654052A (zh) * 2015-12-31 2016-06-08 田雪松 点阵文件切割方法
US10347174B2 (en) * 2017-01-03 2019-07-09 Solomon Systech Limited System of compressed frame scanning for a display and a method thereof
JP6375016B1 (ja) * 2017-04-26 2018-08-15 住友化学株式会社 電極付き基板、積層基板及び有機デバイスの製造方法
CN107318048B (zh) * 2017-06-06 2019-12-10 深圳市创维软件有限公司 一种电压采集方法、装置及存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05224626A (ja) * 1992-02-14 1993-09-03 Fujitsu Ltd 液晶表示装置
JP2008065225A (ja) * 2006-09-11 2008-03-21 Toppan Printing Co Ltd 薄膜トランジスタアレイ、それを用いた画像表示装置およびその駆動方法
JP2008233925A (ja) * 2000-10-05 2008-10-02 Sharp Corp 表示装置の駆動方法、それを用いた表示装置、およびその表示装置を搭載した携帯機器

Family Cites Families (155)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH05265961A (ja) * 1992-03-19 1993-10-15 Idemitsu Kosan Co Ltd 電子ブック
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6219381B1 (en) * 1997-05-26 2001-04-17 Kabushiki Kaisha Toshiba Image processing apparatus and method for realizing trick play
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3413118B2 (ja) * 1999-02-02 2003-06-03 株式会社東芝 液晶表示装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4137394B2 (ja) * 2000-10-05 2008-08-20 シャープ株式会社 表示装置の駆動方法、それを用いた表示装置、およびその表示装置を搭載した携帯機器
EP1296174B1 (en) 2000-04-28 2016-03-09 Sharp Kabushiki Kaisha Display unit, drive method for display unit, electronic apparatus mounting display unit thereon
JP3766926B2 (ja) 2000-04-28 2006-04-19 シャープ株式会社 表示装置の駆動方法およびそれを用いた表示装置ならびに携帯機器
JP4040826B2 (ja) * 2000-06-23 2008-01-30 株式会社東芝 画像処理方法および画像表示システム
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2002158893A (ja) * 2000-11-22 2002-05-31 Minolta Co Ltd 画像補正装置、画像補正方法および記録媒体
JP3730159B2 (ja) * 2001-01-12 2005-12-21 シャープ株式会社 表示装置の駆動方法および表示装置
JP2002223291A (ja) * 2001-01-26 2002-08-09 Olympus Optical Co Ltd 無線携帯情報表示装置
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3749147B2 (ja) * 2001-07-27 2006-02-22 シャープ株式会社 表示装置
JP3815599B2 (ja) * 2001-08-30 2006-08-30 株式会社ディーアンドエムホールディングス データ再生装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4186767B2 (ja) * 2002-10-31 2008-11-26 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
EP1737044B1 (en) * 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4877873B2 (ja) * 2004-08-03 2012-02-15 株式会社半導体エネルギー研究所 表示装置及びその作製方法
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP2006098765A (ja) * 2004-09-29 2006-04-13 Seiko Epson Corp 画像表示装置、画像表示システム、画像出力機器、及び画像表示装置のリフレッシュレート設定方法
JP4698998B2 (ja) * 2004-09-30 2011-06-08 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4754798B2 (ja) * 2004-09-30 2011-08-24 株式会社半導体エネルギー研究所 表示装置の作製方法
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
AU2005302962B2 (en) * 2004-11-10 2009-05-07 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7872259B2 (en) * 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CA2585071A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) * 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI445178B (zh) * 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) * 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5371174B2 (ja) * 2005-09-12 2013-12-18 キヤノン株式会社 画像表示装置及び画像表示方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998375A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) * 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
JP5395994B2 (ja) * 2005-11-18 2014-01-22 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015473B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタアレイ及びその製法
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US8599111B2 (en) * 2006-03-10 2013-12-03 Canon Kabushiki Kaisha Driving circuit of display element and image display apparatus
CN101047814A (zh) * 2006-03-30 2007-10-03 南京Lg同创彩色显示系统有限责任公司 无线电视接收机的字幕显示方法
JP5508664B2 (ja) * 2006-04-05 2014-06-04 株式会社半導体エネルギー研究所 半導体装置、表示装置及び電子機器
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) * 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4347322B2 (ja) * 2006-07-14 2009-10-21 ソニー株式会社 受信装置および方法、並びにプログラム
JP4404881B2 (ja) * 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5227502B2 (ja) * 2006-09-15 2013-07-03 株式会社半導体エネルギー研究所 液晶表示装置の駆動方法、液晶表示装置及び電子機器
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP2008108985A (ja) * 2006-10-26 2008-05-08 Kochi Prefecture Sangyo Shinko Center 半導体素子の製法
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
JP5508662B2 (ja) * 2007-01-12 2014-06-04 株式会社半導体エネルギー研究所 表示装置
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5121254B2 (ja) * 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008225353A (ja) * 2007-03-15 2008-09-25 Ricoh Co Ltd 画像表示システム、画像表示方法、およびプログラム
JP4727684B2 (ja) * 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) * 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
US7903107B2 (en) * 2007-06-18 2011-03-08 Sony Ericsson Mobile Communications Ab Adaptive refresh rate features
JP2009031750A (ja) * 2007-06-28 2009-02-12 Fujifilm Corp 有機el表示装置およびその製造方法
KR20090002841A (ko) * 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
JP5160836B2 (ja) * 2007-08-08 2013-03-13 ルネサスエレクトロニクス株式会社 テレビジョン受像機
KR101563692B1 (ko) * 2007-10-19 2015-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 구동 방법
WO2009075281A1 (ja) * 2007-12-13 2009-06-18 Idemitsu Kosan Co., Ltd. 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP2009206508A (ja) * 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
JP2009224595A (ja) * 2008-03-17 2009-10-01 Fujifilm Corp 有機電界発光表示装置及びその製造方法
JP2009231664A (ja) * 2008-03-25 2009-10-08 Idemitsu Kosan Co Ltd 電界効果トランジスタ及びその製造方法
JP2009246775A (ja) * 2008-03-31 2009-10-22 Canon Inc 画像再生装置
JP2009253204A (ja) * 2008-04-10 2009-10-29 Idemitsu Kosan Co Ltd 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
KR101468591B1 (ko) * 2008-05-29 2014-12-04 삼성전자주식회사 산화물 반도체 및 이를 포함하는 박막 트랜지스터
US9600175B2 (en) * 2008-07-14 2017-03-21 Sony Corporation Method and system for classification sign display
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US20100166383A1 (en) * 2008-12-31 2010-07-01 Nxp B.V. System and method for providing trick modes
US20100198582A1 (en) * 2009-02-02 2010-08-05 Gregory Walker Johnson Verbal command laptop computer and software
KR101717460B1 (ko) * 2009-10-16 2017-03-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 액정 표시 장치를 포함한 전자 기기
KR101840623B1 (ko) * 2009-12-04 2018-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이를 포함하는 전자 기기
CN102656625B (zh) * 2009-12-18 2016-08-03 株式会社半导体能源研究所 用于驱动液晶显示设备的方法
CN107886916B (zh) * 2009-12-18 2021-09-21 株式会社半导体能源研究所 液晶显示装置及其驱动方法
WO2011081011A1 (en) * 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method thereof
CN105353551A (zh) * 2009-12-28 2016-02-24 株式会社半导体能源研究所 液晶显示装置及电子设备

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05224626A (ja) * 1992-02-14 1993-09-03 Fujitsu Ltd 液晶表示装置
JP2008233925A (ja) * 2000-10-05 2008-10-02 Sharp Corp 表示装置の駆動方法、それを用いた表示装置、およびその表示装置を搭載した携帯機器
JP2008065225A (ja) * 2006-09-11 2008-03-21 Toppan Printing Co Ltd 薄膜トランジスタアレイ、それを用いた画像表示装置およびその駆動方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020126269A (ja) * 2013-05-21 2020-08-20 株式会社半導体エネルギー研究所 液晶表示装置
JP7072601B2 (ja) 2013-05-21 2022-05-20 株式会社半導体エネルギー研究所 液晶表示装置

Also Published As

Publication number Publication date
TWI573119B (zh) 2017-03-01
TW201137846A (en) 2011-11-01
JP2019174839A (ja) 2019-10-10
JP5631759B2 (ja) 2014-11-26
JP2016181005A (ja) 2016-10-13
JP2017120446A (ja) 2017-07-06
US8947406B2 (en) 2015-02-03
KR20120107014A (ko) 2012-09-27
KR101816505B1 (ko) 2018-01-09
CN102714029B (zh) 2016-03-23
JP2015045872A (ja) 2015-03-12
CN102714029A (zh) 2012-10-03
JP2018060225A (ja) 2018-04-12
US20110181802A1 (en) 2011-07-28
WO2011090087A1 (en) 2011-07-28

Similar Documents

Publication Publication Date Title
JP5631759B2 (ja) 表示装置
JP7054409B2 (ja) 液晶表示装置
JP5883969B2 (ja) 表示装置
JP6005214B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131101

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131101

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140610

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140718

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140930

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141008

R150 Certificate of patent or registration of utility model

Ref document number: 5631759

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250