JP2011152412A - 信号処理装置、信号処理システム - Google Patents

信号処理装置、信号処理システム Download PDF

Info

Publication number
JP2011152412A
JP2011152412A JP2010294261A JP2010294261A JP2011152412A JP 2011152412 A JP2011152412 A JP 2011152412A JP 2010294261 A JP2010294261 A JP 2010294261A JP 2010294261 A JP2010294261 A JP 2010294261A JP 2011152412 A JP2011152412 A JP 2011152412A
Authority
JP
Japan
Prior art keywords
logic
signal processing
processing device
control logic
motor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010294261A
Other languages
English (en)
Other versions
JP5092099B2 (ja
Inventor
Atsushi Kikuchi
篤志 菊地
Seiji Koyanagi
聖司 小柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Axell Corp
Original Assignee
Axell Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Axell Corp filed Critical Axell Corp
Priority to JP2010294261A priority Critical patent/JP5092099B2/ja
Publication of JP2011152412A publication Critical patent/JP2011152412A/ja
Application granted granted Critical
Publication of JP5092099B2 publication Critical patent/JP5092099B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Pinball Game Machines (AREA)
  • Display Devices Of Pinball Game Machines (AREA)
  • Processing Or Creating Images (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Processing (AREA)
  • Memory System (AREA)
  • Image Generation (AREA)

Abstract

【課題】画像展開及び/又は音声再生と役物の動作及び/又は発光素子の点灯などとを連携させて効率よく総合的に制御を行うことができる信号処理装置を提供する。
【解決手段】グラフィックス用ロジック6と音声用ロジック17とを含み、モータ制御ロジック及びLED制御ロジックを同じ統合化LSI5に搭載して命令体系を連携することで、制御性の高めた処理を行えるようにする。
【選択図】図1

Description

本発明は、特にインタラクティブな遊技機、ゲーム機などにおいて画像展開、音声再生、役物の動作、及び発光素子の点灯などを効率よく総合的に制御を行うことができる信号処理装置に関する。
パチンコ機などの遊技機の分野においては、画像効果、音声効果を高めながら楽しめるように多くのLSIによってその制御部が構成されており、一般的には画像処理を行うLSIと音声処理を行うLSIとが別個用意されており、これらのLSIに対して上位CPUから所定の命令を送ることで連携動作を行うようなシステム構成となっている。特に、画像情報は情報量も多く、画像圧縮技術を元にその展開(伸長)技術に工夫する画像処理システムが、例えば特許文献1及び2に記載されている。
他方、特許文献3では、画像と音声を連携して再生するために、画像用LSIと音声用LSIを別個に持ちながら、それらの連係動作により上位CPUの使用効率を高めるシステムが提案されている。更に、引用文献4では、CPUの負荷軽減を図るために、同一基板上に画像制御手段、音声制御手段、ランプ制御手段を備える構成が記載されている
特許第3970291号公報 特開2009−294990号公報 特開2007−156519号公報 特開2006−94966号公報
しかしながら、近時の遊技機のおいては、その遊技効果を画像、音声にとどまらず、アタッカの開閉、キャラクタ物の動きを変化させるなどの、いわゆる役物モータ制御などでは、盤面上に既に存在する役物がその動き方を変化させるとか、突然現れるとかの制御がなされており、また盤面周囲に配置した多くのLEDの点灯状態を変化させ、その点灯するLEDの配色によって、遊技者になお一層の遊戯性への期待感を高めるようになされている。
そのようなシステムにおいても、上位CPUからの命令を画像、音声、モータ、LEDの制御は、個別のLSIが用いられるのが通常で、上位CPUからの命令に依存して各LSIが個別制御されているので、それらの連携動作を行うためには上位CPUのプログラムへの負担が大きくなるという課題があった。
本発明はこのような課題に鑑みてなされたものであり、特にインタラクティブな遊技機、ゲーム機などにおいて画像展開及び/又は音声再生と、役物の動作及び/又は発光素子の点灯などとを連携させて効率よく総合的に制御を行うことができる信号処理装置、信号処理システムを提供することを課題としている。
かかる課題を解決するために、請求項1に記載の発明は、上位CPUの命令によって動作制御されるLSIチップとして構成された信号処理装置であって、表示手段に表示される画像データの出力を制御するグラフィックス用ロジック及び音声出力手段から出力される音声データの出力を制御する音声用ロジックのうち少なくとも何れか一方と、モータの作動状態を制御するモータ制御ロジック及びLEDの点灯状態を制御するLED制御ロジックのうち少なくとも何れか一方とを同じ前記LSIチップに搭載して、該LSIチップによって各ロジックの動作タイミングを連携可能に構成したことを特徴とする。
請求項2に記載の発明は、請求項1に記載の構成に加え、コマンドリスト発行手段が発行した、前記信号処理装置に実行させるべき一連の命令を略時系列状に記述したコマンドリストによって、前記グラフィックス用ロジック、前記音声用ロジック、前記モータ制御ロジック、前記LED制御ロジックがそれぞれ略時系列状に制御されることを特徴とする。
請求項3に記載の発明は、請求項1又は2に記載の構成に加え、前記モータ制御ロジック及び前記LED制御ロジックからは、複数のモータ及び複数のLEDの駆動制御の信号が多重化されたシリアル信号が出力されて、該シリアル信号が、同一の構成を有すると共に前記シリアル信号をパラレル信号に変換可能に構成されたモータドライバ回路とLEDドライバ回路とにそれぞれ供給されることを特徴とする。
請求項4に記載の発明は、請求項1乃至3の何れか一つに記載の構成に加え、前記モータ制御ロジックは、モータの回転状態を検知する検知手段の信号を逆変換する逆変換手段によって変換された検知信号の供給を受けるように構成されたことを特徴とする。
請求項5に記載の発明は、信号処理システムであって、請求項1乃至4の何れか一つに記載の信号処理装置と、該信号処理装置に実行させるべき一連の命令を略時系列状に記述したコマンドリストを発行するコマンドリスト発行手段とを備え、前記信号処理装置は前記コマンドリストを順次処理することで前記グラフィックス用ロジック、前記音声用ロジック、前記モータ制御ロジック、前記LED制御ロジックをそれぞれ略時系列状に制御することを特徴とする。
請求項1、請求項5に記載の発明によれば、信号処理装置をLSIチップとして構成したことにより、装置全体のワンチップ化を図ることができる。このため、基板上で複数のCPUをバス接続した場合や、別チップ化、別基板化した場合に比べ、CPUの負荷を軽減できる。このため、例えば画像データが膨大になる場合等においても信号処理装置を的確に動作させることができる。また、グラフィックス用ロジック及び/又は音声用ロジックと、モータ制御ロジック及び/又はLED制御ロジックとを同じLSIチップに搭載して、各ロジックの動作タイミングを連携可能に構成したことにより、特にインタラクティブな遊技機、ゲーム機などにおいて画像展開及び/又は音声再生と、役物の動作及び/又は発光素子の点灯などとを連携させて効率よく総合的に制御を行うことができるようになる。
請求項2に記載の発明によれば、コマンドリストによって、グラフィックス用ロジック、音声用ロジック、モータ制御ロジック、及びLED制御ロジックを略時系列状に制御することにより、コマンドリストを構成する、各ロジックの実行命令の記述順序に基づいて、グラフィックス、音声、モータ、LEDの総合的な略時系列状的制御を容易に行うことができる。
請求項3に記載の発明によれば、モータ制御ロジック及びLED制御ロジックから出力されたシリアル信号をパラレル信号に変換することにより、各ドライバ回路は複数のモータ及びLEDを一度に制御することができ、制御の効率化を図ることができる。また、モータドライバ回路とLEDドライバ回路は同一構成であることにより、回路構成の共用化を図り、製造コストの高騰を抑止して制御の簡素化を図ることができる。
請求項4に記載の発明によれば、モータの回転状態を検出しつつ、検出信号がモータ制御ロジックにフィードバックされてモータに異常回転が生ずる事態を防止できる。
本発明の実施形態に係る信号処理装置、及び信号処理システムを示す全体的なブロック図である。
図1に本発明の一実施形態を示す。以下、この図に基づいて本発明の一実施形態を説明する。
図1は、この発明の実施形態に係る信号処理装置、及び信号処理システムを示す全体的なブロック図である。この信号処理システム1Aは、遊技機の盤面に配置されているLCD1、スピーカ2、モータ3、LED4などの出力デバイスに対して、視覚、聴覚に訴えて遊戯性を高めるための周辺装置の動作を制御する「信号処理装置」としての統合化LSI5によって構成されている。
LCD1は表示手段であり、後述するグラフィックス用ロジック6に接続されて各種グラフィックス表示を行う。スピーカ2は後述する音声用ロジック17に接続されて各種音声出力を行う。
統合化LSI5は一のLSIチップとして構成され、本実施形態ではグラフィックス用ロジック6、音声用ロジック7、モータ制御ロジック8、LED制御ロジック9が搭載されている。グラフィックス用ロジック6はLCD1に表示される画像データの出力を制御する。音声用ロジック7はスピーカ2から出力される音声データの出力を制御する。モータ制御ロジック8はモータ3の作動状態を制御する。LED制御ロジック9はLED4の点灯状態を制御する。グラフィックス用ロジック6、音声用ロジック7、モータ制御ロジック8、LED制御ロジック9は、統合化LSI5上において動作タイミングを連携可能に構成されている。
CPU10は、この統合化LSI5の上位CPUに相当するプロセッサであり、統合化LSI5に対して実行させるべき命令群11(コマンドリスト)を生成し、統合化LSI5を動作制御する。なお、本実施形態ではCPU10は統合化LSI5とは別に設けられているが、CPU10は統合化LSI5中に内蔵されていてもよい。
特に、CPU10は、統合化LSI5に実行させるべき一連の命令を略時系列状に記述したコマンドリスト12を発行する「コマンドリスト発行手段」としての機能を奏する。このコマンドリスト12は、略時系列状に記述された一連の命令によって画像処理の手順が規定されてさらに、本実施形態の信号処理装置は、モータ制御の手順及びLEDの点灯制御の手順も含んでいることが特徴である。コマンドリスト12で表示されるG00〜G05はグラフィックス用リスト、S00〜02は音声用リスト、M00〜02はモータ制御用リスト、L00〜02はLED制御用リストを示している。これらリストの要素はコマンドリスト12の中に混在して格納されており、各出力装置を連携して制御できるような構成になっている。統合化LSI5は、コマンドリスト12を順次処理する(例えば、図1に示すコマンドリスト12を上から順に処理していく)ことで、グラフィックス用ロジック6、音声用ロジック7、モータ制御ロジック8、LED制御ロジック9をそれぞれ略時系列状に制御する。
モータ3及びLED4は、遊技機の盤面上では多数配置されているが、それらの個々を動作させるための制御信号は、統合化LSI5からは同じ構成からなる2つの制御ドライバ13を「モータドライバ回路」及び「LEDドライバ回路」として用いることで、モータ制御とLED制御とで外部回路であるドライバ回路を同一構成とすることができる。これは駆動制御の信号をシリアル/パラレル変換する機能としては同じだからであり、モータ3を実際に作動させるためには、この信号変換器の後段にモータの駆動に必要なモータドライバ14を配置すればいいからである。このように、制御ドライバ13でモータ制御用信号のシリアル/パラレル変換にも利用できるので、個別なドライブ回路の設計が不要となる。また、モータ3は通常ステッピングモータを利用され、その回動状態は、モータ3の回転状態を検知するセンサ15にて位置検出されて、「逆変換手段」としてのパラレル/シリアルの逆変換器16を経由してモータ制御ロジック8にフィードバックされる形で供給される。つまり、モータ制御ロジック8には逆変換器16によって逆変換された検知信号が供給されて、異常回転が生じないように安定した位置制御がされている。
なお、図面上、CPU10用のクロック用OSC17と、統合化LSI5用のクロックOSC18は別個に記載しているが、勿論、前者からの分周により後者のクロックを作成することもできる。
ここで、通常、LED制御やモータ制御は制御対象の応答速度が遅いため低速に動作させることが多く、一方、グラフィックスは微細で高速なロジックが使われる。
本実施形態では、統合化LSI5の各構成要件のクロック周波数を高くしている。例えば、グラフィックス用ロジック6、音声用ロジック7、モータ制御ロジック8、LED制御ロジック9を動作させるクロック周波数は、グラフィックス用ロジックからLCD1に供給されるクロック周波数や、サウンド用ロジックからスピーカ2に供給されるクロック周波数や、モータ制御用ロジック8から制御ドライバ13に供給されるクロック周波数や、LED制御ロジックから制御ドライバ13に供給されるクロック周波数よりも高く設定されている。このようにすることで、データの多重化が可能となっているので、多数のLED4とモータ3等を同時に制御できる。即ち、各ロジック6,7,8,9に接続されたLCD1、スピーカ2、制御ドライバ13に接続されたモータ3やLED4の多重化を容易に図ることができる。
さらに、グラフィック制御とモータ・LED制御は別々の環境で作られるが、このとき、動画の再生と同期させることは難しいため、結合した段階で細かい調整を行う必要があったが、統合に伴い、動画のコマンドリストにLEDとモータの処理を入れることで、コマンドリストの生成段階で、動画(音声)とLED・モータの同期がとれるものを作ることが容易になった。
なお、上記実施形態は本発明の例示であり、本発明が上記実施形態のみに限定されることを意味するものではないことは、いうまでもない。
1A 信号処理システム
1 LCD
2 スピーカ
3 モータ
4 LED
5 統合化LSI(信号処理装置)
6 グラフィックス用ロジック
7 音声用ロジック
8 モータ制御ロジック
9 LED制御ロジック
10 CPU
11 命令群
12 コマンドリスト
13 制御ドライバ(モータドライブ回路、LEDドライブ回路)
22 画像デコード部
25 外部メモリ
26 NORメモリ
27 NANDメモリ

Claims (5)

  1. 上位CPUの命令によって動作制御されるLSIチップとして構成された信号処理装置であって、
    表示手段に表示される画像データの出力を制御するグラフィックス用ロジック及び音声出力手段から出力される音声データの出力を制御する音声用ロジックのうち少なくとも何れか一方と、モータの作動状態を制御するモータ制御ロジック及びLEDの点灯状態を制御するLED制御ロジックのうち少なくとも何れか一方とを同じ前記LSIチップに搭載して、該LSIチップによって各ロジックの動作タイミングを連携可能に構成したことを特徴とする信号処理装置。
  2. コマンドリスト発行手段が発行した、前記信号処理装置に実行させるべき一連の命令を略時系列状に記述したコマンドリストによって、前記グラフィックス用ロジック、前記音声用ロジック、前記モータ制御ロジック、前記LED制御ロジックがそれぞれ略時系列状に制御されることを特徴とする請求項1に記載の信号処理装置。
  3. 前記モータ制御ロジック及び前記LED制御ロジックからは、複数のモータ及び複数のLEDの駆動制御の信号が多重化されたシリアル信号が出力されて、該シリアル信号が、同一の構成を有すると共に前記シリアル信号をパラレル信号に変換可能に構成されたモータドライバ回路とLEDドライバ回路とにそれぞれ供給されることを特徴とする請求項1又は2に記載の信号処理装置。
  4. 前記モータ制御ロジックは、モータの回転状態を検知する検知手段の信号を逆変換する逆変換手段によって変換された検知信号の供給を受けるように構成されたことを特徴とする請求項1乃至3の何れか一つに記載の信号処理装置。
  5. 請求項1乃至4の何れか一つに記載の信号処理装置と、
    該信号処理装置に実行させるべき一連の命令を略時系列状に記述したコマンドリストを発行するコマンドリスト発行手段とを備え、
    前記信号処理装置は前記コマンドリストを順次処理することで前記グラフィックス用ロジック、前記音声用ロジック、前記モータ制御ロジック、前記LED制御ロジックをそれぞれ略時系列状に制御することを特徴とする信号処理システム。
JP2010294261A 2009-12-28 2010-12-28 信号処理装置、信号処理システム Expired - Fee Related JP5092099B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010294261A JP5092099B2 (ja) 2009-12-28 2010-12-28 信号処理装置、信号処理システム

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009297886 2009-12-28
JP2009297886 2009-12-28
JP2010294261A JP5092099B2 (ja) 2009-12-28 2010-12-28 信号処理装置、信号処理システム

Publications (2)

Publication Number Publication Date
JP2011152412A true JP2011152412A (ja) 2011-08-11
JP5092099B2 JP5092099B2 (ja) 2012-12-05

Family

ID=44538788

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2010294265A Expired - Fee Related JP5092101B2 (ja) 2009-12-28 2010-12-28 信号処理システム、信号処理システムにおけるデータの破壊検出方法、遊技機
JP2010294264A Expired - Fee Related JP5002849B2 (ja) 2009-12-28 2010-12-28 信号処理装置、遊技機
JP2010294263A Expired - Fee Related JP5092100B2 (ja) 2009-12-28 2010-12-28 遊技機用信号処理システム、遊技機
JP2010294262A Active JP5344319B2 (ja) 2009-12-28 2010-12-28 信号処理装置、信号処理システム、遊技機
JP2010294261A Expired - Fee Related JP5092099B2 (ja) 2009-12-28 2010-12-28 信号処理装置、信号処理システム

Family Applications Before (4)

Application Number Title Priority Date Filing Date
JP2010294265A Expired - Fee Related JP5092101B2 (ja) 2009-12-28 2010-12-28 信号処理システム、信号処理システムにおけるデータの破壊検出方法、遊技機
JP2010294264A Expired - Fee Related JP5002849B2 (ja) 2009-12-28 2010-12-28 信号処理装置、遊技機
JP2010294263A Expired - Fee Related JP5092100B2 (ja) 2009-12-28 2010-12-28 遊技機用信号処理システム、遊技機
JP2010294262A Active JP5344319B2 (ja) 2009-12-28 2010-12-28 信号処理装置、信号処理システム、遊技機

Country Status (1)

Country Link
JP (5) JP5092101B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6078729B2 (ja) * 2011-11-29 2017-02-15 株式会社アクセル 音声処理装置
JP5756990B2 (ja) * 2013-04-01 2015-07-29 株式会社アクセル 通信システム、通信方法
JP5891494B2 (ja) * 2013-04-01 2016-03-23 株式会社アクセル 通信システム、通信方法
JP6846957B2 (ja) * 2017-03-09 2021-03-24 株式会社平和 遊技機
JPWO2020122129A1 (ja) * 2018-12-14 2021-12-02 日本精機株式会社 車両用表示装置
JP7267033B2 (ja) * 2019-02-26 2023-05-01 株式会社平和 遊技機

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004208792A (ja) * 2002-12-27 2004-07-29 Fuji Shoji:Kk 遊技機
JP2008295601A (ja) * 2007-05-29 2008-12-11 Toyomaru Industry Co Ltd 遊技機用制御装置及び当該遊技機用制御装置を備えた遊技機
JP2009157752A (ja) * 2007-12-27 2009-07-16 Akuseru:Kk デバイスコントローラ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH081542B2 (ja) * 1988-02-24 1996-01-10 松下電工株式会社 大型画像表示装置
JP3312699B2 (ja) * 1992-05-01 2002-08-12 株式会社ハドソン 仮想vramによる画面表示方法
JPH05342891A (ja) * 1992-06-10 1993-12-24 Toshiba Corp 不揮発性半導体記憶装置
JP2002149161A (ja) * 2000-11-08 2002-05-24 Roland Corp 音源装置
JP4722305B2 (ja) * 2001-02-27 2011-07-13 富士通セミコンダクター株式会社 メモリシステム
JP2003190495A (ja) * 2001-12-26 2003-07-08 Sankyo Kk 遊技機
JP4512733B2 (ja) * 2004-09-13 2010-07-28 株式会社大一商会 遊技機
JP2006121338A (ja) * 2004-10-20 2006-05-11 Sony Corp 情報処理装置、並びにデータ符号化装置及びデータ復号装置
JP5013672B2 (ja) * 2004-12-28 2012-08-29 矢崎総業株式会社 ワイヤハーネス
JP3970291B2 (ja) * 2005-07-21 2007-09-05 株式会社アクセル 画像プロセッサ、画像処理システムおよびデータ転送方法
JP3891444B1 (ja) * 2005-11-30 2007-03-14 株式会社アクセル 画像音声統合システムおよび画像音声統合処理方法
JP4748609B2 (ja) * 2008-06-06 2011-08-17 株式会社アクセル 画像処理システム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004208792A (ja) * 2002-12-27 2004-07-29 Fuji Shoji:Kk 遊技機
JP2008295601A (ja) * 2007-05-29 2008-12-11 Toyomaru Industry Co Ltd 遊技機用制御装置及び当該遊技機用制御装置を備えた遊技機
JP2009157752A (ja) * 2007-12-27 2009-07-16 Akuseru:Kk デバイスコントローラ

Also Published As

Publication number Publication date
JP5092099B2 (ja) 2012-12-05
JP2011152413A (ja) 2011-08-11
JP2011154682A (ja) 2011-08-11
JP5092100B2 (ja) 2012-12-05
JP5344319B2 (ja) 2013-11-20
JP5092101B2 (ja) 2012-12-05
JP2011154681A (ja) 2011-08-11
JP2011154683A (ja) 2011-08-11
JP5002849B2 (ja) 2012-08-15

Similar Documents

Publication Publication Date Title
JP5092099B2 (ja) 信号処理装置、信号処理システム
US20130033213A1 (en) Fan controlling circuit for server computer
JP2008249811A (ja) 液晶駆動回路、これを備える液晶表示装置及び駆動方法
JP2013135986A (ja) 遊技機
JP4517192B2 (ja) 遊技機
TWI432955B (zh) 具備可調效能之系統、以及用來調整系統的效能之方法
WO2009069254A1 (ja) 動画像再生装置、デジタルカメラ、半導体集積回路および動画像再生方法
JP2005353168A (ja) メモリインターフェース回路及びメモリインターフェース方法
CN107168667B (zh) 具有显示子母画面能力的显示系统
JP5100532B2 (ja) 情報処理装置、その制御方法及びプログラム
US20110029757A1 (en) Stream processor and task management method thereof
JP2008148989A (ja) 画像表示装置および遊技機
TWI629615B (zh) 具有顯示子母畫面能力的顯示系統
JP5712384B2 (ja) 演出制御方法及び演出制御装置
JP6502829B2 (ja) 遊技機
JP2004215727A (ja) 遊技機
WO2021152911A1 (ja) 画像処理装置および画像処理方法
WO2022199822A1 (en) Controller for an electronic device and method for operating a controller
WO2020031254A1 (ja) 画像処理装置
JP2009297579A (ja) 遊技機
JP2008269199A (ja) 集積回路装置
JP2008305925A (ja) 半導体装置
TW200719576A (en) Method and circuit for controlling fan speed
JP2009018209A5 (ja)
JP2020192134A5 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120224

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20120224

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20120417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120618

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120724

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120803

R150 Certificate of patent or registration of utility model

Ref document number: 5092099

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees