JP5891494B2 - 通信システム、通信方法 - Google Patents

通信システム、通信方法 Download PDF

Info

Publication number
JP5891494B2
JP5891494B2 JP2014071892A JP2014071892A JP5891494B2 JP 5891494 B2 JP5891494 B2 JP 5891494B2 JP 2014071892 A JP2014071892 A JP 2014071892A JP 2014071892 A JP2014071892 A JP 2014071892A JP 5891494 B2 JP5891494 B2 JP 5891494B2
Authority
JP
Japan
Prior art keywords
data
transmission
communication
divided
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014071892A
Other languages
English (en)
Other versions
JP2014212516A (ja
Inventor
英智 田中
英智 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Axell Corp
Original Assignee
Axell Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Axell Corp filed Critical Axell Corp
Priority to JP2014071892A priority Critical patent/JP5891494B2/ja
Publication of JP2014212516A publication Critical patent/JP2014212516A/ja
Application granted granted Critical
Publication of JP5891494B2 publication Critical patent/JP5891494B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Communication Control (AREA)

Description

本発明は、チップや各種デバイスや各種ノード等におけるコネクティビティを確保する技術に関する。
画像や音声の処理、機械の動作制御、通信等の多様な分野において、各種処理を行わせるためには、ICチップ等の集積回路を始め、各種のデバイスやノードが用いられる。従来は、複数のチップをバスや各種インターフェースを介して接続する技術が知られている(例えば特許文献1参照)。また、接続したチップ相互間で相互に情報を交信し、メモリ資源をチップ相互間で利用可能にする、接続されたチップ相互間のコネクティビティを確保する技術が知られている(例えば、非特許文献1参照)。また、従来は、同一ネットワーク上に存在する複数のノード(画像形成装置等)を相互接続する複数の伝送路を介して、一のパケットを複数のパケットに分割し、それぞれの分割されたパケットを複数の伝送路によってノード間で通信させる構成が知られている(例えば、特許文献2参照)。
米国特許第6910092号明細書 C2CTM Chip to Chip LinkTM Inter−Chip Connectivity IP (URL:http://www.arteris.com/c2c_chip−to−chip_for_DRAM_memory_sharing) 特開2002−64506号公報(段落[0041]〜[0049]等参照)
しかしながら、上記特許文献1や非特許文献1においては、チップ等同士を接続させても、チップ同士の状態や接続状態の変化に際して柔軟に適応することは難しいという問題がある。また、上記特許文献1や非特許文献1はチップ相互間の接続以外の接続態様に適用することは難しいという問題がある。また、通信状態を良好に保つためには、通信の制御上は、データの分割処理の有無に関わらず、所定の基準に基づいて伝送路の選択やデータの送受信を行うことが好ましいが、上記特許文献2に記載の発明においては、データの伝送路の選定等を行うための基準や基準に基づく手順が存在しないため、データの伝送に用いる伝送路の選定等が不適切になり、通信状態が不安定になって、レイテンシの増大やシステムの処理効率の低下等の事態が生じうるという問題がある。
本発明は上記課題に鑑みてなされたものであり、チップ相互間、チップ内のデバイス相互間、チップ以外の各種デバイス相互間、各種ノード相互間等において、データ等の伝送に用いる伝送路の選定を適切に行ってレイテンシの増大やシステムの処理効率の低下を抑止し、また、複数の構成要件の良好なコネクティビティを確保して接続できる通信システムを提供することを課題としている。
かかる課題を達成するために、請求項1に記載の発明は、複数の機器相互間の通信を可能とする通信システムであって、物理的、及び/又は論理的に形成された複数の伝送路と、それぞれの前記伝送路を介して前記機器相互間を通信可能に接続する接続手段と、前記伝送路を用いた通信態様の制御を行う通信態様制御手段とを備え、前記通信態様制御手段は、一又は複数の前記伝送路の帯域利用率を検出する構成を備えると共に、前記伝送路の前記帯域利用率が予め設定された所定の基準値を越えている場合には、伝送される前記データを分割し、前記データの前記分割後に、複数の前記伝送路のそれぞれの使用状況を確認して未使用の前記伝送路を検出し、検出された未使用の前記伝送路を複数用いて前記分割した前記データを伝送すると共に、前記帯域利用率が前記所定の基準値以下の場合には、前記データを分割せずに一の前記伝送路を用いて伝送することを特徴とする。
請求項2に記載の発明は、複数の機器相互間の通信を可能とする通信システムであって、物理的、及び/又は論理的に形成された複数の伝送路と、それぞれの前記伝送路を介して前記機器相互間を通信可能に接続する接続手段と、前記伝送路を用いた通信態様の制御を行う通信態様制御手段とを備え、前記通信態様制御手段は、一又は複数の前記伝送路におけるレイテンシを検出する構成を備えると共に、前記レイテンシが予め設定された所定の基準値を越えている場合には、伝送される前記データを分割し、前記データの前記分割後に、複数の前記伝送路のそれぞれの使用状況を確認して未使用の前記伝送路を検出し、検出された未使用の前記伝送路を複数用いて前記分割した前記データを伝送すると共に、前記レイテンシが前記所定の基準値以下の場合には、前記データを分割せずに一の前記伝送路を用いて伝送することを特徴とする。
請求項3に記載の発明は、複数の機器相互間の通信を可能とする通信システムであって、物理的、及び/又は論理的に形成された複数の伝送路と、それぞれの前記伝送路を介して前記機器相互間を通信可能に接続する接続手段と、前記伝送路を用いた通信態様の制御を行う通信態様制御手段とを備え、前記通信態様制御手段は、前記データが優先度の高い前記データか否かを検出する構成を備えると共に、前記データが前記優先度の高いデータである場合には、伝送される前記データを分割し、前記データの前記分割後に、複数の前記伝送路のそれぞれの使用状況を確認して未使用の前記伝送路を検出し、検出された未使用の前記伝送路を複数用いて前記分割した前記データを伝送すると共に、前記データが前記優先度の高いデータでない場合には、前記データを分割せずに一の前記伝送路を用いて伝送することを特徴とする。
請求項に記載の発明は、請求項1乃至3の何れか一つに記載の構成に加え、前記伝送されるデータの分割、及び、分割された前記データの結合を行うデータ分割結合手段を備え、前記データ分割結合手段は、伝送される前記データの大きさが予め設定されたしきい値よりも大きい場合には前記データを分割して該分割された前記データを前記伝送路にて伝送させると共に、分割された前記データを受信した場合には前記データを結合して分割前の前記データを復元させることを特徴とする。
請求項5に記載の発明は、請求項1乃至4の何れか一つに記載の構成に加え、前記機器は遊技機に用いられるICチップであることを特徴とする。
請求項6に記載の発明は、複数の機器相互間の通信を可能とする通信方法であって、物理的、及び/又は論理的に複数の伝送路を形成し、前記機器相互間を通信可能に接続させる接続手順と、前記伝送路を用いた通信態様の制御を行わせる通信態様制御手順とを備え、前記通信態様制御手順においては、一又は複数の前記伝送路の帯域利用率を検出する構成を用いて、前記伝送路の前記帯域利用率が予め設定された所定の基準値を越えている場合には、伝送される前記データを分割し、前記データの前記分割後に、複数の前記伝送路のそれぞれの使用状況を確認して未使用の前記伝送路を検出し、検出された未使用の前記伝送路を複数用いて前記分割した前記データを伝送すると共に、前記帯域利用率が前記所定の基準値以下の場合には、前記データを分割せずに一の前記伝送路を用いて伝送することを特徴とする。
請求項1、請求項6に記載の発明によれば、伝送路の帯域利用率が予め設定された所定の基準値を越えている場合には、伝送されるデータを分割し、分割したデータを複数の伝送路を用いて伝送すると共に、帯域利用率が所定の基準値以下の場合には、データを分割せずに一の伝送路を用いて伝送することにより、伝送路の帯域を越えたデータが送信されることで生ずる、レイテンシの増大等やシステムの処理効率の低下等の問題を未然に抑止することが可能になる。これにより、通信状態を安定化させて、レイテンシの増大やシステムの処理効率の低下等を抑止し、また、複数の機器相互間を、良好なコネクティビティを確保して接続することができる。
請求項2に記載の発明によれば、伝送路のレイテンシが予め設定された所定の基準値を越えている場合には、伝送されるデータを分割し、分割したデータを複数の伝送路を用いて伝送すると共に、レイテンシが所定の基準値以下の場合には、データを分割せずに一の伝送路を用いて伝送することにより、レイテンシの増大等やシステムの処理効率の低下等の問題を未然に抑止することが可能になる。これにより、通信状態を安定化させて、レイテンシの増大やシステムの処理効率の低下等を抑止し、また、複数の機器相互間を、良好なコネクティビティを確保して接続することができる。
請求項3に記載の発明によれば、データが優先度の高いデータである場合には、伝送されるデータを分割し、分割したデータを複数の伝送路を用いて伝送すると共に、データが優先度の高いデータでない場合には、データを分割せずに一の伝送路を用いて伝送することにより、優先度の高いデータのレイテンシの増大等やシステムの処理効率の低下等の問題を未然に抑止することが可能になる。これにより、通信状態を安定化させて、レイテンシの増大やシステムの処理効率の低下等を抑止し、また、複数の機器相互間を、良好なコネクティビティを確保して接続することができる。
請求項に記載の発明によれば、データ分割結合手段は、予め設定されたしきい値よりも大きいデータを分割して伝送させ、分割されたデータを受信した場合にはデータを結合させて分割前のデータを復元することにより、伝送路の帯域を越えたデータが送信されることで生ずる、レイテンシの増大等やシステムの処理効率の低下等の問題を確実に未然に抑止すると共に、受信側において分割前と同じデータを取得させることができる。
請求項5に記載の発明によれば、遊技機に用いられる複数のICの、多種多様な処理において、通信状態を安定化させて、レイテンシの増大やシステムの処理効率の低下等を抑止し、また、複数の機器相互間を、良好なコネクティビティを確保して接続することができる。
この発明の実施の形態1に係る通信システムの全体構成を示す図である。 同上通信システムの処理手順を示すフローチャートである。 この発明の実施の形態1に係る通信システムが用いられる遊技機の概念図である。 この発明の実施の形態2に係る通信システムの全体構成を示す図である。 この発明の実施の形態の参考例1、参考例2に係る通信システムの全体構成を示す図である。
[発明の実施の形態1]
図1乃至図3にこの発明の実施の形態1を示す。
[基本構成]
まず、この実施の形態1の通信システム1Aの構成について説明する。
この実施の形態1の通信システム1Aは、複数例えば二つのチップが相互に接続された状態で用いられるものである。但しチップの個数は複数であれば三つ以上であってもよい。
図1に示す通り、この実施の形態1の「機器」としてのチップA11、チップB11は、ICチップである。具体的には、例えば、それぞれのチップA11、チップB11は、パチンコ機等の遊技機や娯楽機器において画像処理や音声処理や役物の動作制御等に用いられる。
より具体的には、このチップA11、チップB11は及び通信システム1Aは、例えば図3に示すように、一の遊技機100の内部にn個(n>1)のチップA11、チップB11・・・チップn11が設置される態様で用いられる。それぞれのチップA11、チップB11・・・チップn11は、遊技機100の盤面に配設されたLCD等のディスプレイ101に表示される動画の表示制御や、遊技機100の本体に配設されたLED等の照明機器102の点灯制御、スピーカ103から発生される音声の出力制御、役物104を動作させるモータ105の動作制御等に用いられる。チップA11,チップB11・・・チップn11は、それぞれが、動画の表示制御、点灯制御、音声の出力制御等に特化したものであってもよいし、動画の表示と照明機器102の点灯等のように、複数の制御対象を一のチップ例えばチップ11が制御するものであってもよいし、複数のチップ例えばチップA11、チップB11が一の制御対象例えば動画の表示制御を行うものであってもよい。
図1に示す、チップA11、チップB11の内部に設けられたチップ内部バス12,12には、各種デバイス(CPU、RAM、ROM、EEPROM等を含む)が接続されているが、この実施の形態1では全て記載を省略する。
チップA11,チップB11には、接続部13,13が設けられている。この接続部13,13は、チップ内部バス12,12と外部バス14とのインターフェースとしての構成及び機能を備えると共に、後述する「通信態様制御手段」としての機能、及び、「データ分割結合手段」としての機能を有する構成を備えている。
接続部13,13は、接続部13,13において、外部バス14で接続されている。この外部バス14には、複数の伝送路15,15,・・・15(m>1)が設けられている。この伝送路15,15,・・・15は、1のバスの中に複数の導線等で物理的に設けられたものであってもよいし、ポート番号やデータに付与されたタグ等によって論理的に形成されたものであってもよい。なお、図1においては、この伝送路15,15,・・・15は、1のバスに設けられた複数の伝送経路として設けられているが、複数のバスによってそれぞれの伝送路15,15,・・・15が別個に設けられるものであってもよい。
前述の通り、この実施の形態1の接続部13,13は、「通信態様制御手段」としての通信態様制御部13a,13b、及び、「データ分割結合手段」としてのデータ分割結合部13a,13bを有する。具体的には、通信態様制御部13a,13bは、外部バス14を用いてデータを伝送する際、送信側で、外部バス14を伝送させるデータであるパケット等(「パケット」や、「フレーム」や、「トランザクションを構成するデータ」等、さまざまな通信方式における、伝送されるデータの単位のこと。本明細書において同じ。)を分割するか否かや、どの伝送路15,15,・・・15を使ってパケット等を伝送するか等を決定する。接続部13,13は、この決定を、トランザクション毎に動的に行い、この決定に基づいて外部バス14への伝送を行う。
ここで、通信態様制御部13a,13bは、例えば以下(基準1)〜(基準6)に例示するような基準に基づいて、パケット等を分割するか否かを決定する。
(基準1)パケット等を構成するデータの種類が、予め設定された、分割対象のデータであるか否か。
(基準2)外部バス14、あるいは外部バス14を構成するそれぞれの伝送路15,15,・・・15のネットワーク状況(例えば、外部バス14全体やそれぞれの伝送路15,15,・・・15を通信されるデータ量や帯域利用率など)が、予め設定された、データの分割を行う状況に達しているか否か。
(基準3)パケット等を構成するデータのデータ長、フレーム長、パケット長、トランザクションの長さ等が、予め設定されたしきい値を超えた長さであるか否か。
(基準4)外部バス14、あるいは外部バス14を構成するそれぞれの伝送路15,15,・・・15の遅延時間が、予め設定された、トランザクションに許容されるレイテンシを越えているか否か。
(基準5)そのパケット等が、予め設定された、送信の優先度の高い種類のパケット等であるか否か(優先度の高いパケット等ならば分割する)。
(基準6)そのパケット等の個別事項(例えば、レイテンシを保証したいのか、使用する外部バス14等のネットワークの帯域を保証したいのか、送信先から再送要求のあったデータなのか、等)が、予め設定された分割対象の条件に該当するか否か。
[処理手順]
図2は、この実施の形態の通信システム1Aの処理手順を示すフローチャートである。以下、同図に基づいてこの実施の形態1の通信システム1Aの処理手順について説明する。
例えば、チップA11からチップB11にデータを送信する場合を考える。この場合、チップA11のチップ内部バス12から接続部13に送信対象のデータが送られる(ステップS1)。
接続部13の通信態様制御部13aは、上述の(基準1)〜(基準6)等の基準に基づいて、そのデータが分割の対象か否かを検出する(ステップS2)。
例えば、図1においては、トランザクションAのパケット等であるデータ16は、一の接続部例えば接続部13の確認によって分割不要とされたもの(例えばパケット長が所定長よりも短いもの)である。この場合、接続部13はこのデータ16を、分割の対象ではない一のパケットとして(ステップS3の“No”)、未分割のパケットの通信の際に使用する伝送路として予め設定された一の伝送路、例えば伝送路15に送出する(ステップS4)。伝送路15を経てデータ16を取得した他の接続部例えば接続部13においては、トランザクションAのデータ16がそのまま受信される(ステップS5)。
一方、上記ステップS2の検出の結果、図1に示すように、トランザクションBのパケット等であるデータ17が、一の通信態様制御部例えば通信態様制御部13aにおいて分割する対象として検出されたもの(例えばパケット長が、予め設定された所定の長さよりも長いもの)であった場合(ステップS3の“Yes”)、データ分割結合部13aは、このデータ17を3つのデータ、例えば図1に示す、符号18に示すデータb1、符号19に示すデータb2、符号20に示すデータb3に分割する(ステップS6)。このとき、データ分割結合部13aは、分割されたデータに、分割前のパケット等を識別するIDや、分割されたデータの分割順序を示すID等を付与することが望ましい。
そして、通信態様制御部13a,13bは、分割されたそれぞれの分割されたそれぞれのデータ、すなわち符号18,19,20に示すデータb1,b2,b3(図1参照)のそれぞれの送信に用いる伝送路15,15,・・・15を決定する(ステップS7)。具体的には、例えば、通信態様制御部13aや通信態様制御部13bは、伝送路15,15,・・・15の使用状況を確認し、未使用の伝送路例えば伝送路15,15,15を用いて、3つに分割した、符号18,19,20に示すデータb1,データb2,データb3を送出する(ステップS8)。
符号18,19,20に示すデータb1,b2,b3(図1参照)を受信したチップB11においては、データ分割結合部13bが、符号18,19,20に示すデータb1,b2,b3を結合して、分割前のデータ17を復元する(図1参照)(ステップS9)。
以上、この実施の形態1においては、通信状態に依存して、所定の基準を用いて、複数の伝送路15,15,・・・15において通信に用いるものの選択や、通信により伝送されるデータ16,17等の加工が行われることにより、通信対象であるデータ16,17のデータ量や個々のデータの大きさに依存して、データ16,17の伝送に用いる伝送路15,15,・・・15の選定等を、所定の基準に基づいて行うことができる。これにより、複数のA11,B11間における、データ16,17の伝送に用いる伝送路15,15,・・・15の選定等を、所定の基準に基づいて適切に行うことが可能となり、通信状態を安定化させて、レイテンシの増大やシステムの処理効率の低下等を抑止し、また、複数の機器相互間を、良好なコネクティビティを確保して接続することができる。
この実施の形態1においては、伝送されるデータ16,17の大きさに依存して、通信に用いる伝送路15,15,・・・15の選択や通信により伝送されるデータ16,17等の加工を行うことにより、伝送路15,15,・・・15の帯域を越えたデータ16,17が送信されることで生ずる、レイテンシの増大等やシステムの処理効率の低下等の問題を未然に抑止することが可能になる。
この実施の形態1においては、データ分割結合部13a,13bは、予め設定されたしきい値よりも大きいデータ17を分割して伝送させ、分割されたデータ16,17を受信した場合にはデータ17を結合させて分割前のデータ17を復元することにより、伝送路の帯域を越えたデータが17送信されることで生ずる、レイテンシの増大等やシステムの処理効率の低下等の問題を確実に未然に抑止すると共に、受信側のチップB11において分割前と同じデータ17を取得させることができる。
この実施の形態1においては、分割されたデータ17は複数の伝送路15,15,・・・15を用いて迅速に送信側の受信側のチップA11から受信側のチップB11に送信して、レイテンシの増大やシステムの処理効率の低下等の問題を防止すると共に、分割がされていないデータ16は特定の一の伝送路例えば伝送路15を用いて伝送することで、通信経路を固定化させて通信状態の安定化を図り、通信速度の速さと通信の信頼性を保つことができる。
従来は、外部バス34に複数の伝送路15,15,・・・15が存在する場合であっても、伝送するデータの分割の要否や分割の態様を効果的かつ動的に行うことは難しかった。例えば、特開2002−108489号公報に記載されたトランザクション処理を適用しても、伝送するデータの分割の要否や分割の態様を効果的かつ動的に行うことはできない。しかし、この実施の形態1の通信システム1Aにおいては、伝送するデータの分割の要否や分割の態様を、データの種類や内容や伝送路15,15,・・・15の状態に応じて動的に変化させることができるので、チップA11、チップB11の間でのデータ等の通信を、高速で、状態等の変化に柔軟対応可能なものとして行うことができる。また、この実施の形態1においては、データの分割の要否や分割の態様決定を、トランザクションを単位に行うことも可能なので、データ16,17の伝送や負荷分散を高速に行うことができる。これにより、これにより、相互に接続された複数の構成要件において、コネクティビティの維持と向上を図ることができる。
[発明の実施の形態2]
図4に、この発明の実施の形態2を示す。
図4に示す、この実施の形態2の通信システム1Bも、「機器」としてのチップA21、チップB21は、実施の形態1の通信システム1A(図1参照)のチップA21、チップB21と同様に、パチンコ機等の遊技機や娯楽機器において画像処理や音声処理や役物の動作制御等に用いられる(図3参照)。
この実施の形態2においても、実施の形態1と同様、「機器」としてのチップA21及びチップB21を、外部バス31で接続する構成であり、外部バス31は複数の伝送路32,32,・・・32(m>1)が設けられている。この実施の形態2の接続部23,23は、「通信態様制御手段」としての通信態様制御部23a,23b、及び、「データ分割結合手段」としてのデータ分割結合部23a,23bを有する。
接続部23,23は、外部バス31を用いてデータを伝送する際、送信側でデータの種類やネットワーク状況(例えばレイテンシ)によってデータを分散させ、受信側でそれらのデータを合成させる。
この実施の形態2の通信システム1Bにおいては、「機器」としてのチップA21及びチップB21の内部にそれぞれチップ内部バス22,22が存在し、「接続手段」としての接続部23,23を介して、例えばPCI Express等を用いた外部バス24で接続されている。チップ内部バス22,22同士は物理層レベルで同じプロトコル(通信規約)で動作し、チップ内部バス22,22と外部バス31は物理層レベルで異なるプロトコルで動作する(図5の模式図参照)。外部バス31は、物理層(図4に図示せず)の上位層に透過層(図4に図示せず)を備えており、チップ内部バス22,22の内部のプロトコルによる通信は、この透過層によって通信できる。
例えば、図4に示すように、チップA21の内部にデバイスA27、デバイスB28が、チップB21の内部にデバイスC29、デバイスD30があり、それそれアドレスa、アドレスb、アドレスc、アドレスdが振られている場合を考える。そして、このときに、例えばデバイスA27がアドレスcのデバイスにデータを送る場合を考える。この場合、デバイスA27がチップA21を跨いでチップB21にデータを送らなければならないので、従来の構成においては、接続部23において、チップ内部バス22のプロトコルを外部バス31のプロトコルに変換して送信し、接続部23で再びチップ内部バス22のプロトコルに変換しなければならない。しかし、この実施の形態2においては、外部バス31の透過層(図4に図示せず)を用いて、チップ内部バス22,22のプロトコルによってチップA21、チップB21間を透過的に交信できる。そのため、デバイスA27のデータを、チップB21のデバイスC29に透過的に到達させることができる。
ところで、データ分割結合部23a,23bにおいて、分割を行うか否かを検出するための基準としては、上記[発明の実施の形態1]と同様に、上記(基準1)〜(基準6)等を用いることができる。その他の構成は、上記発明の実施の形態1と同じである。
この発明の実施の形態2の処理手順も、基本的には、[発明の実施の形態1]と同じである([図2]参照)。ただし、内部ネットワークと外部ネットワークのアドレスの使い分けが行われる点においては、[発明の実施の形態1]と相違する。
なお、この実施の形態2においては、分割されたデータに加え、未分割のデータも複数の伝送路を用いて送信させることができる。具体的には、図4の(方法A)に示すように、一つのデータAを複数例えば3つのデータa1、データa2、データa3に分割して異なる伝送路32,32,・・・32で送信させることができる。
また、図4の(方法B)に示すように、トランザクション単位に異なる伝送路32,32,・・・32で送信させることができる。ここでは、データBを形成する、コマンドb1、コマンドb2、コマンドb3に基づいて形成されたデータb1、データb2、データb3を、伝送路32,32,・・・32に振り分けて伝送する。この方法を用いれば、データの分割や合成に要する処理負荷が軽くて済むので、負荷やレイテンシを軽減できる。なお、このようなトランザクション単位で異なる伝送路32,32,・・・32を用いて送信する手順を、上記[発明の実施の形態1]で用いることも可能である。
従来は、チップA21、チップB21相互間において、負荷やレイテンシを効果的に軽減させつつ交信させることはできなかった。しかし、この実施の形態2によれば、チップA21、チップB21相互間でネットワークの負荷分散を図りつつ高速にデータ等の送受信を行うことができる。また、図4の(方法A)及び(方法B)を選択的に用いることで、データ等の種類やネットワーク状況に応じて適切な伝送を行うことができる。
[発明の実施の形態の参考例1]
図5に、この発明の実施の形態の参考例1を示す。この参考例の通信システム1Cは、主として、上記[発明の実施の形態2]の通信システム1Bにて説明した「物理層」と「透過層」の模式的に表示したものである。
図5に示す、この実施の形態の参考例1の通信システム1Cにおいては、図4に示す通信システム1Bと同様、「機器」としてのチップA41及びチップB41の内部にそれぞれチップ内部バス42,42が存在し、「接続手段」としての接続部43,43を介して、例えばPCI Express等を用いた外部バス44で接続されている。チップ内部バス42,42同士は物理層レベルで同じプロトコル(通信規約)で動作し、チップ内部バス42,42と外部バス44は物理層レベルで異なるプロトコルで動作する。図5に示す通り、外部バス44は、物理層45の上位層に透過層46を備えており、チップ内部バス42,42の内部のプロトコルによる通信は、この透過層によって通信できる。
例えば、図5に示す通信システム1Cも、図4に示す通信システムと同様に、例えばデバイスA45がアドレスcのデバイスにデータを送る場合、外部バス44の透過層46を用いて、チップ内部バス42,42のプロトコルによってチップA41、チップB41間を透過的に交信できる。そのため、デバイスA46のデータを、チップB41のデバイスC49に透過的に到達させることができる。これにより、この実施の形態の参考例1においては、チップ内部バス42,42のプロトコルによって、チップA41、チップB41相互間で透過的に相互交信を行わせることができる。
[発明の実施の形態の参考例2]
図5に基づいて、この発明の実施の形態の参考例2を説明する。
この実施の形態の参考例2は、実施の形態の参考例1と同様の通信システム1Cにおいて、外部バス44の物理層45レベルにおいて、チップ内部バス42,42とは異なるアドレス空間を有する。即ち、図5に示すように、外部バス44の物理層45レベルにおいて、チップA41にはアドレスe、チップB41にはアドレスfが付与されており、これらは物理アドレス(即ち、チップA41、チップB41という機器固有のアドレス)である。一方、チップ内部バス42,42におけるアドレス空間のアドレス、つまり、図5におけるアドレスa,b,c,dは、論理アドレス(つまり、個々のチップA41、チップB41内に相対的に付与されたアドレス)である。
この実施の形態の参考例2において、例えばデバイスA47がデバイスC49にデータを送る場合、デバイスC49を探索するために、まずチップ41のチップ内部バス42を論理アドレス(つまりアドレスc)に基づいて探索され、チップ41内に存在しないことが判明したら、データは外部バス44を伝送される。外部バス44の物理層45レベルでは、データはチップ41の物理アドレスであるアドレスf宛てに送信する。チップ41内では、再び論理アドレスに基づいて探索が行われて、データはデバイスC49に到達する。
従来は、チップA41、チップB41内部と外部とを、アドレス空間として区分したり、帯域の無駄な消費等を抑止することができなかった。しかし、この実施の形態の参考例2においては、チップA41、チップB41内部と外部とを異なるアドレス空間とすることで、データや信号の伝送最小単位をチップA41、チップB41内部に区切られるので、それらを共通のアドレス空間とする場合に比べ、外部バス44の無駄な帯域消費を抑止することを実現できる。また、論理アドレス空間と物理アドレス空間とを連携させることで、チップA41、チップB41相互間の通信も容易に行うことができる。
なお、上記実施の形態の参考例1や参考例2を、発明の実施の形態1や発明の実施の形態2の構成と組み合わせることで、通信状態の一層の安定化を図り、レイテンシの増大やシステムの処理効率の低下等を一層抑止し、また、複数の機器相互間を、一層良好なコネクティビティを確保して接続することもできる。
なお、上記実施の形態1、2及び実施の形態の参考例1、2は、チップA11、チップ11相互間や、チップA21、チップ21相互間、チップA41、チップ41相互間を接続した構成としたが、チップ以外のデバイスやノードを接続した場合に用いることもできる。また、実施の形態1、2、及び実施の形態の参考例1、2を、3つ以上のチップ、あるいはチップ以外のデバイスやノードを接続させた場合に適用することもできる。
上記各実施の形態は本発明の例示であり、本発明が上記各実施の形態のみに限定されることを意味するものではないことは、いうまでもない。
1A,1B,1C・・・通信システム
11,11,・・・11,21,21,41,41・・・チップ、チップA、チップB、チップn(機器)
13,13,23,23,43,43・・・接続部(接続手段)
13a,13b,23a,23b・・・通信態様制御部(通信態様制御手段)
13a,13b,23a,23b・・・データ分割結合部(データ分割結合手段)
15,15,・・・15・・・伝送路
100・・・遊技機

Claims (6)

  1. 複数の機器相互間の通信を可能とする通信システムであって、
    物理的、及び/又は論理的に形成された複数の伝送路と、
    それぞれの前記伝送路を介して前記機器相互間を通信可能に接続する接続手段と、
    前記伝送路を用いた通信態様の制御を行う通信態様制御手段とを備え、
    前記通信態様制御手段は、一又は複数の前記伝送路の帯域利用率を検出する構成を備えると共に、
    前記伝送路の前記帯域利用率が予め設定された所定の基準値を越えている場合には、伝送される前記データを分割し、前記データの前記分割後に、複数の前記伝送路のそれぞれの使用状況を確認して未使用の前記伝送路を検出し、検出された未使用の前記伝送路を複数用いて前記分割した前記データを伝送すると共に、
    前記帯域利用率が前記所定の基準値以下の場合には、前記データを分割せずに一の前記伝送路を用いて伝送することを特徴とする通信システム。
  2. 複数の機器相互間の通信を可能とする通信システムであって、
    物理的、及び/又は論理的に形成された複数の伝送路と、
    それぞれの前記伝送路を介して前記機器相互間を通信可能に接続する接続手段と、
    前記伝送路を用いた通信態様の制御を行う通信態様制御手段とを備え、
    前記通信態様制御手段は、一又は複数の前記伝送路におけるレイテンシを検出する構成を備えると共に、
    前記レイテンシが予め設定された所定の基準値を越えている場合には、伝送される前記データを分割し、前記データの前記分割後に、複数の前記伝送路のそれぞれの使用状況を確認して未使用の前記伝送路を検出し、検出された未使用の前記伝送路を複数用いて前記分割した前記データを伝送すると共に、
    前記レイテンシが前記所定の基準値以下の場合には、前記データを分割せずに一の前記伝送路を用いて伝送することを特徴とする通信システム。
  3. 複数の機器相互間の通信を可能とする通信システムであって、
    物理的、及び/又は論理的に形成された複数の伝送路と、
    それぞれの前記伝送路を介して前記機器相互間を通信可能に接続する接続手段と、
    前記伝送路を用いた通信態様の制御を行う通信態様制御手段とを備え、
    前記通信態様制御手段は、前記データが優先度の高い前記データか否かを検出する構成を備えると共に、
    前記データが前記優先度の高いデータである場合には、伝送される前記データを分割し、前記データの前記分割後に、複数の前記伝送路のそれぞれの使用状況を確認して未使用の前記伝送路を検出し、検出された未使用の前記伝送路を複数用いて前記分割した前記データを伝送すると共に、
    前記データが前記優先度の高いデータでない場合には、前記データを分割せずに一の前記伝送路を用いて伝送することを特徴とする通信システム。
  4. 前記伝送されるデータの分割、及び、分割された前記データの結合を行うデータ分割結合手段を備え、
    前記データ分割結合手段は、伝送される前記データの大きさが予め設定されたしきい値よりも大きい場合には前記データを分割して該分割された前記データを前記伝送路にて伝送させると共に、分割された前記データを受信した場合には前記データを結合して分割前の前記データを復元させることを特徴とする請求項1乃至3の何れか一つに記載の通信システム。
  5. 前記機器は遊技機に用いられるICチップであることを特徴とする請求項1乃至4の何れか一つに記載の通信システム。
  6. 複数の機器相互間の通信を可能とする通信方法であって、
    物理的、及び/又は論理的に複数の伝送路を形成し、前記機器相互間を通信可能に接続させる接続手順と、
    前記伝送路を用いた通信態様の制御を行わせる通信態様制御手順とを備え、
    前記通信態様制御手順においては、一又は複数の前記伝送路の帯域利用率を検出する構成を用いて、前記伝送路の前記帯域利用率が予め設定された所定の基準値を越えている場合には、伝送される前記データを分割し、前記データの前記分割後に、複数の前記伝送路のそれぞれの使用状況を確認して未使用の前記伝送路を検出し、検出された未使用の前記伝送路を複数用いて前記分割した前記データを伝送すると共に、
    前記帯域利用率が前記所定の基準値以下の場合には、前記データを分割せずに一の前記伝送路を用いて伝送することを特徴とする通信方法。
JP2014071892A 2013-04-01 2014-03-31 通信システム、通信方法 Active JP5891494B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014071892A JP5891494B2 (ja) 2013-04-01 2014-03-31 通信システム、通信方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2013076257 2013-04-01
JP2013076257 2013-04-01
JP2013076258 2013-04-01
JP2013076258 2013-04-01
JP2014071892A JP5891494B2 (ja) 2013-04-01 2014-03-31 通信システム、通信方法

Publications (2)

Publication Number Publication Date
JP2014212516A JP2014212516A (ja) 2014-11-13
JP5891494B2 true JP5891494B2 (ja) 2016-03-23

Family

ID=51931941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014071892A Active JP5891494B2 (ja) 2013-04-01 2014-03-31 通信システム、通信方法

Country Status (1)

Country Link
JP (1) JP5891494B2 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4187940B2 (ja) * 2001-03-06 2008-11-26 株式会社エヌ・ティ・ティ・ドコモ パケット伝送方法及びシステム、並びにパケット送信装置、受信装置、及び送受信装置
JP2004054419A (ja) * 2002-07-17 2004-02-19 Hitachi Ltd ノード間トランザクション処理装置
JP2004064568A (ja) * 2002-07-30 2004-02-26 Sumitomo Electric Ind Ltd 通信システム
JP3886888B2 (ja) * 2002-11-18 2007-02-28 三菱電機株式会社 時分割多重伝送装置
JP5092100B2 (ja) * 2009-12-28 2012-12-05 株式会社アクセル 遊技機用信号処理システム、遊技機
JP5359952B2 (ja) * 2010-03-23 2013-12-04 三菱電機株式会社 複数公衆回線を用いた高帯域動画伝送システムおよび方法

Also Published As

Publication number Publication date
JP2014212516A (ja) 2014-11-13

Similar Documents

Publication Publication Date Title
US7643477B2 (en) Buffering data packets according to multiple flow control schemes
US7609718B2 (en) Packet data service over hyper transport link(s)
US7403525B2 (en) Efficient routing of packet data in a scalable processing resource
US20070115995A1 (en) NoC system employing AXI protocol and interleaving method thereof
US20070070904A1 (en) Feedback mechanism for flexible load balancing in a flow-based processor affinity scheme
US10104006B2 (en) Bus interface apparatus, router, and bus system including them
US20110286422A1 (en) Electronic device and method of communication resource allocation
US10206175B2 (en) Communications fabric with split paths for control and data packets
US9817705B2 (en) Method for enabling a communication between processes, processing system, integrated chip and module for such a chip
US10007625B2 (en) Resource allocation by virtual channel management and bus multiplexing
JP2016531372A (ja) メモリモジュールアクセス方法および装置
JP2009534979A (ja) メッセージのエンドツーエンドフロー制御を有する電子デバイス
US7979573B2 (en) Smart routing between peers in a point-to-point link based system
US20040019704A1 (en) Multiple processor integrated circuit having configurable packet-based interfaces
US8885673B2 (en) Interleaving data packets in a packet-based communication system
US10402348B2 (en) Method and system for using feedback information for selecting a routing bus for a memory transaction
JP5891494B2 (ja) 通信システム、通信方法
US20040037292A1 (en) Processing of received data within a multiple processor device
US20040017813A1 (en) Transmitting data from a plurality of virtual channels via a multiple processor device
JP2014187430A (ja) 通信システム、中継装置、通信方法、及びプログラム
US20110109636A1 (en) Method and System for Communicating with External Device Through Processing Unit in Graphics System
JP5756990B2 (ja) 通信システム、通信方法
WO2013168427A1 (ja) バス制御装置、バス制御システム、およびネットワークインタフェース
JP2010213023A (ja) ネットワーク通信機器、通信ネットワークシステム、通信ネットワークシステムの帯域割当て方法、帯域割当てプログラム

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141006

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150331

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150408

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20150529

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160114

R150 Certificate of patent or registration of utility model

Ref document number: 5891494

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250