JP2012212399A

JP2012212399A - 電子制御装置及びリセット制御方法

Info

Publication number: JP2012212399A
Application number: JP2011078680A
Authority: JP
Inventors: Kazuki Fukuda; 一樹福田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2011-03-31
Filing date: 2011-03-31
Publication date: 2012-11-01

Abstract

【課題】電力消費量の低減化に優れた電子制御装置を提供する。
【解決手段】電子制御装置は、リセット信号出力手段と、制御手段とを備える。前記リセット信号出力手段は、リセット解除状態において電力を消費するデジタル回路に対して、リセット信号を出力する。前記制御手段は、前記リセット信号の第１の出力形態により前記デジタル回路をリセット状態に制御してから前記リセット状態を解除する第１のリセット制御、及び前記リセット信号の第２の出力形態により前記デジタル回路を継続的に前記リセット状態に制御する第２のリセット制御を選択的に実行する。
【選択図】図１

Description

本発明の実施形態は、電子制御装置及びリセット制御方法に関する。

デジタルＴＶ、デジタルビデオカメラ、映像再生装置、及び映像記録装置等の各種のデジタル装置は、複数のデジタル回路により構成されている。例えば、デジタル装置の制御部は、各デジタル回路を制御可能に構成され、また、この制御部は、各デジタル回路に対してハードウェア（ＨＷ）リセット信号を出力可能に構成されている。

例えば、第１のレベル（ロー（Ｌ）レベル）のＨＷリセット信号を受けたデジタル回路は、リセット状態となり、第２のレベル（ハイ（Ｈ）レベル）のＨＷリセット信号を受けたデジタル回路は、リセット解除状態（スタンバイ状態）となる。各デジタル回路は、リセット状態及びリセット解除状態を経て、正常動作可能となる。

リセット解除状態のデジタル回路の電力消費量は、リセット状態のデジタル回路の電力消費量より高くなる。これは、リセット解除状態において、デジタル回路を構成するフリップフロップ回路等が電力を消費するためである。

近年のデジタル装置は、複数の機能を備え、これに対応して、複数のデジタル回路を備える。複数のデジタル回路のうち、使用されないデジタル回路が存在することもある。このような使用されないデジタル回路の電力消費量を低減する技術が望まれている。

特開２００６−２８９７３４号公報

本発明が解決しようとする課題は、電力消費量の低減化に優れた電子制御装置及びリセット制御方法を提供することである。

実施形態の電子制御装置は、リセット信号出力手段と、制御手段とを備える。前記リセット信号出力手段は、リセット解除状態において電力を消費するデジタル回路に対して、リセット信号を出力する。前記制御手段は、前記リセット信号の第１の出力形態により前記デジタル回路をリセット状態に制御してから前記リセット状態を解除する第１のリセット制御、及び前記リセット信号の第２の出力形態により前記デジタル回路を継続的に前記リセット状態に制御する第２のリセット制御を選択的に実行する。

第１の実施形態に係る電子制御装置の一例を示すブロック図である。リセット制御の一例を示すフローチャートである。リセット信号の一例を示す図である。ＩＥＥＥ１３９４の有効／無効設定画面の一例を示す図である。第２の実施形態に係る電子制御装置の一例を示すブロック図である。ケーブル接続検出を利用したリセット制御の一例を説明するための図である。

以下、第１〜第２の実施形態（本発明の実施形態ではなく、単なる実施形態）について図面を参照して説明する。

（第１の実施形態）
図１は、第１の実施形態に係る電子制御装置の一例を示すブロック図である。図１に示すように、例えば、電子制御装置１は、主制御モジュール１１、デジタル回路１２、ユーザインターフェース１３、セット制御モジュール１４、記憶部１５、電源回路１６、記録再生ドライブ１７を備える。

本実施形態では、デジタル回路１２が、ＩＥＥＥ１３９４に相当するケースについて説明するが、デジタル回路１２は、ＩＥＥＥ１３９４だけに限定されるものではない。例えば、デジタル回路１２は、ＵＳＢ用、ＬＡＮ用、又はＨＤＭＩ用の通信回路であってもよい。

デジタル回路１２（以下、ＩＥＥＥ１３９４回路１２）は、例えば、外部装置２のデジタル回路（ＩＥＥＥ１３９４回路）と、ケーブル（ＩＥＥＥ１３９４ケーブル）を介して接続し、データを送受信する。

主制御モジュール１１は、ＩＥＥＥ１３９４制御モジュール１１１を備え、ＩＥＥＥ１３９４回路１２は、制御インターフェース１２１を備える。ＩＥＥＥ１３９４制御モジュール１１１は、複数の信号線Ｌを介して、制御インターフェース１２１に対して、制御信号及びデータを送信したり、また、制御インターフェース１２１からのデータを受信したりする。

また、主制御モジュール１１は、記録再生処理モジュール１１２を備え、記録再生処理モジュール１１２は、記録再生ドライブ１７を制御する。電源回路１６は、各部又は各モジュールで必要な電力を供給する。

以下、図２、図３、図４を参照し、第１の実施形態のリセット制御について説明する。図２は、リセット制御の一例を示すフローチャートである。図３は、リセット信号の一例を示す図である。図４は、ＩＥＥＥ１３９４の有効／無効設定画面の一例を示す図である。

最初に事前設定について説明する。例えば、ユーザは、図４に示す有効／無効設定画面を介して、ＩＥＥＥ１３９４の有効又は無効を設定することができる。例えば、ユーザインターフェース１３は、ディスプレイ及びリモートコントローラ等により構成され、ディスプレイは、図４に示す有効／無効設定画面を表示する。ユーザは、リモートコントローラ等により、ＩＥＥＥ１３９４の有効又はＩＥＥＥ１３９４の無効を選択（設定）することができる。例えば、ＩＥＥＥ１３９４回路１２を介して外部装置２等を接続する予定が有る場合、ユーザは、ＩＥＥＥ１３９４の有効を選択（設定）し、ＩＥＥＥ１３９４回路１２を介して外部装置２等を接続する予定が無い場合、ユーザは、ＩＥＥＥ１３９４の無効を選択（設定）する。

ＩＥＥＥ１３９４の有効の選択（設定）に対応して、セット制御モジュール１４は、主制御モジュール１１に対して、ＩＥＥＥ１３９４の有効を通知し、主制御モジュール１１は、ＩＥＥＥ１３９４の有効を設定し、これに対応して、記憶部１５は、ＩＥＥＥ１３９４の有効を記憶する。或いは、ＩＥＥＥ１３９４の無効の選択（設定）に対応して、セット制御モジュール１４は、主制御モジュール１１に対して、ＩＥＥＥ１３９４の無効を通知し、主制御モジュール１１は、ＩＥＥＥ１３９４の無効を設定し、これに対応して、記憶部１５は、ＩＥＥＥ１３９４の無効を記憶する。

次に、上記説明した事前設定後のリセット制御について説明する。電子制御装置１が起動すると、主制御モジュール１１は、記憶部１５に記憶された設定情報を読み出す。例えば、主制御モジュール１１が、ＩＥＥＥ１３９４の有効情報を読み出した場合(ＳＴ１、ＹＥＳ)、主制御モジュール１１は、ハードウェアリセットのためのリセット信号の第１の出力形態（図３参照）により、第１のリセット制御（ノーマルリセット）を実行する。

つまり、主制御モジュール１１は、第１のリセット制御の実行により、ＩＥＥＥ１３９４回路１２を一時的にリセット状態に制御してから、このリセット状態を解除する（ＳＴ２）。一例を挙げると、主制御モジュール１１は、リセット信号出力ラインＲを介して、第１の信号レベル（例えばロー（Ｌ）レベル）の第１のリセット信号を出力し、ＩＥＥＥ１３９４回路１２を一時的にリセットし、その後、リセット信号出力ラインＲを介して、第２の信号レベル（例えばハイ（Ｈ）レベル）の第２のリセット信号を出力し、リセットを解除する。つまり、主制御モジュール１１は、第１のリセット信号を第２のリセット信号へ切り替えてリセットを解除する。リセット解除後、ＩＥＥＥ１３９４回路１２が安定すると、主制御モジュール１１は、ＩＥＥＥ１３９４回路１２の動作のための各種設定処理を実行する（ＳＴ３）。

ＩＥＥＥ１３９４回路１２は、リセット状態の解除及び各種設定処理を経て、正常動作が可能となり、例えば、ＩＥＥＥ１３９４回路１２を構成する各種回路（フリップフロップ回路等）が動作する。つまり、ＩＥＥＥ１３９４回路１２は、リセット状態の解除後に、消費電力量が増加する。

或いは、主制御モジュール１１が、ＩＥＥＥ１３９４の無効情報を読み出した場合(ＳＴ１、ＮＯ)、主制御モジュール１１は、リセット信号の第２の出力形態（図３参照）により、第２のリセット制御（低消費電力モード用のリセット）を実行する。

つまり、主制御モジュール１１は、第２のリセット制御の実行により、ＩＥＥＥ１３９４回路１２を継続的にリセット状態に制御する（ＳＴ４）。一例を挙げると、主制御モジュール１１は、リセット信号出力ラインＲを介して、第１の信号レベル（例えばロー（Ｌ）レベル）の第１のリセット信号を出力し続けＩＥＥＥ１３９４回路１２を継続的にリセットする。

ＩＥＥＥ１３９４回路１２は、リセット状態の継続により、例えば、ＩＥＥＥ１３９４回路１２を構成する各種回路（フリップフロップ回路等）は動作しない。つまり、ＩＥＥＥ１３９４回路１２は、リセット状態の継続時には、消費電力量は増加しない。

上記したように、リセット解除状態において、ＩＥＥＥ１３９４回路１２を構成する各種回路が動作するため、消費電力量は増加し、リセット状態において、ＩＥＥＥ１３９４回路１２を構成する各種回路は動作しないため、消費電力量は増加しない。つまり、ＩＥＥＥ１３９４回路１２は、リセット状態において第１の電力を消費し、リセット解除状態において第１の電力より高い第２の電力を消費する。

例えば、ユーザは、ＩＥＥＥ１３９４回路１２を使用しない場合、ＩＥＥＥ１３９４回路１２の無効を設定することができ、この場合、ＩＥＥＥ１３９４回路１２の消費電力量を低減することができる。これにより、電子制御装置１の消費電力量の低減を図ることができる。

以下、上記説明したリセット制御についてまとめる。

例えば、上記説明したリセット制御によれば、電子制御装置１に対して新たなハードウェアを追加しなくても、電子制御装置１は、既存のハードウェア（ＨＷリセットのための構成）を用いて、ＩＣ（例えばＩＥＥＥ１３９４回路１２）の消費電力を低減することができる。例えば、電子制御装置１の主制御モジュール（マイクロコンピュータ）は、ＩＣに対してＨＷリセット信号を供給し、ＩＣは、リセット信号入力端子を備え、このリセット信号入力端子を介してＨＷリセット信号を受け取る。このようにして、電子制御装置１の主制御モジュール（マイクロコンピュータ）は、ＩＣの内部動作を停止することができる。

例えば、ＩＥＥＥ１３９４インターフェース回路を備えたＤＶＤ／ＢＤレコーダ等の電子制御装置１は、ＩＥＥＥ１３９４のホットプラグによる接続を検出するために、ＩＥＥＥ１３９４インターフェース回路の電力供給を完全に停止することは難しい（ＩＥＥＥ１３９４インターフェース回路を還元に停止することは難しい）。ＩＥＥＥ１３９４インターフェース回路に対する電力供給を完全に停止してしまうと、ＩＥＥＥ１３９４インターフェース回路は、パケットを受信したり、接続を検出したりすることができなくなる。しかしながら、ＩＥＥＥ１３９４インターフェース回路を全く使用しない場合に、ＩＥＥＥ１３９４インターフェース回路を通常動作状態にしておくと、無駄な電力が消費されてしまう。

そこで、電子制御装置１は、図４に示すようなグラフィカルユーザインターフェース等を介して、ＩＥＥＥ１３９４の有効／無効の設定を受け付ける。さらに、電子制御装置１（主制御モジュール１１）は、ＩＥＥＥ１３９４を使用しない場合、つまりＩＥＥＥ１３９４の無効が設定された場合には、ＩＥＥＥ１３９４インターフェース回路に対してＨＷリセット信号（例えばＬレベル）を供給し、ＩＥＥＥ１３９４インターフェース回路をリセット状態に制御して、消費電力を低減する。なお、主制御モジュール１１のＩＥＥＥ１３９４制御モジュール１１１は、ＩＥＥＥ１３９４インターフェース回路のリセット状態においても、ＩＥＥＥ１３９４インターフェース回路との間で、信号線Ｌを介して制御信号及びデータを送受信することができる。

また、レジスタ設定によりＩＣ（例えばＩＥＥＥ１３９４インターフェース回路）をスリープモードに制御し（コマンドによりＩＣをスリープモードに制御し）、ＩＣの消費電力を低減する手法も考えられる。しかしながら、本実施形態で説明するリセット制御に比べて、スリープモードでは、動作を停止することができない回路が多いため、本実施形態で説明する第１のリセット制御の方が、消費電力の低減効果が大きい。

本実施形態によれば、電子制御装置１は、ＩＣ（例えばＩＥＥＥ１３９４回路１２）の動作を完全に停止させることなく、また、新たなハードウェア構成を必要とすることなく、使用しないＩＣの消費電力を低減することができる。

例えば、ターゲットＩＣに対する電力供給を完全に停止してしまうと、このターゲットＩＣと、ターゲットＩＣに接続された他のＩＣ（電力供給を受けているＩＣ）との間で電位差が生じ、リーク電流によって他のＩＣにストレスがかかることがある。ターゲットＩＣの信号ラインを分離することにより、他のＩＣに対するストレスを防止することができる。しかしながら、ＩＣの信号ライン数が多い場合には、信号ライン分離のために多数のスイッチが必要となり、信号ライン分離のための基盤面積が大きくなってしまう。このようなハードウェアの新規追加は、コストの増大にもつながる。

本実施形態によれば、ハードウェアを新規に追加しなくても、消費電力を低減することができる。

（第２の実施形態）
図５は、第２の実施形態に係る電子制御装置の一例を示すブロック図である。図５に示すように、例えば、電子制御装置１は、主制御モジュール１１、デジタル回路１２、ユーザインターフェース１３、セット制御モジュール１４、記憶部１５、電源回路１６、記録再生ドライブ１７、接続検出モジュール１８を備える。

図５に示す電子制御装置１の基本的な構成は、図１に示す電子制御装置１と同じであり、その説明は省略する。図５に示す電子制御装置１は、接続検出モジュール１８を備える点が、図１に示す電子制御装置１と異なる。

例えば、接続検出モジュール１８は、ＩＥＥＥ１３９４回路１２に対するＩＥＥＥ１３９４ケーブルの接続を物理的に検出するように構成されている。接続検出モジュール１８が、ＩＥＥＥ１３９４ケーブルの接続を検出すると、主制御モジュール１１に対して、接続検出を通知する。

以下、図６を参照し、第２の実施形態のリセット制御について説明する。図６に示すように、例えば、ＩＥＥＥ１３９４回路１２がリセット状態である場合に、つまり、主制御モジュール１１が、第２のリセット制御を実行している場合に、主制御モジュール１１が、接続検出モジュール１８からのケーブル接続検出の通知を受け取ると、主制御モジュール１１は、ＩＥＥＥ１３９４回路１２のリセット状態を解除する。つまり、主制御モジュール１１は、第１の信号レベルの第１のリセット信号を、第２の信号レベルの第２のリセット信号へ切り替えて出力する。これにより、ＩＥＥＥ１３９４回路１２は、リセット解除状態となり、ＩＥＥＥ１３９４回路１２が安定すると、主制御モジュール１１は、ＩＥＥＥ１３９４回路１２の動作のための各種設定処理を実行する。ＩＥＥＥ１３９４回路１２は、リセット状態の解除及び各種設定処理を経て、正常動作が可能となる。

上記したように、電子制御装置１が接続検出モジュール１８を備えることにより、例えば、ＩＥＥＥ１３９４の無効が設定された状態であっても（ＩＥＥＥ１３９４回路１２のリセット状態であっても）、ユーザがＩＥＥＥ１３９４ケーブルを接続するだけで、ＩＥＥＥ１３９４回路１２は正常動作可能な状態となり、ＩＥＥＥ１３９４回路１２を介したデータの送受信が可能となる。

上記説明した電子制御装置１は、第１の実施形態で説明した作用効果に加えて、さらに、上記したような利便性を提供することができる。

なお、上記した第１及び第２の実施形態で説明したリセット制御は、様々なデジタル回路に適用できる。デジタル回路はリセット信号入力端子を備えているため、新規なハードウェア構成を追加する必要もない。また、デジタル回路（以下、メインのデジタル回路）が、さらに複数のデジタル回路（以下、サブのデジタル回路）で構成されている場合、例えば、メインのデジタル回路に対して第１及び第２の実施形態で説明したリセット制御を適用することもできるし、複数のサブのデジタル回路のうちの１以上のサブのデジタル回路に対して、第１及び第２の実施形態で説明したリセット制御を適用することもできる。

なお、上記したモジュールとは、ハードウェアで実現するものであっても良いし、ＣＰＵ等を使ってソフトウェアで実現するものであってもよい。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

１１…主制御モジュール、１２…デジタル回路、１３…ユーザインターフェース、１４…セット制御モジュール、１５…記憶部、１６…電源回路、１７…記録再生ドライブ、１８…接続検出モジュール

Claims

リセット解除状態において電力を消費するデジタル回路に対して、リセット信号を出力するリセット信号出力手段と、
前記リセット信号の第１の出力形態により前記デジタル回路をリセット状態に制御してから前記リセット状態を解除する第１のリセット制御、及び前記リセット信号の第２の出力形態により前記デジタル回路を継続的に前記リセット状態に制御する第２のリセット制御を選択的に実行する制御手段と、
を備えた電子制御装置。
前記制御手段は、第１の信号レベルの第１のリセット信号を出力し前記デジタル回路をリセットし、第２の信号レベルの第２のリセット信号を出力し前記リセットを解除する前記第１のリセット制御を実行し、前記第１のリセット信号を出力し続け前記デジタル回路を継続的にリセットする前記第２のリセット制御を実行する請求項１記載の電子制御装置。
前記制御手段は、前記第１のリセット信号を第２のリセット信号へ切り替えて前記リセットを解除する前記第１のリセット制御を実行する請求項１又は２記載の電子制御装置。
前記制御手段は、前記リセット状態において第１の電力を消費し、前記リセット解除状態において前記第１の電力より高い第２の電力を消費する前記デジタル回路に対して、前記第１又は第２のリセット信号の出力を制御し、前記第１又は第２のリセット制御を実行する請求項２又は３記載の電子制御装置。
前記リセット信号出力手段は、ハードウェアリセットのための前記リセット信号を出力する請求項１乃至４記載の電子制御装置。
前記制御手段は、前記デジタル回路の有効化の設定に対応して前記第１のリセット制御を実行し、前記デジタル回路の無効化の設定に対応して前記第２のリセット制御を実行する請求項１乃至５記載の電子制御装置。
前記有効化又は前記無効化を設定するための設定手段を備えた請求項６記載の電子制御装置。
前記デジタル回路に対するケーブルの接続を検出する検出手段を備え、
前記制御手段は、前記ケーブルの接続検出に対応して、前記リセット状態を前記リセット解除状態へ切り替える請求項１乃至７記載の電子制御装置。
前記デジタル回路と、
前記デジタル回路に対して制御信号を出力する制御信号出力手段と、
を備えた請求項１乃至８記載の電子制御装置。
リセット解除状態において電力を消費するデジタル回路に対して、リセット信号を第１の出力形態で供給し、前記デジタル回路をリセット状態に制御してから前記リセット状態を解除する第１のリセット制御、及び前記デジタル回路に対して、前記リセット信号を第２の出力形態で供給し、前記デジタル回路を継続的に前記リセット状態に制御する第２のリセット制御を選択的に実行するリセット制御方法。