JP2011142190A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2011142190A
JP2011142190A JP2010001554A JP2010001554A JP2011142190A JP 2011142190 A JP2011142190 A JP 2011142190A JP 2010001554 A JP2010001554 A JP 2010001554A JP 2010001554 A JP2010001554 A JP 2010001554A JP 2011142190 A JP2011142190 A JP 2011142190A
Authority
JP
Japan
Prior art keywords
region
drain
mos transistor
semiconductor device
esd protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010001554A
Other languages
English (en)
Other versions
JP5511395B2 (ja
JP2011142190A5 (ja
Inventor
Hiroaki Takasu
博昭 鷹巣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2010001554A priority Critical patent/JP5511395B2/ja
Priority to TW099146313A priority patent/TW201138053A/zh
Priority to US12/984,148 priority patent/US20110163384A1/en
Priority to KR1020110000953A priority patent/KR20110081078A/ko
Priority to CN2011100023315A priority patent/CN102148226A/zh
Publication of JP2011142190A publication Critical patent/JP2011142190A/ja
Publication of JP2011142190A5 publication Critical patent/JP2011142190A5/ja
Application granted granted Critical
Publication of JP5511395B2 publication Critical patent/JP5511395B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】 占有面積の増加を少なく、十分なＥＳＤ保護機能を持たせたＥＳＤ保護用のＮ型のＭＯＳトランジスタを有する半導体装置を提供する。
【解決手段】 ＥＳＤ保護用のＮ型ＭＯＳトランジスタのドレイン領域は、トレンチ分離領域の側面および下面に設置されたドレイン領域と同一の導電型の不純物拡散領域によって形成されたドレイン延設領域を介して、ドレイン領域と同一の導電型の不純物拡散領域によって形成されたドレインコンタクト領域と電気的に接続している半導体装置とした。
【選択図】 図１

Description

本発明は、外部接続端子と内部回路領域との間に前記内部回路領域に形成された内部素子をＥＳＤによる破壊から保護するために形成された、ＥＳＤ保護素子を有する半導体装置に関する。
ＭＯＳ型トランジスタを有する半導体装置では、外部接続用のＰＡＤからの静電気による内部回路の破壊を防止するためのＥＳＤ保護素子として、Ｎ型ＭＯＳトランジスタのゲート電位をグランド（Ｖｓｓ）に固定してオフ状態として設置する、いわゆるオフトランジスタが知られている。
内部回路素子のＥＳＤ破壊を防止するために、できる限り多くの割合の静電気パルスをオフトランジスタに引き込みつつ内部回路素子には伝播させない、あるいは早く大きな静電気パルスを遅く小さな信号に変化させてから伝えるようにすることが重要になる。
また、オフトランジスタは、他ロジック回路などの内部回路を構成するＭＯＳ型トランジスタと異なり、一時に引き込んだ多量の静電気による電流を流しきる必要があるため、数百ミクロンレベルの大きなトランジスタ幅（Ｗ幅）にて設定されることが多い。
このためオフトランジスタの占有面積は大きく、特に小さなＩＣチップではＩＣ全体のコストアップ原因となるという問題点を有していた。
また、オフトランジスタは複数のドレイン領域、ソース領域、ゲート電極を櫛形に組み合わせた形態を取ることが多いが、複数のトランジスタを組み合わせた構造をとることにより、ＥＳＤ保護用のＮ型ＭＯＳトランジスタ全体で均一な動作をさせることは難しく、例えば外部接続端子からの距離が近い部分に電流集中が起こり、本来のＥＳＤ保護機能を十分に発揮できずに破壊してしまうことがあった。
この改善策として、オフトランジスタ全体での均一に電流を流すようにするために特にドレイン領域上のコンタクトホールとゲート電極との距離を大きくとることが有効である。
外部接続端子からの距離に応じて、外部接続端子からの距離が遠いほど小さくして、トランジスタの動作を速める工夫をした例も提案されている（例えば、特許文献１参照）。
特開平７−４５８２９号公報
しかしながら、オフトランジスタの占有面積を小さくしようとして、Ｗ幅を小さくすると、十分な保護機能を果たせなくなってしまい。また改善例では、ドレイン領域における、コンタクトからゲート電極までの距離を調整することにより、局所的にトランジスタ動作速度を調整するものであるが、ドレイン領域の幅の縮小化に伴って所望のコンタクトからゲート電極までの距離を確保できない、一方、十分な保護機能を果たすためには、コンタクトからゲート電極までの距離を長くとる必要がり、オフトランジスタの占める面積が大きくなってしまうという問題点を有していた。
上記問題点を解決するために、本発明は半導体装置を以下のように構成した。
内部回路領域に少なくとも内部素子のＮ型ＭＯＳトランジスタを有し、外部接続端子と前記内部回路領域との間に、前記内部素子のＮ型ＭＯＳトランジスタやその他の内部素子をＥＳＤによる破壊から保護するためのＥＳＤ保護用のＮ型ＭＯＳトランジスタを有する、トレンチ分離領域を有する半導体装置において、前記ＥＳＤ保護用のＮ型ＭＯＳトランジスタのドレイン領域は、前記トレンチ分離領域の側面および下面に設置された前記ドレイン領域と同一の導電型の不純物拡散領域によって形成されたドレイン延設領域を介して、前記ドレイン領域と同一の導電型の不純物拡散領域によって形成されたドレインコンタクト領域と電気的に接続している半導体装置とした。
また、前記ＥＳＤ保護用のＮ型ＭＯＳトランジスタのドレイン領域は、前記複数のトレンチ分離領域の側面および下面に設置された前記ドレイン領域と同一の導電型の不純物拡散領域によって形成されたドレイン延設領域を介して、前記ドレイン領域と同一の導電型の不純物拡散領域によって形成されたドレインコンタクト領域と電気的に接続している半導体装置とした。
また、前記ＥＳＤ保護用のＮ型ＭＯＳトランジスタのドレイン領域は、前記トレンチ分離領域の側面および下面に設置された前記ドレイン領域と同一の導電型の不純物拡散領域によって形成されたドレイン延設領域を介して前記ドレイン延設領域は前記ドレイン領域と同一の導電型の不純物拡散領域によって形成されたドレインコンタクト領域と電気的に接続しており、前記ＥＳＤ保護用のＮ型ＭＯＳトランジスタのソース領域は、前記トレンチ分離領域の側面および下面に設置された前記ソース領域と同一の導電型の不純物拡散領域によって形成されたソース延設領域を介して前記ドレイン領域と同一の導電型の不純物拡散領域によって形成されたソースコンタクト領域と電気的に接続している半導体装置とした。
また、前記ドレイン延設領域のシート抵抗値は、前記ドレイン領域のシート抵抗値と同一である半導体装置とした。
これらの手段によって、占有面積の増加を極力抑えながら、ＥＳＤ保護用のＮ型ＭＯＳトランジスタのドレイン領域あるいはソース領域のコンタクトからゲート電極までの距離を確保することが可能となり、ＥＳＤ保護用のＮ型ＭＯＳトランジスタの局所的な電流集中を防止することができ、十分なＥＳＤ保護機能を持たせたＥＳＤ保護用のＮ型ＭＯＳトランジスタを有する半導体装置を得ることができる。
以上の手段によって、占有面積の増加を極力抑えながら、ＥＳＤ保護用のＮ型ＭＯＳトランジスタのドレイン領域あるいはソース領域のコンタクトからゲート電極までの距離を確保することが可能となり、ＥＳＤ保護用のＮ型ＭＯＳトランジスタの局所的な電流集中を防止することができ、十分なＥＳＤ保護機能を持たせたＥＳＤ保護用のＮ型ＭＯＳトランジスタを有する半導体装置を得ることができる。
本発明の半導体装置のＥＳＤ保護用のＮ型ＭＯＳトランジスタの第１の実施例を示す模式的断面図である。 本発明の半導体装置のＥＳＤ保護用のＮ型ＭＯＳトランジスタの第２の実施例を示す模式的断面図である。
以下に本発明を実施するための形態について図面を参照して説明する。
図１は、本発明の半導体装置のＥＳＤ保護用のＮ型ＭＯＳトランジスタの第１の実施例を示す模式的断面図である。
第１導電型半導体基板としてのＰ型のシリコン基板１０１上には、一対のＮ型の高濃度不純物領域からなるソース領域２０１とドレイン領域２０２が形成されており、その他の素子との間にはシャロートレンチアイソレーションによるトレンチ分離領域３０１が形成されて絶縁分離されている。
ソース領域２０１とドレイン領域２０２の間のＰ型のシリコン基板１０１によるチャネル領域の上部にはシリコン酸化膜などからなるゲート絶縁膜４０１を介してポリシリコン膜などからなるゲート電極４０２が形成される。ここでドレイン領域２０２はドレイン領域２０２と同一の導電型の不純物拡散領域によって形成されたトレンチ分離領域３０１の側面および底面に沿って設置されたドレイン延設領域２０３と接続している。さらにドレイン延設領域２０３は、ドレイン領域２０２とトレンチ分離領域３０１を挟んで位置し、ドレイン領域２０２と同一の導電型の不純物拡散領域によって形成されたドレインコンタクト領域２０４と接続しており、ドレインコンタクト領域２０４上には、メタル配線が埋め込まれたコンタクトホール７０１が形成されている。これらの構造により本発明によるＥＳＤ保護用のＮ型ＭＯＳトランジスタ６０１が形成されている。
このような構造をとることによって、従来のように平面的にドレイン領域を配置した場合と比べて、小さな占有面積でドレイン領域２０２のゲート電極４０２端から、コンタクトホール７０１までの距離を長くとることが可能になり、電流の局所的な集中を抑え、トランジスタ幅全体で均一に動作するＥＳＤ保護用のＮ型ＭＯＳトランジスタを得ることができる。また、これにより、ＩＣチップ全体の保護トランジスタの占める面積を縮小することができ、コストダウンを図ることが可能となる。
図２は、本発明の半導体装置のＥＳＤ保護用のＮ型ＭＯＳトランジスタの第２の実施例を示す模式的断面図である。
図１に示した第１の実施例と異なる点は、ドレイン延設領域２０３が２つのトレンチ分離領域３０１を経てドレイン領域２０２とドレインコンタクト領域２０４とを繋いでいる点である。
ドレイン領域２０２のゲート電極４０２端から、コンタクトホール７０１までの距離をより長くとる必要がある場合には、このように複数のトレンチ分離領域３０１の側面および底面を経たドレイン延設領域２０３によって、ドレイン領域２０２とドレインコンタクト領域２０４とを接続することが有効である。
図２に示した実施例２では、２つのトレンチ分離領域３０１を用いた例を示したが、所望の特性によって、複数のトレンチ分離領域３０１を用いて占有面積の増大を小さく抑えつつドレイン領域２０２のゲート電極４０２端から、コンタクトホール７０１までの距離をより長くとることが可能となる。
実施例１および実施例２においては、ＳＤ保護用のＮ型ＭＯＳトランジスタ６０１のドレイン領域２０２側にのみドレイン延設領域２０３を設けることによって、ドレイン領域２０２のゲート電極４０２端から、コンタクトホール７０１までの距離をより長くできる例を示したが、図示しないが必要に応じて、ドレイン領域２０２側のみならずソース領域２０１側にもドレイン領域２０２側と同様にソース延設領域をトレンチ分離領域３０１側面および底面に形成することで、ソース領域２０１のゲート電極４０２端から、ソース側のコンタクトホール７０１までの距離を長くすることが可能である。
また、ドレイン延設領域２０３は、ドレイン領域２０２と同一の導電型であることはもちろんだが、不純物濃度や厚み、幅などの調整により、ドレイン領域２０２のシート抵抗値とドレイン延設領域２０３のシート抵抗値を同一にしておくと、電流の滞りや偏り、集中などをさらによく防止できるのでよい。
これらの手段によって、ＥＳＤ保護用のＮ型ＭＯＳトランジスタ６０１のバイポーラ動作時に電流を偏りなく均一に大きく流すことができるようになり、外部から大量の電流やパルスが印加された場合にも、ＥＳＤ保護用のＮ型ＭＯＳトランジスタ６０１のトランジスタチャネル幅全体を有効に動作させることができ、効果的に電流を流すことができるようになる。
また、本発明によれば、ＥＳＤ保護用のＮ型ＭＯＳトランジスタ６０１の実効的なドレイン領域はドレイン領域２０２と、ドレイン延設領域２０３と、ドレインコンタクト領域２０４とをあわせた領域であるとみることができる。外部から順方向の大きな電流が印加された際には、ＥＳＤ保護用のＮ型ＭＯＳトランジスタ６０１のドレイン領域のＮ型と基板のＰ型の接合によるダイオードの順方向電流として印加された電流を逃がすことになるが、前述のとおり本発明のＥＳＤ保護用のＮ型ＭＯＳトランジスタ６０１の実効的なドレイン領域は、ドレイン領域２０２と、ドレイン延設領域２０３と、ドレインコンタクト領域２０４とをあわせた領域となるため、小さな占有表面積によって大きなＰ−Ｎ接合面積を得ることができるため、大電流を速やかに逃がすことができる。
このように、十分なＥＳＤ保護機能を持たせたＥＳＤ保護用のＮ型ＭＯＳトランジスタ６０１を有する半導体装置を得ることができる。
なお、実施例１および実施例２では簡便のため、ＥＳＤ保護用のＮ型ＭＯＳトランジスタ６０１は、コンベンショナル構造の場合を示したが、ＤＤＤ構造やオフセットドレイン構造であっても構わない。
１０１ Ｐ型のシリコン基板
２０１ ソース領域
２０２ ドレイン領域
２０３ ドレイン延設領域
２０４ ドレインコンタクト領域
３０１ 素子分離領域
４０１ ゲート酸化膜
４０２ ゲート電極
６０１ ＥＳＤ保護用のＮ型のＭＯＳトランジスタ
７０１ コンタクトホール

Claims (6)

  1. ＥＳＤ保護用のＮ型ＭＯＳトランジスタを有する、トレンチ分離領域を有する半導体装置において、前記ＥＳＤ保護用のＮ型ＭＯＳトランジスタのドレイン領域は、前記トレンチ分離領域の側面および下面に設置された前記ドレイン領域と同一の導電型の不純物拡散領域によって形成されたドレイン延設領域を介して、前記ドレイン領域と同一の導電型の不純物拡散領域によって形成されたドレインコンタクト領域と電気的に接続している半導体装置。
  2. 前記トレンチ分離領域は複数並んで配置されており、前記ドレイン延設領域は、前記複数並んで配置されたトレンチ分離領域の側面および下面に設置された前記ドレイン領域と同一の導電型の不純物拡散領域を電気的に接続して構成されている請求項１記載の半導体装置。
  3. 前記ＥＳＤ保護用のＮ型ＭＯＳトランジスタのソース領域は、前記トレンチ分離領域の側面および下面に設置された前記ソース領域と同一の導電型の不純物拡散領域によって形成されたソース延設領域を介して前記ソース領域と同一の導電型の不純物拡散領域によって形成されたソースコンタクト領域と電気的に接続している請求項１記載の半導体装置。
  4. 前記ドレイン延設領域のシート抵抗値は、前記ドレイン領域のシート抵抗値と同一である請求項１記載の半導体装置。
  5. 前記ＥＳＤ保護用のＮ型ＭＯＳトランジスタは、ＤＤＤ構造である請求項１記載の半導体装置。
  6. 前記ＥＳＤ保護用のＮ型ＭＯＳトランジスタは、オフセットドレイン構造である請求項１記載の半導体装置。
JP2010001554A 2010-01-06 2010-01-06 半導体装置 Active JP5511395B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010001554A JP5511395B2 (ja) 2010-01-06 2010-01-06 半導体装置
TW099146313A TW201138053A (en) 2010-01-06 2010-12-28 Semiconductor device
US12/984,148 US20110163384A1 (en) 2010-01-06 2011-01-04 Semiconductor device
KR1020110000953A KR20110081078A (ko) 2010-01-06 2011-01-05 반도체 장치
CN2011100023315A CN102148226A (zh) 2010-01-06 2011-01-06 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010001554A JP5511395B2 (ja) 2010-01-06 2010-01-06 半導体装置

Publications (3)

Publication Number Publication Date
JP2011142190A true JP2011142190A (ja) 2011-07-21
JP2011142190A5 JP2011142190A5 (ja) 2012-12-27
JP5511395B2 JP5511395B2 (ja) 2014-06-04

Family

ID=44224206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010001554A Active JP5511395B2 (ja) 2010-01-06 2010-01-06 半導体装置

Country Status (5)

Country Link
US (1) US20110163384A1 (ja)
JP (1) JP5511395B2 (ja)
KR (1) KR20110081078A (ja)
CN (1) CN102148226A (ja)
TW (1) TW201138053A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110073948A1 (en) * 2009-09-25 2011-03-31 Hiroaki Takasu Semiconductor device
WO2018190881A1 (en) * 2017-04-15 2018-10-18 Intel IP Corporation Multi-drain esd-robust transistor arrangements

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5546191B2 (ja) * 2009-09-25 2014-07-09 セイコーインスツル株式会社 半導体装置
JP2013153019A (ja) * 2012-01-24 2013-08-08 Seiko Instruments Inc 半導体装置
JP2017092297A (ja) * 2015-11-12 2017-05-25 ソニー株式会社 電界効果トランジスタ、および半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012746A (ja) * 1996-06-25 1998-01-16 Nec Corp 半導体装置
JPH1022461A (ja) * 1995-12-30 1998-01-23 Hyundai Electron Ind Co Ltd 静電気放電保護用トランジスターおよびその製造方法
JP2001168210A (ja) * 1999-10-27 2001-06-22 Texas Instr Inc <Ti> 集積回路用ドレイン拡張型トランジスタ
JP2001284583A (ja) * 2000-03-06 2001-10-12 Chartered Semiconductor Manufacturing Inc 静電放電防止トランジスタ
JP2002334990A (ja) * 2001-03-06 2002-11-22 Fuji Electric Co Ltd 半導体装置
JP2008078654A (ja) * 2006-09-18 2008-04-03 Dongbu Hitek Co Ltd 半導体素子及びその製造方法
JP2008182239A (ja) * 2007-01-23 2008-08-07 Samsung Electronics Co Ltd 静電気放電保護装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3564811B2 (ja) * 1995-07-24 2004-09-15 豊田合成株式会社 ３族窒化物半導体発光素子
US7064399B2 (en) * 2000-09-15 2006-06-20 Texas Instruments Incorporated Advanced CMOS using super steep retrograde wells
TW522542B (en) * 2000-11-09 2003-03-01 United Microelectronics Corp Electrostatic discharge device structure
US7838940B2 (en) * 2007-12-04 2010-11-23 Infineon Technologies Ag Drain-extended field effect transistor

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1022461A (ja) * 1995-12-30 1998-01-23 Hyundai Electron Ind Co Ltd 静電気放電保護用トランジスターおよびその製造方法
JPH1012746A (ja) * 1996-06-25 1998-01-16 Nec Corp 半導体装置
JP2001168210A (ja) * 1999-10-27 2001-06-22 Texas Instr Inc <Ti> 集積回路用ドレイン拡張型トランジスタ
JP2001284583A (ja) * 2000-03-06 2001-10-12 Chartered Semiconductor Manufacturing Inc 静電放電防止トランジスタ
JP2002334990A (ja) * 2001-03-06 2002-11-22 Fuji Electric Co Ltd 半導体装置
JP2008078654A (ja) * 2006-09-18 2008-04-03 Dongbu Hitek Co Ltd 半導体素子及びその製造方法
JP2008182239A (ja) * 2007-01-23 2008-08-07 Samsung Electronics Co Ltd 静電気放電保護装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110073948A1 (en) * 2009-09-25 2011-03-31 Hiroaki Takasu Semiconductor device
US8278714B2 (en) * 2009-09-25 2012-10-02 Seiko Instruments Inc. Semiconductor device
WO2018190881A1 (en) * 2017-04-15 2018-10-18 Intel IP Corporation Multi-drain esd-robust transistor arrangements

Also Published As

Publication number Publication date
KR20110081078A (ko) 2011-07-13
JP5511395B2 (ja) 2014-06-04
TW201138053A (en) 2011-11-01
US20110163384A1 (en) 2011-07-07
CN102148226A (zh) 2011-08-10

Similar Documents

Publication Publication Date Title
JP5226260B2 (ja) 半導体装置
US7750409B2 (en) Semiconductor device
JP5546191B2 (ja) 半導体装置
JP5511395B2 (ja) 半導体装置
JP2013153019A (ja) 半導体装置
TWI450380B (zh) 半導體裝置
JP5270876B2 (ja) 半導体装置
KR101489003B1 (ko) 반도체 장치
JP2007019413A (ja) 保護回路用半導体装置
JP2011071329A (ja) 半導体装置
JP5498822B2 (ja) 半導体装置
JP2007242965A (ja) 半導体装置
JP5511353B2 (ja) 半導体装置
JP2013153018A (ja) 半導体装置
JP2011192842A (ja) 半導体装置
JP2011142189A (ja) 半導体装置
KR100244294B1 (ko) 이에스디(esd) 보호회로
JP2011210896A (ja) 半導体装置
JP2011071328A (ja) 半導体装置
JP2011071325A (ja) 半導体装置
JP4006023B2 (ja) 集積回路
TWI536534B (zh) 靜電放電防護元件

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121109

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131121

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140325

R150 Certificate of patent or registration of utility model

Ref document number: 5511395

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250