TW201138053A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- TW201138053A TW201138053A TW099146313A TW99146313A TW201138053A TW 201138053 A TW201138053 A TW 201138053A TW 099146313 A TW099146313 A TW 099146313A TW 99146313 A TW99146313 A TW 99146313A TW 201138053 A TW201138053 A TW 201138053A
- Authority
- TW
- Taiwan
- Prior art keywords
- region
- drain
- esd protection
- semiconductor device
- mos transistor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000009792 diffusion process Methods 0.000 claims abstract description 17
- 239000012535 impurity Substances 0.000 claims abstract description 17
- 238000002955 isolation Methods 0.000 claims abstract description 17
- 238000000926 separation method Methods 0.000 claims description 5
- 239000000758 substrate Substances 0.000 description 5
- 239000013078 crystal Substances 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
201138053 六、發明說明: 【發明所屬之技術領域】 本發明係關於具有ESD保護元件之半導體裝置,該 ESD保護元件係被形成用以在外部連接端子和內部電路區 域之間保護形成在上述內部電路區域之內部元件不會因 V ESD而受到破壞。 【先前技術】 在具有MOS型電晶體之半導體裝置中,就以用以防止 內部電路因來自外部連接用之PAD的靜電而受到破壞之 ESD保護元件而言,所知的有將N型MOS電晶體之閘極電 位固定於接地(Vss )而當作截止狀態設置的所謂截止電 晶體。 爲了防止內部電路元件之E S D破壞,盡量不使高比例 之靜電脈衝邊引入至截止電晶體邊傳播至內部電路元件, 或將快且大的靜電脈衝變化成慢且小的訊號之後與以傳遞 則爲重要。 再者,截止電晶體因與構成其他邏輯電路等之內部電 路之MOS型電晶體不同,必須流放因暫時拉進之多量靜電 而引起的電流,故以數百微米程度之大電晶體寬(W寬) 來設定之情形爲多。 因此,有截止電晶體之佔面積大,尤其在小的IC晶片 時成爲1C全體之成本提高原因之問題點。 • 再者,截止電晶體以採將多數之汲極區域、源極區域 201138053 、閘極電極組合成櫛形之形態爲多,但有藉由組合多數電 晶體之構造,難以使ESD保護用之N型MOS電晶體全體進 行均勻動作,例如在離外部連接端子距離近之部分引起電 流集中,無法充分發揮原本之ESD保護機能而造成破壞之 情形。 作爲該改善對策,爲了使截止電晶體全體均勻流通電 流,增大汲極區域上之接觸孔和閘極電極之距離則爲有效 也提案有因應離外部連接端子之距離,施予離外部連 接端子之距離越小,使電晶體之動作越快之巧思的例(例 如,參照專利文獻1 )。 〔先行技術文獻〕 〔專利文獻〕 〔專利文獻1〕日本特開平7-45 8293號公報 【發明內容】 〔發明所欲解決之課題〕 但是,欲縮小截止電晶體之佔有面積,縮小W寬度時 ,則無法發揮充分之保護功能。再者,在改善例中,藉由 調整汲極區域中之從接觸至閘極電極之距離,局部性調整 電晶體動作速度,但是隨著汲極區域之寬度之縮小化無法 確保從所期待之接觸至閘極電極之距離,另外爲了發揮充 分保護功能,必須增長從接觸至閘極電極之距離,有截止 電晶體所佔之面積變大之問題。 -6- 201138053 〔用以解決課題之手段〕 爲了解決上述問題點,本發明係將半導體裝置構成下 述般。 一種半導體裝置,係在內部電路區域至少具有內部元 件之1^型MOS電晶體’在外部連接端子和上述內部區域之 間具有溝渠分離區域’且該溝渠分離區域具有ESD保護用 之N型MOS電晶體,用以保護上述內部元件之n型MOS電晶 體或其它內部元件受到ESD破壞,上述ESD保護用之N型 Μ O S電晶體之汲極區域係經藉由與被設置在上述溝渠分離 區域之側面及下面之上述汲極區域相同之導電型的雜質擴 散區域而所形成之汲極延伸區域,而與藉由與上述汲極區 域相同之導電型的雜質擴散區域而所形成之汲極接觸區域 電性連接。 再者’上述半導體裝置中,上述ESD保護用之Ν型 MOS電晶體之汲極區域係經與藉由被設置在上述多數溝渠 分離區域之側面及下面之上述汲極區域相同之導電型之雜 質擴散區域而所形成之汲極延伸區域,而與藉由與上述汲 極區域相同之導電型之雜質擴散區域而所形成之汲極接觸 區域電性連接。 再者,上述半導體裝置中,上述ESD保護用之Ν型 MOS電晶體之汲極區域係經藉由與被設置在上述溝渠分離 區域之側面及下面之上述汲極區域相同之導電型的雜質擴 散區域而所形成之汲極延伸區域,而上述汲極延伸區域係 201138053 與藉由與上述汲極區域相同之導電型的雜質擴散區域而所 形成之汲極接觸區域電性連接,上述ESD保護用之N型 MOS電晶體之源極區域係經與藉由被設置在上述溝渠分離 區域之側面及下面之上述源極區域相同之導電型之雜質擴 散區域而所形成之源極延伸區域,而與藉由與上述源極區 域相同之導電型之雜質擴散區域而所形成之源極接觸區域 電性連接。 再者,上述半導體裝置中,上述汲極延伸區域之薄片 電阻値係與上述汲極區域之薄片電阻値相同。 〔發明效果〕 藉由上述手段,可以一面極力抑制佔有面積之增加, —面確保從ESD保護用之N型MOS電晶體之汲極區域或源 極區域之接觸至閘極電極之距離,並可以防止ESD保護用 之N型MOS電晶體之局部性電流集中,並可以取得具有持 有充分之ESD保護功能之ESD保護用之N型MOS電晶體的半 導體裝置。 【實施方式】 〔實施例1〕 第1圖爲表示本發明之半導體裝置之ESD保護用之N型 MOS電晶體之第1實施例之模式性剖面圖。 在當作第1導電型半導體基板之P型之矽基板101上, 形成由一對N型之高濃度雜質區域所構成之源極區域201和 201138053 間 之 件 元 他 其 與 在 域 區 離 分 渠 溝 1 第 之 生 產 2>所 ^三 2 离 域隔 區渠 極溝 汲淺 有域 成區 形極 離汲 分在 緣’ 絕01 3 了 爲 202和汲極接觸區域2 04之間設置有第二溝渠分離區域302 〇 在藉由源極區域201和汲極區域202之間的P型之矽基 板1 〇 1的通道區域之上部,經由矽氧化膜等所構成之閘極 絕緣膜40 1形成有由多晶矽膜等所構成之閘極電極402。在 此,汲極區域2 02係與沿著藉由與汲極區域202相同之導電 型之雜質擴散區域所形成之溝渠分離區域301之側面及底 面而被設置之汲極延伸區域203連接。並且,汲極延伸區 域203係位置在夾著汲極區域202和第二溝渠分離區域302 ,與藉由與汲極區域202相同之導電型之雜質擴散區域而 所形成之汲極接觸區域204連接,在汲極接觸區域204上形 成埋入有金屬配線之接觸孔70 1。藉由該些構造,形成藉 由本發明之ESD保護用之N型MOS電晶體601。 藉由採用如此之構造,比起以往平面性地配置汲極區 域之時,可以以小佔有面積增長從汲極區域202之閘極電 極4 02端至接觸孔701之距離,並且抑制電流之局部性集中 ,取得以電晶體寬全體均勻動作之ESD保護用之N型MOS 電晶體。再者,依此可以縮小1C晶片全體之保護電晶體之 佔有面積,並可以謀求成本下降。 〔實施例2〕 第2圖爲表示本發明之半導體裝置之ESD保護用之N型 201138053 MOS電晶體之第2實施例之模式性剖面圖。 與第1圖所示之第1實施例之不同點,係汲極延伸區域 203經過溝渠分離區域302而連接汲極區域202和汲極接觸 區域2 0 4之點。 於必須增長從汲極區域202之閘極電極402端至接觸孔 70 1之距離之時,藉由如此經多數溝渠分離區域3 0 1之側面 及底面的汲極延伸區域203,而連接汲極區域202和汲極接 觸區域204則爲有效。 在第2圖所示之實施例2中,雖然表示使用兩個溝渠分 離區域3 02之例,但是藉由所期待之特性,可以使用多數 溝渠分離區域302邊抑制佔有面積之增大邊增長從汲極區 域2 02之閘極電極402端至接觸孔701之距離。 在實施例1及實施例2中,雖然表示藉由僅在SD保護用 之N型MOS電晶體601之汲極區域202側設置汲極延伸區域 203,可以更增長從汲極區域202之閘極電極402端至接觸 孔70 1之距離的例,雖然無圖示但亦可因應所需,藉由不 僅在汲極區域2 02側也在源極區域201側與汲極區域202側 相同在第三溝渠分離區域之側面及底面形成源極延伸區域 ,增長從源極區域201之閘極電極402端至源極側之接觸孔 7〇1之距離。 再者,汲極延伸區域203當然與汲極區域202爲相同之 導電型,但是藉由雜質濃度或厚度、寬度等之調整,使汲 極區域202之薄片電阻値和汲極延伸區域203之薄片電阻値 相同,更可以防止電流之滯留或偏倚、集中,故亦可。 -10- 201138053 藉由該些手段,於ESD保護用之N型MOS電晶體601之 雙極性動作時不會偏倚地可均句地流通大電流,即使從外 部施加大量電流或脈衝之時,亦可以有效地使E S D保護用 之N型MOS電晶體601之電晶體通道寬度全體動作,並可以 '有效地使電流流通。 '再者,若藉由本發明,可以將ESD保護用之N型MOS 電晶體601之有效的汲極區域視爲組合汲極區域202、汲極 延伸區域203和汲極接觸區域204之區域。當從外部施加順 方向之大電流時,雖然使當作藉由ESD保護用之N型MOS 電晶體601之汲極區域之N型和基板之P型之接合的二極體 之順方向電流而被施加之電流逃逸,但是如前述般本發明 之ESD保護用之N型MOS電晶體601之有效的汲極區域爲組 合汲極區域202、汲極延伸區域203和汲極接觸區域204之 區域,因可以藉由小佔有表面積可取得大的P-N接合面積 ,故可以使大電流快速逃逸。 如此一來,可以取得具有持有充分ESD保護功能之 ESD保護用之N型MOS電晶體601之半導體裝置。 並且,在實施例1及實施例2中爲了簡便,ESD保護用 之N型MOS電晶體601雖然表示習用構造之情形,但是即使 爲DDD構造或偏置汲極構造亦可。 【圖式簡單說明】 第1圖爲表示本發明之半導體裝置之ESD保護用之N型 . MOS電晶體之第1實施例之模式性剖面圖。 • 11 - 201138053 第2圖爲表示本發明之半導體裝置之ESD保護用之N型 MOS電晶體之第2實施例之模式性剖面圖。 【主要元件符號說明】 101 : P型之矽基板 201 :源極區域 202 :汲極區域 203 :汲極延伸區域 204 :汲極接觸區域 3 〇 1 :元件分離區域 401 :閘極氧化膜 402 :閘極電極 601 : ESD保護用之N型的MOS電晶體 7〇1 :接觸孔 -12-
Claims (1)
- 201138053 七、申請專利範圍: 1. —種半導體裝置,具有溝渠分離區域,且該溝渠 分離區域具有ESD保護用之N型MOS電晶體,上述ESD保護 用之1^型MOS電晶體之汲極區域係經藉由與被設置在上述 溝渠分離區域之側面及下面之上述汲極區域相同之導電型 '的雜質擴散區域而所形成之汲極延伸區域,而與藉由與上 述汲極區域相同之導電型的雜質擴散區域而所形成之汲極 接觸區域電性連接。 2. 如申請專利範圍第1項所記載之半導體裝置,其中 上述溝渠分離區域係多數並列配置,上述汲極延伸區 域係被構成電性連接與被設置在上述多數並列配置的溝渠 分離區域之側面及下面的上述汲極區域相同之導電型之雜 質擴散區域。 3. 如申請專利範圍第1項所記載之半導體裝置,其中 上述E S D保護用之N型Μ Ο S電晶體之源極區域係經藉 由與被設置在上述溝渠分離區域之側面及下面之上述源極 區域相同之導電型之雜質擴散區域而所形成之源極延伸區 域,而與藉由與上述源極區域相同之導電型之雜質擴散區. 域而所形成之源極接觸區域電性連接。 4. 如申請專利範圍第1項所記載之半導體裝置,其中 上述汲極延伸區域之薄片電阻値係與上述汲極區域之 薄片電阻値相同。 5 ·如申請專利範圍第1項所記載之半導體裝置,其中 上述ESD保護用之Ν型MOS電晶體爲DDD構造。 -13- 201138053 6.如申請專利範圍第1項所記載之半導體裝置,其中 上述ESD保護用之N型MOS電晶體爲偏置汲極構造。 -14 -
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010001554A JP5511395B2 (ja) | 2010-01-06 | 2010-01-06 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201138053A true TW201138053A (en) | 2011-11-01 |
Family
ID=44224206
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW099146313A TW201138053A (en) | 2010-01-06 | 2010-12-28 | Semiconductor device |
Country Status (5)
Country | Link |
---|---|
US (1) | US20110163384A1 (zh) |
JP (1) | JP5511395B2 (zh) |
KR (1) | KR20110081078A (zh) |
CN (1) | CN102148226A (zh) |
TW (1) | TW201138053A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI703702B (zh) * | 2015-11-12 | 2020-09-01 | 日商索尼半導體解決方案公司 | 場效電晶體及半導體裝置 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011071329A (ja) * | 2009-09-25 | 2011-04-07 | Seiko Instruments Inc | 半導体装置 |
JP5546191B2 (ja) * | 2009-09-25 | 2014-07-09 | セイコーインスツル株式会社 | 半導体装置 |
JP2013153019A (ja) * | 2012-01-24 | 2013-08-08 | Seiko Instruments Inc | 半導体装置 |
WO2018190881A1 (en) * | 2017-04-15 | 2018-10-18 | Intel IP Corporation | Multi-drain esd-robust transistor arrangements |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3564811B2 (ja) * | 1995-07-24 | 2004-09-15 | 豊田合成株式会社 | 3族窒化物半導体発光素子 |
KR100214855B1 (ko) * | 1995-12-30 | 1999-08-02 | 김영환 | 정전기 방지용 트랜지스터 및 그의 제조방법 |
JPH1012746A (ja) * | 1996-06-25 | 1998-01-16 | Nec Corp | 半導体装置 |
US6548874B1 (en) * | 1999-10-27 | 2003-04-15 | Texas Instruments Incorporated | Higher voltage transistors for sub micron CMOS processes |
US6310380B1 (en) * | 2000-03-06 | 2001-10-30 | Chartered Semiconductor Manufacturing, Inc. | Electrostatic discharge protection transistor structure with a trench extending through the source or drain silicide layers |
US7064399B2 (en) * | 2000-09-15 | 2006-06-20 | Texas Instruments Incorporated | Advanced CMOS using super steep retrograde wells |
TW522542B (en) * | 2000-11-09 | 2003-03-01 | United Microelectronics Corp | Electrostatic discharge device structure |
JP2002334990A (ja) * | 2001-03-06 | 2002-11-22 | Fuji Electric Co Ltd | 半導体装置 |
KR100859486B1 (ko) * | 2006-09-18 | 2008-09-24 | 동부일렉트로닉스 주식회사 | 고전압용 정전기 방전 보호 소자 및 그 제조 방법 |
KR100835282B1 (ko) * | 2007-01-23 | 2008-06-05 | 삼성전자주식회사 | 정전기 방전 보호 장치 |
US7838940B2 (en) * | 2007-12-04 | 2010-11-23 | Infineon Technologies Ag | Drain-extended field effect transistor |
-
2010
- 2010-01-06 JP JP2010001554A patent/JP5511395B2/ja active Active
- 2010-12-28 TW TW099146313A patent/TW201138053A/zh unknown
-
2011
- 2011-01-04 US US12/984,148 patent/US20110163384A1/en not_active Abandoned
- 2011-01-05 KR KR1020110000953A patent/KR20110081078A/ko not_active Application Discontinuation
- 2011-01-06 CN CN2011100023315A patent/CN102148226A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI703702B (zh) * | 2015-11-12 | 2020-09-01 | 日商索尼半導體解決方案公司 | 場效電晶體及半導體裝置 |
Also Published As
Publication number | Publication date |
---|---|
JP2011142190A (ja) | 2011-07-21 |
CN102148226A (zh) | 2011-08-10 |
KR20110081078A (ko) | 2011-07-13 |
JP5511395B2 (ja) | 2014-06-04 |
US20110163384A1 (en) | 2011-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7888703B2 (en) | ESD protection apparatus and electrical circuit including same | |
US8823097B2 (en) | Protection device with a thin-film resistance connected to plural drain regions | |
TWI525793B (zh) | 靜電放電保護電路 | |
US6611027B2 (en) | Protection transistor with improved edge structure | |
KR101758911B1 (ko) | 반도체 장치 | |
TW201138053A (en) | Semiconductor device | |
US9613952B2 (en) | Semiconductor ESD protection device | |
TW201349436A (zh) | 半導體裝置 | |
TW201419494A (zh) | 靜電放電保護電路 | |
US8283725B2 (en) | Semiconductor device | |
CN101364596A (zh) | 半导体器件 | |
TWI630700B (zh) | 半導體元件 | |
US9847349B1 (en) | Biasing the substrate region of an MOS transistor | |
US9978741B2 (en) | High voltage ESD device for finfet technology | |
US6534834B1 (en) | Polysilicon bounded snapback device | |
US8916935B2 (en) | ESD clamp in integrated circuits | |
JP2009141071A (ja) | 静電気保護用半導体素子 | |
JP2011210896A (ja) | 半導体装置 | |
JP5511353B2 (ja) | 半導体装置 | |
US9997642B2 (en) | Diode, diode string circuit, and electrostatic discharge protection device having doped region and well isolated from each other | |
JP2011142189A (ja) | 半導体装置 | |
TWI536534B (zh) | 靜電放電防護元件 | |
JP2011192842A (ja) | 半導体装置 | |
TWI394277B (zh) | 橫向擴散金屬氧化物電晶體 | |
JP2013153018A (ja) | 半導体装置 |