JP2011124397A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2011124397A JP2011124397A JP2009281116A JP2009281116A JP2011124397A JP 2011124397 A JP2011124397 A JP 2011124397A JP 2009281116 A JP2009281116 A JP 2009281116A JP 2009281116 A JP2009281116 A JP 2009281116A JP 2011124397 A JP2011124397 A JP 2011124397A
- Authority
- JP
- Japan
- Prior art keywords
- region
- electrode
- conductivity type
- oxide film
- concentration diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 109
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 238000009792 diffusion process Methods 0.000 claims abstract description 112
- 239000000758 substrate Substances 0.000 claims abstract description 74
- 239000010410 layer Substances 0.000 claims description 16
- 239000002344 surface layer Substances 0.000 claims description 14
- 239000012535 impurity Substances 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 230000015556 catabolic process Effects 0.000 abstract description 70
- 230000005684 electric field Effects 0.000 abstract description 6
- 238000000034 method Methods 0.000 description 16
- 238000005468 ion implantation Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 8
- 238000004088 simulation Methods 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 238000009826 distribution Methods 0.000 description 5
- 238000005259 measurement Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000006378 damage Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8611—Planar PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66128—Planar diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66136—PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】 カソード領域8を構成するN型低濃度半導体基板1とアノード領域7を構成するP型低濃度拡散領域14から形成されるPN接合部の基板表面上に、ゲート酸化膜12を形成し、ゲート酸化膜12とフィールド酸化膜4にまたがって設けられたゲート電極13をゲートプラグ28を介してアノード電極20と電気的に接続することを特徴とする構造により、アバランシェ降伏時にPN接合における電界が緩和し、高アバランシェ耐量を得る。またフィールド酸化膜4の長さを変化させることで、耐圧を調整できる。
【選択図】 図1
Description
(b)その半導体基板上に第1導電型とは反対の導電型である第2導電型の低濃度拡散領域を形成する工程、
(c)その低濃度拡散領域の表面上に第1導電型と第2導電型との接触によって成るPN接合にまたがってゲート酸化膜を形成する工程、
(d)そのゲート酸化膜の上部にゲート電極を形成する工程、
(e)半導体基板より不純物濃度の高い第1導電型の第1高濃度拡散領域を形成する工程、
(f)低濃度拡散領域より不純物濃度の高い第2導電型の第2高濃度拡散領域を形成する工程、
(g)第1高濃度拡散領域と電気的に接続されるように第1電極を形成する工程、
(h)ゲート電極および第2高濃度拡散領域と電気的に接続されるように第2電極を形成する工程。
その場合、(d)の工程は、ゲート電極をゲート酸化膜とフィールド酸化膜とにまたがって両者の上部に形成する工程となる。
2 P型高濃度拡散領域、
3 N型高濃度拡散領域、
4 フィールド酸化膜(LOCOS)、
5 アノード電極、
6 カソード電極、
7 アノード領域、
8 カソード領域、
9 素子分離領域、
10 P型低濃度拡散領域、
11 N型低濃度拡散領域、
12 ゲート酸化膜、
13 ゲート電極、
14 低濃度P型半導体基板、
15 ソース領域、
16 ドレイン領域、
17 P型低濃度領域の拡散長、
18 フィールド酸化膜端部からP型低濃度領域端部までの距離a、
19 フィールド酸化膜の長さ(X,Y)、
20 ソース電極、
21 ドレイン電極、
22 PN接合部、
23 等電位線(20Vと30Vの境界線)、
24 等電位線(40Vと50Vの境界線)、
25 等電位線(60Vと70Vの境界線)、
26 アノードプラグ、
27 カソードプラグ、
28 ゲートプラグ、
29 ソースプラグ、
30 ドレインプラグ。
Claims (20)
- 第1導電型の半導体基板と、
前記半導体基板上に形成された前記第1導電型とは反対の導電型である第2導電型の低濃度拡散領域と、
前記低濃度拡散領域の表面上に前記第1導電型と前記第2導電型との接触によって成るPN接合にまたがって形成されたゲート酸化膜と、
前記ゲート酸化膜の上部に形成されたゲート電極と、
前記半導体基板より不純物濃度の高い前記第1導電型の第1高濃度拡散領域と、
前記低濃度拡散領域より不純物濃度の高い前記第2導電型の第2高濃度拡散領域と、
前記第1高濃度拡散領域と電気的に接続された第1電極と、
前記ゲート電極および前記第2高濃度拡散領域と電気的に接続された第2電極と
を備え、
前記第1電極および前記第2電極を端子としてダイオードを構成する
ことを特徴とする半導体装置。 - 請求項1において、
前記半導体基板の表面上に形成されたフィールド酸化膜を更に備え、
前記ゲート電極は前記ゲート酸化膜と前記フィールド酸化膜とにまたがって両者の上部に形成される
ことを特徴とする半導体装置。 - 請求項2において、
前記ダイオードの前記PN接合から前記フィールド酸化膜までの長さが1.7μm以上である
ことを特徴とする半導体装置。 - 請求項2において、
前記第1電極を有する領域および前記第2電極を有する領域のいずれか一方に対し2つ以上のドリフト領域と対となる電極を有する領域を含むことによりマルチチャネル構造を成す
ことを特徴とする半導体装置。 - 請求項2において、
前記半導体基板はシリコン層内部に絶縁層が形成されて成るSOI基板である
ことを特徴とする半導体装置。 - 請求項2において、
前記第1導電型の半導体領域の表面層に形成された前記第2導電型のウェル領域と、前記ウェル領域とは離して選択的に前記半導体領域の表面層に形成された前記第1導電型のドレイン領域と、前記ウェル領域の表面層に形成された前記第2導電型のソース領域と、前記ウェル領域に対しゲート酸化膜を介して配設されたゲート電極と、前記ウェル領域上の前記第2導電型のウェル給電領域および前記ソース領域と接触するソース電極とを備えて成るLDMOSトランジスタが更に前記ダイオードと共に共通の前記半導体基板上に一体に形成されることにより前記ダイオードが前記LDMOSを保護するように構成される半導体装置であって、
前記低濃度拡散領域は前記半導体基板上に前記LDMOSトランジスタの前記ウェル領域と同時に形成され、
前記第1高濃度拡散領域は前記LDMOSトランジスタの前記ドレイン領域と同時に形成され、
前記第2高濃度拡散領域は前記LDMOSトランジスタの前記ウェル給電領域と同時に形成され、
前記ゲート酸化膜、前記フィールド酸化膜、および前記ゲート電極は互いに同時に形成される
ことを特徴とする半導体装置。 - 請求項6において、
前記ダイオードの前記フィールド酸化膜の長さは前記LDMOSトランジスタのフィールド酸化膜より短い
ことを特徴とする半導体装置。 - 請求項6において、
前記ダイオードの前記PN接合から前記フィールド酸化膜までの長さが1.7μm以上である
ことを特徴とする半導体装置。 - 請求項6において、
前記第1電極を有する領域および前記第2電極を有する領域のいずれか一方に対し2つ以上のドリフト領域と対となる電極を有する領域を含むことによりマルチチャネル構造を成す
ことを特徴とする半導体装置。 - 請求項6において、
前記半導体基板はシリコン層内部に絶縁層が形成されて成るSOI基板である
ことを特徴とする半導体装置。 - 第1電極と、前記第1電極とは異なる第2電極とを端子とするダイオードが半導体基板上に形成されて成る半導体装置の製造方法であって、
(a)第1導電型の前記半導体基板を用意する工程と、
(b)前記半導体基板上に前記第1導電型とは反対の導電型である第2導電型の低濃度拡散領域を形成する工程と、
(c)前記低濃度拡散領域の表面上に前記第1導電型と前記第2導電型との接触によって成るPN接合にまたがってゲート酸化膜を形成する工程と、
(d)前記ゲート酸化膜の上部にゲート電極を形成する工程と、
(e)前記半導体基板より不純物濃度の高い前記第1導電型の第1高濃度拡散領域を形成する工程と、
(f)前記低濃度拡散領域より不純物濃度の高い前記第2導電型の第2高濃度拡散領域を形成する工程と、
(g)前記第1高濃度拡散領域と電気的に接続されるように第1電極を形成する工程と、
(h)前記ゲート電極および前記第2高濃度拡散領域と電気的に接続されるように第2電極を形成する工程と
を有することを特徴とする半導体装置の製造方法。 - 請求項11において、
(i)前記半導体基板の表面上にフィールド酸化膜を形成する工程
を更に有し、
前記(d)の工程は、前記ゲート電極を前記ゲート酸化膜と前記フィールド酸化膜とにまたがって両者の上部に形成する工程である
ことを特徴とする半導体装置の製造方法。 - 請求項12において、
前記ダイオードの前記PN接合から前記フィールド酸化膜までの長さが1.7μm以上である
ことを特徴とする半導体装置の製造方法。 - 請求項12において、
前記第1電極を有する領域および前記第2電極を有する領域のいずれか一方に対し2つ以上のドリフト領域と対となる電極を有する領域を含むことによりマルチチャネル構造を成す
ことを特徴とする半導体装置の製造方法。 - 請求項12において、
前記半導体基板はシリコン層内部に絶縁層が形成されて成るSOI基板である
ことを特徴とする半導体装置の製造方法。 - 請求項12において、
前記第1導電型の半導体領域の表面層に形成される前記第2導電型のウェル領域と、前記ウェル領域とは離して選択的に前記半導体領域の表面層に形成される前記第1導電型のドレイン領域と、前記ウェル領域の表面層に形成される前記第2導電型のソース領域と、前記ウェル領域に対しゲート酸化膜を介して配設されるゲート電極と、前記ウェル領域上の前記第2導電型のウェル給電領域および前記ソース領域と接触するソース電極とを備えて成るLDMOSトランジスタを前記ダイオードと共に共通の前記半導体基板上に一体に形成する半導体装置の製造方法であって、
前記(b)の工程は、前記低濃度拡散領域を前記半導体基板上に前記LDMOSトランジスタの前記ウェル領域と同時に形成する工程であり、
前記(e)の工程は、前記第1高濃度拡散領域を前記LDMOSトランジスタの前記ドレイン領域と同時に形成する工程であり、
前記(f)の工程は、前記第2高濃度拡散領域を前記LDMOSトランジスタの前記ウェル給電領域と同時に形成する工程であり、
前記(c)、前記(d)、および前記(i)の各工程は、互いに同時に実行される
ことを特徴とする半導体装置の製造方法。 - 請求項16において、
前記ダイオードの前記フィールド酸化膜の長さは前記LDMOSトランジスタのフィールド酸化膜より短い
ことを特徴とする半導体装置の製造方法。 - 請求項16において、
前記ダイオードの前記PN接合から前記フィールド酸化膜までの長さが1.7μm以上である
ことを特徴とする半導体装置の製造方法。 - 請求項16において、
前記第1電極を有する領域および前記第2電極を有する領域のいずれか一方に対し2つ以上のドリフト領域と対となる電極を有する領域を含むことによりマルチチャネル構造を成す
ことを特徴とする半導体装置の製造方法。 - 請求項16において、
前記半導体基板はシリコン層内部に絶縁層が形成されて成るSOI基板である
ことを特徴とする半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009281116A JP5460279B2 (ja) | 2009-12-11 | 2009-12-11 | 半導体装置およびその製造方法 |
US12/962,631 US8546213B2 (en) | 2009-12-11 | 2010-12-07 | Method of manufacturing semiconductor device having high voltage ESD protective diode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009281116A JP5460279B2 (ja) | 2009-12-11 | 2009-12-11 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011124397A true JP2011124397A (ja) | 2011-06-23 |
JP5460279B2 JP5460279B2 (ja) | 2014-04-02 |
Family
ID=44141954
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009281116A Expired - Fee Related JP5460279B2 (ja) | 2009-12-11 | 2009-12-11 | 半導体装置およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8546213B2 (ja) |
JP (1) | JP5460279B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016508671A (ja) * | 2013-01-30 | 2016-03-22 | マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated | Esd自己保護を有するdmos半導体デバイスおよびそれを備えたlinバスドライバ |
WO2017069772A1 (en) * | 2015-10-23 | 2017-04-27 | Hewlett Packard Enterprise Development Lp | Electrostatic discharge absorption using resistive random-access memory |
JP2017174858A (ja) * | 2016-03-18 | 2017-09-28 | 富士電機株式会社 | 半導体装置 |
JP2019047682A (ja) * | 2017-09-05 | 2019-03-22 | 富士電機株式会社 | 半導体集積回路 |
JP2019145659A (ja) * | 2018-02-20 | 2019-08-29 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011238771A (ja) * | 2010-05-11 | 2011-11-24 | Hitachi Ltd | 半導体装置 |
US9040384B2 (en) | 2012-10-19 | 2015-05-26 | Freescale Semiconductor, Inc. | High voltage diode |
US9059008B2 (en) | 2012-10-19 | 2015-06-16 | Freescale Semiconductor, Inc. | Resurf high voltage diode |
KR102016986B1 (ko) * | 2013-01-25 | 2019-09-02 | 삼성전자주식회사 | 엘디모스 트랜지스터 기반의 다이오드 및 이를 포함하는 정전기 방전 보호 회로 |
CN112242355A (zh) * | 2019-07-17 | 2021-01-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
CN112736124B (zh) * | 2020-12-28 | 2023-10-27 | 矽力杰半导体技术(杭州)有限公司 | Esd保护器件 |
CN114122186B (zh) * | 2021-11-29 | 2024-05-14 | 中国电子科技集团公司第四十四研究所 | 一种像元边缘低电场强度的硅光电倍增管及其制造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000022175A (ja) * | 1998-06-30 | 2000-01-21 | Toshiba Corp | 高耐圧半導体装置 |
JP2005175397A (ja) * | 2003-12-15 | 2005-06-30 | Matsushita Electric Ind Co Ltd | 半導体保護装置 |
JP2005209983A (ja) * | 2004-01-26 | 2005-08-04 | Mitsubishi Electric Corp | 半導体装置 |
JP2007027228A (ja) * | 2005-07-13 | 2007-02-01 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3447884B2 (ja) | 1995-03-15 | 2003-09-16 | 株式会社東芝 | 高耐圧半導体素子 |
US5969400A (en) | 1995-03-15 | 1999-10-19 | Kabushiki Kaisha Toshiba | High withstand voltage semiconductor device |
JP3275850B2 (ja) | 1998-10-09 | 2002-04-22 | 日本電気株式会社 | 高耐圧ダイオードとその製造方法 |
US6657240B1 (en) * | 2002-01-28 | 2003-12-02 | Taiwan Semiconductoring Manufacturing Company | Gate-controlled, negative resistance diode device using band-to-band tunneling |
US7056761B1 (en) * | 2003-03-14 | 2006-06-06 | National Semiconductor Corporation | Avalanche diode with breakdown voltage controlled by gate length |
JP2006024601A (ja) * | 2004-07-06 | 2006-01-26 | Seiko Instruments Inc | 電界効果型mosトランジスタ |
US7466006B2 (en) * | 2005-05-19 | 2008-12-16 | Freescale Semiconductor, Inc. | Structure and method for RESURF diodes with a current diverter |
KR100887017B1 (ko) * | 2007-05-18 | 2009-03-04 | 주식회사 동부하이텍 | 수평형 디모스 소자의 구조 및 그 제조 방법 |
JP4822292B2 (ja) * | 2008-12-17 | 2011-11-24 | 三菱電機株式会社 | 半導体装置 |
-
2009
- 2009-12-11 JP JP2009281116A patent/JP5460279B2/ja not_active Expired - Fee Related
-
2010
- 2010-12-07 US US12/962,631 patent/US8546213B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000022175A (ja) * | 1998-06-30 | 2000-01-21 | Toshiba Corp | 高耐圧半導体装置 |
JP2005175397A (ja) * | 2003-12-15 | 2005-06-30 | Matsushita Electric Ind Co Ltd | 半導体保護装置 |
JP2005209983A (ja) * | 2004-01-26 | 2005-08-04 | Mitsubishi Electric Corp | 半導体装置 |
JP2007027228A (ja) * | 2005-07-13 | 2007-02-01 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016508671A (ja) * | 2013-01-30 | 2016-03-22 | マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated | Esd自己保護を有するdmos半導体デバイスおよびそれを備えたlinバスドライバ |
WO2017069772A1 (en) * | 2015-10-23 | 2017-04-27 | Hewlett Packard Enterprise Development Lp | Electrostatic discharge absorption using resistive random-access memory |
JP2017174858A (ja) * | 2016-03-18 | 2017-09-28 | 富士電機株式会社 | 半導体装置 |
JP2019047682A (ja) * | 2017-09-05 | 2019-03-22 | 富士電機株式会社 | 半導体集積回路 |
JP2019145659A (ja) * | 2018-02-20 | 2019-08-29 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US8546213B2 (en) | 2013-10-01 |
US20110140199A1 (en) | 2011-06-16 |
JP5460279B2 (ja) | 2014-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5460279B2 (ja) | 半導体装置およびその製造方法 | |
US8569836B2 (en) | Semiconductor device | |
JP4772843B2 (ja) | 半導体装置及びその製造方法 | |
JP5172654B2 (ja) | 半導体装置 | |
KR101578782B1 (ko) | 전력 반도체 소자 | |
KR101847227B1 (ko) | Esd 트랜지스터 | |
CN108807364B (zh) | 静电放电保护装置、电路及其制作方法 | |
JP2008078654A (ja) | 半導体素子及びその製造方法 | |
KR101015531B1 (ko) | 정전기 보호 소자 및 그 제조 방법 | |
KR101596235B1 (ko) | 와이드 갭 반도체장치 | |
CN109923663B (zh) | 半导体装置 | |
JP2007335441A (ja) | 静電破壊保護装置 | |
JP2009059949A (ja) | 半導体装置、および、半導体装置の製造方法 | |
JP2010192693A (ja) | 半導体装置及びその製造方法 | |
KR102255545B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
JP6381067B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2008084996A (ja) | 高耐圧トランジスタ、これを用いた半導体装置及び高耐圧トランジスタの製造方法 | |
US9691752B1 (en) | Semiconductor device for electrostatic discharge protection and method of forming the same | |
JP5399650B2 (ja) | 半導体装置 | |
CN102856317B (zh) | Esd保护元件 | |
JP2009032968A (ja) | 半導体装置及びその製造方法 | |
CN108352325B (zh) | 场效应晶体管和半导体器件 | |
US20140167207A1 (en) | Semiconductor device | |
JP2011100933A (ja) | 半導体装置 | |
CN105990335B (zh) | 经图案化而具有静电放电保护的晶体管以及制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120711 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130627 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130709 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130830 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131217 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140114 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5460279 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |