JP2011120440A - 電力変換装置 - Google Patents

Abstract

【課題】体積的な課題とコスト的な課題を同時に解消しつつ雑音端子電圧を低減することができる電力変換装置を提供する。
【解決手段】交流電源１１から入力される交流電力を直流電力に変換する整流回路１２を有し、前記整流回路は、整流素子１５ａ，１５ｂと半導体スイッチング素子１６ａ，１６ｂとを直列に接続した直列回路１７，１８を正極側ライン及び負極側ライン間に入力交流の相数分並列に接続した構成を有し、各直列回路１７，１８の前記整流素子及び半導体スイッチング素子の接続点でなる交流入力点に前記交流電源１１がインダクタンス素子１９ａ，１９ｂを介して接続され、前記各直列回路の前記交流入力点のそれぞれと、大地電位となる点との間をスイッチ手段２１，２２及びコンデンサ２３，２４を直列に接続したノイズ抑制直列回路２５，２６を介して接続した。
【選択図】図１

Description

本発明は、半導体スイッチング素子を用いた電力変換装置に関する。

この種の電力変換装置としては、例えば、図８に示す構成が知られている。
この図８に示す電力変換装置は、単相の交流電源１０１と、この交流電源１０１の交流出力電力を直流電力に変換する整流回路１０２と、この整流回路１０２の正極側ラインＬｐ及び負極側ラインＬｎから出力される直流電力を平滑化する平滑用コンデンサ１０３と、正極側ラインＬｐ及び負極側ラインＬｎ間に接続された直流負荷１０４とを備えている。

整流回路１０２は、正極側ラインＬｐ及び負極側ラインＬｎ間に、整流素子としてのダイオード１０５ａ，１０５ｂと例えば半導体スイッチング素子としてのＭＯＳＦＥＴ１０６ａ，１０６ｂとをそれぞれ直列に接続した直列回路１０７及び１０８が並列に接続された構成を有する。ここで、ＭＯＳＦＥＴ１０６ａ及び１０６ｂの夫々は、内部に寄生ダイオードを持つため、逆方向電流に対してはゲート電圧にかかわらず常に導通状態となる。

そして、各直列回路１０５及び１０６のダイオード１０５ａ及び１０５ｂとＭＯＳＦＥＴ１０６ａ及び１０６ｂとの接続点でなる交流入力点Ｐｉａ及びＰｉｂがそれぞれリアクトル１０９ａ及び１０９ｂを介して交流電源１０１に接続されている。
また、交流電源１０１の出力側とリアクトル１０９ａ及び１０９ｂとを結ぶ電源ラインＬａ及びＬｂ間に、ノイズフィルタを構成する接地コンデンサ１１０ａ及び１１０ｂの直列回路が接続され、これら接地コンデンサ１１０ａ及び１１０ｂの接続点が大地電位Ｇに接続されている。

この図８に示す電力変換装置では、整流回路１０２に入力される交流電源１０１の交流入力電流Ｉｉｎを、交流入力電圧Ｖｉｎと位相の等しい正弦波波形としつつ、直流出力電圧Ｅｄを交流入力電圧Ｖｉｎのピーク値より高い所望の値に保つ機能を有する。
これらの機能を実現するための動作を以下に説明する。
例えば交流入力電圧Ｖｉｎが正極性の場合、ＭＯＳＦＥＴ１０６ａをオン状態とすると、交流電源１０１から電源ラインＬａ、リアクトル１０９ａ、ＭＯＳＦＥＴ１０６ａ、ＭＯＳＦＥＴ１０６ｂ、リアクトル１０９ｂ、電源ラインＬｂを介して交流電源１０１に戻る経路で電流が流れる。このため、交流電源１０１の電圧がリアクトル１０９ａ及び１０９ｂに１／２ずつかかり交流入力電流Ｉｉｎは増加する。

この状態でＭＯＳＦＥＴ１０６ａをオフ状態とすると、交流電源１０１から電源ラインＬａ、リアクトル１０９ａ、ダイオード１０５ａ、平滑用コンデンサ１０３、ＭＯＳＦＥＴ１０６ｂ、リアクトル１０９ｂ、電源ラインＬｂを介して交流電源１０１に戻る経路で電流が流れる。このとき、リアクトル１０９ａ及び１０９ｂには、直流出力電圧Ｅｄと交流入力電圧Ｖｉｎとの差電圧が１／２ずつ印加されるが、回路の動作により、直流出力電圧Ｅｄは交流入力電圧Ｖｉｎのピーク値より高く保たれているので、交流入力電流Ｉｉｎは減少する。

したがって、ＭＯＳＦＥＴ１０６ａのオンとオフの時比率すなわちデューティ比を制御することにより、交流入力電流Ｉｉｎの波形と大きさを任意に制御できる。これにより交流入力電流Ｉｉｎの波形を正弦波（ここではリップル分は無視する）とし、また、負荷電力に応じて交流入力電流Ｉｉｎの振幅を制御することで直流出力電圧Ｅｄを所望の値に保つ。

交流入力電圧Ｖｉｎが負極性の場合は、ＭＯＳＦＥＴ１０６ｂのオン・オフ動作により同様の動作を行う。ここで、交流入力電圧Ｖｉｎが正（ＭＯＳＦＥＴ１０６ａがオン・オフ動作）の際はＭＯＳＦＥＴ１０６ｂが、交流入力電圧Ｖｉｎが負（ＭＯＳＦＥＴ１０６ｂがオン・オフ動作）の際はＭＯＳＦＥＴ１０６ａがそれぞれゲート信号に関わらず逆方向導通状態となる。

一般に、このようなスイッチングによる電力変換装置は、スイッチングの度に電位の変動があり、それに起因するノイズを発生する。このノイズは、ノイズフィルタとしての接地コンデンサ１１０ａ及び１１０ｂによって外部に流出することが防止される。ここで、交流入力電圧Ｖｉｎの中性点電位を大地電位Ｇとすると、接地コンデンサ１１０ａ及び１１０ｂの電圧はそれぞれＶｉｎ／２となる。スイッチングに伴う各点の大地電位Ｇに対する電位の変化を図９に示す。ＭＯＳＦＥＴ１０６ａ及び１０６ｂがオン状態となっているタイミングでは、接地コンデンサ１１０ａ及び１１０ｂの両端のＵ点及びＶ点間が短絡され、前述したようにリアクトル１０９ａ及び１０９ｂの両端電圧ＶＬ１及びＶＬ２はＶＬ１＝ＶＬ２＝Ｖｉｎ／２となる。ここで、Ｕ点電位は＋Ｖｉｎ／２、Ｖ点電位は−Ｖｉｎ／２であるので、交流入力点Ｐｉａ及びＰｉｂの電位は０Ｖとなる。この電位はＭＯＳＦＥＴ１０６ａ及び１０６ｂが導通しているので、平滑用コンデンサ１０３の負側のＮ点電位とも等しいため、Ｎ点電位は０Ｖ、平滑用コンデンサ１０３の正側のＰ点電位はＮ点電位＋直流出力電圧Ｅｄであるため直流出力電圧Ｅｄとなる。

一方、交流入力電圧Ｖｉｎが負でＭＯＳＦＥＴ１０６ａがオフしたタイミングでは交流入力点Ｐｉａの電位はＰ点電位と、交流入力点Ｐｉｂの電位はＮ点電位とそれぞれ等しくなる。このため、接地コンデンサ１１０ａ，１１０ｂの両端のＵ−Ｖ間には直流出力電圧Ｅｄが印加されるので、ＶＬ１＝ＶＬ２＝（Ｖｉｎ−Ｅｄ）／２となる。したがって、Ｐｉａ点電位（＝Ｐ点電位）はＶｉｎ／２−（Ｖｉｎ−Ｅｄ）／２＝＋Ｅｄ／２となり、Ｐｉｂ点電位は−Ｖｉｎ／２＋（Ｖｉｎ−Ｅｄ）／２＝−Ｅｄ／２となる。すなわち、Ｐｉａ点の電位は＋Ｅｄ／２変動し、Ｐｉｂ点、Ｐ点及びＮ点の電位は−Ｅｄ／２変動する。

交流入力電流Ｉｉｎが負でＭＯＳＦＥＴ１０６ｂがオフしたタイミングでは同様の動作により、Ｐｉｂ点の電位が＋Ｅｄ／２変動し、Ｐｉａ点、Ｐ点及びＮ点の電位は−Ｅｄ／２変動する。また、ＭＯＳＦＥＴ１０６ａ及び１０６ｂか再びオン状態となると、逆向きの電位変動が発生する。
ところで、図８に示す従来例にあっては、各点と装置のフレームＦＧ間には意図しない寄生キャパシタンス１１１〜１１４が存在する。フレームＦＧは安全上の理由により接地されるため、寄生キャパシタンス１１１〜１１４は対地キャパシタンスとして作用する。上述の電位変動により各々の寄生キャパシタンスに電流が流れ、これらが接地コンデンサ１１０ａ及び１１０ｂを介して図８に示す電流Ｉｅが回路内を循環する。この際、接地コンデンサ１１０ａ及び１１０ｂには高周波の電圧、所謂雑音端子電圧が発生する。

この雑音端子電圧は、交流電源１０１に接続される他の機器に悪影響を与えないように制限する必要がある。最も単純な方法は、接地コンデンサ１１０ａ及び１１０ｂのキャパシタンスを大きくすることであるが、これらは高周波電流だけではなく、交流入力電圧Ｖｉｎによる低周波電流も漏洩電流として流すため、キャパシタンスが大きすぎると漏電ブレーカのトリップ等を引き起こす等の問題を生じる。その他、良く知られた方法としては、装置と電源の間にコモンモードチョークコイルを介挿するものがあるが、コモンモードチョークコイルは主回路電流を流す都合上、外形が大きなものになることを避けることができない。このため、電力変換装置の小形化の妨げとなり、さらにはコスト増加の要因となる。

これに対して、スイッチング手段を用いたノイズ抑制方法としては、例えばノイズ検出手段で検出されたノイズ電流に対し、これと逆向きの電流を発生するスイッチ素子からなる電流供給回路を平滑用コンデンサに接続されたエネルギー回生用トランスを用いた電圧クランプ回路と大地電位Ｇ間に接続して、ノイズを抑制するノイズ低減装置が知られている（例えば、特許文献１参照）。

また、他のノイズ抑制方法としては、インバータやモータジェネレータを含む高圧系部品と車両アースとの間の固有の浮遊容量と直列に静電容量を接続し、この静電容量と並列に接続スイッチを接続し、この接続スイッチを、負荷を駆動する際にオン状態とし、非駆動状態でオフ状態に制御する電動車両が知られている（例えば、特許文献２参照）。

特開２００２−１１９０６５号公報 特開２００９−３３８９１号公報

しかしながら、上記特許文献１に記載された従来例にあっては、ノイズをキャンセルするための電流をスイッチング手段自らが作り出す必要があるため、スイッチング手段は極めて高速のものである必要があり、同時に高速の制御を必要とする上、構成が複雑となるという未解決の課題がある。
また、上記特許文献２に記載された従来例にあっては、装置全体の外部との接続状態に応じて対地キャパシタンスを変えて、装置の電位変動と漏洩電流の大小を調整するものであって、装置全体の外部との接続状態が一定である場合には適用することができず、さらにノイズ源となる装置が動作している際の漏洩電流を減らすことができないという未解決の課題がある。
そこで、本発明は、上述した従来例の未解決の課題に着目してなされたものであり、体積的な課題とコスト的な課題を同時に解消しつつ雑音端子電圧を低減することができる電力変換装置を提供することを目的としている。

上記目的を達成するために、本発明の一の形態に係る電力変換装置は、交流電源と、該交流電源から入力される交流電力を直流電力に変換する整流回路とを有し、前記整流回路は、整流素子と半導体スイッチング素子とを直列に接続した直列回路を正極側ライン及び負極側ライン間に入力交流の相数分並列に接続した構成を有し、各直列回路の前記整流素子及び半導体スイッチング素子の接続点でなる交流入力点に前記交流電源がインダクタンス素子を介して接続された電力変換装置であって、前記各直列回路の前記交流入力点のそれぞれと、大地電位となる点との間をスイッチ手段及びコンデンサを直列に接続したノイズ抑制直列回路を介して接続し、前記半導体スイッチング素子が高周波でスイッチングするタイミングで、当該半導体スイッチング素子に接続された前記ノイズ抑制直列回路の前記スイッチ手段をオン状態に制御し、他のタイミングで当該スイッチ手段をオフ状態に制御することを特徴としている。

また、本発明の他の形態に係る電力変換装置は、前記ノイズ抑制直列回路が、前記スイッチ手段と並列に接続された抵抗を有し、該抵抗の抵抗値を、前記コンデンサが前記交流入力点の交流入力電力の周波数に対して示すインピーダンスよりも十分小さく、且つ前記半導体スイッチング素子のスイッチング周波数に対して示すインピーダンスよりも十分大きくなるように設定したことを特徴としている。

さらに、本発明の他の形態に係る電力変換装置は、直流入力電力を交流電力に変換するインバータ回路を有し、前記インバータ回路は、複数の半導体スイッチング素子を直列に接続したスイッチングアームを正極側ライン及び負極側ライン間に出力する交流電力の相数分並列に接続した構成を有し、前記各スイッチングアームの交流出力点がインダクタンス素子を介して交流出力端に接続された電力変換装置であって、前記各スイッチングアームの交流出力点のそれぞれと、大地電位となる点との間をスイッチ手段及びコンデンサを直列に接続したノイズ抑制直列回路を介して接続し、前記半導体スイッチング素子が高周波でスイッチングするタイミングで、当該半導体スイッチング素子に接続された前記ノイズ抑制直列回路の前記スイッチ手段をオン状態に制御し、他のタイミングで当該スイッチ手段をオフ状態に制御することを特徴としている。

また、本発明の他の形態に係る電力変換装置は、前記ノイズ抑制直列回路は、前記スイッチ手段と並列に接続された抵抗を有し、該抵抗の抵抗値を、前記コンデンサが前記交流出力点の交流出力電力の周波数に対して示すインピーダンスよりも十分小さく、且つ前記半導体スイッチング素子のスイッチング周波数に対して示すインピーダンスよりも十分大きくなるように設定したことを特徴としている。

また、本発明の他の形態に係る電力変換装置は、前記スイッチ手段は、前記各スイッチングアームへの接続点を、オン・オフ制御の基準電位とした補助半導体スイッチング素子を備え、該補助半導体スイッチング素子のオン・オフ制御端子を、コンデンサを介して前記直流電力の正極側及び負極側の何れか一方に接続したことを特徴としている。
また、本発明の他の形態に係る電力変換装置は、前記スイッチ手段は、順方向電流のオン・オフ制御が可能で、且つ逆方向電流に対しては常に導通状態となる補助半導体スイッチング素子で構成されていることを特徴としている。
また、本発明の他の形態に係る電力変換装置は、上記補助半導体スイッチング素子は、前記各スイッチングアームへの接続点を、オン・オフ制御の基準電位とし、オン・オフ制御端子を、コンデンサを介して前記直流電力の正極側及び負極側の何れか一方に接続したことを特徴としている。

本発明によれば、半導体スイッチング素子の動作に応じて接地コンデンサを追加することにより、大地電位に対して正に振れる点の対地キャパシタンスと、大地電位に対して負に振れる点の対地キャパシタンスを等しくし、それぞれの高周波漏洩電流をキャンセルするようにして、大形のノイズ対策部品を設けることなく雑音端子電圧を抑制することができるという効果を有する。

本発明の第１の実施形態を示す電力変換装置の回路図である。 第１の実施形態の動作の説明に供する波形図である。 本発明の第２の実施形態を示す電力変換装置の回路図である。 本発明の第３の実施形態を示す電力変換装置の回路図である。 本発明の第４の実施形態を示す電力変換装置の回路図である。 本発明に適用し得るスイッチ回路の具体的構成を示す回路図である。 図６のスイッチ回路の変形例を示す回路図である。 従来の電力変換装置を示す回路図である。 従来の電力変換装置の動作の説明に供する信号波形図である。

以下、本発明の実施の形態を図面に基づいて説明する。
図１は本発明の第１の実施形態の電力変換装置を示す回路図であり、図中、１０は直流負荷を駆動する電力変換装置である。この電力変換装置１０は、例えば単相の交流電源１１と、この交流電源１１の交流出力電力を直流電力に変換する整流回路１２と、この整流回路１２の正極側ラインＬｐ及び負極側ラインＬｎから出力される直流電力を平滑化する平滑用コンデンサ１３と、正極側ラインＬｐ及び負極側ラインＬｎ間に接続された直流負荷１４とを備えている。

整流回路１２は、正極側ラインＬｐ及び負極側ラインＬｎ間に、整流素子としてのダイオード１５ａ，１５ｂと例えば半導体スイッチング素子としてのＭＯＳＦＥＴ１６ａ，１６ｂとをそれぞれ直列に接続した直列回路１７及び１８が並列に接続された構成を有する。ここで、ＭＯＳＦＥＴ１６ａ及び１６ｂの夫々は、内部に寄生ダイオードを持つため、逆方向電流に対してはゲート電圧にかかわらず常に導通状態となる。
そして、各直列回路１７及び１８のダイオード１５ａ及び１５ｂとＭＯＳＦＥＴ１６ａ及び１６ｂとの接続点でなる交流入力点Ｐｉａ及びＰｉｂがそれぞれリアクトル１９ａ及び１９ｂを介して交流電源１０１に接続されている。

また、交流電源１１の出力側とリアクトル１９ａ及び１９ｂとを結ぶ電源ラインＬａ及びＬｂ間に、ノイズフィルタを構成する接地コンデンサ２０ａ及び２０ｂの直列回路が接続され、これら接地コンデンサ２０ａ及び２０ｂの接続点が大地電位Ｇに接続されている。
以上の構成は前述した従来例の構成と同様であるが、本発明では、整流回路１２における直列回路１７及び１８の交流入力点Ｐｉａ及びＰｉｂと大地電位Ｇとの間にそれぞれスイッチ手段としてのスイッチ回路２１及び２２とコンデンサ２３及び２４とで構成されるノイズ抑制直列回路２５及び２６が接続されている。

ここで、スイッチ回路２１及び２２のそれぞれは、例えば２個のＭＯＳＦＥＴを逆方向直列に接続して構成されている。また、コンデンサ２３のキャパシタンスは、交流入力点Ｐｉａと大地電位Ｇとの間に存在する寄生キャパシタンス３１とコンデンサ２３のキャパシタンスとを加算した値が、交流入力点Ｐｉｂと大地電位との間に存在する寄生キャパシタンス３２と平滑用コンデンサ１３の正極側ラインＬｐの接続点であるＰ点と大地電位Ｇとの間に存在する寄生キャパシタンス３３と平滑用コンデンサ１３の負極側ラインＬｎの接続点であるＮ点と大地電位Ｇとの間に存在する寄生キャパシタンス３４とを加算した値と等しくなるように設定されている。さらに、コンデンサ２４のキャパシタンスは、交流入力点Ｐｉｂと大地電位Ｇとの間に存在する寄生キャパシタンス３２とコンデンサ２４のキャパシタンスとを加算した値が、交流入力点Ｐｉａと大地電位との間に存在する寄生キャパシタンス３１と平滑用コンデンサ１３の正極側ラインＬｐの接続点であるＰ点と大地電位Ｇとの間に存在する寄生キャパシタンス３３と平滑用コンデンサ１３の負極側ラインＬｎの接続点であるＮ点と大地電位Ｇとの間に存在する寄生キャパシタンス３４とを加算した値と等しくなるように設定されている。

この図１に示す電力変換装置では、整流回路１２に入力される交流電源１１の交流入力電流Ｉｉｎを、交流入力電圧Ｖｉｎと位相の等しい正弦波波形としつつ、直流出力電圧Ｅｄを交流入力電圧Ｖｉｎのピーク値より高い所望の値に保つ機能を有する。
そして、ＭＯＳＦＥＴ１６ａ及び１６ｂとスイッチ回路２１及び２２とが制御装置４０によってオン・オフ制御される。

次に、上記第１の実施形態の動作を図２に示す信号波形図を用いて説明する。
例えば交流入力電圧Ｖｉｎが、図２（ａ）の区間Ｔ１で示すように、正極性の場合、ＭＯＳＦＥＴ１６ａをオン状態とすると、交流電源１１から電源ラインＬａ、リアクトル１９ａ、ＭＯＳＦＥＴ１６ａ、ＭＯＳＦＥＴ１６ｂ、リアクトル１９ｂ、電源ラインＬｂを介して交流電源１１に戻る経路で電流が流れる。このため、交流電源１１の電圧がリアクトル１９ａ及び１９ｂに１／２ずつかかり交流入力電流Ｉｉｎは増加する。

この状態でＭＯＳＦＥＴ１６ａをオフ状態とすると、交流電源１１から電源ラインＬａ、リアクトル１９ａ、ダイオード１５ａ、平滑用コンデンサ１３、ＭＯＳＦＥＴ１６ｂ、リアクトル１９ｂ、電源ラインＬｂを介して交流電源１１に戻る経路で電流が流れる。このとき、リアクトル１９ａ及び１９ｂには、直流出力電圧Ｅｄと交流入力電圧Ｖｉｎとの差電圧が１／２ずつ印加されるが、回路の動作により、直流出力電圧Ｅｄは交流入力電圧Ｖｉｎのピーク値より高く保たれているので、交流入力電流Ｉｉｎは減少する。

したがって、ＭＯＳＦＥＴ１６ａのオンとオフの時の比率すなわちデューティ比を制御することにより、交流入力電流Ｉｉｎの波形と大きさを任意に制御できる。これにより交流入力電流Ｉｉｎの波形を正弦波（ここではリップル分は無視する）とし、また、負荷電力に応じて交流入力電流Ｉｉｎの振幅を制御することで直流出力電圧Ｅｄを所望の値に保つ。

交流入力電圧Ｖｉｎが負極性の場合は、図２（ａ）の区間Ｔ２で示すように、ＭＯＳＦＥＴ１６ｂのオン・オフ動作により同様の動作を行う。ここで、交流入力電圧Ｖｉｎが正（ＭＯＳＦＥＴ１６ａがオン・オフ動作）の際はＭＯＳＦＥＴ１６ｂが、交流入力電圧Ｖｉｎが負（ＭＯＳＦＥＴ１６ｂがオン・オフ動作）の際はＭＯＳＦＥＴ１６ａがそれぞれゲート信号に関わらず逆方向導通状態となる。

一般に、このようなスイッチングによる電力変換装置は、スイッチングの度に電位の変動があり、それに起因するノイズを発生する。このノイズは、ノイズフィルタとしての接地コンデンサ２０ａ及び２０ｂによって外部に流出することが防止される。ここで、交流入力電圧Ｖｉｎの中性点電位を大地電位Ｇとすると、接地コンデンサ２０ａ及び２０ｂの電圧はそれぞれＶｉｎ／２となる。スイッチングに伴う各点の大地電位Ｇに対する電位の変化を図２（ｂ）〜（ｇ）に示す。

ＭＯＳＦＥＴ１６ａ及び１６ｂがオン状態となっているタイミングでは、接地コンデンサ２０ａ及び２０ｂの両端のＵ点及びＶ点間が短絡され、前述したようにリアクトル１９ａ及び１９ｂの両端電圧ＶＬ１及びＶＬ２はＶＬ１＝ＶＬ２＝Ｖｉｎ／２となる。ここで、Ｕ点電位は＋Ｖｉｎ／２、Ｖ点電位は−Ｖｉｎ／２であるので、交流入力点Ｐｉａ及びＰｉｂの電位は０Ｖとなる。この電位はＭＯＳＦＥＴ１６ａ及び１６ｂが導通しているので、平滑用コンデンサ１３の負側のＮ点電位とも等しいため、Ｎ点電位は０Ｖ、平滑用コンデンサ１３の正側のＰ点電位はＮ点電位＋直流出力電圧Ｅｄであるため直流出力電圧Ｅｄとなる。

一方、交流入力電圧Ｖｉｎが負でＭＯＳＦＥＴ１６ａがオフしたタイミングでは交流入力点Ｐｉａの電位はＰ点電位と、交流入力点Ｐｉｂの電位はＮ点電位とそれぞれ等しくなる。このため、接地コンデンサ２０ａ，２０ｂの両端のＵ−Ｖ間には直流出力電圧Ｅｄが印加されるので、ＶＬ１＝ＶＬ２＝（Ｖｉｎ−Ｅｄ）／２となる。したがって、Ｐｉａ点電位（＝Ｐ点電位）はＶｉｎ／２−（Ｖｉｎ−Ｅｄ）／２＝＋Ｅｄ／２となり、Ｐｉｂ点電位は−Ｖｉｎ／２＋（Ｖｉｎ−Ｅｄ）／２＝−Ｅｄ／２となる。すなわち、Ｐｉａ点の電位は＋Ｅｄ／２変動し、Ｐｉｂ点、Ｐ点及びＮ点の電位は−Ｅｄ／２変動する。
交流入力電流Ｉｉｎが負でＭＯＳＦＥＴ１６ｂがオフしたタイミングでは同様の動作により、Ｐｉｂ点の電位が＋Ｅｄ／２変動し、Ｐｉａ点、Ｐ点及びＮ点の電位は−Ｅｄ／２変動する。また、ＭＯＳＦＥＴ１６ａ及び１６ｂか再びオン状態となると、逆向きの電位変動が発生する。

そして、交流入力電圧Ｖｉｎが、図２（ａ）の区間Ｔ１で示すように、正極性であるときには、ＭＯＳＦＥＴ１６ａを高周波でオン・オフ動作させる高周波スイッチング状態となる。この場合には、スイッチ回路２１をオン状態に制御する。これによって、交流入力点Ｐｉａと大地電位Ｇとの間に存在する寄生キャパシタンス３１と並列にコンデンサ２３を介挿することになる。このときのコンデンサ２３の電位は図２（ｆ）に示すように交流入力点Ｐｉａの電位と等しくなる。このため、ＭＯＳＦＥＴ１６ａがオフする際に正に振れる点の対地キャパシタンスと、負に振れる点の電位の対地キャパシタンスとが等しくなるので、これらを介してフレームＦＧに流れる電流が互いにキャンセルし合う。すなわち、寄生キャパシタンス電流は、フレームＦＧを介し、電力変換装置１内部で循環するのみで、外部に流出しなくなり、雑音端子電圧を抑制することができる。

同様に、交流入力電圧Ｖｉｎが、図２（ａ）の区間Ｔ２で示すように、負極性であるときには、ＭＯＳＦＥＴ１６ｂを高周波でオン・オフ動作させる高周波スイッチング状態とする。この場合には、スイッチ回路２２をオン状態に制御する。これによって、交流入力点Ｐｉｂと大地電位Ｇとの間に存在する寄生キャパシタンス３２と並列にコンデンサ２４を介挿することになる。このときのコンデンサ２４の電位は図２（ｇ）に示すように交流入力点Ｐｉｂの電位と等しくなる。このため、ＭＯＳＦＥＴ１６ｂがオフする際に正に振れる点の対地キャパシタンスと、負に振れる点の電位の対地キャパシタンスとが等しくなるので、これらを介してフレームＦＧに流れる電流が互いにキャンセルし合う。すなわち、寄生キャパシタンス電流は、フレームＦＧを介し、電力変換装置１内部で循環するのみで、外部に流出しなくなり、雑音端子電圧を抑制することができる。

このように、スイッチ回路２１及び２２は交流入力電圧Ｖｉｎの半波毎に交互にオン状態とすることにより雑音端子電圧を抑制することができるので、これらスイッチ回路２１及び２２の高周波スイッチング能力は不要であり、スイッチ回路２１及び２２に対する制御も、単に交流入力電圧Ｖｉｎの極性に応じてオン・オフ動作させるだけの単純な制御となる。このため、制御装置４０の構成も簡易な構成とすることができる。
しかも、電力変換装置１内で電位変動の極性が異なる部分があることを積極的に利用して、漏洩電流の抑制を図ることができる。

次に、本発明の第２の実施形態を図３について説明する。
この第２の実施形態では、電力変換装置の耐圧試験を行う際に、スイッチ回路が損傷することを防止するようにしたものである。
すなわち、第２の実施形態においては、図３に示すように、スイッチ回路２１及び２２と並列に抵抗４１及び４２が接続されていることを除いては前述した第１の実施形態における図１と同様の構成を有し、図１との対応部分には同一符号を付し、その詳細説明はこれを省略する。

電源系統の電力変換装置１では、対地電圧に対する耐圧を要求されることがしばしばあり、大地電位と入力線の一方又は双方に電圧をかけることで耐圧試験が行われる。試験電圧は回路動作電圧より高く設定される。この試験電圧がスイッチ回路２１及び２２に掛からないようにするために抵抗４１及び４２を設けている。これら抵抗４１及び４２の抵抗値は、試験電圧である商用周波数電圧においてはコンデンサ２３及び２４の示すインピーダンスより十分小さく、且つＭＯＳＦＥＴ１６ａ及び１６ｂのスイッチング周波数以上においてはコンデンサ２３及び２４の示すインピーダンスより十分大きい値を選定する。

例えば、コンデンサ２３及び２４のキャパシタンスが１０００ｐＦ、商用電源周波数を５０Ｈｚ、ＭＯＳＦＥＴ１６ａ及び１６ｂのスイッチング周波数を１００ｋＨｚとすると、
５０Ｈｚにおけるコンデンサ２３及び２４のキャパシタンスは
１／（２π×５０×１０００ｐ）＝３．１８ＭΩ
のインピーダンスとなり、
１００ｋＨｚにおけるコンデンサ２３及び２４のキャパシタンスは、
１／（２π×１００ｋ×１０００ｐ）＝１．５９ｋΩ
のインピーダンスとなるので、この場合には抵抗４１及び４２の抵抗値を１００ｋΩ程度に選定する。

この第２の実施形態によると、耐圧試験時に、スイッチ回路２１及び２２と並列に接続した抵抗４１及び４２の抵抗値を、試験電圧である商用周波数電圧においてはコンデンサ２３及び２４の示すインピーダンスより十分小さく、且つＭＯＳＦＥＴ１６ａ及び１６ｂのスイッチング周波数以上においてはコンデンサ２３及び２４の示すインピーダンスより十分大きい値となる例えば１００ｋΩ程度に設定されているので、耐圧試験時の試験電圧はほとんどコンデンサ２３及び２４が分担し、スイッチ回路２１及び２２には試験電圧が印加されることはない。また、ＭＯＳＦＥＴ１６ａ及び１６ｂのスイッチングによる高周波電流については抵抗４１及び４２を介して流れる分は無視することができる。
このため、スイッチ回路２１及び２２として、耐圧試験時の試験電圧に耐える構成とした場合には、適用部品が大形化する問題を生じるが、本実施形態では、スイッチ回路２１及び２２と並列に抵抗４１及び４２を接続するだけで、スイッチ回路２１及び２２を高耐圧化する必要がなく、構成部品が大形化することを防止することができる。

次に、本発明の第３の実施形態を図４について説明する。
この第３の実施形態は、前述した第１の実施形態におけるスイッチ回路２１及び２２と直列に接続するコンデンサを共通化したものである。
すなわち、第３の実施形態では、図４に示すように、スイッチ回路２１及び２２を共通のコンデンサ５１を介して大地電位Ｇに接続したことを除いては前述した第１の実施形態における図１と同様の構成を有し、図１との対応部分には同一符号を付し、その詳細説明はこれを省略する。

この第３の実施形態では、前述した第１の実施形態において、回路の対称性によって、ダイオード１５ａ及び１５ｂとＭＯＳＦＥＴ１６ａ及び１６ｂとは同一部品を使用することが一般的である。さらに、回路構造も対称形状とすれば、寄生キャパシタンス３１及び３２は略等しくなる。このため、第１の実施形態におけるコンデンサ２３及び２４に求められるキャパシタンスの値も等しくなる。このため、図４に示すように、共通のコンデンサ５１を適用することが可能となる。この場合には、共通のコンデンサ５１を使用するので制御装置４０によってスイッチ回路２１及び２２が同時にオン状態となることを禁止する。

次に、本発明の第４の実施形態を図５について説明する。
この第４の実施形態では、整流回路をインバータとしての動作が可能となるようにしたものである。
すなわち、第４の実施形態では、図５に示すように、前述した第１の実施形態における整流回路１２のダイオード１５ａ及び１５ｂを省略し、これらに代えてＭＯＳＦＥＴ１６ａ及び１６ｂと同様の構成を有するＭＯＳＦＥＴ６１ａ及び６１ｂを適用したことを除いては第１の実施形態の図１と同様の構成を有し、図１との対応部分には同一符号を付し、その詳細説明はこれを省略する。

ここで、ＭＯＳＦＥＴ６１ａ及び６１ｂは、直流負荷の直流電力を交流電源１１に回生する際に、制御装置４０によって、交流電圧Ｖｉｎが正極性であるときには、ＭＯＳＦＥＴ１６ｂをオン状態に制御するとともに、ＭＯＳＦＥＴ６１ａ及び１６ａを交互にオン状態とする高周波スイッチングを行う。逆に、交流電圧Ｖｉｎが負極性であるときにはＭＯＳＦＥＴ１６ａをオン状態に制御するとともに、ＭＯＳＦＥＴ６１ｂ及び１６ｂを交互にオン状態とする高周波スイッチングを行う。

この構成とすることにより、交流電源１１の交流電力を整流回路１２で整流する場合には、ＭＯＳＦＥＴ６１ａ及び６１ｂをオフ状態に制御することにより、これらをダイオードとして動作させて、前述した第１の実施形態と同様に整流動作を行わせることができる。
また、直流負荷１４が発電制動を行う電動機やバッテリを含む場合に、必要に応じて直流電力を交流電源１１側に回生する場合には、上述したように、制御装置４０によって交流電源１１の電圧の極性によってＭＯＳＦＥＴ１６ａ，１６ｂ及び６１ａ，６１ｂのオン・オフ制御することにより、インバータとして動作させて、直流電力を交流電力に変換して交流電源１１に回生させることができる。

なお、上記第４の実施形態においても、前述した第２の実施形態や第３の実施形態と同様の構成を適用することができる。
また、上記第４の実施形態においては、インバータ機能を有する整流回路１２の構成とした場合について説明したが、これに限定されるものではなく、直流負荷１４を直流電源に置換し、交流電源１１を交流負荷に置換して、通常時に直流電源の直流電力を交流電力に変換するインバータとすることもできる。この場合でも、上述したと同様の作用効果を得ることができる。

さらに、上記第４の実施形態においては、インバータを構成する上アーム及び下アームをそれぞれ１つのスイッチング素子で構成する場合について説明したが、これに限定されるものではなく、上アーム及び下アームをそれぞれ複数のスイッチング素子を直列に接続して構成することもできる。
また、上記第１〜第４の実施形態においては、スイッチング素子１６ａ，１６ｂ、６１ａ，６１ｂ及びスイッチ回路２１，２２としてＭＯＳＦＥＴを適用した場合について説明したが、これに限定されるものではなく、使用電力に応じて、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、ゲートターンオフサイリスタ（ＧＴＯ）、静電誘導型トランジスタ（ＳＩＴ）等の任意のスイッチング素子を適用することができる。

さらに、スイッチ回路２１としては、スイッチング素子を適用する場合に代えて、図６に示すスイッチ回路７０を適用することができる。このスイッチ回路７０は、前述した第１の実施形態における交流入力点Ｐｉａとコンデンサ２３との間に、第１のスイッチ部７１及び第２のスイッチ部７２を並列に接続して構成されている。
第１のスイッチ部７１は、交流入力点Ｐｉａにソースが接続された補助スイッチング素子としてのｎチャネル型の補助ＭＯＳＦＥＴ７１ａと、この補助ＭＯＳＦＥＴ７１ａのドレインにカソードが接続され、アノードがコンデンサ２３に接続されたダイオード７１ｂとの直列回路を備えている。

ここで、補助ＭＯＳＦＥＴ７１ａは内部に寄生ダイオードを持つため逆方向電流に対してはゲート電圧にかかわらず常に導通状態となる。また、補助ＭＯＳＦＥＴ７１ａには、ゲート及びソース間に寄生キャパシタンス７１ｃが存在し、この寄生キャパシタンス７１ｃと並列に放電用抵抗７１ｄが接続されている。
そして、補助ＭＯＳＦＥＴ７１ａのオン・オフ制御端子となるゲートには、ダイオード７１ｅのアノードが接続され、このダイオード７１ｅのカソードがコンデンサ７３を介して負極側ラインＬｎに接続されている。

同様に、第２のスイッチ部７２は、交流入力点Ｐｉａにソースが接続された補助スイッチング素子としてのｐチャネル型の補助ＭＯＳＦＥＴ７２ａと、この補助ＭＯＳＦＥＴ７２ａのドレインにアノードが接続され、カソードがコンデンサ２２に接続されたダイオード７２ｂとの直列回路を備えている。
ここで、補助ＭＯＳＦＥＴ７２ａは内部に寄生ダイオードを持つため逆方向電流に対してはゲート電圧にかかわらず常に導通状態となる。また、補助ＭＯＳＦＥＴ７２ａには、ゲート及びソース間に寄生キャパシタンス７２ｃが存在し、この寄生キャパシタンス７２ｃと並列に放電用抵抗７２ｄが接続されている。

そして、補助ＭＯＳＦＥＴ７２ａのオン・オフ制御端子となるゲートには、ダイオード７２ｅのアノードが接続され、このダイオード７２ｅのカソードがコンデンサ７３を介して負極側ラインＬｎに接続されている。
なお、第１及び第２のスイッチ部７１及び７２の放電用抵抗７１ｄ及び７２ｄの放電時定数はＭＯＳＦＥＴ１６ａのスイッチング周期より大きく設定されている。

この図６では第１の実施形態におけるスイッチ回路２１に対応するスイッチ回路７０についてのみ説明したが、スイッチ回路２２にも図６に示す構成を有するスイッチ回路７０を適用する。
次に、上記構成を有するスイッチ回路７０の動作を説明する。前述した第１の実施形態のように、交流入力電圧Ｖｉｎが、図２（ａ）の区間Ｔ１で示すように、正極性であるときには、主回路素子としてのＭＯＳＦＥＴ１６ａを高周波でオン・オフ動作させる高周波スイッチング状態となる。

このとき、第２のスイッチ部７２の寄生キャパシタンス７２ｃ及びコンデンサ７３が放電されている状態で、ＭＯＳＦＥＴ１６ａがオフ状態となると、交流入力点Ｐｉａに供給される入力電流Ｉｉｎの一部が寄生キャパシタンス７２ｃ及びコンデンサ７３を通じて負極側ラインＬｎに流れる。これによって、寄生キャパシタンス７２ｃ及びコンデンサ７３が充電される。

寄生キャパシタンス７２ｃが充電されることによって、補助ＭＯＳＦＥＴ７２ａのソース及びゲート間の電圧が上昇し、この補助ＭＯＳＦＥＴ７２ａがオン状態となる。このため、交流入力点Ｐｉａとコンデンサ２３とが補助ＭＯＳＦＥＴ７２ａ、ダイオード７２ｂ及びコンデンサ２３を通じて接続されて、コンデンサ２３が充電される。ここで、寄生キャパシタンス７２ｃの充電電圧はコンデンサ７３のキャパシタンスによって調整することができる。

そして、寄生キャパシタンス７２ｃ及びコンデンサ７３の充電が進むにつれて、寄生キャパシタンス７２ｃ及びコンデンサ７３を通る電流が減少し、両者の充電が完了すると寄生キャパシタンス７２ｃ及びコンデンサ７３を通る電流が零となる。寄生キャパシタンス７２ｃについては放電用抵抗７２ｄによって徐々に放電される。
その後、ＭＯＳＦＥＴ１６ａがオフ状態からオン状態となると、交流入力点Ｐｉａに供給される入力電流ＩｉｎがＭＯＳＦＥＴ１６ａを通じて負極側ラインＬｎに流れることになり、交流入力点Ｐｉａの電位が負極電位となる。このため、第２のスイッチ部７２の寄生キャパシタンス７２ｃに蓄積された電荷が放電用抵抗７２ｄを通じて徐々に放電される。

これと同時に、コンデンサ７３の正極側が第１のスイッチ部７１のダイオード７１ｅ、寄生キャパシタンス７１ｃ、ＭＯＳＦＥＴ１６ａ、負極側ラインＬｎを通じてコンデンサ７３の負極側に達する放電電流路が形成されることにより、コンデンサ７３が放電される。
このとき、コンデンサ７３の電荷が寄生キャパシタンス７１ｃに移行することにより、寄生キャパシタンス７１ｃの端子電圧が上昇し、補助ＭＯＳＦＥＴ７１ａがオン状態となる。このため、コンデンサ２３がダイオード７１ｂ及び補助ＭＯＳＦＥＴ７１ａを通じて交流入力点Ｐｉａに接続される。

その後、ＭＯＳＦＥＴ１６ａがオフ状態となると、前述したように第２のスイッチ部７２の寄生キャパシタンス７２ｃ及びコンデンサ７３の充電が開始され、第１のスイッチ部７１の寄生キャパシタンス７１ｃが放電用抵抗７１ｄによって徐々に放電される。
そして、放電用抵抗７１ｄ及び７２ｄの放電時定数がＭＯＳＦＥＴ１６ａのスイッチング周期より長く設定されているので、ＭＯＳＦＥＴ１６ａが高周波スイッチング状態となっている期間すなわち前述した図２（ａ）の区間Ｔ１の間で、第１のスイッチ部７１の補助ＭＯＳＦＥＴ７１ａと第２のスイッチ部７２の補助ＭＯＳＦＥＴ７２ａとが共にオン状態を継続することになり、コンデンサ２３が第１のスイッチ部７１及び第２のスイッチ部７２を通じて交流入力点Ｐｉａに接続されることになる。

その後、ＭＯＳＦＥＴ１６ａがオン状態又はオフ状態で固定されると、第１のスイッチ部７１の補助ＭＯＳＦＥＴ７１ａ及び第２のスイッチ部７２の補助ＭＯＳＦＥＴ７２ａのゲートに電荷の供給がなくなり、放電用抵抗７１ｄ及び７２ｄによって寄生キャパシタンス７１ｃ及び７２ｃが徐々に放電されて、補助ＭＯＳＦＥＴ７１ａ及び７２ａのゲート電圧が低下し、補助ＭＯＳＦＥＴ７１ａ及び７２ａがオフ状態となる。

したがって、上記構成を有するスイッチ回路７０でも、前述した第１の実施形態のスイッチ回路２１と同様の動作を行うことができる。このとき、第１のスイッチ部７１の補助ＭＯＳＦＥＴ７１ａ及び第２のスイッチ部７２の補助ＭＯＳＦＥＴ７２ａのゲートを駆動制御する必要がないので、特別な制御回路や絶縁ゲート駆動回路を設ける必要なく、スイッチ回路７０を動作させることができる。

特に、第１の実施形態におけるスイッチ回路２１では、リレー等の機械式スイッチでは応答速度、寿命の点で適用困難であるので、主回路と同様に半導体スイッチング素子を適用し、この半導体スイッチング素子をゲート駆動回路で駆動することになる。このとき、スイッチ回路２１及び２２は、その電位が主回路素子のスイッチングに伴い変動するため、スイッチ回路２１及び２２を駆動するゲート駆動回路には制御電位からスイッチング素子の電位にオン・オフ信号を伝達する機能が必要とされる。この機能はパルストランスやフォトカプラを利用した絶縁信号伝送により実現可能であるが、ゲート駆動回路が複雑化して占有する体積や価格が大きくなる場合がある。しかしながら、上記図６の構成のスイッチ回路７０を適用することにより、このようなゲート駆動回路が不要となることから小形化に大きく貢献することができる。

なお、上記スイッチ回路７０では、必ずしも主回路素子としてのＭＯＳＦＥＴ１６ａの１スイッチングサイクル内でオフ状態からオン状態に移行させる必要はなく、コンデンサ７３のキャパシタンスを小さく設定するとともに放電用抵抗７１ｄ及び７２ｄの抵抗値を大きな値に設定して、寄生キャパシタンス７１ｃ及び７２ｃを複数回の充電で電圧を上昇させて補助ＭＯＳＦＥＴ７１ａ及び７２ａをオン状態とするようにしてもよい。この場合には、充電回路の電流を小さくして部品の小形化や損失低減を図ることができる。また、条件によってＭＯＳＦＥＴ７１ａ及び７１ｂのゲート電圧が上がり過ぎる場合には、放電用抵抗７１ｄ及び７２ｄと並列にツェナーダイオード等を設けることにより過電圧を抑制することができる。

また、第１のスイッチ部７１及び第２のスイッチ部７２のスイッチング素子として補助ＭＯＳＦＥＴ７１ａ及び７１ｂを適用した場合について説明したが、これに限定されるものではなく、ＭＯＳＦＥＴに代えてパイポーラジャンクショントランジスタを適用してそのオン・オフ制御端子となるベース電流を上記と同様に供給することにより、オン・オフ制御することができる。

さらに、上記図６の構成では、第１のスイッチ部７１の補助ＭＯＳＦＥＴ７１ａのゲート及び第２のスイッチ部７２の補助ＭＯＳＦＥＴ７２ａのゲートをコンデンサ７３を介して負極側ラインＬｎに接続した場合について説明したが、これに限定されるものではなく、第１のスイッチ部７１の補助ＭＯＳＦＥＴ７１ａのゲート及び第２のスイッチ部７２の補助ＭＯＳＦＥＴ７２ａのゲートを、コンデンサ７３を介して正極側ラインＬｐに接続するようにしても良い。この場合には、コンデンサ７３の電圧極性が反転するが、主回路素子としてのＭＯＳＦＥＴ１６ａが高周波スイッチングされている状態で、ＭＯＳＦＥＴ１６ａがオン状態となったときに、正極側ラインＬｐからコンデンサ７３、ダイオード７１ｅ、寄生キャパシタンス７１ｃ、ＭＯＳＦＥＴ１６ａを介して負極側ラインＬｎに電流が流れ、これによって第１のスイッチ部７１の補助ＭＯＳＦＥＴ７１ａがオン状態となる。この状態から、主回路素子としてのＭＯＳＦＥＴ１６ａがオフ状態となると、交流入力点Ｐｉａに供給される入力電流Ｉｉｎが第２のスイッチ部７２の寄生キャパシタンス７２ｃ、ダイオード７２ｅを通じてコンデンサ７３の負極側に流れて、第２のスイッチ部７２の補助ＭＯＳＦＥＴ７２ａがオン状態となる。したがって、図６と同様の作用効果を得ることができる。

また、図６の構成では、スイッチ回路７０を第１のスイッチ部７１及び第２のスイッチ部７２の２つのスイッチ部によって構成する場合について説明したが、これに限定されるものではなく、図７に示すように構成することもできる。すなわち、前述した図６のスイッチ回路７０において、第２のスイッチ部７２を省略し、これに代えてアノードを交流入力点Ｐｉａに接続し、カソードをコンデンサ７３に接続するダイオード７４を設け、さらに第１のスイッチ部７１のダイオード７１ｂを省略した構成とするようにしてもよい。

この構成によると、主回路素子としてのＭＯＳＦＥＴ１６ａが高周波でスイッチング動作されている状態では、ＭＯＳＦＥＴ１６ａがオフ状態であるときに、コンデンサ７３がダイオード７４を介して充電され、ＭＯＳＦＥＴ１６ａがオフ状態であるときに、コンデンサ７３が第１のスイッチ部のダイオード７１ｅ、寄生キャパシタンス７１ｃ、ＭＯＳＦＥＴ１６ａを通じて放電され、このときに寄生キャパシタンス７１ｃの電圧で第１のスイッチ部７１の補助ＭＯＳＦＥＴ７１ａがオン状態に制御される。この補助ＭＯＳＦＥＴ７１ａのオン状態がＭＯＳＦＥＴ１６ａの高周波スイッチング状態が継続される間維持される。

この図７の構成を有するスイッチ回路７０では、主回路素子であるＭＯＳＦＥＴ１６ａが高周波スイッチングを行わない図２（ａ）の区間Ｔ２では、補助ＭＯＳＦＥＴ７１ａによってコンデンサ２３を放電する方向の電流に対してのみ遮断が可能であり、コンデンサ２３を充電する方向の電流は制御できない。
しかしながら、前述した図２（ｂ）に示したように、交流入力点Ｐｉａの電位変動のピーク値は略一定である。したがって、コンデンサ２３は一旦充電されたら放電されないと再充電が行われない。この特性を利用して、充電又は放電の何れか一方の電流を遮断するだけでコンデンサ２３に電流を殆ど流さなくすることができる。すなわち、実質上コンデンサ２３を回路から除くことができる。

このため、コンデンサ２３が補助ＭＯＳＦＥＴ７１ａとその寄生ダイオードとを介して交流入力点Ｐｉａに接続されることになり、前述した第１の実施形態と同様の作用効果を得ることができる。この図７の構成によれば、前述した図６の構成に対して、部品点数を略半減しながら同等の機能を実現することができる。
なお、図７の構成では、図６の構成における第２のスイッチ部７２を省略した場合について説明したが、これに限定されるものではなく、第１のスイッチ部７１を省略しても図６と同等の作用効果を得ることができる。

また、図７の構成においても、コンデンサ７３を負極側ラインＬｎに代えて正極側ラインＬｐに接続するようにしても、上記と同様の作用効果を得ることができる。
さらに、上記第１〜第４の実施形態においては、インダクタンス素子としてリアクトル１９ａ，１９ｂを適用した場合について説明したが、これに限定されるものではなく、配線のインダクタンスを適用したり、他のインダクタを適用したりすることができる。

また、上記第１〜第４の実施形態においては、整流回路１２で単相交流電力を直流電力に変換する場合について説明したが、これに限定されるものではなく、整流回路１２で３以上の多相交流電力を直流電力に変換することもでき、この場合には多相交流電力の相数に応じた直列回路を正極側ラインＬｐ及び負極側ラインＬｎに並列に接続すればよい。

１０…電力変換装置、１１…交流電源、１２…整流回路、１３…平滑用コンデンサ、１４…直流負荷、１５ａ，１５ｂ…ダイオード、１６ａ，１６ｂ…ＭＯＳＦＥＴ、１７，１８…直流回路、１９ａ，１９ｂ…リアクトル、２０ａ，２０ｂ…接地コンデンサ、２１，２２…スイッチ回路、２３，２４…コンデンサ、２５，２６…ノイズ抑制直列回路、３１〜３４…寄生コンデンサ、４０…制御装置、４１，４２…抵抗、５１…共通コンデンサ、６１ａ，６１ｂ…ＭＯＳＦＥＴ

Claims (7)

1. 交流電源と、該交流電源から入力される交流電力を直流電力に変換する整流回路とを有し、前記整流回路は、整流素子と半導体スイッチング素子とを直列に接続した直列回路を正極側ライン及び負極側ライン間に入力交流の相数分並列に接続した構成を有し、各直列回路の前記整流素子及び半導体スイッチング素子の接続点でなる交流入力点に前記交流電源がインダクタンス素子を介して接続された電力変換装置であって、
   前記各直列回路の前記交流入力点のそれぞれと、大地電位となる点との間をスイッチ手段及びコンデンサを直列に接続したノイズ抑制直列回路を介して接続し、
   前記半導体スイッチング素子が高周波でスイッチングするタイミングで、当該半導体スイッチング素子に接続された前記ノイズ抑制直列回路の前記スイッチ手段をオン状態に制御し、他のタイミングで当該スイッチ手段をオフ状態に制御することを特徴とする電力変換装置。
2. 前記ノイズ抑制直列回路は、前記スイッチ手段と並列に接続された抵抗を有し、該抵抗の抵抗値を、前記コンデンサが前記交流入力点の交流入力電力の周波数に対して示すインピーダンスよりも十分小さく、且つ前記半導体スイッチング素子のスイッチング周波数に対して示すインピーダンスよりも十分大きくなるように設定したことを特徴とする請求項１に記載の電力変換装置。
3. 直流電力を交流電力に変換するインバータ回路を有し、前記インバータ回路は、複数の半導体スイッチング素子を直列に接続したスイッチングアームを正極側ライン及び負極側ライン間に出力する交流電力の相数分並列に接続した構成を有し、前記各スイッチングアームの交流出力点がインダクタンス素子を介して交流出力端に接続された電力変換装置であって、
   前記各スイッチングアームの交流出力点のそれぞれと、大地電位となる点との間をスイッチ手段及びコンデンサを直列に接続したノイズ抑制直列回路を介して接続し、
   前記半導体スイッチング素子が高周波でスイッチングするタイミングで、当該半導体スイッチング素子に接続された前記ノイズ抑制直列回路の前記スイッチ手段をオン状態に制御し、他のタイミングで当該スイッチ手段をオフ状態に制御することを特徴とする電力変換装置。
4. 前記ノイズ抑制直列回路は、前記スイッチ手段と並列に接続された抵抗を有し、該抵抗の抵抗値を、前記コンデンサが前記交流出力点の交流出力電力の周波数に対して示すインピーダンスよりも十分小さく、且つ前記半導体スイッチング素子のスイッチング周波数に対して示すインピーダンスよりも十分大きくなるように設定したことを特徴とする請求項１に記載の電力変換装置。
5. 前記スイッチ手段は、前記各スイッチングアームへの接続点を、オン・オフ制御の基準電位とした補助半導体スイッチング素子を備え、該補助半導体スイッチング素子のオン・オフ制御端子を、コンデンサを介して前記直流電力の正極側及び負極側の何れか一方に接続したことを特徴とする請求項１乃至４の何れか１項に記載の電力変換装置。
6. 前記スイッチ手段は、順方向電流のオン・オフ制御が可能で、且つ逆方向電流に対しては常に導通状態となる補助半導体スイッチング素子で構成されていることを特徴とする請求項１乃至４の何れか１項に記載の電力変換装置。
7. 前記補助半導体スイッチング素子は、前記各スイッチングアームへの接続点を、オン・オフ制御の基準電位とし、オン・オフ制御端子を、コンデンサを介して前記直流電力の正極側及び負極側の何れか一方に接続したことを特徴とする請求項６項に記載の電力変換装置。

Images