JP2014140263A - 交流直流変換回路 - Google Patents

Abstract

【課題】スナバ回路の追加によるコストの増大を好適に抑制することのできる交流直流変換回路を提供する。
【解決手段】コンバータ１０は、第１，第２のメインスイッチＳｍ１，Ｓｍ２及び第１，第２のメインダイオードＤｍ１，Ｄｍ２等を備えるブリッジレスＰＦＣ回路である。ここで、第１のメインスイッチＳｍ１及び第２のメインスイッチＳｍ２同士と、第１のメインダイオードＤｍ１及び第２のメインダイオードＤｍ２同士とで、スナバ回路を共有している。スナバ回路は、スナバインダクタ２０及びスナバコンデンサ２２からなる。スナバ回路を共有すべく、第１のメインダイオードＤｍ１及び第１のメインスイッチＳｍ１の接続点Ｐ１とスナバ回路との間に、第１，第３のダイオードＤ１，Ｄ３を設け、第２のメインダイオードＤｍ２及び第２のメインスイッチＳｍ２の接続点P２とスナバ回路との間に、第２，第４のダイオードD２，D４を設けた。
【選択図】 図１

Description

本発明は、電流の流通経路を開閉する機能である開閉機能を有する第１の素子に加えて、第２の素子を直列に接続して成した第１の直列接続体と、前記開閉機能を有する第３の素子に加えて、第４の素子を直列に接続して成した第２の直列接続体と、前記第１の素子及び前記第２の素子の接続点である第１の接続点と、前記第３の素子及び前記第４の素子の接続点である第２の接続点との間に介在するメインインダクタと、を備える交流直流変換回路に関する。

この種の回路としては、下記特許文献１に見られるように、ダイオード及び半導体スイッチング素子（ＮチャネルＭＯＳＦＥＴ）の直列接続体を２つ備えるブリッジレスＰＦＣ回路が知られている。詳しくは、これら直列接続体のうち一方の直列接続体を構成するダイオード及びスイッチング素子の接続点は、インダクタ及び交流電源を介して他方の直列接続体を構成するダイオード及びスイッチング素子の接続点に接続されている。こうした構成によれば、交流電圧を直流電圧に変換する場合に生じる損失を低減させることができる。

ここで、上記回路においては、スイッチング素子が高速スイッチングされる。このため、スイッチング素子がオン状態及びオフ状態のうち一方から他方に切り替えられる場合にサージ電圧が生じ得る。具体的には、スイッチング素子がオン状態からオフ状態に切り替えられる場合にサージ電圧が生じたり、スイッチング素子がオフ状態からオン状態に切り替えられる場合にダイオードのリカバリに起因したサージ電圧が生じたりする。こうした場合、交流直流変換回路内における損失が増大したり、スイッチング素子やダイオードの信頼性が低下したり、さらには高周波ノイズが生じたりする懸念がある。

特開２０１１−１５２０１７号公報

こうした問題に対処すべく、例えば、スイッチング素子のそれぞれや、ダイオードのそれぞれにスナバ回路を接続することも考えられる。しかしながら、この場合、例えば、スイッチング素子やダイオードの数だけ交流直流変換回路にスナバ回路を備えることとなり、交流直流変換回路の追加部品数が増大する。これにより、交流直流変換回路のコストが増大する懸念がある。

本発明は、上記課題を解決するためになされたものであり、その目的は、スナバ回路の追加によるコストの増大を好適に抑制することのできる新たな交流直流変換回路を提供することにある。

上記課題を解決すべく、請求項１記載の発明は、電流の流通経路を開閉する機能である開閉機能を有する第１の素子（Ｓｍ１）に加えて、第２の素子（Ｄｍ１，Ｓｍ３）を直列に接続して成した第１の直列接続体と、前記開閉機能を有する第３の素子（Ｓｍ２）に加えて、第４の素子（Ｄｍ２，Ｓｍ４）を直列に接続して成した第２の直列接続体と、前記第１の素子及び前記第２の素子の接続点である第１の接続点（Ｐ１）と、前記第３の素子及び前記第４の素子の接続点である第２の接続点（Ｐ２）との間に介在するメインインダクタ（１６，１６ａ，１６ｂ）と、を備え、前記第１の直列接続体の両端のうち前記第１の素子側と、前記第２の直列接続体の両端のうち前記第３の素子側とは接続され、前記第１の直列接続体の両端のうち前記第２の素子側と、前記第２の直列接続体の両端のうち前記第４の素子側とは接続され、前記第２の素子は、前記第１の素子の閉状態において該第２の素子の高電位側から低電位側への電流の流通を規制する機能と、前記第１の素子の開状態において前記第２の素子の低電位側から高電位側への電流の流通を許容する機能との両方を有し、前記第４の素子は、前記第３の素子の閉状態において該第４の素子の高電位側から低電位側への電流の流通を規制する機能と、前記第３の素子の開状態において前記第４の素子の低電位側から高電位側への電流の流通を許容する機能との両方を有する。こうした構成において、請求項１記載の発明は、前記第１の接続点及び前記第２の接続点のそれぞれと、前記第１の直列接続体の両端のうち少なくとも一方との間に接続された共通のスナバ回路（２０，２２，２４，２２ａ，２６，Ｓｂ，Ｄｓ，３０，３２，Ｓｂａ，Ｄｓａ，２２ｂ，Ｓｂｂ，Ｓｂｃ，Ｄｓｂ，Ｓｂｄ，Ｓｂｅ，Ｄｓｄ，Ｄｓｅ，３４，３６，３８，Ｓｂｆ）と、前記第１の接続点と前記スナバ回路との間に設けられてかつ、前記第１の素子が閉状態から開状態へと切り替えられることにより、該第１の素子に流れる電流が規制された場合における前記メインインダクタ及び前記第１の接続点の間の電流の流通方向とは逆方向の電流の流通を規制する機能を有する第５の素子（Ｄ１，Ｄ３）と、前記第２の接続点と前記スナバ回路との間に設けられてかつ、該第３の素子を閉状態から開状態へと切り替えられることにより、前記第３の素子に流れる電流が規制された場合における前記メインインダクタ及び前記第２の接続点の間の電流の流通方向とは逆方向の電流の流通を規制する機能を有する第６の素子（Ｄ２，Ｄ４）と、を備えることを特徴とする。

上記発明では、第５の素子及び第６の素子を備えてかつ、スナバ回路を上記態様にて接続することで、第１の素子及び第３の素子同士や、第２の素子及び第４の素子同士でスナバ回路を共有することができる。このため、スナバ回路の追加による部品数の増大を抑制することができ、ひいては交流直流変換回路のコストの増大を好適に抑制することができる。

第１の実施形態にかかるシステム構成図。 同実施形態にかかるコンバータ内の電流の流通態様を示す図。 同実施形態にかかるコンバータ内の電流の流通態様を示す図。 第２の実施形態にかかるシステム構成図。 同実施形態にかかるコンバータ内の電流の流通態様を示す図。 第３の実施形態にかかるシステム構成図。 同実施形態にかかるコンバータ内の電流の流通態様を示す図。 同実施形態にかかるコンバータ内の電流の流通態様を示す図。 同実施形態にかかるコンバータ内の電流の流通態様を示す図。 第４の実施形態にかかるシステム構成図。 同実施形態にかかるコンバータ内の電流の流通態様を示す図。 同実施形態にかかるコンバータ内の電流の流通態様を示す図。 第５の実施形態にかかるシステム構成図。 同実施形態にかかるコンバータ内の電流の流通態様を示す図。 第６の実施形態にかかるシステム構成図。 同実施形態にかかるコンバータ内の電流の流通態様を示す図。 第７の実施形態にかかるシステム構成図。 同実施形態にかかるコンバータ内の電流の流通態様を示す図。 同実施形態にかかるコンバータ内の電流の流通態様を示す図。 同実施形態にかかるコンバータ内の電流の流通態様を示す図。 第８の実施形態にかかるシステム構成図。 同実施形態にかかるコンバータ内の電流の流通態様を示す図。 同実施形態にかかるコンバータ内の電流の流通態様を示す図。 その他の実施形態にかかるシステム構成図。

（第１の実施形態）
以下、本発明を具体化した第１の実施形態について、図面を参照しつつ説明する。

図１に示すように、コンバータ１０は、交流電源１２（商用電源）から出力される交流電圧を直流電圧に変換し、変換した直流電圧を負荷１４に印加する機能を有する。本実施形態において、コンバータ１０は、ブリッジレスＰＦＣ回路である。コンバータ１０には、スイッチング損失を低減するための補助回路が追加されている。すなわち、コンバータ１０の主回路は、ＮチャネルＭＯＳＦＥＴ（以下、第１のメインスイッチＳｍ１）及び第１のメインダイオードＤｍ１の直列接続体、ＮチャネルＭＯＳＦＥＴ（以下、第２のメインスイッチＳｍ２）及び第２のメインダイオードＤｍ２の直列接続体との並列接続体、メインインダクタ１６、並びに平滑コンデンサ１８を備えている。なお、本実施形態において、第１のメインスイッチＳｍ１が第１の素子に相当し、第１のメインダイオードＤｍ１が第２の素子に相当する。また、第２のメインスイッチＳｍ２が第３の素子に相当し、第２のメインダイオードＤｍ２が第４の素子に相当する。

コンバータ１０の主回路について詳しく説明すると、第１のメインダイオードＤｍ１のアノードには、第１のメインスイッチＳｍ１のドレインが接続され、第２のメインダイオードＤｍ２のアノードには、第２のメインスイッチＳｍ２のドレインが接続されている。ここでは、第１のメインダイオードＤｍ１及び第２のメインダイオードＤｍ２のカソード同士が接続され、第１のメインスイッチＳｍ１及び第２のメインスイッチＳｍ２のソース同士が接続されている。

第１のメインダイオードＤｍ１及び第１のメインスイッチＳｍ１の接続点である第１の接続点Ｐ１には、メインインダクタ１６及び交流電源１２を介して第２のメインダイオードＤｍ２及び第２のメインスイッチＳｍ２の接続点である第２の接続点Ｐ２が接続されている。また、第１のメインダイオードＤｍ１及び第１のメインスイッチＳｍ１の直列接続体と、第２のメインダイオードＤｍ２及び第２のメインスイッチＳｍ２の直列接続体との並列接続体には、平滑コンデンサ１８及び負荷１４のそれぞれが並列接続されている。

続いて、コンバータ１０の補助回路ついて説明する。

コンバータ１０の補助回路は、第１〜第４のダイオードＤ１〜Ｄ４と、スナバインダクタ２０、スナバコンデンサ２２及び抵抗体２４からなるスナバ回路とを備えている。詳しくは、第１のメインダイオードＤｍ１には、第１のダイオードＤ１及びスナバインダクタ２０の直列接続体が並列接続され、第２のメインダイオードＤｍ２には、第２のダイオードＤ２及びスナバインダクタ２０の直列接続体が並列接続されている。ここでは、第１のダイオードＤ１及び第２のダイオードＤ２のそれぞれのカソードがスナバインダクタ２０に接続されている。なお、本実施形態において、第１のダイオードＤ１及び第３のダイオードＤ３が第５の素子に相当し、第２のダイオードＤ２及び第４のダイオードＤ４が第６の素子に相当する。

一方、第１のメインスイッチＳｍ１には、第３のダイオードＤ３及びスナバコンデンサ２２の直列接続体が並列接続され、第２のメインスイッチＳｍ２には、第４のダイオードＤ４及びスナバコンデンサ２２の直列接続体が並列接続されている。ここでは、第３のダイオードＤ３及び第４のダイオードＤ４のそれぞれのカソードがスナバコンデンサ２２に接続されている。また、スナバコンデンサ２２の両端のうち第３のダイオードＤ３側には、抵抗体２４を介して第２のメインダイオードＤｍ２のカソードが接続されている。

制御装置２５は、コンバータ１０の出力電圧を制御すべく、第１のメインスイッチＳｍ１及び第２のメインスイッチＳｍ２のゲートに対して操作信号ｇｍ１，ｇｍ２を出力することで、これらメインスイッチＳｍ１，Ｓｍ２をオンオフ操作する。すなわち、制御装置２５は、メインインダクタ１６に供給される交流電力を直流電力に変換して出力すべく、第１のメインスイッチＳｍ１及び第２のメインスイッチＳｍ２を開閉操作する操作手段である。

次に、図２及び図３を用いて、コンバータ１０の補助回路の動作について説明する。

図２は、交流電源１２の出力電圧が正の極性を持つ期間におけるコンバータ１０内の電流の流通態様を示し、図３は、交流電源１２の出力電圧が負の極性を持つ期間におけるコンバータ１０内の電流の流通態様を示す。なお、以降、基本的には、電流連続モードを例にして説明する。

まず、交流電源１２の出力電圧が正の極性を持つ期間においては、第２のメインスイッチＳｍ２がオン状態（閉状態）とされる状況下、第１のメインスイッチＳｍ１がオンオフ操作される。この状態では、第２のメインスイッチＳｍ２に常に電流が流れることから、第２の接続点Ｐ２の電位が接地電位とされる。このため、第２のダイオードＤ２及び第４のダイオードＤ４のそれぞれの端子間に逆電圧が印加される。これにより、交流電源１２の出力電圧が正の極性を持つ期間におけるコンバータ１０内の等価回路は、図２（ａ）〜図２（ｄ）に示すものとなる。

詳しくは、図２（ａ）に示す「状態１」は、第２のメインスイッチＳｍ２がオン状態とされる状況下、第１のメインスイッチＳｍ１がオン状態（閉状態）とされる状態である。このため、交流電源１２、メインインダクタ１６、第１のメインスイッチＳｍ１、第２のメインスイッチＳｍ２及び交流電源１２にて形成される閉回路に電流が流れる。これにより、メインインダクタ１６に磁気エネルギが蓄えられる。

続く図２（ｂ）に示す「状態２」は、第１のメインスイッチＳｍ１がオフ状態に切り替えられた状態である。この状態では、交流電源１２、メインインダクタ１６、第３のダイオードＤ３、スナバコンデンサ２２、第２のメインスイッチＳｍ２及び交流電源１２にて形成される閉回路に電流が流れる。ここで、第１のメインスイッチＳｍ１がオフ状態に切り替えられる際、第１のメインスイッチＳｍ１の一対の端子（ドレイン及びソース）間の電圧は、スナバコンデンサ２２の充電電圧の上昇速度によって制限される。このため、第１のメインスイッチＳｍ１のオフ状態への切り替えに伴うサージ電圧の発生を抑制することができる。

続く図２（ｃ）に示す「状態３」は、スナバコンデンサ２２の電圧がコンバータ１０の出力電圧（平滑コンデンサ１８の電圧）まで上昇することで、メインインダクタ１６から出力される電流が、第１のメインダイオードＤｍ１及びスナバインダクタ２０のそれぞれを介して出力される状態である。

続く図２（ｄ）に示す「状態４」は、第１のメインスイッチＳｍ１がオン状態に切り替えられた状態である。本実施形態では、スナバインダクタ２０の存在により、第１のメインスイッチＳｍ１がオン状態に切り替えられる場合であっても、メインインダクタ１６から第１のダイオードＤ１を介してスナバインダクタ２０へと向かう方向の電流の流通が継続される。そして、第１のメインダイオードＤｍ１に逆電圧が印加されてリカバリ電流が流れる場合に、スナバインダクタ２０の存在によってリカバリ電流の流通経路のインダクタンスが高くされることで、リカバリ電流の変化速度を低下させることができ、ひいてはリカバリ電流に起因したサージ電圧を抑制することができる。

なお、補助回路の動作の１周期は、第１のメインスイッチＳｍ１のオンオフ操作１周期である。また、図２（ｃ）に示す「状態３」や、図２（ｄ）に示す「状態４」では、平滑コンデンサ１８の電圧がスナバコンデンサ２２の電圧未満となることにより、スナバコンデンサ２２に蓄えられた電荷が抵抗体２４を介して放電された状態を示している。さらに、「状態４」においてスナバインダクタ２０に流れる電流が「０」となると、先の図２（ａ）の「状態１」に移行する。

続いて、交流電源１２の出力電圧が負の極性を持つ期間について説明する。この期間においては、第１のメインスイッチＳｍ１がオン状態とされる状況下、第２のメインスイッチＳｍ２がオンオフ操作される。この状態では、第１のメインスイッチＳｍ１に常に電流が流れることから、第１の接続点Ｐ１の電位が接地電位とされる。このため、第１のダイオードＤ１及び第３のダイオードＤ３のそれぞれの端子間に逆電圧が印加される。これにより、交流電源１２の出力電圧が負の極性を持つ期間におけるコンバータ１０内の等価回路は、図３（ａ）〜図３（ｄ）に示すものとなる。

詳しくは、図３（ａ）に示す「状態１」は、第１のメインスイッチＳｍ１がオン状態とされる状況下、第２のメインスイッチＳｍ２がオン状態とされる状態である。このため、交流電源１２、第２のメインスイッチＳｍ２、第１のメインスイッチＳｍ１、メインインダクタ１６及び交流電源１２にて形成される閉回路に電流が流れる。これにより、メインインダクタ１６に磁気エネルギが蓄えられる。

続く図３（ｂ）に示す「状態２」は、第２のメインスイッチＳｍ２がオフ状態に切り替えられた状態である。この状態では、交流電源１２、第４のダイオードＤ４、スナバコンデンサ２２、第１のメインスイッチＳｍ１、メインインダクタ１６及び交流電源１２にて形成される閉回路に電流が流れる。ここで、第２のメインスイッチＳｍ２がオフ状態に切り替えられる際、第２のメインスイッチＳｍ２の端子間電圧は、スナバコンデンサ２２の充電電圧の上昇速度によって制限される。このため、第２のメインスイッチＳｍ２のオフ状態への切り替えに伴うサージ電圧の発生を抑制することができる。

続く図３（ｃ）に示す「状態３」は、スナバコンデンサ２２の電圧が平滑コンデンサ１８の電圧まで上昇することで、メインインダクタ１６から出力される電流が第２のメインダイオードＤｍ２及びスナバインダクタ２０のそれぞれを介して出力される状態である。なお、第２のダイオードＤ２及び第４のダイオードＤ４は、第２のメインスイッチＳｍ２がオン状態からオフ状態に切り替えられた場合において、第２の接続点Ｐ２から第２のダイオードＤ２及び第４のダイオードＤ４へと向かう方向の電流の流通を許容し、この方向とは逆方向の電流の流通を規制する機能を有する。

続く図３（ｄ）に示す「状態４」は、第２のメインスイッチＳｍ２がオン状態に切り替えられた状態である。本実施形態では、先の図２（ｄ）の「状態４」で説明したように、スナバインダクタ２０が存在することから、第２のメインスイッチＳｍ２のオン状態への切り替えに伴うサージ電圧の発生を抑制することができる。

なお、図３（ｃ）に示す「状態３」や、図３（ｄ）に示す「状態４」では、平滑コンデンサ１８の電圧がスナバコンデンサ２２の電圧未満となることにより、スナバコンデンサ２２に蓄えられた電荷が抵抗体２４を介して放電された状態を示している。また、「状態４」においてスナバインダクタ２０に流れる電流が「０」となると、先の図３（ａ）の「状態１」に移行する。

以上説明した本実施形態によれば、第１のメインスイッチＳｍ１及び第２のメインスイッチＳｍ２同士と、第１のメインダイオードＤｍ１及び第２のメインダイオードＤｍ２同士とのそれぞれにおいてスナバ回路を共通することができる。このため、スナバ回路の追加による部品数の増大を抑制することができ、ひいてはコンバータ１０のコストの増大を好適に抑制することができる。

（第２の実施形態）
以下、第２の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

本実施形態では、コンバータ１０の補助回路の構成を変更する。

図４に、本実施形態にかかるシステム構成図を示す。なお、図４において、先の図１に示した部材と同一の部材については、便宜上、同一の符号を付している。

図示されるように、補助回路は、第１のダイオードＤ１と、第２のダイオードＤ２と、サブダイオードＤｓ、スナバコンデンサ２２ａ、エネルギ蓄積用インダクタとしてのサブインダクタ２６及びＮチャネルＭＯＳＦＥＴ（以下、サブスイッチＳｂ）からなるスナバ回路とを備えている。詳しくは、第１のメインスイッチＳｍ１には、第１のダイオードＤ１及びスナバコンデンサ２２ａの直列接続体が並列接続され、第２のメインスイッチＳｍ２には、第２のダイオードＤ２及びスナバコンデンサ２２ａの直列接続体が並列接続されている。ここでは、第１のダイオードＤ１及び第２のダイオードＤ２のそれぞれのカソードがスナバコンデンサ２２ａに接続されている。

スナバコンデンサ２２ａには、サブインダクタ２６及びサブスイッチＳｂの直列接続体が並列接続されている。詳しくは、サブスイッチＳｂのドレインとサブインダクタ２６とが接続されている。また、サブインダクタ２６及びサブスイッチＳｂの接続点には、サブダイオードＤｓのアノードが接続され、サブダイオードＤｓのカソードには、第２のメインダイオードＤｍ２のカソードが接続されている。ちなみに、サブスイッチＳｂは、制御装置２５から出力される操作信号ｇｓによって操作される。

続いて、本実施形態にかかる補助回路の動作について説明する。

図５に、交流電源１２の出力電圧が正の極性を持つ期間におけるコンバータ１０内の電流の流通態様を示す。この期間においては、第２のメインスイッチＳｍ２がオン状態とされて第２のメインスイッチＳｍ２に常に電流が流れることから、第２のダイオードＤ２の端子間に逆電圧が印加される。これにより、交流電源１２の出力電圧が正の極性を持つ期間におけるコンバータ１０内の等価回路は、図５（ａ）〜図５（ｄ）に示すものとなる。

詳しくは、図５（ａ）に示す「状態１」は、主回路については先の図２（ａ）の「状態１」と同じであり、補助回路については、サブスイッチＳｂがオフ状態とされる状態である。

続く図５（ｂ）に示す「状態２」は、第１のメインスイッチＳｍ１がオフ状態に切り替えられた状態である。この状態では、交流電源１２、メインインダクタ１６、第１のダイオードＤ１、スナバコンデンサ２２ａ、第２のメインスイッチＳｍ２及び交流電源１２にて形成される閉回路に電流が流れる。ここで、第１のメインスイッチＳｍ１がオフ状態に切り替えられる際、第１のメインスイッチＳｍ１の端子間電圧は、スナバコンデンサ２２ａの充電電圧の上昇速度によって制限される。このため、第１のメインスイッチＳｍ１のオフ状態への切り替えに伴うサージ電圧の発生を抑制することができる。

なお、その後、スナバコンデンサ２２ａの電圧が平滑コンデンサ１８の電圧まで上昇することで、メインインダクタ１６から出力される電流が第１のメインダイオードＤｍ１を介して出力される状態に移行する。

続く図５（ｃ）に示す「状態３」は、第１のメインスイッチＳｍ１がオン状態に切り替えられ、また、サブスイッチＳｂがオン状態に切り替えられた状態である。この状態では、スナバコンデンサ２２ａに蓄えられた電荷によって、スナバコンデンサ２２ａ、サブインダクタ２６及びサブスイッチＳｂにて形成される閉回路に電流が流れる。これにより、スナバコンデンサ２２ａに蓄えられた電気エネルギは、スナバコンデンサ２２ａに移動されることとなる。

続く図５（ｄ）に示す「状態４」は、サブスイッチＳｂがオフ状態に切り替えられた状態である。この状態では、サブインダクタ２６に蓄えられた磁気エネルギによって、サブインダクタ２６からサブダイオードＤｓに向かう方向に電流が流れる。

なお、「状態４」において、スナバコンデンサ２２ａの電圧が漸減して「０」となると、先の図５（ａ）の「状態１」に移行する。また、「状態３」及び「状態４」で説明したスナバコンデンサ２２ａの電荷の移動によって、スナバコンデンサ２２ａに蓄えられたエネルギは、理論的には無損失で平滑コンデンサ１８側に出力され、出力エネルギとして利用されることとなる。すなわち、本実施形態にかかるスナバ回路は、無損失スナバ回路である。

ちなみに、交流電源１２の出力電圧が負の極性を持つ期間における補助回路の動作については、図５で説明したものと同様であるため、その説明を省略する。

以上説明したように、本実施形態にかかるスナバ回路は、構成部品が多い。このため、第１のメインスイッチＳｍ１及び第２のメインスイッチＳｍ２同士でスナバ回路を共有することにより、部品数の増大の抑制効果を大きくすることができ、ひいてはコンバータ１０のコストの増大をより好適に抑制することができる。

（第３の実施形態）
以下、第３の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

本実施形態では、コンバータ１０の補助回路の構成を変更する。

図６に、本実施形態にかかるシステム構成図を示す。なお、図６において、先の図１に示した部材と同一の部材については、便宜上、同一の符号を付している。

図示されるように、補助回路は、第1〜第４のダイオードＤ１〜Ｄ４と、スナバコンデンサ２２、サブダイオードＤｓａ、ＮチャネルＭＯＳＦＥＴ（以下、サブスイッチＳｂａ）及びトランス３０からなるスナバ回路とを備えている。詳しくは、スナバコンデンサ２２には、トランス３０の１次側コイル３０ａ及びサブスイッチＳｂａの直列接続体が並列接続されている。ここでは、サブスイッチＳｂａのドレインと１次側コイル３０ａとが接続されている。なお、サブスイッチＳｂａは、制御装置２５から出力される操作信号ｇｓａによって操作される。

１次側コイル３０ａ及びサブスイッチＳｂａの接続点には、サブダイオードＤｓａのアノードが接続され、サブダイオードＤｓａのカソードには、第２のメインダイオードＤｍ２のカソードが接続されている。また、サブダイオードＤｓａのカソードには、サブインダクタ３２及びトランス３０の２次側コイル３０ｂの直列接続体を介して第１のダイオードＤ１及び第２のダイオードＤ２のカソードが接続されている。

なお、１次側コイル３０ａの巻数は、２次側コイル３０ｂの巻数よりも十分に多くなっている。また、本実施形態において、サブインダクタ３２は、トランス３０の漏れインダクタンスによって構成されている。

ちなみに、本実施形態では、コンバータ１０としてセミブリッジレスＰＦＣ回路を採用しており、これに伴いメインインダクタを分割配置している。すなわち、第１の接続点Ｐ１には、第1のメインインダクタ１６ａ、交流電源１２、第２のメインインダクタ１６ｂを介して第２の接続点Ｐ２が接続されている。また、第1のメインインダクタ１６ａ及び交流電源１２の接続点には、第１の補助ダイオードＤａのカソードが接続され、第２のメインインダクタ１６ｂ及び交流電源１２の接続点には、第２の補助ダイオードＤｂのカソードが接続されている。第１の補助ダイオードＤａ及び第２の補助ダイオードＤｂのそれぞれのアノードには、第１のメインスイッチＳｍ１のソースが接続されている。

続いて、図７及び図８を用いて、本実施形態にかかる補助回路の動作について説明する。なお、本実施形態にかかる補助回路の動作は、交流電源１２の出力電圧が正の極性を持つ期間及び負の極性を持つ期間のそれぞれで同様である。このため、本実施形態では、交流電源１２の出力電圧が正の極性を持つ期間を例にして説明する。

この期間においては、第２のメインスイッチＳｍ２がオフ状態とされることで、第２の補助ダイオードＤｂに順方向電流が流れることから、第２のダイオードＤ２及び第４のダイオードＤ４の端子間に逆電圧が印加される。これにより、交流電源１２の出力電圧が正の極性を持つ期間におけるコンバータ１０内の等価回路は、図７（ａ）〜図７（ｄ）及び図８（ａ）〜図８（ｄ）に示すものとなる。

詳しくは、図８（ａ）に示す「状態１」は、第１のメインスイッチＳｍ１がオン状態とされる状態である。この状態では、交流電源１２、第1のメインインダクタ１６ａ、第１のメインスイッチＳｍ１、第２の補助ダイオードＤｂ及び交流電源１２から形成される閉回路に電流が流れる。これにより、第1のメインインダクタ１６ａに磁気エネルギが蓄えられる。

続く図７（ｂ）に示す「状態２」は、第１のメインスイッチＳｍ１がオフ状態に切り替えた状態である。このため、第1のメインインダクタ１６ａから出力される電流が第３のダイオードＤ３を介してスナバコンデンサ２２に流れる。この際、第１のメインスイッチＳｍ１の端子間電圧がスナバコンデンサ２２の充電電圧の上昇速度によって制限される。このため、第１のメインスイッチＳｍ１のオフ状態への切り替えに伴うサージ電圧の発生を抑制することができる。

続く図７（ｃ）に示す「状態３」は、スナバコンデンサ２２の充電電圧が平滑コンデンサ１８の電圧まで上昇することで、第1のメインインダクタ１６ａから出力される電流が第１のメインダイオードＤｍ１を介して平滑コンデンサ１８側に出力される状態である。

続く図７（ｄ）に示す「状態４」は、第１のメインスイッチＳｍ１がオン状態に切り替えられるに先立ち、サブスイッチＳｂａがオン状態に切り替えられた状態である。この状態では、第１のメインダイオードＤｍ１に流れていた電流がトランス３０の２次側コイル３０ｂ側に転流され、第１のメインダイオードＤｍ１に流れていた電流が漸減するとともに２次側コイル３０ｂ側に流れる電流が漸増する。すなわち、サブスイッチＳｂａがオン状態に切り替えられると、第1のメインインダクタ１６ａに流れていた電流の一部が第３のダイオードＤ３及び１次側コイル３０ａを介してサブスイッチＳｂａに流れる。ここで、図示されるように、１次側コイル３０ａに第３のダイオードＤ３側を正とする電圧が印加される場合に、２次側コイル３０ｂにサブインダクタ３２側を正とする電圧が誘起されるようにこれらコイル３０ａ，３０ｂの極性を設定している。このため、１次側コイル３０ａに電流が流れることで、２次側コイル３０ｂにも電流が流れる。この際の電流は、１次側コイル３０ａの巻数の方が２次側コイル３０ｂの巻数よりも多いために、サブスイッチＳｂａに流れる電流と比較して十分に大きくなる。この際、トランス３０やサブインダクタ３２には、磁気エネルギが蓄えられる。

続く図８（ａ）に示す「状態５」は、第１のメインダイオードＤｍ１に流れる電流が「０」となった後に第１のメインスイッチＳｍ１がオン状態に切り替えられた状態である。第１のメインスイッチＳｍ１がオン状態に切り替えられると、サブインダクタ３２の電流の漸減に応じて、第１のメインスイッチＳｍ１に流れる電流が漸増する。この漸増速度は、サブインダクタ３２のインダクタンス等によって制限される。これにより、第１のメインスイッチＳｍ１のオン状態への切り替えに伴うサージ電圧の発生を抑制することができる。

また、第１のメインスイッチＳｍ１がオン状態に切り替えられることで、第１の接続点Ｐ１の電位が接地電位近傍まで低下するため、スナバコンデンサ２２の電荷が放電されてサブスイッチＳｂａに流れるようになる。

ちなみに、サブインダクタ３２は、上述したように、第１のメインスイッチＳｍ１に流れる電流の漸増速度を制限する機能を有する。これに対し、サブインダクタ３２を備えない場合には、トランス３０を理想変成器とすることなく、漏れインダクタンスを有するように構成することが必要となる。なぜなら、理想変成器の場合、１次側コイル３０ａの電圧と２次側コイル３０ｂの電圧との関係は、巻数比によって定まるため、２次側コイル３０ｂの電圧をコンバータ１０の出力電圧まで上昇させることができなくなり、ひいては第１のメインスイッチＳｍ１がオン状態となることで２次側コイル３０ｂに電流を流すことができなくなるからである。

続く図８（ｂ）に示す「状態６」は、サブスイッチＳｂａがオフ状態に切り替えられた状態である。この際、トランス３０に蓄えられた磁気エネルギがサブダイオードＤｓａを介して放出されるため、スナバコンデンサ２２の放電が継続される。

続く図８（ｃ）に示す「状態７」は、第1のメインインダクタ１６ａに流れる電流が完全に第１のメインスイッチＳｍ１に流れる状態である。そして、図８（ｄ）に示す「状態８」は、スナバコンデンサ２２の放電が完了されたにもかかわらず、未だトランス３０に磁気エネルギが蓄えられているために、第1のメインインダクタ１６ａに流れる電流の一部がトランス３０に流入する状態である。なお、トランス３０に蓄えられた磁気エネルギが「０」となることで、第1のメインインダクタ１６ａに流れる電流は全て第１のメインスイッチＳｍ１に流れるようになり、先の図７（ａ）の「状態１」に移行する。

ちなみに、本実施形態にかかる補助回路の動作の１周期は、第１のメインスイッチＳｍ１のオンオフ操作１周期である。また、図８（ａ）〜図８（ｃ）に示した状態におけるスナバコンデンサ２２の放電エネルギは、理論的には無損失で平滑コンデンサ１８側に出力され、出力エネルギとして利用されることとなる。

次に、第1のメインインダクタ１６ａに流れる電流が有限時間「０」となる電流不連続モードとなる場合における補助回路の動作について説明する。なお、図９に示す状態番号は、先の図７及び図８に示した状態番号に対応させて付している。

図９（ａ）に示す「状態３」は、第1のメインインダクタ１６ａに流れる電流が「０」となった状態である。

続く図９（ｂ）に示す「状態４」は、サブスイッチＳｂａがオン状態に切り替えられた状態である。これにより、スナバコンデンサ２２の電荷がトランス３０の１次側コイル３０ａ及びサブスイッチＳｂａを介して放電される。ただし、この際、トランス３０の２次側コイル３０ｂには電流が流れない。これは、１次側コイル３０ａの巻数よりも２次側コイル３０ｂの巻数が小さいために、２次側コイル３０ｂに誘起される電圧が平滑コンデンサ１８の電圧と比較して低くなるからである。このため、１次側コイル３０ａはインダクタとして機能し、スナバコンデンサ２２の放電エネルギを磁気エネルギとして蓄える。

続く図９（ｃ）に示す「状態５」は、第１のメインスイッチＳｍ１がオン状態に切り替えられた状態である。この状態では、第１のメインスイッチＳｍ１に流れる電流の漸増速度が、第1のメインインダクタ１６ａのインダクタンスによって制限される。このため、第１のメインスイッチＳｍ１のオン状態への切り替えに伴うサージ電圧の発生を抑制することができる。

続く図９（ｄ）に示す「状態６」は、サブスイッチＳｂａがオフ状態に切り替えられた状態である。これにより、トランス３０に蓄えられた磁気エネルギは、１次側コイル３０ａ及びサブダイオードＤｓａを介して平滑コンデンサ１８側に出力される。これにより、スナバコンデンサ２２に蓄えられたエネルギは、理論的には無損失で出力エネルギとして利用されることとなる。なお、スナバコンデンサ２２の充電電圧が「０」となることで先の図７（ａ）の「状態１」に移行する。

以上説明した本実施形態によっても、上記第２の実施形態で説明したコスト抑制効果を得ることができる。

（第４の実施形態）
以下、第４の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

本実施形態では、コンバータ１０の補助回路の構成を変更する。

図１０に、本実施形態にかかるシステム構成図を示す。なお、図１０において、先の図１に示した部材と同一の部材については、便宜上、同一の符号を付している。

図示されるように、補助回路は、第５のダイオードＤ５、第６のダイオードＤ６、スナバコンデンサ２２ｂ、サブダイオードＤｓｂ、第１のサブスイッチＳｂｂ及び第２のサブスイッチＳｂｃからなるスナバ回路を備えている。なお、本実施形態では、第１のサブスイッチＳｂｂ及び第２のサブスイッチＳｂｃとして、ＩＧＢＴを用いている。そして、これらＩＧＢＴのそれぞれには、ダイオードが逆並列に接続されている。ちなみに、本実施形態において、第１のサブスイッチＳｂｂが第１のサブ開閉素子に相当し、第２のサブスイッチＳｂｃが第２のサブ開閉素子に相当する。また、サブダイオードＤｓｂが第１のサブ規制素子に相当し、第５のダイオードＤ５が第２のサブ規制素子に相当し、第６のダイオードＤ６が第３のサブ規制素子に相当する。

補助回路について詳しく説明すると、第１のメインスイッチＳｍ１には、第１のダイオードＤ１、スナバコンデンサ２２ｂ及び第１のサブスイッチＳｂｂの直列接続体が並列接続されている。ここでは、第１のダイオードＤ１のカソードと、スナバコンデンサ２２ｂとが接続され、また、スナバコンデンサ２２ｂと、第１のサブスイッチＳｂｂのコレクタとが接続されている。

第２のメインスイッチＳｍ２には、第２のダイオードＤ２、スナバコンデンサ２２ｂ及び第１のサブスイッチＳｂｂの直列接続体が並列接続されている。ここでは、第２のダイオードＤ２のカソードと、スナバコンデンサ２２ｂとが接続されている。

第１の接続点Ｐ１には第５のダイオードＤ５のアノードが接続され、第２の接続点Ｐ２には第６のダイオードＤ６のアノードが接続されている。第５のダイオードＤ５及び第６のダイオードＤ６のカソードのそれぞれには、第２のサブスイッチＳｂｃを介してスナバコンデンサ２２ｂ及び第１のサブスイッチＳｂｂの接続点が接続されている。ここでは、第５のダイオードＤ５及び第６のダイオードＤ６のカソードのそれぞれと、第２のサブスイッチＳｂｃのコレクタとが接続されている。

第１のダイオードＤ１及び第２のダイオードＤ２のカソードのそれぞれとスナバコンデンサ２２ｂとの接続点にはサブダイオードＤｓｂのアノードが接続され、サブダイオードＤｓｂのカソードには第２のメインダイオードＤｍ２のカソードが接続されている。

なお、第１，第２のサブスイッチＳｂｂ，Ｓｂｃは、制御装置２５からの操作信号ｇｓｂ，ｇｓｃによって操作される。また、本実施形態では、先の図１に示したメインインダクタ１６が、上記第３の実施形態で説明したように、第1のメインインダクタ１６ａ及び第２のメインインダクタ１６ｂに分割配置されている。

続いて、図１１及び図１２を用いて、本実施形態にかかる補助回路の動作について説明する。なお、本実施形態にかかる補助回路の動作は、交流電源１２の出力電圧が正の極性を持つ期間及び負の極性を持つ期間のそれぞれで同様である。このため、本実施形態では、交流電源１２の出力電圧が正の極性を持つ期間を例にして説明する。

この期間においては、第２のダイオードＤ２及び第６のダイオードＤ６のそれぞれの端子間に逆電圧が印加される。このため、交流電源１２の出力電圧が正の極性を持つ期間におけるコンバータ１０内の等価回路は、図１１（ａ）〜図１１（ｄ）及び図１２（ａ）〜図１２（ｄ）に示すものとなる。

詳しくは、図１１（ａ）に示す「状態１」は、主回路については先の図２（ａ）の「状態１」と同じであり、補助回路については、第１のサブスイッチＳｂｂがオフ状態とされてかつ、第２のサブスイッチＳｂｃがオン状態とされる状態である。

続く図１１（ｂ）に示す「状態２」は、第１のサブスイッチＳｂｂがオン状態に切り替えられてかつ、第２のサブスイッチＳｂｃがオフ状態に切り替えられた状態である。この状態は、第１のメインスイッチＳｍ１にスナバコンデンサ２２ｂが並列接続された状態である。なお、スナバコンデンサ２２ｂに電荷が蓄えられていないため、第１のサブスイッチＳｂｂのオン状態への切り替えに伴う損失は生じない。

続く図１１（ｃ）に示す「状態３」は、第１のメインスイッチＳｍ１がオフ状態に切り替えられた状態である。この状態では、第１のメインスイッチＳｍ１がオフ状態に切り替えられる際、第１のメインスイッチＳｍ１の端子間電圧がスナバコンデンサ２２ｂの充電電圧の上昇速度によって制限される。このため、第１のメインスイッチＳｍ１のオフ状態への切り替えに伴うサージ電圧の発生を抑制することができる。

続く図１１（ｄ）に示す「状態４」は、スナバコンデンサ２２ｂの電圧が平滑コンデンサ１８の電圧まで上昇することで、第1，第２のメインインダクタ１６ａ，１６ｂから出力される電流が第１のメインダイオードＤｍ１を介して出力される状態である。そして、図１２（ａ）に示す「状態５」は、第１のメインスイッチＳｍ１がオン状態に切り替えられた状態である。なお、第１のダイオードＤ１に逆電圧が印加されていることより、スナバコンデンサ２２ｂが第１のメインスイッチＳｍ１と接続されていない状態となる。このため、第１のメインスイッチＳｍ１のオン状態への切り替えによってスナバコンデンサ２２ｂは放電しない。

続く図１２（ｂ）に示す「状態６」は、第１のサブスイッチＳｂｂがオフ状態に切り替えられてかつ、第２のサブスイッチＳｂｃがオン状態に切り替えられた状態である。なお、この際、スナバコンデンサ２２ｂの電圧は、平滑コンデンサ１８の電圧となっている。このため、第２のサブスイッチＳｂｃのオン状態への切り替えによって第２のサブスイッチＳｂｃに電流は流れない。これにより、第２のサブスイッチＳｂｃのオン状態への切り替えに伴う損失は生じない。

続く図１２（ｃ）に示す「状態７」は、第１のメインスイッチＳｍ１がオフ状態に切り替えられた状態である。これにより、第1，第２のメインインダクタ１６ａ，１６ｂから出力された電流は、第２のサブスイッチＳｂｃ、スナバコンデンサ２２ｂ及びサブダイオードＤｓｂを介して平滑コンデンサ１８側に出力されるようになる。この際、第１のメインスイッチＳｍ１の端子間電圧の上昇速度は、スナバコンデンサ２２ｂの充電電圧の低下速度によって制限される。このため、第１のメインスイッチＳｍ１のオフ状態への切り替えに伴うサージ電圧の発生を抑制することができる。

続く図１２（ｄ）に示す「状態８」は、第２のサブスイッチＳｂｃに流れる電流が「０」となった状態である。なお、その後、第１のメインスイッチＳｍ１がオン状態に切り替えられることで先の図１１（ａ）に示した「状態１」に移行する。

ちなみに、本実施形態にかかる補助回路の動作の１周期は、第１のメインスイッチＳｍ１のオンオフ操作２周期である。すなわち、第１のメインスイッチＳｍ１の最初のオンオフ操作１周期においてスナバコンデンサ２２ｂが充電され、次のオンオフ操作１周期においてスナバコンデンサ２２ｂから放電されることとなる。

以上説明した本実施形態によっても、上記第２の実施形態で説明したコスト抑制効果を得ることができる。ちなみに、本実施形態にかかる補助回路は、磁気部品を備えない。このため、補助回路の小型化を図ることができる。

（第５の実施形態）
以下、第５の実施形態について、先の第２の実施形態との相違点を中心に図面を参照しつつ説明する。

本実施形態では、コンバータ１０の補助回路の構成を変更する。

図１３に、本実施形態にかかるシステム構成図を示す。なお、図１３において、先の図４に示した部材と同一の部材については、便宜上、同一の符号を付している。

図示されるように、本実施形態では、コンバータ１０として、上記第３の実施形態で説明したセミブリッジレスＰＦＣ回路を採用している。こうした構成において、補助回路は、スナバコンデンサ２２ａ及びサブインダクタ２６に加えて、第１のサブスイッチＳｂｄ、第２のサブスイッチＳｂｅ、第１のサブダイオードＤｓｄ及び第２のサブダイオードＤｓｅからなるスナバ回路を備えている。なお、本実施形態では、第１のサブスイッチＳｂｄ及び第２のサブスイッチＳｂｅとしてＩＧＢＴを用いている。これらＩＧＢＴにはそれぞれ、ダイオードが逆並列に接続されている。

サブインダクタ２６の両端のうちスナバコンデンサ２２ａと反対側には、第１のサブスイッチＳｂｄ及び第１のサブダイオードＤｓｄの直列接続体を介して第２の補助ダイオードＤｂのカソードが接続されている。ここでは、第１のサブスイッチＳｂｄのエミッタ及び第１のサブダイオードＤｓｄのアノードが接続されている。また、サブインダクタ２６の両端のうちスナバコンデンサ２２ａと反対側には、第２のサブスイッチＳｂｅ及び第２のサブダイオードＤｓｅの直列接続体を介して第１の補助ダイオードＤａのカソードが接続されている。ここでは、第２のサブスイッチＳｂｅのエミッタ及び第２のサブダイオードＤｓｅのアノードが接続されている。

続いて、本実施形態にかかる補助回路の動作について説明する。なお、本実施形態にかかる補助回路の動作は、交流電源１２の出力電圧が正の極性を持つ期間及び負の極性を持つ期間のそれぞれで同様である。このため、本実施形態では、交流電源１２の出力電圧が正の極性を持つ期間を例にして説明する。

この期間においては、第２のダイオードＤ２の端子間に逆電圧が印加される。このため、コンバータ１０内における等価回路は、図１４（ａ）〜図１４（ｄ）に示すものとなる。

詳しくは、図１４（ａ）に示す「状態１」は、第１のメインスイッチＳｍ１がオン状態とされてかつ、第２のサブスイッチＳｂｅがオン状態とされている状態である。そして、図１４（ｂ）に示す「状態２」は、第１のメインスイッチＳｍ１及び第２のサブスイッチＳｂｅがオフ状態に切り替えられた状態である。ここで、第１のメインスイッチＳｍ１がオフ状態に切り替えられる際、第１のメインスイッチＳｍ１の端子間電圧がスナバコンデンサ２２ａの充電電圧の上昇速度によって制限される。このため、第１のメインスイッチＳｍ１のオフ状態への切り替えに伴うサージ電圧の発生を抑制することができる。

続く図１４（ｃ）に示す「状態３」は、スナバコンデンサ２２ａの電圧が平滑コンデンサ１８の電圧まで上昇した状態である。そして、図１４（ｄ）に示す「状態４」は、第２のサブスイッチＳｂｅがオン状態に切り替えられた状態である。サブスイッチＳｂｅのオン状態への切り替え直後においては、第1のメインインダクタ１６ａから出力される電流の一部が第１のダイオードＤ１を介してサブインダクタ２６に流れ、そしてその後、第1のメインインダクタ１６ａから出力される電流の全てが第１のダイオードＤ１を介してサブインダクタ２６に流れることとなる。そして、この状態では、スナバコンデンサ２２ａに蓄えられた電荷が放電されることとなる。これは、第２の補助ダイオードＤｂに順方向電流が流れていることから、第２の補助ダイオードＤｂが導通状態となり、スナバコンデンサ２２ａ、サブインダクタ２６、第２のサブスイッチＳｂｅ、第２のサブダイオードＤｓｅ、交流電源１２、第２の補助ダイオードＤｂ及びスナバコンデンサ２２ａにて形成される閉回路に共振電流が流れることによる。これにより、スナバコンデンサ２２ａに蓄えられたエネルギは、理論的には無損失で交流電源１２側に回収される。すなわち、入力エネルギとして利用される。

ちなみに、その後、第１のメインスイッチＳｍ１がオン状態に切り替えられる。ここでは、サブインダクタ２６への電流が継続されていることから、第１のメインスイッチＳｍ１のオン状態への切り替えに際して、第１のメインスイッチＳｍ１に流れる電流の上昇速度が抑制される。これにより、第１のメインスイッチＳｍ１をオン状態に切り替えることに伴うサージ電圧の発生を抑制することができる。そして、その後、第１のメインダイオードＤｍ１に流れる電流が漸増し、これに伴いサブインダクタ２６に流れる電流が漸減して「０」となることで、先の図１４（ａ）に示した「状態１」に移行する。

以上説明した本実施形態によっても、上記第２の実施形態で説明したコスト抑制効果を得ることができる。

（第６の実施形態）
以下、第６の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

本実施形態では、コンバータ１０の補助回路の構成を変更する。

図１５に、本実施形態にかかるシステム構成図を示す。なお、図１５において、先の図１に示した部材と同一の部材については、便宜上、同一の符号を付している。また、本実施形態では、第３のダイオードＤ３及び第４のダイオードＤ４が備えられていない。

図示されるように、補助回路は、コンデンサ３４、抵抗体３６、電源３８及びサブスイッチＳｂｆからなるスナバ回路（リカバリアシスト回路）を備えている。詳しくは、第１のダイオードＤ１及び第２のダイオードＤ２のカソードには、コンデンサ３４及びＮチャネルＭＯＳＦＥＴ（サブスイッチＳｂｆ）の直列接続体を介して第２のメインダイオードＤｍ２のカソードが接続されている。ここでは、サブスイッチＳｂｆのソースとコンデンサ３４とが接続されている。

コンデンサ３４には、抵抗体３６及び電源３８の直列接続体が並列接続されている。ここでは、電源３８の正極側が抵抗体３６に接続され、電源３８の負極側がコンデンサ３４に接続されている。ここで、電源３８の端子電圧Ｖｏｍは、第１のメインスイッチＳｍ１又は第２のメインスイッチＳｍ２がオフ状態からオン状態に切り替えられる場合において、第１のメインダイオードＤｍ１又は第２のメインダイオードＤｍ２の端子間に印加されると想定される逆電圧Ｖｍａｘ（例えば逆電圧の最大値）よりも低い電圧に設定されている。具体的には例えば、電源３８の端子電圧は、コンバータ１０の出力電圧の目標値よりも低い電圧に設定すればよい。

続いて、本実施形態にかかる補助回路の動作について説明する。なお、本実施形態にかかる補助回路の動作は、交流電源１２の出力電圧が正の極性を持つ期間及び負の極性を持つ期間のそれぞれで同様である。このため、本実施形態では、交流電源１２の出力電圧が正の極性を持つ期間を例にして説明する。

この期間においては第２のダイオードＤ２の端子間に逆電圧が印加される。このため、コンバータ１０内における等価回路は、図１６（ａ）〜図１６（ｄ）に示すものとなる。

詳しくは、図１６（ａ）に示す「状態１」は、第１のメインスイッチＳｍ１がオン状態とされてかつ、サブスイッチＳｂｆがオフ状態とされる状態である。そして、図１６（ｂ）に示す「状態２」は、第１のメインスイッチＳｍ１がオフ状態に切り替えられた状態である。

続く図１６（ｃ）に示す「状態３」は、第１のメインスイッチＳｍ１がオン状態に切り替えられるに先立ち、サブスイッチＳｂｆがオン状態に切り替えられた状態である。これにより、第１のメインダイオードＤｍ１には、電源３８によって逆電圧が印加され、第１のメインダイオードＤｍ１に流れる順方向電流がサブスイッチＳｂｆを通る経路に移ることとなる。なお、サブスイッチＳｂｆがオン状態に切り替えられることで、第１のダイオードＤ１を介して電源３８に向かって電流が流れようとするものの、抵抗体３６の存在によって電流は主にコンデンサ３４に流れることとなる。こうした構成によれば、電源３８の電流リプルの増大を抑制することができる。

続く図１６（ｄ）に示す「状態４」は、第１のメインスイッチＳｍ１がオン状態に切り替えられた状態である。第１のメインダイオードＤｍ１には電源３８によって逆電圧が印加されていることから、第１のメインスイッチＳｍ１のオン状態への切り替えに伴い第１のメインダイオードＤｍ１から第１のメインスイッチＳｍ１を経由して過大なリカバリ電流が流れることを防ぐことができる。

以上説明した本実施形態によっても、上記第２の実施形態で説明したコスト抑制効果を得ることができる。

（第７の実施形態）
以下、第７の実施形態について、先の第３の実施形態との相違点を中心に図面を参照しつつ説明する。

本実施形態では、コンバータ１０の主回路の構成を変更する。これに伴い、補助回路の構成も変更する。

図１７に、本実施形態にかかるシステム構成図を示す。なお、図１７において、先の図６に示した部材と同一の部材又は対応する部材については、便宜上、同一の符号を付している。

まず、コンバータ１０の主回路について説明する。

図示されるように、第１のメインダイオードＤｍ１のカソードには、第１のメインスイッチＳｍ１のソースが接続され、第２のメインダイオードＤｍ２のカソードには、第２のメインスイッチＳｍ２のソースが接続されている。ここでは、第１のメインダイオードＤｍ１及び第２のメインダイオードＤｍ２のアノード同士が接続され、第１のメインスイッチＳｍ１及び第２のメインスイッチＳｍ２のドレイン同士が接続されている。また、第１の接続点Ｐ１には、第1のメインインダクタ１６ａ、交流電源１２及び第２のメインインダクタ１６ｂを介して第２の接続点Ｐ２が接続されている。

なお、本実施形態では、コンバータ１０として、セミブリッジレスＰＦＣ回路ではなく、ブリッジレスＰＦＣ回路を採用している。

続いて、コンバータ１０の補助回路ついて説明する。

第１のメインスイッチＳｍ１には、第１のダイオードＤ１及びスナバコンデンサ２２の直列接続体が並列接続され、第２のメインスイッチＳｍ２には、第２のダイオードＤ２及びスナバコンデンサ２２の直列接続体が並列接続されている。ここでは、第１のダイオードＤ１及び第２のダイオードＤ２のそれぞれのアノードとスナバコンデンサ２２とが接続されている。

第１のダイオードＤ１及び第２のダイオードＤ２のアノードのそれぞれには、１次側コイル３０ａを介してサブスイッチＳｂａのソースが接続され、サブスイッチＳｂａのドレインには、第２のメインスイッチＳｍ２のドレインが接続されている。一方、サブスイッチＳｂａのソースには、サブダイオードＤｓａのカソードが接続され、サブダイオードＤｓａのアノードには、第２のメインダイオードＤｍ２のアノードが接続されている。

第１の接続点Ｐ１には、第３のダイオードＤ３のカソードが接続され、第２の接続点Ｐ２には、第４のダイオードＤ４のカソードが接続されている。第３のダイオードＤ３及び第４のダイオードＤ４のアノードのそれぞれには、２次側コイル３０ｂ及びサブインダクタ３２を介してサブダイオードＤｓａのアノードが接続されている。

次に、図１８及び図１９を用いて、本実施形態にかかる補助回路の動作について説明する。

まず、交流電源１２の出力電圧が正の極性を持つ期間においては、第１のメインスイッチＳｍ１がオン状態とされる状況下、第２のメインスイッチＳｍ２がオンオフ操作される。この状態では、第１のメインスイッチＳｍ１が常にオン状態とされ、第１のダイオードＤ１及び第３のダイオードＤ３のそれぞれのカソード側に交流電源１２の正極性の電圧が印加されることとなる。このため、第１のダイオードＤ１及び第３のダイオードＤ３のそれぞれの端子間に逆電圧が印加されることとなり、上記期間におけるコンバータ１０内の等価回路は、図１８（ａ）〜図１８（ｄ）及び図１９（ａ）〜図１９（ｄ）に示すものとなる。なお、これら図に示す「状態１」〜「状態８」は、先の図７及び図８に示した「状態１」〜「状態８」に対応している。

詳しくは、図１８（ａ）に示す「状態１」は、第２のメインスイッチＳｍ２がオン状態とされる状態である。このため、交流電源１２、第1のメインインダクタ１６ａ、第１のメインスイッチＳｍ１、第２のメインスイッチＳｍ２、第２のメインインダクタ１６ｂ及び交流電源１２から形成される閉回路に電流が流れる。

続く図１８（ｂ）に示す「状態２」は、第２のメインスイッチＳｍ２がオフ状態に切り替えた状態である。このため、第1，第２のメインインダクタ１６ａ，１６ｂから出力される電流がスナバコンデンサ２２に流れる。これにより、第２のメインスイッチＳｍ２のオフ状態への切り替えに伴うサージ電圧の発生を抑制することができる。なお、その後、スナバコンデンサ２２の電圧が平滑コンデンサ１８の電圧まで上昇することで、図１８（ｃ）に示す「状態３」に移行する。

続く図１８（ｄ）に示す「状態４」は、第２のメインスイッチＳｍ２がオン状態に切り替えられるに先立ち、サブスイッチＳｂａがオン状態に切り替えられた状態である。この状態では、第1，第２のメインインダクタ１６ａ，１６ｂから出力された電流の一部がサブスイッチＳｂａを介して１次側コイル３０ａに流れることにより、第２のメインダイオードＤｍ２に流れていた電流が２次側コイル３０ｂ側に転流される。このため、その後、第２のメインダイオードＤｍ２に流れていた電流が漸減するとともに２次側コイル３０ｂ側に流れる電流が漸増することとなる。

続く図１９（ａ）に示す「状態５」は、第２のメインダイオードＤｍ２に流れる電流が「０」となった後に第２のメインスイッチＳｍ２をオン状態に切り替えた状態である。第２のメインスイッチＳｍ２がオン状態に切り替えられると、サブインダクタ３２の電流の漸減に応じて、第２のメインスイッチＳｍ２に流れる電流が漸増する。この漸増速度は、サブインダクタ３２のインダクタンス等によって制限されることから、第２のメインスイッチＳｍ２のオン状態への切り替えに伴うサージ電圧の発生を抑制することができる。

また、第２のメインスイッチＳｍ２がオン状態に切り替えられることで、第２のメインスイッチＳｍ２のドレイン側の電位が低下する。このため、スナバコンデンサ２２の電荷が放電されてサブスイッチＳｂａに流れるようになる。

続く図１９（ｂ）に示す「状態６」は、サブスイッチＳｂａがオフ状態に切り替えられた状態である。この際、トランス３０に蓄えられた磁気エネルギがサブダイオードＤｓａを介して放出されるため、スナバコンデンサ２２の放電が継続される。そして、図１９（ｃ）に示す「状態７」は、２次側コイル３０ｂに流れる電流が「０」となった状態である。

続く図１９（ｄ）に示す「状態８」は、スナバコンデンサ２２の放電が完了されたにもかかわらず、未だトランス３０に磁気エネルギが蓄えられているために、１次側コイル３０ａに電流が流れる状態である。なお、トランス３０に蓄えられた磁気エネルギが「０」となることで、先の図１８（ａ）の「状態１」に移行する。

続いて、交流電源１２の出力電圧が負の極性を持つ期間におけるコンバータ１０の主回路の動作について説明する。交流電源１２の出力電圧が負の極性を持つ期間においては、第２のメインスイッチＳｍ２がオン状態とされる状況下、第１のメインスイッチＳｍ１がオンオフ操作される。この状態では、第２のメインスイッチＳｍ２が常にオン状態とされ、第２のダイオードＤ２及び第４のダイオードＤ４のそれぞれのカソード側に交流電源１２の正極性の電圧が印加されることとなる。このため、第２のダイオードＤ２及び第４のダイオードＤ４のそれぞれの端子間に逆電圧が印加されることとなり、上記期間におけるコンバータ１０内の等価回路は、図２０に示すものとなる。ここで、図２０に示す状態番号は、先の図１８に示した状態番号に対応している。

なお、交流電源１２の出力電圧が負の極性を持つ期間における補助回路の動作は、上記出力電圧が正の極性を持つ期間における動作と同様である。このため、本実施形態では、その詳細な説明を省略する。

以上説明した本実施形態によっても、上記第２の実施形態で説明したコスト抑制効果を得ることができる。

（第８の実施形態）
以下、第８の実施形態について、先の第７の実施形態との相違点を中心に図面を参照しつつ説明する。

本実施形態では、コンバータ１０の補助回路の構成を上記第４の実施形態で説明したものに変更する。

図２１に、本実施形態にかかるシステム構成図を示す。なお、図２１において、先の図１０に示した部材と同一の部材又は対応する部材については、便宜上、同一の符号を付している。

図示されるように、第１のメインスイッチＳｍ１には、第１のサブスイッチＳｂｂ、第２のサブスイッチＳｂｃ及び第５のダイオードＤ５の直列接続体が並列接続されている。ここでは、第１のサブスイッチＳｂｂのエミッタと第２のサブスイッチＳｂｃのコレクタとが接続されている。また、第２のメインスイッチＳｍ２には、第１のサブスイッチＳｂｂ、第２のサブスイッチＳｂｃ及び第６のダイオードＤ６の直列接続体が並列接続されている。

第１のサブスイッチＳｂｂ及び第２のサブスイッチＳｂｃの接続点には、スナバコンデンサ２２ｂ及びサブダイオードＤｓｂの直列接続体を介して第２のメインダイオードＤｍ２のアノードが接続されている。ここでは、スナバコンデンサ２２ｂとサブダイオードＤｓｂのカソードとが接続されている。また、スナバコンデンサ２２ｂ及びサブダイオードＤｓｂの接続点には、第１のダイオードＤ１及び第２のダイオードＤ２のアノードのそれぞれが接続されている。

なお、本実施形態にかかる補助回路の動作は、交流電源１２の出力電圧が正の極性を持つ期間及び負の極性を持つ期間のそれぞれで同様である。このため、図２２及び図２３には、交流電源１２の出力電圧が正の極性を持つ期間の動作のみを示している。ここで、本実施形態において、コンバータ１０の主回路の動作が上記第７の実施形態と同様なこと、及びコンバータ１０の補助回路の動作が上記第４の実施形態と同様なことから、補助回路の動作の詳細な説明を省略する。

以上説明した本実施形態によっても、上記第２の実施形態で説明したコスト抑制効果を得ることができる。

（その他の実施形態）
なお、上記各実施形態は、以下のように変更して実施してもよい。

・「スナバ回路」としては、上記各実施形態に例示したものに限らない。例えば、上記第1の実施形態において、スナバインダクタ２０及びスナバコンデンサ２２のうちいずれかを除去してもよい。また、例えば、上記第６の実施形態で説明したリカバリアシスト回路を、上記第１〜第５，第７，第８の実施形態に適用してもよい。要は、スナバコンデンサ、スナバインダクタ及びリカバリアシスト回路のうち少なくとも１つによってスナバ回路を構成してもよい。なお、スナバコンデンサによってスナバ回路が構成される場合、例えば上記第１の実施形態の図１に示したように、第１のメインスイッチＳｍ１及び第２のメインスイッチＳｍ２の両方を迂回する経路にスナバコンデンサが設けられる構成に限らない。例えば、第１のメインダイオードＤｍ１及び第２のメインダイオードＤｍ２の両方を迂回する経路にスナバコンデンサが設けられる構成であってもよい。また、例えば、第１，第２のメインスイッチＳｍ１，Ｓｍ２の両方を迂回する経路と第１，第２のメインダイオードＤｍ１，Ｄｍ２の両方を迂回する経路とのいずれに対してもスナバコンデンサが設けられる構成であってもよい。この場合、具体的には、第１のメインスイッチＳｍ１及び第１のメインダイオードＤｍ１の直列接続体と、第２のメインスイッチＳｍ２及び第２のメインダイオードＤｍ２の直列接続体とのそれぞれに共通のスナバコンデンサが直列に接続されることとなる。

また、スナバ回路としては、異なる種類のスナバ回路を２つ以上備えて構成されたものに限らず、同じ種類のスナバ回路を２つ以上備えて構成されたものであってもよい。具体的には、例えば、上記第３の実施形態で説明したスナバ回路を２つ以上備えて構成されたものであってもよい。この場合、例えば、２つ以上のスナバ回路が同時に動作することを回避すべく、これらスナバ回路のうちいずれを動作させるかを切り替えるスイッチなどを設けてもよい。

・スナバコンデンサを備えるパッシブ型の無損失スナバ回路としては、上記第２〜第５，第６，第７の実施形態に例示したものに限らない。例えば、ＬＣスナバ回路であってもよい。

・上記第１の実施形態において、「スナバインダクタ」として可飽和インダクタを用いてもよい。

・「第２の素子」及び「第４の素子」であるメインダイオードとしては、上記各実施形態に例示したものに限らない。例えば、ツェナーダイオードや、電荷蓄積型ダイオード（ＣＳＤ）であってもよい。また、ダイオードに代えて、ＭＯＳＦＥＴ等のスイッチング素子を用いてもよい。この場合、同期整流を行うことができる。なお、図２４に、上記第１の実施形態の図１の構成において、第１のメインダイオードＤｍ１を第３のメインスイッチＳｍ３に変更してかつ、第２のメインダイオードＤｍ２を第４のメインスイッチＳｍ４に変更した構成を示す。

・「第１の素子」及び「第３の素子」としては、上記各実施形態に例示したものに限らず、例えば、ＩＧＢＴや、サイリスタ、フォトＭＯＳリレーであってもよい。

・「第５の素子」及び「第６の素子」としては、ダイオードに限らず、例えば、ＭＯＳＦＥＴ等のスイッチング素子であってもよい。この場合、第１のメインスイッチＳｍ１や第２のメインスイッチＳｍ２の操作状態等に応じて第５，第６の素子を開閉操作することとなる。

・「逆電圧印加手段」としては、上記第６の実施形態に例示したものに限らない。例えば、コンデンサ３４及び抵抗体３６を除去してもよい。この場合であっても、第１のメインダイオードＤｍ１や第２のメインダイオードＤｍ２に逆電圧を印加することはできる。

・上記第３，第７の実施形態において、サブインダクタ３２を受動素子のインダクタとしてもよい。

・上記第４，第５の実施形態において、サブスイッチを逆阻止型のＩＧＢＴとしてもよい。また、サブスイッチを電界効果トランジスタとしてもよい。この場合、サブスイッチに逆並列に接続されるダイオードは、トランジスタの寄生ダイオードであってもよい。

・上記第３，第５の実施形態で説明したセミブリッジレスＰＦＣ回路を、上記第１，第２，第４，第６〜第８の実施形態で採用してもよい。また、上記第１の実施形態で説明したブリッジレスＰＦＣ回路を、上記第３，第５の実施形態で採用してもよい。

１６…メインインダクタ、２０…スナバインダクタ、２２…スナバコンデンサ、２４…抵抗体、Ｓｍ１…第１のメインスイッチ、Ｓｍ２…第２のメインスイッチ、Ｄｍ１…第１のメインダイオード、Ｄｍ２…第２のメインダイオード、Ｐ１…第１の接続点、Ｐ２…第２の接続点、Ｄ１〜Ｄ４…第１〜第４のダイオード。

Claims (9)

1. 電流の流通経路を開閉する機能である開閉機能を有する第１の素子（Ｓｍ１）に加えて、第２の素子（Ｄｍ１，Ｓｍ３）を直列に接続して成した第１の直列接続体と、
   前記開閉機能を有する第３の素子（Ｓｍ２）に加えて、第４の素子（Ｄｍ２，Ｓｍ４）を直列に接続して成した第２の直列接続体と、
   前記第１の素子及び前記第２の素子の接続点である第１の接続点（Ｐ１）と、前記第３の素子及び前記第４の素子の接続点である第２の接続点（Ｐ２）との間に介在するメインインダクタ（１６，１６ａ，１６ｂ）と、
   を備え、
   前記第１の直列接続体の両端のうち前記第１の素子側と、前記第２の直列接続体の両端のうち前記第３の素子側とは接続され、
   前記第１の直列接続体の両端のうち前記第２の素子側と、前記第２の直列接続体の両端のうち前記第４の素子側とは接続され、
   前記第２の素子は、前記第１の素子の閉状態において該第２の素子の高電位側から低電位側への電流の流通を規制する機能と、前記第１の素子の開状態において前記第２の素子の低電位側から高電位側への電流の流通を許容する機能との両方を有し、
   前記第４の素子は、前記第３の素子の閉状態において該第４の素子の高電位側から低電位側への電流の流通を規制する機能と、前記第３の素子の開状態において前記第４の素子の低電位側から高電位側への電流の流通を許容する機能との両方を有し、
   前記第１の接続点及び前記第２の接続点のそれぞれと、前記第１の直列接続体の両端のうち少なくとも一方との間に接続された共通のスナバ回路（２０，２２，２４，２２ａ，２６，Ｓｂ，Ｄｓ，３０，３２，Ｓｂａ，Ｄｓａ，２２ｂ，Ｓｂｂ，Ｓｂｃ，Ｄｓｂ，Ｓｂｄ，Ｓｂｅ，Ｄｓｄ，Ｄｓｅ，３４，３６，３８，Ｓｂｆ）と、
   前記第１の接続点と前記スナバ回路との間に設けられてかつ、前記第１の素子が閉状態から開状態へと切り替えられることにより、該第１の素子に流れる電流が規制された場合における前記メインインダクタ及び前記第１の接続点の間の電流の流通方向とは逆方向の電流の流通を規制する機能を有する第５の素子（Ｄ１，Ｄ３）と、
   前記第２の接続点と前記スナバ回路との間に設けられてかつ、前記第３の素子が閉状態から開状態へと切り替えられることにより、該第３の素子に流れる電流が規制された場合における前記メインインダクタ及び前記第２の接続点の間の電流の流通方向とは逆方向の電流の流通を規制する機能を有する第６の素子（Ｄ２，Ｄ４）と、
   を備えることを特徴とする交流直流変換回路。
2. 前記スナバ回路は、
   前記第１の素子及び前記第３の素子の両方を迂回する経路、並びに前記第２の素子及び前記第４の素子の両方を迂回する経路のうち少なくとも一方に対応して設けられたスナバコンデンサ（２２，２２ａ，２２ｂ）と、
   前記第２の素子及び前記第４の素子のそれぞれに並列接続されたスナバインダクタ（２０，３０ｂ）と、
   前記第２の素子及び前記第４の素子のそれぞれに並列接続されてかつ、該第２の素子及び前記第４の素子のそれぞれに逆電圧を印加する逆電圧印加手段（３４，３６，３８，Ｓｂｆ）と、
   のうち少なくとも１つを備え、
   前記逆電圧印加手段によって印加される逆電圧は、前記第１の素子又は前記第３の素子が開状態から閉状態に切り替えられる場合に前記第２の素子又は前記第３の素子に印加されると想定される逆電圧よりも低い電圧に設定されていることを特徴とする請求項１記載の交流直流変換回路。
3. 前記スナバ回路は、前記スナバコンデンサを備える無損失スナバ回路であることを特徴とする請求項２記載の交流直流変換回路。
4. 前記スナバ回路は、
   エネルギ蓄積用インダクタ（２６，３０ａ）と、
   前記スナバコンデンサに蓄えられたエネルギを前記エネルギ蓄積用インダクタに移動させて当該交流直流変換回路の入力エネルギ又は出力エネルギとして利用すべく開閉操作されるサブ開閉素子（Ｓｂ，Ｓｂａ，Ｓｂｄ，Ｓｂｅ）と、
   を備えることを特徴とする請求項３記載の交流直流変換回路。
5. 前記エネルギ蓄積用インダクタ（３０ａ）は、トランス（３０）の１次側コイルであり、
   前記１次側コイル及び前記サブ開閉素子（Ｓｂａ）は、前記スナバコンデンサの両端のうち前記第５の素子側と、前記第１の直列接続体の両端のうち前記第１の素子側とを結ぶ経路上に接続され、
   前記スナバ回路は、
   前記トランスの２次側コイルである前記スナバインダクタ（３０ｂ）と、
   前記１次側コイルの両端のうち前記第５の素子とは反対側及び前記スナバインダクタの両端のうち前記第５の素子とは反対側を接続する経路に設けられてかつ、低電位側から高電位側への電流の流通を許容して逆方向の電流の流通を規制する機能を有するサブ規制素子（Ｄｓａ）と、
   を備えることを特徴とする請求項４記載の交流直流変換回路。
6. 前記第１の素子及び前記第３の素子のうち一方の素子を開状態又は閉状態としてかつ、他方の素子を周期的に開閉操作する第１の操作手段（２５）と、
   前記第１の操作手段によって前記他方の素子が開状態とされる期間において前記サブ開閉素子を閉状態に切り替える第２の操作手段（２５）と、
   を更に備えることを特徴とする請求項５記載の交流直流変換回路。
7. 前記スナバコンデンサは、前記第１の素子及び前記第３の素子を迂回する経路に設けられ、
   前記スナバ回路は、
   前記スナバコンデンサの両端のうち前記第５の素子側と前記第１の直列接続体の両端のうち前記第２の素子側とを接続する経路に設けられてかつ、低電位側から高電位側への電流の流通を許容して逆方向の電流の流通を規制する第１のサブ規制素子（Ｄｓｂ）と、
   前記スナバコンデンサの両端のうち前記第５の素子側とは反対側と前記第１の直列接続体の両端のうち前記第１の素子側とを接続する経路に設けられてかつ、該経路を開閉すべく開閉操作される第１のサブ開閉素子（Ｓｂｂ）と、
   前記スナバコンデンサ及び前記第１のサブ開閉素子の接続点と前記第１の接続点とを接続する経路に設けられてかつ、前記第１の素子が閉状態から開状態へと切り替えられることにより、該第１の素子に流れる電流が規制された場合における前記メインインダクタ及び前記第１の接続点の間の電流の流通方向とは逆方向の電流の流通を規制する機能を有する第２のサブ規制素子（Ｄ５）と、
   前記スナバコンデンサ及び前記第１のサブ開閉素子の接続点と前記第２の接続点とを接続する経路に設けられてかつ、前記第３の素子が閉状態から開状態へと切り替えられることにより、該第３の素子に流れる電流が規制された場合における前記メインインダクタ及び前記第２の接続点の間の電流の流通方向とは逆方向の電流の流通を規制する機能を有する第３のサブ規制素子（Ｄ６）と、
   前記スナバコンデンサ及び前記第１のサブ開閉素子の接続点と前記第２のサブ規制素子及び前記第３のサブ規制素子とを接続する経路に設けられてかつ、該経路を開閉すべく開閉操作される第２のサブ開閉素子（Ｓｂｃ）と、
   を備えることを特徴とする請求項３記載の交流直流変換回路。
8. 前記第１の素子及び前記第３の素子のうち一方の素子を開状態又は閉状態としてかつ、他方の素子を周期的に開閉操作する第１の操作手段（２５）と、
   前記第１の操作手段による前記他方の素子の開閉操作２周期において、該他方の素子が１度目に開状態に切り替えられるまでに前記第１のサブ開閉素子を閉状態に切り替えてかつ前記第２のサブ開閉素子を開状態に切り替え、該他方の素子が２度目に開状態に切り替えられるまでに前記第１のサブ開閉素子を開状態に切り替えてかつ前記第２のサブ開閉素子を閉状態に切り替える第２の操作手段（２５）と、
   を更に備えることを特徴とする請求項７記載の交流直流変換回路。
9. 前記スナバ回路は、前記逆電圧印加手段を備え、
   前記逆電圧印加手段は、
   前記第２の素子及び前記第４の素子のそれぞれに並列接続されてかつ前記第６の素子側を負極側とする電源（３８）と、
   前記第２の素子及び前記第４の素子のそれぞれに逆電圧を印加又は該逆電圧の印加を停止すべく開閉操作される開閉素子（Ｓｂｆ）と、
   を備え、
   前記電源の端子電圧は、前記第１の素子又は前記第３の素子が開状態から閉状態に切り替えられる場合に前記第２の素子又は前記第３の素子に印加されると想定される逆電圧よりも低い電圧に設定されていることを特徴とする請求項２〜８のいずれか１項に記載の交流直流変換回路。

Images